[go: up one dir, main page]

JP2018046084A - Semiconductor device and manufacturing method of semiconductor device - Google Patents

Semiconductor device and manufacturing method of semiconductor device Download PDF

Info

Publication number
JP2018046084A
JP2018046084A JP2016178207A JP2016178207A JP2018046084A JP 2018046084 A JP2018046084 A JP 2018046084A JP 2016178207 A JP2016178207 A JP 2016178207A JP 2016178207 A JP2016178207 A JP 2016178207A JP 2018046084 A JP2018046084 A JP 2018046084A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
sealing material
electromagnetic shield
ground electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016178207A
Other languages
Japanese (ja)
Other versions
JP6757213B2 (en
Inventor
健三 北崎
Kenzo Kitazaki
健三 北崎
麦谷 英児
Hideji Mugitani
英児 麦谷
島村 雅哉
Masaya Shimamura
雅哉 島村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2016178207A priority Critical patent/JP6757213B2/en
Publication of JP2018046084A publication Critical patent/JP2018046084A/en
Application granted granted Critical
Publication of JP6757213B2 publication Critical patent/JP6757213B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】 電磁シールドを半導体装置の表面に形成する際に、半導体装置の外縁にシールド材料のバリが発生することを抑制する。【解決手段】 半導体装置は、基板と、前記基板の第1面に配置される半導体チップと、前記半導体チップを覆うように前記基板の前記第1面に設けられた封止材と、前記封止材の上面および前記封止材の側面から前記基板の側面に亘り設けられた導電膜と、を備え、前記導電膜は、前記封止材の側から前記基板の側へ向かうにつれて薄くなる。【選択図】図3PROBLEM TO BE SOLVED: To prevent burrs of a shield material from being generated on an outer edge of a semiconductor device when an electromagnetic shield is formed on the surface of the semiconductor device. A semiconductor device includes a substrate, a semiconductor chip arranged on a first surface of the substrate, a sealing material provided on the first surface of the substrate so as to cover the semiconductor chip, and a seal. A conductive film provided from the upper surface of the stop material and the side surface of the sealing material to the side surface of the substrate is provided, and the conductive film becomes thinner from the side of the sealing material toward the side of the substrate. [Selection diagram] Fig. 3

Description

本発明は、半導体装置、及び半導体装置の製造方法に関する。   The present invention relates to a semiconductor device and a method for manufacturing the semiconductor device.

半導体装置から発生する電磁障害を抑制するために、半導体装置の表面に電磁シールドを形成することがある。電磁シールドは例えばスパッタリングによって形成され、半導体装置に電磁シールドを形成する際には、半導体装置は、固定シートなどの搬送キャリアに載置される。電磁シールドが半導体装置の表面に形成されるとき、電磁シールドの材料は、隣接する複数の半導体装置間の搬送キャリアの表面にも形成される。このように、電磁シールドは、半導体装置の表面および搬送キャリアの表面に連続膜として形成される。   In order to suppress electromagnetic interference generated from the semiconductor device, an electromagnetic shield may be formed on the surface of the semiconductor device. The electromagnetic shield is formed by sputtering, for example, and when the electromagnetic shield is formed on the semiconductor device, the semiconductor device is placed on a carrier such as a fixed sheet. When the electromagnetic shield is formed on the surface of the semiconductor device, the material of the electromagnetic shield is also formed on the surface of the transport carrier between adjacent semiconductor devices. Thus, the electromagnetic shield is formed as a continuous film on the surface of the semiconductor device and the surface of the carrier.

半導体装置を搬送キャリアから引き離すときに、半導体装置の側面下部に形成されたシールド膜が、搬送キャリアに形成されたシールド材料の膜に引っ張られて剥離し、半導体装置の外縁にシールド材料のバリが発生する場合がある(例えば特許文献1)。   When the semiconductor device is pulled away from the transport carrier, the shield film formed on the lower side of the semiconductor device is pulled by the shield material film formed on the transport carrier and peeled off, and the burr of the shield material is formed on the outer edge of the semiconductor device. It may occur (for example, Patent Document 1).

特開2015−115552号公報JP, 2015-115552, A

このようなバリが、半導体装置の特性検査、梱包工程またはプリント基板への実装工程で剥離すると、導電性異物となり不具合が発生するおそれがある。   If such burrs are peeled off during the characteristic inspection of the semiconductor device, the packaging process, or the mounting process on the printed circuit board, there is a possibility that a defect occurs due to the conductive foreign matter.

そこで、本発明は、電磁シールドを半導体装置の表面に形成する際に、半導体装置の外縁にシールド材料のバリが発生することを抑制することができる半導体装置及びその製造方法を提供することを目的とする。   Accordingly, an object of the present invention is to provide a semiconductor device and a method for manufacturing the same that can suppress the occurrence of burrs of a shield material on the outer edge of the semiconductor device when an electromagnetic shield is formed on the surface of the semiconductor device. And

本発明の1つの側面に係る半導体装置は、基板と、前記基板上に配置される半導体チップと、前記半導体チップが覆われるように前記基板上に設けられた封止材と、前記封止材の上面および前記封止材の側面から前記基板の側面に亘り設けられた導電膜と、を備え、前記導電膜は、前記封止材の側から前記基板の側へ向かうにつれて薄くなる構造を有するものである。   A semiconductor device according to one aspect of the present invention includes a substrate, a semiconductor chip disposed on the substrate, a sealing material provided on the substrate so as to cover the semiconductor chip, and the sealing material And a conductive film provided from the side surface of the sealing material to the side surface of the substrate, and the conductive film has a structure that becomes thinner from the sealing material side toward the substrate side. Is.

その他、本願が開示する課題、及びその解決方法は、発明を実施するための形態の欄の記載、及び図面の記載等により明らかにされる。   In addition, the problems disclosed by the present application and the solutions thereof will be clarified by the description in the column of the embodiment for carrying out the invention and the description of the drawings.

本発明によれば、電磁シールドを半導体装置の表面に形成する際に、半導体装置の外縁にシールド材料のバリが発生することを抑制することができる。   ADVANTAGE OF THE INVENTION According to this invention, when forming an electromagnetic shield in the surface of a semiconductor device, it can suppress that the burr | flash of a shielding material generate | occur | produces in the outer edge of a semiconductor device.

本実施形態に係る複数の半導体装置が固定シートに載置されている状態の一例を示す概略図である。It is the schematic which shows an example of the state with which the several semiconductor device which concerns on this embodiment is mounted in the fixed sheet | seat. 半導体装置の表面に電磁シールドが形成された状態を示す断面図である。It is sectional drawing which shows the state in which the electromagnetic shield was formed in the surface of a semiconductor device. 図2の部分拡大断面図である。FIG. 3 is a partially enlarged sectional view of FIG. 2. 本実施形態に係る半導体装置の製造工程を示すフローチャートである。6 is a flowchart showing a manufacturing process of the semiconductor device according to the embodiment. 本実施形態における枠体の一例を示す斜視図である。It is a perspective view which shows an example of the frame in this embodiment. 本実施形態に係る半導体装置の製造過程を示す断面図である。It is sectional drawing which shows the manufacturing process of the semiconductor device which concerns on this embodiment. 図5に続く、半導体装置の製造過程を示す断面図である。FIG. 6 is a cross-sectional view showing the manufacturing process of the semiconductor device, following FIG. 5; 図6に続く、半導体装置の製造過程を示す断面図である。FIG. 7 is a cross-sectional view showing the manufacturing process of the semiconductor device, following FIG. 6; 変形例1に係る半導体装置の構成を示す、図3と同様の断面図である。FIG. 10 is a cross-sectional view similar to FIG. 3, illustrating a configuration of a semiconductor device according to Modification Example 1; 変形例2に係る半導体装置の構成を示す、図3と同様の断面図である。FIG. 9 is a cross-sectional view similar to FIG. 3, illustrating a configuration of a semiconductor device according to Modification Example 2.

以下、適宜図面を参照し、本発明の実施形態を説明する。図面において共通の又は類似する構成要素には同一又は類似の参照符号が付されている。以下の説明においては、基板の厚み方向を上下方向とし、基板において半導体チップが設けられる面を上側とする。   Hereinafter, embodiments of the present invention will be described with reference to the drawings as appropriate. In the drawings, common or similar components are given the same or similar reference numerals. In the following description, the thickness direction of the substrate is the vertical direction, and the surface of the substrate on which the semiconductor chip is provided is the upper side.

[半導体装置の構造]
図1〜図3を参照して、本実施形態に係る半導体装置10を説明する。
図1(a)及び図1(b)は、複数の半導体装置10が、搬送キャリアである固定シート20上に載置されている状態を示す。半導体装置10は、例えば、直方体形状を呈しており、固定シート20に載置された状態で、例えばスパッタ装置のような電磁シールドの形成装置に搬入される。尚、半導体装置の形状は、一般には直方体の様な6面体であるが、それ以上の面を持つ形状でも良い。
以下、半導体装置10において固定シート20に対向する面を下面と呼び、下面とは反対側の面を天面と呼び、下面と天面とを繋ぐ外周面を側面と呼ぶこととする。また、半導体装置10の側面において、天面に接続する側の端部を上端部と呼び、下面に接続する側の端部を下端部と呼ぶ。更に、基板11の側面において、封止材側の端部を、基板の上端部、下面側の端部を基板の下端部と呼ぶ。
[Structure of semiconductor device]
A semiconductor device 10 according to the present embodiment will be described with reference to FIGS.
FIG. 1A and FIG. 1B show a state in which a plurality of semiconductor devices 10 are placed on a fixed sheet 20 that is a transport carrier. The semiconductor device 10 has, for example, a rectangular parallelepiped shape, and is carried into an electromagnetic shield forming device such as a sputtering device while being placed on the fixed sheet 20. The shape of the semiconductor device is generally a hexahedron such as a rectangular parallelepiped, but may be a shape having more than that.
Hereinafter, the surface facing the fixed sheet 20 in the semiconductor device 10 is referred to as a lower surface, the surface opposite to the lower surface is referred to as a top surface, and the outer peripheral surface connecting the lower surface and the top surface is referred to as a side surface. In the side surface of the semiconductor device 10, an end portion on the side connected to the top surface is referred to as an upper end portion, and an end portion on the side connected to the lower surface is referred to as a lower end portion. Further, on the side surface of the substrate 11, the end on the sealing material side is referred to as the upper end of the substrate, and the end on the lower surface side is referred to as the lower end of the substrate.

ここで、固定シート20は、反った基板11に対しても、スパッタされたシールド材料が半導体装置10の下面側に回り込まないように、載置された半導体装置10が若干沈み込む程度の柔軟性を備えていることが好ましい。また、固定シート20に載置された半導体装置10が動かないように、固定シート20の表面に接着剤や粘着剤が塗布されてもよい。その結果、若干、反った基板11周囲と固定シート20との間は、粘着剤で接着されるため、基板周囲の下面側にスパッタ膜が回り込む事が無い。   Here, the fixing sheet 20 is flexible enough that the mounted semiconductor device 10 slightly sinks so that the sputtered shield material does not wrap around the lower surface side of the semiconductor device 10 even with respect to the warped substrate 11. It is preferable to provide. Further, an adhesive or a pressure-sensitive adhesive may be applied to the surface of the fixed sheet 20 so that the semiconductor device 10 placed on the fixed sheet 20 does not move. As a result, the periphery of the slightly warped substrate 11 and the fixed sheet 20 are bonded with an adhesive, so that the sputtered film does not enter the lower surface side around the substrate.

半導体装置10は、例えば無線用の半導体装置でよいが、これに限定されるものではない。電磁シールドを必要とする半導体装置や半導体モジュールに応用されるものである。
電磁シールドの形成方法は、スパッタ法のほか、例えば蒸着法、イオンプレーティング法、CVD(chemical Vapor deposition)のような他の方法でもよい。
The semiconductor device 10 may be a wireless semiconductor device, for example, but is not limited thereto. The present invention is applied to semiconductor devices and semiconductor modules that require electromagnetic shielding.
In addition to sputtering, the electromagnetic shield may be formed by other methods such as vapor deposition, ion plating, and CVD (chemical vapor deposition).

図2は、固定シート20に載置された半導体装置10の表面に電磁シールド13が形成された状態を示す断面図である。図3(A)は、図2において破線の枠Aで囲まれた部分の拡大図である。ただし、図3(A)において、固定シート20は省略されている。図3(A)の基板11は、層間絶縁層15,16、接地電極17、及び図示しない配線を含む。この層間絶縁層15,16は、この配線や接地電極17を被覆している。尚、この層間絶縁層の上層には、電子部品の実装用の電極や配線が設けられる。また裏面には、外部接続用の電極が設けられるが、ここでは省略した。   FIG. 2 is a cross-sectional view showing a state in which the electromagnetic shield 13 is formed on the surface of the semiconductor device 10 placed on the fixed sheet 20. FIG. 3A is an enlarged view of a portion surrounded by a broken line frame A in FIG. However, the fixing sheet 20 is omitted in FIG. The substrate 11 in FIG. 3A includes interlayer insulating layers 15 and 16, a ground electrode 17, and wiring not shown. The interlayer insulating layers 15 and 16 cover the wiring and the ground electrode 17. Note that electrodes and wirings for mounting electronic components are provided on the upper layer of the interlayer insulating layer. Further, an electrode for external connection is provided on the back surface, which is omitted here.

また、図3(B)は、図2の枠Aで囲まれた部分の拡大図で、多層基板の詳細を示している(尚、多層基板11は、ウエハース状に絶縁体と導電パターンを積み重ねたものである。)。この場合、コア層を中心に、上方と下方に導電パターンと絶縁層が繰り返し積層されている。つまり少なくとも2層のメタル配線基板である。接地電極17は、コア層の上層または下層に設けられるが、好ましくは上層が良い。 FIG. 3B is an enlarged view of a portion surrounded by a frame A in FIG. 2 and shows details of the multilayer substrate (in the multilayer substrate 11, an insulator and a conductive pattern are stacked in a wafer shape. ) In this case, the conductive pattern and the insulating layer are repeatedly laminated above and below, with the core layer as the center. That is, it is a metal wiring board having at least two layers. The ground electrode 17 is provided on the upper layer or the lower layer of the core layer, and preferably the upper layer.

尚、この基板の最上層と最下層には、ソルダーレジストPSRが設けられている。最上層のソルダーレジスト層PSRは、絶縁層15を兼ねている。そしてPSRより露出した電極に、半導体チップが面実装されている。また、接地電極は、配線、配線よりも幅の広い電極、または、実質全面にベタ状に設けられたベタ電極を含むものとする。また側面から露出する面積は、広い方が良く、また少なくとも一側辺から露出していればよい。 A solder resist PSR is provided on the uppermost layer and the lowermost layer of the substrate. The uppermost solder resist layer PSR also serves as the insulating layer 15. A semiconductor chip is surface-mounted on the electrode exposed from the PSR. In addition, the ground electrode includes a wiring, an electrode wider than the wiring, or a solid electrode provided in a solid shape on substantially the entire surface. Further, the area exposed from the side surface should be large, and it should be exposed from at least one side.

図2に示すように、半導体装置10は、基板11、封止材12、及び電磁シールド13を備えている。
基板11は、プリント配線板、セラミック基板またはSi基板でもよい。樹脂製のプリント基板は、ビルトアップ型、両面基板型、または片面基板型などがある。
また、接地電極17は基板11の側面から外部に露出している。実際は、半導体装置として個片化するダイシング工程で、露出されるもので、接地電極の切削面が露出している。そしてこの接地電極17は、基板の内層に配線で延在され、グランド配線またはグランド電極と電気的に接続されている。一般的には、プリント基板裏面の半田付け用の外部接続電極にGNDがあてがわれ、このGND端子と電気的に接続されている。
As shown in FIG. 2, the semiconductor device 10 includes a substrate 11, a sealing material 12, and an electromagnetic shield 13.
The substrate 11 may be a printed wiring board, a ceramic substrate, or a Si substrate. Resin-made printed boards include a built-up type, a double-sided board type, and a single-sided board type.
The ground electrode 17 is exposed to the outside from the side surface of the substrate 11. Actually, it is exposed in the dicing process for separating into pieces as a semiconductor device, and the cutting surface of the ground electrode is exposed. The ground electrode 17 is extended to the inner layer of the substrate by wiring and is electrically connected to the ground wiring or the ground electrode. Generally, GND is assigned to an external connection electrode for soldering on the back surface of a printed circuit board, and is electrically connected to the GND terminal.

封止材12は、例えばモールド用樹脂で形成されている。封止材12は、基板11の上面(第1面)に配置された半導体チップ(図示せず)を被覆し保護している。
例えば、少なくとも1個の半導体チップが基板に実装され、これらを被覆したものを半導体装置と呼ぶことがある。また、少なくとも一つの受動素子および少なくとも一つの半導体素子が基板に実装され、これらを被覆したものを半導体モジュールや混成集積回路装置と呼ぶことがある。どちらにしても、半導体チップが一緒に封止されるため、これらは、半導体装置として総称する。
封止材12のモールド方法は、トランスファーモールド、インジェクションモールド、真空印刷、ポッティングなどである。また、マトリックス状に並んだ複数のユニットを一括モールドした後に、ダイシングで個片化される。
The sealing material 12 is made of, for example, a molding resin. The sealing material 12 covers and protects a semiconductor chip (not shown) disposed on the upper surface (first surface) of the substrate 11.
For example, a semiconductor device in which at least one semiconductor chip is mounted on a substrate and covered with the semiconductor chip may be called a semiconductor device. In addition, at least one passive element and at least one semiconductor element are mounted on a substrate, and those covering these may be referred to as a semiconductor module or a hybrid integrated circuit device. In any case, since the semiconductor chips are sealed together, these are collectively referred to as a semiconductor device.
The molding method of the sealing material 12 includes transfer molding, injection molding, vacuum printing, potting, and the like. Further, after a plurality of units arranged in a matrix are collectively molded, they are separated into pieces by dicing.

導電膜としての電磁シールド13は、封止材12の表面及び基板11の側面を被覆している。電磁シールド13は、半導体装置10の内部で発生する電磁波が外部へ漏出することを抑制するために設けられている。即ち、電磁シールド13は、半導体装置10の周囲に与える電磁障害を抑制するために設けられている。または外部からの電磁波を内部に取り込んで起こる誤動作を防止する為に採用されている。   The electromagnetic shield 13 as a conductive film covers the surface of the sealing material 12 and the side surface of the substrate 11. The electromagnetic shield 13 is provided to suppress leakage of electromagnetic waves generated inside the semiconductor device 10 to the outside. That is, the electromagnetic shield 13 is provided to suppress electromagnetic interference given to the periphery of the semiconductor device 10. Or, it is used to prevent malfunction caused by taking in electromagnetic waves from outside.

電磁シールド13は、例えば銅(Cu)、ニッケル、チタン、金、銀、パラジウム、白金、鉄、クロム、ステンレス鋼のような金属材料を用いて形成される。また、電磁シールド13は、上記金属材料のうちいずれか複数の材料を用いた合金、あるいは、上記金属材料のうちいずれか複数の材料を用いた積層膜でもよい。   The electromagnetic shield 13 is formed using a metal material such as copper (Cu), nickel, titanium, gold, silver, palladium, platinum, iron, chromium, and stainless steel. Further, the electromagnetic shield 13 may be an alloy using any one of the above metal materials or a laminated film using any one of the above metal materials.

電磁シールド13は、天面においてほぼ一様の厚みを持つ。電磁シールド13の膜厚は、側面においては、上端部から基板11の下端部に向かうにつれて薄くなる。具体的には、電磁シールド13の側面の膜厚Wは、例えば図3のように、上端部から接地電極17まではほぼ一定であり、天面の厚みと同じか若干薄い。そして、膜厚Wは、接地電極17より下端部に向かい薄くなっている。   The electromagnetic shield 13 has a substantially uniform thickness on the top surface. The film thickness of the electromagnetic shield 13 becomes thinner on the side surface from the upper end portion toward the lower end portion of the substrate 11. Specifically, the film thickness W on the side surface of the electromagnetic shield 13 is substantially constant from the upper end to the ground electrode 17 as shown in FIG. 3, for example, and is the same as or slightly thinner than the thickness of the top surface. The film thickness W is thinner from the ground electrode 17 toward the lower end.

電磁シールド13の側面部分をこのような構成にすることで、電磁シールド13は、例えば基板11の下端部付近の比較的膜厚の薄い部分において剥離し、接地電極17を露出させるまでに至らない。半導体装置10に電磁シールド13を形成した後に電磁シールド13が接地電極17より上の位置まで剥がれることはシールド性能の劣化につながるところ、本実施形態ではこのような劣化は回避される。   By configuring the side surface portion of the electromagnetic shield 13 in such a configuration, the electromagnetic shield 13 is peeled off at a relatively thin portion near the lower end portion of the substrate 11, for example, and the ground electrode 17 is not exposed. . If the electromagnetic shield 13 is peeled to a position above the ground electrode 17 after the electromagnetic shield 13 is formed on the semiconductor device 10, the shielding performance is deteriorated. In this embodiment, such deterioration is avoided.

特に、半導体装置10の側面と下面の境界付近で電磁シールド13の膜厚が最小になれば、半導体装置10を固定シート20から取り去るときに、シールド材料は膜厚が最小となる箇所で切れる。そのため、シールド材料が剥離しかかった状態にはならず、後工程での導電性の異物の発生が抑制されることになる。   In particular, when the film thickness of the electromagnetic shield 13 is minimized near the boundary between the side surface and the lower surface of the semiconductor device 10, the shield material is cut at the position where the film thickness is minimized when the semiconductor device 10 is removed from the fixed sheet 20. For this reason, the shield material is not in a state of being peeled off, and generation of conductive foreign matters in the subsequent process is suppressed.

電磁シールド13は、半導体装置10(基板11)の側面から露出した接地電極17を覆うことで、接地電極17に電気的に接続されている。電磁シールド13における接地電極17との接触箇所の厚みは、接地電極17と電磁シールド13との間の抵抗を小さくするように、一定値以上であることが好ましい。この場合、側面の電磁シールド13はだいたい同じ膜厚で、接地電極17まで延在されてコンタクトし、その後で薄くなり、図の様な傾斜を持って形成される。そして基板側面の下端近傍で終端している。   The electromagnetic shield 13 is electrically connected to the ground electrode 17 by covering the ground electrode 17 exposed from the side surface of the semiconductor device 10 (substrate 11). The thickness of the contact portion of the electromagnetic shield 13 with the ground electrode 17 is preferably equal to or greater than a certain value so as to reduce the resistance between the ground electrode 17 and the electromagnetic shield 13. In this case, the electromagnetic shield 13 on the side surface is formed to have the same film thickness, extend to the ground electrode 17 and contact, and then become thinner and have an inclination as shown in the figure. And it terminates near the lower end of the side surface of the substrate.

よって、電磁シールド13の膜厚を最大限確保する事で、接地電極17とのコンタクト抵抗の上昇を抑制させている。仮に傾斜の部分など、薄くなった所でコンタクトすると、その分コンタクト抵抗が上昇してしまう。また基板の接地電極17を通過してから電磁シールド13の膜厚が薄くなり、基板の下端部までの間で電磁シールド13の膜厚はゼロと成る。よって基板の裏側(下面)に電磁シールド13が回り込みづらく、あるいは回り込まないので、基板裏(下面)の外部接続電極とのショートを防止する事が出来る。例えば、基板裏(下面)まで電磁シールド13を回りこませ、裏側で電磁シールド13を薄くしていくと、前述したショートの問題から、基板の周囲にマージン(約0.3mm)が必要と成る。しかしこのマージンを無くせば、外部電極と基板周囲の間は、0.3mmよりも狭くでき、現実的には、約0.3mm〜約0.05mmの間とする事が出来る。   Therefore, by increasing the film thickness of the electromagnetic shield 13, the increase in contact resistance with the ground electrode 17 is suppressed. If contact is made at a thin place such as an inclined portion, the contact resistance increases accordingly. Further, the film thickness of the electromagnetic shield 13 becomes thin after passing through the ground electrode 17 of the substrate, and the film thickness of the electromagnetic shield 13 becomes zero until the lower end portion of the substrate. Therefore, since the electromagnetic shield 13 is difficult to or does not wrap around the back side (lower surface) of the substrate, it is possible to prevent a short circuit with the external connection electrode on the back side (lower surface) of the substrate. For example, if the electromagnetic shield 13 is passed to the back (lower surface) of the substrate and the electromagnetic shield 13 is made thinner on the back side, a margin (about 0.3 mm) is required around the substrate due to the short circuit described above. . However, if this margin is eliminated, the distance between the external electrode and the periphery of the substrate can be narrower than 0.3 mm, and can be practically between about 0.3 mm and about 0.05 mm.

更には、図3に於いて、接地電極17は、基板11の厚み方向に於いて、基板のセンターから基板上端の間に配置する事が好ましい。具体的に説明すると、図3(B)の多層基板では、コア層と基板上端の間に配置する事が好ましい。また基板厚で見てセンターと基板上端の間に配置する事が好ましい。この様な配置にする事で、電磁シールド膜13の傾斜部分を、できるだけ長く確保でき、傾斜部の終端部の形成位置をより安定して確保できる。   Further, in FIG. 3, the ground electrode 17 is preferably disposed between the center of the substrate and the upper end of the substrate in the thickness direction of the substrate 11. Specifically, in the multilayer substrate of FIG. 3B, it is preferable to dispose between the core layer and the upper end of the substrate. Further, it is preferable to dispose between the center and the upper end of the substrate in view of the substrate thickness. With this arrangement, the inclined portion of the electromagnetic shield film 13 can be ensured as long as possible, and the formation position of the end portion of the inclined portion can be more stably ensured.

[半導体装置の製造方法]
図4〜図8を参照して、半導体装置10の製造方法を説明する。図4は、半導体装置10の製造工程を示すフローチャートである。図5は、本実施形態で使用される枠体の一例を示す斜視図である。図6〜図8は、半導体装置の製造過程を示す断面図である。
[Method for Manufacturing Semiconductor Device]
A method for manufacturing the semiconductor device 10 will be described with reference to FIGS. FIG. 4 is a flowchart showing a manufacturing process of the semiconductor device 10. FIG. 5 is a perspective view showing an example of a frame used in the present embodiment. 6 to 8 are cross-sectional views showing the manufacturing process of the semiconductor device.

ステップS1において、電磁シールド13を半導体装置10の表面に形成するために、基板11上に半導体チップが配置され封止材12で覆われた状態の半導体装置10を、固定シート20に載置する。半導体装置10は、基板11側の下面(基板11の第2面)を固定シート20に向けた状態で載置される。複数の半導体装置10は、例えば図1のように、固定シート20上に縦横に一定の間隔をおいて整列している。   In step S <b> 1, in order to form the electromagnetic shield 13 on the surface of the semiconductor device 10, the semiconductor device 10 in a state where the semiconductor chip is disposed on the substrate 11 and covered with the sealing material 12 is placed on the fixing sheet 20. . The semiconductor device 10 is placed with the lower surface on the substrate 11 side (the second surface of the substrate 11) facing the fixed sheet 20. The plurality of semiconductor devices 10 are aligned on the fixed sheet 20 at regular intervals in the vertical and horizontal directions, for example, as shown in FIG.

ステップS2において、枠体30を固定シート20に載置する。枠体30は、例えば図5のように、半導体装置10の側面を取り囲む。図5では、1個の半導体装置10並びにこれに対応する部分の枠体30及び固定シート20が示されているが、上述した図1に示すとおり固定シート20には複数の半導体装置10が整列して載置されていることに対応し、枠体30は、固定シート30に載置された他の半導体装置10を個別に囲むように縦横に連続している。   In step S <b> 2, the frame body 30 is placed on the fixed sheet 20. The frame 30 surrounds the side surface of the semiconductor device 10 as shown in FIG. In FIG. 5, one semiconductor device 10 and a frame 30 and a fixing sheet 20 corresponding to the semiconductor device 10 are shown. However, as shown in FIG. 1, a plurality of semiconductor devices 10 are aligned on the fixing sheet 20. Accordingly, the frame 30 is continuous vertically and horizontally so as to individually surround the other semiconductor devices 10 placed on the fixed sheet 30.

枠体30の高さ、つまり固定シート20の上面からの距離hは、枠体30と半導体装置10との間の距離dに応じて決定される(図6参照)。例えば、高さhは、半導体装置10の側面において接地電極17が露出している位置より低い。この場合、半導体装置10の接地電極17より上側は露出することになる。また、距離dが短くなるにつれて、高さhは低くなることが好ましい。   The height of the frame 30, that is, the distance h from the upper surface of the fixed sheet 20 is determined according to the distance d between the frame 30 and the semiconductor device 10 (see FIG. 6). For example, the height h is lower than the position where the ground electrode 17 is exposed on the side surface of the semiconductor device 10. In this case, the upper side of the ground electrode 17 of the semiconductor device 10 is exposed. Moreover, it is preferable that the height h becomes lower as the distance d becomes shorter.

例えばスパッタ装置で成膜する場合、スパッタ装置の成膜条件が一定の状態であるときに、半導体装置10に下方に向けて徐々に薄くなる電磁シールド13(例えば図10参照)を形成するためには、枠体30の高さhを比較的高く、枠体30と半導体装置10の外周面との離間距離dがある程度設けられる。また、ある位置から急激に薄くなる電磁シールド13(例えば図3、図9参照)を形成するためには、枠体30の高さhを、電磁シールド13が薄くなり始める位置における高さとほぼ同じにするとともに、枠体30と半導体装置10の外周面との離間距離dを、電磁シールド13の厚み(例えば図3の厚みW、図9の厚みW1参照)より若干離す程度に設定する。   For example, when forming a film with a sputtering apparatus, in order to form an electromagnetic shield 13 (see, for example, FIG. 10) that gradually decreases downward in the semiconductor device 10 when the film formation conditions of the sputtering apparatus are constant. The height h of the frame body 30 is relatively high, and a distance d between the frame body 30 and the outer peripheral surface of the semiconductor device 10 is provided to some extent. Moreover, in order to form the electromagnetic shield 13 (see, for example, FIGS. 3 and 9) that is suddenly thinned from a certain position, the height h of the frame 30 is substantially the same as the height at the position where the electromagnetic shield 13 begins to thin. In addition, the distance d between the frame 30 and the outer peripheral surface of the semiconductor device 10 is set to be slightly separated from the thickness of the electromagnetic shield 13 (see, for example, the thickness W in FIG. 3 and the thickness W1 in FIG. 9).

枠体30によって、次のステップS3の成膜工程で、シールド材料の粒子が半導体装置10の側面における接地電極17より下側に付着することが抑制される。したがって、電磁シールド13の膜厚が、下方に向かうにつれて薄くなることになる。   The frame body 30 prevents the particles of the shield material from adhering to the lower side of the ground electrode 17 on the side surface of the semiconductor device 10 in the film forming process of the next step S3. Therefore, the film thickness of the electromagnetic shield 13 becomes thinner as it goes downward.

上記ステップS2において枠体30を固定シート20上の適切な位置に載置した後、ステップS3において、半導体装置10の表面に電磁シールド13が形成される。   After the frame 30 is placed at an appropriate position on the fixed sheet 20 in step S2, the electromagnetic shield 13 is formed on the surface of the semiconductor device 10 in step S3.

電磁シールド13を形成する膜は、例えば、銅膜およびステンレス鋼膜の積層膜である。ステンレス鋼膜は、銅膜が腐食することを抑制するための保護膜である。なお、保護層は、ステンレス鋼のような金属材料の膜に限られず、樹脂、セラミック、金属酸化物、金属窒化物の膜でもよい。   The film forming the electromagnetic shield 13 is, for example, a laminated film of a copper film and a stainless steel film. The stainless steel film is a protective film for suppressing corrosion of the copper film. The protective layer is not limited to a film made of a metal material such as stainless steel, and may be a film made of resin, ceramic, metal oxide, or metal nitride.

上述したステップS2を経ると、図7のように、半導体装置10の表面を覆うように電磁シールド13が形成されるとともに、固定シート20と枠体30の表面にもシールド材料の膜が形成される。このとき、電磁シールド13の下端部と、固定シート20に形成されたシールド材料の膜とは、繋がっていないか、僅かな厚みをもって繋がっている。
要は、電磁シールド13の下端部は、接地電極17とのコンタクト部とプリント基板下端部との間に位置する事になる。
After the above-described step S2, as shown in FIG. 7, the electromagnetic shield 13 is formed so as to cover the surface of the semiconductor device 10, and a film of a shielding material is also formed on the surfaces of the fixed sheet 20 and the frame 30. The At this time, the lower end portion of the electromagnetic shield 13 and the film of the shielding material formed on the fixed sheet 20 are not connected or connected with a slight thickness.
In short, the lower end portion of the electromagnetic shield 13 is located between the contact portion with the ground electrode 17 and the lower end portion of the printed circuit board.

ステップS4において、例えば図8のように半導体装置10を固定シート20から取り去ることによって、図3に示す半導体装置10が完成する。このとき、電磁シールド13の下端部と、固定シート20に形成されたシールド材料の膜とが、繋がっていない場合には、バリは発生しない。あるいは、電磁シールド13の下端部と、固定シート20に形成されたシールド材料の膜とが、僅かな厚みをもって繋がっている場合でも、半導体装置10を固定シート20から取り去るときに、この繋がっている箇所で電磁シールド13と固定シート20上のシールド材料の膜とが分離するため、バリが発生しにくくなる。   In step S4, the semiconductor device 10 shown in FIG. 3 is completed by removing the semiconductor device 10 from the fixing sheet 20 as shown in FIG. 8, for example. At this time, if the lower end portion of the electromagnetic shield 13 and the film of the shielding material formed on the fixed sheet 20 are not connected, no burr is generated. Alternatively, even when the lower end portion of the electromagnetic shield 13 and the film of the shielding material formed on the fixed sheet 20 are connected with a slight thickness, the connection is made when the semiconductor device 10 is removed from the fixed sheet 20. Since the electromagnetic shield 13 and the film of the shielding material on the fixed sheet 20 are separated at a place, burrs are hardly generated.

本実施形態によれば、電磁シールド13が基板11の下面(固定シート20の上面)に向かうにつれて薄くなるように形成される。または接地電極17とのコンタクト部を経てから基板下端部に向けて、膜厚の傾斜部を設けている。これにより、電磁シールド13が、固定シート20の上面に形成されたシールド材料の膜と繋がることを抑制する。その結果、電磁シールド13が形成された半導体パッケージ10を固定シート20から取り上げるとき、シールド材料の膜によるバリは発生しないか、あるいは、非常に小さくすることができる。つまり、バリを発生しにくくすることができる。   According to the present embodiment, the electromagnetic shield 13 is formed so as to become thinner toward the lower surface of the substrate 11 (upper surface of the fixed sheet 20). Alternatively, an inclined portion having a film thickness is provided toward the lower end portion of the substrate after passing through the contact portion with the ground electrode 17. Thereby, it is suppressed that the electromagnetic shield 13 is connected with the film | membrane of the shielding material formed in the upper surface of the fixing sheet 20. FIG. As a result, when the semiconductor package 10 on which the electromagnetic shield 13 is formed is picked up from the fixed sheet 20, burrs due to the film of the shielding material do not occur or can be made very small. That is, it is possible to make it difficult to generate burrs.

また、電磁シールド13は、基板11の側面に露出した接地電極17と接触する位置において一定以上の厚みを有する。これにより、接地電極17と電磁シールド13との間の抵抗を小さくすることができる。その結果、電磁シールド13が電磁シールドとしての機能を十分に発揮することが可能となる。   The electromagnetic shield 13 has a certain thickness or more at a position in contact with the ground electrode 17 exposed on the side surface of the substrate 11. Thereby, the resistance between the ground electrode 17 and the electromagnetic shield 13 can be reduced. As a result, the electromagnetic shield 13 can sufficiently exhibit the function as an electromagnetic shield.

[変形例1]
図9を参照して、本実施形態の変形例1に係る半導体装置を説明する。図9は、変形例1に係る半導体装置の構成を示す、図3と同様の断面図である。
[Modification 1]
With reference to FIG. 9, a semiconductor device according to Modification 1 of the present embodiment will be described. FIG. 9 is a cross-sectional view similar to FIG. 3, illustrating the configuration of the semiconductor device according to the first modification.

半導体装置110は、上述した実施形態と同様に、基板111、封止材112、及び電磁シールド113を備えている。ただし、電磁シールド113は、基板111の側面の下端部にまで至らず、絶縁層116の側面の上方部分を覆うに留まる。もっとも、電磁シールド113は、上述した実施形態と同様に、接地電極117と接触する箇所において一定以上の厚みW1を有する。   The semiconductor device 110 includes a substrate 111, a sealing material 112, and an electromagnetic shield 113, as in the above-described embodiment. However, the electromagnetic shield 113 does not reach the lower end portion of the side surface of the substrate 111 and only covers the upper portion of the side surface of the insulating layer 116. However, the electromagnetic shield 113 has a certain thickness W1 or more at a location where it comes into contact with the ground electrode 117, as in the above-described embodiment.

半導体装置110の製造工程は、上述した実施形態と同様に、半導体装置110を固定シート(図示せず)に載置する工程、枠体(図示せず)を固定シートに載置する工程、半導体装置110に電磁シールド113を形成する工程、及び、半導体装置110を固定シートから取り去る工程を含む。ただし、枠体を固定シートに載置する工程では、絶縁層116の厚みより低い高さを有する枠体を用いるとよい。また、この工程では、枠体と半導体装置110の側面との距離を、電磁シールド113の側面の厚みより若干離すとよい。   The manufacturing process of the semiconductor device 110 is a process of placing the semiconductor device 110 on a fixed sheet (not shown), a process of placing a frame (not shown) on the fixed sheet, a semiconductor, as in the embodiment described above. Forming the electromagnetic shield 113 on the device 110 and removing the semiconductor device 110 from the fixed sheet. However, in the step of placing the frame body on the fixed sheet, a frame body having a height lower than the thickness of the insulating layer 116 may be used. In this step, the distance between the frame body and the side surface of the semiconductor device 110 may be slightly separated from the thickness of the side surface of the electromagnetic shield 113.

変形例1によれば、バリの発生を抑制することができるとともに、電磁シールド113のシールド機能を発揮させることが可能となる。   According to the first modification, the occurrence of burrs can be suppressed and the shield function of the electromagnetic shield 113 can be exhibited.

[変形例2]
図10を参照して、本実施形態の変形例2に係る半導体装置を説明する。図10は、変形例2に係る半導体装置の構成を示す、図3と同様の断面図である。
[Modification 2]
With reference to FIG. 10, a semiconductor device according to Modification 2 of the present embodiment will be described. FIG. 10 is a cross-sectional view similar to FIG. 3, illustrating the configuration of the semiconductor device according to the second modification.

半導体装置210は、上述した実施形態と同様に、基板211、封止材212、及び電磁シールド213を備えている。ただし、電磁シールド213において半導体装置210の側面を覆う部分の厚みは、基板211の側面の下端部に向かうにつれて薄くなる。もっとも、電磁シールド213は、接地電極217と接触する箇所において一定以上の厚みW2を有する。   The semiconductor device 210 includes a substrate 211, a sealing material 212, and an electromagnetic shield 213, as in the above-described embodiment. However, the thickness of the portion of the electromagnetic shield 213 that covers the side surface of the semiconductor device 210 becomes thinner toward the lower end of the side surface of the substrate 211. However, the electromagnetic shield 213 has a thickness W2 that is equal to or greater than a certain value at a location where the electromagnetic shield 213 contacts the ground electrode 217.

半導体装置210の製造工程は、上述した実施形態と同様に、半導体装置210を固定シート(図示せず)に載置する工程、枠体(図示せず)を固定シート上に載置する工程、半導体装置210に電磁シールド213を形成する工程、及び、半導体装置210を固定シートから取り去る工程を含む。ただし、枠体を固定シート上に載置する工程では、電磁シールド213の厚みが下方に向かって徐々に薄くなるように、枠体の高さを基板211の上面ほどの高さにし、枠体を半導体装置210の外周面から比較的離間させるようにする。   The manufacturing process of the semiconductor device 210 is a step of placing the semiconductor device 210 on a fixed sheet (not shown), a step of placing a frame (not shown) on the fixed sheet, as in the above-described embodiment, The method includes forming the electromagnetic shield 213 on the semiconductor device 210 and removing the semiconductor device 210 from the fixed sheet. However, in the step of placing the frame body on the fixed sheet, the height of the frame body is made as high as the upper surface of the substrate 211 so that the thickness of the electromagnetic shield 213 gradually decreases downward. Is relatively separated from the outer peripheral surface of the semiconductor device 210.

変形例2によれば、バリの発生を防止することができるとともに、電磁シールド213のシールド機能を発揮させることが可能となる。   According to the second modification, it is possible to prevent the occurrence of burrs and to exhibit the shielding function of the electromagnetic shield 213.

以上説明したように、半導体装置10(110,210)は、基板11(111,211)と、基板11(111,211)上(上面)に配置される半導体チップ(図示せず)と、半導体チップを覆うように基板11(111,211)上に設けられた封止材12(112,212)と、封止材12(112,212)の上面および封止材12(112,212)の側面から基板11(111,211)の側面に亘り設けられた電磁シールド13(113,213)と、を備える。電磁シールド13(113,213)は、封止材12(112,212)の側から基板11(111,211)の側へ向かうにつれて薄くなる。
かかる実施形態によれば、電磁シールド13(113,213)を半導体装置10(110,210)の表面に形成する際に、半導体装置10(110,210)の外縁にシールド材料のバリが発生することを抑制することができる。
As described above, the semiconductor device 10 (110, 210) includes the substrate 11 (111, 211), the semiconductor chip (not shown) disposed on the substrate 11 (111, 211) (upper surface), and the semiconductor. The sealing material 12 (112, 212) provided on the substrate 11 (111, 211) so as to cover the chip, the upper surface of the sealing material 12 (112, 212), and the sealing material 12 (112, 212) And an electromagnetic shield 13 (113, 213) provided from the side surface to the side surface of the substrate 11 (111, 211). The electromagnetic shield 13 (113, 213) becomes thinner from the sealing material 12 (112, 212) side toward the substrate 11 (111, 211) side.
According to this embodiment, when the electromagnetic shield 13 (113, 213) is formed on the surface of the semiconductor device 10 (110, 210), the burr of the shield material is generated at the outer edge of the semiconductor device 10 (110, 210). This can be suppressed.

また、基板11(111,211)は、基板11(111,211)の厚み方向に沿う基板11(111,211)の側面から露出する接地電極17(117,217)を有し、電磁シールド13(113,213)は、接地電極17(117,217)を被覆し、且つ電気的にコンタクトする位置を含んで形成されてもよい。例えば、基板11(211)の厚み方向に沿う基板11(211)及び封止材12(212)に形成される電磁シールド13(213)の膜厚W(W2)は、接地電極17(217)との接続部まで一定であって、接地電極17(217)を通過した位置から下面へ向かうにつれて薄くなってもよい。かかる実施形態によれば、接地電極17(117,217)と電磁シールド13(113,213)との間の抵抗を小さくすることができる。その結果、電磁シールド13(113,213)が電磁シールドとしての機能を十分に発揮することが可能となる。   The substrate 11 (111, 211) has a ground electrode 17 (117, 217) exposed from the side surface of the substrate 11 (111, 211) along the thickness direction of the substrate 11 (111, 211). (113, 213) may be formed so as to cover the ground electrode 17 (117, 217) and include a position where it is in electrical contact. For example, the film thickness W (W2) of the electromagnetic shield 13 (213) formed on the substrate 11 (211) and the sealing material 12 (212) along the thickness direction of the substrate 11 (211) is the ground electrode 17 (217). It may be constant up to the connecting portion, and may become thinner from the position passing through the ground electrode 17 (217) toward the lower surface. According to this embodiment, the resistance between the ground electrode 17 (117, 217) and the electromagnetic shield 13 (113, 213) can be reduced. As a result, the electromagnetic shield 13 (113, 213) can sufficiently exhibit the function as an electromagnetic shield.

あるいは、半導体装置10(110,210)は、基板11(111,211)の厚み方向に於いて、基板厚みのセンターから上端部の間に配置された接地電極17(217)を有し、電磁シールド13(113,213)は、封止材12(212)の側から接地電極17(217)を通過したら、基板の下端に向かうにつれて薄くなる構造でもよい。この様な配置にする事で、電磁シールド膜13(113,213)の傾斜部分を、できるだけ長く確保でき、傾斜部の終端部の形成位置をより安定して確保できる。   Alternatively, the semiconductor device 10 (110, 210) includes the ground electrode 17 (217) disposed between the center of the substrate thickness and the upper end in the thickness direction of the substrate 11 (111, 211), and electromagnetically. The shield 13 (113, 213) may have a structure that becomes thinner toward the lower end of the substrate after passing through the ground electrode 17 (217) from the sealing material 12 (212) side. With such an arrangement, the inclined portion of the electromagnetic shield film 13 (113, 213) can be secured as long as possible, and the formation position of the end portion of the inclined portion can be more stably secured.

半導体装置10(110,210)の製造方法は、基板11(111,211)と、基板11(111,211)上に配置される半導体チップと、半導体チップを覆うように基板11(111,211)上に設けられた封止材12(112,212)と、を有する直方体形状の半導体装置10(110,210)を用意し、下面が固定シート20に対向するように、半導体装置10(110,210)を固定シート20上に載置する工程(ステップS1)と、固定シート20上において、半導体装置10(110,210)の外周面を一定の間隙dを介して取り囲む枠体30を、固定シート20上に載置する工程(ステップS2)と、基板11(111,211)の厚み方向に於いて、電磁シールド13(113,213)の膜厚が封止材12(112,212)の側から基板11(111,211)の側へ向かうにつれて薄くなり、基板下端部までに終端する電磁シールド13(113,213)を形成する工程(ステップS3)と、固定シート20上から半導体装置10(110,210)を取り去る工程(ステップS4)と、を含む。
かかる実施形態によれば、電磁シールド13(113,213)が基板11(111,211)の下面(固定シート20の上面)に向かうにつれて薄くなるように形成される。これにより、電磁シールド13(113,213)が、固定シート20の上面に形成されたシールド材料の膜と繋がることを抑制する。その結果、電磁シールド13(113,213)が形成された半導体パッケージ10(110,210)を固定シート20から取り上げるとき、シールド材料の膜によるバリは発生しないか、あるいは、非常に小さくすることができる。つまり、バリを発生しにくくすることができる。
The manufacturing method of the semiconductor device 10 (110, 210) includes the substrate 11 (111, 211), the semiconductor chip disposed on the substrate 11 (111, 211), and the substrate 11 (111, 211) so as to cover the semiconductor chip. ) Having a rectangular parallelepiped-shaped semiconductor device 10 (110, 210) having a sealing material 12 (112, 212) provided thereon, and the semiconductor device 10 (110) so that the lower surface faces the fixing sheet 20. 210) on the fixed sheet 20, and the frame 30 that surrounds the outer peripheral surface of the semiconductor device 10 (110, 210) via the fixed gap d on the fixed sheet 20, In the step (step S2) of placing on the fixed sheet 20 and the thickness direction of the substrate 11 (111, 211), the film thickness of the electromagnetic shield 13 (113, 213) is the sealing material 1. A step (step S3) of forming an electromagnetic shield 13 (113, 213) that becomes thinner from the side of (112, 212) to the side of the substrate 11 (111, 211) and terminates to the lower end of the substrate (step S3); 20 and removing the semiconductor device 10 (110, 210) from above (step S4).
According to this embodiment, the electromagnetic shield 13 (113, 213) is formed so as to become thinner toward the lower surface of the substrate 11 (111, 211) (the upper surface of the fixed sheet 20). Thereby, it is suppressed that the electromagnetic shield 13 (113, 213) is connected to the film of the shield material formed on the upper surface of the fixed sheet 20. As a result, when the semiconductor package 10 (110, 210) on which the electromagnetic shield 13 (113, 213) is formed is picked up from the fixing sheet 20, burrs due to the film of the shield material do not occur or can be made very small. it can. That is, it is possible to make it difficult to generate burrs.

以上、本発明の実施の形態を説明したが、本発明はこれに限定されない。上述した各部材の素材、形状、及び配置は、本発明を実施するための実施形態に過ぎず、発明の趣旨を逸脱しない限り、様々な変更を行うことができる。   As mentioned above, although embodiment of this invention was described, this invention is not limited to this. The material, shape, and arrangement of each member described above are merely embodiments for carrying out the present invention, and various changes can be made without departing from the spirit of the invention.

10,110,210 半導体装置
11,111,211 基板
12,112,212 封止材
13,113,213 電磁シールド
17,117,217 接地電極
20 シート
30 枠体

10, 110, 210 Semiconductor device 11, 111, 211 Substrate 12, 112, 212 Sealing material 13, 113, 213 Electromagnetic shield 17, 117, 217 Ground electrode 20 Sheet 30 Frame body

Claims (6)

基板と、
前記基板上に配置される半導体チップと、
前記半導体チップを覆うように前記基板上に設けられた封止材と、
前記封止材の上面および前記封止材の側面から前記基板の側面に亘り設けられた導電膜と、を備え、
前記導電膜は、前記封止材の側から前記基板の側へ向かうにつれて薄くなる
ことを特徴とする半導体装置。
A substrate,
A semiconductor chip disposed on the substrate;
A sealing material provided on the substrate so as to cover the semiconductor chip;
A conductive film provided from the top surface of the sealing material and the side surface of the sealing material to the side surface of the substrate,
The semiconductor device is characterized in that the conductive film becomes thinner from the sealing material side toward the substrate side.
前記基板は、前記基板の側面から露出する接地電極を有し、
前記導電膜は、前記接地電極を被覆し、電気的にコンタクトする
ことを特徴とする請求項1に記載の半導体装置。
The substrate has a ground electrode exposed from a side surface of the substrate;
The semiconductor device according to claim 1, wherein the conductive film covers and electrically contacts the ground electrode.
前記基板及び前記封止材に形成される前記導電膜の膜厚は、前記接地電極との接続部まで一定であって、前記接地電極を通過した位置から前記基板の下端へ向かうにつれて薄くなる
ことを特徴とする請求項2に記載の半導体装置。
The film thickness of the conductive film formed on the substrate and the sealing material is constant up to the connection portion with the ground electrode, and becomes thinner from the position passing through the ground electrode toward the lower end of the substrate. The semiconductor device according to claim 2.
基板と、
前記基板上に配置される半導体チップと、
前記半導体チップを覆うように前記基板上に設けられた封止材と、
前記封止材の上面および前記封止材の側面から前記基板の側面に亘り設けられた導電膜と、を備え、
前記基板は、前記基板側面のセンターから基板上端の間に露出した接地電極を有し、
前記導電膜は、前記封止材の側から前記接地電極を通過したら、前記基板の下端に向かうにつれて薄くなることを特徴とする半導体装置。
A substrate,
A semiconductor chip disposed on the substrate;
A sealing material provided on the substrate so as to cover the semiconductor chip;
A conductive film provided from the top surface of the sealing material and the side surface of the sealing material to the side surface of the substrate,
The substrate has a ground electrode exposed between the center of the substrate side surface and the upper end of the substrate,
When the conductive film passes through the ground electrode from the sealing material side, the conductive film becomes thinner toward the lower end of the substrate.
前記接地電極は、接地用の配線、配線よりも幅の広い電極または平面的に見て、実質ベタ状に設けられたベタ電極からなる請求項2乃至請求項4のいずれかに記載の半導体装置。   5. The semiconductor device according to claim 2, wherein the ground electrode includes a grounding wire, an electrode having a width wider than the wiring, or a solid electrode provided in a substantially solid shape in a plan view. . 基板と、前記基板上に配置される半導体チップと、前記半導体チップを覆うように前記基板上に設けられた封止材と、を有する半導体装置を用意し、前記基板裏面が固定シートに対向するように、前記半導体装置を前記固定シート上に載置する工程と、
前記固定シート上において、前記半導体装置の外周面を一定の間隙を介して取り囲む枠体を、前記固定シート上に載置する工程と、
前記基板の厚み方向に於いて、導電膜の膜厚が前記封止材の側から前記基板の側へ向かうにつれて薄くなり、前記基板下端部までに終端する前記導電膜を形成する工程と、
前記固定シート上から前記半導体装置を取り去る工程と、
を含むことを特徴とする半導体装置の製造方法。

A semiconductor device having a substrate, a semiconductor chip disposed on the substrate, and a sealing material provided on the substrate so as to cover the semiconductor chip is prepared, and the back surface of the substrate faces the fixing sheet. So as to place the semiconductor device on the fixed sheet;
On the fixed sheet, a step of placing on the fixed sheet a frame that surrounds the outer peripheral surface of the semiconductor device with a predetermined gap;
In the thickness direction of the substrate, the step of forming the conductive film, the film thickness of the conductive film decreases from the sealing material side toward the substrate side, and terminates until the lower end of the substrate;
Removing the semiconductor device from the fixing sheet;
A method for manufacturing a semiconductor device, comprising:

JP2016178207A 2016-09-13 2016-09-13 Manufacturing method of semiconductor devices Active JP6757213B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016178207A JP6757213B2 (en) 2016-09-13 2016-09-13 Manufacturing method of semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016178207A JP6757213B2 (en) 2016-09-13 2016-09-13 Manufacturing method of semiconductor devices

Publications (2)

Publication Number Publication Date
JP2018046084A true JP2018046084A (en) 2018-03-22
JP6757213B2 JP6757213B2 (en) 2020-09-16

Family

ID=61695015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016178207A Active JP6757213B2 (en) 2016-09-13 2016-09-13 Manufacturing method of semiconductor devices

Country Status (1)

Country Link
JP (1) JP6757213B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021111775A (en) * 2020-01-14 2021-08-02 力成科技股▲分▼有限公司 Semiconductor package structure group with backside deposition shielding layer and manufacturing method thereof
WO2021261273A1 (en) * 2020-06-22 2021-12-30 株式会社村田製作所 Electronic component

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998047178A2 (en) * 1997-04-11 1998-10-22 Novellus Systems, Inc. Method and apparatus for thin film aluminum planarization
JP2008150660A (en) * 2006-12-15 2008-07-03 Seiko Epson Corp Decorative product manufacturing method, decorative product and watch
JP2009033114A (en) * 2007-06-29 2009-02-12 Tdk Corp Electronic module and method of manufacturing electronic module
JP2011077430A (en) * 2009-10-01 2011-04-14 Panasonic Corp Module and method for manufacturing module
JP2013026330A (en) * 2011-07-19 2013-02-04 Murata Mfg Co Ltd Circuit module
JP2014175853A (en) * 2013-03-08 2014-09-22 Seiko Instruments Inc Package, piezoelectric vibrator, oscillator, electronic apparatus and radio clock
JP2015072935A (en) * 2013-09-03 2015-04-16 太陽誘電株式会社 Circuit module and method for manufacturing the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998047178A2 (en) * 1997-04-11 1998-10-22 Novellus Systems, Inc. Method and apparatus for thin film aluminum planarization
JP2008150660A (en) * 2006-12-15 2008-07-03 Seiko Epson Corp Decorative product manufacturing method, decorative product and watch
JP2009033114A (en) * 2007-06-29 2009-02-12 Tdk Corp Electronic module and method of manufacturing electronic module
JP2011077430A (en) * 2009-10-01 2011-04-14 Panasonic Corp Module and method for manufacturing module
JP2013026330A (en) * 2011-07-19 2013-02-04 Murata Mfg Co Ltd Circuit module
JP2014175853A (en) * 2013-03-08 2014-09-22 Seiko Instruments Inc Package, piezoelectric vibrator, oscillator, electronic apparatus and radio clock
JP2015072935A (en) * 2013-09-03 2015-04-16 太陽誘電株式会社 Circuit module and method for manufacturing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021111775A (en) * 2020-01-14 2021-08-02 力成科技股▲分▼有限公司 Semiconductor package structure group with backside deposition shielding layer and manufacturing method thereof
WO2021261273A1 (en) * 2020-06-22 2021-12-30 株式会社村田製作所 Electronic component
US12482713B2 (en) 2020-06-22 2025-11-25 Murata Manufacturing Co., Ltd. Electronic component

Also Published As

Publication number Publication date
JP6757213B2 (en) 2020-09-16

Similar Documents

Publication Publication Date Title
JP6571124B2 (en) Manufacturing method of electronic component module
JP5143451B2 (en) Semiconductor device and manufacturing method thereof
US9847299B2 (en) Semiconductor package and mounting structure thereof
US8043892B2 (en) Semiconductor die package and integrated circuit package and fabricating method thereof
US11270922B2 (en) Radio-frequency module
US10217711B2 (en) Semiconductor package and manufacturing method thereof
JP6166525B2 (en) Manufacturing method of electronic parts
JP2018170419A (en) Electronic component module
JP6689780B2 (en) Method for manufacturing electronic component module
CN101814484A (en) Chip package and manufacturing method thereof
KR100611291B1 (en) Circuit device, circuit module, and manufacturing method of the circuit device
CN101308833A (en) Circuit boards, resin-encapsulated semiconductor devices, brackets, and inspection sockets
US10062649B2 (en) Package substrate
TW201606970A (en) Semiconductor device and method of manufacturing same
GB2555289A (en) Semiconductor device, and method for manufacturing same
JP6757213B2 (en) Manufacturing method of semiconductor devices
JP5383407B2 (en) Multi-wiring board
US20080083984A1 (en) Wiring board
US10178768B2 (en) Mounting substrate, method for manufacturing a mounting substrate, and mounted structure including an electronic component
JP2005317578A (en) Semiconductor device and manufacturing method thereof
JP3538774B2 (en) Wiring board
JP2009290141A (en) Semiconductor module and method for manufacturing the same, and mobile device
US20230230949A1 (en) Semiconductor package with exposed electrical contacts
US11825595B2 (en) Manufacturing method of circuit board assembly
JP4364181B2 (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190313

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200811

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200828

R150 Certificate of patent or registration of utility model

Ref document number: 6757213

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250