JP2009033114A - Electronic module and method of manufacturing electronic module - Google Patents
Electronic module and method of manufacturing electronic module Download PDFInfo
- Publication number
- JP2009033114A JP2009033114A JP2008153261A JP2008153261A JP2009033114A JP 2009033114 A JP2009033114 A JP 2009033114A JP 2008153261 A JP2008153261 A JP 2008153261A JP 2008153261 A JP2008153261 A JP 2008153261A JP 2009033114 A JP2009033114 A JP 2009033114A
- Authority
- JP
- Japan
- Prior art keywords
- ground electrode
- insulating layer
- cutting
- electronic module
- electronic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H10W72/0198—
-
- H10W99/00—
-
- H10W42/276—
-
- H10W74/00—
-
- H10W70/60—
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
【課題】電子部品の実装面積を増大させることができ、且つ、グランド電極と金属シールドとの接続不良を抑止してグランド電極と導電性シールドとの接続強度を十分に確保することが可能な電子モジュール、及びその製造方法を提供する。
【解決手段】電子モジュール１００は、半導体装置３０等が内蔵された多層基板１上に電子部品６０が実装され、それらがエポキシ樹脂等の封止層１１０で封止され、さらに、封止層１１０及び多層基板１が金属シールド１２０で覆われたものである。多層基板１と金属シールド１２０は、多層基板１の一部を切削することによって露出したグランド電極ＧＮにより電気的に接続されている。
【選択図】図１An electronic device capable of increasing the mounting area of an electronic component and sufficiently securing the connection strength between a ground electrode and a conductive shield by suppressing a connection failure between the ground electrode and the metal shield. A module and a manufacturing method thereof are provided.
In an electronic module 100, an electronic component 60 is mounted on a multilayer substrate 1 in which a semiconductor device 30 or the like is incorporated, and these components are sealed with a sealing layer 110 such as an epoxy resin. The multilayer substrate 1 is covered with a metal shield 120. The multilayer substrate 1 and the metal shield 120 are electrically connected by a ground electrode GN exposed by cutting a part of the multilayer substrate 1.
[Selection] Figure 1
Description
本発明は、電子モジュール、及びその製造方法に関する。 The present invention relates to an electronic module and a manufacturing method thereof.
近年、電子機器の小型化及び高性能化に伴い、搭載される電子モジュールにも小型化及び高性能化が要求されている。図１１は、従来の電子モジュール２００の要部を示す斜視図であり、図１２は、電子モジュール２００のＸＩＩ−ＸＩＩ線視断面図である。 In recent years, along with miniaturization and high performance of electronic devices, there is a demand for miniaturization and high performance of mounted electronic modules. FIG. 11 is a perspective view showing a main part of a conventional electronic module 200, and FIG. 12 is a cross-sectional view of the electronic module 200 taken along line XII-XII.
図１１及び図１２に示すように、電子モジュール２００は、少なくとも片面に電子部品２２０が実装された回路基板２１０と、電子部品２２０を覆うエポキシ樹脂等から構成される封止層２２５と、封止層２２５を覆うように設けられた金属シールド２３０を備えて構成される。金属シールド２３０は、外部からの電磁波を遮蔽して回路特性を安定化させるとともに、電子部品２２０が発する電磁波を外部へ漏出させないといった電子部品２２０を正常に動作させる役割を担っている。 As shown in FIGS. 11 and 12, an electronic module 200 includes a circuit board 210 on which an electronic component 220 is mounted on at least one surface, a sealing layer 225 made of an epoxy resin or the like that covers the electronic component 220, and a sealing A metal shield 230 is provided so as to cover the layer 225. The metal shield 230 serves to stabilize the circuit characteristics by shielding electromagnetic waves from the outside and to normally operate the electronic component 220 such that the electromagnetic waves emitted from the electronic component 220 are not leaked to the outside.
図１３は、封止層２２５及び金属シールド２３０が形成される前の回路基板２１０の上面図である。同図に示すように、回路基板２１０上の周縁部にはグランド電極２２１が形成されている。この回路基板２１０をエポキシ樹脂等からなる封止層２２５で覆った後、ダイシングブレード等の切断刃又は切削刃（図示略）を用いてグランド電極２２１上の封止層２２５の部位を切削することにより、グランド電極２２１を露出させる。 FIG. 13 is a top view of the circuit board 210 before the sealing layer 225 and the metal shield 230 are formed. As shown in the figure, a ground electrode 221 is formed on the peripheral edge of the circuit board 210. After covering this circuit board 210 with a sealing layer 225 made of an epoxy resin or the like, a portion of the sealing layer 225 on the ground electrode 221 is cut using a cutting blade such as a dicing blade or a cutting blade (not shown). Thus, the ground electrode 221 is exposed.
それから、封止層２２５及び露出されたグランド電極２２１上に、めっき等により金属シールド２３０を形成することで、グランド電極２２１と金属シールド２３０とを電気的・機械的に接続する（例えば、特許文献１参照）。
しかしながら、従来の電子モジュール２００は、グランド電極２２１が回路基板２１０の表面上にあるため、グランド電極２２１によって回路基板２１０の周縁部の領域面積が占有され、これにより、回路基板２１０上への電子部品２２０の実装面積が制限されるという問題がある。さらに、従来の電子モジュール２００は、電子部品２２０の実装面積を確保するという観点から、金属シールド２３０とグランド電極２２１との接続信頼性及び接続強度を高めるべくグランド電極２２１の露出面積を十分に大きく設定することは難しく、グランド電極２２１と金属シールド２３０との電気的及び機械的な接続強度が不足してしまうといったおそれもある。 However, in the conventional electronic module 200, since the ground electrode 221 is on the surface of the circuit board 210, the area area of the peripheral portion of the circuit board 210 is occupied by the ground electrode 221. There is a problem that the mounting area of the component 220 is limited. Furthermore, the conventional electronic module 200 has a sufficiently large exposed area of the ground electrode 221 in order to increase the connection reliability and connection strength between the metal shield 230 and the ground electrode 221 from the viewpoint of securing the mounting area of the electronic component 220. It is difficult to set, and the electrical and mechanical connection strength between the ground electrode 221 and the metal shield 230 may be insufficient.
さらにまた、切断刃を用いて封止層２２５を切削する際には、回路基板２１０の位置ずれ等により、切断刃による実際の切削位置が回路基板２１０に設定された目標位置からずれてしまい、その結果、目的のグランド電極２２１が露出せず、グランド電極２２１と金属シールド２３０との接続不良が生じる等の問題も生じ得る。 Furthermore, when cutting the sealing layer 225 using a cutting blade, the actual cutting position by the cutting blade is deviated from the target position set in the circuit board 210 due to the positional deviation of the circuit board 210, etc. As a result, the target ground electrode 221 is not exposed, and a problem such as a poor connection between the ground electrode 221 and the metal shield 230 may occur.
そこで、本発明は上記事情を鑑みてなされたものであり、電子部品の実装面積を増大させることができるとともに、グランド電極と導電性シールドとの接続強度を十分に確保することができ、しかも、切削位置のずれが生じてもグランド電極と金属シールドとの接続不良を抑止することが可能な電子モジュール、及びその製造方法を提供することを目的とする。 Therefore, the present invention has been made in view of the above circumstances, can increase the mounting area of the electronic component, can sufficiently ensure the connection strength between the ground electrode and the conductive shield, An object of the present invention is to provide an electronic module capable of suppressing a connection failure between a ground electrode and a metal shield even when a cutting position shifts, and a method for manufacturing the same.
上記課題を解決するために、本発明による電子モジュールは、絶縁層と、絶縁層内に設けられており、絶縁層の側面から一部が露出したグランド電極と、絶縁層上に実装された電子部品と、電子部品を封止する封止層と、封止層を被覆し、グランド電極の露出部位においてグランド電極と電気的に接続された導電性シールドと、を具備する。 In order to solve the above problems, an electronic module according to the present invention includes an insulating layer, a ground electrode provided in the insulating layer, a part of which is exposed from the side surface of the insulating layer, and an electron mounted on the insulating layer. A component, a sealing layer that seals the electronic component, and a conductive shield that covers the sealing layer and is electrically connected to the ground electrode at the exposed portion of the ground electrode.
かかる構成の電子モジュールにおいては、絶縁層上に実装された電子部品が封止層で封止され、それ全体が導電性シールドで覆われており、その導電性シールドが絶縁層から一部が露出したグランド電極と電気的に接続され、通常、グランド電極が筐体接地等の接地電位に接続されることにより、電子部品が外部から電磁気的にシールド（遮蔽）される。このように、基板表面に露出したグランド電極に導電性シールドを被せるように接続するのではなく、グランド電極の一部を絶縁層の側面から露出させ、その露出部位において導電性シールドと接続することにより、従来の電子モジュールにおいて必要であった基板表面上のグランド電極を設けるための周縁領域が削減される。換言すれば、電子部品の実装領域下方の外縁においてグランド電極と導電性シールドが接続されるので、両者の接続領域を別途確保する必要がない。 In an electronic module having such a configuration, an electronic component mounted on an insulating layer is sealed with a sealing layer, and the whole is covered with a conductive shield, and the conductive shield is partially exposed from the insulating layer. The electronic component is normally shielded (shielded) from the outside by being electrically connected to the ground electrode and, usually, the ground electrode is connected to a ground potential such as housing grounding. Thus, instead of connecting the ground electrode exposed on the substrate surface so as to cover the conductive shield, a part of the ground electrode is exposed from the side surface of the insulating layer and connected to the conductive shield at the exposed portion. Thus, the peripheral area for providing the ground electrode on the substrate surface, which is necessary in the conventional electronic module, is reduced. In other words, since the ground electrode and the conductive shield are connected at the outer edge below the mounting area of the electronic component, it is not necessary to separately secure the connection area between the two.
また、グランド電極を絶縁層の側面から露出させるには、絶縁層を深さ方向に掘削又は切削すればよく、深さ方向のレベルを合わせて封止層を除去してグランド電極の表面を露出させる従来に比して、グランド電極の一部が確実に露呈されるので、従来の電子モジュールで懸念される切削時の位置ずれによるグランド電極の非露出が確実に解消され、導電性シールドとの接続を確実ならしめ、且つ、両者の接続不良が防止される。 Further, in order to expose the ground electrode from the side surface of the insulating layer, the insulating layer may be excavated or cut in the depth direction, and the surface of the ground electrode is exposed by removing the sealing layer according to the level in the depth direction. Compared to the conventional method, a part of the ground electrode is surely exposed, so the non-exposure of the ground electrode due to misalignment at the time of cutting, which is a concern with conventional electronic modules, is reliably eliminated, and the conductive shield Connection is ensured and connection failure between the two is prevented.
さらに、半導体装置（ＩＣ）等の能動部品が内蔵された基板モジュール等に、電子部品として例えば抵抗やキャパシタといった受動部品が実装された電子モジュールでは、基板モジュールの絶縁層内に既にグランド電極が設けられていることが多く、この場合、その基板モジュール内の既存のグランド電極を電子モジュールのグランド電極として兼用することが可能である。その結果、電子モジュールのシールド用の新たなグランド電極を形成する必要がなく、工程及び構成部材が削減されて生産性が格段に向上される。 Further, in an electronic module in which a passive component such as a resistor or a capacitor is mounted as an electronic component on a substrate module or the like in which an active component such as a semiconductor device (IC) is incorporated, a ground electrode is already provided in the insulating layer of the substrate module. In this case, the existing ground electrode in the substrate module can also be used as the ground electrode of the electronic module. As a result, it is not necessary to form a new ground electrode for shielding the electronic module, and the number of processes and components is reduced, so that productivity is significantly improved.
ここで、上記構成にあっては、露出部位を有するグランド電極が、絶縁層の垂直方向に複数存在することが好ましい。このように絶縁層の垂直方向に露出されたグランド電極が複数存在するように構成することで、絶縁層の側面におけるグランド電極の露出面積が拡大され、導電性シールドとの接続強度をさらに増大させることが可能となる。 Here, in the above configuration, it is preferable that a plurality of ground electrodes having exposed portions exist in the vertical direction of the insulating layer. By configuring the ground electrode so that there are a plurality of ground electrodes exposed in the vertical direction in this way, the exposed area of the ground electrode on the side surface of the insulating layer is expanded, and the connection strength with the conductive shield is further increased. It becomes possible.
また、絶縁層の側面におけるグランド電極の露出部位側面が、絶縁層の垂線方向（絶縁層の平面方向に垂直な方向；法線方向）に対して所定の傾き（テーパ）を有することが好ましい。このように構成すれば、グランド電極が言わば斜めに切断されるので、その露出面積は、グランド電極を垂直に切断した場合の露出面積より大きくされる。よって、グランド電極と導電性シールドとの接続面積が更に増大される。
ここで、上記構成にあっては、絶縁層の底端部が導電性シールドの端面よりも内側に位置するのが望ましい。このように構成すれば、導電性シールドよりも絶縁層が外側に突き出てしまうことまく、基板の実質的な有効面積を大きくすることができ、モジュールの小型化を図ることが可能となる。
In addition, it is preferable that the side surface of the exposed portion of the ground electrode on the side surface of the insulating layer has a predetermined inclination (taper) with respect to the normal direction of the insulating layer (direction perpendicular to the planar direction of the insulating layer; normal direction). If comprised in this way, since a ground electrode will be cut | disconnected diagonally, the exposed area is made larger than the exposed area at the time of cut | disconnecting a ground electrode perpendicularly. Therefore, the connection area between the ground electrode and the conductive shield is further increased.
Here, in the said structure, it is desirable for the bottom end part of an insulating layer to be located inside the end surface of an electroconductive shield. If comprised in this way, an insulating layer will protrude outside rather than an electroconductive shield, the effective area of a board | substrate can be enlarged, and it becomes possible to achieve size reduction of a module.
また、本発明による電子モジュールの製造方法は、電子部品を備える複数の電子モジュールを製造する方法であって、絶縁層内にグランド電極を形成する工程と、絶縁層上に、複数の電子モジュールに備わる複数の電子部品を実装する工程と、絶縁層及び複数の電子部品上に複数の電子部品を封止する封止層を形成する工程と、絶縁層の側面からグランド電極の一部が露出するように、絶縁層及び封止層を切削する工程と、封止層を被覆し、グランド電極の露出部位においてグランド電極と電気的に接続する導電性シールドを形成する工程と、を有する。かかる構成によれば、上記本発明による複数の電子モジュールを有効に製造することができる。 The method for manufacturing an electronic module according to the present invention is a method for manufacturing a plurality of electronic modules including electronic components, the step of forming a ground electrode in the insulating layer, and the plurality of electronic modules on the insulating layer. A step of mounting the plurality of electronic components provided, a step of forming a sealing layer for sealing the plurality of electronic components on the insulating layer and the plurality of electronic components, and a part of the ground electrode is exposed from the side surface of the insulating layer. Thus, there are a step of cutting the insulating layer and the sealing layer, and a step of forming a conductive shield that covers the sealing layer and is electrically connected to the ground electrode at the exposed portion of the ground electrode. According to this configuration, the plurality of electronic modules according to the present invention can be effectively manufactured.
ここで、絶縁層内にグランド電極を形成する工程においては、各電子モジュールが形成される領域のうち少なくとも２つの領域に跨るグランド電極を形成し、絶縁層及び封止層を切削する工程においては、各電子モジュールが形成される領域を画定するように、且つ、絶縁層の側面からグランド電極の一部が露出するように、絶縁層及び封止層を切削することが好ましい。 Here, in the step of forming the ground electrode in the insulating layer, in the step of forming the ground electrode over at least two regions among the regions where each electronic module is formed and cutting the insulating layer and the sealing layer The insulating layer and the sealing layer are preferably cut so as to define a region where each electronic module is formed and so that a part of the ground electrode is exposed from the side surface of the insulating layer.
かかる構成によれば、上記本発明による複数の電子モジュールを有効に製造することができるだけでなく、グランド電極を、各電子モジュールが形成される領域のうち少なくとも２つの領域に跨って（亘って）形成し、複数の電子モジュールに備わる複数の電子部品を実装して全体を封止層で封止した後、個々の電子モジュールを切り分けるように絶縁層を切削してグランド電極を分割し露出させ、その状態で複数の電子モジュール全体に導電性シールドを形成して一時にシールドを完成させてから、個片化するので、生産性を向上させることが可能となる。また、電子モジュールの基板周縁部上に電子部品の実装領域とは別にグランド電極と導電性シールドとの接続領域を確保する必要がないので、電子モジュール領域間の距離を狭めることができ、一つの共通基板における電子モジュールの配置密度が高められ、生産性が更に向上される。 According to such a configuration, not only can the plurality of electronic modules according to the present invention be effectively manufactured, but also the ground electrode extends over at least two regions of the regions where the electronic modules are formed. After forming and mounting a plurality of electronic components provided in a plurality of electronic modules and sealing the whole with a sealing layer, the insulating layer is cut so as to separate the individual electronic modules, and the ground electrode is divided and exposed, In this state, a conductive shield is formed on the whole of the plurality of electronic modules, and the shield is completed at one time, and then separated into individual pieces. Therefore, productivity can be improved. In addition, since it is not necessary to secure a connection area between the ground electrode and the conductive shield separately from the mounting area of the electronic component on the peripheral edge of the electronic module, the distance between the electronic module areas can be reduced. The arrangement density of the electronic modules on the common substrate is increased, and the productivity is further improved.
このとき、グランド電極を形成する工程においては、グランド電極を絶縁層の垂直方向に複数形成し、絶縁層及び封止層を切削する工程においては、絶縁層の側面から複数のグランド電極が露出するように切削することが好ましい。例えば、複数の絶縁層と複数のグランド電極を交互積層して形成しておき、その絶縁層を深さ方向に切削することにより、複数のグランド電極を簡易に且つ確実に絶縁層の側面から露出させ得る。 At this time, in the step of forming the ground electrode, a plurality of ground electrodes are formed in the vertical direction of the insulating layer, and in the step of cutting the insulating layer and the sealing layer, the plurality of ground electrodes are exposed from the side surface of the insulating layer. It is preferable to cut as described above. For example, a plurality of insulating layers and a plurality of ground electrodes are alternately stacked, and the insulating layers are cut in the depth direction so that the plurality of ground electrodes are easily and reliably exposed from the side surface of the insulating layer. Can be.
また、絶縁層及び封止層を切削する工程においては、絶縁層の側面におけるグランド電極の露出部位が絶縁層の垂線方向に対して所定の傾き（テーパ）を有するように切削することが好ましい。具体的には、例えば、先端部側壁が尖塔状（先細り状）である切削刃のその先端部が、絶縁層におけるグランド電極の埋設部位まで達するようなダイシングを行なうことができる。 Further, in the step of cutting the insulating layer and the sealing layer, it is preferable to cut the exposed portion of the ground electrode on the side surface of the insulating layer so as to have a predetermined inclination (taper) with respect to the perpendicular direction of the insulating layer. Specifically, for example, dicing can be performed so that the tip of the cutting blade whose tip side wall has a spire shape (tapered shape) reaches the buried portion of the ground electrode in the insulating layer.
また、複数の電子モジュールを個片化する工程は、切削した面と反対の面から、切削位置まで切り込みを入れて切断する工程を含み、切り込みを入れて切断する工程においては、絶縁層の底端部が導電性シールドの端面よりも内側に位置するように切り込みを入れるのが望ましい。この方法によれば、電子モジュールを個片化する際、切断代が導電性シールドよりも外側に突き出てしまうことまく、基板の実質的な有効面積を大きくすることができ、モジュールの小型化を図ることが可能となる。ここで、切り込みを入れて切断する工程においては、切削に用いた切断刃よりも刃厚の厚い切断刃を用いて切り込みを入れるのが好ましい。 The step of dividing the plurality of electronic modules into pieces includes a step of cutting and cutting from the surface opposite to the cut surface to the cutting position. In the step of cutting and cutting, the bottom of the insulating layer It is desirable to make a cut so that the end portion is located inside the end face of the conductive shield. According to this method, when the electronic module is separated into pieces, the cutting allowance protrudes outside the conductive shield, the substantial effective area of the substrate can be increased, and the module can be reduced in size. It becomes possible to plan. Here, in the step of cutting by cutting, it is preferable to cut using a cutting blade having a thickness greater than that of the cutting blade used for cutting.
本発明の電子モジュール、及びその製造方法によれば、電子部品をシールドするための導電性シールドと、絶縁層の側面に露出したグランド電極とが接続されるので、従来の基板周縁部に設けていたグランド電極ひいてはその形成領域を削減して電子部品の実装面積を増大させて更なる高密度実装による小型化を実現できるとともに、グランド電極と導電性シールドを確実に接続でき、また、グランド電極の非露出による接続不良を防止して、製品の信頼性及び歩留まり並びに生産性を向上させることが可能となる。 According to the electronic module and the manufacturing method thereof of the present invention, the conductive shield for shielding the electronic component and the ground electrode exposed on the side surface of the insulating layer are connected. In addition to reducing the formation area of the ground electrode and increasing the mounting area of the electronic component, it is possible to achieve further downsizing by high-density mounting, and to connect the ground electrode and the conductive shield reliably. Connection failure due to non-exposure can be prevented, and the reliability, yield, and productivity of the product can be improved.
以下に、本発明の実施の形態について、図面を参照して説明する。なお、図面中、同一の要素には同一の符号を付し、重複する説明を省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。さらに、図面の寸法比率は、図示の比率に限定されるものではない。また、以下の実施の形態は、本発明を説明するための例示であり、本発明をその実施の形態のみに限定する趣旨ではない。さらに、本発明は、その要旨を逸脱しない限り、さまざまな変形が可能である。 Embodiments of the present invention will be described below with reference to the drawings. In the drawings, the same elements are denoted by the same reference numerals, and redundant description is omitted. Further, the positional relationship such as up, down, left and right is based on the positional relationship shown in the drawings unless otherwise specified. Furthermore, the dimensional ratios in the drawings are not limited to the illustrated ratios. Further, the following embodiments are exemplifications for explaining the present invention, and are not intended to limit the present invention only to the embodiments. Further, the present invention can be variously modified without departing from the gist thereof.
第１実施形態
図１は、本実施形態に係る電子モジュールの要部を示す概略断面図である。電子モジュール１００は、電子部品６０が実装されるとともに半導体装置３０等が内蔵された多層基板１と、この多層基板１に実装されている電子部品６０をエポキシ樹脂等によって封止した封止層１１０と、この封止層１１０及び多層基板１を覆う金属シールド１２０とを備えるものである。多層基板１と金属シールド１２０は、多層基板１の一部を切削することによって露出したグランド電極ＧＮにより電気的に接続されている。
First Embodiment FIG. 1 is a schematic cross-sectional view showing a main part of an electronic module according to this embodiment. The electronic module 100 includes a multilayer substrate 1 in which the electronic component 60 is mounted and the semiconductor device 30 and the like are incorporated, and a sealing layer 110 in which the electronic component 60 mounted on the multilayer substrate 1 is sealed with an epoxy resin or the like. And a metal shield 120 covering the sealing layer 110 and the multilayer substrate 1. The multilayer substrate 1 and the metal shield 120 are electrically connected by a ground electrode GN exposed by cutting a part of the multilayer substrate 1.
多層基板１は、基体１０の一方の面（図示下面）上に樹脂層４１が形成されており、樹脂層４１の内部に半導体装置３０が埋め込まれて配置されたものである。基体１０の他方の面（図示上面）上には、グランド電極ＧＮを含む配線５１が形成されており、基体１０の一方の面上に配置された半導体装置３０と、基体１０の他方の面上に配置された配線５１とは、接続部位１３において電気的に接続されている。 The multilayer substrate 1 has a resin layer 41 formed on one surface (the lower surface in the drawing) of the base 10, and the semiconductor device 30 is embedded in the resin layer 41. A wiring 51 including a ground electrode GN is formed on the other surface (illustrated upper surface) of the base 10, and the semiconductor device 30 disposed on one surface of the base 10 and the other surface of the base 10 Are connected electrically at the connection site 13.
樹脂層４１の図示下面（基体１０とは反対側の面）にはグランド電極ＧＮを含む配線５２が形成されており、基体１０上の配線５１と、樹脂層４１上の配線５２とは、樹脂層４１を貫通するビア５３を介して電気的に接続されている。また、樹脂層４１の配線５２側の面上には、樹脂層４２が形成されている。 A wiring 52 including a ground electrode GN is formed on the lower surface of the resin layer 41 in the figure (surface opposite to the base 10). The wiring 51 on the base 10 and the wiring 52 on the resin layer 41 are made of resin. They are electrically connected through vias 53 that penetrate the layer 41. A resin layer 42 is formed on the surface of the resin layer 41 on the wiring 52 side.
さらに、基体１０の配線５１側の面上には、樹脂層４３が形成されており、樹脂層４３の表面には配線５６が形成されている。配線５６と配線５１とは、樹脂層４３を貫通するビア５７を介して電気的に接続されており、配線５６には、抵抗やキャパシタ等の電子部品６０が設置されている。このように、樹脂層４１，４２，４３から本発明における「樹脂層」が構成されている。 Further, a resin layer 43 is formed on the surface of the base 10 on the wiring 51 side, and a wiring 56 is formed on the surface of the resin layer 43. The wiring 56 and the wiring 51 are electrically connected through a via 57 that penetrates the resin layer 43, and an electronic component 60 such as a resistor or a capacitor is installed in the wiring 56. Thus, the “resin layer” in the present invention is constituted by the resin layers 41, 42 and 43.
ここで、樹脂層（絶縁層）４１，４２，４３に用いられる材料としては、具体的には、例えば、ビニルベンジル樹脂、ポリビニルベンジルエーテル化合物樹脂、ビスマレイミドトリアジン樹脂（ＢＴレジン）、ポリフェニレエーテル（ポリフェニレンエーテルオキサイド）樹脂（ＰＰＥ，ＰＰＯ）、シアネートエステル樹脂、エポキシ＋活性エステル硬化樹脂、ポリフェニレンエーテル樹脂（ポリフェニレンオキサオド樹脂）、硬化性ポリオレフィン樹脂、ベンゾシクロブテン樹脂、ポリイミド樹脂、芳香族ポリエステル樹脂、芳香族液晶ポリエステル樹脂、ポリフェニレンサルファイド樹脂、ポリエーテルイミド樹脂、ポリアクリレート樹脂、ポリエーテルエーテルケトン樹脂、フッ素樹脂、エポキシ樹脂、フェノール樹脂又はベンゾオキサジン樹脂の単体、又は、これらの樹脂に、シリカ、タルク、炭酸カルシウム、炭酸マグネシウム、水酸化アルミニウム、水酸化マグネシウム、ホウ酸アルミウイスカ、チタン酸カリウム繊維、アルミナ、ガラスフレーク、ガラス繊維、窒化タンタル、窒化アルミニウム等を添加した材料、さらに、これらの樹脂に、マグネシウム、ケイ素、チタン、亜鉛、カルシウム、ストロンチウム、ジルコニウム、錫、ネオジウム、サマリウム、アルミニウム、ビスマス、鉛、ランタン、リチウム及びタンタルのうち少なくとも１種の金属を含む金属酸化物粉末を添加した材料、またさらには、これらの樹脂に、ガラス繊維、アラミド繊維等の樹脂繊維等を配合した材料、或いは、これらの樹脂をガラスクロス、アラミド繊維、不織布等に含浸させ材料、等を挙げることができ、電気特性、機械特性、吸水性、リフロー耐性等の観点から、適宜選択して用いることができる。 Here, specific examples of materials used for the resin layers (insulating layers) 41, 42, and 43 include vinyl benzyl resin, polyvinyl benzyl ether compound resin, bismaleimide triazine resin (BT resin), and polyphenyl ether. (Polyphenylene ether oxide) resin (PPE, PPO), cyanate ester resin, epoxy + active ester cured resin, polyphenylene ether resin (polyphenylene oxide resin), curable polyolefin resin, benzocyclobutene resin, polyimide resin, aromatic polyester resin , Aromatic liquid crystal polyester resin, polyphenylene sulfide resin, polyetherimide resin, polyacrylate resin, polyether ether ketone resin, fluorine resin, epoxy resin, phenol resin or benzox A simple resin or a resin such as silica, talc, calcium carbonate, magnesium carbonate, aluminum hydroxide, magnesium hydroxide, aluminum borate whisker, potassium titanate fiber, alumina, glass flake, glass fiber, tantalum nitride In addition, a material to which aluminum nitride or the like is added, and to these resins, magnesium, silicon, titanium, zinc, calcium, strontium, zirconium, tin, neodymium, samarium, aluminum, bismuth, lead, lanthanum, lithium and tantalum A material in which a metal oxide powder containing one kind of metal is added, or a material in which a resin fiber such as a glass fiber or an aramid fiber is blended with these resins, or a glass cloth or an aramid fiber containing these resins. Material impregnated into non-woven fabric Etc. can be mentioned, electrical properties, mechanical properties, water absorption, from the viewpoint of reflow resistance, can be appropriately selected.
また、図２は、半導体装置３０の構造を概略的に示す斜視図である。半導体装置３０は、ベアチップ状態の半導体ＩＣ（ダイ）等であり、略矩形板状をなす主面３０ａに多数のランド電極３１を有している。なお、図示においては、四隅にのみランド電極３１及び後述するバンプ３２を表示し、それ以外のランド電極３１の表示を省略した。また、半導体装置３０の種類は、特に制限されるものではないが、例えば、ＣＰＵやＤＳＰのように動作周波数が非常に高いデジタルＩＣが挙げられる。 FIG. 2 is a perspective view schematically showing the structure of the semiconductor device 30. The semiconductor device 30 is a bare-chip semiconductor IC (die) or the like, and has a large number of land electrodes 31 on a main surface 30a having a substantially rectangular plate shape. In the figure, land electrodes 31 and bumps 32 described later are displayed only at the four corners, and the display of other land electrodes 31 is omitted. Further, the type of the semiconductor device 30 is not particularly limited, and examples thereof include a digital IC having a very high operating frequency such as a CPU and a DSP.
さらに、特に限定されるものではないが、半導体装置３０の裏面３０ｂは研磨されており、これにより半導体装置３０の厚さｔ（主面３０ａから裏面３０ｂまでの距離）は、通所の半導体ＩＣに比して薄くされており、例えば、好ましくは２００μｍ以下、より好ましくは２０〜５０μｍ程度とされる。また、裏面３０ｂは、半導体装置３０を薄型にするべく、エッチング、プラズマ処理、レーザ処理、ブラスト研磨、バフ研磨、薬品処理等による粗面化処理を行なうと好ましい。 Further, although not particularly limited, the back surface 30b of the semiconductor device 30 is polished, so that the thickness t of the semiconductor device 30 (the distance from the main surface 30a to the back surface 30b) depends on the common semiconductor IC. For example, it is preferably 200 μm or less, more preferably about 20 to 50 μm. The back surface 30b is preferably subjected to a roughening process such as etching, plasma processing, laser processing, blast polishing, buff polishing, chemical processing, or the like in order to make the semiconductor device 30 thin.
半導体装置３０の裏面３０ｂの研磨は、ダイシングにより個別の半導体装置３０に分離した後に行なうことが可能となる。なお、ウェハの状態で多数の電子部品に対して一括して研磨し、その後、ダイシングにより個別の半導体装置３０に分離してもよい。あるいは、ウェハの状態で多数の電子部品に対して一括して研磨し、その後、ダイシングにより個別の半導体装置３０に分離した後に、当該個別の電子部品を研磨してさらなる薄型化を図ってもよい。 The back surface 30b of the semiconductor device 30 can be polished after being separated into individual semiconductor devices 30 by dicing. Note that a large number of electronic components may be polished together in a wafer state and then separated into individual semiconductor devices 30 by dicing. Alternatively, a large number of electronic components may be polished in a wafer state and then separated into individual semiconductor devices 30 by dicing, and then the individual electronic components may be polished to further reduce the thickness. .
また、各ランド電極３１には、導電性突起物の一種であるバンプ３２（端子）が形成されている。バンプ３２の種類は、特に制限されず、スタッドバンプ、プレートバンプ、メッキバンプ、ボールバンプ等の各種のバンプを例示できる。図示においては、スタッドバンプを例示した。バンプ３２としてスタッドバンプを用いる場合には、銀（Ａｇ）や銅（Ｃｕ）をワイヤボンディングにて形成することができ、プレートバンプを用いる場合には、メッキ、スパッタ又は蒸着によって形成することができる。また、メッキバンプを用いる場合には、メッキによって形成することができ、ボールバンプを用いる場合には、半田ボールをランド電極３１上に載置した後、これを溶融させるか、クリーム半田をランド電極上に印刷した後、これを溶融させることによって形成することができる。また、導電性ペーストをスクリーン印刷し、これを硬化させた円錐状、円柱状等のバンプや、金属ペーストを印刷し、加熱によりこれを焼結させてなるバンプを用いることもできる。 Each land electrode 31 is provided with a bump 32 (terminal) which is a kind of conductive protrusion. The type of the bump 32 is not particularly limited, and various bumps such as a stud bump, a plate bump, a plating bump, and a ball bump can be exemplified. In the drawing, a stud bump is illustrated. When stud bumps are used as the bumps 32, silver (Ag) or copper (Cu) can be formed by wire bonding, and when plate bumps are used, they can be formed by plating, sputtering or vapor deposition. . Further, in the case of using a plating bump, it can be formed by plating. In the case of using a ball bump, the solder ball is placed on the land electrode 31 and then melted or cream solder is applied to the land electrode. After printing on top, it can be formed by melting it. Further, it is also possible to use conical or cylindrical bumps obtained by screen-printing a conductive paste and curing it, or bumps obtained by printing a metal paste and sintering it by heating.
バンプ３２に使用可能な金属種としては、特に限定されず、例えば、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、スズ（Ｓｎ）、クロム（Ｃｒ）、ニッケル・クロム合金、半田等が挙げられ、これらのなかでは、銅を用いることが好ましい。バンプ３２の材料として銅を用いると、例えば金を用いた場合に比して、ランド電極３１に対する高い接合強度を得ることが可能となり、半導体装置３０自体の信頼性が高められる。 The metal species that can be used for the bump 32 are not particularly limited. For example, gold (Au), silver (Ag), copper (Cu), nickel (Ni), tin (Sn), chromium (Cr), nickel A chromium alloy, solder, etc. are mentioned, Among these, it is preferable to use copper. When copper is used as the material of the bumps 32, for example, compared with the case where gold is used, it is possible to obtain a high bonding strength with respect to the land electrode 31, and the reliability of the semiconductor device 30 itself is improved.
また、バンプ３２の寸法形状は、ランド電極３１間の間隔（ピッチ）に応じて適宜設定することができ、例えば、ランド電極３１のピッチが約１００μｍである場合には、バンプ３２の最大径を１０〜９０μｍ程度、高さを２〜１００μｍ程度にすればよい。なお、バンプ３２は、ウェハのダイシングにより個別の半導体装置３０に切断分離した後、ワイヤボンダーを用いて各ランド電極３１に接合することができる。 Further, the size and shape of the bumps 32 can be appropriately set according to the interval (pitch) between the land electrodes 31. For example, when the pitch of the land electrodes 31 is about 100 μm, the maximum diameter of the bumps 32 is set. What is necessary is just to make about 10-90 micrometers and height into about 2-100 micrometers. The bumps 32 can be cut and separated into individual semiconductor devices 30 by wafer dicing, and then bonded to each land electrode 31 using a wire bonder.
このような構成の半導体装置３０は、接続部位１３において各バンプ３２が配線５１に電気的に接続された状態で樹脂層４１の内部に配置されている（図１）。 The semiconductor device 30 having such a configuration is disposed inside the resin layer 41 in a state where each bump 32 is electrically connected to the wiring 51 in the connection portion 13 (FIG. 1).
次に、本実施形態に係る電子モジュール１００を複数個一括して製造する方法について、図３〜図８を参照して説明する。なお、各図では、各電子モジュール１００を分割するための切削基準ラインＳを一点鎖線で示す。 Next, a method for manufacturing a plurality of electronic modules 100 according to this embodiment in a lump will be described with reference to FIGS. In each figure, a cutting reference line S for dividing each electronic module 100 is indicated by a one-dot chain line.
まず、図１に示す多層基板１を複数個連結して１つにした集合多層基板１ａを形成する（図３参照）。ここで、図７は、配線５１、５２等に形成されるグランド電極ＧＮと切削基準ラインＳとの関係を例示した平面図である。図７に示すように、配線５１、５２等に形成されるグランド電極ＧＮの電極幅Ｗ０は、配線幅に比して幅広く設計され、かつ、本実施形態では、隣接する多層基板１の配線５１、５２に跨るようにグランド電極ＧＮが形成される。いいかえれば、隣接する多層基板１に跨るグランド電極ＧＮを備えた集合多層基板１ａが形成される。このように、グランド電極ＧＮを形成することで、実際の切削位置が切削基準ラインＳからずれたとしても、そのずれがグランド電極ＧＮの電極幅Ｗ０の範囲であれば、グランド電極ＧＮを確実に露出させることができる。これにより、深さ方向のレベルを合わせて封止層を除去してグランド電極の表面を露出させる従来に比して、グランド電極の一部が確実に露呈されるので、従来の電子モジュールで懸念される切削時の位置ずれによるグランド電極の非露出が確実に解消され、導電性シールドとの接続を確実ならしめ、且つ、両者の接続不良が防止される。 First, a plurality of multilayer substrates 1 shown in FIG. 1 are connected to form an aggregate multilayer substrate 1a (see FIG. 3). Here, FIG. 7 is a plan view illustrating the relationship between the ground electrode GN formed on the wirings 51 and 52 and the cutting reference line S. As shown in FIG. 7, the electrode width W0 of the ground electrode GN formed in the wirings 51, 52, etc. is designed wider than the wiring width, and in this embodiment, the wiring 51 of the adjacent multilayer substrate 1 is used. , 52, the ground electrode GN is formed. In other words, the aggregate multilayer substrate 1a including the ground electrode GN straddling the adjacent multilayer substrate 1 is formed. In this way, by forming the ground electrode GN, even if the actual cutting position is deviated from the cutting reference line S, the ground electrode GN can be surely provided that the deviation is within the electrode width W0 of the ground electrode GN. Can be exposed. As a result, a part of the ground electrode is more reliably exposed than in the conventional case where the sealing layer is removed by adjusting the level in the depth direction and the surface of the ground electrode is exposed. Thus, the non-exposure of the ground electrode due to the misalignment at the time of cutting is reliably eliminated, the connection with the conductive shield is ensured, and the connection failure between them is prevented.
次に、図４に示すように、集合多層基板１ａの表面に実装された電子部品６０を覆うようにエポキシ形樹脂からなる封止層１１０を形成する。封止層１１０は、例えば５００〜１００Ｐａ・ｓ程度のエポキシ樹脂と平均粒径が１００μｍ以下のフィラーと硬化剤を含む構成とする。フィラーとしては、シリカ、水酸化アルミ等の無機物が用いられる。また、硬化剤としては酸無水物、アミン系等の硬化剤を電子部品６０の機械的特性に応じて選択して用いる。 Next, as shown in FIG. 4, a sealing layer 110 made of an epoxy resin is formed so as to cover the electronic component 60 mounted on the surface of the collective multilayer substrate 1a. The sealing layer 110 includes, for example, an epoxy resin of about 500 to 100 Pa · s, a filler having an average particle size of 100 μm or less, and a curing agent. As the filler, inorganic substances such as silica and aluminum hydroxide are used. Further, as the curing agent, an acid anhydride, an amine curing agent or the like is selected according to the mechanical characteristics of the electronic component 60 and used.
そして、固定枠とスキージ（図示略）等を利用してエポキシ樹脂からなる封止層１１０を電子部品６０の周辺に供給した後、真空チャンバーを用いて脱泡する。具体的には、真空チャンバーの真空度を１．０×１０2Ｐａ以下に設定することで脱泡することができる。 Then, the sealing layer 110 made of epoxy resin is supplied to the periphery of the electronic component 60 using a fixed frame and a squeegee (not shown), and then defoamed using a vacuum chamber. Specifically, defoaming can be performed by setting the vacuum degree of the vacuum chamber to 1.0 × 10 2 Pa or less.
ここで、更にエポキシ樹脂内部に封じ込められていた気泡を無くすためには、エポキシ樹脂の供給前に真空チャンバー中で、１．０×１０2Ｐａ以下の真空度にした状態でエポキシ樹脂の供給を行えば良い。 Here, in order to further eliminate the air bubbles contained in the epoxy resin, supply the epoxy resin in a vacuum chamber of 1.0 × 10 2 Pa or less in a vacuum chamber before supplying the epoxy resin. Just do it.
その後、真空チャンバーの真空度を１．０×１０4Ｐａ以上に設定する。このように真空度を下げることで、初期の真空度との差圧によりペースト中の気泡を無くすことができる。 Thereafter, the vacuum degree of the vacuum chamber is set to 1.0 × 10 4 Pa or more. By lowering the degree of vacuum in this way, bubbles in the paste can be eliminated due to the differential pressure from the initial degree of vacuum.
エポキシ樹脂の供給及び脱泡が終了すると、１００℃の炉に１時間、更に１５０℃の炉に３時間放置してエポキシ樹脂からなる封止層１１０の硬化を行う。このように２段階硬化を行うことで封止層１１０の硬化を徐々に進め、封止層１１０と集合多層基板１ａの熱膨張係数差、封止層１１０の硬化収縮による内部応力を緩和させている。その結果、集合多層基板１ａの反りを低減し熱サイクル等の信頼性を向上することができる。 When the supply and defoaming of the epoxy resin are completed, the sealing layer 110 made of the epoxy resin is cured by being left in a furnace at 100 ° C. for 1 hour and further in a furnace at 150 ° C. for 3 hours. By performing the two-stage curing in this way, the curing of the sealing layer 110 is gradually advanced, and the internal stress due to the thermal expansion coefficient difference between the sealing layer 110 and the aggregate multilayer substrate 1a and the curing shrinkage of the sealing layer 110 is alleviated. Yes. As a result, it is possible to reduce the warpage of the aggregate multilayer substrate 1a and improve the reliability of the thermal cycle and the like.
更に前述した１５０℃の炉に３時間放置して封止層１１０を硬化した後、０．５℃／分以下で冷却する。このように温度を少しずつ下げることにより集合多層基板１ａの反りを更に少なくすることができる。 Further, the sealing layer 110 is cured by being left in the furnace at 150 ° C. for 3 hours, and then cooled at 0.5 ° C./min or less. Thus, the temperature of the aggregate multilayer substrate 1a can be further reduced by gradually decreasing the temperature.
次に、図５に示すように、ダイシングブレード等を用いて封止層１１０及び集合多層基板１ａを、切削基準ラインＳにあわせて断面視Ｖ字形状（図５に示す傾斜角α参照）に切削することで、少なくとも一部のグランド電極ＧＮを露出させる。このように、切削基準ライン（多層基板の垂線方向）Ｓに対して所定の傾斜角αをもたせて切削することで、グランド電極ＧＮの露出面積を増大させている。前述したように、グランド電極ＧＮの露出部分は金属シールドと接続される。よって、グランド電極ＧＮの露出面積を増大させることで、金属シールドとの接続強度を増大することができる。なお、この工程では、切削によって各多層基板１を完全に切り離すのではなく、切削によって形成される溝の深さをグランド電極ＧＮが露出できる範囲に設定しておく（図５参照）。 Next, as shown in FIG. 5, the sealing layer 110 and the multilayer multilayer substrate 1 a are formed in a V shape in cross-section (see the inclination angle α shown in FIG. 5) according to the cutting reference line S using a dicing blade or the like. By cutting, at least a part of the ground electrode GN is exposed. Thus, the exposed area of the ground electrode GN is increased by cutting with a predetermined inclination angle α with respect to the cutting reference line (perpendicular direction of the multilayer substrate) S. As described above, the exposed portion of the ground electrode GN is connected to the metal shield. Therefore, the connection strength with the metal shield can be increased by increasing the exposed area of the ground electrode GN. In this step, each multilayer substrate 1 is not completely separated by cutting, but the depth of the groove formed by cutting is set within a range where the ground electrode GN can be exposed (see FIG. 5).
ここで、図８は、多層基板１の切削面（多層基板の側面）の部分拡大図である。図８に示すように、本実施形態では基体１０の上層にライン幅ｗ１のグランド電極ＧＮが露出され、樹脂層４１の下層にライン幅ｗ２のグランド電極ＧＮが露出される。このように樹脂層４１等の絶縁層の垂直方向に露出されたグランド電極ＧＮが複数存在する（別言すれば、グランド電極ＧＮが絶縁層の垂直方向に複数露出部位が存在する）ように構成することで、絶縁層の側面におけるグランド電極ＧＮの露出面積が拡大され、金属シールドとの接続強度をさらに増大することができる。なお、ダイシングブレード等を用いて切削する際には、所望のライン幅のグランド電極ＧＮが露出されるように（所望のグランド電極ＧＮの露出面積が得られるように）、傾斜角αを設定すれば良い。 Here, FIG. 8 is a partially enlarged view of the cut surface of the multilayer substrate 1 (side surface of the multilayer substrate). As shown in FIG. 8, in this embodiment, the ground electrode GN having the line width w <b> 1 is exposed on the upper layer of the substrate 10, and the ground electrode GN having the line width w <b> 2 is exposed on the lower layer of the resin layer 41. As described above, a plurality of ground electrodes GN exposed in the vertical direction of the insulating layer such as the resin layer 41 exist (in other words, a plurality of exposed portions of the ground electrode GN exist in the vertical direction of the insulating layer). As a result, the exposed area of the ground electrode GN on the side surface of the insulating layer is enlarged, and the connection strength with the metal shield can be further increased. When cutting with a dicing blade or the like, the inclination angle α is set so that the ground electrode GN having a desired line width is exposed (so that an exposed area of the desired ground electrode GN can be obtained). It ’s fine.
次に、図６に示すように、封止層１１０及びグランド電極ＧＮが露出された多層基板１にメッキ法により金属シールド（導電性シールド）１２０を形成する。これにより金属シールド１２０とグランド電極ＧＮが電気的に接続されるとともに、シールド効果が得られる。 Next, as shown in FIG. 6, a metal shield (conductive shield) 120 is formed by plating on the multilayer substrate 1 where the sealing layer 110 and the ground electrode GN are exposed. Thereby, the metal shield 120 and the ground electrode GN are electrically connected and a shielding effect is obtained.
詳述すると、まず、封止層１１０の表面にＰｄによる核付けを行い無電解法により銅メッキを０．５μｍ形成する。更に、電解法により銅メッキを行い封止層１１０の表面に緻密な１０μｍの銅メッキの金属シールド１２０を形成する。ここで、金属シールド１２０を形成する金属材料としては、銅（Ｃｕ）のほか、銀（Ａｇ）等の導電率の高い材質を用いることができる。かかる金属材料を用いて金属シールド１２０の導体抵抗を下げることで、良好なシールド効果が得られる。 More specifically, first, nucleation with Pd is performed on the surface of the sealing layer 110, and a copper plating of 0.5 μm is formed by an electroless method. Further, copper plating is performed by an electrolytic method to form a dense 10 μm copper-plated metal shield 120 on the surface of the sealing layer 110. Here, as a metal material forming the metal shield 120, a material having high conductivity such as silver (Ag) can be used in addition to copper (Cu). By using such a metal material to reduce the conductor resistance of the metal shield 120, a good shielding effect can be obtained.
ここで、無電解メッキは絶縁物上へのメッキ形成ができ、メッキ液が濡れている部分に対して均一に膜形成できる点に特徴がある。但し、膜形成速度が遅い点と３μｍ以上の厚み形成が困難であり、また、膜厚を厚くすると内部応力が高くなりモールド樹脂層とメッキ層の界面が剥離しやすくなるという欠点がある。そこで、本実施形態では、メッキ成長速度が速く厚膜形成ができる電解メッキを組み合わせることにより、低コストで高品質を確保している。 Here, the electroless plating is characterized in that a plating can be formed on an insulator and a film can be uniformly formed on a portion where the plating solution is wet. However, the film formation speed is slow and it is difficult to form a thickness of 3 μm or more. Further, when the film thickness is increased, the internal stress increases and the interface between the mold resin layer and the plating layer is easily peeled off. Therefore, in the present embodiment, high quality is ensured at low cost by combining electrolytic plating capable of forming a thick film with a high plating growth rate.
なお、形成する金属シールド１２０の膜厚は、略１ミクロン以上であることが好ましい。この金属シールド１２０の形成は、封止層１１０の表面に無電解メッキで銅の金属シールド１２０を形成した後、更にその表面を電解メッキで銅の金属シールド１２０を形成し金属シールド１２０を更に緻密なものにすることで、グランド電極ＧＮの接続抵抗を低くし封止層１１０に形成した金属シールド１２０のグランド電位を安定化することでシールド効果を高めている。 The film thickness of the metal shield 120 to be formed is preferably about 1 micron or more. The metal shield 120 is formed by forming a copper metal shield 120 on the surface of the sealing layer 110 by electroless plating, and further forming a copper metal shield 120 on the surface by electrolytic plating to further refine the metal shield 120. By doing so, the connection effect of the ground electrode GN is lowered, and the ground potential of the metal shield 120 formed in the sealing layer 110 is stabilized, thereby enhancing the shielding effect.
このように金属シールド１２０を形成した後、切削基準ラインＳに沿って多層基板１を個片化することで、図１に示す電子モジュール１００が複数形成される。なお、多層基板１（すなわち電子モジュール１００）を個片化する際、既に切削によって溝が形成されているため、ダイシングブレード等の切断刃を用いずとも個片化することができる。もちろん、ダイシングブレード等の切断刃を用いて多層基板１を個片化しても良い。 After the metal shield 120 is formed in this way, the multilayer substrate 1 is separated into pieces along the cutting reference line S, whereby a plurality of electronic modules 100 shown in FIG. 1 are formed. Note that when the multilayer substrate 1 (that is, the electronic module 100) is separated into pieces, the grooves have already been formed by cutting, and therefore can be separated into pieces without using a cutting blade such as a dicing blade. Of course, the multilayer substrate 1 may be separated into pieces using a cutting blade such as a dicing blade.
以上説明したように、本実施形態による電子モジュール１００及びその製造方法によれば、従来の如く基板表面に露出したグランド電極に導電性シールドを被せるように接続するのではなく、グランド電極ＧＮの一部を樹脂層４１、４２、４３等の絶縁層の側面から露出させ、その露出部位において導電性シールドとしての金属シールド１２０と接続することにより、従来の電子モジュールにおいて必要であった基板表面上のグランド電極を設けるための周縁領域が削減される。換言すれば、電子部品の実装領域下方の外縁においてグランド電極と導電性シールドが接続されるので、両者の接続領域を別途確保する必要がない。 As described above, according to the electronic module 100 and the manufacturing method thereof according to the present embodiment, the ground electrode exposed on the substrate surface is not connected so as to cover the conductive shield as in the prior art, but instead of being connected to the ground electrode GN. Part is exposed from the side surface of the insulating layer such as the resin layers 41, 42, 43, etc., and is connected to a metal shield 120 as a conductive shield at the exposed portion, so that on the surface of the substrate required in the conventional electronic module The peripheral area for providing the ground electrode is reduced. In other words, since the ground electrode and the conductive shield are connected at the outer edge below the mounting area of the electronic component, it is not necessary to separately secure the connection area between the two.
また、本実施形態では、樹脂層４１、４２、４３等の絶縁層を深さ方向に切削することでグランド電極ＧＮを絶縁層の側面から露出させている。このため、深さ方向のレベルを合わせて封止層を除去してグランド電極の表面を露出させる従来に比して、グランド電極ＧＮの一部が確実に露呈されるので、従来の電子モジュールで懸念される切削時の位置ずれによるグランド電極の非露出が確実に解消され、導電性シールドとの接続を確実ならしめ、且つ、両者の接続不良が防止される。 In the present embodiment, the ground electrode GN is exposed from the side surface of the insulating layer by cutting the insulating layers such as the resin layers 41, 42, and 43 in the depth direction. Therefore, a part of the ground electrode GN is surely exposed as compared with the conventional case where the surface of the ground electrode is exposed by removing the sealing layer by matching the level in the depth direction. The non-exposure of the ground electrode due to the misalignment at the time of cutting, which is a concern, is reliably eliminated, the connection with the conductive shield is ensured, and the connection failure between them is prevented.
また、本実施形態では、樹脂層４１、４２、４３等の絶縁層の側面におけるグランド電極ＧＮの露出部位側面が、絶縁層の垂線方向（絶縁層の平面方向に垂直な方向；法線方向）に対して所定の傾き（テーパ）を有するように、基板を切削する。これにより、グランド電極ＧＮは言わば斜めに切断され、その露出面積はグランド電極ＧＮを垂直に切断した場合の露出面積に比して大きくされ、グランド電極ＧＮと導電性シールドとの接続面積が更に増大される。 In the present embodiment, the side surface of the exposed portion of the ground electrode GN on the side surface of the insulating layer such as the resin layers 41, 42, and 43 is perpendicular to the insulating layer (direction perpendicular to the planar direction of the insulating layer; normal direction). The substrate is cut so as to have a predetermined inclination (taper) with respect to. As a result, the ground electrode GN is cut obliquely so that the exposed area is larger than the exposed area when the ground electrode GN is cut vertically, and the connection area between the ground electrode GN and the conductive shield is further increased. Is done.
さらに、本実施形態では、グランド電極ＧＮを絶縁層の側面から露出させる際、樹脂層４１、４２、４３等の絶縁層におけるグランド電極ＧＮの埋設部位まで達するように切削した後、切削によって形成された溝に沿って折る等して各電子モジュールを個片化する。これに対し、従来の構成では、基板表面にグランド電極を露出させるために基板を切削した後、各電子モジュールを個片化する際には、あらためて個片化するために設定された基準位置にあわせて基板を切断する必要があるため、本実施形態では、電子モジュールを個片化する工程が簡略化され、生産性が格段に向上される。 Further, in the present embodiment, when the ground electrode GN is exposed from the side surface of the insulating layer, the ground electrode GN is formed by cutting after reaching the buried portion of the ground electrode GN in the insulating layer such as the resin layers 41, 42, and 43. Each electronic module is separated into pieces by, for example, folding along the groove. On the other hand, in the conventional configuration, after cutting the substrate to expose the ground electrode on the surface of the substrate, when individualizing each electronic module, the reference position set to separate the electronic module again is used. In addition, since it is necessary to cut the substrate at the same time, in this embodiment, the process of dividing the electronic module into pieces is simplified, and the productivity is remarkably improved.
なお、上述したとおり、本発明は、上記各実施形態に限定されるものではなく、その要旨を逸脱しない範囲内において適宜変更を加えることが可能である。例えば、上述した実施形態では、多層基板１を切削する傾斜角αによって、グランド電極ＧＮの露出面積を変える場合について説明したが、これに代えて露出させるグランド電極ＧＮの数やグランド電極ＧＮの膜厚（図８参照）によって、グランド電極ＧＮの露出面積を変えても良い。この場合、露出させるグランド電極ＧＮの数やグランド電極ＧＮの膜厚を変えることで所望のグランド電極ＧＮの露出面積が得られるのであれば、傾斜させることなく（すなわち傾斜角α＝０°で）切削しても良い。もちろん、これらを適宜組み合わせてグランド電極ＧＮの露出面積を変えても良い。なお、露出すべきグランド電極ＧＮとして、各多層基板１に実装される電子部品６０のグランド電極を利用するほか、内蔵される半導体装置３０のグランド電極を利用する等、多層基板１に内層されるあらゆるグランド電極を利用することができる。 In addition, as above-mentioned, this invention is not limited to said each embodiment, In the range which does not deviate from the summary, it can add suitably. For example, in the embodiment described above, the case where the exposed area of the ground electrode GN is changed depending on the inclination angle α at which the multilayer substrate 1 is cut has been described. The exposed area of the ground electrode GN may be changed depending on the thickness (see FIG. 8). In this case, if the desired exposed area of the ground electrode GN can be obtained by changing the number of ground electrodes GN to be exposed and the film thickness of the ground electrode GN, it is not inclined (that is, at an inclination angle α = 0 °). You may cut. Of course, the exposed area of the ground electrode GN may be changed by appropriately combining these. As the ground electrode GN to be exposed, the ground electrode of the electronic component 60 mounted on each multilayer substrate 1 is used, and the ground electrode of the built-in semiconductor device 30 is used. Any ground electrode can be used.
また、略均一な膜厚を有する金属シールド１２０に代えて、図９に示すように異なる膜厚を有する金属シールド１２０’を形成しても良い。図１０は、変形例２に係る電子モジュールの製造手順の一例を示す工程図であり、前掲図６に対応する図である。なお、図６と対応する部分には同一符号を付し、詳細な説明は割愛する。 Further, instead of the metal shield 120 having a substantially uniform film thickness, a metal shield 120 'having a different film thickness may be formed as shown in FIG. FIG. 10 is a process diagram showing an example of the manufacturing procedure of the electronic module according to the second modification, and corresponds to FIG. Note that portions corresponding to those in FIG. 6 are denoted by the same reference numerals, and detailed description thereof is omitted.
図１０に示すように、封止層１１０及びグランド電極ＧＮが露出された多層基板１に、蒸着法やスパッタ法等を用いて、高さｈが略一定となる金属シールド１２０’を形成する。このような金属シールド１２０’を形成した後、ダイシングブレード等の切断刃を用いて切削基準ラインＳに沿って切断する。これにより、図９に示すような部位に応じて膜厚の異なる側面からの衝撃に強い電子モジュール１００’を形成することが可能となる。 As shown in FIG. 10, a metal shield 120 'having a substantially constant height h is formed on the multilayer substrate 1 from which the sealing layer 110 and the ground electrode GN are exposed by using a vapor deposition method, a sputtering method, or the like. After such a metal shield 120 'is formed, it is cut along the cutting reference line S using a cutting blade such as a dicing blade. As a result, it is possible to form an electronic module 100 ′ that is resistant to impact from side surfaces having different film thicknesses in accordance with the parts as shown in FIG. 9.
さらに、銅等の金属材料を用いた金属膜で形成された金属シールド１２０に代えて、例えば４２アロイやコバール、リン青銅、鉄等の金属材料を用いた略箱型の金属キャップによって金属シールド１２０を形成しても良い。 Further, instead of the metal shield 120 formed of a metal film using a metal material such as copper, the metal shield 120 is formed by a substantially box-shaped metal cap using a metal material such as 42 alloy, Kovar, phosphor bronze, or iron. May be formed.
またさらに、金属シールド１２０については、金属膜表面に防錆層を形成することでモジュール部品の耐環境性を高めても良い。防錆層としてはリフローに耐えうる樹脂をコーティング材として用いればよく、はんだによる配線基板への接合性を高めるべく、例えばＳｎ，Ｎｉ等の金属層をメッキ法やスパッタリング法等で形成してもよい。さらにまた、グランド電極ＧＮは、複数層でなく１層だけ設けてもよく、多層基板１におけるグランド電極ＧＮ以外に別の配線層を形成してもよい。 Furthermore, for the metal shield 120, the environmental resistance of the module component may be improved by forming a rust prevention layer on the surface of the metal film. As the rust prevention layer, a resin that can withstand reflow may be used as a coating material. For example, a metal layer such as Sn or Ni may be formed by a plating method, a sputtering method, or the like in order to improve the bonding property to the wiring board by solder. Good. Furthermore, the ground electrode GN may be provided in only one layer instead of a plurality of layers, and another wiring layer other than the ground electrode GN in the multilayer substrate 1 may be formed.
第２実施形態
図１４は、第１実施形態及び変形例に係る多層基板の個片化工程によって形成される電子モジュール１００の概略構成を示す図であり、図１５は、第２実施形態に係る多層基板の個片化工程によって形成される電子モジュール１００ａの概略構成を示す図である。なお、以下の説明では、電子部品が搭載される側の基板面を表面と呼び、反対側の基板面を裏面と呼ぶ。
Second Embodiment FIG. 14 is a diagram showing a schematic configuration of an electronic module 100 formed by a process of dividing a multilayer substrate according to the first embodiment and a modification, and FIG. 15 is related to the second embodiment. It is a figure which shows schematic structure of the electronic module 100a formed by the division | segmentation process of a multilayer substrate. In the following description, the substrate surface on which electronic components are mounted is referred to as the front surface, and the opposite substrate surface is referred to as the back surface.
第１実施形態では、ダイシングブレード等を用いて、多層基板から完全に切り離すことなく切削基準ラインＳにあわせて一部のグランド電極ＧＮを露出させるように切削（いわゆるハーフカット）し、封止層１１０、金属シールド１２０等を形成した後に、基板上部から切削基準ラインＳにあわせて切断（いわゆるフルカット）あるいは折り分けることで個片化する。これにより、個片化された複数の電子モジュール１００が形成されるが、図１４に示すように、個片化された各電子モジュール１００の底部は、切断代Ｓｄの分だけ外側に突き出る。よって、例えば図１４に示すように、電子モジュール１００の幅をＷ０に規定したとしても、電子モジュール１００の幅は切断代Ｓｄの分だけ大きくなり、大型化してしまう。このため、実際に電子モジュール１００を設計する際には、切断代Ｓｄを考慮する必要があり、基板の実質的な有効面積が小さくなってしまい、モジュールの小型化を図ることが難しい。 In the first embodiment, a dicing blade or the like is used to cut (so-called half cut) so as to expose a part of the ground electrode GN in accordance with the cutting reference line S without completely separating from the multilayer substrate, so that the sealing layer After forming 110, the metal shield 120, etc., it is cut into pieces by cutting (so-called full cut) or folding according to the cutting reference line S from the upper part of the substrate. As a result, a plurality of individual electronic modules 100 are formed. As shown in FIG. 14, the bottom of each individual electronic module 100 protrudes outward by the cutting allowance Sd. Therefore, for example, as shown in FIG. 14, even if the width of the electronic module 100 is defined as W0, the width of the electronic module 100 is increased by the cutting allowance Sd, resulting in an increase in size. For this reason, when actually designing the electronic module 100, it is necessary to consider the cutting allowance Sd, the effective area of the substrate is reduced, and it is difficult to reduce the size of the module.
そこで、第２実施形態では、基板の表面から切削基準ラインＳにあわせて一部のグランド電極ＧＮを露出させるようにハーフカットを行った後、ハーフカットの際に用いた切断刃よりも刃厚の厚い切断刃を用いて裏面からハーフカット位置まで切り込み、フルカットを行う（図１５参照）。このように電子モジュールを個片化することで、各電子モジュールの底端部９０は、金属シールド１２０の端部よりも内側に位置することになる。よって、図１４に示すような金属シールド１２０よりも外側に突き出た切断代Ｓｄを考慮することなく電子モジュール１００の寸法を規定することができるため、基板の実質的な有効面積を大きくすることができ、モジュールの小型化を図ることが可能となる。 Therefore, in the second embodiment, after performing a half cut so as to expose a part of the ground electrode GN along the cutting reference line S from the surface of the substrate, the blade thickness is larger than the cutting blade used in the half cut. A thick cutting blade is used to cut from the back surface to the half-cut position to perform a full cut (see FIG. 15). By separating the electronic modules in this way, the bottom end portion 90 of each electronic module is positioned inside the end portion of the metal shield 120. Therefore, since the dimensions of the electronic module 100 can be defined without considering the cutting allowance Sd protruding outward from the metal shield 120 as shown in FIG. 14, the substantial effective area of the substrate can be increased. This makes it possible to reduce the size of the module.
以下、本実施形態に係る電子モジュール１００ａを複数個一括して製造する方法について、図１６〜図２１を参照して説明する。なお、各図では、各電子モジュール１００ａを分割するための切削基準ラインＳを一点鎖線で示す。
図１６に示すように電子部品６０が実装された集合多層基板１ａを形成すると、図１７に示すように集合多層基板１ａの表面に実装された電子部品６０の配線５６を覆うようにレジスト５６ａを形成した後、電子部品６０の全体を覆うようにエポキシ樹脂からなる封止層１１０を形成する。
Hereinafter, a method of manufacturing a plurality of electronic modules 100a according to the present embodiment in a lump will be described with reference to FIGS. In each figure, a cutting reference line S for dividing each electronic module 100a is indicated by a one-dot chain line.
When the aggregate multilayer substrate 1a on which the electronic component 60 is mounted as shown in FIG. 16 is formed, a resist 56a is formed so as to cover the wiring 56 of the electronic component 60 mounted on the surface of the aggregate multilayer substrate 1a as shown in FIG. After the formation, a sealing layer 110 made of an epoxy resin is formed so as to cover the entire electronic component 60.
次に、ダイシングブレードを用いて集合多層基板１ａを基準ラインＳにあわせてハーフカットを行い、深さＤｃの凹部７０を形成する（図１８参照）。凹部７０の深さＤｃは、式（１）に示すように集合多層基板１ａに内層されている一部のグランド電極ＧＮが露出する深さＤｂよりも深く設定するのであれば、どのように設定しても良い。
Ｄｃ ＞ Ｄｂ ・・・（１）
Next, the assembled multilayer substrate 1a is half-cut along the reference line S using a dicing blade to form a recess 70 having a depth Dc (see FIG. 18). The depth Dc of the recess 70 is set as long as the depth Db is set to be deeper than the depth Db at which a part of the ground electrodes GN that are inner layers of the aggregate multilayer substrate 1a are exposed as shown in the formula (1). You may do it.
Dc> Db (1)
このように、内層されたグランド電極ＧＮに露出部位が生じるように、ダイシングブレードによる切削を制御することで、グランド電極ＧＮと後述する金属シールド１２０とを側面で接続することが可能となる。 In this way, by controlling the cutting by the dicing blade so that an exposed portion is generated in the inner ground electrode GN, it becomes possible to connect the ground electrode GN and the metal shield 120 described later on the side surface.
そして、凹部７０が形成された集合多層基板１ａの上に無電解法によるメッキ処理を行い、例えばメッキ厚１μｍ程度の導通用の給電膜（図示略）を形成した後、無電解法により集合多層基板１ａに銅メッキを０．５μｍ形成する。更に、電解法により銅メッキを行い封止層１１０の表面に緻密な２０μｍの銅メッキの金属シールド１２０を形成する（図１９参照）。 Then, a plating process by an electroless method is performed on the aggregate multilayer substrate 1a in which the recesses 70 are formed to form a conductive power supply film (not shown) having a plating thickness of about 1 μm, for example, and then the aggregate multilayer by an electroless method. A copper plating of 0.5 μm is formed on the substrate 1a. Further, copper plating is performed by an electrolytic method to form a dense 20 μm copper-plated metal shield 120 on the surface of the sealing layer 110 (see FIG. 19).
この後、電子モジュール１を個片化するべく、ダイシングブレードを用いてフルカットを行う。ここで、図２０は第１実施形態に係る個片化工程を例示した図であり、図２１は第２実施形態に係る個片化工程を例示した図である。図２０に示すように、ハーフカット時に用いた切断刃よりも刃厚の薄い切断刃を用いて表面からフルカットを行う場合には（式（２）参照）、個片化された各電子モジュール１００の底部は、切断代Ｓｄの分だけ外側に突き出る（図１４参照）。
Ｗｍ０ ＞ Ｗｍ１ ・・・（２）
Ｗｍ０；ハーフカットする際の刃厚
Ｗｍ１；表面からフルカットする際の刃厚
Thereafter, in order to divide the electronic module 1 into pieces, a full cut is performed using a dicing blade. Here, FIG. 20 is a diagram illustrating an individualization process according to the first embodiment, and FIG. 21 is a diagram illustrating an individualization process according to the second embodiment. As shown in FIG. 20, when a full cut is performed from the surface using a cutting blade whose thickness is thinner than the cutting blade used at the time of half-cutting (see formula (2)), each individual electronic module The bottom of 100 protrudes outward by the cutting allowance Sd (see FIG. 14).
Wm0> Wm1 (2)
Wm0: Blade thickness when half-cut Wm1: Blade thickness when full-cut from the surface
かかる方法で個片化した場合には、切断代Ｓｄの分だけ電子モジュール１００のサイズが大型化してしまう。ここで、切断代Ｓｄを小さくするために、フルカット時に使用する切断刃の刃厚を厚くすることも考えられるが、刃厚を厚くすると切断時に切断刃の側面が金属シールド１２０に接触し、シールド効果が損なわれる等の問題が懸念される。 When separated into individual pieces by such a method, the size of the electronic module 100 is increased by the cutting allowance Sd. Here, in order to reduce the cutting allowance Sd, it is conceivable to increase the blade thickness of the cutting blade used during full cutting, but when the blade thickness is increased, the side surface of the cutting blade contacts the metal shield 120 during cutting, There are concerns about problems such as loss of shielding effectiveness.
そこで、第２実施形態では、図２１に示すように、ハーフカット時に用いた切断刃よりも刃厚の厚い切断刃を用いて裏面からフルカットを行う（式（３）参照）。フルカットを行う際には、ハーフカットと同様、基準ラインＳに沿って裏面からハーフカット位置まで切り込むことで切断する。なお、フルカットする際には、集合多層基板１ａの裏面にフルカット用の基準ラインを別途マークし、マークした基準ラインに沿って切断しても良い。
Ｗｍ０ ＜ Ｗｍ２ ・・・（３）
Ｗｍ０；ハーフカットする際の刃厚
Ｗｍ２；裏面からフルカットする際の刃厚
Therefore, in the second embodiment, as shown in FIG. 21, full cutting is performed from the back surface using a cutting blade having a blade thickness thicker than the cutting blade used at the time of half-cutting (see formula (3)). When performing full cut, similarly to half cut, cutting is performed by cutting from the back surface to the half cut position along the reference line S. When full cut is performed, a full cut reference line may be separately marked on the back surface of the aggregate multilayer substrate 1a, and the cut may be performed along the marked reference line.
Wm0 <Wm2 (3)
Wm0: Blade thickness when half-cut Wm2: Blade thickness when full-cut from the back
このように電子モジュール１００を個片化することで、図１５に示すように各電子モジュール１００の底端部９０は金属シールド１２０の端部よりも内側に位置することになる。よって、図１４に示すような金属シールド１２０よりも外側に突き出た切断代Ｓｄを考慮することなく電子モジュール１００の寸法を規定することができるため、基板の実質的な有効面積を大きくすることができ、モジュールの小型化を図ることが可能となる。また、集合多層基板１ａの裏面に接続端子などを設けた後に電子モジュールを個片化する場合も、集合多層基板１ａの裏面からフルカットを行うことで接続端子にダメージを与えることなく、電子モジュールを個片化することができる。 By separating the electronic modules 100 in this way, the bottom end portion 90 of each electronic module 100 is positioned inside the end portion of the metal shield 120 as shown in FIG. Therefore, since the dimensions of the electronic module 100 can be defined without considering the cutting allowance Sd protruding outward from the metal shield 120 as shown in FIG. 14, the substantial effective area of the substrate can be increased. This makes it possible to reduce the size of the module. Further, when the electronic module is separated after the connection terminals are provided on the back surface of the collective multilayer substrate 1a, the electronic module is not damaged by performing a full cut from the back surface of the collective multilayer substrate 1a. Can be singulated.
以上説明した実施形態では、ハーフカット時に用いた切断刃よりも刃厚の厚い切断刃を用いて裏面からフルカットする場合について説明したが、各電子モジュール１００の底端部９０が金属シールド１２０の端部よりも内側に位置するようにカットできるのであれば、どのような切断刃を用いても良い。 In the embodiment described above, the case where full cutting is performed from the back surface using a cutting blade having a blade thickness thicker than the cutting blade used at the time of half-cutting is described, but the bottom end portion 90 of each electronic module 100 is formed of the metal shield 120. Any cutting blade may be used as long as it can be cut so as to be located inside the end.
例えば、フルカット用の切断刃としてハーフカット時に用いた切断刃よりも刃厚の薄い切断刃を用いたとしても、グランド電極ＧＮの一部が露出されるように裏面からハーフカット位置まで２回切り込むことで（図２２参照）、図１５に示すような電子モジュール１００を得ることができる。また、断面凹部形状の特殊な切断刃を用いれば、１回の切り込みで図１５に示すような電子モジュールを得ることが可能である。 For example, even if a cutting blade having a thinner blade thickness than the cutting blade used for half-cutting is used as the cutting blade for full cutting, it is performed twice from the back surface to the half-cut position so that a part of the ground electrode GN is exposed. By cutting (see FIG. 22), an electronic module 100 as shown in FIG. 15 can be obtained. Further, if a special cutting blade having a concave section is used, it is possible to obtain an electronic module as shown in FIG. 15 with a single cut.
さらに、上述した実施形態では、グランド電極ＧＮの露出部位側面が絶縁層の平面方向に対して垂直になるように、ハーフカットを行ったが（例えば図２１参照）、上述した第１実施形態と同様、グランド電極ＧＮの露出部位側面が絶縁層の垂線方向（絶縁層の平面方向に垂直な方向；法線方向）に対して所定の傾き（テーパ）を有するように、ハーフカットを行い、その後に、封止層１１０や金属シールド１２０等を形成し、最後に裏面からフルカットを行うようにしても良い（図２３参照）。 Furthermore, in the above-described embodiment, the half cut is performed so that the exposed portion side surface of the ground electrode GN is perpendicular to the planar direction of the insulating layer (see, for example, FIG. 21). Similarly, half-cut is performed so that the exposed side surface of the ground electrode GN has a predetermined inclination (taper) with respect to the perpendicular direction of the insulating layer (the direction perpendicular to the planar direction of the insulating layer; the normal direction). Alternatively, a sealing layer 110, a metal shield 120, etc. may be formed, and finally a full cut may be performed from the back surface (see FIG. 23).
以上説明した通り、本発明によれば、電子部品をシールドするための導電性シールドと、絶縁層の側面に露出したグランド電極とが接続されるので、従来の基板周縁部に設けていたグランド電極ひいてはその形成領域を削減して電子部品の実装面積を増大させて更なる高密度実装による小型化を実現できるとともに、グランド電極と導電性シールドを確実に接続でき、また、グランド電極の非露出による接続不良を防止して、製品の信頼性及び歩留まり並びに生産性を向上させることができるので、半導体装置等の能動部品、及び／又は、抵抗、キャパシタ等の受動部品を内蔵する機器、装置、システム、各種デバイス等、特に小型化及び高性能化が要求されるものの製造に広くかつ有効に利用することができる。 As described above, according to the present invention, since the conductive shield for shielding the electronic component and the ground electrode exposed on the side surface of the insulating layer are connected, the ground electrode provided on the peripheral portion of the conventional substrate is connected. As a result, it is possible to reduce the formation area and increase the mounting area of electronic components to achieve further miniaturization by high-density mounting, and to securely connect the ground electrode and the conductive shield, and also because the ground electrode is not exposed. Since it is possible to prevent poor connection and improve product reliability, yield, and productivity, devices, devices, and systems incorporating active components such as semiconductor devices and / or passive components such as resistors and capacitors It can be widely and effectively used for the manufacture of various devices such as those that are particularly required to be small and have high performance.
１…多層基板、１ａ…集合多層基板、１０…基体、１１，１１ａ…樹脂層、１２…導体、１３…接続部位、３０…半導体装置、３０ａ…主面、３０ｂ…裏面、３１…ランド電極、ＧＮ…グランド電極、３２…バンプ、４１，４２，４３…樹脂層、５１，５２…配線、６０…電子部品、１００，１００’…電子モジュール、１１０…封止層、１２０，１２０’…金属シールド。 DESCRIPTION OF SYMBOLS 1 ... Multilayer substrate, 1a ... Assembly multilayer substrate, 10 ... Base | substrate, 11, 11a ... Resin layer, 12 ... Conductor, 13 ... Connection part, 30 ... Semiconductor device, 30a ... Main surface, 30b ... Back surface, 31 ... Land electrode, GN: ground electrode, 32: bump, 41, 42, 43 ... resin layer, 51, 52 ... wiring, 60 ... electronic component, 100, 100 '... electronic module, 110 ... sealing layer, 120, 120' ... metal shield .
Claims (10)
前記絶縁層内に設けられており、前記絶縁層の側面から一部が露出したグランド電極と、
前記絶縁層上に実装された電子部品と、
前記電子部品を封止する封止層と、
前記封止層を被覆し、前記グランド電極の露出部位において前記グランド電極と電気的に接続された導電性シールドと、
を具備する電子モジュール。 An insulating layer;
A ground electrode provided in the insulating layer and partially exposed from a side surface of the insulating layer;
An electronic component mounted on the insulating layer;
A sealing layer for sealing the electronic component;
A conductive shield that covers the sealing layer and is electrically connected to the ground electrode at an exposed portion of the ground electrode;
An electronic module comprising:
請求項１又は２に記載の電子モジュール。 The exposed portion of the ground electrode on the side surface of the insulating layer has an inclination with respect to the perpendicular direction of the insulating layer.
The electronic module according to claim 1 or 2.
絶縁層内にグランド電極を形成する工程と、
前記絶縁層上に、前記複数の電子モジュールに備わる複数の電子部品を実装する工程と、
前記絶縁層及び前記複数の電子部品上に該複数の電子部品を封止する封止層を形成する工程と、
前記絶縁層の側面から前記グランド電極の一部が露出するように、前記絶縁層及び前記封止層を切削する工程と、
前記封止層を被覆し、前記グランド電極の露出部位において前記グランド電極と電気的に接続する導電性シールドを形成する工程と、
前記複数の電子モジュールを個片化する工程と、
を有する電子モジュールの製造方法。 A method of manufacturing a plurality of electronic modules comprising electronic components,
Forming a ground electrode in the insulating layer;
Mounting a plurality of electronic components included in the plurality of electronic modules on the insulating layer;
Forming a sealing layer for sealing the plurality of electronic components on the insulating layer and the plurality of electronic components;
Cutting the insulating layer and the sealing layer such that a part of the ground electrode is exposed from the side surface of the insulating layer;
Covering the sealing layer and forming a conductive shield electrically connected to the ground electrode at an exposed portion of the ground electrode;
Dividing the plurality of electronic modules into pieces,
Manufacturing method of electronic module having
前記絶縁層及び前記封止層を切削する工程においては、前記各電子モジュールが形成される領域を画定するように、且つ、前記絶縁層の側面から前記グランド電極の一部が露出するように、前記絶縁層及び前記封止層を切削する、
請求項４に記載の電子モジュールの製造方法。 In the step of forming a ground electrode in the insulating layer, a ground electrode straddling at least two of the regions where the electronic modules are formed is formed,
In the step of cutting the insulating layer and the sealing layer, so as to define a region where each electronic module is formed and so that a part of the ground electrode is exposed from the side surface of the insulating layer. Cutting the insulating layer and the sealing layer;
The manufacturing method of the electronic module of Claim 4.
前記絶縁層及び前記封止層を切削する工程においては、前記絶縁層の側面から前記複数のグランド電極が露出するように切削する、
請求項４または５に記載の電子モジュールの製造方法。 In the step of forming the ground electrode, a plurality of the ground electrodes are formed in a direction perpendicular to the insulating layer,
In the step of cutting the insulating layer and the sealing layer, cutting so that the plurality of ground electrodes are exposed from the side surface of the insulating layer,
The manufacturing method of the electronic module of Claim 4 or 5.
請求項４乃至６のいずれか１の請求項に記載の電子モジュールの製造方法。 In the step of cutting the insulating layer and the sealing layer, cutting is performed so that the exposed portion of the ground electrode on the side surface of the insulating layer has an inclination with respect to the normal direction of the insulating layer.
The manufacturing method of the electronic module of any one of Claims 4 thru | or 6.
前記切り込みを入れて切断する工程においては、前記絶縁層の底端部が前記導電性シールドの端面よりも内側に位置するように前記切り込みを入れる、請求項４乃至７のいずれか１の請求項に記載の電子モジュールの製造方法。 The step of separating the plurality of electronic modules includes a step of cutting by cutting from a surface opposite to the cut surface to the cutting position,
8. The method according to claim 4, wherein, in the step of cutting by making the cut, the cut is made so that a bottom end portion of the insulating layer is located inside an end face of the conductive shield. The manufacturing method of the electronic module as described in 1 ..
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008153261A JP2009033114A (en) | 2007-06-29 | 2008-06-11 | Electronic module and method of manufacturing electronic module |
| CN2008102147611A CN101345234B (en) | 2007-06-29 | 2008-06-27 | Electronic module and fabrication method thereof |
| US12/216,043 US20090002967A1 (en) | 2007-06-29 | 2008-06-27 | Electronic module and fabrication method thereof |
| EP08011741A EP2009692A1 (en) | 2007-06-29 | 2008-06-27 | Electronic module and fabrication method thereof |
| KR1020080061897A KR101004275B1 (en) | 2007-06-29 | 2008-06-27 | Electronic module and manufacturing method of the electronic module |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007172088 | 2007-06-29 | ||
| JP2008153261A JP2009033114A (en) | 2007-06-29 | 2008-06-11 | Electronic module and method of manufacturing electronic module |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009033114A true JP2009033114A (en) | 2009-02-12 |
Family
ID=40247187
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008153261A Pending JP2009033114A (en) | 2007-06-29 | 2008-06-11 | Electronic module and method of manufacturing electronic module |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2009033114A (en) |
| KR (1) | KR101004275B1 (en) |
| CN (1) | CN101345234B (en) |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010225752A (en) * | 2009-03-23 | 2010-10-07 | Tdk Corp | Resin-sealed electronic component and manufacturing method thereof |
| JP2010245139A (en) * | 2009-04-02 | 2010-10-28 | Tatsuta Electric Wire & Cable Co Ltd | High frequency module having shield and heat dissipation and manufacturing method thereof |
| EP2365281A2 (en) | 2010-03-12 | 2011-09-14 | Hitachi Automotive Systems, Ltd. | Angular rate sensor |
| JP2011228322A (en) * | 2010-04-15 | 2011-11-10 | Alps Electric Co Ltd | Electronic circuit module manufacturing method and electronic circuit module |
| WO2012023332A1 (en) * | 2010-08-18 | 2012-02-23 | 株式会社 村田製作所 | Electronic part and method of manufacturing same |
| JP2012089568A (en) * | 2010-10-15 | 2012-05-10 | Murata Mfg Co Ltd | Organic multilayer substrate and manufacturing method therefor |
| US8247898B2 (en) | 2009-02-18 | 2012-08-21 | Panasonic Corporation | Semiconductor device and semiconductor device mounted structure |
| JP2012160572A (en) * | 2011-01-31 | 2012-08-23 | Tdk Corp | Electronic circuit module component and manufacturing method of the same |
| JP2013074289A (en) * | 2011-09-26 | 2013-04-22 | Sae Magnetics(H K )Ltd | Electronic component module and manufacturing method therefor |
| JP2015057804A (en) * | 2013-08-13 | 2015-03-26 | 太陽誘電株式会社 | Circuit module |
| JP2015115552A (en) * | 2013-12-13 | 2015-06-22 | 株式会社東芝 | Semiconductor device and manufacturing method thereof |
| JP2016032082A (en) * | 2014-07-30 | 2016-03-07 | シチズン電子株式会社 | Peeling prevention method for plating film, component assembly and light-emitting device |
| KR20170004882A (en) * | 2015-07-03 | 2017-01-11 | 가부시키가이샤 제이디바이스 | Semiconductor device and method for manufacturing same |
| JP2018046084A (en) * | 2016-09-13 | 2018-03-22 | 太陽誘電株式会社 | Semiconductor device and manufacturing method of semiconductor device |
| KR20190113600A (en) * | 2018-03-28 | 2019-10-08 | 가부시기가이샤 디스코 | Method of processing plate-shaped object |
| JP2019212870A (en) * | 2018-06-08 | 2019-12-12 | 太陽誘電株式会社 | Electronic component module |
| CN111699552A (en) * | 2018-02-08 | 2020-09-22 | 株式会社村田制作所 | High frequency module |
| JP2020529735A (en) * | 2017-08-03 | 2020-10-08 | ゼネラル・エレクトリック・カンパニイ | Electronics package with integrated electromagnetic interference shield and its manufacturing method |
| WO2021261273A1 (en) * | 2020-06-22 | 2021-12-30 | 株式会社村田製作所 | Electronic component |
| WO2024171762A1 (en) * | 2023-02-16 | 2024-08-22 | 株式会社村田製作所 | Module and module assembly |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102292324B (en) | 2009-01-20 | 2015-11-25 | 株式会社Lg化学 | Novel cycloolefin derivative and organic electronic device using the same |
| JP5273861B2 (en) * | 2009-04-22 | 2013-08-28 | 太陽誘電株式会社 | Communication module |
| US9362196B2 (en) * | 2010-07-15 | 2016-06-07 | Kabushiki Kaisha Toshiba | Semiconductor package and mobile device using the same |
| KR101461156B1 (en) * | 2012-10-12 | 2014-11-12 | 주식회사 세미콘라이트 | Semiconductor light emitting device and manufacturing method of the same |
| KR102004774B1 (en) * | 2013-11-27 | 2019-07-29 | 삼성전기주식회사 | Method for manufacturing semiconductor package |
| JP6728917B2 (en) * | 2016-04-12 | 2020-07-22 | Tdk株式会社 | Method of manufacturing electronic circuit module |
| JP7207927B2 (en) * | 2018-09-28 | 2023-01-18 | 株式会社ディスコ | Semiconductor package manufacturing method |
| CN113543452B (en) * | 2020-04-13 | 2022-08-16 | 宏启胜精密电子(秦皇岛)有限公司 | Circuit board and preparation method thereof |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004172176A (en) * | 2002-11-18 | 2004-06-17 | Taiyo Yuden Co Ltd | Circuit module |
| JP2004297054A (en) * | 2003-03-13 | 2004-10-21 | Sanyo Electric Co Ltd | Semiconductor device and method of manufacturing the same |
| JP2005012089A (en) * | 2003-06-20 | 2005-01-13 | Matsushita Electric Ind Co Ltd | Semiconductor chip built-in module and manufacturing method thereof |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04162647A (en) * | 1990-10-25 | 1992-06-08 | Mitsubishi Electric Corp | Semiconductor device |
| BR9913588A (en) * | 1998-09-10 | 2001-06-05 | Viasystems Group Inc | Non-circular pathway |
| JP4614278B2 (en) * | 2005-05-25 | 2011-01-19 | アルプス電気株式会社 | Electronic circuit unit and manufacturing method thereof |
-
2008
- 2008-06-11 JP JP2008153261A patent/JP2009033114A/en active Pending
- 2008-06-27 KR KR1020080061897A patent/KR101004275B1/en active Active
- 2008-06-27 CN CN2008102147611A patent/CN101345234B/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004172176A (en) * | 2002-11-18 | 2004-06-17 | Taiyo Yuden Co Ltd | Circuit module |
| JP2004297054A (en) * | 2003-03-13 | 2004-10-21 | Sanyo Electric Co Ltd | Semiconductor device and method of manufacturing the same |
| JP2005012089A (en) * | 2003-06-20 | 2005-01-13 | Matsushita Electric Ind Co Ltd | Semiconductor chip built-in module and manufacturing method thereof |
Cited By (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8247898B2 (en) | 2009-02-18 | 2012-08-21 | Panasonic Corporation | Semiconductor device and semiconductor device mounted structure |
| JP2010225752A (en) * | 2009-03-23 | 2010-10-07 | Tdk Corp | Resin-sealed electronic component and manufacturing method thereof |
| JP2010245139A (en) * | 2009-04-02 | 2010-10-28 | Tatsuta Electric Wire & Cable Co Ltd | High frequency module having shield and heat dissipation and manufacturing method thereof |
| EP2365281A2 (en) | 2010-03-12 | 2011-09-14 | Hitachi Automotive Systems, Ltd. | Angular rate sensor |
| JP2011191079A (en) * | 2010-03-12 | 2011-09-29 | Hitachi Automotive Systems Ltd | Angular rate sensor |
| US8459108B2 (en) | 2010-03-12 | 2013-06-11 | Hitachi Automotive Systems, Ltd. | Angular rate sensor |
| JP2011228322A (en) * | 2010-04-15 | 2011-11-10 | Alps Electric Co Ltd | Electronic circuit module manufacturing method and electronic circuit module |
| WO2012023332A1 (en) * | 2010-08-18 | 2012-02-23 | 株式会社 村田製作所 | Electronic part and method of manufacturing same |
| JPWO2012023332A1 (en) * | 2010-08-18 | 2013-10-28 | 株式会社村田製作所 | Electronic component and manufacturing method thereof |
| JP2012089568A (en) * | 2010-10-15 | 2012-05-10 | Murata Mfg Co Ltd | Organic multilayer substrate and manufacturing method therefor |
| JP2012160572A (en) * | 2011-01-31 | 2012-08-23 | Tdk Corp | Electronic circuit module component and manufacturing method of the same |
| JP2015195398A (en) * | 2011-09-26 | 2015-11-05 | 新科實業有限公司ＳＡＥ Ｍａｇｎｅｔｉｃｓ（Ｈ．Ｋ．）Ｌｔｄ． | Electronic component module and manufacturing method thereof |
| JP2013074289A (en) * | 2011-09-26 | 2013-04-22 | Sae Magnetics(H K )Ltd | Electronic component module and manufacturing method therefor |
| JP2015057804A (en) * | 2013-08-13 | 2015-03-26 | 太陽誘電株式会社 | Circuit module |
| JP2015115552A (en) * | 2013-12-13 | 2015-06-22 | 株式会社東芝 | Semiconductor device and manufacturing method thereof |
| JP2016032082A (en) * | 2014-07-30 | 2016-03-07 | シチズン電子株式会社 | Peeling prevention method for plating film, component assembly and light-emitting device |
| KR20170004882A (en) * | 2015-07-03 | 2017-01-11 | 가부시키가이샤 제이디바이스 | Semiconductor device and method for manufacturing same |
| JP2017017238A (en) * | 2015-07-03 | 2017-01-19 | 株式会社ジェイデバイス | Semiconductor device and method for manufacturing the same |
| KR102593380B1 (en) * | 2015-07-03 | 2023-10-24 | 가부시키가이샤 앰코테크놀로지재팬 | Semiconductor device and method for manufacturing same |
| US10256196B2 (en) | 2015-07-03 | 2019-04-09 | J-Devices Corporation | Semiconductor device and method for manufacturing same |
| KR102855741B1 (en) | 2015-07-03 | 2025-09-08 | 가부시키가이샤 앰코테크놀로지재팬 | Semiconductor device and method for manufacturing same |
| KR20230149283A (en) * | 2015-07-03 | 2023-10-26 | 가부시키가이샤 앰코테크놀로지재팬 | Semiconductor device and method for manufacturing same |
| JP2018046084A (en) * | 2016-09-13 | 2018-03-22 | 太陽誘電株式会社 | Semiconductor device and manufacturing method of semiconductor device |
| JP2020529735A (en) * | 2017-08-03 | 2020-10-08 | ゼネラル・エレクトリック・カンパニイ | Electronics package with integrated electromagnetic interference shield and its manufacturing method |
| JP7277056B2 (en) | 2017-08-03 | 2023-05-18 | ゼネラル・エレクトリック・カンパニイ | Electronics package with integrated electromagnetic interference shield and method of manufacturing same |
| CN111699552A (en) * | 2018-02-08 | 2020-09-22 | 株式会社村田制作所 | High frequency module |
| CN111699552B (en) * | 2018-02-08 | 2023-08-15 | 株式会社村田制作所 | High frequency module |
| KR20190113600A (en) * | 2018-03-28 | 2019-10-08 | 가부시기가이샤 디스코 | Method of processing plate-shaped object |
| KR102643185B1 (en) * | 2018-03-28 | 2024-03-04 | 가부시기가이샤 디스코 | Method of processing plate-shaped object |
| JP7093210B2 (en) | 2018-03-28 | 2022-06-29 | 株式会社ディスコ | How to process plate-shaped objects |
| JP2019175981A (en) * | 2018-03-28 | 2019-10-10 | 株式会社ディスコ | Method of processing plate |
| TWI811317B (en) * | 2018-03-28 | 2023-08-11 | 日商迪思科股份有限公司 | Processing method of plate |
| JP2019212870A (en) * | 2018-06-08 | 2019-12-12 | 太陽誘電株式会社 | Electronic component module |
| JP7111514B2 (en) | 2018-06-08 | 2022-08-02 | 加賀Ｆｅｉ株式会社 | Electronic component module |
| US10959358B2 (en) | 2018-06-08 | 2021-03-23 | Taiyo Yuden Co., Ltd. | Electronic component module |
| WO2021261273A1 (en) * | 2020-06-22 | 2021-12-30 | 株式会社村田製作所 | Electronic component |
| US12482713B2 (en) | 2020-06-22 | 2025-11-25 | Murata Manufacturing Co., Ltd. | Electronic component |
| WO2024171762A1 (en) * | 2023-02-16 | 2024-08-22 | 株式会社村田製作所 | Module and module assembly |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101345234A (en) | 2009-01-14 |
| KR101004275B1 (en) | 2011-01-03 |
| KR20090004600A (en) | 2009-01-12 |
| CN101345234B (en) | 2011-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2009033114A (en) | Electronic module and method of manufacturing electronic module | |
| US20090002967A1 (en) | Electronic module and fabrication method thereof | |
| JP2009218484A (en) | Electronic module, and method for manufacturing the electronic module | |
| JP5404668B2 (en) | Manufacturing method of semiconductor device | |
| JP5258045B2 (en) | Wiring board, semiconductor device using the wiring board, and manufacturing method thereof | |
| US8546700B2 (en) | Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment | |
| CN100508701C (en) | Composite multilayer substrate and method for manufacturing same | |
| JP5333680B2 (en) | Component built-in substrate and manufacturing method thereof | |
| US11075235B2 (en) | Image sensor mounting base, imaging device, and imaging module | |
| US8339797B2 (en) | Package substrate | |
| US20080067661A1 (en) | Resin wiring substrate, and semiconductor device and laminated semiconductor device using the same | |
| US11315844B2 (en) | Electronic device mounting board, electronic package, and electronic module | |
| JP2009289802A (en) | Module having electronic part built-in and production method thereof | |
| US11903120B2 (en) | Radio frequency module | |
| US10879184B2 (en) | Electronic device mounting board, electronic package, and electronic module | |
| JP6105316B2 (en) | Electronic equipment | |
| JP7361132B2 (en) | Electronic component storage packages, electronic devices and electronic modules | |
| JP4597561B2 (en) | Wiring board and manufacturing method thereof | |
| JP2005129899A (en) | Wiring board and semiconductor device | |
| CN113169129A (en) | Substrate for mounting electronic component and electronic device | |
| JP4965237B2 (en) | Wiring board built-in capacitor and wiring board | |
| US10681831B2 (en) | Electronic component mounting board, electronic device, and electronic module | |
| JP4388410B2 (en) | Multiple wiring board | |
| CN111385971B (en) | Circuit board and method for manufacturing the same | |
| WO2012165111A1 (en) | Method for producing multi-layer substrate and multi-layer substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110224 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120622 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120627 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120821 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130412 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130930 |