JP2017195284A - 多連チップ抵抗器およびその製造方法 - Google Patents
多連チップ抵抗器およびその製造方法 Download PDFInfo
- Publication number
- JP2017195284A JP2017195284A JP2016084762A JP2016084762A JP2017195284A JP 2017195284 A JP2017195284 A JP 2017195284A JP 2016084762 A JP2016084762 A JP 2016084762A JP 2016084762 A JP2016084762 A JP 2016084762A JP 2017195284 A JP2017195284 A JP 2017195284A
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- electrode
- substrate
- chip resistor
- multiple chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 229920005989 resin Polymers 0.000 claims abstract description 89
- 239000011347 resin Substances 0.000 claims abstract description 89
- 239000010410 layer Substances 0.000 claims abstract description 62
- 239000011241 protective layer Substances 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims description 119
- 230000001681 protective effect Effects 0.000 claims description 17
- 238000004544 sputter deposition Methods 0.000 claims description 12
- 239000007769 metal material Substances 0.000 claims description 4
- 229910000679 solder Inorganic materials 0.000 abstract description 12
- 230000008646 thermal stress Effects 0.000 abstract description 8
- 238000009413 insulation Methods 0.000 abstract 5
- 238000000034 method Methods 0.000 description 8
- 238000007650 screen-printing Methods 0.000 description 5
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 238000009966 trimming Methods 0.000 description 3
- 229910018487 Ni—Cr Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 2
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000010923 batch production Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000004880 explosion Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
Landscapes
- Non-Adjustable Resistors (AREA)
- Details Of Resistors (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
【課題】半田接合部における熱応力に起因するクラックや破断等を防止できると共に、隣り合う表電極や裏電極どうしの短絡を防止できる多連チップ抵抗器を提供する。【解決手段】多連チップ抵抗器1は、直方体形状の絶縁基板2と、絶縁基板2の表面における一辺側の両端部に設けられた複数対の表電極3と、対をなす表電極3を橋絡する複数の抵抗体4と、各抵抗体4を被覆する保護層5と、絶縁基板2の裏面における表電極3と対応する位置に設けられた複数対の裏電極6と、絶縁基板の両端面に設けられて対応する表電極3と裏電極6を導通する端面電極8と、対をなす裏電極6のエッジ部6a側を覆う絶縁性樹脂層7とを備えており、この絶縁性樹脂層7が絶縁基板2の一辺側に沿って隣接する裏電極6間の隙間を通って端面まで延びる樹脂延出部7aを有している。【選択図】図1
Description
本発明は、絶縁基板に複数の抵抗体がセパレートされた状態で一体的に設けられている多連チップ抵抗器と、そのような多連チップ抵抗器の製造方法に関するものである。
多連チップ抵抗器は、直方体形状の絶縁基板と、この絶縁基板の表面における一辺側の両端部に設けられた複数対の表電極と、各対をなす表電極どうしを橋絡する複数の抵抗体と、各抵抗体を被覆する保護層と、絶縁基板の裏面における一辺側の両端部に設けられた複数対の裏電極と、対応する表電極と裏電極を導通するように絶縁基板の両端面に設けられた複数対の端面電極等によって主に構成されている。
このような多連チップ抵抗器を製造する場合、セラミックス等からなる大判基板を準備し、この大判基板に対して複数対の電極(表電極と裏電極)を格子状の分割ラインに沿って形成した後、対をなす表電極間に接続する複数の抵抗体や、各抵抗体を覆う保護層等を一括して形成する。次に、大判基板を1次分割ラインに沿って複数の短冊状基板に分割し、それぞれの短冊状基板の両端面に対応する表電極と裏電極を導通する端面電極を形成した後、短冊状基板を2次分割ラインに沿って分割して多連チップ抵抗器を多数個取りする。
このようにして製造される多連チップ抵抗器はセパレートされた抵抗体の集合体であるため、端面電極も個々の抵抗体に対応してセパレートされた状態で形成されていなければならず、かかる端面電極の形成方法として、特許文献1に記載された技術が従来より知られている。
特許文献1に記載された多連チップ抵抗器の製造方法では、複数の短冊状基板を上下方向に重ね合わせ、この状態で個々の抵抗体どうしが導通しないように各短冊状基板の両端面にマスキングテープを貼り付けた後、各短冊状基板の両端面全体にローラ転写法やスパッタ法によって端面電極を形成し、しかる後、マスキングテープを剥がしてセパレートされた端面電極を形成するようにしている。
上記のごとく構成された多連チップ抵抗器は、回路基板に設けられたランド上に半田ペーストを印刷した後、裏電極を下向きにして外部電極をランド上に搭載し、この状態で半田ペーストを溶融・固化することによって回路基板上に面実装されるが、熱応力に起因して半田接合部の疲労、クラック、破断等が生じやすくなる。
そこで、このような課題を解消する従来技術として、特許文献2に開示されているように、裏電極を焼成銀からなる内層と導電性樹脂(樹脂銀)からなる外層との2層構造にし、このような2層構造の裏電極を覆う外部電極に対して半田接合を行うようにしたチップ抵抗器が提案されている。したがって、特許文献2に開示された技術を多連チップ抵抗器に適用すれば、回路基板のランド上で半田接合部と接触する裏電極の外層が導電性樹脂からなるため、裏電極が焼成銀のみからなる場合に比べると、半田接合部に作用する熱応力を緩和することができる。
しかしながら、多連チップ抵抗器は絶縁基板に複数組の抵抗体や電極が存在する集合体であるため、複数の短冊状基板を上下方向に重ね合わせた状態でスパッタにて端面電極を形成する場合に、短冊状基板の裏面に樹脂からなる裏電極が形成されていると、上段側の短冊状基板と下段側の短冊状基板との間に樹脂の厚みによって隙間ができてしまい、この隙間にスパッタ時の端面電極が回り込んでしまうことで、隣り合う電極どうしが短絡してしまうという問題が発生する。
本発明は、このような従来技術の実情に鑑みてなされたものであり、その第1の目的は、半田接合部における熱応力に起因するクラックや破断等を防止できると共に、隣り合う表電極や裏電極どうしの短絡を防止できる多連チップ抵抗器を提供することにあり、第2の目的は、そのような多連チップ抵抗器の製造方法を提供することにある。
上記第1の目的を達成するために、本発明の多連チップ抵抗器は、直方体形状の絶縁基板と、この絶縁基板の表面における相対向する一辺側の両端部に設けられた複数対の表電極と、前記絶縁基板の前記一辺と直交方向で対向する前記表電極間に設けられた複数の抵抗体と、これら抵抗体を被覆する保護層と、前記絶縁基板の裏面における前記表電極と対応する位置に設けられた複数対の裏電極と、前記絶縁基板の前記一辺側の両端面に設けられて対応する前記表電極と前記裏電極を導通する端面電極とを備えた多連チップ抵抗器において、前記絶縁基板の裏面における前記一辺と直交方向で対向する前記裏電極のエッジ部側を覆うように絶縁性樹脂層が設けられており、この絶縁性樹脂層が前記一辺方向に沿って隣接する前記裏電極間の隙間を通って前記絶縁基板の前記一辺側の端面まで延びる樹脂延出部を有しているという構成にした。
このように構成された多連チップ抵抗器では、絶縁基板の裏面に設けられた複数対の裏電極のエッジ部側が絶縁性樹脂層によって覆われており、この絶縁性樹脂層が絶縁基板の一辺側に沿って隣接する裏電極間の隙間を通って端面まで延びる樹脂延出部を有しているため、半田接合部における熱応力に起因するクラックや破断等の発生を防止することができると共に、複数の短冊状基板を重ね合わせた状態で端面電極をスパッタするとき、絶縁性樹脂層の厚みによって生じる隙間に端面電極が回り込むことが樹脂延出部で阻止されるため、隣り合う裏電極どうしや表電極どうしが短絡してしまうことを防止できる。
上記の構成において、樹脂延出部が絶縁基板の一辺方向で対向する裏電極の側端部を覆っていること、裏電極のエッジ部側を覆う絶縁性樹脂層の高さと樹脂延出部の高さが同じになるため、スパッタ時の隙間をより少なくすることができて好ましい。
また、上記の構成において、保護層が一辺方向に沿って隣接する表電極間の隙間を通って絶縁基板の一辺側の端面まで延びる保護延出部を有していると、スパッタ時に短冊状基板の表裏両面において隙間を少なくすることができて好ましい。
この場合において、保護延出部が絶縁基板の一辺方向で対向する表電極の側端部を覆っていると、表電極のエッジ部側を覆う保護層の高さと保護延出部の高さが同じになるため、スパッタ時の隙間をより少なくすることができると共に、絶縁基板の一辺方向に沿って隣接する表電極の間隔を狭めて抵抗体を大きくできるため、過負荷・耐電圧に強い多連チップ抵抗器を実現することが可能となる。
また、上記の構成において、樹脂延出部が一辺方向で対向する裏電極の側端部を覆っていると共に、保護延出部が一辺方向で対向する表電極の側端部を覆っていないと、複数の短冊状基板を重ね合わせたときに、上段側の樹脂延出部と下段側の保護延出部を隙間なく密着させることができる。
あるいは、保護延出部が一辺方向で対向する表電極の側端部を覆っていると共に、樹脂延出部が一辺方向で対向する裏電極の側端部を覆っていないと、複数の短冊状基板を重ね合わせたときに、上段側の樹脂延出部と下段側の保護延出部を隙間なく密着させることができる。
また、上記の構成において、絶縁基板の裏面における一辺と直交方向で対向する裏電極間に、絶縁性樹脂層によって覆われずに一辺方向へ帯状に延びる分断部が形成されており、この分断部の幅寸法が保護層の幅寸法に対して小さく設定されていると、複数の短冊状基板を重ね合わせたときに、上段側の分断部と下段側の保護層が凹凸嵌合することで位置ずれしにくくなる。
また、上記した第2の目的を達成するために、本発明による多連チップ抵抗器の製造方法は、互いに直交する1次分割ラインと2次分割ラインが設定された大判基板を準備し、この大判基板の表面に前記1次分割ラインに沿って所定間隔を存して複数の表電極を形成する工程と、前記2次分割ラインに沿う方向で対向する一対の前記表電極間を接続するように複数の抵抗体を形成する工程と、前記抵抗体を被覆するように保護層を形成する工程と、前記大判基板の裏面に前記1次分割ラインに沿って所定間隔を存して複数の裏電極を形成する工程と、前記2次分割ラインに沿う方向で対向する一対の前記裏電極のエッジ部側を覆う絶縁性樹脂層を形成する工程と、前記大判基板を前記1次分割ラインに沿って分割して短冊状基板を得る工程と、この短冊状基板を上下方向に複数段重ねた状態でそれぞれの分割端面に金属材料をスパッタして端面電極を形成する工程とを含み、絶縁性樹脂層は前記1次分割ラインに沿って対向する前記裏電極間の隙間を通って前記1次分割ラインまで達する樹脂延出部を有しており、前記樹脂延出部を下段側の前記短冊状基板に設けられた前記表電極間の隙間に位置合わせした状態で、上下方向に複数段重ねた前記短冊状基板の分割端面に金属材料をスパッタするようにした。
このように大判基板に複数対の表電極や裏電極、抵抗体、保護層、絶縁性樹脂層等を一括して形成した後、大判基板を1次分割ラインに沿って分割して複数の短冊状基板を得ると、短冊状基板の分割端面に露出する裏電極間の隙間が絶縁性樹脂層の樹脂延出部によって埋められた状態となる。そして、かかる短冊状基板を上下方向に重ね合わせた状態で端面電極をスパッタすると、樹脂延出部によって端面電極が隙間に回り込まないよう阻止されるため、裏電極のエッジ部側を覆う絶縁性樹脂層によって半田接合部における熱応力に起因するクラックや破断等を防止できると共に、この絶縁性樹脂層の樹脂延出部によって隣り合う表電極や裏電極どうしの短絡を防止できる。
本発明のチップ抵抗器によれば、アウトガスに起因する半田爆ぜの発生や固着性の低下を防止できると共に、裏電極と絶縁基板の境界に沿ってクラックが発生することを防止でき、しかも、半田接合部における熱応力に起因するクラックや破断を確実に防止できる。
以下、発明の実施の形態について図面を参照しながら説明すると、図1〜図3に示すように、本発明の実施形態例に係る多連チップ抵抗器1は、直方体形状の絶縁基板2と、この絶縁基板2の表面における相対向する一辺側(図1の左右両辺)の両端部に設けられた複数対の表電極3と、絶縁基板2の相対向する他辺(図1の上下両辺)に沿って対向する表電極3どうしを橋絡している複数の抵抗体4と、各抵抗体4を被覆する保護層5と、絶縁基板2の裏面における一辺側の両端部に設けられた複数対の裏電極6と、絶縁基板2の相対向する他辺に沿って対向する裏電極6の一部を覆うように設けられた絶縁性樹脂層7と、絶縁基板2の板厚方向で対応する表電極3と裏電極6を橋絡している複数対の端面電極8と、各表電極3と裏電極6および端面電極8を被覆する外部電極9(図1,2では図示省略)とによって主に構成されている。
なお、本実施形態例に係る多連チップ抵抗器1は2連タイプとなっているため、絶縁基板2の左右両辺側に沿って2つずつ、合計で4つの表電極3が絶縁基板2の表面における各隅部に形成されていると共に、4つの裏電極6が絶縁基板2の裏面における各隅部に形成されており、そのうち左右方向で対向する2組の表電極3間にそれぞれ抵抗体4が設けられている。
絶縁基板2はアルミナを主成分とするセラミックス基板であり、この絶縁基板2は後述する大判基板を縦横に延びる1次分割溝と2次分割溝に沿って分割することにより多数個取りされたものである。
表電極3と裏電極6はAg系ペーストをスクリーン印刷して乾燥・焼成させたものであり、抵抗体4は酸化ルテニウム等の抵抗ペーストをスクリーン印刷して乾燥・焼成させたものである。抵抗体4の長手方向の両端部はそれぞれ表電極3に重なっており、図示省略されているが、抵抗体4には抵抗値を調整するためのトリミング溝が形成されている。
保護層5はアンダーコート層とオーバーコート層の2層構造からなり、そのうちアンダーコート層はガラスペーストをスクリーン印刷して乾燥・焼成させたものであり、オーバーコート層はエポキシ系樹脂ペーストをスクリーン印刷して加熱硬化させたものである。
絶縁性樹脂層7はエポキシ樹脂ペーストをスクリーン印刷して加熱硬化させたものであり、この絶縁性樹脂層7は絶縁基板2の裏面で所定間隔を存して対向する裏電極6のエッジ部6aを覆っている。また、絶縁性樹脂層7は絶縁基板2の一辺側に沿って隣接する裏電極6間の隙間を通って端面まで延びる樹脂延出部7aを有しており、この樹脂延出部7aは隣接する裏電極6の側端部6bを覆っている。
端面電極8は絶縁基板2の端面にNi−Cr等をスパッタして形成されたものであり、表電極3と裏電極6および端面電極8はコ字状に連続する内部電極として、絶縁基板2の一辺側の両端部に所定間隔を存して複数対形成されている。外部電極9は各内部電極の表面にNi,Sn等を電解メッキして形成されたものであり、多連チップ抵抗器1を図示せぬ回路基板に実装する場合、これら外部電極9に対して半田接合を行うようにしている。
次に、上記の如く構成された多連チップ抵抗器1の製造方法について、図4〜図8を参照しながら説明する。なお、図4と図5において、(a)は大判基板を表面または裏面から見た平面図、(b)は(a)のX1−X1に沿う断面図、(c)は(a)のX2−X2方向に沿う断面図を示している。
まず、図4(A)に示すように、絶縁基板2が多数個取りされる大判基板10を準備する。この大判基板10の表裏両面には予め1次分割溝11と2次分割溝12が格子状に設けられており、両分割溝11,12によって区切られたマス目の1つ1つが1個分のチップ形成領域となる。
次に、大判基板10の裏面にAgペーストをスクリーン印刷して乾燥させることにより、図4(B)に示すように、各1次分割溝11に跨るように複数の未焼成の裏電極6を形成する。次に、大判基板10の表面にAgペーストをスクリーン印刷して乾燥させることにより、図4(C)に示すように、各1次分割溝11に跨るように複数の未焼成の表電極3を形成した後、未焼成の表電極3と裏電極6を同時に焼成する。これにより、大判基板10の裏面に焼成銀からなる裏電極6が形成されると共に、大判基板10の表面に焼成銀からなる表電極3が形成される。なお、表電極3と裏電極6の形成順序は上記と逆、つまり表電極3を形成してから裏電極6を形成するようにしても良い。
次に、大判基板10の表面に酸化ルテニウム等の抵抗体ペーストをスクリーン印刷して乾燥・焼成させることにより、図4(D)に示すように、各チップ領域の中央部にそれぞれ抵抗体4を形成する。その際、抵抗体4の長手方向両端部は、各チップ領域の長手方向両端部に設けられている表電極3に重ね合わせておく。
次に、トリミング溝形成時の抵抗体4へのダメージを軽減するものとして、ガラスペーストをスクリーン印刷して乾燥・焼成することにより、抵抗体4を覆うアンダーコート層を形成した後、このアンダーコート層の上から抵抗体4にトリミング溝を形成して抵抗値を調整する。
次に、大判基板10の裏面にエポキシ樹脂ペーストをスクリーン印刷して加熱硬化させることにより、図5(A)に示すように、各チップ領域内で対向する裏電極6のエッジ部6aを覆う絶縁性樹脂層7をそれぞれ形成する。ここで、絶縁性樹脂層7は1次分割溝11に沿って隣接する裏電極6間の隙間に達する樹脂延出部7aを有しており、この樹脂延出部7aを裏電極6の側端部6bを覆って1次分割溝11を横切る位置まで形成する。
しかる後、アンダーコート層の上からエポキシ系等の樹脂ペーストをスクリーン印刷し、これを加熱硬化させてアンダーコート層を覆うオーバーコート層を形成することにより、図5(B)に示すように、抵抗体4を被覆する2層構造の保護層5を形成する。
これまでの工程は大判基板10に対する一括処理であるが、次に、大判基板10を1次分割溝11に沿ってブレイク(1次分割)することにより、図5(C)に示すように、大判基板10から複数の短冊状基板10Aを得る。その際、1次分割溝11は表電極3と裏電極6の中央部および絶縁性樹脂層7の樹脂延出部7aを縦断するように延びているため、短冊状基板10Aの両端面に露出する裏電極6間の隙間が樹脂延出部7aによって埋められた状態となる。
次に、図6〜図8に示すように、複数の短冊状基板10Aを上下方向に重ね合わせた後、樹脂延出部7aの前方をマスク13で覆った状態で短冊状基板10Aの端面全体にNi−Cr等をスパッタすることにより、対応する表電極3と裏電極6を導通する端面電極8(図示せず)を形成する。ここで、図6は1次分割溝11に沿ってブレイクされた分割面、図7は図4で示したX1−X1に沿う短冊状基板10Aを上下方向に重ね合わせた断面図、図8は図4で示したX2−X2に沿う短冊状基板10Aを上下方向に重ね合わせた断面図をそれぞれ示している。その際、短冊状基板10Aの裏面に裏電極6のエッジ部6aを覆う絶縁性樹脂層7が形成されているため、この絶縁性樹脂層7の厚みによって積層方向で対向する表電極3と裏電極6との間に隙間Sができてしまうが、絶縁性樹脂層7が下段側の短冊状基板10Aの表面に密着するため、隙間Sに進入した端面電極8の回り込みが樹脂延出部7aによって阻止され、隣接する表電極3どうしの短絡や隣接する裏電極6どうしの短絡は防止される。
しかる後、短冊状基板10Aを2次分割溝12に沿ってブレイク(2次分割)することにより、多連チップ抵抗器1と同等の大きさのチップ単体(個片)を得た後、個片化されたチップ単体に対してNi,Sn等の電解メッキを施すことにより、露出する表電極3と端面電極8および露出する裏電極6の表面に外部電極9を被着形成し、図1〜図3に示すようなそが完成する。
以上説明したように、本実施形態例に係る多連チップ抵抗器1では、絶縁基板2の裏面に設けられた複数対の裏電極6のエッジ部6a側が絶縁性樹脂層7によって覆われており、この絶縁性樹脂層7が絶縁基板2の一辺側に沿って隣接する裏電極6間の隙間を通って端面まで延びる樹脂延出部7aを有しているため、半田接合部における熱応力に起因するクラックや破断等の発生を絶縁性樹脂層7によって防止することができると共に、複数の短冊状基板10Aを重ね合わせた状態で端面電極8をスパッタするとき、絶縁性樹脂層7の厚みによって生じる隙間Sに端面電極8が回り込むことを樹脂延出部7aで阻止できるため、隣り合う裏電極6どうしや表電極3どうしが短絡してしまうことを防止することができる。
また、絶縁性樹脂層7の樹脂延出部7aが絶縁基板2の一辺方向で対向する裏電極6の側端部6bを覆っているため、裏電極6のエッジ部6a側を覆う絶縁性樹脂層7の高さと側端部6bを覆う樹脂延出部7aの高さが同じになり、複数の短冊状基板10Aを重ね合わせたときに発生する隙間Sをより少なくすることができる。その結果、絶縁基板2の一辺方向に沿って隣接する表電極3の間隔を狭めることができるため、その分だけ抵抗体4を大きくすることが可能となり、過負荷・耐電圧に強い多連チップ抵抗器1を実現することができる。
なお、上記実施形態例では、保護層5が表電極3のエッジ部だけを覆っている場合について説明したが、図9に示すように、保護層5に隣接する表電極3間の隙間を通って絶縁基板2の端面まで延びる保護延出部5aを形成すると、スパッタ時に短冊状基板10Aの表裏両面において隙間Sを少なくすることができる。その際、保護層5の保護延出部5aが表電極3の側端部を覆っていると、表電極3のエッジ部側を覆う保護層5の高さと側端部を覆う保護延出部5aの高さが同じになるため、スパッタ時の隙間をより少なくすることができると共に、絶縁基板2の一辺方向に沿って隣接する表電極3の間隔を狭めて抵抗体4を大きくできるため、過負荷・耐電圧に強い多連チップ抵抗器1を実現することが可能となる。
また、上記実施形態例では、絶縁性樹脂層7の樹脂延出部7aが隣接する裏電極6の側端部6bを覆っている場合について説明したが、図10に示すように、この樹脂延出部7aが隣接する裏電極6の側端部6bに重っていなくても良く、同様に、図11に示すように、保護層5の保護延出部5aが隣接する表電極3の側端部に重なっていなくても良い。
ここで、絶縁性樹脂層7の樹脂延出部7aが隣接する裏電極6の側端部6bを覆っていると共に、保護層5の保護延出部5aが隣接する表電極3の側端部を覆っていない場合、すなわち、絶縁性樹脂層7の樹脂延出部7aと保護層5の保護延出部5aが図5(A)と図11に示す組み合わせの場合、複数の短冊状基板10Aを重ね合わせたときに、上段側の樹脂延出部7aと下段側の保護延出部5aを隙間なく密着させることができる。
あるいは、保護層5の保護延出部5aが隣接する表電極3の側端部を覆っていると共に、絶縁性樹脂層7の樹脂延出部7aが隣接する裏電極6の側端部6bを覆っていない場合、すなわち、樹脂延出部7aと保護延出部5aが図9と図10に示す組み合わせの場合も、複数の短冊状基板10Aを重ね合わせたときに、上段側の樹脂延出部7aと下段側の保護延出部5aを隙間なく密着させることができる。
また、上記実施形態例において、図5に示すように、対をなす裏電極6の間に絶縁性樹脂層7によって覆われていない帯状の分断部14が形成されている場合、この分断部14の幅寸法W1が保護層5の幅寸法W2に対して幾分小さく設定されていると、複数の短冊状基板10Aを重ね合わせたときに、上段側の分断部14と下段側の保護層5が凹凸嵌合した状態になって位置ずれしにくくなる。
また、上記実施形態例では、絶縁基板2の表面に2つの抵抗体4が設けられた2連タイプの多連チップ抵抗器1を例示して説明したが、3つ以上の抵抗体が設けられた多連チップ抵抗器についても本発明を適用することは可能である。
1 チップ抵抗器
2 絶縁基板
3 表電極
4 抵抗体
5 保護層
5a 保護延出部
6 裏電極
6a エッジ部
6b 側端部
7 絶縁性樹脂層
7a 樹脂延出部
8 端面電極
9 外部電極
10 大判基板
10A 短冊状基板
11 1次分割溝
12 2次分割溝
13 マスク
14 分断部
2 絶縁基板
3 表電極
4 抵抗体
5 保護層
5a 保護延出部
6 裏電極
6a エッジ部
6b 側端部
7 絶縁性樹脂層
7a 樹脂延出部
8 端面電極
9 外部電極
10 大判基板
10A 短冊状基板
11 1次分割溝
12 2次分割溝
13 マスク
14 分断部
Claims (8)
- 直方体形状の絶縁基板と、この絶縁基板の表面における相対向する一辺側の両端部に設けられた複数対の表電極と、前記絶縁基板の前記一辺と直交方向で対向する前記表電極間に設けられた複数の抵抗体と、これら抵抗体を被覆する保護層と、前記絶縁基板の裏面における前記表電極と対応する位置に設けられた複数対の裏電極と、前記絶縁基板の前記一辺側の両端面に設けられて対応する前記表電極と前記裏電極を導通する端面電極とを備えた多連チップ抵抗器において、
前記絶縁基板の裏面における前記一辺と直交方向で対向する前記裏電極のエッジ部側を覆うように絶縁性樹脂層が設けられており、この絶縁性樹脂層が前記一辺方向に沿って隣接する前記裏電極間の隙間を通って前記絶縁基板の前記一辺側の端面まで延びる樹脂延出部を有していることを特徴とする多連チップ抵抗器。 - 請求項1の記載において、前記樹脂延出部が前記一辺方向で対向する前記裏電極の側端部を覆っていることを特徴とする多連チップ抵抗器。
- 請求項1の記載において、前記保護層が前記一辺方向に沿って隣接する前記表電極間の隙間を通って前記絶縁基板の前記一辺側の端面まで延びる保護延出部を有していることを特徴とする多連チップ抵抗器。
- 請求項3の記載において、前記保護延出部が前記一辺方向で対向する前記表電極の側端部を覆っていることを特徴とする多連チップ抵抗器。
- 請求項3の記載において、前記樹脂延出部が前記一辺方向で対向する前記裏電極の側端部を覆っていると共に、前記保護延出部が前記一辺方向で対向する前記表電極の側端部を覆っていないことを特徴とする多連チップ抵抗器。
- 請求項3の記載において、前記保護延出部が前記一辺方向で対向する前記表電極の側端部を覆っていると共に、前記樹脂延出部が前記一辺方向で対向する前記裏電極の側端部を覆っていないことを特徴とする多連チップ抵抗器。
- 請求項1の記載において、前記絶縁基板の裏面における前記一辺と直交方向で対向する前記裏電極間に、前記絶縁性樹脂層によって覆われずに前記一辺方向へ帯状に延びる分断部が形成されており、この分断部の幅寸法が前記保護層の幅寸法に対して小さく設定されていることを特徴とする多連チップ抵抗器。
- 互いに直交する1次分割ラインと2次分割ラインが設定された大判基板を準備し、この大判基板の表面に前記1次分割ラインに沿って所定間隔を存して複数の表電極を形成する工程と、
前記2次分割ラインに沿う方向で対向する一対の前記表電極間を接続するように複数の抵抗体を形成する工程と、
前記抵抗体を被覆するように保護層を形成する工程と、
前記大判基板の裏面に前記1次分割ラインに沿って所定間隔を存して複数の裏電極を形成する工程と、
前記2次分割ラインに沿う方向で対向する一対の前記裏電極のエッジ部側を覆う絶縁性樹脂層を形成する工程と、
前記大判基板を前記1次分割ラインに沿って分割して短冊状基板を得る工程と、
この短冊状基板を上下方向に複数段重ねた状態でそれぞれの分割端面に金属材料をスパッタして端面電極を形成する工程とを含み、
絶縁性樹脂層は前記1次分割ラインに沿って対向する前記裏電極間の隙間を通って前記1次分割ラインまで達する樹脂延出部を有しており、
前記樹脂延出部を下段側の前記短冊状基板に設けられた前記表電極間の隙間に位置合わせした状態で、上下方向に複数段重ねた前記短冊状基板の分割端面に金属材料をスパッタすることを特徴とする多連チップ抵抗器の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016084762A JP2017195284A (ja) | 2016-04-20 | 2016-04-20 | 多連チップ抵抗器およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016084762A JP2017195284A (ja) | 2016-04-20 | 2016-04-20 | 多連チップ抵抗器およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2017195284A true JP2017195284A (ja) | 2017-10-26 |
Family
ID=60155046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016084762A Pending JP2017195284A (ja) | 2016-04-20 | 2016-04-20 | 多連チップ抵抗器およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2017195284A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2024147453A (ja) * | 2023-04-03 | 2024-10-16 | 太陽社電気株式会社 | チップ抵抗器の製造方法 |
-
2016
- 2016-04-20 JP JP2016084762A patent/JP2017195284A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2024147453A (ja) * | 2023-04-03 | 2024-10-16 | 太陽社電気株式会社 | チップ抵抗器の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6499007B2 (ja) | チップ抵抗器 | |
| JP2018032670A (ja) | チップ部品、チップ部品の実装構造、チップ抵抗器の製造方法 | |
| WO2016158240A1 (ja) | チップ抵抗器 | |
| JP5115968B2 (ja) | チップ抵抗器の製造方法およびチップ抵抗器 | |
| JP6181500B2 (ja) | チップ抵抗器およびその製造方法 | |
| WO2014109224A1 (ja) | チップ抵抗器 | |
| JP6688025B2 (ja) | チップ抵抗器およびチップ抵抗器の製造方法 | |
| JP2017195284A (ja) | 多連チップ抵抗器およびその製造方法 | |
| JP6159286B2 (ja) | チップ抵抗器及びチップ抵抗器の製造方法 | |
| US10276285B2 (en) | Chip resistor | |
| WO2016167182A1 (ja) | チップ抵抗器およびその製造方法 | |
| JP6170726B2 (ja) | チップ抵抗器の製造方法 | |
| JP7568530B2 (ja) | チップ部品 | |
| JP2017224677A (ja) | チップ抵抗器およびその製造方法 | |
| JP2022109674A (ja) | チップ抵抗器およびその製造方法 | |
| JP7788346B2 (ja) | チップ抵抗器 | |
| JP6749752B2 (ja) | チップ抵抗器およびチップ抵抗器の製造方法 | |
| JP2005268300A (ja) | チップ抵抗器およびその製造方法 | |
| JP7678684B2 (ja) | チップ部品の実装構造 | |
| JP6695415B2 (ja) | チップ抵抗器 | |
| JP2019062226A (ja) | チップ抵抗器 | |
| JP6688035B2 (ja) | チップ抵抗器 | |
| JP6599759B2 (ja) | チップ抵抗器 | |
| JP2016225572A (ja) | チップ抵抗器およびその製造方法 | |
| JP2024166798A (ja) | チップ抵抗器 |