JP2019062226A - チップ抵抗器 - Google Patents
チップ抵抗器 Download PDFInfo
- Publication number
- JP2019062226A JP2019062226A JP2018232378A JP2018232378A JP2019062226A JP 2019062226 A JP2019062226 A JP 2019062226A JP 2018232378 A JP2018232378 A JP 2018232378A JP 2018232378 A JP2018232378 A JP 2018232378A JP 2019062226 A JP2019062226 A JP 2019062226A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- ceramic substrate
- insulating resin
- resistor
- back electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010410 layer Substances 0.000 claims abstract description 77
- 229920005989 resin Polymers 0.000 claims abstract description 64
- 239000011347 resin Substances 0.000 claims abstract description 64
- 239000000758 substrate Substances 0.000 claims abstract description 62
- 239000000919 ceramic Substances 0.000 claims abstract description 43
- 239000011241 protective layer Substances 0.000 claims abstract description 7
- 229910000679 solder Inorganic materials 0.000 abstract description 30
- 230000008646 thermal stress Effects 0.000 abstract description 12
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 18
- 229910052709 silver Inorganic materials 0.000 description 18
- 239000004332 silver Substances 0.000 description 18
- 238000004880 explosion Methods 0.000 description 7
- 238000010943 off-gassing Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000007650 screen-printing Methods 0.000 description 4
- 229910018487 Ni—Cr Inorganic materials 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000009966 trimming Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 2
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 229910052946 acanthite Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000010923 batch production Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000003618 dip coating Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- XUARKZBEFFVFRG-UHFFFAOYSA-N silver sulfide Chemical compound [S-2].[Ag+].[Ag+] XUARKZBEFFVFRG-UHFFFAOYSA-N 0.000 description 1
- 229940056910 silver sulfide Drugs 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 238000005987 sulfurization reaction Methods 0.000 description 1
Landscapes
- Details Of Resistors (AREA)
- Non-Adjustable Resistors (AREA)
Abstract
【課題】半田接合部における熱応力に起因するクラックや破断等を確実に防止できるチップ抵抗器を提供する。【解決手段】チップ抵抗器1は、直方体形状のセラミック基板2と、セラミック基板2の表面の長手方向両端部に設けられた一対の表電極3と、両表電極3間を接続する抵抗体4と、抵抗体4を被覆する保護層5と、セラミック基板2の裏面の長手方向両端部に設けられた一対の裏電極6と、表電極3と裏電極6を導通する端面電極7と、端面電極7を覆う外部電極8と、裏電極6のエッジ部側を覆うように設けられた一対の絶縁性樹脂層9とを備えており、外部電極8が裏電極6のエッジ部を除く部位に形成されて絶縁性樹脂層9と接続していると共に、裏電極6に重なる部分の絶縁性樹脂層9が外部電極8の表面よりもセラミック基板2の厚み方向へ突出している構成となっている。【選択図】図1
Description
本発明は、回路基板上に半田付けによって面実装されるチップ抵抗器に関するものである。
この種のチップ抵抗器は、直方体形状のセラミック基板と、このセラミック基板の表面の長手方向両端部に設けられた一対の表電極と、これら一対の表面電極に接続するようにセラミック基板の表面に設けられた抵抗体と、この抵抗体を覆うように設けられた保護膜と、セラミック基板の裏面の長手方向両端部に設けられた一対の裏電極と、表電極と裏電極を覆うようにセラミック基板の両端面に設けられた一対の端面電極と、これら端面電極の外表面にめっき処理を施して形成された一対の外部電極とを備えている。
このように構成されたチップ抵抗器は、回路基板に設けられたランド上に半田ペーストを印刷した後、裏電極を下向きにして外部電極をランド上に搭載し、この状態で半田ペーストを溶融・固化することによって回路基板上に面実装されるが、熱応力に起因して半田接合部の疲労、クラック、破断等が生じやすくなる。
そこで従来より、特許文献1に開示されているように、裏電極を焼成銀からなる内層と導電性樹脂(樹脂銀)からなる外層との2層構造にし、このような2層構造の裏電極を覆う外部電極に対して半田接合を行うようにしたチップ抵抗器が提案されている。かかる従来のチップ抵抗器では、回路基板のランド上で半田接合部と接触する裏電極の外層が導電性樹脂からなるため、裏電極が焼成銀のみからなる場合に比べると、半田接合部に作用する熱応力を緩和することができる。
また、特許文献2に開示されているように、裏電極を焼成銀からなる第1電極層と、この第1電極層のエッジ部から外れた位置に積層された焼成銀からなる第2電極層とで構成し、このような裏電極を覆う外部電極に対して半田接合を行うようにしたチップ抵抗器が提案されている。かかる従来のチップ抵抗器では、第2電極層の側面から第1電極層の表面に至る部分に段差が形成され、この段差に対応する段差部分が外部電極にも形成されるため、半田接合部の厚みを段差部分で増大させて熱応力を緩和することができる。
しかしながら、特許文献1に記載されたチップ抵抗器では、導電性樹脂からなる裏電極の外層を覆う外部電極に対して半田接合が行われるため、半田接合時の加熱によって裏電極の樹脂分からアウトガスが発生し、このアウトガスに起因して半田爆ぜが発生したり固着性が低下してしまう虞がある。
これに対して、特許文献2に記載されたチップ抵抗器では、裏電極を構成する第1電極層と第2電極層がいずれも焼成銀からなり、導電性樹脂材料を使用していないため、樹脂分からのアウトガスに起因する半田爆ぜの発生等の不具合を防止することができる。しかし、裏電極を構成する第1電極層と第2電極層の両方が焼成銀からなり、周知のように焼成銀は導電性樹脂のように膜厚を厚く形成することが困難であるため、単層の第2電極層では段差の高さ寸法をごく僅か(10μm以下)にしか設定できなくなる。したがって、段差を利用した上記の効果を十分に発揮させるためには、第1電極層上に第2電極層を複数層形成する必要があり、このことが製造工程を煩雑化させる要因となっていた。また、焼成銀からなる第1電極層はセラミック基板に対する密着性は良好であるが、回路基板に実装後の熱によるストレスが繰り返されると、回路基板とチップ抵抗器との熱膨張係数の違いによる熱応力が第1電極層をセラミック基板から引き剥がす方向へ作用するため、第1電極層のエッジ部(先端側の端部)とセラミック基板との境界に沿ってクラックが発生しやすくなるという問題もあった。
本発明は、このような従来技術の実情に鑑みてなされたものであり、その目的は、半田接合部における熱応力に起因するクラックや破断等を確実に防止できるチップ抵抗器を提供することにある。
上記の目的を達成するために、本発明は、直方体形状のセラミック基板と、このセラミック基板の表面の長手方向両端部に設けられた一対の表電極と、これら一対の表電極間を接続する抵抗体と、この抵抗体を被覆する保護層と、前記セラミック基板の裏面の長手方向両端部に設けられた一対の裏電極と、前記表電極と前記裏電極を導通する端面電極と、この端面電極を覆う外部電極とを備えたチップ抵抗器において、前記セラミック基板の裏面に前記裏電極のエッジ部側を直接覆うように一対の絶縁性樹脂層が所定間隔を存して形成されており、前記外部電極が前記裏電極のエッジ部を除く部位に形成されて前記絶縁性樹脂層と接続していると共に、前記裏電極に重なる部分の前記絶縁性樹脂層が前記外部電極の表面よりも前記セラミック基板の厚み方向へ突出しているという構成にした。
このように構成されたチップ抵抗器では、セラミック基板の裏面の長手方向両端部に設けられた一対の裏電極のエッジ部側が絶縁性樹脂層によって直接覆われており、外部電極が裏電極のエッジ部を除く部位に形成されて絶縁性樹脂層と接続しているため、実装時に絶縁性樹脂層が半田で覆われることはない。これにより裏電極を導電性樹脂で形成した場合であったとしても、樹脂分(絶縁性樹脂層や導電性樹脂)からのアウトガスが半田を介さずに抜けられるため、アウトガスに起因する半田爆ぜの発生や固着性の低下を防止できる。
また、実装後の熱応力によって裏電極をセラミック基板から引き剥がす方向へ作用しても、裏電極のエッジ部側が絶縁性樹脂層によって直接覆われているため、裏電極とセラミック基板の境界に沿ってクラックが発生することを防止できる。
さらに、裏電極に重なる部分の絶縁性樹脂層が外部電極の表面よりもセラミック基板の厚み方向へ突出しており、実装時に、裏電極のエッジ部に生じる絶縁性樹脂層と外部電極間の段差を利用して半田接合部の厚みを増大させることができるため、熱応力に起因するクラックや破断等の発生を防止できる。
本発明のチップ抵抗器によれば、アウトガスに起因する半田爆ぜの発生や固着性の低下を防止できると共に、裏電極とセラミック基板の境界に沿ってクラックが発生することを防止でき、しかも、半田接合部における熱応力に起因するクラックや破断を確実に防止できる。
以下、発明の実施の形態について図面を参照しながら説明すると、図1に示すように、本発明の第1実施形態例に係るチップ抵抗器1は、直方体形状のセラミック基板2と、このセラミック基板2の表面の長手方向両端部に設けられた一対の表電極3と、これら両表電極3間を接続する抵抗体4と、抵抗体4を被覆する保護層5と、セラミック基板2の裏面の長手方向両端部に設けられた一対の裏電極6と、表電極3と裏電極6間を導通する一対の端面電極7と、表電極3と端面電極7および裏電極6の表面に被着された一対の外部電極8と、外部電極8から露出する裏電極6のエッジ部を覆う一対の絶縁性樹脂層9とによって構成されている。
セラミック基板2はアルミナを主成分とする絶縁基板であって、後述する大判基板を縦横に延びる1次分割溝と2次分割溝に沿って分割することにより多数個取りされたものである。
一対の表電極3はAg系ペーストをスクリーン印刷して乾燥・焼成させたものであり、抵抗体4は酸化ルテニウム等の抵抗ペーストをスクリーン印刷して乾燥・焼成させたものである。抵抗体4の長手方向の両端部はそれぞれ表電極3に重なっており、図示省略されているが、抵抗体4には抵抗値を調整するためのトリミング溝が形成されている。
保護層5はアンダーコート層とオーバーコート層の2層構造からなり、そのうちアンダーコート層はガラスペーストをスクリーン印刷して乾燥・焼成させたものであり、オーバーコート層はエポキシ系樹脂ペーストをスクリーン印刷して加熱硬化させたものである。
一対の裏電極6はAg系ペーストをスクリーン印刷して乾燥・焼成させたものであり、一対の端面電極7はセラミック基板2の端面にNi−Cr等をスパッタして形成されたものである。
一対の外部電極8は端面電極7の表面にNi,Sn等を電解メッキして形成されたものであり、後述するように、チップ抵抗器1を回路基板に実装する場合、これら外部電極8に対して半田接合を行うようにしている。
一対の絶縁性樹脂層9はエポキシ樹脂ペーストをスクリーン印刷して加熱硬化させたものであり、これら絶縁性樹脂層9の一端側はセラミック基板2の裏面で所定間隔を存して対向し、絶縁性樹脂層9の他端側は裏電極6のエッジ部に重なっている。
図2に示すように、このように構成されたチップ抵抗器1は、裏電極6を下向きにした姿勢で回路基板10上に載置され、この状態で回路基板10に設けられたランド11と外部電極8を半田12で接合することによって面実装される。その際、一対の裏電極6のエッジ部側はそれぞれ絶縁性樹脂層9によって覆われており、これら絶縁性樹脂層9は裏電極6のエッジ部よりも外側位置で外部電極8に連続しているため、実装時に一対の絶縁性樹脂層9の少なくとも対向端側は半田12で覆われることなく露出した状態となる。これにより、半田接合時の加熱によって絶縁性樹脂層9からアウトガスが発生しても、このアウトガスは半田12によって覆われていない部位から外部へ抜け出るため、アウトガスに起因する半田爆ぜの発生や固着性の低下を防止することができる。
また、かかるチップ抵抗器1の実装時に、熱応力によって裏電極6にセラミック基板2の裏面から引き剥がされる方向の力が作用しても、裏電極6のエッジ部側は絶縁性樹脂層9で覆われて剥離しにくくなっているため、裏電極6とセラミック基板2の境界に沿ってクラックが発生すことはない。さらに、裏電極6のエッジ部側の表面に絶縁性樹脂層9が重なっており、絶縁性樹脂層9の側面から裏電極6の表面に至る部分の段差を利用して半田12の厚みを増大させることができるため、熱応力に起因するクラックや破断等の発生を防止することができる。
次に、上記の如く構成されたチップ抵抗器1の製造方法について、図3と図4を参照しながら説明する。
まず、図3(a)と図4(a)に示すように、セラミック基板2が多数個取りされる大判基板20Aを準備する。この大判基板20Aの表裏両面には予め1次分割溝21と2次分割溝22が格子状に設けられており、両分割溝21,22によって区切られたマス目の1つ1つが1個分のチップ形成領域となる。なお、図3には複数個分のチップ形成領域が代表的に示され、図4には1個のチップ領域に対応する断面図が示されているが、実際は多数個分のチップ形成領域に相当する大判基板20Aに対して以下に説明する各工程が一括して行われる。
すなわち、大判基板20Aの裏面にAgペーストをスクリーン印刷して乾燥させることにより、図3(b)と図4(b)に示すように、各1次分割溝21に跨るように複数の未焼成の裏電極6を形成する。次に、大判基板20Aの表面にAgペーストをスクリーン印刷して乾燥させることにより、図3(c)と図4(c)に示すように、各1次分割溝21に跨るように複数の未焼成の表電極3を形成した後、未焼成の表電極3と裏電極6を同時に焼成する。これにより、大判基板20Aの裏面に焼成銀からなる裏電極6が形成されると共に、大判基板20Aの表面に焼成銀からなる表電極3が形成される。なお、表電極3と裏電極6の形成順序は上記と逆、つまり表電極3を形成してから裏電極6を形成するようにしても良い。
次に、大判基板20Aの表面に酸化ルテニウム等の抵抗体ペーストをスクリーン印刷して乾燥・焼成させることにより、図3(d)と図4(d)に示すように、各チップ領域の中央部に抵抗体4を形成する。その際、抵抗体4の長手方向両端部は、各チップ領域の長手方向両端部に設けられている表電極3に重ね合わせておく。
次に、トリミング溝形成時の抵抗体4へのダメージを軽減するものとして、ガラスペーストをスクリーン印刷して乾燥・焼成することにより、抵抗体4を覆うアンダーコート層を形成した後、このアンダーコート層の上から抵抗体4にトリミング溝を形成して抵抗値を調整する。しかる後、アンダーコート層の上からエポキシ系等の樹脂ペーストをスクリーン印刷し、これを加熱硬化させてアンダーコート層を覆うオーバーコート層を形成することにより、図3(e)と図4(e)に示すように、抵抗体4を被覆する2層構造の保護層5を形成する。
なお、裏電極6を焼成銀の代わりに樹脂銀で形成することも可能であり、その場合、抵抗体ペーストの焼成温度が樹脂銀の溶融温度に比べてかなり高くなるため、抵抗体4と保護層5を形成した後に樹脂銀で裏電極6を形成すれば良い。また、このように裏電極6を樹脂銀で形成したチップ抵抗器1を実装する場合、半田接合時の加熱によって裏電極6に含まれる樹脂からもアウトガスが発生するが、このアウトガスは裏電極6のエッジ部を覆う絶縁性樹脂層9を通過することで半田を介さずに抜けれるため、裏電極6を樹脂銀で形成してもアウトガスに起因する半田爆ぜの発生や固着性の低下を防止することができる。
次に、大判基板20Aの裏面にエポキシ樹脂ペーストをスクリーン印刷して加熱硬化させることにより、図3(f)と図4(f)に示すように、各チップ領域内で対向する裏電極6のエッジ部を覆う絶縁性樹脂層9を形成する。
これまでの工程は大判基板20Aに対する一括処理であるが、次に、大判基板20Aを1次分割溝21に沿って短冊状基板20Bにブレイク(1次分割)した後、この短冊状基板20Bの分割面にNi−Crをスパッタリングすることにより、図3(g)と図4(g)に示すように、短冊状基板20Bの両端面に表電極3と裏電極6間を導通する端面電極7を形成する。
しかる後、短冊状基板20Bを2次分割溝22に沿ってブレイク(2次分割)することにより、チップ抵抗器1と同等の大きさのチップ単体(個片)を得た後、個片化されたチップ単体に対してNi,Sn等の電解メッキを施すことにより、露出する表電極3と端面電極7および露出する裏電極6の表面に外部電極8を被着形成し、図1に示すようなチップ抵抗器1が完成する。
図5は本発明の第2実施形態例に係るチップ抵抗器30の断面図、図6は該チップ抵抗器30の裏面図であり、図1に対応する部分には同一符号を付してある。
第2実施形態例に係るチップ抵抗器30が第1実施形態例に係るチップ抵抗器1と相違する点は、絶縁性樹脂層9がセラミック基板2の裏面の短手方向一端部から他端部(図6の上辺から下辺)に亘って帯状に形成されていることと、端面電極7が表電極3の上面から裏電極6の下面にかけて断面コ字状に形成されていることにあり、それ以外の構成は基本的に同じである。
すなわち、図5と図6に示すように、絶縁性樹脂層9によって覆われた裏電極6のエッジ部を除く残部が端面電極7によって覆われており、この端面電極7の表面に外部電極8が被着されているため、裏電極6と絶縁性樹脂層9の境界部分(図5,6のP部参照)は端面電極7によって覆われ、裏電極6は外部電極8と絶縁性樹脂層9の境界部分(図5,6のQ部参照)から離れた内部に位置している。また、裏電極6のエッジ部を覆う絶縁性樹脂層9はセラミック基板2の側面の端から端まで形成されており、端面側からスパッタリングして、回り込みやすいCr20%以上のNi−Cr等にて端面電極7を形成するときや、Agペースト等をディップ塗布して端面電極7を形成するときに、突堤状に形成された絶縁性樹脂層9がストッパーとして機能するため、セラミック基板2の裏面に直線性の良い端面電極7が形成される。
このように構成されたチップ抵抗器30においても、第1実施形態例に係るチップ抵抗器1と同様に、一対の裏電極6のエッジ部側がそれぞれ絶縁性樹脂層9によって覆われているため、アウトガスに起因する半田爆ぜの発生や固着性の低下を防止することができると共に、裏電極6とセラミック基板2の境界に沿ってクラックが発生すことを防止できる。また、絶縁性樹脂層9の側面から裏電極6の表面に至る部分の段差を利用して半田接合部の厚みを増大させることができるため、熱応力に起因するクラックや破断等の発生を防止することができる。
さらに、第2実施形態例に係るチップ抵抗器30では、端面電極7が裏電極6のエッジ部を除く部位にも形成されて絶縁性樹脂層9と接続しており、裏電極6と絶縁性樹脂層9の境界部分Pが端面電極7によって完全に覆われているため、硫化ガスが多く存在するような腐食雰囲気で使用された場合でも、裏電極6に含まれる銀(Ag)が硫化ガスと反応して硫化銀を生成することなく、裏電極6の硫化を防止することができる。しかも、絶縁性樹脂層9がセラミック基板2の裏面の短手方向一端部から他端部に亘って帯状に形成されており、端面電極7をスパッタや塗布によって形成するときに、絶縁性樹脂層9がストッパーの機能を果たして直線性の良い端面電極7が形成されるため、端面電極7に被着される外部電極8の形状の直線性を高めることができる。その結果、図6に示すように、セラミック基板2の裏面の長手方向両端部に矩形状の外部電極8を形成することができ、これら外部電極8に対して半田接合されるため、半田接合時のセルフアライメント性が向上する。
なお、外形サイズが小さいチップ抵抗器の場合、樹脂ペーストのスクリーン印刷により所定間隔を存して離反する一対の絶縁性樹脂層9を形成する際に、両絶縁性樹脂層9が印刷のダレによって繋がってしまうこともあるが、その場合でも上記した本発明の作用効果を奏することは可能である。
1,30 チップ抵抗器
2 セラミック基板
3 表電極
4 抵抗体
5 保護層
6 裏電極
7 端面電極7
8 外部電極
9 絶縁性樹脂層
10 回路基板
11 ランド
12 半田
20A 大判基板
20B 短冊状基板
21 1次分割溝
22 2次分割溝
2 セラミック基板
3 表電極
4 抵抗体
5 保護層
6 裏電極
7 端面電極7
8 外部電極
9 絶縁性樹脂層
10 回路基板
11 ランド
12 半田
20A 大判基板
20B 短冊状基板
21 1次分割溝
22 2次分割溝
Claims (1)
- 直方体形状のセラミック基板と、このセラミック基板の表面の長手方向両端部に設けられた一対の表電極と、これら一対の表電極間を接続する抵抗体と、この抵抗体を被覆する保護層と、前記セラミック基板の裏面の長手方向両端部に設けられた一対の裏電極と、前記表電極と前記裏電極を導通する端面電極と、この端面電極を覆う外部電極とを備えたチップ抵抗器において、
前記セラミック基板の裏面に前記裏電極のエッジ部側を直接覆うように一対の絶縁性樹脂層が所定間隔を存して形成されており、前記外部電極が前記裏電極のエッジ部を除く部位に形成されて前記絶縁性樹脂層と接続していると共に、前記裏電極に重なる部分の前記絶縁性樹脂層が前記外部電極の表面よりも前記セラミック基板の厚み方向へ突出していることを特徴とするチップ抵抗器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018232378A JP2019062226A (ja) | 2018-12-12 | 2018-12-12 | チップ抵抗器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018232378A JP2019062226A (ja) | 2018-12-12 | 2018-12-12 | チップ抵抗器 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015096580A Division JP6499007B2 (ja) | 2015-05-11 | 2015-05-11 | チップ抵抗器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2019062226A true JP2019062226A (ja) | 2019-04-18 |
Family
ID=66178618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018232378A Pending JP2019062226A (ja) | 2018-12-12 | 2018-12-12 | チップ抵抗器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2019062226A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08162357A (ja) * | 1994-11-30 | 1996-06-21 | Murata Mfg Co Ltd | セラミック電子部品 |
| JP2003068503A (ja) * | 2001-08-30 | 2003-03-07 | Koa Corp | チップ抵抗器 |
-
2018
- 2018-12-12 JP JP2018232378A patent/JP2019062226A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08162357A (ja) * | 1994-11-30 | 1996-06-21 | Murata Mfg Co Ltd | セラミック電子部品 |
| JP2003068503A (ja) * | 2001-08-30 | 2003-03-07 | Koa Corp | チップ抵抗器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6499007B2 (ja) | チップ抵抗器 | |
| JP7546012B2 (ja) | チップ抵抗器 | |
| JP6933453B2 (ja) | チップ部品、チップ部品の実装構造、チップ抵抗器の製造方法 | |
| JP5115968B2 (ja) | チップ抵抗器の製造方法およびチップ抵抗器 | |
| JP2013074044A (ja) | チップ抵抗器 | |
| JP6181500B2 (ja) | チップ抵抗器およびその製造方法 | |
| WO2014109224A1 (ja) | チップ抵抗器 | |
| WO2020189217A1 (ja) | チップ抵抗器 | |
| JP6159286B2 (ja) | チップ抵抗器及びチップ抵抗器の製造方法 | |
| JP2003282305A (ja) | チップ抵抗器およびその製造方法 | |
| JP7568530B2 (ja) | チップ部品 | |
| JP7117116B2 (ja) | チップ抵抗器 | |
| JP2019062226A (ja) | チップ抵抗器 | |
| JP7678684B2 (ja) | チップ部品の実装構造 | |
| JP7788346B2 (ja) | チップ抵抗器 | |
| JP7662383B2 (ja) | チップ抵抗器 | |
| JP2021005683A (ja) | チップ抵抗器 | |
| JP2017195284A (ja) | 多連チップ抵抗器およびその製造方法 | |
| JP2006186064A (ja) | チップ抵抗器 | |
| JP6688035B2 (ja) | チップ抵抗器 | |
| JP2023157576A (ja) | チップ抵抗器およびチップ抵抗器の製造方法 | |
| WO2022180979A1 (ja) | チップ抵抗器 | |
| JP2009094159A (ja) | チップ抵抗器 | |
| JP2017204500A (ja) | チップ部品およびチップ部品の製造方法 | |
| JP2015041635A (ja) | チップ抵抗器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181212 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190625 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20191217 |