[go: up one dir, main page]

JP2016018870A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2016018870A
JP2016018870A JP2014140183A JP2014140183A JP2016018870A JP 2016018870 A JP2016018870 A JP 2016018870A JP 2014140183 A JP2014140183 A JP 2014140183A JP 2014140183 A JP2014140183 A JP 2014140183A JP 2016018870 A JP2016018870 A JP 2016018870A
Authority
JP
Japan
Prior art keywords
insulating film
gate
gate insulating
semiconductor device
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014140183A
Other languages
English (en)
Other versions
JP6355460B2 (ja
Inventor
秀樹 槇山
Hideki Makiyama
秀樹 槇山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2014140183A priority Critical patent/JP6355460B2/ja
Priority to TW104117671A priority patent/TWI645564B/zh
Priority to KR1020150095325A priority patent/KR20160006116A/ko
Priority to CN201510395071.0A priority patent/CN105261648B/zh
Priority to US14/794,105 priority patent/US20160013207A1/en
Publication of JP2016018870A publication Critical patent/JP2016018870A/ja
Application granted granted Critical
Publication of JP6355460B2 publication Critical patent/JP6355460B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D87/00—Integrated devices comprising both bulk components and either SOI or SOS components on the same substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

【課題】ＳＯＩ基板を用いた半導体装置において、アンテナ効果対策用ダミーフィルセルのゲートリーク電流を低減し、かつ、アンテナ効果を抑制する。
【解決手段】アンテナ効果対策用ダミーフィルセルＤＴのゲート絶縁膜ＧＩＤの厚さを、ＳＯＩトランジスタＣＴのゲート絶縁膜ＧＩＣの厚さよりも厚くすることにより、アンテナ効果対策用ダミーフィルセルＤＴのゲートリーク電流を小さくする。さらに、アンテナ効果対策用ダミーフィルセルＤＴのゲート面積（ゲート長×ゲート幅）をＳＯＩトランジスタＣＴのゲート面積（ゲート長×ゲート幅）よりも大きくすることにより、アンテナ効果対策用ダミーフィルセルＤＴのゲート容量とＳＯＩトランジスタＣＴのゲート容量とをほぼ同じとして、アンテナ効果を抑制する。
【選択図】図２

Description

本発明は半導体装置およびその製造技術に関し、例えばＳＯＩ（Silicon On Insulator）基板を用いた半導体装置およびその製造方法に好適に利用できるものである。
例えば特開２００３−１３３５５９号公報（特許文献１）に、第１の配線層が、不純物拡散領域に、直接か、または、第１の配線層より下層の配線層の配線を介して接続された、少なくとも１つの配線を有し、少なくとも１つの配線の総面積と不純物拡散領域の面積との第１の比を、所定の値以下とする技術が記載されている。
また、特開２００１−２３７３２２号公報（特許文献２）に、自動配置配線方法において、帯電防止の保護回路を有するフィルセルを、セル間に生じた隙間に配置し、ＥＤＡツールにより配線の帯電によるアンテナ効果を検証し、アンテナ効果の防止対策が必要な配線をフィルセルの保護回路に接続する技術が記載されている。
また、特開２０００−１８８３３８号公報（特許文献３）に、一のＭＩＳＦＥＴのゲート絶縁膜として、他のＭＩＳＦＥＴのゲート絶縁膜よりも高誘電率の材料を用い、一のＭＩＳＦＥＴのゲート絶縁膜の電気的膜厚を、他のＭＩＳＦＥＴのゲート絶縁膜の電気的膜厚よりも薄くする技術が記載されている。
特開２００３−１３３５５９号公報 特開２００１−２３７３２２号公報 特開２０００−１８８３３８号公報
基板バイアス制御を行うＳＯＩ基板を用いた半導体装置では、回路セル部に形成された電界効果トランジスタ（以下、ＳＯＩトランジスタと記す）のゲート電極と、回路セル部間のスペースに配置したダミーフィルセル部に形成されたダミーフィルセル（以下、アンテナ効果対策用ダミーフィルセルと記す）のゲート電極とを配線を介して電気的に接続している。これにより、配線などに蓄積された荷電粒子（プラズマ）を分散させて、ＳＯＩトランジスタのゲート絶縁膜に及ぼすアンテナ効果を抑制している。しかしながら、アンテナ効果対策用ダミーフィルセルにおいてゲートリーク電流が発生し、ＳＯＩトランジスタのアクティブ電流が増加するという問題が生じた。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態によれば、回路セル部に形成されたＳＯＩトランジスタのゲート電極と、ダミーフィルセル部に形成されたアンテナ効果対策用ダミーフィルセルのゲート電極とが配線を介して電気的に接続された半導体装置において、アンテナ効果対策用ダミーフィルセルのゲート絶縁膜の厚さを、ＳＯＩトランジスタのゲート絶縁膜の厚さよりも厚くする。さらに、アンテナ効果対策用ダミーフィルセルのゲート面積（ゲート長×ゲート幅）をＳＯＩトランジスタのゲート面積（ゲート長×ゲート幅）よりも大きくする、またはアンテナ効果対策用ダミーフィルセルのゲート絶縁膜に高誘電率膜を用いることにより、アンテナ効果対策用ダミーフィルセルのゲート容量とＳＯＩトランジスタのゲート容量とを同じにする。
一実施の形態によれば、ＳＯＩ基板を用いた半導体装置において、アンテナ効果対策用ダミーフィルセルのゲートリーク電流を低減し、かつ、アンテナ効果を抑制することができる。
実施の形態１による半導体装置の要部平面図である。 実施の形態１による半導体装置の要部断面図である。 実施の形態１による厚膜ゲート絶縁膜を有するＭＩＳトランジスタおよび薄膜ゲート絶縁膜を有するＭＩＳトランジスタのそれぞれのゲート−ソース・ドレイン間に流れるリーク電流（Ｊｇ×Ａｒｅａ）と、ゲート容量（Ｃｇ×Ａｒｅａ）との関係の一例を示すグラフ図である。 実施の形態１によるＳＯＩトランジスタおよびアンテナ効果対策用ダミーフィルセルの寸法の一例を示す概略平面図である。 本発明者らが検討した従来のアンテナ効果対策用ダミーフィルセルを用いた半導体装置の要部平面図である。 本発明者らが検討した保護ダイオードを備える半導体装置の要部断面図である。 実施の形態１による半導体装置の製造工程を示す要部断面図である。 図７に続く、半導体装置の製造工程中の要部断面図である。 図８に続く、半導体装置の製造工程中の要部断面図である。 図９に続く、半導体装置の製造工程中の要部断面図である。 図１０に続く、半導体装置の製造工程中の要部断面図である。 図１１に続く、半導体装置の製造工程中の要部断面図である。 図１２に続く、半導体装置の製造工程中の要部断面図である。 図１３に続く、半導体装置の製造工程中の要部断面図である。 図１４に続く、半導体装置の製造工程中の要部断面図である。 図１５に続く、半導体装置の製造工程中の要部断面図である。 図１６に続く、半導体装置の製造工程中の要部断面図である。 図１７に続く、半導体装置の製造工程中の要部断面図である。 図１８に続く、半導体装置の製造工程中の要部断面図である。 図１９に続く、半導体装置の製造工程中の要部断面図である。 図２０に続く、半導体装置の製造工程中の要部断面図である。 図２１に続く、半導体装置の製造工程中の要部断面図である。 図２２に続く、半導体装置の製造工程中の要部断面図である。 図２３に続く、半導体装置の製造工程中の要部断面図である。 図２４に続く、半導体装置の製造工程中の要部断面図である。 実施の形態２による半導体装置の要部断面図である。
以下の実施の形態において、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
また、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
また、「Ａからなる」、「Ａよりなる」、「Ａを有する」、「Ａを含む」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、以下の実施の形態においては、電界効果トランジスタを代表するＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）をＭＩＳトランジスタと略す。また、以下の実施の形態で用いる図面においては、平面図であっても図面を見易くするためにハッチングを付す場合もある。また、以下の実施の形態を説明するための全図において、同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。以下、本実施の形態を図面に基づいて詳細に説明する。
（実施の形態１）
ＳＯＩ基板を用いた半導体装置では、例えば配線工程のプラズマダメージなどによって配線に蓄積された荷電粒子により、回路セル部に形成されたＳＯＩトランジスタのゲート絶縁膜がダメージを受けて、しきい値電圧などが変動するという問題がある。この現象はアンテナ効果と呼ばれ、アンテナ効果を抑制することが半導体装置の信頼性を向上させる上で重要となっている。
そこで、回路セル部に形成されたＳＯＩトランジスタのゲート電極と、ダミーフィルセル部に形成されたアンテナ効果対策用ダミーフィルセルのゲート電極とを配線を介して電気的に接続して、配線などに蓄積された荷電粒子を分散させることにより、アンテナ効果を抑制している。しかしながら、アンテナ効果対策用ダミーフィルセルにおいてゲートリーク電流が発生し、ＳＯＩトランジスタのアクティブ電流が増加するという問題が生じた。
＜半導体装置の構造＞
実施の形態１による半導体装置の構造を図１および図２を用いて説明する。図１は、実施の形態１による半導体装置の要部平面図、図２は、実施の形態１による半導体装置の要部断面図である。図２には、半導体装置に形成される種々の素子のうち、回路セル部に形成されたｎチャネル型ＳＯＩトランジスタＣＴと、ダミーフィルセル部に形成されたアンテナ効果対策用ダミーフィルセルＤＴとを例示する。ダミーフィルセル部とは、本来回路動作に寄与する半導体素子が配置されていない領域、または他の領域と比べて回路動作に寄与する半導体素子が少ない領域であるが、半導体装置全体においてパターン密度の疎密を少なくするために、複数のダミーフィルセル（ダミーフィル、ダミーパターン、ダミーセル）が配置されている領域を言う。
ＳＯＩトランジスタＣＴおよびアンテナ効果対策用ダミーフィルセルＤＴは、単結晶シリコンからなる半導体基板ＳＢと、半導体基板ＳＢ上に形成された酸化シリコンからなる絶縁膜（埋め込み絶縁膜、埋め込み酸化膜、ＢＯＸ（Buried Oxide）膜）ＢＸと、絶縁層ＢＸ上に形成された単結晶シリコンからなる半導体層（ＳＯＩ層、シリコン層）ＳＬとからなるＳＯＩ基板の主面に形成されている。半導体基板ＳＢは、絶縁層ＢＸとそれよりも上の構造とを支持する支持基板である。絶縁膜ＢＸの厚さは、例えば１０〜２０ｎｍ程度、半導体層ＳＬの厚さは、例えば１０〜２０ｎｍ程度である。
半導体基板ＳＢには、ｐ型のウェルＷＥＬが形成されており、給電部からウェルＷＥＬに電圧が印加される。さらに、回路セル部、ダミーフィルセル部および給電部を互いに分離するように、また、回路セル部およびダミーフィルセル部のそれぞれにおいては、隣り合う素子形成領域の間を分離するように複数の素子分離部ＳＴＩが形成されている。
回路セル部の半導体層ＳＬ上に、ＳＯＩトランジスタＣＴのゲート絶縁膜ＧＩＣと、ゲート絶縁膜ＧＩＣ上にＳＯＩトランジスタＣＴのゲート電極ＧＥＣが形成されている。また、同様に、ダミーフィルセル部の半導体層ＳＬ上に、アンテナ効果対策用ダミーフィルセルＤＴのゲート絶縁膜ＧＩＤと、ゲート絶縁膜ＧＩＤ上にアンテナ効果対策用ダミーフィルセルＤＴのゲート電極ＧＥＤが形成されている。
ゲート絶縁膜ＧＩＣ，ＧＩＤは、例えば酸化シリコン膜または酸窒化シリコン膜により形成されている。しかし、アンテナ効果対策用ダミーフィルセルＤＴのゲート絶縁膜ＧＩＤの厚さが、ＳＯＩトランジスタＣＴのゲート絶縁膜ＧＩＣの厚さよりも厚くなっている。アンテナ効果対策用ダミーフィルセルＤＴのゲート絶縁膜ＧＩＤの厚さは、例えば７〜８ｎｍ程度であり、ＳＯＩトランジスタＣＴのゲート絶縁膜ＧＩＣの厚さは、例えば２〜３ｎｍ程度である。
また、ゲート電極ＧＥＣ，ＧＥＤは導電膜、例えば多結晶シリコン膜（ポリシリコン膜、ドープトポリシリコン膜）により形成されている。他の形態として、ゲート電極ＧＥＣ，ＧＥＤに、金属膜または金属伝導を示す金属化合物膜、例えば窒化チタン膜を用いることもできる。しかし、アンテナ効果対策用ダミーフィルセルＤＴのゲート幅とＳＯＩトランジスタＣＴのゲート幅とは同じであるが、アンテナ効果対策用ダミーフィルセルＤＴのゲート長は、ＳＯＩトランジスタＣＴのゲート長よりも大きく、アンテナ効果対策用ダミーフィルセルＤＴのゲート面積が、ＳＯＩトランジスタＣＴのゲート面積よりも大きくなっている。アンテナ効果対策用ダミーフィルセルＤＴのゲート幅とＳＯＩトランジスタＣＴのゲート幅は、例えば０．５μｍ程度であり、アンテナ効果対策用ダミーフィルセルＤＴのゲート長は、例え０．２１μｍ程度であり、ＳＯＩトランジスタＣＴのゲート長は、例えば０．０６μｍ程度である。
すなわち、実施の形態１では、アンテナ効果対策用ダミーフィルセルＤＴのゲートリーク電流を小さくするために、アンテナ効果対策用ダミーフィルセルＤＴのゲート絶縁膜ＧＩＤの厚さを、ＳＯＩトランジスタＣＴのゲート絶縁膜ＧＩＣの厚さよりも厚くする。しかし、アンテナ効果を抑制するために、アンテナ効果対策用ダミーフィルセルＤＴのゲート面積を、ＳＯＩトランジスタＣＴのゲート面積よりも大きくして、アンテナ効果対策用ダミーフィルセルＤＴのゲート容量とＳＯＩトランジスタＣＴのゲート容量とをほぼ同じにしている。実施の形態１によるゲート絶縁膜ＧＩＣ，ＧＩＤのゲートリーク電流およびゲート面積については、後記図３を用いて後に詳細に説明する。
ゲート電極ＧＥＣの下方の半導体層ＳＬが、ＳＯＩトランジスタＣＴのチャネルが形成される領域となる。また、ゲート電極ＧＥＣの側壁には、オフセットスペーサＯＦＣを介してサイドウォールＳＷＣが形成されている。同様に、ゲート電極ＧＥＤの下方の半導体層ＳＬが、アンテナ効果対策用ダミーフィルセルＤＴのチャネルが形成される領域となる。また、ゲート電極ＧＥＤの側壁には、オフセットスペーサＯＦＤを介してサイドウォールＳＷＤが形成されている。オフセットスペーサＯＦＣ，ＯＦＤおよびサイドウォールＳＷＣ，ＳＷＤは絶縁膜からなる。オフセットスペーサＯＦＣ，ＯＦＤは、例えば酸化シリコン膜からなり、サイドウォールＳＷＣ，ＳＷＤは、例えば窒化シリコン膜からなる。
半導体層ＳＬのうち、回路セル部ではゲート電極ＧＥＣ、オフセットスペーサＯＦＣおよびサイドウォールＳＷＣで覆われていない領域上、およびダミーフィルセル部ではゲート電極ＧＥＤ、オフセットスペーサＯＦＤおよびサイドウォールＳＷＤで覆われていない領域上には、エピタキシャル層ＥＰが選択的に形成されている。従って、ＳＯＩトランジスタＣＴのゲート電極ＧＥＣの両側（ゲート長方向の両側）に、オフセットスペーサＯＦＣおよびサイドウォールＳＷＣを介してエピタキシャル層ＥＰが形成されている。同様に、アンテナ効果対策用ダミーフィルセルＤＴのゲート電極ＧＥＤの両側（ゲート長方向の両側）に、オフセットスペーサＯＦＤおよびサイドウォールＳＷＤを介してエピタキシャル層ＥＰが形成されている。
ＳＯＩトランジスタＣＴのゲート電極ＧＥＣの両側（ゲート長方向の両側）の半導体層ＳＬおよびエピタキシャル層ＥＰには、ＳＯＩトランジスタＣＴのソース・ドレイン用半導体領域ＳＤＣが形成されている。すなわち、オフセットスペーサＯＦＣおよびサイドウォールＳＷＣの下方の半導体層ＳＬで、チャネルを挟んで互いに離間する領域に一対のソース・ドレイン用半導体領域ＳＤＣが形成されている。同様に、アンテナ効果対策用ダミーフィルセルＤＴのゲート電極ＧＥＤの両側（ゲート長方向の両側）の半導体層ＳＬおよびエピタキシャル層ＥＰには、アンテナ効果対策用ダミーフィルセルＤＴのソース・ドレイン用半導体領域ＳＤＤが形成されている。すなわち、オフセットスペーサＯＦＤおよびサイドウォールＳＷＤの下方の半導体層ＳＬで、チャネルを挟んで互いに離間する領域に一対のソース・ドレイン用半導体領域ＳＤＤが形成されている。
回路セル部のソース・ドレイン用半導体領域ＳＤＣの上部（表層部）、ダミーフィルセル部のソース・ドレイン用半導体領域ＳＤＤの上部（表層部）および給電部のウェルＷＥＬの上部（表層部）には、金属と半導体層との反応層（化合物層）である金属シリサイド層ＭＳが形成されている。金属シリサイド層ＭＳは、例えばコバルトシリサイド層、ニッケルシリサイド層またはニッケル白金シリサイド層などである。また、ゲート電極ＧＥＣ，ＧＥＤが多結晶シリコン膜からなる場合は、ＳＯＩトランジスタＣＴのゲート電極ＧＥＣおよびアンテナ効果対策用ダミーフィルセルＤＴのゲート電極ＧＥＤの上部にも金属シリサイド層ＭＳが形成される。
ＳＯＩ基板上には、ゲート電極ＧＥＣ，ＧＥＤ、オフセットスペーサＯＦＣ，ＯＦＤ、サイドウォールＳＷＣ，ＳＷＤおよび金属シリサイド層ＭＳなどを覆うように、層間絶縁膜ＩＬが形成されている。層間絶縁膜ＩＬには、例えばＳＯＩトランジスタＣＴのゲート電極ＧＥＣの上部、アンテナ効果対策用ダミーフィルセルＤＴのゲート電極ＧＥＤの上部および給電部のウェルＷＥＬの上部に形成された金属シリサイド層ＭＳに達するコンタクトホールＣＮＴが形成されている。図示は省略するが、ＳＯＩトランジスタＣＴのソース・ドレイン用半導体領域ＳＤＣの上部およびアンテナ効果対策用ダミーフィルセルＤＴのソース・ドレイン用半導体領域ＳＤＤの上部に形成された金属シリサイド層ＭＳに達するコンタクトホールＣＮＴも形成されている。このコンタクトホールＣＮＴの内部には、例えばタングステンからなるコンタクトプラグＣＰが形成されている。
また、層間絶縁膜ＩＬ上には、銅またはアルミニウムからなる配線Ｍ１が形成されており、配線Ｍ１によって、ＳＯＩトランジスタＣＴのゲート電極ＧＥＣと、アンテナ効果対策用ダミーフィルセルＤＴのゲート電極ＧＥＤとが電気的に接続されている。
なお、図１に示すように、アンテナ効果対策用ダミーフィルセルＤＴは、ダミーフィルセル部に形成された他のダミーフィルセルと同様に、ゲート電極ＧＥＤにＨｉｇｈ（例えば高電圧（Ｖｄｄ））またはＬｏｗ（例えば低電圧（Ｖｓｓ））の入力電圧（Ｖｉｎ）が印加されても、動作しない構成となっている。
前述したように、アンテナ効果対策用ダミーフィルセルＤＴのゲート絶縁膜ＧＩＤの厚さを、ＳＯＩトランジスタＣＴのゲート絶縁膜ＧＩＣの厚さよりも厚くすることにより、アンテナ効果対策用ダミーフィルセルＤＴのゲートリーク電流（ゲート電極ＧＥＤとソース・ドレイン用半導体領域ＳＤＤとの間を流れるリーク電流）を小さくすることができる。
しかしながら、一般に、ＭＩＳトランジスタのゲート絶縁膜の厚さが厚くなると、単位面積当たりのゲートリーク電流は小さくなるが、単位面積当たりのゲート容量が小さくなる。従って、アンテナ効果対策用ダミーフィルセルＤＴのゲート絶縁膜ＧＩＤの厚さをＳＯＩトランジスタＣＴのゲート絶縁膜ＧＩＣの厚さよりも厚くすると、アンテナ効果対策用ダミーフィルセルＤＴの単位面積当たりのゲート容量がＳＯＩトランジスタＣＴの単位面積当たりのゲート容量よりも小さくなる。このため、ＳＯＩトランジスタＣＴへ荷電粒子が溜まりやすくなり、アンテナ効果を抑制することができなくなる。
そこで、アンテナ効果対策用ダミーフィルセルＤＴのゲート容量とＳＯＩトランジスタＣＴのゲート容量とをほぼ同じにする必要がある。実施の形態１では、アンテナ効果対策用ダミーフィルセルＤＴのゲート面積をＳＯＩトランジスタＣＴのゲート面積よりも大きくすることによって、アンテナ効果対策用ダミーフィルセルＤＴのゲート容量とＳＯＩトランジスタＣＴのゲート容量とをほぼ同じにしている。これにより、アンテナ効果対策用ダミーフィルセルＤＴのゲートリーク電流を小さくすると同時に、アンテナ効果の抑制を図ることができる。
ここで、ＭＩＳトランジスタのゲートリーク電流に及ぼすゲート面積（ゲート長×ゲート幅）の影響について説明する。なお、以下の説明では、ゲート絶縁膜の厚さが２〜３ｎｍ程度の相対的に薄いゲート絶縁膜を薄膜ゲート絶縁膜と言い、ゲート絶縁膜の厚さが７〜８ｎｍ程度の相対的に厚いゲート絶縁膜を厚膜ゲート絶縁膜と言う。
ＭＩＳトランジスタの単位面積当たりのゲートリーク電流（Ｊｇ）は、薄膜ゲート絶縁膜の方が厚膜ゲート絶縁膜よりも大きい（Ｊｇ（薄膜ゲート絶縁膜）＞Ｊｇ（厚膜ゲート絶縁膜））。また、ＭＩＳトランジスタの単位面積当たりのゲート容量（Ｃｇ）は、薄膜ゲート絶縁膜の方が厚膜ゲート絶縁膜よりも大きい（Ｃｇ（薄膜ゲート絶縁膜）＞Ｃｇ（厚膜ゲート絶縁膜））。このため、薄膜ゲート絶縁膜を有するＭＩＳトランジスタのゲート容量と厚膜ゲート絶縁膜を有するＭＩＳトランジスタのゲート容量とを同じにするには、厚膜ゲート絶縁膜を有するＭＩＳトランジスタのゲート面積を、薄膜ゲート絶縁膜を有するＭＩＳトランジスタのゲート面積よりも大きくする必要がある。
例えば薄膜ゲート絶縁膜を有するＭＩＳトランジスタの単位面積当たりのゲート容量（Ｃｇ）が１０ｐＦ／ｃｍ２、厚膜ゲート絶縁膜を有するＭＩＳトランジスタの単位面積当たりのゲート容量（Ｃｇ）が５ｐＦ／ｃｍ２の場合は、薄膜ゲート絶縁膜を有するＭＩＳトランジスタのゲート面積（ゲート長×ゲート幅）を２ｃｍ２、厚膜ゲート絶縁膜を有するＭＩＳトランジスタのゲート面積（ゲート長×ゲート幅）を４ｃｍ２とする必要がある。これにより、薄膜ゲート絶縁膜を有するＭＩＳトランジスタのゲート容量と厚膜ゲート絶縁膜を有するＭＩＳトランジスタのゲート容量とを同じとすることができる。
そして、このときの薄膜ゲート絶縁膜を有するＭＩＳトランジスタのゲートリーク電流（Ｉｇ）および厚膜ゲート絶縁膜を有するＭＩＳトランジスタのゲートリーク電流（Ｉｇ）は、
Ｉｇ（薄膜ゲート絶縁膜）＝Ｊｇ（薄膜ゲート絶縁膜）×２ｃｍ２
Ｉｇ（厚膜ゲート絶縁膜）＝Ｊｇ（厚膜ゲート絶縁膜）×４ｃｍ２
となる。
一般に、７〜８ｎｍ程度の厚膜ゲート絶縁膜を有するＭＩＳトランジスタの単位面積当たりのゲートリーク電流（Ｊｇ）は、２〜３ｎｍ程度の薄膜ゲート絶縁膜を有するＭＩＳトランジスタの単位面積当たりのゲートリーク電流（Ｊｇ）よりも桁単位で減少する。そのため、厚膜ゲート絶縁膜を有するＭＩＳトランジスタのゲート面積を、薄膜ゲート絶縁膜を有するＭＩＳトランジスタのゲート面積よりも２〜４倍程度大きくしても、厚膜ゲート絶縁膜を有するＭＩＳトランジスタのゲートリーク電流（Ｉｇ）は、薄膜ゲート絶縁膜を有するＭＩＳトランジスタのゲートリーク電流（Ｉｇ）よりも著しく減少する。
図３は、厚膜ゲート絶縁膜を有するＭＩＳトランジスタおよび薄膜ゲート絶縁膜を有するＭＩＳトランジスタのそれぞれのゲート−ソース・ドレイン間に流れるリーク電流（Ｊｇ×Ａｒｅａ）と、ゲート容量（Ｃｇ×Ａｒｅａ）との関係の一例を示すグラフ図である。ここで、Ｊｇは、ＭＩＳトランジスタの単位面積当たりのゲートリーク電流、Ｃｇは、ＭＩＳトランジスタの単位面積当たりのゲート容量、Ａｒｅａは、ＭＩＳトランジスタのゲート面積である。
図３に示すように、ゲート容量がほぼ同じである薄膜ゲート絶縁膜（例えばＴｏｘ＝２．３ｎｍ）を有するＭＩＳトランジスタと、厚膜ゲート絶縁膜（例えばＴｏｘ＝７．４ｎｍ）を有するＭＩＳトランジスタとを比較すると、前者に比べて後者の方が、６桁以上ゲートリーク電流（Ｉｇ＝Ｊｇ×Ａｒｅａ）が減少していることが分かる。
すなわち、実施の形態１においては、アンテナ効果対策用ダミーフィルセルＤＴのゲート絶縁膜ＧＩＤの厚さを７〜８ｎｍ、ＳＯＩトランジスタＣＴのゲート絶縁膜ＧＩＣの厚さを２〜３ｎｍとしている。しかし、アンテナ効果対策用ダミーフィルセルＤＴのゲート容量とＳＯＩトランジスタＣＴのゲート容量とをほぼ同じにするために、アンテナ効果対策用ダミーフィルセルＤＴのゲート面積をＳＯＩトランジスタＣＴのゲート面積よりも２〜４倍程度大きくしたとしても、アンテナ効果対策用ダミーフィルセルＤＴのゲートリーク電流（Ｉｇ）は６桁〜８桁程度減少する。
図４は、実施の形態１によるＳＯＩトランジスタおよびアンテナ効果対策用ダミーフィルセルの寸法の一例を示す概略平面図である。
ＳＯＩトランジスタＣＴのゲート絶縁膜ＧＩＣの厚さ（Ｔｏｘ１）は２．０ｎｍ、ゲート長（Ｌｇ１）は０．０６μｍ、ゲート幅（Ｗｇ１）は０．５μｍである。従って、ＳＯＩトランジスタＣＴのゲート容量（Ｃｏｘ１）は、
Ｃｏｘ１＝εｏｘ×Ｌｇ１×Ｗｇ１／Ｔｏｘ１
＝εｏｘ×０．０６（μｍ）×０．５（μｍ）／２（ｎｍ）
＝εｏｘ×０．０１５×１０−３（ｍ）
となる。
一方、アンテナ効果対策用ダミーフィルセルＤＴのゲート絶縁膜ＧＩＤの厚さ（Ｔｏｘ２）は７．０ｎｍ、ゲート長（Ｌｇ２）は０．２１μｍ、ゲート幅（Ｗｇ２）は０．５μｍである。従って、アンテナ効果対策用ダミーフィルセルＤＴのゲート容量（Ｃｏｘ２）は、
Ｃｏｘ２＝εｏｘ×Ｌｇ２×Ｗｇ２／Ｔｏｘ２
＝εｏｘ×０．２１（μｍ）×０．５（μｍ）／７（ｎｍ）
＝εｏｘ×０．０１５×１０−３（ｍ）
となり、ＳＯＩトランジスタＣＴのゲート容量（Ｃｏｘ１）と同じになる。
なお、上記説明では、アンテナ効果対策用ダミーフィルセルＤＴのゲート長を大きくすることにより、ＳＯＩトランジスタＣＴのゲート面積よりもアンテナ効果対策用ダミーフィルセルＤＴのゲート面積を大きくした例を示したが、ゲート幅を大きくすることにより、アンテナ効果対策用ダミーフィルセルＤＴのゲート面積を大きくしてもよい。または、ゲート長およびゲート幅を大きくすることにより、アンテナ効果対策用ダミーフィルセルＤＴのゲート面積を大きくしてもよい。
図５は、本発明者らが検討した従来のアンテナ効果対策用ダミーフィルセルを用いた半導体装置の要部平面図である。
図５に示すように、従来のアンテナ効果対策用ダミーフィルセルＤＴＡは、他のダミーフィルセルと同じ寸法で形成されている。また、ダミーフィルセル部では、アンテナ効果対策用ダミーフィルセルＤＴＡを含む全ダミーフィルセルのゲート電極は、互いに所定の間隔を有して配置されており、アンテナ効果対策用ダミーフィルセルＤＴＡを含む全ダミーフィルセルの占有率は１００％ではない。
従って、前記図１に示したように、アンテナ効果対策用ダミーフィルセルＤＴのゲート長を長くしても、ダミーフィルセル部全体の面積を大きくする必要がないので、半導体装置の面積を増大させることはない。
図６は、本発明者らが検討した保護ダイオードを備える半導体装置の要部断面図である。図中、符号ＮＷＥＬはｎ型ウェル、ＰＷＥＬはｐ型ウェルを示している。
アンテナ効果を抑制するために、前記図１に示したアンテナ効果対策用ダミーフィルセルＤＴに代えて、ダミーフィルセル部に保護ダイオードＤＤを配置することもできる。しかし、保護ダイオードＤＤを配置した場合は、給電部から基板バイアスを印加する際に、保護ダイオードＤＤを介してＳＯＩトランジスタＣＴのゲート電圧が変動する虞がある。これに対して、実施の形態１によるアンテナ効果対策用ダミーフィルセルＤＴでは、このようなＳＯＩトランジスタＣＴのゲート電圧の変動は生じないという利点がある。
このように、実施の形態１によれば、アンテナ効果対策用ダミーフィルセルＤＴのゲート絶縁膜ＧＩＤの厚さを、ＳＯＩトランジスタＣＴのゲート絶縁膜ＧＩＣの厚さよりも厚くすることにより、アンテナ効果対策用ダミーフィルセルＤＴのゲートリーク電流を小さくすることができる。さらに、アンテナ効果対策用ダミーフィルセルＤＴのゲート面積を、ＳＯＩトランジスタＣＴのゲート面積よりも大きくして、アンテナ効果対策用ダミーフィルセルＤＴのゲート容量と、ＳＯＩトランジスタＣＴのゲート容量とをほぼ同じとすることにより、アンテナ効果を抑制することができる。従って、ＳＯＩ基板を用いた半導体装置において、アンテナ効果対策用ダミーフィルセルＤＴのゲートリーク電流を低減し、かつ、アンテナ効果を抑制することができる。
＜半導体装置の製造方法＞
次に、実施の形態１による半導体装置の製造方法を図７〜図２５を用いて工程順に説明する。図７〜図２５は、実施の形態１による半導体装置の製造工程中の要部断面図である。
実施の形態１では、ＳＯＩトランジスタ（ｎチャネル型ＳＯＩトランジスタまたはｐチャネル型ＳＯＩトランジスタ）が形成される領域をＳＯＩ領域１Ａと呼び、バルクトランジスタ（ｎチャネル型バルクトランジスタまたはｐチャネル型バルクトランジスタ）が形成される領域をバルク領域１Ｃと呼ぶ。ＳＯＩ領域１Ａでは、ＳＯＩトランジスタが半導体基板と、半導体基板上の絶縁膜と、絶縁膜上の半導体層とから構成されるＳＯＩ基板の主面に形成され、バルク領域１Ｃでは、バルクトランジスタが半導体基板の主面に形成される。さらに、アンテナ効果対策用ダミーフィルセルが形成される領域をダミーフィルセル領域１Ｂと呼び、給電部が形成される領域を給電領域１Ｄと呼ぶ。
なお、ここでは、ｎチャネル型ＳＯＩトランジスタおよびｎチャネル型バルクトランジスタの製造について説明し、ｐチャネル型ＳＯＩトランジスタおよびｐチャネル型バルクトランジスタの製造については省略する。また、アンテナ効果対策用ダミーフィルセルのゲート絶縁膜とバルクトランジスタのゲート絶縁膜とを同時に形成する例について説明するが、これに限定されるものではない。すなわち、バルクトランジスタのゲート絶縁膜を形成する工程と異なる工程においてアンテナ効果対策用ダミーフィルセルのゲート絶縁膜を形成することもできる。しかし、アンテナ効果対策用ダミーフィルセルのゲート絶縁膜とバルクトランジスタのゲート絶縁膜とを同時に形成すれば、製造工程数の増加を抑えることができるという利点がある。また、実施の形態１において用いる断面図では、図を分かりやすくするために、各膜のそれぞれの膜厚の大小関係を正確には示していない。
まず、図７に示すように、上方に絶縁膜ＢＸおよび半導体層ＳＬが積層された半導体基板ＳＢを用意する。半導体基板ＳＢは単結晶Ｓｉ（シリコン）からなる支持基板であり、半導体基板ＳＢ上の絶縁膜ＢＸは酸化シリコンからなり、絶縁膜ＢＸ上の半導体層ＳＬは１〜１０Ωｃｍ程度の抵抗を有する単結晶シリコンからなる。絶縁膜ＢＸの厚さは、例えば１０〜２０ｎｍ程度であり、半導体層ＳＬの厚さは、例えば１０〜２０ｎｍ程度である。
ＳＯＩ基板は、例えばＳＩＭＯＸ（Silicon Implanted Oxide）法または貼り合わせ法により形成することができる。ＳＩＭＯＸ法では、Ｓｉ（シリコン）からなる半導体基板の主面に高いエネルギーでＯ２（酸素）をイオン注入し、その後の熱処理でＳｉ（シリコン）とＯ２（酸素）とを結合させ、半導体基板の主面よりも少し深い位置に埋め込み酸化膜（ＢＯＸ膜）を形成することで、ＳＯＩ基板は形成される。また、貼り合わせ法では、上面に酸化膜（ＢＯＸ膜）を形成したＳｉ（シリコン）からなる半導体基板と、もう１枚のＳｉ（シリコン）からなる半導体基板とを高熱および圧力を加えることで接着して貼り合わせた後、片側の半導体基板を研磨して薄膜化することで、ＳＯＩ基板は形成される。
次に、図８に示すように、ＳＯＩ基板にＳＴＩ（Shallow Trench Isolation）構造を有する絶縁膜からなる素子分離部ＳＴＩを形成する。
素子分離部ＳＴＩを形成する工程では、まず、半導体層ＳＬ上に窒化シリコンからなるハードマスクパターンを形成し、このハードマスクパターンをマスクとしてドライエッチングを行うことで、半導体層ＳＬの上面から半導体基板ＳＢの途中深さまで達する複数の溝を形成する。複数の溝は、半導体層ＳＬ、絶縁膜ＢＸおよび半導体基板ＳＢを開口して形成されている。続いて、複数の溝の内側にライナー酸化膜を形成した後、複数の溝の内部を含む半導体層ＳＬ上に、例えば酸化シリコンからなる絶縁膜を、例えばＣＶＤ（Chemical Vapor Deposition）法により形成する。続いて、この絶縁膜の上面を、例えばＣＭＰ（Chemical Mechanical Polishing）法により研磨して、複数の溝の内部に絶縁膜を残す。その後、ハードマスクパターンを除去する。これにより、素子分離部ＳＴＩが形成される。
素子分離部ＳＴＩは、複数の活性領域同士を分離する不活性領域である。つまり、活性領域の平面視における形状は、素子分離部ＳＴＩに囲まれることで規定されている。また、ＳＯＩ領域１Ａ、ダミーフィルセル領域１Ｂ、バルク領域１Ｃおよび給電領域１Ｄの互いの間を分離するように複数の素子分離部ＳＴＩが形成されており、ＳＯＩ領域１Ａおよびバルク領域１Ｃのそれぞれにおいては、隣り合う素子形成領域の間を分離するように複数の素子分離部ＳＴＩが形成されている。
次に、図９に示すように、例えば熱酸化法により半導体層ＳＬ上に、例えば酸化シリコンからなる絶縁膜ＯＸを形成する。なお、上述した窒化シリコンからなるハードマスクパターンの一部を残すことにより、絶縁膜ＯＸを形成してもよい。
続いて、ＳＯＩ領域１Ａ、ダミーフィルセル領域１Ｂおよび給電領域１Ｄに、絶縁膜ＯＸ、半導体層ＳＬおよび絶縁膜ＢＸを介してｐ型不純物をイオン注入することにより、半導体基板ＳＢの所望領域に選択的にｐ型ウェルＰＷ１を形成する。さらに、ＳＯＩ領域１Ａおよびダミーフィルセル領域１Ｂに、絶縁膜ＯＸ、半導体層ＳＬおよび絶縁膜ＢＸを介して所定の不純物をイオン注入することにより、半導体基板ＳＢの所望領域に選択的にしきい電圧制御拡散領域Ｅ１を形成する。
続いて、バルク領域１Ｃに、絶縁膜ＯＸ、半導体層ＳＬおよび絶縁膜ＢＸを介してｐ型不純物をイオン注入することにより、半導体基板ＳＢの所望領域に選択的にｐ型ウェルＰＷ２を形成し、さらに、所定の不純物をイオン注入することにより、半導体基板ＳＢの所望領域に選択的にしきい電圧制御拡散領域Ｅ２を形成する。
次に、図１０に示すように、例えばリソグラフィ技術によりＳＯＩ領域１Ａおよびダミーフィルセル領域１Ｂに、フォトレジストパターンＲＰ１を形成する。具体的には、ＳＯＩ基板上にフォトレジスト膜を塗布し、バルク領域１Ｃおよび給電領域１Ｄを開口するようなフォトレジストパターンＲＰ１を形成する。このとき、バルク領域１Ｃと他の領域（ＯＩ領域１Ａまたはダミーフィルセル領域１Ｂ）との境界および給電領域１Ｄと他の領域ＯＩ領域１Ａまたはダミーフィルセル領域１Ｂ）との境界の素子分離部ＳＴＩにかかるようにフォトレジストパターンＲＰ１を形成する。
次に、図１１に示すように、例えばフッ酸洗浄によりバルク領域１Ｃおよび給電領域１Ｄの絶縁膜ＯＸを除去する。このとき、バルク領域１Ｃおよび給電領域１Ｄの素子分離部ＳＴＩの上部の一部も削れるので、バルク領域１Ｃおよび給電領域１Ｄにおいて、半導体基板ＳＢと素子分離部ＳＴＩとの段差を調整することが可能であり、かつ、フォトレジストパターンＲＰ１の境界部に発生する素子分離部ＳＴＩ上の段差をなだらかにすることが可能である。
続いて、例えばドライエッチング法により絶縁膜ＢＸをストッパーとしてバルク領域１Ｃおよび給電領域１Ｄの半導体層ＳＬを選択的に除去した後、フォトレジストパターンＲＰ１を除去する。その後、必要があれば、例えばフッ酸洗浄によりバルク領域１Ｃおよび給電領域１Ｄの絶縁膜ＢＸを除去した後、例えば熱酸化法により半導体基板ＳＢ上に、例えば１０ｎｍ程度の熱酸化膜を形成し、その形成された熱酸化膜を除去する、犠牲酸化法を用いてもよい。これにより、半導体層ＳＬを除去したドライエッチングによって半導体基板ＳＢに導入されたダメージ層を除去することができる。
以上の工程を経て形成された各領域においては、ＳＯＩ領域１Ａおよびダミーフィルセル領域１Ｂの半導体層ＳＬの上面と、バルク領域１Ｃおよび給電領域１Ｄの半導体基板ＳＢの上面との段差が２０ｎｍ程度と小さい。これは、後のゲート電極となる多結晶シリコン膜の堆積および加工において、ＳＯＩトランジスタとアンテナ効果対策用ダミーフィルセルとバルクトランジスタとを同一の工程で形成することを可能にし、段差部の加工残りまたはゲート電極の断線の防止などに対して有効となる。
次に、図１２に示すように、ＳＯＩ領域１Ａの半導体層ＳＬ上にゲート絶縁膜Ｆ１を形成し、ダミーフィルセル領域１Ｂの半導体層ＳＬ上、並びにバルク領域１Ｃおよび給電領域１Ｄの半導体基板ＳＢ上にゲート絶縁膜Ｆ２を形成する。ゲート絶縁膜Ｆ１の厚さは、例えば２〜３ｎｍ程度、ゲート絶縁膜Ｆ２の厚さは、例えば７〜８ｎｍ程度である。
ＳＯＩ領域１Ａのゲート絶縁膜Ｆ１、並びにダミーフィルセル領域１Ｂ、バルク領域１Ｃおよび給電領域１Ｄのゲート絶縁膜Ｆ２は、具体的には以下のようにして形成する。
まず、例えばフッ酸洗浄によりダミーフィルセル領域１Ｂに露出している絶縁膜ＯＸ、並びにバルク領域１Ｃおよび給電領域１Ｄに露出している絶縁膜ＢＸを除去して、ダミーフィルセル領域１Ｂの半導体層ＳＬの上面、並びにバルク領域１Ｃおよび給電領域１Ｄの半導体基板ＳＢの上面を露出させる。続いて、例えば熱酸化法によりダミーフィルセル領域１Ｂの半導体層ＳＬ上、並びにバルク領域１Ｃおよび給電領域１Ｄの半導体基板ＳＢ上に、例えば７．５ｎｍ程度の厚さの熱酸化膜を形成する。
このとき、ＳＯＩ領域１Ａも同様に絶縁膜ＯＸが除去され、半導体層ＳＬ上に、例えば７．５ｎｍ程度の厚さの熱酸化膜が形成される。これを、例えばリソグラフィ技術およびフッ酸洗浄により選択的に除去した後、エッチング残渣およびエッチング液などを除去するために洗浄を行う。その後、例えば熱酸化法によりＳＯＩ領域１Ａの半導体層ＳＬ上に、例えば２ｎｍ程度の厚さの熱酸化膜を形成する。これにより、ＳＯＩ領域１Ａの半導体層ＳＬ上に、２ｎｍ程度の厚さの熱酸化膜からなるゲート絶縁膜Ｆ１が形成され、ダミーフィルセル領域１Ｂの半導体層ＳＬ上、並びにバルク領域１Ｃおよび給電領域１Ｄの半導体基板ＳＢ上に、７．５ｎｍ程度の厚さの熱酸化膜からなるゲート絶縁膜Ｆ２が形成される。
なお、これら２ｎｍ程度の厚さの熱酸化膜および７．５ｎｍ程度の厚さの熱酸化膜の上面をＮＯガスにより窒化することにより、０．２ｎｍ程度の窒化膜を熱酸化膜の上面に積層形成してもよい。この場合は、ＳＯＩ領域１Ａの半導体層ＳＬ上に、窒化膜／熱酸化膜からなるゲート絶縁膜Ｆ１、ダミーフィルセル領域１Ｂ、バルク領域１Ｃおよび給電領域１Ｄの半導体基板ＳＢ上に、窒化膜／熱酸化膜からなるゲート絶縁膜Ｆ２が形成される。
このようにして、ＳＯＩトランジスタのゲート絶縁膜Ｆ１よりも、アンテナ効果対策用ダミーフィルセルのゲート絶縁膜Ｆ２を厚く形成することができる。これにより、アンテナ効果対策用ダミーフィルセルのゲートリーク電流を低減することができる。
次に、図１３に示すように、例えばＣＶＤ法により半導体基板ＳＢ上に、多結晶シリコン膜Ｇ１、酸化シリコン膜Ｄ１および窒化シリコン膜Ｄ２を順に積層する。多結晶シリコン膜Ｇ１の厚さは、例えば５０ｎｍ程度、酸化シリコン膜Ｄ１の厚さは、例えば３０ｎｍ、窒化シリコン膜Ｄ２の厚さは、例えば４０ｎｍ程度である。
次に、図１４に示すように、例えばリソグラフィ技術および異方性ドライエッチング法により窒化シリコン膜Ｄ２、酸化シリコン膜Ｄ１および多結晶シリコン膜Ｇ１を順次加工して、ＳＯＩ領域１ＡにＳＯＩトランジスタの酸化シリコン膜Ｄ１および窒化シリコン膜Ｄ２からなるゲート保護膜ＧＤ、並びに多結晶シリコン膜Ｇ１からなるゲート電極ＧＥ１を形成する。同時に、ダミーフィルセル領域１Ｂにアンテナ効果対策用ダミーフィルセルの酸化シリコン膜Ｄ１および窒化シリコン膜Ｄ２からなるゲート保護膜ＧＤ、並びに多結晶シリコン膜Ｇ１からなるゲート電極ＧＥ２を形成する。同時に、バルク領域１Ｃにバルクトランジスタの酸化シリコン膜Ｄ１および窒化シリコン膜Ｄ２からなるゲート保護膜ＧＤ、並びに多結晶シリコン膜Ｇ１からなるゲート電極ＧＥ３を形成する。また、給電領域１Ｄの窒化シリコン膜Ｄ２、酸化シリコン膜Ｄ１、多結晶シリコン膜Ｇ１およびゲート絶縁膜Ｆ２を除去する。
ここで、アンテナ効果対策用ダミーフィルセルのゲート容量とＳＯＩトランジスタのゲート容量とを同じにするため、例えばアンテナ効果対策用ダミーフィルセルのゲート長がＳＯＩトランジスタのゲート長よりも大きくなるように、ＳＯＩトランジスタのゲート電極ＧＥ１およびアンテナ効果対策用ダミーフィルセルのゲート電極ＧＥ２は形成される。なお、アンテナ効果対策用ダミーフィルセルのゲート幅をＳＯＩトランジスタのゲート幅よりも大きくすることにより、アンテナ効果対策用ダミーフィルセルのゲート容量とＳＯＩトランジスタのゲート容量とを同じにしてもよい。
また、前述したようにＳＯＩ領域１Ａおよびダミーフィルセル領域１Ｂの半導体層ＳＬの上面と、バルク領域１Ｃおよび給電領域１Ｄの半導体基板ＳＢの上面との段差が２０ｎｍ程度と低い。このため、リソグラフィ時において焦点深度の許容範囲内であり、ＳＯＩトランジスタのゲート保護膜ＧＤおよびゲート電極ＧＥ１と、アンテナ効果対策用ダミーフィルセルのゲート保護膜ＧＤおよびゲート電極ＧＥ２と、バルクトランジスタのゲート保護膜ＧＤおよびゲート電極ＧＥ３とを同時に形成することができる。
続いて、バルク領域１Ｃにｎ型不純物、例えばＡｓ（ヒ素）イオンを、加速エネルギー４５ｋｅＶ、注入量３×１０１２／ｃｍ２の条件でイオン注入する。このとき、ゲート保護膜ＧＤとなっている酸化シリコン膜Ｄ１および窒化シリコン膜Ｄ２によって、ゲート電極ＧＥ３およびゲート電極ＧＥ３下のチャネル領域には不純物が注入されず、自己整合的にバルクトランジスタのエクステンション層ＥＢ３が形成される。なお、このイオン注入において、ＳＯＩ領域１Ａ、ダミーフィルセル領域１Ｂおよび給電領域１Ｄは、フォトレジストパターンにより保護されており、ｎ型不純物は注入されない。
次に、図１５に示すように、例えばＣＶＤ法により、例えば１０ｎｍ程度の厚さの酸化シリコン膜Ｏ１、例えば４０ｎｍ程度の厚さの窒化シリコン膜を堆積した後、例えば異方性ドライエッチング法によりこの窒化シリコン膜を選択的に加工する。これにより、ＳＯＩトランジスタのゲート電極ＧＥ１、アンテナ効果対策用ダミーフィルセルのゲート電極ＧＥ２およびバルクトランジスタのゲート電極ＧＥ３の側面に酸化シリコン膜Ｏ１を介して窒化シリコン膜からなるサイドウォールＳＷ１を形成する。本手法では、半導体層ＳＬは酸化シリコン膜Ｏ１によって保護されているため、ドライエッチングによる膜厚の減少およびダメージの導入を防ぐことが可能である。
次に、図１６に示すように、フッ酸洗浄により、露出している酸化シリコン膜Ｏ１を除去し、ＳＯＩトランジスタおよびアンテナ効果対策用ダミーフィルセルのソース・ドレインとなる半導体層ＳＬ、並びにバルクトランジスタのソース・ドレインとなる半導体基板ＳＢを露出する。この際、給電領域１Ｄの酸化シリコン膜Ｏ１も除去される。
次に、図１７に示すように、給電領域１Ｄをプロテクション膜ＰＢで覆った後、例えば選択エピタキシャル成長法により、露出した半導体層ＳＬ上および半導体基板ＳＢ上にＳｉ（シリコン）またはＳｉＧｅ（シリコンゲルマニウム）からなる積み上げ単結晶層、すなわちエピタキシャル層ＥＰを選択的に形成する。その後、プロテクション膜ＰＢを除去する。
エピタキシャル層ＥＰは、例えばバッチ式の縦型エピタキシャル成長装置を用い、複数の半導体基板を配置したボートを、反応室である炉内においてエピタキシャル成長処理を行うことにより形成される。このとき、炉内には成膜ガスとして例えばＳｉＨ４（シラン）ガスを供給すると共に、エッチングガスとして塩素原子含有ガスを供給することで、エピタキシャル成長処理を行う。エッチングガスである塩素原子含有ガスには、例えばＨＣｌ（塩酸）ガスまたはＣｌ（塩素）ガスなどを用いることができる。
次に、図１８に示すように、ＳＯＩ領域１Ａ、ダミーフィルセル領域１Ｂおよびバルク領域１Ｃにｎ型不純物、例えばＡｓ（ヒ素）イオンを、加速エネルギー１１ｋｅＶ、注入量４×１０１５／ｃｍ２の条件でイオン注入する。これにより、自己整合的にＳＯＩトランジスタの拡散層ＳＤ１、アンテナ効果対策用ダミーフィルセルの拡散層ＳＤ２およびバルクトランジスタの拡散層ＳＤ３が形成される。すなわち、ＳＯＩトランジスタでは、エピタキシャル層ＥＰおよびその下の半導体層ＳＬに不純物が注入されて、拡散層ＳＤ１が形成され、アンテナ効果対策用ダミーフィルセルでは、エピタキシャル層ＥＰおよびその下の半導体層ＳＬに不純物が注入されて、拡散層ＳＤ２が形成される。さらに、バルクトランジスタでは、エピタキシャル層ＥＰおよびその下の半導体基板ＳＢに不純物が注入されて、拡散層ＳＤ３が形成される。
このとき、ゲート保護膜ＧＤとなっている酸化シリコン膜Ｄ１および窒化シリコン膜Ｄ２によって、ゲート電極ＧＥ１，ＧＥ２，ＧＥ３およびゲート電極ＧＥ１，ＧＥ２，ＧＥ３下のチャネル領域には不純物が注入されない。また、このイオン注入において、給電領域１Ｄは、フォトレジストパターンにより保護されており、ｎ型不純物は注入されない。
次に、図１９に示すように、例えば熱燐酸による洗浄により、サイドウォールＳＷ１と、ゲート保護膜ＧＤとなっている窒化シリコン膜Ｄ２を選択的に除去する。
次に、図２０に示すように、ＳＯＩ領域１Ａおよびダミーフィルセル領域１Ｂにｎ型不純物、例えばＡｓ（ヒ素）イオンを、加速エネルギー４ｋｅＶ、注入量５×１０１５／ｃｍ２の条件でイオン注入する。これにより、自己整合的にＳＯＩトランジスタのエクステンション層ＥＢ１およびアンテナ効果対策用ダミーフィルセルのエクステンション層ＥＢ２が形成される。
このとき、ゲート保護膜ＧＤとなっている酸化シリコン膜Ｄ１によって、ゲート電極ＧＥ１，ＧＥ２およびゲート電極ＧＥ１，ＧＥ２下のチャネル領域には不純物が注入されない。また、このイオン注入において、バルク領域１Ｃおよび給電領域１Ｄは、フォトレジストパターンにより保護されており、ｎ型不純物は注入されない。
続いて、例えばＲＴＡ（Rapid Thermal Anneal）法により注入された不純物を活性化させ、かつ、熱拡散させる。ＲＴＡの条件としては、例えば窒素雰囲気、１０５０℃を例示することができる。この熱拡散により、ＳＯＩトランジスタのゲート電極ＧＥ１とエクステンション層ＥＢ１との距離、およびアンテナ効果対策用ダミーフィルセルのゲート電極ＧＥ２とエクステンション層ＥＢ２との距離を制御する。
次に、図２１に示すように、半導体基板ＳＢ上に、例えば４０ｎｍ程度の厚さの窒化シリコン膜を堆積した後、異方性エッチング法によりこの窒化シリコン膜を加工することにより、ゲート電極ＧＥ１，ＧＥ２，ＧＥ３の側面に酸化シリコン膜Ｏ１を介して窒化シリコン膜からなるサイドウォールＳＷ２を形成する。
次に、図２２に示すように、ゲート保護膜ＧＤとなっている酸化シリコン膜Ｄ１を、例えばフッ酸洗浄により選択的に除去して、ゲート電極ＧＥ１，ＧＥ２，ＧＥ３を露出させる。
次に、図２３に示すように、半導体基板ＳＢ上に、例えばスパッタリング法により金属膜、例えば２０ｎｍ程度の厚さのＮｉ（ニッケル）膜を堆積した後、例えば３２０℃程度の熱処理によりＮｉ（ニッケル）とＳｉ（シリコン）とを反応させて、ニッケルシリサイド層ＮＳを形成する。続いて、未反応のＮｉ（ニッケル）を、例えばＨＣｌ（塩酸）とＨ２Ｏ２（過酸化水素水）との混合水溶液により除去した後、例えば５５０℃程度の熱処理によりニッケルシリサイド層ＮＳの位相を制御する。
これにより、ＳＯＩ領域１Ａでは、ＳＯＩトランジスタのゲート電極ＧＥ１および拡散層ＳＤ１のそれぞれの上部に、ダミーフィルセル領域１Ｂでは、アンテナ効果対策用ダミーフィルセルのゲート電極ＧＥ２および拡散層ＳＤ２のそれぞれの上部に、バルク領域１Ｃでは、バルクトランジスタのゲート電極ＧＥ３および拡散層ＳＤ３のそれぞれの上部にニッケルシリサイド層ＮＳが形成される。さらに、給電領域１Ｄでは、半導体基板ＳＢの上部にニッケルシリサイド層ＮＳが形成される。
上記の工程により、ＳＯＩ領域１Ａには、ソース・ドレイン（エクステンション層ＥＢ１と拡散層ＳＤ１）とゲート電極ＧＥ１とを有するＳＯＩトランジスタが形成される。また、ダミーフィルセル領域１Ｂには、ソース・ドレイン（エクステンション層ＥＢ２と拡散層ＳＤ２）とゲート電極ＧＥ２とを有するアンテナ効果対策用ダミーフィルセルが形成される。また、バルク領域１Ｃには、ソース・ドレイン（エクステンション層ＥＢ３と拡散層ＳＤ３）とゲート電極ＧＥ３とを有するバルクトランジスタが形成される。
次に、図２４に示すように、半導体基板ＳＢ上に、窒化シリコン膜からなるエッチングストッパ膜として利用される絶縁膜、および酸化シリコン膜からなる絶縁膜を順次堆積して、層間絶縁膜ＩＬを形成した後、層間絶縁膜ＩＬの上面を平坦化する。
次に、図２５に示すように、層間絶縁膜ＩＬを貫通し、ＳＯＩトランジスタのゲート電極ＧＥ１およびアンテナ効果対策用ダミーフィルセルのゲート電極ＧＥ２のそれぞれの上部に形成されたニッケルシリサイド層ＮＳに達するコンタクトホールＣＮＴを形成する。また、ＳＯＩトランジスタのソース・ドレイン、バルクトランジスタのゲート電極ＧＥ３およびソース・ドレインなどのそれぞれの上部に形成されたニッケルシリサイド層ＮＳに達するコンタクトホールＣＮＴを形成する。
続いて、コンタクトホールＣＮＴの内部を含む層間絶縁膜ＩＬ上に、例えばスパッタリング法により、例えばＴｉ（チタン）を含むバリア導体膜とＷ（タングステン）膜とを順次形成する。その後、例えばＣＭＰ法により層間絶縁膜ＩＬ上のバリア導体膜およびＷ（タングステン）膜を除去して、コンタクトホールＣＮＴの内部にＷ（タングステン）膜を主導体膜とする柱状のコンタクトプラグＣＰを形成する。
続いて、半導体基板ＳＢ上に金属膜、例えばＣｕ（銅）またはＡｌ（アルミニウム）などを形成した後、この金属膜を加工することにより、コンタクトプラグＣＰと電気的に接続する配線Ｍ１を形成する。この際、ＳＯＩトランジスタのゲート電極ＧＥ１とアンテナ効果対策用ダミーフィルセルのゲート電極ＧＥ２とを配線Ｍ１を介して電気的に接続する。その後、さらに上層の配線等を形成することにより、実施の形態１による半導体装置が略完成する。
（実施の形態２）
前述した実施の形態１では、例えば前記図２に示すように、アンテナ効果対策用ダミーフィルセルＤＴのゲート絶縁膜ＧＩＤを酸化シリコン膜または酸窒化シリコン膜により形成した。しかし、他の形態として、酸化シリコン膜または酸窒化シリコン膜に代えて、窒化シリコン膜よりも比誘電率が高い高誘電率膜、例えばＨｆ（ハフニウム）、Ｚｒ（ジルコニウム）、Ａｌ（アルミニウム）またはＴｉ（チタン）などの酸化物（金属化合物）、あるいはこれらのシリケイト化合物などを用いることもできる。
図２６に、実施の形態２による半導体装置の要部断面図を示す。
図２６に示すように、アンテナ効果対策用ダミーフィルセルＤＴＨのゲート絶縁膜ＧＩＨを高誘電率膜により形成し、ＳＯＩトランジスタのゲート絶縁膜ＧＩＣおよびバルクトランジスタのゲート絶縁膜（図示は省略）を酸化シリコン膜または酸窒化シリコン膜により形成する。
アンテナ効果対策用ダミーフィルセルＤＴＨのゲート絶縁膜ＧＩＨに、酸化シリコン膜または酸窒化シリコン膜に代えて、高誘電率膜を用いることにより、前述した実施の形態１に示したアンテナ効果対策用ダミーフィルセルと同じレイアウトでも、より多くの電荷粒子を蓄積することができる。これにより、ＳＯＩトランジスタのゲート絶縁膜ＧＩＣへのダメージを低減することができる。
高誘電率膜を用いた場合は、アンテナ効果対策用ダミーフィルセルＤＴＨのゲート電極ＧＥＨは金属膜により形成することが好ましい。高誘電率膜からなるゲート絶縁膜ＧＩＨと多結晶シリコン膜からなるゲート電極ＧＥＨとの組み合わせでは、接触面において不具合が生じやすく動作電圧が上昇する傾向があり、また、フォノン振動が発生して電子の流れを阻害する問題もある。しかし、高誘電率膜からなるゲート絶縁膜ＧＩＨと金属膜からなるゲート電極ＧＥＨとの組み合わせにより、上記接触面での不具合およびフォノン振動を抑えることができる。
このように、アンテナ効果対策用ダミーフィルセルＤＴＨのゲート絶縁膜ＧＩＨを高誘電率膜により形成することにより、酸化シリコン膜または酸窒化シリコン膜を用いた場合よりもＳＯＩトランジスタのゲート絶縁膜ＧＩＣへのダメージを低減することができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
１Ａ ＳＯＩ領域
１Ｂ ダミーフィルセル領域
１Ｃ バルク領域
１Ｄ 給電領域
ＢＸ 絶縁膜（埋め込み絶縁膜、埋め込み酸化膜、ＢＯＸ膜）
ＣＮＴ コンタクトホール
ＣＰ コンタクトプラグ
ＣＴ ＳＯＩトランジスタ
Ｄ１ 酸化シリコン膜
Ｄ２ 窒化シリコン膜
ＤＤ 保護ダイオード
ＤＴ，ＤＴＡ，ＤＴＨ アンテナ効果対策用ダミーフィルセル
Ｅ１，Ｅ２ しきい電圧制御拡散領域
ＥＢ１，ＥＢ２，ＥＢ３ エクステンション層
ＥＰ エピタキシャル層
Ｆ１，Ｆ２ ゲート絶縁膜
Ｇ１ 多結晶シリコン膜
ＧＤ ゲート保護膜
ＧＥ１，ＧＥ２，ＧＥ３ ゲート電極
ＧＥＣ，ＧＥＤ，ＧＥＨ ゲート電極
ＧＩＣ，ＧＩＤ，ＧＩＨ ゲート絶縁膜
ＩＬ 層間絶縁膜
Ｍ１ 配線
ＭＳ 金属シリサイド層
ＮＳ ニッケルシリサイド層
ＮＷＥＬ ｎ型ウェル
Ｏ１ 酸化シリコン膜
ＯＦＣ，ＯＦＤ オフセットスペーサ
ＯＸ 絶縁膜
ＰＢ プロテクション膜
ＰＷ１，ＰＷ２ ｐ型ウェル
ＰＷＥＬ ｐ型ウェル
ＲＰ１ フォトレジストパターン
ＳＢ 半導体基板
ＳＤ１，ＳＤ２，ＳＤ３ 拡散層
ＳＤＣ，ＳＤＤ ソース・ドレイン用半導体領域
ＳＬ 半導体層（ＳＯＩ層、シリコン層）
ＳＴＩ 素子分離部
ＳＷ１，ＳＷ２ サイドウォール
ＳＷＣ，ＳＷＤ サイドウォール
ＷＥＬ ウェル

Claims (17)

  1. 半導体基板、前記半導体基板上の絶縁膜、および前記絶縁膜上の半導体層を有するＳＯＩ基板と、
    前記ＳＯＩ基板の第１領域に形成された第１電界効果トランジスタと、
    前記ＳＯＩ基板の前記第１領域とは異なる第２領域に形成されたダミーフィルセルと、
    前記第１電界効果トランジスタおよび前記ダミーフィルセルを覆うように前記ＳＯＩ基板上に形成された層間絶縁膜と、
    を備える半導体装置であって、
    前記第１電界効果トランジスタは、前記半導体層上に形成された第１ゲート絶縁膜と、前記第１ゲート絶縁膜上に形成された第１ゲート電極とを有し、
    前記ダミーフィルセルは、前記半導体層上に形成された第２ゲート絶縁膜と、前記第２ゲート絶縁膜上に形成された第２ゲート電極とを有し、
    前記第１電界効果トランジスタの前記第１ゲート電極と前記ダミーフィルセルの前記第２ゲート電極とは、前記層間絶縁膜上に形成された配線を介して電気的に接続され、
    前記ダミーフィルセルの前記第２ゲート絶縁膜の厚さが、前記第１電界効果トランジスタの前記第１ゲート絶縁膜の厚さよりも厚く、
    前記ダミーフィルセルのゲート容量と、前記第１電界効果トランジスタのゲート容量とが同じである、半導体装置。
  2. 請求項１記載の半導体装置において、
    前記第１電界効果トランジスタの前記第１ゲート絶縁膜および前記ダミーフィルセルの前記第２ゲート絶縁膜は、酸化シリコンまたは酸窒化シリコンからなる、半導体装置。
  3. 請求項２記載の半導体装置において、
    前記ダミーフィルセルのゲート長が、前記第１電界効果トランジスタのゲート長よりも大きい、半導体装置。
  4. 請求項２記載の半導体装置において、
    前記ダミーフィルセルのゲート幅が、前記第１電界効果トランジスタのゲート幅よりも大きい、半導体装置。
  5. 請求項１記載の半導体装置において、
    前記ダミーフィルセルの前記第２ゲート絶縁膜の比誘電率は、前記第１電界効果トランジスタの前記第１ゲート絶縁膜の比誘電率よりも高い、半導体装置。
  6. 請求項５記載の半導体装置において、
    前記ダミーフィルセルの前記第２ゲート絶縁膜は、Ｈｆ、Ｚｒ、ＡｌまたはＴｉの酸化物あるいはシリケイト化合物からなり、前記第１電界効果トランジスタの前記第１ゲート絶縁膜は、酸化シリコンまたは酸窒化シリコンからなる、半導体装置。
  7. 請求項１記載の半導体装置において、
    前記第１領域および前記第２領域とは異なる第３領域の前記半導体基板に形成された第２電界効果トランジスタ、
    をさらに備え、
    前記第２電界効果トランジスタは、前記半導体基板上に形成された第３ゲート絶縁膜と、前記第３ゲート絶縁膜上に形成された第３ゲート電極とを有し、
    前記ダミーフィルセルの前記第２ゲート絶縁膜の厚さと、前記第２電界効果トランジスタの前記第３ゲート絶縁膜の厚さとは同じであり、
    前記ダミーフィルセルの前記第２ゲート絶縁膜と、前記第２電界効果トランジスタの前記第３ゲート絶縁膜とは、同層の絶縁膜から形成されている、半導体装置。
  8. 請求項７記載の半導体装置において、
    前記第１電界効果トランジスタの前記第１ゲート絶縁膜、前記ダミーフィルセルの前記第２ゲート絶縁膜および前記第２電界効果トランジスタの前記第３ゲート絶縁膜は、酸化シリコンまたは酸窒化シリコンからなる、半導体装置。
  9. 請求項１記載の半導体装置において、
    前記第１領域および前記第２領域とは異なる第３領域の前記半導体基板に形成された第２電界効果トランジスタ、
    をさらに備え、
    前記第２電界効果トランジスタは、前記半導体基板上に形成された第３ゲート絶縁膜と、前記第３ゲート絶縁膜上に形成された第３ゲート電極とを有し、
    前記ダミーフィルセルの前記第２ゲート絶縁膜の比誘電率は、前記第１電界効果トランジスタの前記第１ゲート絶縁膜および前記第２電界効果トランジスタの前記第３ゲート絶縁膜の比誘電率よりも高い、半導体装置。
  10. 請求項９記載の半導体装置において、
    前記ダミーフィルセルの前記第２ゲート絶縁膜は、Ｈｆ、Ｚｒ、ＡｌまたはＴｉの酸化物あるいはシリケイト化合物からなり、前記第１電界効果トランジスタの前記第１ゲート絶縁膜および前記第２電界効果トランジスタの前記第３ゲート絶縁膜は、酸化シリコンまたは酸窒化シリコンからなる、半導体装置。
  11. 請求項９または１０記載の半導体装置において、
    前記第２電界効果トランジスタの前記第３ゲート絶縁膜の厚さは、前記第１電界効果トランジスタの前記第１ゲート絶縁膜の厚さよりも厚い、半導体装置。
  12. 第１領域に第１電界効果トランジスタを形成し、前記第１領域とは異なる第２領域にダミーフィルセルを形成し、前記第１領域および前記第２領域とは異なる前記第３領域に第２電界効果トランジスタを形成する半導体装置の製造方法であって、
    （ａ）半導体基板、前記半導体基板上の絶縁膜、および前記絶縁膜上の半導体層を有するＳＯＩ基板を準備する工程、
    （ｂ）前記第３領域の前記絶縁膜および前記半導体層を除去する工程、
    （ｃ）前記（ｂ）工程の後、前記第１領域の前記半導体層上に第１ゲート絶縁膜を介して第１ゲート電極を形成し、前記第２領域の前記半導体層上に第２ゲート絶縁膜を介して第２ゲート電極を形成し、前記第３領域の前記半導体基板上に第３ゲート絶縁膜を介して第３ゲート電極を形成する工程、
    （ｄ）前記（ｃ）工程の後、前記第１ゲート電極の両側および前記第２ゲート電極の両側のそれぞれの前記半導体層の上面、並びに前記第３ゲート電極の両側の前記半導体基板の上面に接するエピタキシャル層を形成する工程、
    （ｅ）前記（ｄ）工程の後、前記第１ゲート電極の両側の前記エピタキシャル層およびその下の前記半導体層に不純物を導入して第１ソース・ドレインを形成し、前記第２ゲート電極の両側の前記エピタキシャル層およびその下の前記半導体層に不純物を導入して第２ソース・ドレインを形成し、前記第３ゲート電極の両側の前記エピタキシャル層およびその下の前記半導体基板に不純物を導入して第３ソース・ドレインを形成する工程、
    （ｆ）前記（ｅ）工程の後、前記半導体基板上に層間絶縁膜を形成する工程、
    （ｇ）前記（ｆ）工程の後、前記層間絶縁膜に、前記第１ゲート電極に達する第１コンタクトホールおよび前記第２ゲート電極に達する第２コンタクトホールを形成した後、前記第１コンタクトホールおよび前記第２コンタクトホールを介して、前記１ゲート電極と前記第２ゲート電極とを電気的に接続する配線を形成する工程、
    を有し、
    前記ダミーフィルセルの前記第２ゲート絶縁膜の厚さが、前記第１電界効果トランジスタの前記第１ゲート絶縁膜の厚さよりも厚く、
    前記ダミーフィルセルのゲート容量と、前記第１電界効果トランジスタのゲート容量とが同じである、半導体装置の製造方法。
  13. 請求項１２記載の半導体装置の製造方法において、
    前記第１電界効果トランジスタの前記第１ゲート絶縁膜、前記ダミーフィルセルの前記第２ゲート絶縁膜、および第２電界効果トランジスタの前記第３ゲート絶縁膜は、酸化シリコンまたは酸窒化シリコンからなる、半導体装置の製造方法。
  14. 請求項１３記載の半導体装置の製造方法において、
    前記ダミーフィルセルのゲート長が、前記第１電界効果トランジスタのゲート長よりも大きい、半導体装置の製造方法。
  15. 請求項１３記載の半導体装置の製造方法において、
    前記ダミーフィルセルのゲート幅が、前記第１電界効果トランジスタのゲート幅よりも大きい、半導体装置の製造方法。
  16. 請求項１２記載の半導体装置の製造方法において、
    前記ダミーフィルセルの前記第２ゲート絶縁膜の比誘電率は、前記第１電界効果トランジスタの前記第１ゲート絶縁膜および前記第２電界効果トランジスタの前記第３ゲート絶縁膜の比誘電率よりも高い、半導体装置の製造方法。
  17. 請求項１６記載の半導体装置の製造方法において、
    前記ダミーフィルセルの前記第２ゲート絶縁膜は、Ｈｆ、Ｚｒ、ＡｌまたはＴｉの酸化物あるいはシリケイト化合物からなり、前記第１電界効果トランジスタの前記第１ゲート絶縁膜および前記第２電界効果トランジスタの前記第３ゲート絶縁膜は、酸化シリコンまたは酸窒化シリコンからなる、半導体装置の製造方法。
JP2014140183A 2014-07-08 2014-07-08 半導体装置およびその製造方法 Active JP6355460B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2014140183A JP6355460B2 (ja) 2014-07-08 2014-07-08 半導体装置およびその製造方法
TW104117671A TWI645564B (zh) 2014-07-08 2015-06-01 Semiconductor device and method of manufacturing same
KR1020150095325A KR20160006116A (ko) 2014-07-08 2015-07-03 반도체 장치 및 그 제조 방법
CN201510395071.0A CN105261648B (zh) 2014-07-08 2015-07-07 半导体器件及其制造方法
US14/794,105 US20160013207A1 (en) 2014-07-08 2015-07-08 Semiconductor device and manufacturing method for the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014140183A JP6355460B2 (ja) 2014-07-08 2014-07-08 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2016018870A true JP2016018870A (ja) 2016-02-01
JP6355460B2 JP6355460B2 (ja) 2018-07-11

Family

ID=55068182

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014140183A Active JP6355460B2 (ja) 2014-07-08 2014-07-08 半導体装置およびその製造方法

Country Status (5)

Country Link
US (1) US20160013207A1 (ja)
JP (1) JP6355460B2 (ja)
KR (1) KR20160006116A (ja)
CN (1) CN105261648B (ja)
TW (1) TWI645564B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018081978A (ja) * 2016-11-15 2018-05-24 ルネサスエレクトロニクス株式会社 半導体装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017037957A (ja) * 2015-08-10 2017-02-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6594261B2 (ja) * 2016-05-24 2019-10-23 ルネサスエレクトロニクス株式会社 半導体装置
JP6591347B2 (ja) * 2016-06-03 2019-10-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6716450B2 (ja) * 2016-12-28 2020-07-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP7163175B2 (ja) * 2018-12-26 2022-10-31 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP7292171B2 (ja) * 2019-10-10 2023-06-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN115988879A (zh) * 2023-01-30 2023-04-18 北京知存科技有限公司 一种闪存阵列及闪存芯片

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11204767A (ja) * 1998-01-16 1999-07-30 Mitsubishi Electric Corp 半導体装置
JP2000031477A (ja) * 1998-07-13 2000-01-28 Nec Corp 半導体装置とその製造方法
JP2005203678A (ja) * 2004-01-19 2005-07-28 Seiko Epson Corp 半導体装置およびその製造方法
JP2006100617A (ja) * 2004-09-30 2006-04-13 Matsushita Electric Ind Co Ltd 半導体装置およびその駆動方法
JP2007158004A (ja) * 2005-12-05 2007-06-21 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2009094369A (ja) * 2007-10-11 2009-04-30 Renesas Technology Corp 半導体装置およびその製造方法
JP2012195594A (ja) * 1996-04-08 2012-10-11 Renesas Electronics Corp 半導体集積回路装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000188338A (ja) 1998-12-21 2000-07-04 Hitachi Ltd 半導体装置及びその製造方法
JP2001237322A (ja) 2000-02-25 2001-08-31 Nec Microsystems Ltd 半導体集積回路のレイアウト方法
JP4176342B2 (ja) 2001-10-29 2008-11-05 川崎マイクロエレクトロニクス株式会社 半導体装置およびそのレイアウト方法
US8502316B2 (en) * 2010-02-11 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned two-step STI formation through dummy poly removal
US8304840B2 (en) * 2010-07-29 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Spacer structures of a semiconductor device
US8742503B2 (en) * 2011-10-31 2014-06-03 International Business Machines Corporation Recessed single crystalline source and drain for semiconductor-on-insulator devices
US9443941B2 (en) * 2012-06-04 2016-09-13 Infineon Technologies Austria Ag Compound semiconductor transistor with self aligned gate
US8772146B2 (en) * 2012-08-28 2014-07-08 Samsung Electronics Co., Ltd. Semiconductor device and method for fabricating the same
CN103681494A (zh) * 2012-09-25 2014-03-26 上海天马微电子有限公司 一种薄膜晶体管像素单元及其制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012195594A (ja) * 1996-04-08 2012-10-11 Renesas Electronics Corp 半導体集積回路装置
JPH11204767A (ja) * 1998-01-16 1999-07-30 Mitsubishi Electric Corp 半導体装置
JP2000031477A (ja) * 1998-07-13 2000-01-28 Nec Corp 半導体装置とその製造方法
JP2005203678A (ja) * 2004-01-19 2005-07-28 Seiko Epson Corp 半導体装置およびその製造方法
JP2006100617A (ja) * 2004-09-30 2006-04-13 Matsushita Electric Ind Co Ltd 半導体装置およびその駆動方法
JP2007158004A (ja) * 2005-12-05 2007-06-21 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2009094369A (ja) * 2007-10-11 2009-04-30 Renesas Technology Corp 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018081978A (ja) * 2016-11-15 2018-05-24 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
KR20160006116A (ko) 2016-01-18
TW201603267A (zh) 2016-01-16
US20160013207A1 (en) 2016-01-14
CN105261648A (zh) 2016-01-20
CN105261648B (zh) 2020-06-09
JP6355460B2 (ja) 2018-07-11
TWI645564B (zh) 2018-12-21

Similar Documents

Publication Publication Date Title
JP6355460B2 (ja) 半導体装置およびその製造方法
JP6275559B2 (ja) 半導体装置およびその製造方法
US9443991B2 (en) Semiconductor device and method of manufacturing the same
JP4850174B2 (ja) 半導体装置及びその製造方法
JP5550286B2 (ja) 半導体装置の製造方法
US20050227440A1 (en) Semiconductor device and its manufacturing method
US9190333B2 (en) Semiconductor device and manufacturing method thereof
JP5544367B2 (ja) トランジスタにおいて進歩したシリサイド形成と組み合わされる凹型のドレイン及びソース区域
KR101377705B1 (ko) 단위 면적당 고 커패시턴스를 갖는 커패시터를 포함하는 반도체 소자를 제조하기 위한 방법
KR20150047218A (ko) 반도체 장치 및 그 제조 방법
CN101069279B (zh) 半导体器件及其制造方法
JP5141667B2 (ja) 半導体装置とその製造方法
TWI784086B (zh) 半導體裝置之製造方法
JP2014229634A (ja) 半導体装置の製造方法および半導体装置
CN109698120B (zh) 制造半导体器件的方法
TWI834945B (zh) 記憶體元件及其製作方法
TW200826230A (en) Semiconductor device and method for manufacturing the same
US7842575B2 (en) Vertical MOS transistor device with asymmetrical source and drain and its manufacturing method
CN113871391A (zh) 三维存储器及其形成方法
CN113871390A (zh) 三维存储器及其形成方法
JP2012151230A (ja) 保護素子及び保護素子を備えた半導体装置
JP2006352003A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170522

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180320

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180514

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180522

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180612

R150 Certificate of patent or registration of utility model

Ref document number: 6355460

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150