CN115988879A - 一种闪存阵列及闪存芯片 - Google Patents

Abstract

本发明公开了一种闪存阵列及闪存芯片。闪存阵列包括阵列排布的多个闪存模块；闪存模块包括一个存算单元和至少一个虚设单元；存算单元与虚设单元相间排布；虚设单元包括第一衬底、位于第一衬底内的第一漏极区域、第一源极区域和第一沟道区域、及位于第一衬底上的第一选择栅极、第一控制栅极和第一浮置栅极；其中，第一控制栅极与第一浮置栅极位于第一选择栅极的第一侧；第一漏极区域在第一衬底的正投影位于第一选择栅极在第一衬底的正投影的第二侧；虚设单元还包括第一硅化物结构，第一硅化物结构位于第一漏极区域远离第一衬底的表面，且第一硅化物结构与第一衬底不连接。本发明实施例的技术方案提高了对存算单元的编程效率和准确性。

Description

一种闪存阵列及闪存芯片

技术领域

本发明涉及闪存技术领域，尤其涉及一种闪存阵列及闪存芯片。

背景技术

闪存(Flash Memory)是一种非易失性存储器，断电不会丢失数据，因此得到广泛应用。随着闪存技术的要求越来越高，存算一体的闪存单元得到了快速发展。

闪存芯片中包含存算闪存单元时，需要将两个存算闪存单元的选择栅极隔开，避免存算闪存单元在编程操作时，对相邻存算闪存单元产生干扰。在隔开存算闪存单元的选择栅极时，为了避免存算闪存单元被破坏，在两个存算闪存单元之间设置虚设闪存单元。

但现有方案的虚设闪存单元的沟道较容易受到工艺偏差影响，使得虚设闪存单元漏电较大，对编程中的存算闪存单元的电压产生干扰，从而对存算闪存单元的编程能力或编程效率产生影响。

发明内容

本发明提供了一种闪存阵列及闪存芯片，以解决虚设闪存单元对存算闪存单元的编程能力或编程效率产生影响的问题。

根据本发明的一方面，提供了一种闪存阵列，其特征在于，包括阵列排布的多个闪存模块；所述闪存模块包括一个存算单元和至少一个虚设单元；

所述存算单元与所述虚设单元相间排布；

所述虚设单元包括第一衬底、位于所述第一衬底内的第一漏极区域、第一源极区域和第一沟道区域、及位于所述第一衬底上的第一选择栅极、第一控制栅极和第一浮置栅极；其中，所述第一控制栅极与所述第一浮置栅极位于所述第一选择栅极的第一侧；所述第一漏极区域在所述第一衬底的正投影位于所述第一选择栅极在所述第一衬底的正投影的第二侧；

所述虚设单元还包括第一硅化物结构，所述第一硅化物结构位于所述第一漏极区域远离所述第一衬底的表面，且所述第一硅化物结构与所述第一衬底不连接。

可选地，所述存算单元包括第二衬底、位于所述第二衬底内的第二漏极区域、第二源极区域和第二沟道区域、及位于所述第二衬底上的第二选择栅极、第二控制栅极和第二浮置栅极；其中，所述第二控制栅极与所述第二浮置栅极位于所述第二选择栅极的第一侧；所述第二漏极区域在所述第二衬底的正投影位于所述第二选择栅极在所述第二衬底的正投影的第二侧；

所述第一漏极区域与所述第二漏极区域的尺寸相同。

可选地，所述闪存阵列还包括多条源极线；

所述源极线与所述存算单元的源极一一对应连接；其中，在对目标存算单元进行编程时，目标源极线相邻的源极线用于向其对应的存算单元写入保护电压；其中，所述目标源极线为所述目标存算单元对应的源极线。

可选地，所述第一漏极区域为浅槽。

可选地，所述第一选择栅极在所述第一衬底的正投影包括：与所述第一沟道区域在所述第一衬底的正投影交叠的第一部分、及外露于所述第一沟道区域的第二部分；

所述第一部分的长度大于第一预设长度；其中，所述预设长度为所述第一选择栅极的宽度的二分之一；所述第一部分的长度与所述第一选择栅极的宽度为第一方向的尺寸，所述第一方向为所述第一选择栅极的第一侧指向其第二侧的方向；

所述第二部分的宽度大于工艺偏差值。

可选地，所述存算单元包括第二衬底、位于所述第二衬底内的第二漏极区域、第二源极区域和第二沟道区域、及位于所述第二衬底上的第二选择栅极、第二控制栅极和第二浮置栅极；其中，所述第二控制栅极与所述第二浮置栅极位于所述第二选择栅极的第一侧；所述第二漏极区域在所述第二衬底的正投影位于所述第二选择栅极在所述第二衬底的正投影的第二侧；

所述虚设单元还包括第一间隔体，所述第一间隔体位于所述第一选择栅极的第二侧；

所述第一漏极区域在第一方向的长度大于第二预设长度，且所述第二漏极区域与所述第一漏极区域在第一方向的长度差大于第三预设长度；其中，第一方向为所述第一选择栅极的第一侧指向其第二侧的方向；所述第二预设长度为所述第一间隔体在所述第一方向的长度与工艺偏差值之和，所述第三预设长度为光刻间距的二分之一。

可选地，在一个所述闪存模块中，所述虚设单元的第一选择栅极与所述存算单元的第二选择栅极为一体式选择栅极；

相邻两个所述闪存模块之间的选择栅极不连接。

可选地，所述虚设单元还包括第一擦除栅极；

所述第一擦除栅极位于所述第一源极区域上，所述第一擦除栅极位于所述第一控制栅极远离所述第一选择栅极的一侧；

所述存算单元包括第二衬底、位于所述第二衬底内的第二漏极区域、第二源极区域和第二沟道区域、及位于所述第二衬底上的第二选择栅极、第二控制栅极、第二浮置栅极和第二擦除栅极；其中，所述第二控制栅极与所述第二浮置栅极在所述第二衬底的正投影位于所述第二选择栅极在所述第二衬底的正投影的第一侧；所述第二漏极区域在所述第二衬底的正投影位于所述第二选择栅极在所述第二衬底的正投影的第二侧；所述第二擦除栅极位于所述第二控制栅极远离所述第二选择栅极的一侧，所述第二擦除栅极位于所述第二源极区域上。

可选地，在一个所述闪存模块中，所述第一擦除栅极与所述第二擦除栅极为一体式擦除栅极；

相邻两个所述闪存模块之间的擦除栅极不连接。

根据本发明的另一方面，提供了一种闪存芯片，该闪存芯片包括本发明任意实施方案所述的闪存阵列。

本发明实施例的技术方案，通过设置虚设单元的第一硅化物结构与第一衬底不连接，即保证虚设单元的第一沟道区域与第一衬底不会连接，使得电子不会从第一衬底通过第一硅化物结构泄漏至第一源极区域，从而避免虚设单元的第一源极区域到第一衬底的泄漏较多，进而较大程度的减小虚设单元的漏电，从而避免虚设单元对正在编程的存算单元产生干扰，提高对存算单元的编程效率和准确性。本发明实施例的技术方案，解决了虚设单元对存算单元的编程能力或编程效率产生影响的问题，达到了提高对存算单元的编程效率和准确性的效果。

应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是现有技术中的一种虚设闪存单元的剖视图；

图2是本发明实施例提供的一种闪存阵列的俯视平面图；

图3是图2沿A1-A2方向的剖视图；

图4是图2沿B1-B2方向的剖视图；

图5是本发明实施例提供的又一种闪存阵列的俯视平面图；

图6是图5沿C1-C2方向的剖视图；

图7是本发明实施例提供的一种闪存阵列的电路结构示意图；

图8是本发明实施例提供的又一种闪存阵列的俯视平面图；

图9是图8沿D1-D2方向的剖视图；

图10是本发明实施例提供的又一种闪存阵列的俯视平面图；

图11是图10沿E1-E2方向的剖视图；

图12是本发明实施例提供的又一种闪存阵列的俯视平面图；

图13是本发明实施例提供的又一种闪存阵列的俯视平面图；

图14是本发明实施例提供的又一种闪存阵列的俯视平面图。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”及其任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

图1是现有技术中的一种虚设闪存单元的剖视图，如图1所示，虚设闪存单元包括虚设漏极10、虚设源极11、虚设选择栅极12、虚设控制栅极13、虚设浮置栅极14、虚设硅化物结构15和虚设衬底16；由于工艺偏差的影响，容易导致虚设漏极10的尺寸较小，使得虚设漏极10的表面不足以承载虚设硅化物结构15，从而虚设硅化物结构15与虚设衬底16短接，导致虚设源极11到虚设衬底16的泄漏较多，从而使得虚设闪存单元漏电流较大，对编程中的存算闪存单元的电压产生干扰，从而对存算闪存单元的编程能力或编程效率产生影响。

针对上述技术问题，本实施例提供了一种闪存阵列，图2是本发明实施例提供的一种闪存阵列的俯视平面图，图3是图2沿A1-A2方向的剖视图，参考图2和图3，闪存阵列包括阵列排布的多个闪存模块100；闪存模块100包括一个存算单元110和至少一个虚设单元120；存算单元110与虚设单元120相间排布；虚设单元120包括第一衬底121、位于第一衬底121内的第一漏极区域122、第一源极区域123和第一沟道区域124、及位于第一衬底121上的第一选择栅极125、第一控制栅极126和第一浮置栅极127；其中，第一控制栅极126与第一浮置栅极127位于第一选择栅极125的第一侧；第一漏极区域122在第一衬底121的正投影位于第一选择栅极125在第一衬底121的正投影的第二侧；虚设单元120还包括第一硅化物结构128，第一硅化物结构128位于第一漏极区域122远离第一衬底121的表面，且第一硅化物结构128与第一衬底121不连接。

其中，闪存模块100可以包括一个存算单元110和一个虚设单元120，也可以包括一个存算单元110和两个虚设单元120，两个虚设单元120排布在存算单元110的两侧。存算单元110为存算一体的闪存单元，存算单元110既可以进行存算，又可以进行编程运算。虚设单元120不进行存储和编程，通过设置虚设单元120，在对多个存算单元110进行分割时，可以避免存算单元110被损坏，达到保护存算单元110的效果。第一衬底121具有支撑作用。通过向第一源极区域123写入较高的电压，第一漏极区域122写入较低的电压，第一漏极区域122的电子沿第一沟道区域124向第一源极区域123移动。通过设置第一硅化物结构128，便于后续引出电极，以施加电压进行相应的操作。

具体地，通过设置第一硅化物结构128与第一衬底121不连接，即保证第一沟道区域124与第一衬底121不会连接，使得电子不会从第一衬底121通过第一硅化物结构128泄漏至第一源极区域123，从而避免第一源极区域123到第一衬底121的泄漏较多，进而较大程度的减小虚设单元120的漏电，从而避免虚设单元120对正在编程的存算单元110产生干扰，提高对存算单元110的编程效率和准确性。

示例性的，可以通过设置第一漏极区域122的尺寸较大，使得第一漏极区域122表面可以承载第一硅化物结构128，从而保证第一硅化物结构128与第一衬底121无连接。也可以设置第一漏极区域122的尺寸为零，即第一漏极区域122为沟槽，第一沟道区域124隐藏在第一选择栅极125的下方，不会形成真正的漏极，也不会形成第一硅化物结构，第一硅化物结构128的尺寸为零；沟槽不会有电子从第一沟道区域124流向第一源极区域123从而不会形成漏电流，进而较大程度的减小虚设单元120的漏电，从而避免虚设单元120对正在编程的存算单元110产生干扰，提高对存算单元110的编程效率和准确性。

需要说明的是，图2和图3中只示出了第一漏极区域122的尺寸较大的情况，但并不进行限定。并且，并图3中只示出了第一硅化物结构128的一种情况，并不对第一硅化物结构128的具体结构进行限定，保证第一硅化物结构128与第一衬底121无连接即可。

本实施例的技术方案，通过设置虚设单元的第一硅化物结构与第一衬底不连接，即保证虚设单元的第一沟道区域与第一衬底不会连接，使得电子不会从第一衬底通过第一硅化物结构泄漏至第一源极区域，从而避免虚设单元的第一源极区域到第一衬底的泄漏较多，进而较大程度的减小虚设单元的漏电，从而避免虚设单元对正在编程的存算单元产生干扰，提高对存算单元的编程效率和准确性。本实施例的技术方案，解决了虚设单元对存算单元的编程能力或编程效率产生影响的问题，达到了提高对存算单元的编程效率和准确性的效果。

在上述技术方案的基础上，图4是图2沿B1-B2方向的剖视图，可选地，参考图2和图4，存算单元110包括第二衬底111、位于第二衬底111内的第二漏极区域112、第二源极区域113和第二沟道区域114、及位于第二衬底111上的第二选择栅极115、第二控制栅极116和第二浮置栅极117；其中，第二控制栅极116与第二浮置栅极117位于第二选择栅极115的第一侧；第二漏极区域112在第二衬底111的正投影位于第二选择栅极115在第二衬底111的正投影的第二侧。

具体地，第二衬底111具有支撑作用。通过向第二源极区域113写入较高的电压，第二漏极区域112写入较低的电压，使得第二漏极区域112的电子沿第二沟道区域114向第二源极区域113移动，从而形成电流。通过向第二选择栅极115写入选中电压，可以选中进行编程的存算单元110，对相应的存算单元110进行编程操作。并且，如图4所示，存算单元110还包括第二硅化物结构118，第二硅化物结构118位于第二漏极区域112内，且第二硅化物结构118位于第二漏极区域112远离第二衬底111的表面，通过设置第二硅化物结构118，便于后续引出电极，以施加电压进行相应的操作。

需要说明的是，参考图2，在一个闪存模块100中，第一选择栅极125与第二选择栅极115为一体结构，第一控制栅极126与第二控制栅极116为一体结构，第一浮置栅极127与第二浮置栅极117为一体结构。

在上述各技术方案的基础上，为了保证第一硅化物结构128与第一衬底121不连接，可以设置第一漏极区域122的尺寸较大，使得第一漏极区域122表面可以承载第一硅化物结构128；也可以设置第一漏极区域122的尺寸为零，即第一漏极区域122为沟槽，沟槽不会有电子从第一沟道区域124流向第一源极区域123，从而不会形成漏电流，进而较大程度的减小虚设单元120的漏电，下面对第一漏极区域122的结构进行进一步说明，但不作为对本申请的限定。

在一种实施方式中，图5是本发明实施例提供的又一种闪存阵列的俯视平面图，图6是图5沿C1-C2方向的剖视图，可选地，参考图6，第一漏极区域122与第二漏极区域112的尺寸相同。

具体地，通过设置第一漏极区域122与第二漏极区域112的尺寸相同，即第一漏极区域122与第二漏极区域112在第一方向X1(第一选择栅极125与第一控制栅极126的排布方向)的长度相同，第一漏极区域122与第二漏极区域112在第二方向X2(第一衬底121的厚度方向，即第一控制栅极126与第一浮置栅极127的排布方向)的长度也相同。因此，可以保证第一漏极区域122的尺寸较大，第一漏极区域122在第一方向X1的尺寸较大，可以足够承载第一硅化物结构128。第一漏极区域122在第二方向X2的尺寸较大，即第一漏极区域122深度较大。综上，通过设置第一漏极区域122与第二漏极区域112的尺寸相同，可以保证第一硅化物结构128不会与第一衬底121连接，进而保证第一沟道区域124不会与第一衬底121连接，电子不会从第一衬底121通过第一硅化物结构128泄漏至第一源极区域123，从而避免第一源极区域123到第一衬底121的泄漏较多，进而较大程度的减小虚设单元120的漏电，从而避免虚设单元120对正在编程的存算单元110产生干扰，提高对存算单元110的编程效率和准确性。

图7是本发明实施例提供的一种闪存阵列的电路结构示意图，可选地，参考图7，闪存阵列还包括多条源极线；源极线与存算单元110的源极一一对应连接；其中，在对目标存算单元110a进行编程时，目标源极线SLm相邻的源极线SLm+1用于向其对应的存算单元110b写入保护电压；其中，目标源极线SLm为目标存算单元110a对应的源极线。

具体地，存算单元110的源极即存算单元110的第二源极区域113。当第一漏极区域122与第二漏极区域112的尺寸相同时，虚设单元120形成完整的第一沟道区域124，即虚设单元120可以产生沟道电流。选中的目标闪存模块包括目标存算单元110a和目标虚设单元120(图中未示出)，目标闪存模块相邻的闪存模块包括相邻存算单元110b和相邻虚设单元120(图中未示出)，目标虚设单元120与相邻虚设单元120连接。在对选中的目标存算单元110a进行编程时，若相邻的源极线SLm+1上的电压为0，即相邻虚设单元120的源极为0，则相邻虚设单元120的源极与目标虚设单元120的源极形成电压差，目标虚设单元120产生较大的漏电流，改变目标虚设单元120的存储状态，然后通过电容耦合的方式，干扰目标存算单元110a的已编程状态。因此，目标源极线SLm相邻的源极线SLm+1写入保护电压Vinhibit，使得目标虚设单元120不会形成沟道电流，从而避免目标虚设单元120状态改变而对目标存算单元110a产生干扰。其中，m为大于0的整数。

此外，闪存阵列还包括多条控制栅线，控制栅线CGn-1用于向第n-1行的存算单元110的第二控制栅极116写入控制电压，控制栅线CGn用于向第n行的存算单元110的第二控制栅极116写入控制电压，控制栅线CGn+1用于向第n+1行的存算单元110的第二控制栅极116写入控制电压，控制栅极CGn+2用于向第n+2行的存算单元110的第二控制栅极116写入控制电压。其中，n为大于1的整数。闪存阵列还包括多条选择栅线，选择栅线WLBn-1用于向第n-1列中偶数行的存算单元110的第二选择栅极115写入选中电压，选择栅线WLTn-1用于向第n-1列中奇数行的存算单元110的第二选择栅极115写入选中电压；选择栅线WLBn用于向第n列中偶数行的存算单元110的第二选择栅极115写入选中电压，选择栅线WLTn用于向第n列中奇数行的存算单元110的第二选择栅极115写入选中电压；选择栅线WLBn+1用于向第n+1列中偶数行的存算单元110的第二选择栅极115写入选中电压，选择栅线WLTn+1用于向第n+1列中奇数行的存算单元110的第二选择栅极115写入选中电压。

在另一种实施方式中，图8是本发明实施例提供的又一种闪存阵列的俯视平面图，图9是图8沿D1-D2方向的剖视图，可选地，参考图8和图9，第一漏极区域122为浅槽122a。

具体地，通过设置第一漏极区域122为浅槽122a，不会形成真正的漏极，也不会形成第一硅化物结构，第一硅化物结构128的尺寸为零；沟槽122a不会有电子从第一沟道区域124流向第一源极区域123，从而不会形成漏电流，进而较大程度的减小虚设单元120的漏电，从而避免虚设单元120对正在编程的存算单元110产生干扰，提高对存算单元110的编程效率和准确性。

可选地，参考图8和图9，第一选择栅极125在第一衬底121的正投影包括：与第一沟道区域124在第一衬底121的正投影交叠的第一部分125a、及外露于第一沟道区域124的第二部分125b；第一部分125a的长度d1大于第一预设长度；其中，预设长度为第一选择栅极125的宽度d的二分之一；第一部分125a的长度d1与第一选择栅极125的宽度为第一方向X1的尺寸，第一方向X1为第一选择栅极125的第一侧指向其第二侧的方向；第二部分125b的宽度d2大于工艺偏差值。

具体地，通过设置第一选择栅极125的第二部分125b的宽度d2大于工艺偏差值，可以保证第一沟道区域124位于第一选择栅极125的下方，避免工艺偏差使得第一沟道区域124伸出第一选择栅极125的下方，从而保证不会形成真正的漏极，则保证第一漏极区域122为浅槽122a，沟槽122a不会有电子从第一沟道区域124流向第一源极区域123，从而不会形成漏电流，进而较大程度的减小虚设单元120的漏电。通过设置第一选择栅极125的第一部分125a的长度d1大于第一预设长度，可以保证第一沟道区域124不会过小，如果第一沟道区域124过小会影响沟道环境，影响存算单元110性能，比如电子迁移率和阈值电压等。

在另一种实施方式中，图10是本发明实施例提供的又一种闪存阵列的俯视平面图，图11是图10沿E1-E2方向的剖视图，可选地，参考图10和图11，虚设单元120还包括第一间隔体129，第一间隔体129位于第一选择栅极125的第二侧；第一漏极区域122在第一方向X1的长度d3大于第二预设长度，且第二漏极区域112与第一漏极区域122在第一方向X1的长度差d4大于第三预设长度；其中，第一方向X1为第一选择栅极的第一侧指向其第二侧的方向；第二预设长度为第一间隔体129在第一方向X1的长度与工艺偏差值之和，第三预设长度为光刻间距的二分之一。

具体地，第一间隔体129具有电绝缘的效果，第一选择栅极125与第一浮置栅极127之间也可以设置间隔体，第一选择栅极125与第一控制栅极126之间也可以设置间隔体，避免电压串扰。通过设置第一漏极区域122在第一方向X1的长度d3大于第二预设长度，第二预设长度为第一间隔体129在第一方向X1的长度与工艺偏差值之和，即保证第一漏极区域122的尺寸较大，第一漏极区域122伸出第一间隔体129，从而保证第一漏极区域122足以承载第一硅化物结构128，使得第一硅化物结构128与第一衬底121不连接，即保证第一沟道区域124与第一衬底121不会连接，使得电子不会从第一衬底121通过第一硅化物结构128泄漏至第一源极区域123，从而避免第一源极区域123到第一衬底121的泄漏较多，进而较大程度的减小虚设单元120的漏电，从而避免虚设单元120对正在编程的存算单元110产生干扰，提高对存算单元110的编程效率和准确性。

并且，第二漏极区域112与第一漏极区域122在第一方向X1的长度差d4大于第三预设长度，第三预设长度为光刻间距的二分之一，则在第一方向X1，两边第二漏极区域112与第一漏极区域122在第一方向X1的长度差大于光刻间距，从而满足对第一漏极区域122光刻要求，保证光刻工艺可以正常进行。

综上，通过设置第一漏极区域122与第二漏极区域112的尺寸相同；或者设置第一漏极区域122在第一方向X1的长度d3大于第二预设长度，且第二漏极区域112与第一漏极区域122在第一方向X1的长度差d4大于第三预设长度；或者设置第一漏极区域122为浅槽122a；可以保证第一硅化物结构128与第一衬底121不连接，即保证第一沟道区域124与第一衬底121不会连接，使得电子不会从第一衬底121通过第一硅化物结构128泄漏至第一源极区域123，从而避免第一源极区域123到第一衬底121的泄漏较多，进而较大程度的减小虚设单元120的漏电，进而避免虚设单元120对正在编程的存算单元110产生干扰，提高对存算单元110的编程效率和准确性。

作为本实施例进一步的实施方式，在上述各技术方案的基础上，可选地，在一个闪存模块100中，虚设单元120的第一选择栅极125与存算单元110的第二选择栅极115为一体式选择栅极；相邻两个闪存模块100之间的选择栅极不连接。

具体地，相邻两个闪存模块100之间的选择栅极不连接，从而可以单独选中任意一个闪存模块100，即可以对任意一个存算单元110进行编程操作，而不会对相邻的存算单元110产生干扰。

图12是本发明实施例提供的又一种闪存阵列的俯视平面图，图13是本发明实施例提供的又一种闪存阵列的俯视平面图，图14是本发明实施例提供的又一种闪存阵列的俯视平面图，可选地，参考图12、图13和图14，虚设单元120还包括第一擦除栅极130；第一擦除栅极130位于第一源极区域123上，第一擦除栅极130位于第一控制栅极126远离第一选择栅极125的一侧；存算单元110包括第二衬底111、位于第二衬底111内的第二漏极区域112、第二源极区域113和第二沟道区域114、及位于第二衬底111上的第二选择栅极115、第二控制栅极116、第二浮置栅极117和第二擦除栅极119；其中，第二控制栅极116与第二浮置栅极117在第二衬底111的正投影位于第二选择栅极115在第二衬底111的正投影的第一侧；第二漏极区域112在第二衬底111的正投影位于第二选择栅极115在第二衬底111的正投影的第二侧；第二擦除栅极119位于第二控制栅极116远离第二选择栅极115的一侧，第二擦除栅极119位于第二源极区域113上。

具体地，通过设置第一擦除栅极130与第二擦除栅极119，向第一擦除栅极130和第二擦除栅极119写入擦除电压，实现对相应的存算单元110执行擦除操作。

可选地，参考图12、图13和图14，在一个闪存模块中，第一擦除栅极130与第二擦除栅极119为一体式擦除栅极；相邻两个闪存模块100之间的擦除栅极不连接。

具体地，相邻两个闪存模块100之间的擦除栅极不连接，从而可以单独对任意一个存算单元110进行擦除操作，而不会对相邻的存算单元110产生干扰。如图12所示，通过设置第一漏极区域122与第二漏极区域112的尺寸相同，可以保证第一硅化物结构128不会与第一衬底121连接，进而保证第一沟道区域124不会与第一衬底121连接，电子不会从第一衬底121通过第一硅化物结构128泄漏至第一源极区域123，从而避免第一源极区域123到第一衬底121的泄漏较多，进而较大程度的减小虚设单元120的漏电，从而避免虚设单元120对正在编程的存算单元110产生干扰，提高对存算单元110的编程效率和准确性。如图13所示，通过设置第一选择栅极125的第二部分125b的宽度d2大于工艺偏差值，可以保证第一沟道区域124位于第一选择栅极125的下方，避免工艺偏差使得第一沟道区域124伸出第一选择栅极125的下方，从而不会形成真正的漏极，沟槽122a不会有电子从第一沟道区域124流向第一源极区域123，进而较大程度的减小虚设单元120的漏电。通过设置第一选择栅极125的第一部分125a的长度d1大于第一预设长度，可以保证第一沟道区域124不会过小，如果第一沟道区域124过小会影响沟道环境，影响存算单元110性能，比如电子迁移率和阈值电压等。如图14所示，通过设置第一漏极区域122在第一方向X1的长度d3大于第二预设长度，第二预设长度为第一间隔体129在第一方向X1的长度与工艺偏差值之和，即保证第一漏极区域122的尺寸较大，第一漏极区域122伸出第一间隔体129，从而保证第一漏极区域122足以承载第一硅化物结构128，使得第一硅化物结构128与第一衬底121不连接，即保证第一沟道区域124与第一衬底121不会连接，电子不会从第一衬底121通过第一硅化物结构128泄漏至第一源极区域123，从而避免第一源极区域123到第一衬底121的泄漏较多，进而较大程度的减小虚设单元120的漏电，从而避免虚设单元120对正在编程的存算单元110产生干扰，提高对存算单元110的编程效率和准确性。

本实施例的技术方案还提供了一种闪存芯片，该闪存芯片包括上述任意实施方案提供的闪存阵列。因为闪存芯片包含本发明任意实施例提供的闪存阵列，因而也具有相同的有益效果，在此不再赘述。

上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。

Claims (10)

1.一种闪存阵列，其特征在于，包括阵列排布的多个闪存模块；所述闪存模块包括一个存算单元和至少一个虚设单元；

所述存算单元与所述虚设单元相间排布；

所述虚设单元包括第一衬底、位于所述第一衬底内的第一漏极区域、第一源极区域和第一沟道区域、及位于所述第一衬底上的第一选择栅极、第一控制栅极和第一浮置栅极；其中，所述第一控制栅极与所述第一浮置栅极位于所述第一选择栅极的第一侧；所述第一漏极区域在所述第一衬底的正投影位于所述第一选择栅极在所述第一衬底的正投影的第二侧；

所述虚设单元还包括第一硅化物结构，所述第一硅化物结构位于所述第一漏极区域远离所述第一衬底的表面，且所述第一硅化物结构与所述第一衬底不连接。

2.根据权利要求1所述的闪存阵列，其特征在于，所述存算单元包括第二衬底、位于所述第二衬底内的第二漏极区域、第二源极区域和第二沟道区域、及位于所述第二衬底上的第二选择栅极、第二控制栅极和第二浮置栅极；其中，所述第二控制栅极与所述第二浮置栅极位于所述第二选择栅极的第一侧；所述第二漏极区域在所述第二衬底的正投影位于所述第二选择栅极在所述第二衬底的正投影的第二侧；

所述第一漏极区域与所述第二漏极区域的尺寸相同。

3.根据权利要求2所述的闪存阵列，其特征在于，还包括多条源极线；

所述源极线与所述存算单元的源极一一对应连接；其中，在对目标存算单元进行编程时，目标源极线相邻的源极线用于向其对应的存算单元写入保护电压；其中，所述目标源极线为所述目标存算单元对应的源极线。

4.根据权利要求1所述的闪存阵列，其特征在于，所述第一漏极区域为浅槽。

5.根据权利要求4所述的闪存阵列，其特征在于，

所述第一选择栅极在所述第一衬底的正投影包括：与所述第一沟道区域在所述第一衬底的正投影交叠的第一部分、及外露于所述第一沟道区域的第二部分；

所述第一部分的长度大于第一预设长度；其中，所述预设长度为所述第一选择栅极的宽度的二分之一；所述第一部分的长度与所述第一选择栅极的宽度为第一方向的尺寸，所述第一方向为所述第一选择栅极的第一侧指向其第二侧的方向；

所述第二部分的宽度大于工艺偏差值。

6.根据权利要求1所述的闪存阵列，其特征在于，所述存算单元包括第二衬底、位于所述第二衬底内的第二漏极区域、第二源极区域和第二沟道区域、及位于所述第二衬底上的第二选择栅极、第二控制栅极和第二浮置栅极；其中，所述第二控制栅极与所述第二浮置栅极位于所述第二选择栅极的第一侧；所述第二漏极区域在所述第二衬底的正投影位于所述第二选择栅极在所述第二衬底的正投影的第二侧；

所述虚设单元还包括第一间隔体，所述第一间隔体位于所述第一选择栅极的第二侧；

所述第一漏极区域在第一方向的长度大于第二预设长度，且所述第二漏极区域与所述第一漏极区域在第一方向的长度差大于第三预设长度；其中，第一方向为所述第一选择栅极的第一侧指向其第二侧的方向；所述第二预设长度为所述第一间隔体在所述第一方向的长度与工艺偏差值之和，所述第三预设长度为光刻间距的二分之一。

7.根据权利要求1-6任一项所述的闪存阵列，其特征在于，

在一个所述闪存模块中，所述虚设单元的第一选择栅极与所述存算单元的第二选择栅极为一体式选择栅极；

相邻两个所述闪存模块之间的选择栅极不连接。

8.根据权利要求1-6任一项所述的闪存阵列，其特征在于，所述虚设单元还包括第一擦除栅极；

所述第一擦除栅极位于所述第一源极区域上，所述第一擦除栅极位于所述第一控制栅极远离所述第一选择栅极的一侧；

所述存算单元包括第二衬底、位于所述第二衬底内的第二漏极区域、第二源极区域和第二沟道区域、及位于所述第二衬底上的第二选择栅极、第二控制栅极、第二浮置栅极和第二擦除栅极；其中，所述第二控制栅极与所述第二浮置栅极在所述第二衬底的正投影位于所述第二选择栅极在所述第二衬底的正投影的第一侧；所述第二漏极区域在所述第二衬底的正投影位于所述第二选择栅极在所述第二衬底的正投影的第二侧；所述第二擦除栅极位于所述第二控制栅极远离所述第二选择栅极的一侧，所述第二擦除栅极位于所述第二源极区域上。

9.根据权利要求8所述的闪存阵列，其特征在于，

在一个所述闪存模块中，所述第一擦除栅极与所述第二擦除栅极为一体式擦除栅极；

相邻两个所述闪存模块之间的擦除栅极不连接。

10.一种闪存芯片，其特征在于，包括权利要求1-9任一项所述的闪存阵列。

Images