JP2016015374A - 半導体積層構造体及び半導体素子 - Google Patents

Abstract

【課題】酸化ガリウム基板上の品質が高く、かつ面内において均一性の高い窒化物半導体層を有する半導体積層構造体、及びその半導体積層構造体を含む半導体素子を提供する。
【解決手段】半導体積層構造体１は、Ｇａ_２Ｏ_３基板２と、Ｇａ_２Ｏ_３基板２の上面に部分的に接触するように形成され、Ｇａ_２Ｏ_３基板２との屈折率の差が０．１５以下である誘電体層３と、Ｇａ_２Ｏ_３基板２の誘電体層４に覆われていない残りの上面に接触するように形成されたＧａＮ結晶からなるバッファ層４と、Ｇａ_２Ｏ_３基板２上にバッファ層４を介して形成されたＡｌ_ｘＧａ_ｙＩｎ_ｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）結晶からなる窒化物半導体層５とを有する。
【選択図】図１

Description

本発明は、半導体積層構造体及び半導体素子に関する。

従来の発光素子として、透光性基板の凹凸パターンが形成された面の上に結晶膜を成長させることにより形成されるものが知られている（例えば、特許文献１参照）。特許文献１においては、サファイア基板の凹凸パターンが形成された面上にＧａＮ系半導体層を成長させる。

上記特許文献１のサファイア基板の凹凸パターンは、サファイア基板とＧａＮ系半導体層との界面における、サファイア基板とＧａＮ系半導体層との屈折率の違いに起因するＧａＮ系半導体層中の発光層から発せられた光の反射を抑える機能を有する。このような反射を抑えることにより、発光層による反射光の吸収や、反射光の多重反射による減衰を低減し、発光素子の光取出効率を向上させることができる。

しかしながら、単斜晶系に属するβ−ガリア構造を有したβ‐Ｇａ_２Ｏ_３単結晶基板では、基板加工の方向によっては、加工部側壁等からもＧａＮ系半導体層が成長してしまうことにより、基板垂直方向にｃ軸を有した結晶と垂直方向以外にｃ軸を有した結晶が混在し、ＧａＮ系半導体層は多結晶となる恐れがある。その場合には、窒化物半導体層の品質が著しく悪くなることが、本発明者等によって明らかにされている（例えば、特許文献２参照）。

特許第３５９５２７７号公報 特開２０１４−２２４４６号公報

本発明は、このような事情を鑑みてなされたものであり、本発明の目的は、酸化ガリウム基板上の品質が高く、かつ面内において均一性の高い窒化物半導体層を有する半導体積層構造体、及びその半導体積層構造体を含む半導体素子を提供することにある。

本発明の一態様は、上記目的を達成するために、［１］〜［５］の半導体積層構造体を提供する。

［１］Ｇａ_２Ｏ_３基板と、前記Ｇａ_２Ｏ_３基板の上面に部分的に接触するように形成され、前記Ｇａ_２Ｏ_３基板との屈折率の差が０．１５以下である誘電体層と、前記Ｇａ_２Ｏ_３基板の前記誘電体層に覆われていない残りの上面に接触するように形成されたＧａＮ結晶からなるバッファ層と、前記Ｇａ_２Ｏ_３基板上に前記バッファ層を介して形成されたＡｌ_ｘＧａ_ｙＩｎ_ｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）結晶からなる窒化物半導体層と、を有する半導体積層構造体。

［２］前記窒化物半導体層は、Ｘ線ロッキングカーブ測定において（００２）面回折の半値幅が２７０秒以下である［１］に記載の半導体積層構造体。

［３］前記窒化物半導体層は、Ｘ線ロッキングカーブ測定において（１０１）面回折の半値幅が２７０秒以下である［１］又は［２］に記載の半導体積層構造体。

［４］前記誘電体層は、ＳｉＮを主成分とするＳｉＮ層からなる［１］〜［３］のいずれか１項に記載の半導体積層構造体。

［５］前記窒化物半導体層は、ＧａＮ結晶からなる［１］〜［４］のいずれか１項に記載の半導体積層構造体。

また、本発明の他の態様は、上記目的を達成するために、［６］の半導体素子を提供する。

［６］上記［１］〜［５］のいずれか１項に記載の半導体積層構造体を含む半導体素子。

本発明によれば、信頼性、リーク電流、温度特性、発光効率等で定まる素子特性を総合的に向上させることが可能な、品質が高く、かつ面内において均一性の高い窒化物半導体層を有する半導体積層構造体、及びその半導体積層構造体を含む半導体素子を提供することができる。

図１は、半導体積層構造体の垂直断面図である（第１の実施の形態）。 図２は、β−Ｇａ_２Ｏ_３結晶の単位格子と、β−Ｇａ_２Ｏ_３基板の主面との方位関係を示す概念図である（第１の実施の形態）。 図３（ａ）〜（ｃ）は、Ｇａ_２Ｏ_３基板の主面のオフセット角度θｓと窒化物半導体層の主面の傾斜角度θとの関係を表す模式図である（第１の実施の形態）。 図４（ａ）〜（ｅ）は、半導体積層構造体の製造工程を表す垂直断面図である（第１の実施の形態）。 図５（ａ）及び（ｂ）は、窒化物半導体層の結晶品質の半導体積層構造体ごとのばらつきを示すグラフである（第１の実施の形態）。 図６は、半導体積層構造体ごとの転位密度のばらつきを示すグラフである（第１の実施の形態）。 図７は、電流−電圧特性の測定のための電極を接続した半導体積層構造体の垂直断面図である（第１の実施の形態）。 図８は、半導体積層構造体の縦方向の電流密度−電圧特性を示すグラフである（第１の実施の形態）。 図９は、光学シミュレーションにより求めた誘電体層の材料と発光素子の光取り出し効率の関係の一例を表すグラフである（第１の実施の形態）。 図１０（ａ）及び（ｂ）は、窒化物半導体層の結晶品質の半導体積層構造体ごとのばらつきを示すグラフである（第１の実施の形態）。 図１１は、半導体積層構造体ごとのΔθのばらつきを示すグラフである（第１の実施の形態）。 図１２（ａ）〜（ｄ）は、窒化物半導体層の主面の傾斜角度θが０．１４°、０．２５°、０．４５°、０．６３°であるときの窒化物半導体層の主面の状態を写した写真である（第１の実施の形態）。 図１３（ａ）は、ＧａＮバッファ層を用いた場合の窒化物半導体層の主面の状態を写した写真であり、図１３（ｂ）は、ＡｌＮバッファ層を用いた場合の窒化物半導体層の主面の状態を写した写真である（第１の実施の形態）。 図１４は、縦型ＬＥＤの垂直断面図である（第２の実施の形態）。 図１５は、縦型ＦＥＴの垂直断面図である（第３の実施の形態）。 図１６は、縦型ＦＥＴの垂直断面図である（第４の実施の形態）。 図１７は、縦型ＦＥＴの垂直断面図である（第５の実施の形態）。 図１８は、縦型ＦＥＴの垂直断面図である（第６の実施の形態）。 図１９は、ＨＢＴの垂直断面図である（第７の実施の形態）。 図２０は、ＳＢＤの垂直断面図である（第８の実施の形態）。

以下、本発明の好適な実施の形態を添付図面に基づいて具体的に説明する。

［第１の実施の形態］
（半導体積層構造体の構造）
図１において、半導体積層構造体１は、Ｇａ_２Ｏ_３基板２と、Ｇａ_２Ｏ_３基板２の上面に部分的に接触するように形成された誘電体層３と、Ｇａ_２Ｏ_３基板２の誘電体層３に覆われていない残りの上面に接触するように形成されたＧａＮバッファ層４と、ＧａＮバッファ層４を介してＧａ_２Ｏ_３基板２上に形成された窒化物半導体層５とを有する。

Ｇａ_２Ｏ_３基板２は、β−Ｇａ_２Ｏ_３単結晶からなる。Ｇａ_２Ｏ_３基板２の上面は、凹凸のない平坦な面であり、品質の高い窒化物半導体結晶の成長の下地となることのできる（１０１）、（−２０１）、（３１０）、（３−１０）、（１００）等の面方位を有する面である。Ｇａ_２Ｏ_３基板２の屈折率は、およそ１．９である。

図２は、β−Ｇａ_２Ｏ_３結晶の単位格子と、β−Ｇａ_２Ｏ_３基板２の主面２ａとの方位関係を示す概念図である。図２のθｓは、（−２０１）面からの［１０２］方向へのオフセット角度を表す。なお、図２においては、（−２０１）面からの［０１０］方向へのオフセット角度は０°であるとする。

図２中の単位格子２ｂがβ−Ｇａ_２Ｏ_３結晶の単位格子である。β−Ｇａ_２Ｏ_３結晶は単斜晶系に属するβ−ガリア構造を有し、不純物を含まないβ−Ｇａ_２Ｏ_３結晶の典型的な格子定数はａ_０＝１２．２３Å、ｂ_０＝３．０４Å、ｃ_０＝５．８０Å、α＝γ＝９０°、β＝１０３．７°である。ここで、ａ_０、ｂ_０、ｃ_０は、それぞれ［１００］方向、［０１０］方向、［００１］方向の軸の長さを表す。

Ｇａ_２Ｏ_３基板２の主面２ａは、（−２０１）面を基準として［１０２］方向にオフセット角度θｓで傾斜した面、すなわち法線ベクトルが（−２０１）面の法線ベクトルを基準として［１０２］方向にオフセット角度θｓで傾斜した面である。

オフセット角度θｓは、−０．４°以上０．２°以下であることが好ましく、−０．２°以上０．０°以下であることがより好ましい。

誘電体層３は、例えばＳｉＮを主成分とするＳｉＮ層などからなり、Ｇａ_２Ｏ_３基板２との屈折率の差が０．１５以下である。Ｇａ_２Ｏ_３基板２の屈折率が、例えば１．９である場合は、誘電体層３の屈折率は１．７５以上かつ２．０５以下である。誘電体層３のパターン形状は、例えばメサパターン、リセスパターン、ラインアンドスペースパターン等である。

誘電体層３の屈折率はＧａ_２Ｏ_３基板２の屈折率に近い方が、Ｇａ_２Ｏ_３基板２と誘電体層３の界面での全反射を抑制し、発光層からの光を効率的に取り出すことができる。誘電体層３がＳｉＮ層である場合は、屈折率の調整のためにＯ等のＳｉ、Ｎ以外の元素を含んでもよい。

誘電体層３の成膜温度等の形成条件を制御することにより、誘電体層３の屈折率を調整して、誘電体層３の屈折率とＧａ_２Ｏ_３基板２の屈折率との差をより小さくすることができる。

ＧａＮバッファ層４は、ＧａＮ結晶からなり、Ｓｉ等の導電型不純物を含んでもよい。

窒化物半導体層５は、窒化物半導体結晶、すなわちＡｌ_ｘＧａ_ｙＩｎ_ｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）結晶からなる。特に、窒化物半導体層５がＧａＮ結晶（ｙ＝１、ｘ＝ｚ＝０）からなるＧａＮ層である場合は、本実施の形態の半導体積層構造体１の構成において、窒化物半導体層５の結晶品質を高くすることができる。

窒化物半導体層５は、異なる窒化物半導体結晶からなる複数の層を積層した多層構造を有してもよい。半導体積層構造体１を用いて発光素子を形成する場合は、発光層及びそれを挟むクラッド層等を窒化物半導体層５により構成することができる。なお、Ｇａ_２Ｏ_３基板２及び窒化物半導体層５は、ＳｉやＳｎ等の導電型不純物を含んでもよい。

図３（ａ）〜（ｃ）は、Ｇａ_２Ｏ_３基板２の主面２ａのオフセット角度θｓと窒化物半導体層５の主面５ａの傾斜角度θとの関係を表す模式図である。図３（ａ）〜（ｃ）の断面は、Ｇａ_２Ｏ_３基板２の（−２０１）面に直交する、［１０２］方向に平行な面である。

図３（ａ）に示されるように、Ｇａ_２Ｏ_３基板２の主面２ａがオフセット角度θｓを有さない（θｓ＝０°）のときには、窒化物半導体層５の主面５ａが所定の傾斜角度θで（００１）面から傾斜する。

図３（ｂ）に示されるように、Ｇａ_２Ｏ_３基板２の主面２ａがオフセット角度θｓを有し、窒化物半導体層５の主面５ａの傾斜角度θが小さくなると、窒化物半導体層５の主面５ａに現れるステップバンチングが抑制され、主面５ａの表面粗さが低減できる。

図３（ｃ）に示されるように、Ｇａ_２Ｏ_３基板２の主面２ａに適切なオフセット角度θｓの傾きを設けることにより、窒化物半導体層５の主面５ａの傾斜角度θを０°に近づけることができる。これにより、窒化物半導体層５の主面５ａの表面粗さを効果的に低減することができる。

具体的には、Ｇａ_２Ｏ_３基板２の主面２ａのオフセット角度θｓが−０．４°以上０．２°以下であるときに窒化物半導体層５の主面５ａの傾斜角度θを０°に近い−０．４°以上０．４°以下という数値範囲に収めることができ、Ｇａ_２Ｏ_３基板２の主面２ａのオフセット角度θｓが−０．２°以上０．０°以下であるときに窒化物半導体層５の主面５ａの傾斜角度θをより０°に近い−０．２°以上０．２°以下という数値範囲に収めることができる。

（半導体積層構造体の製造方法）
以下に、第１の実施の形態の半導体積層構造体の製造工程の一例として、誘電体層３がＳｉＮ層である場合の製造工程の例について説明する。

図４（ａ）〜（ｅ）は、第１の実施の形態に係る半導体積層構造体の製造工程を表す垂直断面図である。

まず、ＣＭＰ（Chemical Mechanical Polishing）処理されたＧａ_２Ｏ_３基板２に有機洗浄、ＳＰＭ（Sulfuric acid/ hydrogen peroxide mixture）洗浄を施す。

次に、プラズマＣＶＤ装置のチャンバー内にＧａ_２Ｏ_３基板２を搬送する。

次に、図４（ａ）に示すように、Ｇａ_２Ｏ_３基板２上に膜状の誘電体層３を形成する。この膜状の誘電体層３は、チャンバー内の温度を３００〜３５０℃に保持した状態で、Ｓｉの原料としてのＳｉＨ_４、Ｎの原料としてのＮＨ_３ガス、及び雰囲気ガスとしてのＮ_２ガスをチャンバー内に供給して、ＳｉＮをＧａ_２Ｏ_３基板２上に堆積させることにより形成される。この段階では、誘電体層３はほぼ均一の１μｍ程度の厚さを有する膜である。なお、それぞれの元素の原料は上記のものに限られない。

次に、図４（ｂ）に示すように、誘電体層３上にレジストパターン６を形成する。レジストパターン６のパターン形状は、例えばドットの直径が２μｍ、ピッチが４μｍの三角格子パターンである。レジストパターン６は、例えばフォトリソグラフィにより形成される。

次に、図４（ｃ）に示すように、レジストパターン６をマスクとして誘電体層３にＢＨＦ（バッファードフッ酸）によりエッチングを施し、レジストパターン６のパターンを誘電体層３に転写する。

次に、図４（ｄ）に示すように、残ったレジストパターン６を除去する。次に、有機洗浄及びＳＰＭ洗浄によりＧａ_２Ｏ_３基板２及び誘電体層３からなる構造体の表面を清浄化し、ＭＯＣＶＤ装置に搬送する。

次に、図４（ｅ）に示すように、Ｎの原料としてＮＨ_３、Ｇａの原料としてトリメチルガリウム（ＴＭＧ）、基板表面の温度を５００℃付近に保持して、ＧａＮバッファ層４を形成する。

その後、Ｎの原料としてのＮＨ_３ガス、Ｇａの原料としてのトリメチルガリウム（ＴＭＧ）ガス、Ａｌの原料としてのトリメチルアルミニウム（ＴＭＡ）ガス、及びＩｎの原料としてのトリメチルインジウム（ＴＭＩ）ガスをチャンバー内に供給して、窒化物半導体結晶であるＡｌ_ｘＧａ_ｙＩｎ_ｚＮ結晶をＧａ_２Ｏ_３基板２上に選択成長させ、窒化物半導体層５を形成する。これにより、半導体積層構造体１が得られる。

窒化物半導体層５を構成する窒化物半導体結晶は、Ｇａ_２Ｏ_３基板２の上面の誘電体層３に覆われていない領域から成長し、誘電体層３からは成長しない。このように、窒化物半導体結晶は選択的に成長し、その後、横方向への成長を行うことで、誘電体層３を覆いこむ。この際に、窒化物半導体層５中の転位密度が低減され、結晶品質が向上する。なお、このような選択成長を用いた結晶成長方法はＥＬＯ（Epitaxial Lateral Overgrowth）などと呼ばれる。

（半導体積層構造体の評価）
以下に、半導体積層構造体１の評価結果を示す。この評価においては、ＧａＮ結晶からなる窒化物半導体層５を用いた。

（結晶品質）
図５（ａ）及び（ｂ）は、窒化物半導体層５の結晶品質の半導体積層構造体１ごとのばらつきを示すグラフである。図５（ａ）は窒化物半導体層５の（００２）面回折におけるＸ線ロッキングカーブの半値幅の累積相対度数分布を表し、図５（ｂ）は窒化物半導体層５の（１０１）面回折におけるＸ線ロッキングカーブの半値幅の累積相対度数分布を表す。

図５（ａ）及び（ｂ）にプロットされたマーク○は、ＧａＮバッファ層４を用いた半導体積層構造体１におけるＸ線ロッキングカーブの半値幅の累積相対度数分布を表し、マーク□は、ＡｌＮバッファ層を用いた半導体積層構造体におけるＸ線ロッキングカーブの半値幅の累積相対度数分布を表す。

図５（ａ）及び（ｂ）は、ＧａＮバッファ層４を用いた場合は、ＡｌＮバッファ層を用いた場合よりも、窒化物半導体層５の結晶品質の半導体積層構造体１ごとのばらつきはあまり変化しないものの、窒化物半導体層５の結晶品質が向上することを示している。ＧａＮバッファ層４を用いた場合の半値幅は、（００２）面回折において２２３〜２６９ａｒｃｓｅｃであり、（１０１）面回折において２２５〜２６４ａｒｃｓｅｃであった。

図６は、半導体積層構造体ごとの転位密度のばらつきを示すグラフである。
図６にプロットされたマーク○は、ＧａＮバッファ層４を用いた半導体積層構造体１におけるＸ線ロッキングカーブの転位密度の累積相対度数分布を表し、マーク□は、ＡｌＮバッファ層を用いた半導体積層構造体の転位密度の累積相対度数分布を表す。尚、転位密度の評価はカソードルミネッセンスを用い、暗点の密度を数えることで行った。また、転位密度の評価結果はＴＥＭによる観察や、ＫＯＨやＮａＯＨ等を用いたケミカルエッチングによって得られるエッチピットの密度を数えることでも、同様の結果が得られる。

図６は、ＧａＮバッファ層４及びＡｌＮバッファ層のいずれについての測定結果においても、窒化物半導体層５の結晶品質の半導体積層構造体１ごとのばらつき、転位密度ともにほぼ変わらないものの、転位密度はサファイア基板上のものと遜色がない程度の値であり、窒化物半導体層５の結晶品質が高いことを示している。ＧａＮバッファ層４を用いた場合の転位密度は、１．５２×１０^８〜２．１４×１０^８／ｃｍ^２であった。

（電気伝導特性）
図７は、半導体積層構造体１のＧａ_２Ｏ_３基板２と窒化物半導体層５に電極を接続した様子を示す。窒化物半導体層５とＧａ_２Ｏ_３基板２とに、それぞれオーミック電極である電極６ａ（Ｔｉ／Ａｌ）、及び電極６ｂ（Ｔｉ／Ａｕ）を接続した。

図８（ａ）及び（ｂ）は、半導体積層構造体１の縦方向の電流密度−電圧特性を示すグラフである。図８（ａ）及び（ｂ）において、横軸は電圧（Ｖ）、縦軸は電流密度（Ａ／ｃｍ^２）を示す。図８（ａ）はＧａＮバッファ層４を用いた場合の電流密度−電圧特性を表し、図８（ｂ）はＡｌＮバッファ層を用いた場合の電流密度−電圧特性を表す。

図８（ａ）及び（ｂ）において、プロットされたマーク○は、誘電体層３を有しない半導体積層構造体１の縦方向の電流密度−電圧特性を表し、マーク△は、誘電体層を有する半導体積層構造体の縦方向の電流密度−電圧特性を表す。

誘電体層３がＳｉＮ層である場合には、半導体積層構造体１の縦方向（垂直方向）の電流密度−電圧特性が特に優れたものとして得られることが確認されている。

図８（ａ）及び（ｂ）に示すように、ＳｉＮ層である誘電体層３を有する半導体積層構造体の方が、ＳｉＮ層である誘電体層を有しない半導体積層構造体よりも特定の電流を流すために必要な電圧が小さい。この結果は、ＳｉＮ層である誘電体層３を設けることにより、駆動電圧を低減できることを表している。

図８（ａ）及び（ｂ）は、ＳｉＮ層である誘電体層を有さない比較例に係る半導体積層構造体においては、Ｇａ_２Ｏ_３基板と窒化物半導体層との界面に電位障壁が存在し、ＳｉＮ層である誘電体層３を有する第１の実施の形態に係る半導体積層構造体１においては、Ｇａ_２Ｏ_３基板２と窒化物半導体層５との界面に電位障壁が存在せず、Ｇａ_２Ｏ_３基板２と窒化物半導体層５とがオーミック接合していることを示している。この結果は、ＳｉＮ層である誘電体層３を設けることにより、半導体積層構造体１の縦方向の電気抵抗が低減することを示している。

（光取り出し効率）
図９は、光学シミュレーションにより求めた誘電体層３の材料と発光素子の光取り出し効率の関係の一例を表すグラフである。

この光学シミュレーションにおいては、Ｇａ_２Ｏ_３基板２の屈折率が１．９であり、誘電体層３が直径３μｍ、ピッチ６μｍ、高さ１μｍのメサパターンから構成され、発光層から発せられた光をＧａ_２Ｏ_３基板２側から取り出すものとした。ここで、誘電体層３として、ＳｉＯ_２層（ｎ＝１．４６）、ＳｉＮ層（ｎ＝１．９）、及びＺｎＯ層（ｎ＝２．２）を用いた。このうち、ＳｉＮ層のみが本実施の形態の誘電体層３の屈折率の条件を満たしている。

図９の光取り出し効率は、発光素子において、誘電体層の代わりに同じ形状の凹凸をＧａ_２Ｏ_３基板２の表面に形成した場合の光取り出し効率を基準として規格化したものである。ただし、この基準となる光取り出し効率は、表面に凹凸が形成されたＧａ_２Ｏ_３基板２上に結晶品質のよいｎ型クラッド層、発光層、ｐ型クラッド層、及びコンタクト層が形成されたと仮定した場合の理論値である。実際には、表面に凹凸が形成されたＧａ_２Ｏ_３基板２上に結晶品質のよい窒化物半導体層５を形成することは困難であるため、結晶品質のよいｎ型クラッド層、発光層、ｐ型クラッド層、及びコンタクト層を得ることは困難になる。

図９は、誘電体層の屈折率の条件を満たすＳｉＮ層を誘電体層３として用いた場合に、最も光取り出し効率が高くなることを示している。

また、光学シミュレーションによれば、誘電体層３の屈折率が１．７５以上２．０５以下であるとき、すなわちＧａ_２Ｏ_３基板２との屈折率差が０．１５以下であるときに、光取り出し効率が基準値のおよそ９８．５％以上になることが求まる。

（面内のオフセットバラつき）
図１０（ａ）及び（ｂ）は、Ｇａ_２Ｏ_３基板２の主面のオフセット角度θｓと窒化物半導体層５の主面の傾斜角度θとの差Δθの半導体積層構造体１の面内の分布を表すグラフである。図１０（ａ）は、ＧａＮバッファ層４を用いた場合のΔθの分布を表し、図１０（ｂ）は、ＡｌＮバッファ層を用いた場合のΔθの分布を表す。

ここで、Ｇａ_２Ｏ_３基板２の（−２０１）面と窒化物半導体層５の（００１）面とがなす角をΔθとすると、Δθ、θ、θｓの関係は、Δθ＝θ−θｓで表される。

図１０（ａ）及び（ｂ）の横軸は、半導体積層構造体１の面内のＸ方向又はＹ方向の位置を表す。ここで、図１０（ａ）及び（ｂ）にプロットされたマーク○は、半導体積層構造体１の面内の中心を通り、Ｇａ_２Ｏ_３基板２の［０１０］方向に平行な線上における測定値を表す。マーク□は、半導体積層構造体１の面内の中心を通り、Ｇａ_２Ｏ_３基板２の［１０２］方向に平行な線上における測定値を表す。これらの測定値は、半導体積層構造体１の面内の中心を測定位置の原点とする。

図１０（ａ）及び（ｂ）は、ＧａＮバッファ層４を用いた場合は、ＡｌＮバッファ層を用いた場合よりも、半導体積層構造体１の面内のΔθのばらつきが［０１０］方向、［１０２］方向ともに小さく、面内で均一なオフセット角度を有する窒化物半導体層５が形成されていることを示している。ＧａＮバッファ層４を用いた場合のΔθの面内の最大値と最小値の差は、［０１０］方向で０．１５°、[１０２]方向で０．０７°であった。

（ウェハ間のオフセットバラつき）
図１１は、半導体積層構造体１ごとのＧａ_２Ｏ_３基板２の［１０２］方向におけるΔθのばらつきを示すグラフである。縦軸はΔθの累積相対度数分布を表す。図１１にプロットされたマーク○は、ＧａＮバッファ層４を用いた半導体積層構造体１におけるΔθの累積相対度数分布を表し、マーク□は、ＡｌＮバッファ層を用いた半導体積層構造体におけるΔθの累積相対度数分布を表す。なお、これらのΔθの値は、面内の中心位置で測定されたものである。

図１１は、ＧａＮバッファ層４を用いた場合は、ＡｌＮバッファ層を用いた場合よりも、半導体積層構造体１ごとのΔθのばらつきが小さくなることを示している。ＧａＮバッファ層４を用いた場合の半導体積層構造体間におけるΔθの最大値と最小値の差は０．１２°であった。

図１２（ａ）〜（ｄ）は、Ｇａ_２Ｏ_３基板２の［１０２］方向における窒化物半導体層５の主面の傾斜角度θが０．１４°、０．２５°、０．４５°、０．６３°であるときの窒化物半導体層５の主面の状態を写した写真である。

図１２（ａ）〜（ｄ）は、傾斜角度θの増加に伴って窒化物半導体層５の主面に現れるステップバンチングが大きくなることを示している。図１２（ａ）及び（ｂ）に示される窒化物半導体層５の主面には、ステップバンチングがほとんど確認できないが、図１２（ｃ）及び（ｄ）に示される窒化物半導体層５の主面には、ステップバンチングが明確に確認できる。

図１２（ａ）〜（ｄ）から、傾斜角度θがおよそ０．４°よりも大きい（−０．４°よりも小さい）ときにステップバンチングが明確に確認できる大きさになると推測される。さらに、傾斜角度θがおよそ−０．２°以上０．２°以下であるときに、光学顕微鏡による観察が困難になるほどステップバンチングが小さくなり、平滑な表面が得られると推測される。

（窒化物半導体層の表面状態）
図１３（ａ）は、ＧａＮバッファ層４を用いた場合の窒化物半導体層５の主面の状態を写した写真であり、図１３（ｂ）は、ＡｌＮバッファ層を用いた場合の窒化物半導体層の主面の状態を写した写真である。

図１３（ａ）及び（ｂ）は、ＧａＮバッファ層４を用いた場合は、ＡｌＮバッファ層を用いた場合よりも、窒化物半導体層５の主面上に観察されるヒロック状の凸部が大きく低減されることを示している。

具体的には、窒化物半導体層５の主面のヒロック密度は、ＧａＮバッファ層４を用いた場合は１ｃｍ^２当たり１個未満、ＡｌＮバッファ層を用いた場合は１ｃｍ^２当たり１０^２〜１０^３個であった。

なお、ヒロックの発生は窒化物半導体層５の主面の傾斜角度θの影響はほとんど受けないが、ＧａＮバッファ層４を用いてヒロック密度を低減することにより、表面平坦性をより効果的に向上することができる。

（評価結果）
以上より、誘電体層及びＡｌＮバッファ層を有する半導体積層構造体と、誘電体層３及びＧａＮバッファ層４を有する半導体積層構造体１との評価結果を次の表１にまとめて示す。

上記表１からも明らかなように、誘電体層３及びＧａＮバッファ層４を有した構造を用いることで、結晶品質、電気伝導性、光取り出し効率等に優れた窒化物半導体結晶を成長可能であることが分かる。このことは、窒化物半導体層上に形成された半導体素子の信頼性、リーク電流、温度特性、発光効率等で定まる素子特性を総合的に向上させるために非常に重要である。また、面内におけるオフセットのバラつきや表面粗さ等の低減も可能であり、半導体素子を歩留まり高く生産するために非常に効果的であると言える。

［第２の実施の形態］
上記第１の実施の形態に係る半導体積層構造体１は、様々な半導体素子の製造に用いることができる。以下に、その半導体素子の一例として、縦型ＬＥＤについて説明する。

図１４は、第２の実施の形態に係る縦型ＬＥＤ１０の垂直断面図である。縦型ＬＥＤ１０は、Ｇａ_２Ｏ_３基板２と、Ｇａ_２Ｏ_３基板２上の誘電体層３及びＧａＮバッファ層４と、ＧａＮバッファ層４上のｎ型クラッド層１４と、ｎ型クラッド層１４上の発光層１５と、発光層１５上のｐ型クラッド層１６と、ｐ型クラッド層１６上のコンタクト層１７と、コンタクト層１７上のｐ型電極１８と、Ｇａ_２Ｏ_３基板２のＧａＮバッファ層４と反対側の面上のｎ型電極１９とを有する。

また、誘電体層３、ＧａＮバッファ層４、ｎ型クラッド層１４、発光層１５、ｐ型クラッド層１６、及びコンタクト層１７から構成される積層体の側面は、絶縁膜２０に覆われる。

ここで、ｎ型クラッド層１４は、第１の実施の形態の半導体積層構造体１を構成する窒化物半導体層５に相当する。Ｇａ_２Ｏ_３基板２、誘電体層３、ＧａＮバッファ層４、及びｎ型クラッド層１４のそれぞれの厚さは、例えば４００μｍ、１μｍ、４８ｎｍ、５μｍである。

発光層１５は、例えば３層の多重量子井戸構造と、その上の厚さ１０ｎｍのＧａＮ結晶膜からなる。各多重量子井戸構造は、厚さ６ｎｍのＧａＮ結晶膜と厚さ２ｎｍのＩｎＧａＮ結晶膜からなる。発光層１５は、例えば成長温度７００〜８００℃で各結晶膜をｎ型クラッド層１４上にエピタキシャル成長させることにより形成される。

ｐ型クラッド層１６は、例えば厚さ１００ｎｍの、濃度５．０×１０^１９／ｃｍ^３のＭｇを含むＧａＮ結晶膜である。ｐ型クラッド層１６は、例えば成長温度９００〜１０５０℃でＭｇを含むＧａＮ結晶を発光層１５上にエピタキシャル成長させることにより形成される。

コンタクト層１７は、例えば厚さ１０ｎｍの、濃度１．５×１０^２０／ｃｍ^３のＭｇを含むＧａＮ結晶膜である。コンタクト層１７は、例えば成長温度９００〜１０５０℃でＭｇを含むＧａＮ結晶をｐ型クラッド層１６上にエピタキシャル成長させることにより形成される。

ＧａＮバッファ層４、ｎ型クラッド層１４、発光層１５、ｐ型クラッド層１６、及びコンタクト層１７の形成においては、Ｇａ原料としてＴＭＧ(トリメチルガリウム)ガス、Ｉｎ原料としてＴＭＩ(トリメチルインジウム)ガス、Ｓｉ原料としてＭｔＳｉＨ_３(モノメチルシラン)ガス、Ｍｇ原料としてＣｐ_２Ｍｇ(ビスシクロペンタジエニルマグネシウム)ガス、Ｎ原料としてＮＨ_３(アンモニア)ガスを用いることができる。

絶縁膜２０は、ＳｉＯ_２等からなる絶縁材料からなり、例えば、スパッタリングにより形成される。

ｐ型電極１８及びｎ型電極１９は、それぞれコンタクト層１７及びＧａ_２Ｏ_３基板２にオーミック接合する電極であり、例えば蒸着装置により形成される。

縦型ＬＥＤ１０は、ウェハ状態のＧａ_２Ｏ_３基板２上に、誘電体層３、ＧａＮバッファ層４、ｎ型クラッド層１４、発光層１５、ｐ型クラッド層１６、コンタクト層１７、ｐ型電極１８、及びｎ型電極１９を形成した後、これらをダイシングによって、例えば３００μｍ角のチップサイズに分離することにより得られる。

縦型ＬＥＤ１０は、例えばＧａ_２Ｏ_３基板２側から光を取り出すＬＥＤチップであり、キャンタイプのステムにＡｇペーストを用いて実装される。

縦型ＬＥＤ１０のｎ型クラッド層１４は、特別なオフセット角度で傾斜した面を主面とするＧａ_２Ｏ_３基板２上に形成されるため、表面粗さが小さく、かつ優れた結晶品質を有する。また、優れた結晶品質を有するｎ型クラッド層１４上にエピタキシャル結晶成長により形成される発光層１５、ｐ型クラッド層１６、及びコンタクト層１７も優れた結晶品質を有する。このため、ＬＥＤ素子１０は、リーク特性及び信頼性に優れる。

（第２の実施の形態の効果）
第２の実施の形態によれば、（−２０１）面から傾斜した面を主面とするβ−Ｇａ_２Ｏ_３基板上にＳｉＮ等による誘電体層構造を備え、ＧａＮ結晶からなるバッファ層を用い、Ａｌ_ｘＧａ_ｙＩｎ_ｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）結晶をエピタキシャル成長させることにより、品質の高い窒化物半導体層を得ることができる。具体的には、Ｘ線ロッキングカーブ測定による半値幅が狭く、転位密度が低く、電気伝導特性に優れ、光取り出し効率に優れ、面内におけるオフ角のバラつきが小さく、表面のモフォロジー不良であるヒロックの密度が低減できる。また、ウェハ間のオフ角バラつきも小さく、品質の安定した窒化物半導体層を得ることができる。

また、このような窒化物半導体層を用いることにより、リーク電流、信頼性、温度特性、発光効率等で定まる総合的な素子特性に優れた半導体素子を歩留まり高く生産することができる。

［第３の実施の形態］
第３の実施の形態として、第１の実施の形態の半導体積層構造体１を含む縦型ＦＥＴ（Field effect transistor）について述べる。

図１５は、第３の実施の形態に係る半導体素子である縦型ＦＥＴの垂直断面図である。縦型ＦＥＴ３０は、Ｇａ_２Ｏ_３基板２、誘電体層３、ＧａＮバッファ層４、及び窒化物半導体層（ｎ^＋−ＧａＮ層）５を含む半導体積層構造体１と、窒化物半導体層５の表面（図１５における上側の面）上に形成されたＧａＮ系縦型ＦＥＴ３１と、ＧａＮ系縦型ＦＥＴ３１上に形成されたゲート電極３２及びソース電極３３と、Ｇａ_２Ｏ_３基板２の表面（図１５における下側の面）上に形成されたドレイン電極３４とを含む。

なお、縦型ＦＥＴ３０は、半導体積層構造体１を用いて形成することのできる縦型ＦＥＴの一例である。

［第４の実施の形態］
第４の実施の形態として、第１の実施の形態の半導体積層構造体１を含むＭＩＳ（Metal Insulator Semiconductor）ゲート構造の縦型ＦＥＴについて述べる。

図１６は、第４の実施の形態に係る半導体素子である縦型ＦＥＴの垂直断面図である。縦型ＦＥＴ４０は、Ｇａ_２Ｏ_３基板２、誘電体層３、ＧａＮバッファ層４、及び窒化物半導体層（ｎ^＋−ＧａＮ層）５を含む半導体積層構造体１と、窒化物半導体層５中にｐ型不純物を導入することにより形成されたｐ^＋−ＧａＮ層４１と、窒化物半導体層５の表面（図１６における上側の面）上に形成されたＡｌ_０．２Ｇａ_０．８Ｎ層４２と、Ａｌ_０．２Ｇａ_０．８Ｎ層４２中にＳｉ等のｎ型不純物を導入することにより形成されたＳｉイオン注入領域４３と、Ａｌ_０．２Ｇａ_０．８Ｎ層４２上にゲート絶縁膜４４を介して形成されたゲート電極４５と、Ｓｉイオン注入領域４３及びｐ^＋−ＧａＮ層４１に接続されたソース電極４６と、Ｇａ_２Ｏ_３基板２の表面（図１６における下側の面）上に形成されたドレイン電極４７とを含む。

ここで、窒化物半導体層５の厚さは、例えば５μｍであり、Ｓｉ濃度は１×１０^１８／ｃｍ^３である。ｐ^＋−ＧａＮ層４１の厚さは、例えば１μｍであり、ｐ型不純物の濃度は１×１０^１８／ｃｍ^３である。Ａｌ_０．２Ｇａ_０．８Ｎ層４２は不純物を含まず、厚さは、例えば３０ｎｍである。ソース電極４６は、例えばＴｉ膜とＡｌ膜の積層体からなる。ドレイン電極４７は、例えばＴｉ膜とＡｕ膜の積層体からなる。ゲート電極４５は、例えばＡｌからなり、ゲート絶縁膜４４は、例えばＳｉＯ_２からなる。

なお、縦型ＦＥＴ４０は、半導体積層構造体１を用いて形成することのできるＭＩＳゲート構造の縦型ＦＥＴの一例である。

［第５の実施の形態］
第５の実施の形態として、第１の実施の形態の半導体積層構造体１を含むショットキーゲート構造の縦型ＦＥＴについて述べる。

図１７は、第５の実施の形態に係る半導体素子である縦型ＦＥＴの垂直断面図である。縦型ＦＥＴ５０は、Ｇａ_２Ｏ_３基板２、誘電体層３、ＧａＮバッファ層４、及び窒化物半導体層（ｎ⁻−ＧａＮ層）５を含む半導体積層構造体１と、窒化物半導体層５の表面（図１７における上側の面）上に積層されたｐ^＋−ＧａＮ層５１、ｎ^＋−ＧａＮ層５２、ＧａＮ層５３、及びＡｌ_０．２Ｇａ_０．８Ｎ層５４と、Ａｌ_０．２Ｇａ_０．８Ｎ層５４上に形成されたゲート電極５５と、ｐ^＋−ＧａＮ層５１、ｎ^＋−ＧａＮ層５２、ＧａＮ層５３、及びＡｌ_０．２Ｇａ_０．８Ｎ層５４に接続されたソース電極５６と、Ｇａ_２Ｏ_３基板２の表面（図１７における下側の面）上に形成されたドレイン電極５７とを含む。

ここで、窒化物半導体層５の厚さは、例えば５μｍであり、Ｓｉ濃度は１×１０^１６／ｃｍ^３である。また、ｐ^＋−ＧａＮ層５１の厚さは、例えば１μｍであり、ｐ型不純物の濃度は１×１０^１８／ｃｍ^３である。また、ｎ^＋−ＧａＮ層５２の厚さは、例えば２００ｎｍであり、ｎ型不純物の濃度は１×１０^１８／ｃｍ^３である。ＧａＮ層５３は不純物を含まず、厚さは、例えば１００ｎｍである。Ａｌ_０．２Ｇａ_０．８Ｎ層５４は不純物を含まず、厚さは、例えば３０ｎｍである。ソース電極５６は、例えばＴｉ膜とＡｌ膜の積層体からなる。ドレイン電極５７は、例えばＴｉ膜とＡｕ膜の積層体からなる。ゲート電極５５は、例えばＮｉ膜とＡｕ膜の積層体からなる。

なお、縦型ＦＥＴ５０は、半導体積層構造体１を用いて形成することのできるショットキーゲート構造の縦型ＦＥＴの一例である。

［第６の実施の形態］
第６の実施の形態として、第１の実施の形態の半導体積層構造体１を含む他のショットキーゲート構造の縦型ＦＥＴについて述べる。

図１８は、第６の実施の形態に係る半導体素子である縦型ＦＥＴの垂直断面図である。縦型ＦＥＴ６０は、Ｇａ_２Ｏ_３基板２、誘電体層３、ＧａＮバッファ層４、及び窒化物半導体層（ｎ^＋−ＧａＮ層）５を含む半導体積層構造体１と、窒化物半導体層５の表面（図１８における上側の面）上に形成されたｎ⁻−ＧａＮ層６１と、ｎ⁻−ＧａＮ層６１の平坦部上に形成されたゲート電極６２と、ｎ⁻−ＧａＮ層６１の凸部上にｎ^＋−ＩｎＡｌＧａＮコンタクト層６３を介して形成されたソース電極６４と、Ｇａ_２Ｏ_３基板２の表面（図１８における下側の面）上に形成されたドレイン電極６５とを含む。

ここで、窒化物半導体層５の厚さは、例えば５μｍであり、Ｓｉ濃度は１×１０^１８／ｃｍ^３である。また、ｎ⁻−ＧａＮ層６１の平坦部の厚さは、例えば３μｍであり、ｎ型不純物の濃度は１×１０^１６／ｃｍ^３である。ソース電極６４は、例えばＷＳｉからなる。ドレイン電極６５は、例えばＴｉ膜とＡｌ膜の積層体からなる。ゲート電極６２は、例えばＰｄＳｉからなる。

なお、縦型ＦＥＴ６０は、半導体積層構造体１を用いて形成することのできるショットキーゲート構造の縦型ＦＥＴの一例である。

［第７の実施の形態］
第７の実施の形態として、第１の実施の形態の半導体積層構造体１を含むヘテロ接合バイポーラトランジスタ（ＨＢＴ）について述べる。

図１９は、第７の実施の形態に係る半導体素子であるＨＢＴの垂直断面図である。ＨＢＴ７０は、Ｇａ_２Ｏ_３基板２、誘電体層３、ＧａＮバッファ層４、及び窒化物半導体層（ｎ^＋−ＧａＮ層）５を含む半導体積層構造体１と、窒化物半導体層５の表面（図１９における上側の面）上に積層されたｎ⁻−ＧａＮ層７１及びｐ^＋−ＧａＮ層７２と、ｐ^＋−ＧａＮ層７２上に積層されたｎ^＋−Ａｌ_０．１Ｇａ_０．９Ｎ層７３及びｎ^＋−ＧａＮ層７４と、ｐ^＋−ＧａＮ層７２上に形成されたベース電極７５と、ｎ^＋−ＧａＮ層７４上に形成されたエミッタ電極７５と、Ｇａ_２Ｏ_３基板２の表面（図１９における下側の面）上に形成されたコレクタ電極７６とを含む。

ここで、窒化物半導体層５の厚さは、例えば４μｍであり、Ｓｉ濃度は１×１０^１８／ｃｍ^３である。また、ｎ⁻−ＧａＮ層７１の厚さは、例えば２μｍであり、ｎ型不純物の濃度は１×１０^１６／ｃｍ^３である。また、ｐ^＋−ＧａＮ層７２の厚さは、例えば１００ｎｍであり、ｐ型不純物の濃度は１×１０^１８／ｃｍ^３である。また、ｎ^＋−Ａｌ_０．１Ｇａ_０．９Ｎ層７３の厚さは、例えば５００ｎｍであり、ｎ型不純物の濃度は１×１０^１８／ｃｍ^３である。また、ｎ^＋−ＧａＮ層７４の厚さは、例えば１μｍであり、ｎ型不純物の濃度は１×１０^１８／ｃｍ^３である。エミッタ電極７５は、例えばＴｉ膜とＡｌ膜の積層体からなる。コレクタ電極７６は、例えばＴｉ膜とＡｕ膜の積層体からなる。ベース電極７５は、例えばＮｉ膜とＡｕ膜の積層体からなる。

なお、ＨＢＴ７０は、半導体積層構造体１を用いて形成することのできるヘテロ接合バイポーラトランジスタの一例である。

［第８の実施の形態］
第８の実施の形態として、第１の実施の形態の半導体積層構造体１を含むショットキーバリアダイオード（ＳＢＤ）について述べる。

図２０は、第８の実施の形態に係る半導体素子であるＳＢＤの断面図である。ＳＢＤ８０は、Ｇａ_２Ｏ_３基板２、誘電体層３、ＧａＮバッファ層４、及び窒化物半導体層（ｎ^＋−ＧａＮ層）５を含む半導体積層構造体１と、窒化物半導体層５の表面（図２０における上側の面）上に形成されたｎ⁻−ＧａＮ層８１と、ｎ⁻−ＧａＮ層８１上に形成されたアノード電極８２と、Ｇａ_２Ｏ_３基板２の表面（図２０における下側の面）上に形成されたカソード電極８３とを含む。

ここで、窒化物半導体層５の厚さは、例えば５μｍであり、Ｓｉ濃度は１×１０^１８／ｃｍ^３である。また、ｎ⁻−ＧａＮ層８１の厚さは、例えば７μｍであり、ｎ型不純物の濃度は１×１０^１６／ｃｍ^３である。アノード電極８２は、例えばＡｕからなる。カソード電極８３は、例えばＴｉ膜とＡｕ膜の積層体からなる。

なお、ＳＢＤ８０は、半導体積層構造体１を用いて形成することのできるショットキーバリアダイオードの一例である。

（第３〜第８の実施の形態の効果）
（−２０１）面から傾斜した面を主面とするβ−Ｇａ_２Ｏ_３基板上にＳｉＮ等による誘電体層構造を備え、ＧａＮ結晶からなるバッファ層を用い、Ａｌ_ｘＧａ_ｙＩｎ_ｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）結晶をエピタキシャル成長させることにより、品質の高い窒化物半導体層を得ることができる。具体的には、Ｘ線ロッキングカーブ測定による半値幅が狭く、転位密度が低く、電気伝導特性に優れ、面内におけるオフ角のバラつきが小さく、表面のモフォロジー不良であるヒロックの密度が低減できる。また、ウェハ間のオフ角バラつきも小さく、品質の安定した窒化物半導体層を得ることができる。また、このような半導体積層構造体を用いることにより、信頼性、リーク電流、温度特性等の素子特性を総合的に向上させることができる。

以上の説明からも明らかなように、本発明に係る代表的な各実施の形態及び図示例を例示したが、上記各実施の形態及び図示例は特許請求の範囲に係る発明を限定するものではない。従って、上記各実施の形態及び図示例の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。

１…半導体積層構造体、２…Ｇａ_２Ｏ_３基板、３…誘電体層、４…ＧａＮバッファ層、５…窒化物半導体層、６…レジストパターン、１０…縦型ＬＥＤ、１４…ｎ型クラッド層、１５…発光層、１６…ｐ型クラッド層、１７…コンタクト層、１８…ｐ型電極、１９…ｎ型電極、２０…絶縁膜、３０，４０，５０，６０…縦型ＦＥＴ、３１…ＧａＮ系縦型ＦＥＴ、３２…ゲート電極、３３…ソース電極、３４…ドレイン電極、４１，５１…ｐ^＋−ＧａＮ層、４２…Ａｌ_０．２Ｇａ_０．８Ｎ層、４３…Ｓｉイオン注入領域、４４…ゲート絶縁膜、４５，５５，６２…ゲート電極、４６，５６，６４…ソース電極、４７，５７，６５…ドレイン電極、５２，７４…ｎ^＋−ＧａＮ層、５３…ＧａＮ層、５４…Ａｌ_０．２Ｇａ_０．８Ｎ層、６１，７１，８１…ｎ⁻−ＧａＮ層、６３…ｎ^＋−ＩｎＡｌＧａＮコンタクト層、７０…ＨＢＴ、７２…ｐ^＋−ＧａＮ層、７３…ｎ^＋−Ａｌ_０．１Ｇａ_０．９Ｎ層、７５…ベース電極、７５…エミッタ電極、７６…コレクタ電極、８０…ショットキーバリアダイオード、８２…アノード電極、８３…カソード電極

Claims (6)

1. Ｇａ_２Ｏ_３基板と、
   前記Ｇａ_２Ｏ_３基板の上面に部分的に接触するように形成され、前記Ｇａ_２Ｏ_３基板との屈折率の差が０．１５以下である誘電体層と、
   前記Ｇａ_２Ｏ_３基板の前記誘電体層に覆われていない残りの上面に接触するように形成されたＧａＮ結晶からなるバッファ層と、
   前記Ｇａ_２Ｏ_３基板上に前記バッファ層を介して形成されたＡｌ_ｘＧａ_ｙＩｎ_ｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）結晶からなる窒化物半導体層と、
   を有する半導体積層構造体。
2. 前記窒化物半導体層は、Ｘ線ロッキングカーブ測定において（００２）面回折の半値幅が２７０秒以下である請求項１に記載の半導体積層構造体。
3. 前記窒化物半導体層は、Ｘ線ロッキングカーブ測定において（１０１）面回折の半値幅が２７０秒以下である請求項１又は２に記載の半導体積層構造体。
4. 前記誘電体層は、ＳｉＮを主成分とするＳｉＮ層からなる請求項１〜３のいずれか１項に記載の半導体積層構造体。
5. 前記窒化物半導体層は、ＧａＮ結晶からなる請求項１〜４のいずれか１項に記載の半導体積層構造体。
6. 上記請求項１〜５のいずれか１項に記載の半導体積層構造体を含む半導体素子。