[go: up one dir, main page]

WO2012093601A1 - エピタキシャル成長用基板およびＧａＮ系ＬＥＤデバイス - Google Patents

エピタキシャル成長用基板およびＧａＮ系ＬＥＤデバイス Download PDF

Info

Publication number
WO2012093601A1
WO2012093601A1 PCT/JP2011/079880 JP2011079880W WO2012093601A1 WO 2012093601 A1 WO2012093601 A1 WO 2012093601A1 JP 2011079880 W JP2011079880 W JP 2011079880W WO 2012093601 A1 WO2012093601 A1 WO 2012093601A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
mask layer
hole
gan
growth mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2011/079880
Other languages
English (en)
French (fr)
Inventor
晋 平岡
覚成 勝本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Chemical Corp
Original Assignee
Mitsubishi Chemical Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Chemical Corp filed Critical Mitsubishi Chemical Corp
Priority to JP2012551834A priority Critical patent/JPWO2012093601A1/ja
Publication of WO2012093601A1 publication Critical patent/WO2012093601A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H10P14/272—
    • H10P14/276—
    • H10P14/2901—
    • H10P14/3216—
    • H10P14/3416—

Definitions

  • the present invention relates to an epitaxial growth substrate and a GaN-based LED (light emitting diode) device.
  • a GaN-based semiconductor is a compound semiconductor represented by the general formula Al a In b Ga 1-ab N (0 ⁇ a ⁇ 1, 0 ⁇ b ⁇ 1, 0 ⁇ a + b ⁇ 1), and is a group III nitride It is also called a semiconductor or a nitride-based III-V compound semiconductor.
  • An LED device structure composed of an n-type layer (n-type conductive layer), a p-type layer (p-type conductive layer), and a light emitting layer sandwiched between these layers is formed using a GaN-based semiconductor.
  • the resulting GaN-based LED device can generate light having a wavelength of near ultraviolet to green.
  • a white light emitting diode configured by combining a GaN-based LED device and a phosphor is put into practical use as a light source for a backlight unit of a liquid crystal display or a light source for white illumination.
  • a GaN-based LED device is manufactured through a process of epitaxially growing a GaN-based semiconductor on a sapphire substrate by vapor phase growth method such as MOVPE method. Therefore, a GaN-based LED device usually includes a sapphire substrate in its structure, and an LED device structure made of a GaN-based semiconductor is formed on the substrate. Recently, as the sapphire substrate, a patterned sapphire substrate (patterned sapphire substrate; hereinafter also referred to as PSS) is often used which has a non-flat surface processed by etching.
  • PSS patterned sapphire substrate
  • Non-Patent Document 1 reports a production example of a GaN-based LED device using a PSS having a triangular pyramid etched in a hot phosphoric acid-based solution. It has been reported that the output of the GaN-based LED device increases as the inclination of the pyramid side wall is made gentle (inclination angle 57.4 degrees to 31.6 degrees). Furthermore, a simulation result is obtained that the light extraction efficiency increases when the inclination angle of the pyramid sidewall is reduced from 80 degrees to 30 degrees.
  • Substantially the same as sapphire such as Al 2 O 3 , Eu 2 O 3 , La 2 O 3 , Sm 2 O 3 , WO 3 , Y 2 O 3, etc.
  • a substrate having a protrusion formed on the surface thereof made of a material having a refractive index closer to that of sapphire than a GaN-based semiconductor Patent Document 3
  • this substrate simulates PSS.
  • a GaN-based semiconductor is epitaxially grown on the PSS, which is useful for improving the light extraction efficiency, that is, a non-flat interface is formed between a GaN-based semiconductor and a sapphire having different refractive indexes. This is where the resulting structure can be introduced into LED devices.
  • the fact that the material for forming the non-flat interface with the GaN-based semiconductor is sapphire is not an essential element for the effect of improving the light extraction efficiency. That is, even if the material that forms the non-flat interface with the GaN-based semiconductor includes a non-sapphire material, if the non-sapphire material has a lower refractive index than the GaN-based semiconductor, it is comparable to PSS.
  • the interface formed between the non-sapphire material and the GaN-based semiconductor includes an inclined portion, the light extraction efficiency can be further improved.
  • the inclined portion refers to a portion inclined with respect to a plane parallel to a semiconductor layer such as a light emitting layer constituting the LED device structure.
  • one of the objects of the present invention is to provide a novel substrate for epitaxial growth for a GaN-based LED device, which gives an effect of improving the light extraction efficiency comparable to that of PSS.
  • the object of the present invention includes providing a GaN-based LED device using such a substrate for epitaxial growth.
  • an object of the present invention includes providing a method for manufacturing a GaN-based LED device using such an epitaxial growth substrate.
  • Embodiments of the present invention include the following epitaxial growth substrate, GaN-based LED device, and GaN-based LED device manufacturing method.
  • the growth mask layer has a through-hole that penetrates the growth mask layer in the thickness direction and whose cross-sectional area increases as the distance from the single crystal substrate increases.
  • the plurality of through holes are arranged so that at least the other three are adjacent to each other, and two adjacent two of the plurality of through holes arranged in this way are arbitrarily selected, and one of them is selected.
  • An epitaxial growth substrate for a GaN-based LED device wherein the first through-hole and the other through-hole are in contact with the side wall of the first through-hole and the side wall of the second through-hole.
  • the single crystal substrate is a sapphire substrate, a SiC substrate, a GaN substrate, an AlN substrate, a spinel substrate, a gallium oxide substrate, or a zinc oxide substrate.
  • the growth mask layer has a thickness of 0.5 to 3 ⁇ m.
  • the inclination angle of the side wall is 50 to 75 degrees when the distance from the single crystal substrate is half the thickness of the growth mask layer.
  • the substrate for epitaxial growth described in 1.
  • the growth mask layer has a through-hole that penetrates the growth mask layer in the thickness direction and whose cross-sectional area increases as the distance from the sapphire substrate increases.
  • the opening of the through hole on the bottom side of the growth mask layer is circular,
  • the plurality of through holes are arranged so that the other six are adjacent to each other, and two adjacent ones are arbitrarily selected from the plurality of through holes, one of which is a first through hole and the other is An epitaxial growth substrate in which the side wall of the first through hole is in contact with the side wall of the second through hole when the second through hole is formed.
  • GaN-based semiconductor laminate including an epitaxial growth substrate, an epitaxial growth layer formed on the epitaxial growth substrate, and an n-type layer, a p-type layer, and a light emitting layer sandwiched between the n-type layer and the p-type layer
  • a GaN-based LED device having: The substrate for epitaxial growth has a single crystal substrate, and a growth mask layer formed on one main surface of the single crystal substrate and including a dielectric having a lower refractive index than the GaN-based semiconductor laminate, The growth mask layer has a through-hole that penetrates the growth mask layer in the thickness direction and whose cross-sectional area increases as the distance from the single crystal substrate increases.
  • the plurality of through-holes are arranged so that at least three of them are adjacent to each other, and two adjacent two of the plurality of through-holes arranged in this way are arbitrarily selected, and one of them is the first
  • a GaN-based LED device in which the side wall of the first through hole and the side wall of the second through hole are in contact with each other when the through hole is the second through hole.
  • the single crystal substrate is a sapphire substrate, a SiC substrate, a GaN substrate, an AlN substrate, a spinel substrate, a gallium oxide substrate, or a zinc oxide substrate.
  • the inclination angle of the side wall is 30 to 75 degrees at a position half the thickness of the growth mask layer from the single crystal substrate.
  • the inclination angle of the side wall is 50 to 75 degrees when the distance from the single crystal substrate is half the thickness of the growth mask layer.
  • the GaN-based LED device described in 1. [19] The GaN-based LED device according to any one of [12] to [18], wherein the growth mask layer includes a dielectric having a lower refractive index than the single crystal substrate. [20] The GaN-based LED device according to [19], wherein the growth mask layer includes silicon oxide.
  • GaN-based semiconductor laminate including an epitaxial growth substrate, an epitaxial growth layer formed on the epitaxial growth substrate, and an n-type layer, a p-type layer, and a light emitting layer sandwiched between the n-type layer and the p-type layer
  • a GaN-based LED device having:
  • the substrate for epitaxial growth has a sapphire substrate and a growth mask layer containing silicon oxide formed on one main surface of the sapphire substrate,
  • the growth mask layer has a through-hole that penetrates the growth mask layer in the thickness direction and whose cross-sectional area increases as the distance from the sapphire substrate increases.
  • the opening of the through hole on the bottom side of the growth mask layer is circular,
  • the plurality of through holes are arranged so that the other six are adjacent to each other, and two adjacent ones are arbitrarily selected from the plurality of through holes, one of which is a first through hole and the other is
  • the first through hole and the second through hole are close to each other so that the side wall of the first through hole and the side wall of the second through hole are in contact with each other.
  • LED device [22]
  • the GaN-based LED device according to [21] wherein the inclination angle of the side wall is 50 to 75 degrees at a position where the distance from the single crystal substrate is half the thickness of the growth mask layer.
  • a method for manufacturing a GaN-based LED device comprising a laminate forming step of forming a GaN-based semiconductor laminate including a layer.
  • the openings of the through holes on the bottom side and the top side of the growth mask layer are circular,
  • An epitaxial growth substrate for a GaN-based LED device wherein the plurality of through holes are arranged in a close-packed manner with a pitch of 1.25 times or less the diameter of the opening on the upper surface side of the growth mask layer.
  • the substrate for epitaxial growth according to [24] wherein the single crystal substrate is a sapphire substrate, a SiC substrate, a GaN substrate, an AlN substrate, a spinel substrate, a gallium oxide substrate, or a zinc oxide substrate.
  • the inclination angle of the side wall is 30 to 75 degrees when the distance from the single crystal substrate is half the thickness of the growth mask layer.
  • the substrate for epitaxial growth described in 1.
  • the substrate for epitaxial growth described in 1. [29] The epitaxial growth substrate according to any one of [24] to [28], wherein the growth mask layer includes a dielectric having a lower refractive index than the single crystal substrate.
  • a method for manufacturing a GaN-based LED device comprising a laminate forming step of forming a GaN-based semiconductor laminate including a layer.
  • a non-flat interface useful for improving the light extraction efficiency is provided between the GaN-based semiconductor and the epitaxial growth substrate, and the light emission efficiency is excellent.
  • the GaN-based LED device can be easily and efficiently manufactured.
  • FIG. 1A and 1B show an epitaxial growth substrate according to the embodiment.
  • FIG. 1A is a plan view
  • FIG. 1B is a line X 1 -X 1 in FIG. It is sectional drawing in the position.
  • FIG. 2 is a cross-sectional view of the epitaxial growth substrate shown in FIG. 1 taken along the line X 2 -X 2 in FIG. 3A and 3B are cross-sectional views of an epitaxial growth substrate in which the inclination angle of the side wall of the through hole is not constant.
  • FIG. 3A shows an example in which the inclination angle of the side wall of the through hole H decreases with the distance from the single crystal substrate 11.
  • FIG. 3B shows an example in which the inclination angle of the side wall of the through hole H increases with the distance from the single crystal substrate 11.
  • 4 (a) and 4 (b) show an epitaxial growth substrate having the same through hole arrangement as the epitaxial growth substrate shown in FIG. 1, FIG. 4 (a) is a plan view, and FIG. 4 (b) is FIG. It is sectional drawing in the position of the XX line of (a).
  • FIGS. 5A to 5E are cross-sectional views for explaining a manufacturing process of the epitaxial growth substrate shown in FIG.
  • FIGS. 6A and 6B show an epitaxial growth substrate according to the embodiment.
  • FIG. 6A is a plan view
  • FIG. 6B is a perspective view.
  • FIG. 6A is a plan view
  • FIG. 6B is a perspective view.
  • FIG. 7 is a plan view of the epitaxial growth substrate according to the embodiment.
  • FIG. 8 is a plan view of the epitaxial growth substrate according to the embodiment.
  • FIG. 9 is a plan view of the epitaxial growth substrate according to the embodiment.
  • FIG. 10 is a plan view of the epitaxial growth substrate according to the embodiment.
  • FIGS. 11A to 11C are cross-sectional views showing the state of epitaxial growth of a GaN crystal on the epitaxial growth substrate according to the embodiment.
  • FIG. 12 is a cross-sectional view of a GaN-based LED device according to the embodiment.
  • FIGS. 13A to 13E are plan views of the epitaxial growth substrate assumed in simulation 1.
  • FIG. FIG. 14 shows the result of the simulation 1.
  • FIG. 15A to 15E are perspective views of the epitaxial growth substrate assumed in simulation 2.
  • FIG. FIG. 16 shows the result of the simulation 2.
  • FIGS. 17A to 17E are perspective views of the epitaxial growth substrate assumed in simulation 3.
  • FIG. 18 shows the result of the simulation 3.
  • FIG. 19 shows the result of the simulation 4.
  • 20A and 20B are perspective views of the epitaxial growth substrate assumed in simulation 5,
  • FIG. 20A shows the case where the growth mask layer exhibits a stripe pattern
  • FIG. 20B shows the growth mask. Each case shows a layer exhibiting a dot pattern.
  • FIG. 21 shows the result of the simulation 5.
  • FIG. 22 is a plan view of the epitaxial growth substrate according to the embodiment.
  • FIGS. 1 and 2 show the structure of an epitaxial growth substrate according to an embodiment of the present invention.
  • 1A is a plan view
  • FIG. 1B is a cross-sectional view taken along line X 1 -X 1 in FIG. 1A
  • FIG. 2 is a position taken along line X 2 -X 2 in FIG. FIG.
  • the epitaxial growth substrate 10 includes a single crystal substrate 11 and a growth mask layer 12 formed on one main surface thereof.
  • a plurality of through holes H are formed in the growth mask layer 12 so as to penetrate the growth mask layer 12 in the thickness direction, and the surface of the single crystal substrate 11 is exposed at the positions of the through holes H.
  • the single crystal substrate 11 a substrate usually used for epitaxial growth of a GaN-based semiconductor can be used.
  • the single crystal substrate 11 is preferably a sapphire substrate (c-plane, a-plane, r-plane), SiC substrate (4H, 6H), GaN substrate (c-plane, m-plane, s-plane), AlN substrate, spinel substrate, oxidation A substrate that hardly absorbs light in the visible wavelength range (380 to 780 nm) and has a refractive index equal to or lower than that of a GaN-based semiconductor, such as a gallium substrate and a zinc oxide substrate.
  • the single crystal substrate 11 is particularly preferably a c-plane sapphire substrate, a SiC substrate (4H, 6H), or a c-plane GaN substrate because a highly efficient GaN-based LED structure can be manufactured by c-axis growth.
  • the single crystal substrate 11 may be a substrate provided with an off angle.
  • the growth mask layer 12 is formed using, for example, silicon oxide, silicon oxynitride, silicon nitride, tantalum oxide, zirconium oxide, or the like. By forming the growth mask layer 12 using these dielectrics, a GaN-based semiconductor crystal is grown on the surface of the growth mask layer 12 when epitaxially growing a GaN-based semiconductor from the surface of the single crystal substrate 11 exposed through the through hole H. Is prevented from growing.
  • the material of the growth mask layer 12 is not limited to those exemplified above, and can be selected from various materials used for growth masks in GaN-based semiconductor ELO (Epitaxial Lateral Overgrowth).
  • ELO Epi Lateral Overgrowth
  • the growth mask layer 12 formed using silicon oxide, silicon oxynitride, silicon nitride, tantalum oxide, zirconium oxide or the like is formed of GaN, InGaN, Al x Ga 1-x N (0 ⁇ x ⁇ 0.2) or the like. It has a refractive index lower than that of a GaN-based semiconductor usually used in the main part of the LED system. Therefore, in the GaN-based LED device using the epitaxial growth substrate 10, the interface formed between the growth mask layer 12 and the GaN-based semiconductor has a property of reflecting light and a property of refracting light. Among the exemplified dielectrics, when the growth mask layer 12 is formed of silicon oxide having the lowest refractive index, the interface has the strongest effect of reflecting light and refracting light.
  • the thickness of the growth mask layer 12 is preferably 0.5 ⁇ m or more, more preferably 1 ⁇ m or more so that the area of the side wall of the through hole H is sufficiently large.
  • the thickness of the growth mask layer 12 is preferably 3 ⁇ m or less. If it is thicker than this, it takes a long time to grow a GaN-based semiconductor in order to embed the growth mask layer 12 during manufacture of the LED device, which may reduce the manufacturing efficiency of the LED device.
  • the thickness of the growth mask layer 12 may be 2 ⁇ m or less, and approximately 1.5 ⁇ m (1.25 to 1.75 ⁇ m) is appropriate.
  • the through-hole H provided in the growth mask layer 12 increases as the cross-sectional area increases from the single crystal substrate 11.
  • the cross-sectional area referred to here is an area of a cross section formed by cutting the through hole H along a plane parallel to the main surface of the single crystal substrate 11. Since the cross-sectional area of the through hole H changes in this way, as shown in FIGS. 1B and 2, the side wall of the through hole H has an inclined surface with an inclination angle ⁇ of less than 90 degrees.
  • the inclination angle ⁇ can be 15 to 80 degrees, preferably 30 to 75 degrees, and more preferably 50 to 75 degrees.
  • the inclination angle here is an inclination angle when the main surface of the single crystal substrate 11 is a reference plane (the same applies hereinafter).
  • the side wall does not need to have a constant inclination angle from the lower end (end on the single crystal substrate side) to the upper end (end on the side away from the single crystal substrate).
  • the inclination angle of the side wall of the through hole H may decrease as the distance from the single crystal substrate 11 increases.
  • the inclination angle of the side wall of the through hole H may increase as the distance from the single crystal substrate 11 increases.
  • the central portion inclination angle ⁇ 1/2 which is the inclination angle of the side wall of the through hole, at a position half the thickness t of the growth mask layer from the single crystal substrate 11 is set to 30 to 75 degrees, particularly 50 °. It is preferable that the angle be ⁇ 75 degrees.
  • a plurality of through holes H are arranged so that every other one is adjacent to the other six. Furthermore, when two adjacent ones of the plurality of through holes are arbitrarily selected, the two are close enough that one side wall and the other side wall touch each other. In other words, the plurality of through holes H are densely arranged so that a boundary where the side walls intersect between any two adjacent ones is formed. This will be described with reference to FIG. 4. As shown in FIG. 4A, six other through holes H 1 to H 6 are adjacent to the arbitrarily selected through hole H 0 .
  • the cross section of the growth mask layer 12 at the position of the XX line is horizontal at the top as shown in FIG. It has a shape with no part (in this example, a triangle).
  • a part of the side wall of the through hole H 0 is in contact with the side wall of the through hole H 2 , and the other part is in contact with the side wall of the through hole H 5 .
  • the upper end of the side wall of the through hole H 0 is partially in contact with the side wall of the through hole H 3 , and the other part is in contact with the side wall of the through hole H 6. Yes.
  • the GaN-based LED device structure is formed on the epitaxial growth substrate by providing the through-holes so densely that the side walls of the adjacent through-holes touch each other, the interface between the growth mask layer and the GaN-based semiconductor is occupied.
  • the ratio of the inclined portion can be increased.
  • 3 (a) and 3 (b) described above also show a cross section at a position where the side walls of two adjacent through holes are in contact with each other.
  • the cross section has a shape that does not have a horizontal portion at the top.
  • the size of the opening of the through hole H on the bottom surface (surface in contact with the single crystal substrate 11) side of the growth mask layer 12 should be such that the GaN-based semiconductor can be epitaxially grown from the surface of the single crystal substrate 11 exposed in the opening. That's fine.
  • Area of the opening is, for example, be a 0.5 ⁇ m 2 ⁇ 30 ⁇ m 2. The smaller the area, the higher the proportion of the inclined portion in the interface between the epitaxial growth substrate and the GaN semiconductor when the GaN-based LED device structure is formed on the epitaxial growth substrate 10, and the higher the light extraction efficiency. Become.
  • a single crystal substrate 11, for example, a normal c-plane sapphire substrate is prepared as a starting material.
  • a growth mask layer 12 is formed so as to uniformly cover the main surface of the single crystal substrate 11.
  • the method for forming the growth mask layer it may be appropriately selected from known thin film forming methods depending on the material forming the layer.
  • a plasma CVD method, a vacuum evaporation method, or a sputtering method can be preferably used.
  • a photoresist film P is formed on the surface thereof as shown in FIG.
  • the photoresist film P is patterned using a normal technique to form an opening h as shown in FIG.
  • the pattern of the opening h formed in the photoresist film P is the same as the pattern of the opening on the single crystal substrate 11 side of the through hole to be provided in the growth mask layer 12 in the target epitaxial growth substrate 10.
  • through holes H are formed in the growth mask layer 12 by dry etching methods such as reactive ion etching and plasma etching using the photoresist film P as an etching mask.
  • the etching rate of the growth mask layer is such that the photoresist film P disappears from the peripheral portion and the area is reduced. And the ratio of the etching rate of the photoresist film.
  • the side wall of the hole formed in the growth mask layer 12 can be inclined.
  • the photoresist film P is hard baked after patterning, its end face becomes tapered, that is, the film thickness in the peripheral portion is reduced, and therefore the disappearance of the peripheral portion of the photoresist film P in the etching process can be promoted.
  • the etching process may be continued until the photoresist film completely disappears.
  • the growth mask layer 22 is epitaxially grown without a horizontal plane on the upper surface side (the side opposite to the bottom surface side).
  • the substrate 20 for use is obtained.
  • the shape and arrangement of the through holes provided in the growth mask layer can be changed variously by changing the pattern of the openings formed in the photoresist film.
  • a plurality of through holes H provided in the growth mask layer 32 formed on the single crystal substrate 31 are arranged so that every other one is adjacent to the other three. Has been. When any two adjacent through holes are seen, one side wall and the other side wall of the two through holes are in contact with each other.
  • two types of through holes H A and H B growth mask layer 32' epitaxial growth substrate 30 showing a plan view shown in FIG. 22 can also be provided.
  • the arrangement of the through-holes HA is the same as the arrangement of the through-holes H shown in FIG.
  • the other type of through hole H B is disposed in a region not occupied by the through hole HA . A side wall and the side wall of the through hole H A of the through hole H B does not abut.
  • two kinds of the through-hole H A and H B the distance between both ends is the same (equal to the thickness of the growth mask layer 32 '), the bottom surface of the opening size growth mask layer It differs on the side and on the top side.
  • Such an epitaxial growth substrate having a plurality of types of through-holes with different side wall inclinations in the growth mask layer can be manufactured by a method of forming the through-holes in different processes for each type.
  • the side wall of the one type of through hole H A and the side wall of the other type of through hole H B may be in contact with each other.
  • each of the plurality of through holes H provided in the growth mask layer 42 formed on the single crystal substrate 41 has an equilateral triangular cross section (the main surface of the single crystal substrate 41). And a cross section formed by cutting along a plane parallel to the surface.
  • the growth mask layer 42 does not have a horizontal plane on the upper surface side. Twelve other through holes are adjacent to any through hole H provided in the growth mask layer 42. Of the twelve, three are arranged on the upper surface side of the growth mask layer 42 so that the opening and the opening of the through hole are in contact with each other by a line. The remaining nine are arranged on the upper surface side of the growth mask layer 42 so that the opening and the opening of the through hole are in contact with each other at a point.
  • each of the plurality of through holes H provided in the growth mask layer 52 formed on the single crystal substrate 51 has a rhombic cross section (on the main surface of the single crystal substrate 51). And a cross section obtained by cutting along a parallel plane.
  • the growth mask layer 52 does not have a horizontal plane on the upper surface side.
  • Eight other through holes are adjacent to any through hole H provided in the growth mask layer 52.
  • Four of the eight are arranged on the upper surface side of the growth mask layer 52 so that the opening and the opening of the through hole are in contact with each other by a line.
  • the remaining four are arranged on the upper surface side of the growth mask layer 52 so that the opening and the opening of the through hole are in contact with each other at a point.
  • each of the plurality of through holes H provided in the growth mask layer 62 formed on the single crystal substrate 61 has a regular hexagonal cross section (the main surface of the single crystal substrate 61). And a cross section formed by cutting along a plane parallel to the surface.
  • the growth mask layer 62 does not have a horizontal plane on the upper surface side.
  • Six other through holes are adjacent to any through hole H provided in the growth mask layer 62. All six of them are arranged so that the side wall forms a linear boundary with the side wall of the through hole.
  • Epitaxial growth of GaN-based semiconductor The method for epitaxially growing a GaN-based semiconductor on the epitaxial growth substrate of each of the above-described embodiments is not particularly limited. These methods can be used as appropriate. The most preferred method is the MOVPE method.
  • the single crystal substrate included in the epitaxial growth substrate is a substrate having a lattice constant difference with a GaN-based semiconductor such as a sapphire substrate
  • a known buffer layer technique can be preferably used.
  • a low-temperature buffer that forms a buffer layer made of a GaN-based semiconductor such as GaN, AlGaN, or AlN at a temperature lower than the temperature for growing a single crystal, for example, 400 to 600 ° C. Layer technology is useful.
  • FIG. 11A shows the above-described epitaxial growth substrate 10.
  • the single crystal substrate 11 exposed at the position of the through hole H provided in the growth mask layer 12 as shown in FIG.
  • the growth of the GaN crystal S1 is started from the surface.
  • the GaN crystal S1 grows in the thickness direction and grows laterally on the inclined sidewall of the through hole H. This is because the growth of the GaN crystal starting from the surface of the growth mask layer 12 hardly occurs.
  • the GaN crystal S1 grown from each through hole H becomes coreless when the film thickness exceeds the film thickness of the growth mask layer 12, and as shown in FIG. 11C, a layered body in which the growth mask layer 12 is embedded and integrated. To present. Since the crystal orientations of the GaN crystals S1 grown from the plurality of through holes H are aligned, coreless defects are unlikely to occur. Since the surface of the single crystal substrate 11 is subjected to batch finishing such as polishing before the growth mask layer 12 is formed, the quality of the exposed surface of the single crystal substrate 11 that becomes the crystal growth start surface is improved. This is because there is little variation. Here, when compared with PSS, coreless defects are likely to occur in the process of epitaxially growing a GaN-based semiconductor on PSS.
  • the entire non-flat surface used for epitaxial growth is a sapphire surface that can serve as a place to start the growth of a GaN-based semiconductor crystal, and the GaN-based semiconductor crystal can grow in different modes for each part on the non-flat surface ( This is because, for example, crystals can grow in different modes from the top surface and the side wall surface of the protrusion.
  • the epitaxial growth substrate according to each of the above-described embodiments even if the in-plane uniformity of the pattern of the growth mask layer is reduced, the surface of the single crystal substrate that is the growth start surface of the GaN-based semiconductor crystal Therefore, the in-plane uniformity of the quality of the GaN-based semiconductor crystal is not deteriorated.
  • FIG. 12 is a sectional view of a GaN-based LED device according to the embodiment.
  • the GaN-based LED device 100 includes a GaN-based semiconductor stacked body S2 formed by epitaxial growth on the epitaxial growth substrate 10 (consisting of the single crystal substrate 11 and the growth mask layer 12) according to the above-described embodiment. Yes.
  • the GaN-based semiconductor stacked body S2 includes an undoped layer S21, an n-type layer S22, a light emitting layer S23, and a p-type layer S24 in this order from the epitaxial growth substrate 10 side.
  • a negative electrode E1 is formed on the partially exposed surface of the n-type layer S22.
  • a translucent electrode E2 is formed on the upper surface of the p-type layer S24, and a positive electrode E3 is formed on a part thereof.
  • the undoped layer S21 is a layer made of, for example, GaN that is not doped with impurities.
  • the undoped layer S21 is epitaxially grown from the surface of the single crystal substrate 11 exposed through the through hole H formed in the growth mask layer 12, and covers the growth mask layer 12 in layers. ing.
  • the n-type layer S22 can be formed directly on the epitaxial growth substrate 10 without forming the undoped layer S21.
  • the n-type layer S22 is made of GaN doped with Si at a concentration of 1 ⁇ 10 18 cm ⁇ 3 to 1 ⁇ 10 19 cm ⁇ 3 , for example, and has a thickness of 2 to 6 ⁇ m.
  • the light emitting layer S23 preferably includes a quantum well layer made of undoped InGaN.
  • the light emitting layer S23 has an MQW structure in which such quantum well layers and barrier layers made of GaN or InGaN are alternately stacked.
  • the barrier layer is doped with Si.
  • the p-type layer S24 is made of, for example, GaN doped with Mg at a concentration of 5 ⁇ 10 19 cm ⁇ 3 to 1 ⁇ 10 21 cm ⁇ 3 , and has a thickness of 50 to 500 nm.
  • a contact layer can be provided as a layer for forming the negative electrode E1, a hole blocking layer made of n-type AlGaN, and an n-type strain relaxation made of InGaN or GaN / InGaN superlattice. Layers and the like can be provided. Inside the p-type layer S24, an electron block layer made of p-type AlGaN or the like can be provided under the contact layer provided as the uppermost layer.
  • the negative electrode E1 serves both as an ohmic electrode and an electrode pad, has an ohmic contact layer in a portion in contact with the n-type GaN layer S22, and a surface layer is an Au layer.
  • the ohmic contact layer can be formed of Al, Ti, Cr alone or an alloy, or can be formed of TCO (transparent conductive oxide).
  • the translucent electrode E2 is made of TCO.
  • an indium oxide-based TCO such as ITO and a zinc oxide-based TCO such as IZO can be preferably used.
  • the positive electrode E3 has a layer made of a metal having good adhesion to the TCO, for example, a layer made of Cr, Ni, Ti, Pt, Rh, etc., at the portion in contact with the translucent electrode E2, and the outermost layer is Au layer.
  • the inside of the GaN-based semiconductor laminate S2 is assumed to be optically uniform, and its refractive index is 2.43, which is the refractive index of GaN. Further, the GaN-based semiconductor laminate has an extinction coefficient of 10 ⁇ 7 .
  • the refractive index was set to 2.0 and the extinction coefficient was set to 0.02.
  • Both the negative electrode E1 and the positive electrode E3 had a diameter of 100 ⁇ m, a refractive index of 1.5, and an extinction coefficient of 1.88.
  • the refractive index and extinction coefficient refer to the value of Au.
  • the surface of the model LED device was a flat optical surface.
  • the simulation was performed by the ray tracing method using LightTools (registered trademark), which is illumination design analysis software of ORA (currently Synopsis).
  • the light extraction efficiency was defined as the ratio of the amount of light emitted from any surface of the model LED device to the outside of the device relative to the amount of light emitted from the light emitting layer S23.
  • the refractive index outside the device was 1.
  • FIG. 13 is a plan view of the epitaxial growth substrate assumed in this simulation.
  • FIGS. 13A to 13E show the pitch of the arrangement pattern of the through holes of 1.5 ⁇ m, 1.7 ⁇ m, and 2. The cases of 0 ⁇ m, 2.5 ⁇ m, and 4.0 ⁇ m are shown.
  • the growth mask layer has a circular mesh pattern, and has a plurality of through-holes having a circular opening on the bottom surface side and a constant inclination angle of the side wall.
  • each through hole In each through hole, the diameter of the opening on the bottom side of the growth mask layer was 1.1 ⁇ m, and the inclination angle of the side wall was 45 degrees.
  • the plurality of through holes are arranged closest to each other, and six other through holes are adjacent to each through hole. In other words, each through hole occupies the lattice position of the triangular lattice.
  • the thickness of the growth mask layer when the pitch of the arrangement pattern (period of the triangular lattice) was 1.7 ⁇ m or more was set to 0.45 ⁇ m. Therefore, when the pitch is larger than 2.0 ⁇ m, the side walls of the adjacent through holes do not touch each other. On the other hand, when the pitch is 1.7 ⁇ m or less, the growth mask layer does not have a horizontal surface on the upper surface side.
  • the refractive index of the growth mask layer was 1.45 (the refractive index of SiO 2 ).
  • the result of simulation 1 is shown in FIG.
  • the light extraction efficiency of the model LED device was the best when the pitch of the through hole arrangement pattern was 1.5 to 2.0 ⁇ m, that is, when the side walls of adjacent through holes touched each other. It was.
  • the light extraction efficiency when the pitch is 1.5 ⁇ m is lower than that when the pitch is 1.7 ⁇ m because the pitch is 1.5 ⁇ m than when the pitch is 1.7 ⁇ m. This is also because the thickness of the growth mask layer is small.
  • the diameter of the opening of the through hole on the upper surface side of the growth mask layer is 1.25 times.
  • the through holes are arranged in a close-packed manner with a pitch of preferably 1.1 times or less, more preferably 1.05 times or less.
  • FIG. 15 is a perspective view of the substrate for epitaxial growth assumed in this simulation.
  • FIGS. 15A to 15E show that the inclination angle of the side wall of the through hole is 15 degrees, 30 degrees, 45 degrees, 60 degrees, respectively. The case of 75 degrees is shown.
  • the growth mask layer has a circular mesh pattern, and has a plurality of through-holes having a circular opening on the bottom surface side and a constant inclination angle of the side wall. In any through hole, the diameter of the opening on the bottom surface side was 1.1 ⁇ m.
  • the plurality of through holes are arranged closest to each other, and six other through holes are adjacent to each through hole.
  • the pitch of the arrangement pattern of the through holes was 1.7 ⁇ m regardless of the inclination angle of the side wall. Therefore, even if the inclination angle of the side wall is different, the total area of the surface of the single crystal substrate exposed through the through hole of the growth mask layer is constant.
  • the thickness of the growth mask layer was set so that the growth mask layer did not have a horizontal plane on the upper surface side. Therefore, the greater the inclination angle of the side wall of the through hole, the greater the thickness of the growth mask layer.
  • the refractive index of the growth mask layer was 1.45 (the refractive index of SiO 2 ).
  • Results of simulation 2 are shown in FIG.
  • the light extraction efficiency of the model LED device was highest when the inclination angle of the side wall of the through hole was 60 to 75 degrees, and the value reached 59%.
  • the tilt angle is less than 60 degrees, the light extraction efficiency decreases as the tilt angle decreases, and the light extraction efficiency when the tilt angle is 15 degrees is 48%.
  • this tendency may be related not only to the inclination angle of the side wall of the through hole but also to the thickness of the growth mask layer. This is because the thickness of the growth mask layer when the inclination angle is 60 degrees and 75 degrees is about 6.5 times and about 14 times that when the inclination angle is 15 degrees, respectively.
  • FIG. 17 is a perspective view of the epitaxial growth substrate assumed in this simulation 3.
  • FIGS. 17A to 17E show the inclination angles of the side walls of the through holes of 15 degrees, 30 degrees, 45 degrees, and 60 degrees, respectively. , 75 degrees are shown.
  • the growth mask layer has a circular mesh pattern, and has a plurality of through-holes having a circular opening on the bottom surface side and a constant inclination angle of the side wall. In any case, the thickness of the growth mask layer was 0.45 ⁇ m, and the diameter of the opening on the bottom side of each through hole was 1.1 ⁇ m.
  • the plurality of through holes are arranged in a close-packed manner, and the pitch of the arrangement pattern is set so that the openings of adjacent through holes are in contact with each other on the upper surface side of the growth mask layer. Therefore, the gentler the inclination angle of the side wall of the through hole, the larger the pitch of the arrangement pattern, and the smaller the total area of the surface of the single crystal substrate exposed through the through hole.
  • the refractive index of the growth mask layer was 1.45 (the refractive index of SiO 2 ).
  • the result of the simulation 3 is shown in FIG.
  • the light extraction efficiency of the model LED device was good when the inclination angle of the side wall of the through hole was 30 to 75 degrees, particularly when it was larger than 45 degrees.
  • the light extraction efficiency when the tilt angle was 60 degrees reached 58%.
  • the tilt angle was less than 60 degrees, the light extraction efficiency tended to decrease as the tilt angle decreased.
  • the tilt angle was 15 degrees, the light extraction efficiency decreased to 46%.
  • the simulation value of the light extraction efficiency when the growth mask layer is not provided is about 25%, the light extraction by the growth mask layer is possible even when the inclination angle of the side wall of the through hole is 15 degrees. It can be said that the efficiency improvement effect is not small.
  • the light extraction efficiency was clearly higher when the inclination of the side wall of the cone was 45 degrees than when the inclination of the cone side wall was 64 degrees, whereas the latter In the LED device including the PSS having the pattern, the light extraction efficiency is slightly higher when the inclination of the side wall of the depression is 64 degrees than when it is 45 degrees.
  • the refractive index of the growth mask layer is 2.3, which is close to the refractive index of GaN, the light extraction efficiency is reduced to 45%.
  • the simulation value of the light extraction efficiency when the growth mask layer is not provided is still about 25%. Therefore, the effect of improving the light extraction efficiency by the growth mask layer is not small.
  • the growth mask layer pattern was a circular mesh pattern, a stripe pattern, and a dot pattern.
  • a pattern FIG. 13B
  • simulation 1 a pattern (FIG. 13B) when the pitch was 1.7 ⁇ m in simulation 1 was used. In this case, 38% of the area of the surface of the single crystal substrate is exposed through the through hole provided in the growth mask layer.
  • each of the linear growth mask layers has a bottom surface (a surface in contact with the single crystal substrate) and two inclined wall surfaces.
  • the cross section (cross section orthogonal to the longitudinal direction) is an isosceles triangle.
  • the width of the bottom surface of the growth mask layer in the direction perpendicular to the stripe direction was 2 ⁇ m
  • the inclination angle of the two wall surfaces was 45 degrees
  • the stripe pitch was 3.23 ⁇ m. In this case, 38% of the area of the surface of the single crystal substrate is exposed without being covered with the growth mask layer.
  • each of the dot-shaped growth mask layers has a cone shape as shown in FIG.
  • Each cone had a bottom diameter of 2 ⁇ m, a height of 1 ⁇ m, and a sidewall inclination angle of 45 degrees.
  • the cones were arranged in a close-packed manner, and the pitch of the arrangement pattern was 4 ⁇ m, which is twice the diameter of the bottom surface of the cone. In this case, 78% of the area of the surface of the single crystal substrate is exposed without being covered with the growth mask layer.
  • the result of simulation 5 is shown in FIG. Although the refractive index of the growth mask layer was changed in five ways between 1.45 and 2.30, in any case, the light extraction efficiency of the model LED device is the highest when the growth mask layer has a circular mesh pattern. It became high and became the lowest in the stripe pattern.
  • the GaN-based LED device obtained by epitaxially growing a GaN-based semiconductor on the epitaxial growth substrate according to the present invention has excellent luminous efficiency
  • the light source for a backlight unit of a liquid crystal display or for white illumination It can be preferably used for various light sources such as a light source.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)

Abstract

　本発明は、ＰＳＳに匹敵する光取出し効率の改善効果を与える、ＧａＮ系ＬＥＤデバイス用の新規なエピタキシャル成長用基板を提供することを主たる目的とする。本発明の実施形態は、ＧａＮ系ＬＥＤデバイス用のエピタキシャル成長用基板を含む。一例において、該エピタキシャル成長用基板は、単結晶基板及びＧａＮよりも低屈折率の誘電体を含む成長マスク層を有し、該成長マスク層は、該成長マスク層を厚さ方向に貫通し、その断面積が前記単結晶基板から離れるにつれて増加する貫通孔を有し、複数の該貫通孔が、どのひとつにも少なくとも他の３つが隣接するように配置され、かつ、そのように配置された該複数の該貫通孔から隣接する２つを任意に選び、その一方を第１貫通孔、他方を第２貫通孔としたとき、該第１貫通孔の側壁と該第２貫通孔の側壁とが境を接している。

Description

エピタキシャル成長用基板およびＧａＮ系ＬＥＤデバイス
　本発明は、エピタキシャル成長用基板およびＧａＮ系ＬＥＤ（発光ダイオード）デバイスに関する。
　ＧａＮ系半導体は、一般式ＡｌａＩｎｂＧａ１－ａ－ｂＮ（０≦ａ≦１、０≦ｂ≦１、０≦ａ＋ｂ≦１）で表される化合物半導体であり、ＩＩＩ族窒化物半導体、窒化物系ＩＩＩ－Ｖ族化合物半導体などとも呼ばれる。ｎ型層（ｎ型導電性層）とｐ型層（ｐ型導電性層）とこれらの層の間に挟まれた発光層とからなるＬＥＤデバイス構造を、ＧａＮ系半導体を用いて形成してなるＧａＮ系ＬＥＤデバイスは、近紫外～緑の波長の光を発生させることができる。ＧａＮ系ＬＥＤデバイスと蛍光体とを組み合わせて構成した白色発光ダイオードは、液晶ディスプレイのバックライトユニット用光源や、白色照明用の光源として実用化されている。
　ＧａＮ系ＬＥＤデバイスは、サファイア基板上にＭＯＶＰＥ法などの気相成長法によりＧａＮ系半導体をエピタキシャル成長させる工程を経て製造される。従って、ＧａＮ系ＬＥＤデバイスは通常その構造中にサファイア基板を含んでおり、該基板の上にＧａＮ系半導体からなるＬＥＤデバイス構造が形成されている。最近では、そのサファイア基板として、表面をエッチングにより加工して非平坦面としたパターン化サファイア基板（Ｐａｔｔｅｒｎｅｄ　Ｓａｐｐｈｉｒｅ　Ｓｕｂｓｔｒａｔｅ；以下、ＰＳＳともいう）が使用されることが多い。
　ＰＳＳの利用は、光取出し効率の改善を通して、ＧａＮ系ＬＥＤデバイスの出力向上に寄与する（特許文献１、特許文献２、非特許文献１）。非特許文献１には、熱リン酸ベースの溶液中でエッチングされた三角ピラミッドを有するＰＳＳを用いた、ＧａＮ系ＬＥＤデバイスの作製例が報告されている。報告されているところによれば、ピラミッド側壁の傾斜を緩やかにする（傾斜角５７．４度から３１．６度まで）につれてＧａＮ系ＬＥＤデバイスの出力が高くなる。更に、ピラミッド側壁の傾斜角を８０度から３０度まで小さくすると、光取出し効率が増加するというシミュレーション結果が得られているとのことである。
　ＰＳＳと同様の効果を得ることを目的として、Ａｌ２Ｏ３、Ｅｕ２Ｏ３、Ｌａ２Ｏ３、Ｓｍ２Ｏ３、ＷＯ３、Ｙ２Ｏ３などのような、サファイアと実質的に同一の屈折率またはＧａＮ系半導体よりもサファイアに近い屈折率を有する材料からなる突出部を表面に形成した基板が提案されている（特許文献３）。この基板は、ＰＳＳを模擬したものであるといえる。
国際公開第２００２／０７５８２１号 国際公開第２００３／０１０８３１号 日本国特開２００４－１５３０８９号公報
Ｊｉ－Ｈａｏ　Ｃｈｅｎｇ　ｅｔ　ａｌ．，　Ａｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ　Ｌｅｔｔｅｒｓ，　９６，　０５１１０９　（２０１０）
　ＰＳＳの利点のひとつは、その上にＧａＮ系半導体をエピタキシャル成長させるだけで、光取出し効率の改善に有益な構造、すなわち、互いに屈折率の異なるＧａＮ系半導体とサファイアとの間で非平坦界面が形成された構造を、ＬＥＤデバイス内に導入できるところである。しかし、非平坦界面をＧａＮ系半導体と形成する材料がサファイアであることは、光取出し効率の改善効果にとって本質的な要素ではない。つまり、ＧａＮ系半導体との間で非平坦界面を形成する材料が非サファイア材料を含んでいたとしても、その非サファイア材料がＧａＮ系半導体よりも低い屈折率を有していれば、ＰＳＳに匹敵する光取出し効率の改善効果が得られると考えられる。さらに、その非サファイア材料がＧａＮ系半導体との間で形成する界面が傾斜部を含むように構成すれば、その光取出し効率はさらに良好なものとなり得る。ここで、傾斜部とは、ＬＥＤデバイス構造を構成する発光層などの半導体層と平行な平面に対して、傾斜している部分をいう。
　従って、本発明の目的のひとつは、ＰＳＳに匹敵する光取出し効率の改善効果を与える、ＧａＮ系ＬＥＤデバイス用の新規なエピタキシャル成長用基板を提供することである。
　また、本発明の目的には、かかるエピタキシャル成長用基板を用いたＧａＮ系ＬＥＤデバイスを提供することが含まれる。
　さらに、本発明の目的には、かかるエピタキシャル成長用基板を用いたＧａＮ系ＬＥＤデバイスの製造方法を提供することが含まれる。
　本発明の実施形態は、下記のエピタキシャル成長用基板、ＧａＮ系ＬＥＤデバイスおよびＧａＮ系ＬＥＤデバイスの製造方法を含む。
［１］
　単結晶基板と、該単結晶基板の一方の主面上に形成されＧａＮよりも低屈折率の誘電体を含む成長マスク層とを有し、
　該成長マスク層は、当該成長マスク層を厚さ方向に貫通し、その断面積が前記単結晶基板から離れるにつれて増加する貫通孔を有し、
　複数の該貫通孔が、どのひとつにも少なくとも他の３つが隣接するように配置され、かつ、そのように配置された該複数の該貫通孔から隣接する２つを任意に選び、その一方を第１貫通孔、他方を第２貫通孔としたとき、該第１貫通孔の側壁と該第２貫通孔の側壁とが境を接している、ＧａＮ系ＬＥＤデバイス用のエピタキシャル成長用基板。
［２］
　前記単結晶基板がサファイア基板、ＳｉＣ基板、ＧａＮ基板、ＡｌＮ基板、スピネル基板、酸化ガリウム基板または酸化亜鉛基板である、前記［１］に記載のエピタキシャル成長用基板。
［３］
　前記成長マスク層の厚さが０．５～３μｍである、前記[１]または[２]に記載のエピタキシャル成長用基板。
［４］
　複数の前記貫通孔は、どのひとつにも他の６つが隣接するように配置されている、前記［１］～［３］のいずれか１に記載のエピタキシャル成長用基板。
［５］
　前記成長マスク層の底面側における前記貫通孔の開口部が円形である、前記［１］～［４］のいずれか１に記載のエピタキシャル成長用基板。
［６］
　前記貫通孔においては、前記単結晶基板からの距離が前記成長マスク層の厚さの半分の位置における側壁の傾斜角が３０～７５度である、前記［１］～［５］のいずれか１に記載のエピタキシャル成長用基板。
［７］
　前記貫通孔においては、前記単結晶基板からの距離が前記成長マスク層の厚さの半分の位置における側壁の傾斜角が５０～７５度である、前記［１］～［６］のいずれか１に記載のエピタキシャル成長用基板。
［８］
　前記成長マスク層が前記単結晶基板より低屈折率の誘電体を含む、前記［１］～［７］のいずれか１に記載のエピタキシャル成長用基板。
［９］
　前記成長マスク層が酸化ケイ素を含む、前記［８］に記載のエピタキシャル成長用基板。
［１０］
　サファイア基板と、該サファイア基板の一方の主面上に形成され酸化ケイ素を含む成長マスク層とを有し、
　該成長マスク層は、当該成長マスク層を厚さ方向に貫通し、その断面積が前記サファイア基板から離れるにつれて増加する貫通孔を有し、
　該成長マスク層の底面側における該貫通孔の開口部が円形であり、
　複数の該貫通孔が、どのひとつにも他の６つが隣接するように配置され、かつ、該複数の該貫通孔から隣接する２つを任意に選び、その一方を第１貫通孔、他方を第２貫通孔としたとき、該第１貫通孔の側壁と該第２貫通孔の側壁とが境を接している、エピタキシャル成長用基板。
［１１］
　前記貫通孔においては、前記単結晶基板からの距離が前記成長マスク層の厚さの半分の位置における側壁の傾斜角が５０～７５度である、前記［１０］に記載のエピタキシャル成長用基板。
［１２］
　エピタキシャル成長用基板と、該エピタキシャル成長用基板の上にエピタキシャル成長により形成され、ｎ型層、ｐ型層および該ｎ型層と該ｐ型層との間に挟まれた発光層を含むＧａＮ系半導体積層体と、を有するＧａＮ系ＬＥＤデバイスであって：
　該エピタキシャル成長用基板は、単結晶基板と、該単結晶基板の一方の主面上に形成され該ＧａＮ系半導体積層体よりも低屈折率の誘電体を含む成長マスク層とを有し、
　該成長マスク層は、当該成長マスク層を厚さ方向に貫通し、その断面積が前記単結晶基板から離れるにつれて増加する貫通孔を有し、
　複数の該貫通孔が、どのひとつにも少なくとも３つが隣接するように配置され、かつ、そのように配置された該複数の該貫通孔から隣接する２つを任意に選び、その一方を第１貫通孔、他方を第２貫通孔としたとき、該第１貫通孔の側壁と該第２貫通孔の側壁とが境を接しているＧａＮ系ＬＥＤデバイス。
［１３］
　前記単結晶基板がサファイア基板、ＳｉＣ基板、ＧａＮ基板、ＡｌＮ基板、スピネル基板、酸化ガリウム基板または酸化亜鉛基板である、前記［１２］に記載のＧａＮ系ＬＥＤデバイス。
［１４］
　前記成長マスク層の厚さが０．５～３μｍである、前記［１２］または［１３］に記載のＧａＮ系ＬＥＤデバイス。
［１５］
　複数の前記貫通孔は、どのひとつにも他の６つが隣接するように配置されている、前記［１２］～［１４］のいずれか１に記載のＧａＮ系ＬＥＤデバイス。
［１６］
　前記成長マスク層の底面側における前記貫通孔の開口部が円形である、前記［１２］～［１５］のいずれか１に記載のＧａＮ系ＬＥＤデバイス。
［１７］
　前記貫通孔においては、前記単結晶基板からの距離が前記成長マスク層の厚さの半分の位置における側壁の傾斜角が３０～７５度である、前記［１２］～［１６］のいずれか１に記載のＧａＮ系ＬＥＤデバイス。
［１８］
　前記貫通孔においては、前記単結晶基板からの距離が前記成長マスク層の厚さの半分の位置における側壁の傾斜角が５０～７５度である、前記［１２］～［１７］のいずれか１に記載のＧａＮ系ＬＥＤデバイス。
［１９］
　前記成長マスク層が前記単結晶基板より低屈折率の誘電体を含む、前記［１２］～［１８］のいずれか１に記載のＧａＮ系ＬＥＤデバイス。
［２０］
　前記成長マスク層が酸化ケイ素を含む、前記［１９］に記載のＧａＮ系ＬＥＤデバイス。
［２１］
　エピタキシャル成長用基板と、該エピタキシャル成長用基板の上にエピタキシャル成長により形成され、ｎ型層、ｐ型層および該ｎ型層と該ｐ型層との間に挟まれた発光層を含むＧａＮ系半導体積層体と、を有するＧａＮ系ＬＥＤデバイスであって：
　該エピタキシャル成長用基板は、サファイア基板と、該サファイア基板の一方の主面上に形成され酸化ケイ素を含む成長マスク層とを有し、
　該成長マスク層は、当該成長マスク層を厚さ方向に貫通し、その断面積が前記サファイア基板から離れるにつれて増加する貫通孔を有し、
　該成長マスク層の底面側における該貫通孔の開口部が円形であり、
　複数の該貫通孔が、どのひとつにも他の６つが隣接するように配置され、かつ、該複数の該貫通孔から隣接する２つを任意に選び、その一方を第１貫通孔、他方を第２貫通孔としたとき、該第１貫通孔の側壁と該第２貫通孔の側壁とが境を接する程度に該第１貫通孔と該第２貫通孔とが近接している、ＧａＮ系ＬＥＤデバイス。
［２２］
　前記貫通孔においては、前記単結晶基板からの距離が前記成長マスク層の厚さの半分の位置における側壁の傾斜角が５０～７５度である、前記［２１］に記載のＧａＮ系ＬＥＤデバイス。
［２３］
　前記［１］～［１１］のいずれか１に記載のエピタキシャル成長用基板の上に、エピタキシャル成長によって、ｎ型層、ｐ型層および該ｎ型層と該ｐ型層との間に挟まれた発光層を含むＧａＮ系半導体積層体を形成する積層体形成工程を含む、ＧａＮ系ＬＥＤデバイスの製造方法。
［２４］
　単結晶基板と、該単結晶基板の一方の主面上に形成されＧａＮよりも低屈折率の誘電体を含む成長マスク層とを有し、
　該成長マスク層は、当該成長マスク層を厚さ方向に貫通し、その断面積が前記単結晶基板から離れるにつれて増加する貫通孔を有し、
　該成長マスク層の底面側および上面側における該貫通孔の開口部が円形であり、
　複数の該貫通孔が該成長マスク層の上面側におけるその開口部の直径の１．２５倍以下のピッチで最密配置されている、ＧａＮ系ＬＥＤデバイス用のエピタキシャル成長用基板。
［２５］
　前記単結晶基板がサファイア基板、ＳｉＣ基板、ＧａＮ基板、ＡｌＮ基板、スピネル基板、酸化ガリウム基板または酸化亜鉛基板である、前記［２４］に記載のエピタキシャル成長用基板。
［２６］
　前記成長マスク層の厚さが０．５～３μｍである、前記［２４］または［２５］に記載のエピタキシャル成長用基板。
［２７］
　前記貫通孔においては、前記単結晶基板からの距離が前記成長マスク層の厚さの半分の位置における側壁の傾斜角が３０～７５度である、前記［２４］～［２６］のいずれか１に記載のエピタキシャル成長用基板。
［２８］
　前記貫通孔においては、前記単結晶基板からの距離が前記成長マスク層の厚さの半分の位置における側壁の傾斜角が５０～７５度である、前記［２４］～［２７］のいずれか１に記載のエピタキシャル成長用基板。
［２９］
　前記成長マスク層が前記単結晶基板より低屈折率の誘電体を含む、前記［２４］～［２８］のいずれか１に記載のエピタキシャル成長用基板。
［３０］
　前記成長マスク層が酸化ケイ素を含む、前記［２９］に記載のエピタキシャル成長用基板。
［３１］
　前記［２４］～［３０］のいずれか１に記載のエピタキシャル成長用基板と、該エピタキシャル成長用基板の上にエピタキシャル成長により形成され、ｎ型層、ｐ型層および該ｎ型層と該ｐ型層との間に挟まれた発光層を含むＧａＮ系半導体積層体と、を有するＧａＮ系ＬＥＤデバイス。
［３２］
　前記［２４］～［３０］のいずれか１に記載のエピタキシャル成長用基板の上に、エピタキシャル成長によって、ｎ型層、ｐ型層および該ｎ型層と該ｐ型層との間に挟まれた発光層を含むＧａＮ系半導体積層体を形成する積層体形成工程を含む、ＧａＮ系ＬＥＤデバイスの製造方法。
　本発明に係る上記のエピタキシャル成長用基板の上にＧａＮ系半導体をエピタキシャル成長させることにより、光取出し効率の改善に有益な非平坦界面をＧａＮ系半導体と該エピタキシャル成長用基板との間に備える発光効率に優れたＧａＮ系ＬＥＤデバイスを、簡便かつ効率よく製造することができる。
図１（ａ）及び（ｂ）は、実施形態に係るエピタキシャル成長用基板を示しており、図１（ａ）は平面図、図１（ｂ）は図１（ａ）のＸ１－Ｘ１線の位置における断面図である。 図２は、図１に示すエピタキシャル成長用基板の、図１（ａ）のＸ２－Ｘ２線の位置における断面図である。 図３（ａ）及び（ｂ）は、貫通孔の側壁の傾斜角が一定でないエピタキシャル成長用基板の断面図である。図３（ａ）は、貫通孔Ｈの側壁の傾斜角が、単結晶基板１１からの距離とともに減少する一例を示している。図３（ｂ）は、貫通孔Ｈの側壁の傾斜角が、単結晶基板１１からの距離とともに増加する一例を示している。 図４（ａ）及び（ｂ）は、図１に示すエピタキシャル成長用基板と同じ貫通孔配置を有するエピタキシャル成長用基板を示しており、図４（ａ）は平面図、図４（ｂ）は図４（ａ）のＸ－Ｘ線の位置における断面図である。 図５（ａ）～（ｅ）は、図１に示すエピタキシャル成長用基板の製造工程を説明するための断面図である。 図６（ａ）及び（ｂ）は実施形態に係るエピタキシャル成長用基板を示しており、図６（ａ）は平面図、図６（ｂ）は斜視図である。 図７は、実施形態に係るエピタキシャル成長用基板の平面図である。 図８は、実施形態に係るエピタキシャル成長用基板の平面図である。 図９は、実施形態に係るエピタキシャル成長用基板の平面図である。 図１０は、実施形態に係るエピタキシャル成長用基板の平面図である。 図１１（ａ）～（ｃ）は、実施形態に係るエピタキシャル成長用基板上におけるＧａＮ結晶のエピタキシャル成長の様子を示す断面図である。 図１２は、実施形態に係るＧａＮ系ＬＥＤデバイスの断面図である。 図１３（ａ）～（ｅ）は、シミュレーション１で仮定したエピタキシャル成長用基板の平面図である。 図１４は、シミュレーション１の結果を示している。 図１５（ａ）～（ｅ）は、シミュレーション２で仮定したエピタキシャル成長用基板の斜視図である。 図１６は、シミュレーション２の結果を示している。 図１７（ａ）～（ｅ）は、シミュレーション３で仮定したエピタキシャル成長用基板の斜視図である。 図１８は、シミュレーション３の結果を示している。 図１９は、シミュレーション４の結果を示している。 図２０（ａ）及び（ｂ）は、シミュレーション５で仮定したエピタキシャル成長用基板の斜視図であり、図２０（ａ）は成長マスク層がストライプパターンを呈する場合を、図２０（ｂ）は成長マスク層がドットパターンを呈する場合を、それぞれ示している。 図２１は、シミュレーション５の結果を示している。 図２２は、実施形態に係るエピタキシャル成長用基板の平面図である。
１．エピタキシャル成長用基板
　図１および図２に、本発明の実施形態に係るエピタキシャル成長用基板の構造を示す。図１（ａ）は平面図、図１（ｂ）は図１（ａ）のＸ１－Ｘ１線の位置における断面図、図２は図１（ａ）のＸ２－Ｘ２線の位置における断面図である。エピタキシャル成長用基板１０は、単結晶基板１１と、その一方の主面上に形成された成長マスク層１２とから構成されている。成長マスク層１２には、成長マスク層１２を厚さ方向に貫通する貫通孔Ｈが複数形成されており、該貫通孔Ｈの位置には単結晶基板１１の表面が露出している。
　単結晶基板１１には、ＧａＮ系半導体のエピタキシャル成長に通常使用される基板を用いることができる。単結晶基板１１は、好ましくは、サファイア基板（ｃ面、ａ面、ｒ面）、ＳｉＣ基板（４Ｈ、６Ｈ）、ＧａＮ基板（ｃ面、ｍ面、ｓ面）、ＡｌＮ基板、スピネル基板、酸化ガリウム基板、酸化亜鉛基板などのように、可視波長域（３８０～７８０ｎｍ）の光を殆ど吸収せず、かつ、屈折率がＧａＮ系半導体と同等以下である基板である。単結晶基板１１は、特に好ましくは、ｃ軸成長によって効率の高いＧａＮ系ＬＥＤ構造を製造できることから、ｃ面サファイア基板、ＳｉＣ基板（４Ｈ、６Ｈ）またはｃ面ＧａＮ基板である。単結晶基板１１はオフ角が付与された基板であってもよい。
　成長マスク層１２は、例えば、酸化ケイ素、酸窒化ケイ素、窒化ケイ素、酸化タンタル、酸化ジルコニウムなどを用いて形成される。これらの誘電体を用いて成長マスク層１２を形成することにより、貫通孔Ｈを通して露出する単結晶基板１１の表面からＧａＮ系半導体をエピタキシャル成長させる際に、成長マスク層１２の表面でＧａＮ系半導体結晶が成長することが防止される。
　成長マスク層１２の材料は、上記例示したものに限らず、ＧａＮ系半導体のＥＬＯ（Ｅｐｉｔａｘｉａｌ　Ｌａｔｅｒａｌ　Ｏｖｅｒｇｒｏｗｔｈ）において成長マスクに用いられている種々の材料から選択することができる。成長マスクを用いたＧａＮ系半導体のＥＬＯについて記した多数の文献が存在するが、そのごく一例として、米国特許第６２２５６５０号公報および米国特許第６２５２２６１号公報を挙げることができる。
　酸化ケイ素、酸窒化ケイ素、窒化ケイ素、酸化タンタル、酸化ジルコニウムなどを用いて形成した成長マスク層１２は、ＧａＮ、ＩｎＧａＮ、ＡｌｘＧａ１－ｘＮ（０≦ｘ≦０．２）など、ＧａＮ系ＬＥＤデバイスの主要部に通常使用されるＧａＮ系半導体よりも低い屈折率を有する。従って、エピタキシャル成長基板１０を用いたＧａＮ系ＬＥＤデバイスにおいて、成長マスク層１２とＧａＮ系半導体との間で形成される界面は、光を反射させる性質や光を屈折させる性質を備えるものとなる。例示した誘電体のうち、屈折率の最も低い酸化ケイ素で成長マスク層１２を形成したとき、該界面が光を反射させる作用や光を屈折させる作用は最も強くなる。
　成長マスク層１２の厚さは、貫通孔Ｈの側壁の面積が十分大きくなるように、好ましくは０．５μｍ以上、より好ましくは１μｍ以上とする。成長マスク層１２の厚さは好ましくは３μｍ以下である。これより厚くすると、ＬＥＤデバイスの製造時に成長マスク層１２を埋め込むためにＧａＮ系半導体を成長させる時間が長くなるので、ＬＥＤデバイスの製造効率を低下させる恐れがある。成長マスク層１２の厚さは２μｍ以下であってもよく、１．５μｍ前後（１．２５～１．７５μｍ）が適当である。
　成長マスク層１２に設けられた貫通孔Ｈは、断面積が単結晶基板１１から離れるにつれて増加している。ここでいう断面積とは、単結晶基板１１の主面に平行な平面で貫通孔Ｈを切断してできる断面の面積である。貫通孔Ｈの断面積がこのように変化しているので、図１（ｂ）および図２に示すように、貫通孔Ｈの側壁は傾斜角θが９０度未満の傾斜面となっている。この傾斜角θは、１５～８０度とすることができるが、好ましくは３０～７５度、より好ましくは５０～７５度である。ここでいう傾斜角は、単結晶基板１１の主面を基準面としたときの傾斜角である（以下においても同様とする）。
　成長マスク層に設ける貫通孔において、側壁は下端（単結晶基板側の端）から上端（単結晶基板から離れた側の端）まで傾斜角一定である必要はない。例えば、図３（ａ）の例のように、貫通孔Ｈの側壁の傾斜角は、単結晶基板１１から離れるにつれて減少していてもよい。あるいは、図３（ｂ）の例のように、貫通孔Ｈの側壁の傾斜角は、単結晶基板１１から離れるにつれて増加していてもよい。側壁の傾斜角が一定でない貫通孔においては、該傾斜角が３０～７５度、とりわけ５０～７５度の範囲内に含まれる部分を多くすることが好ましい。そのためには、単結晶基板１１からの距離が成長マスク層の厚さｔの半分の位置における貫通孔の側壁の傾斜角である中央部傾斜角θ１／２を、３０～７５度、とりわけ５０～７５度とすることが好ましい。
　図１に示すエピタキシャル成長用基板１０では、複数の貫通孔Ｈが、どのひとつにも他の６つが隣接するように配置されている。さらに、該複数の該貫通孔から隣接する２つを任意に選んだとき、その２つは、一方の側壁と他方の側壁とが境を接する程度に近接している。換言すれば、複数の貫通孔Ｈは、どの隣接する２つの間にも側壁どうしが交わる境界が形成されるように、密に配置されている。このことを図４を用いて説明すると、図４（ａ）に示すように、任意に選ばれる貫通孔Ｈ０には６つの他の貫通孔Ｈ１～Ｈ６が隣接している。そして、Ｘ－Ｘ線上では、貫通孔Ｈ０の側壁が一部で貫通孔Ｈ１の側壁と境を接しており、他の一部で貫通孔Ｈ４の側壁と境を接している。側壁同士の境界においては一方の側壁と他方の側壁とが交差しているので、図４（ｂ）に示すように、Ｘ－Ｘ線の位置における成長マスク層１２の断面は、最上部に水平部を有さない形状（この例では三角形）を呈している。
　同様にして、Ｙ－Ｙ線上では、貫通孔Ｈ０の側壁が一部で貫通孔Ｈ２の側壁と境を接しており、他の一部で貫通孔Ｈ５の側壁と境を接している。また、Ｚ－Ｚ線上では、貫通孔Ｈ０の側壁の上端が、一部で貫通孔Ｈ３の側壁と境を接しており、他の一部で貫通孔Ｈ６の側壁と境を接している。
　隣接する貫通孔の側壁同士が境を接する程に貫通孔を密に設けることによって、エピタキシャル成長用基板上にＧａＮ系ＬＥＤデバイス構造を形成したときに、成長マスク層とＧａＮ系半導体との界面に占める傾斜部の割合を多くすることができる。
　なお、先に説明した図３（ａ）および図３（ｂ）も、隣接する２つの貫通孔の側壁同士が境を接している位置における断面を示しており、それ故に、成長マスク層１２の断面が最上部に水平部を有さない形状を呈している。
　成長マスク層１２の底面（単結晶基板１１と接する面）側における貫通孔Ｈの開口部のサイズは、該開口部に露出する単結晶基板１１の表面からＧａＮ系半導体がエピタキシャル成長し得るサイズであればよい。該開口部の面積は、例えば、０．５μｍ２～３０μｍ２とすることができる。この面積を小さくするほど、エピタキシャル成長用基板１０上にＧａＮ系ＬＥＤデバイス構造を形成したときに、当該エピタキシャル成長用基板とＧａＮ系半導体との界面に占める傾斜部の割合が多くなり、光取出し効率が高くなる。
　次に、エピタキシャル成長用基板１０の製造手順の一例を、図５を用いて説明する。
　まず、出発材料として単結晶基板１１、例えば、通常のｃ面サファイア基板を準備する。そして、図５（ａ）に示すように、その単結晶基板１１の主面を一様に覆うように、成長マスク層１２を形成する。成長マスク層の形成方法に限定はなく、該層をなす材料に応じて公知の薄膜形成方法から適宜選択すればよい。金属の酸化物、窒化物または酸窒化物を材料に用いる場合であれば、プラズマＣＶＤ法、真空蒸着法またはスパッタリング法を好ましく用いることができる。
　成長マスク層１２の形成後、図５（ｂ）に示すように、その表面にフォトレジスト膜Ｐを形成する。次いで、通常の技法を用いてフォトレジスト膜Ｐをパターニングし、図５（ｃ）に示すように開口部ｈを形成する。ここでフォトレジスト膜Ｐに形成する開口部ｈのパターンは、目的とするエピタキシャル成長用基板１０において成長マスク層１２に設けるべき貫通孔の、単結晶基板１１側の開口部のパターンと同一とする。
　パターニング後、フォトレジスト膜Ｐをエッチングマスクに用いて、反応性イオンエッチング、プラズマエッチングなどのドライエッチング法により成長マスク層１２に貫通孔Ｈを形成する。この工程では、図５（ｄ）に示すように、成長マスク層１２のエッチングが進むに従い、フォトレジスト膜Ｐが周辺部から消失して面積が縮小していくように、成長マスク層のエッチングレートとフォトレジスト膜のエッチングレートの比を設定する。それによって、成長マスク層１２に形成される孔の側壁を傾斜させることができる。フォトレジスト膜Ｐをパターニング後にハードベーキングすると、その端面がテーパ状となる、つまり周辺部における膜厚が小さくなるので、エッチング工程におけるフォトレジスト膜Ｐの周辺部の消失を促進することができる。
　図５（ｅ）に示すように、成長マスク層１２に貫通孔Ｈが形成され、単結晶基板１１の表面が露出したら、エッチング加工を終了し、消失せずに残ったフォトレジスト膜を除去する。このように、フォトレジスト膜Ｐが部分的に残った状態でエッチング加工を終了させると、成長マスク層１２の表面にはエッチングを受けていない部分が、単結晶基板１１の主面に平行な水平面として残る。この部分が、図１（ａ）及び図２における成長マスク層１２の水平面部１２Ａとなる。
　好ましい実施形態では、成長マスク層に貫通孔が形成された後、フォトレジスト膜が完全に消失するまでエッチング加工を続けてもよい。このようにすると、図６（ａ）に平面図、図６（ｂ）に斜視図を示すように、成長マスク層２２が上面側（底面側とは反対の側）に水平面を有さないエピタキシャル成長用基板２０が得られる。フォトレジスト膜が消失した後もエッチング加工を続けることにより、成長マスク層２２の表面に丸みを帯びさせることもできる。
　上述の製造工程において、フォトレジスト膜に形成する開口部のパターンを変えることによって、成長マスク層に設ける貫通孔の形状や配置を様々に変化させることができる。
　図７に平面図を示すエピタキシャル成長用基板３０では、単結晶基板３１上に形成された成長マスク層３２に設けられた複数の貫通孔Ｈが、どのひとつにも他の３つが隣接するように配置されている。そして、どの隣接する２つの貫通孔を見ても、その２つの貫通孔の一方の側壁と他方の側壁とが境を接している。
　変形例においては、図２２に示す平面図を示すエピタキシャル成長用基板３０’のように、２種類の貫通孔ＨＡおよびＨＢを成長マスク層３２’に設けることもできる。一方種の貫通孔ＨＡの配置は、図７に示す貫通孔Ｈの配置と同じである。他方種の貫通孔ＨＢは、貫通孔ＨＡによって占有されていない領域に配置されている。貫通孔ＨＢの側壁と貫通孔ＨＡの側壁とは境を接していない。
　図２２の例において、２種類の貫通孔ＨＡおよびＨＢでは、両端間の距離が同じ（成長マスク層３２’の厚さに等しい）であるが、開口部のサイズが成長マスク層の底面側においても上面側においても異なっている。これは、貫通孔ＨＡと貫通孔ＨＢとでは側壁の傾斜が異なっているということである。このような、側壁の傾斜の異なる複数種の貫通孔を成長マスク層に有するエピタキシャル成長用基板は、貫通孔を種類毎に異なる工程で形成する方法によって製造することができる。
　図２２の例を更に変形した実施形態では、一方種の貫通孔ＨＡの側壁と他方種の貫通孔ＨＢの側壁とが境を接するようにすることもできる。
　図８に平面図を示すエピタキシャル成長用基板４０では、単結晶基板４１上に形成された成長マスク層４２に設けられた複数の貫通孔Ｈのそれぞれが正三角形の断面（単結晶基板４１の主面に平行な平面で切断してできる断面）を有している。このエピタキシャル成長用基板４０では、成長マスク層４２が上面側に水平面を有していない。成長マスク層４２に設けられたいずれの貫通孔Ｈにも、１２個の他の貫通孔が隣接している。その１２個のうち３個は、成長マスク層４２の上面側において、その開口部と当該貫通孔の開口部とが線で接するように配置されている。残りの９個は、成長マスク層４２の上面側において、その開口部と当該貫通孔の開口部とが点で接するように配置されている。
　図９に平面図を示すエピタキシャル成長用基板５０では、単結晶基板５１上に形成された成長マスク層５２に設けられた複数の貫通孔Ｈのそれぞれが菱形の断面（単結晶基板５１の主面に平行な平面で切断してできる断面）を有している。このエピタキシャル成長用基板５０では、成長マスク層５２が上面側に水平面を有していない。成長マスク層５２に設けられたいずれの貫通孔Ｈにも、８個の他の貫通孔が隣接している。その８個のうち４個は、成長マスク層５２の上面側において、その開口部と当該貫通孔の開口部とが線で接するように配置されている。残りの４個は、成長マスク層５２の上面側において、その開口部と当該貫通孔の開口部とが点で接するように配置されている。
　図１０に平面図を示すエピタキシャル成長用基板６０では、単結晶基板６１上に形成された成長マスク層６２に設けられた複数の貫通孔Ｈのそれぞれが正六角形の断面（単結晶基板６１の主面に平行な平面で切断してできる断面）を有している。このエピタキシャル成長用基板６０では、成長マスク層６２が上面側に水平面を有していない。成長マスク層６２に設けられたいずれの貫通孔Ｈにも、６個の他の貫通孔が隣接している。その６個はいずれも、その側壁が、当該貫通孔の側壁と線状の境界を形成するように配置されている。
２．ＧａＮ系半導体のエピタキシャル成長
　上述の各実施形態のエピタキシャル成長用基板の上にＧａＮ系半導体をエピタキシャル成長させる方法は特に限定されず、ＭＯＶＰＥ法、ＨＶＰＥ法、ＭＢＥ法、スパッタリング法、反応性スパッタ法、その他の公知の方法を適宜用いることができる。最も好ましい方法はＭＯＶＰＥ法である。
　エピタキシャル成長用基板に含まれる単結晶基板が、サファイア基板のようにＧａＮ系半導体との間に格子定数差を有する基板の場合には、公知のバッファ層技術を好ましく用いることができる。例えば、エピタキシャル成長をＭＯＶＰＥ法で行う場合には、単結晶を成長させる温度よりも低い温度、例えば４００～６００℃で、ＧａＮ、ＡｌＧａＮ、ＡｌＮなどのＧａＮ系半導体からなるバッファ層を形成する、低温バッファ層技術が有用である。
　上述の各実施形態に係るエピタキシャル成長用基板上におけるＧａＮ系半導体の成長態様は、概ね、図１１に示すようなものとなる。図１１（ａ）に示すのは、上述のエピタキシャル成長用基板１０である。この基板１０の上に、例えばＭＯＶＰＥ法を用いてＧａＮをエピタキシャル成長させると、図１１（ｂ）に示すように、成長マスク層１２に設けられた貫通孔Ｈの位置に露出した単結晶基板１１の表面からＧａＮ結晶Ｓ１の成長が開始される。ＧａＮ結晶Ｓ１は厚さ方向に成長するとともに、貫通孔Ｈの傾斜した側壁上でラテラル方向に成長する。これは、成長マスク層１２の表面を起点とするＧａＮ結晶の成長が生じ難いからである。
　各貫通孔Ｈから成長するＧａＮ結晶Ｓ１は、膜厚が成長マスク層１２の膜厚を超えるとコアレスし、図１１（ｃ）に示すように、成長マスク層１２を埋め込んで一体化した層状体を呈すに至る。複数の貫通孔Ｈからそれぞれ成長するＧａＮ結晶Ｓ１の結晶方位が揃っているために、コアレス不良は発生し難い。単結晶基板１１の表面には、成長マスク層１２が形成される前にポリッシュ仕上げのような一括仕上げが施されているので、結晶成長の開始面となる単結晶基板１１の露出面の品質にバラツキが少ないからである。
　ここでＰＳＳとの比較を行うと、ＰＳＳ上にＧａＮ系半導体をエピタキシャル成長させる工程ではコアレス不良が発生し易い。ＰＳＳではエピタキシャル成長に用いられる非平坦表面の全体が、ＧａＮ系半導体結晶の成長開始の場となり得るサファイア表面であり、その非平坦表面上では部位毎にＧａＮ系半導体結晶が異なるモードで成長し得る（例えば、突出部の頂面と側壁面とから異なるモードで結晶が成長し得る）からである。
　また、最近はＧａＮ系ＬＥＤデバイスのコスト低減のためにサファイア基板の大型化が進められているが、サファイア基板が大型化するほど、フォトリソグラフィ技術を用いて形成されるＰＳＳのパターンの面内均一性が低下する傾向が生じる。ＰＳＳのパターンはその上に成長するＧａＮ系半導体の結晶品質に直接的に影響するので、該パターンの面内均一性の低下は歩留り低下の原因となり得る。
　それに対して、上述の各実施形態に係るエピタキシャル成長用基板では、成長マスク層のパターンの面内均一性が低下した場合であっても、ＧａＮ系半導体結晶の成長開始面である単結晶基板の表面の品質は影響を受けないので、それによってＧａＮ系半導体結晶の品質の面内均一性が低下することがない。
３．ＧａＮ系ＬＥＤデバイス
　図１２に、実施形態に係るＧａＮ系ＬＥＤデバイスの断面図を示す。ＧａＮ系ＬＥＤデバイス１００は、上述の実施形態に係るエピタキシャル成長用基板１０（単結晶基板１１と成長マスク層１２とからなる）の上に、エピタキシャル成長によって形成されたＧａＮ系半導体積層体Ｓ２を有している。
　ＧａＮ系半導体積層体Ｓ２は、エピタキシャル成長用基板１０側から、アンドープ層Ｓ２１、ｎ型層Ｓ２２、発光層Ｓ２３、ｐ型層Ｓ２４を順に有している。一部露出したｎ型層Ｓ２２の表面には負電極Ｅ１が形成されている。また、ｐ型層Ｓ２４の上面には透光性電極Ｅ２が形成され、その一部上には正電極Ｅ３が形成されている。
　アンドープ層Ｓ２１は、不純物でドープしない、例えばＧａＮからなる層であり、成長マスク層１２に形成された貫通孔Ｈを通して露出した単結晶基板１１の表面からエピタキシャル成長し、成長マスク層１２を層状に覆っている。アンドープ層Ｓ２１の形成を省略して、ｎ型層Ｓ２２をエピタキシャル成長用基板１０の直上に形成することもできる。
　ｎ型層Ｓ２２は、例えば、Ｓｉが１×１０１８ｃｍ－３～１×１０１９ｃｍ－３の濃度で添加されたＧａＮからなり、２～６μｍの厚さに形成されている。発光層Ｓ２３は、アンドープＩｎＧａＮからなる量子井戸層を含むことが好ましく、例えば、かかる量子井戸層と、ＧａＮまたはＩｎＧａＮからなる障壁層とを交互に積層したＭＱＷ構造とされる。好ましくは、障壁層はＳｉでドープされる。ｐ型層Ｓ２４は、例えば、Ｍｇが５×１０１９ｃｍ－３～１×１０２１ｃｍ－３の濃度で添加されたＧａＮからなり、５０～５００ｎｍの厚さに形成されている。
　ｎ型層Ｓ２２の内部には、負電極Ｅ１を形成する層としてコンタクト層を設けることができる他、ｎ型ＡｌＧａＮからなる正孔ブロック層、ＩｎＧａＮあるいはＧａＮ／ＩｎＧａＮ超格子からなるｎ型の歪緩和層などを設けることができる。ｐ型層Ｓ２４の内部には、最上層として設けるコンタクト層の下に、ｐ型ＡｌＧａＮからなる電子ブロック層などを設けることができる。
　負電極Ｅ１はオーミック電極と電極パッドを兼用しており、ｎ型ＧａＮ層Ｓ２２と接する部分にオーミック接触層を有し、表層はＡｕ層である。オーミック接触層は、Ａｌ、Ｔｉ、Ｃｒの単体または合金で形成することができる他、ＴＣＯ（透明導電性酸化物）で形成することができる。透光性電極Ｅ２はＴＣＯで形成されている。負電極Ｅ１のオーミック接触層、透光性電極Ｅ２のいずれにも、ＩＴＯなどの酸化インジウムベースのＴＣＯ、および、ＩＺＯなどの酸化亜鉛ベースのＴＣＯを好ましく用いることができる。正電極Ｅ３は、透光性電極Ｅ２と接する部分に、ＴＣＯとの密着性が良好な金属からなる層、例えば、Ｃｒ、Ｎｉ、Ｔｉ、Ｐｔ、Ｒｈなどからなる層を有し、最表層はＡｕ層である。
４．シミュレーション
　成長マスク層の形状や屈折率などに依存してＬＥＤデバイスの光取出し効率がどのように変化するかを調べるために、図１２に示す断面構造を有するＬＥＤデバイスをモデルに用いてシミュレーションを行った。ＬＥＤデバイスの発光波長は４５０ｎｍであるものとした。単結晶基板１１はサファイアと同じ屈折率１．７８を有するものとし、そのサイズは縦横３５０μｍ×３５０μｍ、厚さ１００μｍとした。成長マスク層１２の屈折率は種々変化させた。ＧａＮ系半導体積層体Ｓ２の厚さは１０μｍとした。便宜のために、ＧａＮ系半導体積層体Ｓ２はその内部が光学的に一様であるものとし、その屈折率はＧａＮの屈折率である２．４３とした。また、ＧａＮ系半導体積層体は消衰係数１０－７を有するものとした。透光性電極Ｅ２はＩＴＯ（インジウム錫酸化物）で形成したときを模擬するために、屈折率を２．０、消衰係数を０．０２と設定した。負電極Ｅ１と正電極Ｅ３はいずれも直径１００μｍとし、屈折率１．５、消衰係数１．８８を有するものとした。この屈折率および消衰係数はＡｕの値を参照したものである。モデルＬＥＤデバイスの表面は平坦な光学表面であるものとした。
　シミュレーションはＯＲＡ社（現Ｓｙｎｏｐｓｉｓ社）の照明設計解析ソフトウェアであるＬｉｇｈｔＴｏｏｌｓ（登録商標）を用いて光線追跡法により行った。
　光取出し効率は、発光層Ｓ２３から出る光線の量に対する、モデルＬＥＤデバイスのあらゆる表面から該デバイスの外側に脱出する光線の量の比とした。デバイスの外側の屈折率は１とした。
（ｉ）シミュレーション１
　成長マスク層に設けられる複数の貫通孔の配置パターンのピッチと、モデルＬＥＤデバイスの光取出し効率との関係を調べた。
　図１３は、このシミュレーションで仮定したエピタキシャル成長用基板の平面図であり、図１３（ａ）～（ｅ）は、それぞれ、該貫通孔の配置パターンのピッチが１．５μｍ、１．７μｍ、２．０μｍ、２．５μｍ、４．０μｍの場合を示している。成長マスク層は円形メッシュパターンを呈しており、底面側における開口部が円形で、側壁の傾斜角が一定である貫通孔を、複数有している。どの貫通孔も、成長マスク層の底面側における開口部の直径は１．１μｍで、側壁の傾斜角は４５度とした。複数の該貫通孔は最密配置されており、各貫通孔には６つの他の貫通孔が隣接しているものとした。換言すれば、各貫通孔が三角格子の格子位置を占めているものとした。該配置パターンのピッチ（該三角格子の周期）が１．７μｍ以上のときの成長マスク層の厚さを０．４５μｍとした。よって、ピッチが２．０μｍより大きいときは、隣接する貫通孔の側壁同士が境を接しない。一方、ピッチが１．７μｍ以下のときには、成長マスク層が上面側に水平面を有さない。
　成長マスク層の屈折率は１．４５（ＳｉＯ２の屈折率）とした。
　シミュレーション１の結果を図１４に示す。モデルＬＥＤデバイスの光取出し効率が最も良好となったのは、貫通孔の配置パターンのピッチが１．５～２．０μｍのとき、すなわち、隣接する貫通孔の側壁同士が境を接するときであった。該ピッチが１．５μｍのときの光取出し効率は、該ピッチが１．７μｍのときよりも低くなったが、その理由は、該ピッチが１．５μｍのときの方が１．７μｍのときよりも成長マスク層の厚さが小さいからであると考えられる。
　また、貫通孔の配置パターンのピッチが２．０μｍを超える場合においても、該ピッチが２．５μｍのときに５１％という光取出し効率が得られている。この値は、成長マスク層を設けないときの光取出し効率のシミュレーション値が２５％程度であることからすれば、十分に高い値であるといえる。このことから、隣接する貫通孔の側壁同士が境を接するまで貫通孔を密に設けない場合であっても、成長マスク層の上面側における貫通孔の開口部の直径に対して１．２５倍以下、好ましくは１．１倍以下、より好ましくは１．０５倍以下のピッチで貫通孔を最密配置すれば、比較的良好な光取出し効率の改善効果が得られるといえる。
（ｉｉ）シミュレーション２
　成長マスク層に設けられる貫通孔の側壁の傾斜角と、モデルＬＥＤデバイスの光取出し効率との関係を調べた。
　図１５は、このシミュレーションで仮定したエピタキシャル成長用基板の斜視図であり、図１５（ａ）～（ｅ）はそれぞれ、貫通孔の側壁の傾斜角が１５度、３０度、４５度、６０度、７５度の場合を示している。成長マスク層は円形メッシュパターンを呈しており、底面側における開口部が円形で、側壁の傾斜角が一定である貫通孔を、複数有している。どの貫通孔も、底面側における開口部の直径は１．１μｍとした。また、複数の該貫通孔は最密配置されており、各貫通孔には６つの他の貫通孔が隣接しているものとした。
　貫通孔の配置パターンのピッチは、側壁の傾斜角にかかわらず１．７μｍとした。従って、側壁の傾斜角が異なっていても、成長マスク層の貫通孔を通して露出する単結晶基板の表面の総面積は一定である。一方、成長マスク層の厚さは、当該成長マスク層が上面側に水平面を有さなくなるように設定した。そのために、貫通孔の側壁の傾斜角が大きい程、成長マスク層の厚さは大きい。
　成長マスク層の屈折率は１．４５（ＳｉＯ２の屈折率）とした。
　シミュレーション２の結果を図１６に示す。モデルＬＥＤデバイスの光取出し効率が最高となったのは貫通孔の側壁の傾斜角が６０～７５度のときであり、その値は５９％に達した。一方、該傾斜角が６０度より小さいときには、該傾斜角が小さくなるにつれて光取出し効率は低くなり、該傾斜角が１５度のときの光取出し効率は４８％であった。ただし、この傾向には貫通孔の側壁の傾斜角だけではなく、成長マスク層の厚さも関係している可能性がある。該傾斜角が６０度および７５度のときの成長マスク層の厚さは、それぞれ、該傾斜角が１５度のときの約６．５倍および約１４倍であるからである。
（ｉｉｉ）シミュレーション３
　上記シミュレーション２では、貫通孔の配置パターンのピッチが一定という条件での、貫通孔の側壁の傾斜角とモデルＬＥＤデバイスの光取出し効率との関係を調べた。それに対し、シミュレーション３では、成長マスク層の厚さが一定という条件での、貫通孔の側壁の傾斜角とモデルＬＥＤデバイスの光取出し効率との関係を調べた。
　図１７は、このシミュレーション３で仮定したエピタキシャル成長用基板の斜視図であり、図１７（ａ）～（ｅ）はそれぞれ、貫通孔の側壁の傾斜角が１５度、３０度、４５度、６０度、７５度の場合を示している。成長マスク層は円形メッシュパターンを呈しており、底面側における開口部が円形で、側壁の傾斜角が一定である貫通孔を、複数有している。いずれの場合も成長マスク層の厚さは０．４５μｍとし、また、どの貫通孔も、底面側における開口部の直径は１．１μｍとした。複数の該貫通孔は最密配置されており、成長マスク層の上面側において隣り合う貫通孔の開口部同士が点で接するように、該配置パターンのピッチを設定した。従って、貫通孔の側壁の傾斜角が緩やかである程、該配置パターンのピッチは大きく、また、貫通孔を通して露出する単結晶基板の表面の総面積は小さくなる。
　成長マスク層の屈折率は１．４５（ＳｉＯ２の屈折率）とした。
　シミュレーション３の結果を図１８に示す。モデルＬＥＤデバイスの光取出し効率が良好となったのは、貫通孔の側壁の傾斜角が３０～７５度のときで、特に４５度よりも大きいときであった。該傾斜角が６０度のときの光取出し効率は５８％に達した。該傾斜角が６０度未満では該傾斜角の減少とともに光取出し効率は低下する傾向が見られ、該傾斜角が１５度のときには光取出し効率は４６％まで低下した。
　ただし、成長マスク層を設けないときの光取出し効率のシミュレーション値が２５％程度であることからすれば、貫通孔の側壁の傾斜角が１５度の場合であっても、成長マスク層による光取出し効率の改善効果は決して小さくないといえる。
　貫通孔の側壁の傾斜角が４５度よりも大きいとき、特に６０～７５度のときに最も光取出し効率が高くなるという上記シミュレーション２およびシミュレーション３の結果は、特にシミュレーション３においては貫通孔の側壁の傾斜角が小さくなるほど該側壁の面積が大きくなることを考えると、意外であった。このような結果は、成長マスク層の形状に原因がある可能性がある。というのは、本発明者等が別途行った、ＰＳＳを用いたＧａＮ系ＬＥＤデバイスの光取出し効率に関するシミュレーションにおいても、ＰＳＳが円錐形状の突起を最密配置したパターンを有する場合と、円錐台形状の窪みを最密配置したパターンを有する場合とでは、光取出し効率が側壁の傾斜角に対して異なる依存性を示したからである。このシミュレーションでは、前者のパターンを有するＰＳＳを含むＬＥＤデバイスでは、円錐の側壁の傾斜が６４度のときよりも４５度のときの方が光取出し効率が明らかに高くなったのに対し、後者のパターンを有するＰＳＳを含むＬＥＤデバイスでは、窪みの側壁の傾斜が６４度のときの方が、４５度のときよりも光取出し効率は僅かに高いという結果が得られている。
（ｉｖ）シミュレーション４
　成長マスク層の屈折率とモデルＬＥＤデバイスの光取出し効率との関係を調べた。
　成長マスク層に設ける複数の貫通孔の形状、サイズおよび配置は、上述のシミュレーション１におけるピッチ１．７μｍの場合（図１３（ｂ））と同じとし、成長マスク層の屈折率を１．４５から２．３の間で５通りに変化させた。
　シミュレーション４の結果を図１９に示す。モデルＬＥＤデバイスの光取出し効率が良好となったのは、成長マスク層の屈折率が１．４５～２．０のときであり、該屈折率がサファイア基板と同じ１．７８のときの光取出し効率は６０％に達した。成長マスク層の屈折率がＧａＮの屈折率に近い２．３のときには、光取出し効率は４５％まで低下したが、それでも、成長マスク層を設けないときの光取出し効率のシミュレーション値が２５％程度であることからすれば、成長マスク層による光取出し効率の改善効果は決して小さいものではない。
（ｖ）シミュレーション５
　成長マスク層が呈するパターンとモデルＬＥＤデバイスの光取出し効率との関係を調べた。成長マスク層のパターンは、円形メッシュパターン、ストライプパターンおよびドットパターンとした。
　円形メッシュパターンの成長マスク層の代表例として、シミュレーション１でピッチ１．７μｍとしたときのパターン（図１３（ｂ））を用いた。この場合、単結晶基板の表面のうち、面積にして３８％の部分が成長マスク層に設けられた貫通孔を通して露出することになる。
　成長マスク層がストライプパターンを呈する場合については、図２０（ａ）に示すように、ライン状の成長マスク層のそれぞれが、底面（単結晶基板に接する面）と２つの傾斜した壁面とを有しており、その横断面（長手方向に直交する断面）が二等辺三角形であるものとした。成長マスク層の底面の、ストライプ方向に直交する方向の幅は２μｍ、２つの壁面の傾斜角は４５度、ストライプのピッチは３．２３μｍとした。この場合、単結晶基板の表面のうち、面積にして３８％の部分が成長マスク層に覆われずに露出することになる。
　成長マスク層がドットパターンを呈する場合については、図２０（ｂ）に示すように、ドット形状の成長マスク層のそれぞれが円錐であるものとした。各円錐は底面の直径２μｍ、高さ１μｍ、側壁の傾斜角４５度とした。円錐は最密配置されるものとし、該配置パターンのピッチは円錐の底面の直径の２倍である４μｍとした。この場合、単結晶基板の表面のうち、面積にして７８％の部分が成長マスク層に覆われずに露出することになる。
　シミュレーション５の結果を図２１に示す。成長マスク層の屈折率を１．４５から２．３０の間で５通りに変化させたが、いずれの場合においても、モデルＬＥＤデバイスの光取出し効率は、成長マスク層が円形メッシュパターンのとき最も高くなり、ストライプパターンのときに最も低くなった。
（ｖｉ）シミュレーション６
　単結晶基板をサファイア基板（屈折率１．７８）からＧａＮ基板（屈折率２．４３）に置換したモデルＬＥＤデバイスの光取出し効率を調べた。
　成長マスク層に設ける複数の貫通孔の形状、サイズおよび配置は、上述のシミュレーション１におけるピッチ１．７μｍの場合（図１３（ｂ））と同じとした。
　シミュレーションの結果、単結晶基板にＧａＮ基板を用いたモデルＬＥＤデバイスの光取出し効率は、成長マスク層を設けない場合には２３％であるのに対し、成長マスク層を設けた場合にはその２．２～２．３倍である５２％となることがわかった。
　以上、本発明を具体的な実施形態に即して説明したが、本発明は明細書および図面に明示的に記載された実施形態に限定されるものではなく、発明の趣旨を損なわない範囲内で種々の変形が可能である。
　本出願は、２０１１年１月７日出願の日本特許出願（特願２０１１－００２３７３）に基づくものであり、その内容はここに参照として取り込まれる。
　本発明に係るエピタキシャル成長用基板の上にＧａＮ系半導体をエピタキシャル成長させることにより得られるＧａＮ系ＬＥＤデバイスは、発光効率に優れたものとなるので、液晶ディスプレイのバックライトユニット用光源や、白色照明用の光源のような各種の光源に好ましく使用することができる。
１０、２０、３０、３０’、４０、５０、６０　エピタキシャル成長用基板
１１、２１、３１、３１’、４１、５１、６１　単結晶基板
１２、２２、３２、３２’、４２、５２、６２　成長マスク層
１２Ａ、３２Ａ　水平面部
Ｈ、ＨＡ、ＨＢ　貫通孔
Ｓ１　ＧａＮ結晶
１００　ＧａＮ系ＬＥＤデバイス
Ｓ２　ＧａＮ系半導体積層体
Ｓ２１　アンドープ層
Ｓ２２　ｎ型層
Ｓ２３　発光層
Ｓ２４　ｐ型層
Ｅ１　負電極
Ｅ２　透光性電極
Ｅ３　正電極

Claims (32)

  1. 　単結晶基板と、該単結晶基板の一方の主面上に形成されＧａＮよりも低屈折率の誘電体を含む成長マスク層とを有し、
    　該成長マスク層は、当該成長マスク層を厚さ方向に貫通し、その断面積が前記単結晶基板から離れるにつれて増加する貫通孔を有し、
    　複数の該貫通孔が、どのひとつにも少なくとも他の３つが隣接するように配置され、かつ、そのように配置された該複数の該貫通孔から隣接する２つを任意に選び、その一方を第１貫通孔、他方を第２貫通孔としたとき、該第１貫通孔の側壁と該第２貫通孔の側壁とが境を接している、ＧａＮ系ＬＥＤデバイス用のエピタキシャル成長用基板。
  2. 　前記単結晶基板がサファイア基板、ＳｉＣ基板、ＧａＮ基板、ＡｌＮ基板、スピネル基板、酸化ガリウム基板または酸化亜鉛基板である、請求項１に記載のエピタキシャル成長用基板。
  3. 　前記成長マスク層の厚さが０．５～３μｍである、請求項１または２に記載のエピタキシャル成長用基板。
  4. 　複数の前記貫通孔は、どのひとつにも他の６つが隣接するように配置されている、請求項１～３のいずれか１項に記載のエピタキシャル成長用基板。
  5. 　前記成長マスク層の底面側における前記貫通孔の開口部が円形である、請求項１～４のいずれか１項に記載のエピタキシャル成長用基板。
  6. 　前記貫通孔においては、前記単結晶基板からの距離が前記成長マスク層の厚さの半分の位置における側壁の傾斜角が３０～７５度である、請求項１～５のいずれか１項に記載のエピタキシャル成長用基板。
  7. 　前記貫通孔においては、前記単結晶基板からの距離が前記成長マスク層の厚さの半分の位置における側壁の傾斜角が５０～７５度である、請求項１～６のいずれか１項に記載のエピタキシャル成長用基板。
  8. 　前記成長マスク層が前記単結晶基板より低屈折率の誘電体を含む、請求項１～７のいずれか１項に記載のエピタキシャル成長用基板。
  9. 　前記成長マスク層が酸化ケイ素を含む、請求項８に記載のエピタキシャル成長用基板。
  10. 　サファイア基板と、該サファイア基板の一方の主面上に形成され酸化ケイ素を含む成長マスク層とを有し、
    　該成長マスク層は、当該成長マスク層を厚さ方向に貫通し、その断面積が前記サファイア基板から離れるにつれて増加する貫通孔を有し、
    　該成長マスク層の底面側における該貫通孔の開口部が円形であり、
    　複数の該貫通孔が、どのひとつにも他の６つが隣接するように配置され、かつ、該複数の該貫通孔から隣接する２つを任意に選び、その一方を第１貫通孔、他方を第２貫通孔としたとき、該第１貫通孔の側壁と該第２貫通孔の側壁とが境を接している、エピタキシャル成長用基板。
  11. 　前記貫通孔においては、前記単結晶基板からの距離が前記成長マスク層の厚さの半分の位置における側壁の傾斜角が５０～７５度である、請求項１０に記載のエピタキシャル成長用基板。
  12. 　エピタキシャル成長用基板と、該エピタキシャル成長用基板の上にエピタキシャル成長により形成され、ｎ型層、ｐ型層および該ｎ型層と該ｐ型層との間に挟まれた発光層を含むＧａＮ系半導体積層体と、を有するＧａＮ系ＬＥＤデバイスであって：
    　該エピタキシャル成長用基板は、単結晶基板と、該単結晶基板の一方の主面上に形成され該ＧａＮ系半導体積層体よりも低屈折率の誘電体を含む成長マスク層とを有し、
    　該成長マスク層は、当該成長マスク層を厚さ方向に貫通し、その断面積が前記単結晶基板から離れるにつれて増加する貫通孔を有し、
    　複数の該貫通孔が、どのひとつにも少なくとも３つが隣接するように配置され、かつ、そのように配置された該複数の該貫通孔から隣接する２つを任意に選び、その一方を第１貫通孔、他方を第２貫通孔としたとき、該第１貫通孔の側壁と該第２貫通孔の側壁とが境を接しているＧａＮ系ＬＥＤデバイス。
  13. 　前記単結晶基板がサファイア基板、ＳｉＣ基板、ＧａＮ基板、ＡｌＮ基板、スピネル基板、酸化ガリウム基板または酸化亜鉛基板である、請求項１２に記載のＧａＮ系ＬＥＤデバイス。
  14. 　前記成長マスク層の厚さが０．５～３μｍである、請求項１２または１３に記載のＧａＮ系ＬＥＤデバイス。
  15. 　複数の前記貫通孔は、どのひとつにも他の６つが隣接するように配置されている、請求項１２～１４のいずれか１項に記載のＧａＮ系ＬＥＤデバイス。
  16. 　前記成長マスク層の底面側における前記貫通孔の開口部が円形である、請求項１２～１５のいずれか１項に記載のＧａＮ系ＬＥＤデバイス。
  17. 　前記貫通孔においては、前記単結晶基板からの距離が前記成長マスク層の厚さの半分の位置における側壁の傾斜角が３０～７５度である、請求項１２～１６のいずれか１項に記載のＧａＮ系ＬＥＤデバイス。
  18. 　前記貫通孔においては、前記単結晶基板からの距離が前記成長マスク層の厚さの半分の位置における側壁の傾斜角が５０～７５度である、請求項１２～１７のいずれか１項に記載のＧａＮ系ＬＥＤデバイス。
  19. 　前記成長マスク層が前記単結晶基板より低屈折率の誘電体を含む、請求項１２～１８のいずれか１項に記載のＧａＮ系ＬＥＤデバイス。
  20. 　前記成長マスク層が酸化ケイ素を含む、請求項１９に記載のＧａＮ系ＬＥＤデバイス。
  21. 　エピタキシャル成長用基板と、該エピタキシャル成長用基板の上にエピタキシャル成長により形成され、ｎ型層、ｐ型層および該ｎ型層と該ｐ型層との間に挟まれた発光層を含むＧａＮ系半導体積層体と、を有するＧａＮ系ＬＥＤデバイスであって：
    　該エピタキシャル成長用基板は、サファイア基板と、該サファイア基板の一方の主面上に形成され酸化ケイ素を含む成長マスク層とを有し、
    　該成長マスク層は、当該成長マスク層を厚さ方向に貫通し、その断面積が前記サファイア基板から離れるにつれて増加する貫通孔を有し、
    　該成長マスク層の底面側における該貫通孔の開口部が円形であり、
    　複数の該貫通孔が、どのひとつにも他の６つが隣接するように配置され、かつ、該複数の該貫通孔から隣接する２つを任意に選び、その一方を第１貫通孔、他方を第２貫通孔としたとき、該第１貫通孔の側壁と該第２貫通孔の側壁とが境を接する程度に該第１貫通孔と該第２貫通孔とが近接している、ＧａＮ系ＬＥＤデバイス。
  22. 　前記貫通孔においては、前記単結晶基板からの距離が前記成長マスク層の厚さの半分の位置における側壁の傾斜角が５０～７５度である、請求項２１に記載のＧａＮ系ＬＥＤデバイス。
  23. 　請求項１～１１のいずれか１項に記載のエピタキシャル成長用基板の上に、エピタキシャル成長によって、ｎ型層、ｐ型層および該ｎ型層と該ｐ型層との間に挟まれた発光層を含むＧａＮ系半導体積層体を形成する積層体形成工程を含む、ＧａＮ系ＬＥＤデバイスの製造方法。
  24. 　単結晶基板と、該単結晶基板の一方の主面上に形成されＧａＮよりも低屈折率の誘電体を含む成長マスク層とを有し、
    　該成長マスク層は、当該成長マスク層を厚さ方向に貫通し、その断面積が前記単結晶基板から離れるにつれて増加する貫通孔を有し、
    　該成長マスク層の底面側および上面側における該貫通孔の開口部が円形であり、
    　複数の該貫通孔が該成長マスク層の上面側におけるその開口部の直径の１．２５倍以下のピッチで最密配置されている、ＧａＮ系ＬＥＤデバイス用のエピタキシャル成長用基板。
  25. 　前記単結晶基板がサファイア基板、ＳｉＣ基板、ＧａＮ基板、ＡｌＮ基板、スピネル基板、酸化ガリウム基板または酸化亜鉛基板である、請求項２４に記載のエピタキシャル成長用基板。
  26. 　前記成長マスク層の厚さが０．５～３μｍである、請求項２４または２５に記載のエピタキシャル成長用基板。
  27. 　前記貫通孔においては、前記単結晶基板からの距離が前記成長マスク層の厚さの半分の位置における側壁の傾斜角が３０～７５度である、請求項２４～２６のいずれか１項に記載のエピタキシャル成長用基板。
  28. 　前記貫通孔においては、前記単結晶基板からの距離が前記成長マスク層の厚さの半分の位置における側壁の傾斜角が５０～７５度である、請求項２４～２７のいずれか１項に記載のエピタキシャル成長用基板。
  29. 　前記成長マスク層が前記単結晶基板より低屈折率の誘電体を含む、請求項２４～２８のいずれか１項に記載のエピタキシャル成長用基板。
  30. 　前記成長マスク層が酸化ケイ素を含む、請求項２９に記載のエピタキシャル成長用基板。
  31. 　請求項２４～３０のいずれか１項に記載のエピタキシャル成長用基板と、該エピタキシャル成長用基板の上にエピタキシャル成長により形成され、ｎ型層、ｐ型層および該ｎ型層と該ｐ型層との間に挟まれた発光層を含むＧａＮ系半導体積層体と、を有するＧａＮ系ＬＥＤデバイス。
  32. 　請求項２４～３０のいずれか１項に記載のエピタキシャル成長用基板の上に、エピタキシャル成長によって、ｎ型層、ｐ型層および該ｎ型層と該ｐ型層との間に挟まれた発光層を含むＧａＮ系半導体積層体を形成する積層体形成工程を含む、ＧａＮ系ＬＥＤデバイスの製造方法。
PCT/JP2011/079880 2011-01-07 2011-12-22 エピタキシャル成長用基板およびＧａＮ系ＬＥＤデバイス Ceased WO2012093601A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012551834A JPWO2012093601A1 (ja) 2011-01-07 2011-12-22 エピタキシャル成長用基板およびＧａＮ系ＬＥＤデバイス

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011002373 2011-01-07
JP2011-002373 2011-01-07

Publications (1)

Publication Number Publication Date
WO2012093601A1 true WO2012093601A1 (ja) 2012-07-12

Family

ID=46457461

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/079880 Ceased WO2012093601A1 (ja) 2011-01-07 2011-12-22 エピタキシャル成長用基板およびＧａＮ系ＬＥＤデバイス

Country Status (2)

Country Link
JP (1) JPWO2012093601A1 (ja)
WO (1) WO2012093601A1 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103792784A (zh) * 2014-02-20 2014-05-14 圆融光电科技有限公司 图形化衬底用掩膜版、图形化衬底及其制造方法
WO2014109233A1 (ja) * 2013-01-11 2014-07-17 株式会社タムラ製作所 結晶積層構造体及び発光素子
CN103996600A (zh) * 2014-05-15 2014-08-20 西安神光皓瑞光电科技有限公司 一种提高图形化衬底外延晶体质量的方法
WO2014136393A1 (ja) * 2013-03-08 2014-09-12 国立大学法人山口大学 加工基板及びそれを用いた半導体装置
JP2015026826A (ja) * 2013-06-17 2015-02-05 王子ホールディングス株式会社 半導体発光素子用基板、半導体発光素子、半導体発光素子用基板の製造方法、および、半導体発光素子の製造方法
WO2016002801A1 (ja) * 2014-07-01 2016-01-07 株式会社タムラ製作所 半導体積層構造体及び半導体素子
KR20170063713A (ko) * 2014-09-29 2017-06-08 오스람 옵토 세미컨덕터스 게엠베하 다수의 반도체 칩을 제조하기 위한 방법 및 반도체 칩
CN108878595A (zh) * 2017-05-08 2018-11-23 中国科学院苏州纳米技术与纳米仿生研究所 衬底、半导体器件及衬底制作方法
US11355672B2 (en) 2016-01-05 2022-06-07 Suzhou Lekin Semiconductor Co., Ltd. Semiconductor device
CN115398045A (zh) * 2020-04-14 2022-11-25 学校法人关西学院 半导体衬底的制造方法、半导体衬底以及抑制位错向生长层引入的方法
JP2023092803A (ja) * 2021-12-22 2023-07-04 大日本印刷株式会社 結晶成長用基板、窒化ガリウム基板、半導体基板、および窒化ガリウム基板の製造方法
EP4137616A4 (en) * 2020-04-14 2024-05-22 Kwansei Gakuin Educational Foundation METHOD FOR PRODUCING ALUMINUM NITRIDE SUBSTRATE, ALUMINUM NITRIDE SUBSTRATE AND METHOD FOR SUPPRESSING THE INTRODUCTION OF DISLOCATION INTO ALUMINUM NITRIDE GROWTH LAYER
US12015105B2 (en) 2020-01-16 2024-06-18 Rochester Institute Of Technology Capacitive control of electrostatic field effect optoelectronic device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10312971A (ja) * 1997-03-13 1998-11-24 Nec Corp ＩＩＩ−Ｖ族化合物半導体膜とその成長方法、ＧａＮ系半導体膜とその形成方法、ＧａＮ系半導体積層構造とその形成方法、ＧａＮ系半導体素子とその製造方法
JP2000021789A (ja) * 1997-08-29 2000-01-21 Toshiba Corp 窒化物系半導体素子、発光素子及びその製造方法
WO2003010831A1 (fr) * 2001-07-24 2003-02-06 Nichia Corporation Dispositif electroluminescent a semi-conducteur presentant un substrat irregulier
JP2004511080A (ja) * 1999-12-03 2004-04-08 クリー　インコーポレイテッド 内部および外部光学要素による光取出しを向上させた発光ダイオード
JP2009054898A (ja) * 2007-08-28 2009-03-12 Yamaguchi Univ 発光素子及びその作製方法
WO2009102033A1 (ja) * 2008-02-15 2009-08-20 Mitsubishi Chemical Corporation エピタキシャル成長用基板、ＧａＮ系半導体膜の製造方法、ＧａＮ系半導体膜、ＧａＮ系半導体発光素子の製造方法およびＧａＮ系半導体発光素子

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10312971A (ja) * 1997-03-13 1998-11-24 Nec Corp ＩＩＩ−Ｖ族化合物半導体膜とその成長方法、ＧａＮ系半導体膜とその形成方法、ＧａＮ系半導体積層構造とその形成方法、ＧａＮ系半導体素子とその製造方法
JP2000021789A (ja) * 1997-08-29 2000-01-21 Toshiba Corp 窒化物系半導体素子、発光素子及びその製造方法
JP2004511080A (ja) * 1999-12-03 2004-04-08 クリー　インコーポレイテッド 内部および外部光学要素による光取出しを向上させた発光ダイオード
WO2003010831A1 (fr) * 2001-07-24 2003-02-06 Nichia Corporation Dispositif electroluminescent a semi-conducteur presentant un substrat irregulier
JP2009054898A (ja) * 2007-08-28 2009-03-12 Yamaguchi Univ 発光素子及びその作製方法
WO2009102033A1 (ja) * 2008-02-15 2009-08-20 Mitsubishi Chemical Corporation エピタキシャル成長用基板、ＧａＮ系半導体膜の製造方法、ＧａＮ系半導体膜、ＧａＮ系半導体発光素子の製造方法およびＧａＮ系半導体発光素子

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104885195B (zh) * 2013-01-11 2018-01-16 株式会社田村制作所 晶体层叠结构体和发光元件
EP2945187A4 (en) * 2013-01-11 2016-08-24 Tamura Seisakusho Kk CRYSTAL SHIELD STRUCTURE AND LIGHT-EMITTING ELEMENT
WO2014109233A1 (ja) * 2013-01-11 2014-07-17 株式会社タムラ製作所 結晶積層構造体及び発光素子
US20150364646A1 (en) * 2013-01-11 2015-12-17 Tamura Corporation Crystal layered structure and light emitting element
CN104885195A (zh) * 2013-01-11 2015-09-02 株式会社田村制作所 晶体层叠结构体和发光元件
WO2014136393A1 (ja) * 2013-03-08 2014-09-12 国立大学法人山口大学 加工基板及びそれを用いた半導体装置
JP2015026826A (ja) * 2013-06-17 2015-02-05 王子ホールディングス株式会社 半導体発光素子用基板、半導体発光素子、半導体発光素子用基板の製造方法、および、半導体発光素子の製造方法
CN103792784A (zh) * 2014-02-20 2014-05-14 圆融光电科技有限公司 图形化衬底用掩膜版、图形化衬底及其制造方法
CN103996600A (zh) * 2014-05-15 2014-08-20 西安神光皓瑞光电科技有限公司 一种提高图形化衬底外延晶体质量的方法
JP2016015374A (ja) * 2014-07-01 2016-01-28 株式会社タムラ製作所 半導体積層構造体及び半導体素子
WO2016002801A1 (ja) * 2014-07-01 2016-01-07 株式会社タムラ製作所 半導体積層構造体及び半導体素子
KR20170063713A (ko) * 2014-09-29 2017-06-08 오스람 옵토 세미컨덕터스 게엠베하 다수의 반도체 칩을 제조하기 위한 방법 및 반도체 칩
JP2017532784A (ja) * 2014-09-29 2017-11-02 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 複数の半導体チップを製造するための方法および半導体チップ
US10186423B2 (en) 2014-09-29 2019-01-22 Osram Opto Semiconductors Gmbh Method for producing a plurality of semiconductor chips having a mask layer with openings
US10727052B2 (en) 2014-09-29 2020-07-28 Osram Oled Gmbh Semiconductor chip having a mask layer with openings
KR102333214B1 (ko) * 2014-09-29 2021-11-29 오스람 옵토 세미컨덕터스 게엠베하 다수의 반도체 칩을 제조하기 위한 방법 및 반도체 칩
US11355672B2 (en) 2016-01-05 2022-06-07 Suzhou Lekin Semiconductor Co., Ltd. Semiconductor device
CN108878595A (zh) * 2017-05-08 2018-11-23 中国科学院苏州纳米技术与纳米仿生研究所 衬底、半导体器件及衬底制作方法
CN108878595B (zh) * 2017-05-08 2020-02-04 中国科学院苏州纳米技术与纳米仿生研究所 衬底、半导体器件及衬底制作方法
US12015105B2 (en) 2020-01-16 2024-06-18 Rochester Institute Of Technology Capacitive control of electrostatic field effect optoelectronic device
EP4137616A4 (en) * 2020-04-14 2024-05-22 Kwansei Gakuin Educational Foundation METHOD FOR PRODUCING ALUMINUM NITRIDE SUBSTRATE, ALUMINUM NITRIDE SUBSTRATE AND METHOD FOR SUPPRESSING THE INTRODUCTION OF DISLOCATION INTO ALUMINUM NITRIDE GROWTH LAYER
EP4137621A4 (en) * 2020-04-14 2024-05-22 Kwansei Gakuin Educational Foundation METHOD FOR MANUFACTURING A SEMICONDUCTOR SUBSTRATE, SEMICONDUCTOR SUBSTRATE AND METHOD FOR SUPPRESSING THE INTRODUCTION OF DISPLACEMENT TO A GROWTH LAYER
CN115398045A (zh) * 2020-04-14 2022-11-25 学校法人关西学院 半导体衬底的制造方法、半导体衬底以及抑制位错向生长层引入的方法
US12460315B2 (en) 2020-04-14 2025-11-04 Kwansei Gakuin Educational Foundation Method for manufacturing semiconductor substrates and method for suppressing introduction of displacement to growth layer
JP2023092803A (ja) * 2021-12-22 2023-07-04 大日本印刷株式会社 結晶成長用基板、窒化ガリウム基板、半導体基板、および窒化ガリウム基板の製造方法

Also Published As

Publication number Publication date
JPWO2012093601A1 (ja) 2014-06-09

Similar Documents

Publication Publication Date Title
WO2012093601A1 (ja) エピタキシャル成長用基板およびＧａＮ系ＬＥＤデバイス
KR102616377B1 (ko) 발광 소자의 제조방법
TWI609506B (zh) 發光二極體及其製造方法
JP5206923B2 (ja) 半導体発光素子
JP5673581B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体発光素子、ランプ、並びに、レチクル
CN102244172B (zh) 半导体发光器件及其制造方法
CN110416377B (zh) 发光元件
JP5707978B2 (ja) 半導体発光素子用基板およびその製造方法、並びにその基板を用いた半導体発光素子
CN108028299A (zh) 光学基材、半导体发光元件用基板及半导体发光元件
JP2010141331A (ja) 半導体発光素子及びその製造方法
KR20170018802A (ko) 발광 소자의 제조 방법 및 발광 소자
TW201622173A (zh) 垂直式紫外線發光裝置及其製造方法
JP2011238884A (ja) エピタキシャル成長用基板、ＧａＮ系半導体結晶の成長方法、半導体構造およびＧａＮ系ＬＥＤ素子
US8158998B2 (en) High-reflectivity and low-defect density LED structure
JP4881492B2 (ja) 半導体発光素子
KR20100044403A (ko) 질화물 반도체 발광소자 및 그 제조방법
KR20140071161A (ko) 결정방향 정합성을 나타내는 패턴이 형성된 기판을 포함하는 반도체 발광소자 및 이의 제조방법
JP5866044B1 (ja) 発光素子の製造方法及び発光素子
JP2013098475A (ja) 窒化物半導体素子、窒化物半導体装置、窒化物半導体ウェハおよび窒化物半導体素子の製造方法
KR20130000262A (ko) 광효율이 향상된 발광 다이오드 및 그 제조 방법
CN116583954B (zh) 基板结构及其制备方法、发光器件及其制备方法
TWI838792B (zh) 發光元件
JP2017073510A (ja) 半導体発光素子
JP2016012648A (ja) ＧａＮ系発光素子用基板
TWI446526B (zh) 形成橫向分佈發光二極體的方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11854719

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2012551834

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11854719

Country of ref document: EP

Kind code of ref document: A1