JP2016092880A - 制御装置 - Google Patents

Abstract

【課題】ＰＷＭ信号の周波数ジッター動作を、簡易な構成で高精度に制御する。【解決手段】制御装置１は、三角波を生成し、スイッチ素子のオンオフをＰＷＭ制御するＰＷＭ信号をこの三角波に応じて生成して、出力端子ＯＵＴから出力する。この制御装置１は、予め定められた周期でカウントアップまたはカウントダウンするカウンタ２１と、カウンタ２１のカウント値に応じた閾値電圧を出力する三角波閾値電圧設定部２０と、三角波を出力する三角波生成部１０と、を備える。【選択図】図１

Description

本発明は、制御装置に関する。

従来、ＰＷＭ方式のスイッチング電源において、ＥＭＩ（Ｅｌｅｃｔｒｏ Ｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ）を低減するために、ＰＷＭ信号の周波数を変動させて周波数ジッター動作を行う制御装置が提案されている（例えば、後述の特許文献１、２参照）。特許文献１、２に示されている制御装置は、発振器から出力される三角波に応じてＰＷＭ信号を生成する制御装置であって、発振器に供給する電流を制御することで三角波の周期を適宜変動させて、ＰＷＭ信号の周波数を変動させる。

具体的には、特許文献１に示されている制御装置は、周波数ジッター動作を行うために、三角波を出力する発振器とは異なる発振器（以降、電流制御用発振器と呼ぶこととする）および電流源を備えており、電流制御用発振器から出力された発振信号に応じて変化させた電流を、電流源から発振器に供給する。

特許文献２には、２種類の制御装置が示されている。特許文献２に示されている１種類目の制御装置は、上述の特許文献１に示されている制御装置と同様に、電流制御用発振器および電流源を備えており、電流制御用発振器から出力された発振信号に応じて変化させた電流を、電流源から発振器に供給する。特許文献２に示されている２種類目の制御装置は、複数の電流源およびカウンタを備えており、複数の電流源のそれぞれの出力電流をカウンタのカウント値に応じて適宜足し合わせて、発振器に供給する。

米国特許第６１０７８５１号明細書 米国特許第６２４９８７６号明細書

特許文献１に示されている制御装置と、特許文献２に示されている１種類目の制御装置とは、上述のように電流制御用発振器を必要としている。このため、回路構成を簡易化できることが求められていた。

特許文献２に示されている２種類目の制御装置は、上述のように、発振器に供給する電流を、複数の電流源のそれぞれの出力電流を適宜足し合わせて生成する。このため、複数の電流源のそれぞれの出力電流は、発振器が要求する電流以下の小さい電流でなくてはならない。さらに、複数の電流源のうち１つでも出力電流に誤差が生じてしまうと、発振器に適切な電流を供給することができず、ＰＷＭ信号の周波数を変動させる精度が低下してしまう。したがって、複数の電流源のそれぞれが、適切な電流を出力することのできる高精度な電流源でなくてはならず、ＰＷＭ信号の周波数を高精度に制御することが困難であった。

上述の課題に鑑み、本発明は、ＰＷＭ信号の周波数ジッター動作を、簡易な構成で高精度に制御することを目的とする。

本発明は、上述の課題を解決するために、以下の事項を提案している。
（１） 本発明は、三角波またはのこぎり波を生成し、スイッチ素子のオンオフをＰＷＭ制御するＰＷＭ信号を当該三角波またはのこぎり波に応じて生成する制御装置（例えば、図１の制御装置１に相当）であって、予め定められた周期でカウントアップまたはカウントダウンするカウンタ（例えば、図１のカウンタ２１に相当）と、前記カウンタのカウント値に応じて上限電圧および下限電圧のうち少なくともいずれかを設定する閾値電圧設定手段（例えば、図１の三角波閾値電圧設定部２０に相当）と、前記三角波またはのこぎり波を出力する発振手段（例えば、図１の三角波生成部１０に相当）と、を備え、前記発振手段は、前記三角波またはのこぎり波の電圧が前記上限電圧まで上昇した場合に、当該三角波またはのこぎり波の電圧を低下させ、前記三角波またはのこぎり波の電圧が前記下限電圧まで低下した場合に、当該三角波またはのこぎり波の電圧を上昇させることを特徴とする制御装置を提案している。

この発明によれば、ＰＷＭ信号を三角波またはのこぎり波に応じて生成する制御装置に、予め定められた周期でカウントアップまたはカウントダウンするカウンタと、カウンタのカウント値に応じて上限電圧および下限電圧のうち少なくともいずれかを設定する閾値電圧設定手段と、三角波またはのこぎり波を出力する発振手段と、を設けることとした。また、発振手段により、三角波またはのこぎり波の電圧が上限電圧まで上昇した場合に、三角波またはのこぎり波の電圧を低下させ、三角波またはのこぎり波の電圧が下限電圧まで低下した場合に、三角波またはのこぎり波の電圧を上昇させることとした。このため、カウンタのカウントアップまたはカウントダウンの周期に応じて、三角波またはのこぎり波の上限電圧や下限電圧を変化させることができ、ＰＷＭ信号の周波数を変動させることができる。したがって、上述の電流制御用発振器を設けたり、高精度な電流源を複数設けたりする必要がないので、ＰＷＭ信号の周波数ジッター動作を、簡易な構成で高精度に制御することができる。

（２） 本発明は、（１）の制御装置について、前記閾値電圧設定手段は、予め定められた複数の電圧の中から前記カウンタのカウンタ値に応じた電圧を選択して、前記上限電圧および前記下限電圧のうち少なくともいずれかとして設定することを特徴とする制御装置を提案している。

この発明によれば、（１）の制御装置において、閾値電圧設定手段により、予め定められた複数の電圧の中からカウンタのカウンタ値に応じた電圧を選択して、上限電圧および下限電圧のうち少なくともいずれかとして設定することとした。このため、三角波またはのこぎり波の上限電圧や下限電圧を、予め定められた複数の電圧の中からカウンタのカウント値に応じて設定することができる。

（３） 本発明は、（１）または（２）の制御装置について、前記閾値電圧設定手段は、前記三角波またはのこぎり波の電圧が上昇している期間では、前記上限電圧を設定し、前記三角波またはのこぎり波の電圧が低下している期間では、前記下限電圧を設定することを特徴とする制御装置を提案している。

この発明によれば、（１）または（２）の制御装置において、閾値電圧設定手段により、三角波またはのこぎり波の電圧が上昇している期間では、上限電圧を設定し、三角波またはのこぎり波の電圧が低下している期間では、下限電圧を設定することとした。このため、三角波またはのこぎり波の電圧に応じて、上限電圧および下限電圧を設定することができる。

（４） 本発明は、（１）の制御装置について、前記閾値電圧設定手段は、前記三角波またはのこぎり波の電圧が上昇している期間では、予め定められた複数の電圧の中から前記カウンタのカウンタ値に応じた電圧を選択して、前記上限電圧として設定し、前記三角波またはのこぎり波の電圧が低下している期間では、予め定められた電圧を前記下限電圧として設定することを特徴とする制御装置を提案している。

この発明によれば、（１）の制御装置において、閾値電圧設定手段により、三角波またはのこぎり波の電圧が上昇している期間では、予め定められた複数の電圧の中からカウンタのカウンタ値に応じた電圧を選択して、上限電圧として設定し、三角波またはのこぎり波の電圧が低下している期間では、予め定められた電圧を下限電圧として設定することとした。このため、三角波またはのこぎり波の上限電圧を、カウンタのカウント値に応じて変化させることができる。

（５） 本発明は、（１）から（４）のいずれかの制御装置について、前記閾値電圧設定手段は、定電圧源（例えば、図１の定電圧源ＶＲＥＦに相当）と、前記定電圧源に一端が接続された第１抵抗（例えば、図１の抵抗Ｒ７に相当）と、前記第１抵抗の他端に一端が接続され、基準電位源（例えば、図１の基準電位源ＧＮＤに相当）に他端が接続された第２抵抗（例えば、図１の抵抗Ｒ６に相当）と、前記第２抵抗の一端に一端が接続された複数の抵抗（例えば、図１の抵抗Ｒ１からＲ５に相当）と、前記複数の抵抗のそれぞれと対に設けられた複数のスイッチ素子（例えば、図１のスイッチ素子Ｑ１からＱ５に相当）と、を備え、前記第１抵抗と前記第２抵抗との接続点の電圧を、前記上限電圧および前記下限電圧のうち少なくともいずれかとして設定し、前記複数のスイッチ素子のそれぞれは、前記複数の抵抗のうち対に設けられた抵抗の他端と、前記基準電位源と、を前記カウンタのカウント値に応じて断続することを特徴とする制御装置を提案している。

この発明によれば、（１）から（４）のいずれかの制御装置において、閾値電圧設定手段に、定電圧源と、第１抵抗と、第２抵抗と、複数の抵抗と、これら複数の抵抗のそれぞれと対に設けられた複数のスイッチ素子と、を設けることとした。また、定電圧源に第１抵抗の一端を接続し、第１抵抗の他端に第２抵抗の一端を接続し、第２抵抗の他端に基準電位源を接続し、第２抵抗の一端に複数の抵抗のそれぞれの一端を接続することとした。また、複数のスイッチ素子のそれぞれにより、複数の抵抗のうち対に設けられた抵抗の他端と、基準電位源と、をカウンタのカウント値に応じて断続することとした。また、第１抵抗と第２抵抗との接続点の電圧を、上限電圧および下限電圧のうち少なくともいずれかとして設定することとした。このため、カウンタのカウント値に応じて、複数の抵抗のうち第２抵抗に並列接続される抵抗の数が変化し、第１抵抗と第２抵抗との接続点の電圧が変化することになる。したがって、カウンタのカウントアップまたはカウントダウンの周期に応じて、三角波またはのこぎり波の上限電圧や下限電圧を変化させることができる。

本発明によれば、ＰＷＭ信号の周波数ジッター動作を、簡易な構成で高精度に制御することができる。

本発明の一実施形態に係る制御装置の回路図である。 本発明の一実施形態に係る制御装置のタイミングチャートである。 本発明の一実施形態に係る制御装置のタイミングチャートである。

以下、本発明の実施形態について図面を参照しながら説明する。なお、以下の実施形態における構成要素は適宜、既存の構成要素などとの置き換えが可能であり、また、他の既存の構成要素との組合せを含む様々なバリエーションが可能である。したがって、以下の実施形態の記載をもって、特許請求の範囲に記載された発明の内容を限定するものではない。

図１は、本発明の一実施形態に係る制御装置１の回路図である。制御装置１は、三角波を生成し、スイッチ素子のオンオフをＰＷＭ制御するＰＷＭ信号をこの三角波に応じて生成して、生成したＰＷＭ信号を出力端子ＯＵＴから出力する。この制御装置１は、三角波生成部１０および三角波閾値電圧設定部２０を備える。

［三角波生成部１０の構成および動作］
三角波生成部１０は、ＰチャネルＭＯＳＦＥＴで構成されるスイッチ素子Ｑ６、Ｑ７と、ＮチャネルＭＯＳＦＥＴで構成されるスイッチ素子Ｑ８、Ｑ９と、キャパシタＣ２と、電流源ＣＳ１と、インバータＩＮＶ１と、比較器ＣＭＰ１と、を備える。

比較器ＣＭＰ１の出力端子には、出力端子ＯＵＴと、インバータＩＮＶ１の入力端子と、スイッチ素子Ｑ７のゲートと、が接続される。比較器ＣＭＰ１の非反転入力端子には、キャパシタＣ２を介して基準電位源ＧＮＤが接続されるとともに、スイッチ素子Ｑ７のドレインと、スイッチ素子Ｑ９のドレインと、が接続される。比較器ＣＭＰ１の反転入力端子には、三角波閾値電圧設定部２０の出力が印加される。

インバータＩＮＶ１の出力端子には、スイッチ素子Ｑ６のゲートが接続される。スイッチ素子Ｑ６のソースと、スイッチ素子Ｑ７のソースとには、定電圧源ＶＲＥＦに接続された電流源ＣＳ１の出力端子が接続される。スイッチ素子Ｑ６のドレインには、スイッチ素子Ｑ８のドレインが接続されるとともに、スイッチ素子Ｑ８のゲートと、スイッチ素子Ｑ９のゲートと、が接続される。スイッチ素子Ｑ８のソースと、スイッチ素子Ｑ９のソースとには、基準電位源ＧＮＤが接続される。

比較器ＣＭＰ１は、非反転入力端子の電圧と反転入力端子の電圧とを比較して、比較結果に応じてＨレベル電圧またはＬレベル電圧を出力する。具体的には、非反転入力端子の電圧が、反転入力端子の電圧以上である期間では、出力端子からＨレベル電圧を出力し、非反転入力端子の電圧が、反転入力端子の電圧より低い期間では、出力端子からＬレベル電圧を出力する。

比較器ＣＭＰ１の出力端子からＬレベル電圧が出力されている期間では、スイッチ素子Ｑ７のゲートにＬレベル電圧が印加されるとともに、インバータＩＮＶ１を介してスイッチ素子Ｑ６のゲートにＨレベル電圧が印加される。これによれば、スイッチ素子Ｑ６がオフ状態になるとともに、スイッチ素子Ｑ７がオン状態になる。スイッチ素子Ｑ６がオフ状態になると、いわゆるカレントミラー回路を構成するスイッチ素子Ｑ８、Ｑ９がオフ状態になり、スイッチ素子Ｑ７に流れる電流源ＣＳ１の出力電流に応じた電流により、キャパシタＣ２が充電される。したがって、比較器ＣＭＰ１の出力端子からＬレベル電圧が出力されている期間では、キャパシタＣ２の両端電圧が上昇し、これに伴って比較器ＣＭＰ１の非反転入力端子の電圧が上昇することになる。

一方、比較器ＣＭＰ１の出力端子からＨレベル電圧が出力されている期間では、スイッチ素子Ｑ７のゲートにＨレベル電圧が印加されるとともに、インバータＩＮＶ１を介してスイッチ素子Ｑ６のゲートにＬレベル電圧が印加される。これによれば、スイッチ素子Ｑ６がオン状態になるとともに、スイッチ素子Ｑ７がオフ状態になる。スイッチ素子Ｑ６がオン状態になると、いわゆるカレントミラー回路を構成するスイッチ素子Ｑ８、Ｑ９がオン状態になり、スイッチ素子Ｑ８に流れる電流、すなわち電流源ＣＳ１の出力電流に応じた電流がスイッチ素子Ｑ９に流れることになる。このため、スイッチ素子Ｑ９に電流が流れることによって、キャパシタＣ２が放電される。したがって、比較器ＣＭＰ１の出力端子からＨレベル電圧が出力されている期間では、キャパシタＣ２の両端電圧が低下し、これに伴って比較器ＣＭＰ１の非反転入力端子の電圧が低下することになる。

以上より、比較器ＣＭＰ１の非反転入力端子の電圧の波形が三角波となり、この三角波の電圧と、比較器ＣＭＰ１の反転入力端子の電圧と、の比較結果に応じて矩形波のＰＷＭ信号を生成される。

図２は、三角波ＰＷＭ信号との関係を示す図である。図２において、Ｖ＿ＣＭＰＮＥＧは、比較器ＣＭＰ１の反転入力端子の電圧を示し、Ｖ＿ＳＡＷは、比較器ＣＭＰ１の非反転入力端子の電圧を示し、Ｖ＿ＯＵＴは、出力端子ＯＵＴから出力されるＰＷＭ信号の電圧を示す。また、Ｖ１は、直流電源Ｖｒｅｆ１の正極の電圧を示す。比較器ＣＭＰ１の反転入力端子の電圧Ｖ＿ＣＭＰＮＥＧは、三角波閾値電圧設定部２０により設定される。

［三角波閾値電圧設定部２０の構成および動作］
三角波閾値電圧設定部２０は、トランスファゲートＴＧ１、ＴＧ２と、直流電源Ｖｒｅｆ１と、カウンタ２１と、抵抗Ｒ１からＲ７と、ＮチャネルＭＯＳＦＥＴで構成されるスイッチ素子Ｑ１からＱ５と、キャパシタＣ１と、を備える。

トランスファゲートＴＧ１の非反転入力端子と、トランスファゲートＴＧ２の反転入力端子とには、インバータＩＮＶ１の出力端子が接続される。トランスファゲートＴＧ１の反転入力端子と、トランスファゲートＴＧ２の非反転入力端子とには、比較器ＣＭＰ１の出力端子が接続される。トランスファゲートＴＧ１の入力端子には、抵抗Ｒ６と抵抗Ｒ７との接続点が接続される。トランスファゲートＴＧ２の入力端子には、直流電源Ｖｒｅｆ１の正極が接続され、直流電源Ｖｒｅｆ１の負極には、基準電位源ＧＮＤが接続される。トランスファゲートＴＧ１の出力端子と、トランスファゲートＴＧ２の出力端子とには、比較器ＣＭＰ１の反転入力端子が接続される。

トランスファゲートＴＧ１、ＴＧ２は、比較器ＣＭＰ１の出力端子から出力される電圧に応じて、比較器ＣＭＰ１の反転入力端子の電圧を変化させる。具体的には、比較器ＣＭＰ１の出力端子からＬレベル電圧が出力されている期間では、トランスファゲートＴＧ１がオン状態になるとともにトランスファゲートＴＧ２がオフ状態になり、比較器ＣＭＰ１の反転入力端子には、抵抗Ｒ６と抵抗Ｒ７との接続点の電圧が印加されることになる。一方、比較器ＣＭＰ１の出力端子からＨレベル電圧が出力されている期間では、トランスファゲートＴＧ１がオフ状態になるとともにトランスファゲートＴＧ２がオン状態になり、比較器ＣＭＰ１の反転入力端子には、直流電源Ｖｒｅｆ１の正極の電圧が印加されることになる。

このため、比較器ＣＭＰ１の出力端子からＬレベル電圧が出力されている期間、すなわち比較器ＣＭＰ１の非反転入力端子の電圧が上昇している期間では、比較器ＣＭＰ１の反転入力端子の電圧が、抵抗Ｒ６と抵抗Ｒ７との接続点の電圧に設定されることになる。一方、比較器ＣＭＰ１の出力端子からＨレベル電圧が出力されている期間、すなわち比較器ＣＭＰ１の非反転入力端子の電圧が低下している期間では、比較器ＣＭＰ１の反転入力端子の電圧が、直流電源Ｖｒｅｆ１の正極の電圧に設定されることになる。

以上より、比較器ＣＭＰ１の非反転入力端子の三角波の上限電圧は、抵抗Ｒ６と抵抗Ｒ７との接続点の電圧となり、比較器ＣＭＰ１の非反転入力端子の三角波の下限電圧は、直流電源Ｖｒｅｆ１の正極の電圧となる。これら抵抗Ｒ６と抵抗Ｒ７との接続点の電圧は、カウンタ２１のカウント値に応じて変化する。

定電圧源ＶＲＥＦには、抵抗Ｒ７の一端が接続され、抵抗Ｒ７の他端には、キャパシタＣ１を介して基準電位源ＧＮＤが接続されるとともに、トランスファゲートＴＧ１の入力端子と、抵抗Ｒ１からＲ６のそれぞれの一端と、が接続される。抵抗Ｒ１からＲ５のそれぞれの他端には、スイッチ素子Ｑ１からＱ５のそれぞれのドレインが接続され、スイッチ素子Ｑ１からＱ５のそれぞれのソースと、抵抗Ｒ６の他端とには、基準電位源ＧＮＤが接続される。スイッチ素子Ｑ１からＱ５のそれぞれのゲートには、カウンタ２１に設けられた端子Ｐ１からＰ５のそれぞれが接続される。

カウンタ２１は、いわゆる５ビットのアップダウンカウンタであり、予め定められた周期でのゼロから「５」までのカウントアップと、予め定められた周期での「５」からゼロまでのカウントダウンと、を交互に繰り返し、端子Ｐ１からＰ５のそれぞれから出力する電圧を、カウント値に応じて変化させる。これによれば、カウンタ２１のカウント値に応じて、スイッチ素子Ｑ１からＱ５のそれぞれのオンオフの状態が変化することになる。

図３は、カウンタ２１のカウント値と、スイッチ素子Ｑ１からＱ５のそれぞれのオンオフの状態と、を示す図である。図３において、ＣＮＴは、カウンタ２１のカウント値を示し、ＳＴ_Ｑ１からＳＴ_Ｑ５のそれぞれは、スイッチ素子Ｑ１からＱ５のそれぞれのオンオフの状態を示す。

カウント値ＣＮＴがゼロの場合には、スイッチ素子Ｑ１からＱ５の全てがオフ状態になる。カウント値ＣＮＴが「１」の場合には、スイッチ素子Ｑ１のみがオン状態になり、スイッチ素子Ｑ２からＱ５がオフ状態になる。カウント値ＣＮＴが「２」の場合には、スイッチ素子Ｑ１、Ｑ２がオン状態になり、スイッチ素子Ｑ３からＱ５がオフ状態になる。カウント値ＣＮＴが「３」の場合には、スイッチ素子Ｑ１からＱ３がオン状態になり、スイッチ素子Ｑ４、Ｑ５がオフ状態になる。カウント値ＣＮＴが「４」の場合には、スイッチ素子Ｑ１からＱ４がオン状態になり、スイッチ素子Ｑ５のみがオフ状態になる。カウント値ＣＮＴが「５」の場合には、スイッチ素子Ｑ１からＱ５の全てがオン状態になる。

スイッチ素子Ｑ１からＱ５の全てがオフ状態である場合には、抵抗Ｒ６と抵抗Ｒ７との接続点の電圧は、抵抗Ｒ６と抵抗Ｒ７とにより定電圧源ＶＲＥＦの電圧を分圧した電圧となる。

一方、スイッチ素子Ｑ１のみがオン状態になると、抵抗Ｒ６に抵抗Ｒ１が並列接続された状態になる。このため、抵抗Ｒ６と抵抗Ｒ７との接続点の電圧は、抵抗Ｒ１、Ｒ６を並列接続したものと抵抗Ｒ７とにより定電圧源ＶＲＥＦの電圧を分圧した電圧となる。これによれば、スイッチ素子Ｑ１からＱ５の全てがオフ状態である場合と比べて、抵抗Ｒ６と抵抗Ｒ７との接続点の電圧は低くなる。

このため、仮に抵抗Ｒ１からＲ５のそれぞれの抵抗値が全て等しいものとすると、スイッチ素子Ｑ１からＱ５のうちオン状態であるものが増えるに従って、抵抗Ｒ６と抵抗Ｒ７との接続点の電圧が低くなることになる。すなわち、カウント値ＣＮＴがゼロの場合に、抵抗Ｒ６と抵抗Ｒ７との接続点の電圧が最も高くなり、カウント値ＣＮＴが増加するに従って、抵抗Ｒ６と抵抗Ｒ７との接続点の電圧が低下することになる。

以上より、カウンタ２１と抵抗Ｒ１からＲ７とスイッチ素子Ｑ１からＱ５とを備える三角波閾値電圧設定部２０は、抵抗Ｒ６と抵抗Ｒ７との接続点の電圧を、カウンタ２１のカウント値に応じて設定する。これによれば、抵抗Ｒ６と抵抗Ｒ７との接続点の電圧により設定される三角波の上限電圧が、カウンタ２１のカウント値に応じて設定されることになる。

以上の制御装置１によれば、以下の効果を奏することができる。

制御装置１は、三角波閾値電圧設定部２０により、カウンタ２１のカウントアップおよびカウントダウンの周期に応じて三角波の上限電圧を変化させる。このため、カウンタ２１のカウントアップおよびカウントダウンの周期に応じて、ＰＷＭ信号の周波数を変動させることができる。したがって、上述の電流制御用発振器を設けたり、高精度な電流源を複数設けたりする必要がないので、ＰＷＭ信号の周波数ジッター動作を、簡易な構成で高精度に制御することができる。

また、制御装置１は、スイッチ素子Ｑ１からＱ５のそれぞれのオンオフの状態を、カウンタ２１のカウント値に応じて設定する。このため、抵抗Ｒ６と抵抗Ｒ７との接続点の電圧を、カウンタ２１のカウント値に応じて変化させることができる。したがって、カウンタ２１のカウントアップおよびカウントダウンの周期に応じて、三角波の上限電圧を変化させることができる。

本発明は、上述の実施形態に限定されるものではなく、この発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。

例えば、上述の実施形態では、三角波生成部１０は、三角波を生成するものとしたが、これに限らず、のこぎり波を生成するものとしてもよい。

また、上述の実施形態では、カウンタ２１のカウントアップに応じて、三角波の上限電圧を低下させ、カウンタ２１のカウントダウンに応じて三角波の上限電圧を上昇させることとした。しかし、これに限らず、カウンタ２１のカウントアップに応じて、三角波の上限電圧を上昇させ、カウンタ２１のカウントダウンに応じて三角波の上限電圧を低下させることとしてもよい。

また、上述の実施形態では、カウンタ２１は、端子Ｐ１からＰ５の５つの端子を備えているものとしたが、端子の数は５つに限らず、例えば２つや６つであってもよい。端子の数と同数だけ、抵抗とスイッチ素子とを直接接続したものを、三角波閾値電圧設定部２０に設けることになる。

また、上述の実施形態では、カウンタ２１は、アップダウンカウンタであるものとしたが、これに限らず、アップカウンタやダウンカウンタであってもよい。

また、抵抗Ｒ１からＲ５のそれぞれの抵抗値は、等しくてもよいし、異なっていてもよい。

１；制御装置
１０；三角波生成部
２０；三角波閾値電圧設定部
２１；カウンタ

Claims (5)

1. 三角波またはのこぎり波を生成し、スイッチ素子のオンオフをＰＷＭ制御するＰＷＭ信号を当該三角波またはのこぎり波に応じて生成する制御装置であって、
   予め定められた周期でカウントアップまたはカウントダウンするカウンタと、
   前記カウンタのカウント値に応じて上限電圧および下限電圧のうち少なくともいずれかを設定する閾値電圧設定手段と、
   前記三角波またはのこぎり波を出力する発振手段と、を備え、
   前記発振手段は、
   前記三角波またはのこぎり波の電圧が前記上限電圧まで上昇した場合に、当該三角波またはのこぎり波の電圧を低下させ、
   前記三角波またはのこぎり波の電圧が前記下限電圧まで低下した場合に、当該三角波またはのこぎり波の電圧を上昇させることを特徴とする制御装置。
2. 前記閾値電圧設定手段は、予め定められた複数の電圧の中から前記カウンタのカウンタ値に応じた電圧を選択して、前記上限電圧および前記下限電圧のうち少なくともいずれかとして設定することを特徴とする請求項１に記載の制御装置。
3. 前記閾値電圧設定手段は、
   前記三角波またはのこぎり波の電圧が上昇している期間では、前記上限電圧を設定し、
   前記三角波またはのこぎり波の電圧が低下している期間では、前記下限電圧を設定することを特徴とする請求項１または２に記載の制御装置。
4. 前記閾値電圧設定手段は、
   前記三角波またはのこぎり波の電圧が上昇している期間では、予め定められた複数の電圧の中から前記カウンタのカウンタ値に応じた電圧を選択して、前記上限電圧として設定し、
   前記三角波またはのこぎり波の電圧が低下している期間では、予め定められた電圧を前記下限電圧として設定することを特徴とする請求項１に記載の制御装置。
5. 前記閾値電圧設定手段は、
   定電圧源と、
   前記定電圧源に一端が接続された第１抵抗と、
   前記第１抵抗の他端に一端が接続され、基準電位源に他端が接続された第２抵抗と、
   前記第２抵抗の一端に一端が接続された複数の抵抗と、
   前記複数の抵抗のそれぞれと対に設けられた複数のスイッチ素子と、を備え、
   前記第１抵抗と前記第２抵抗との接続点の電圧を、前記上限電圧および前記下限電圧のうち少なくともいずれかとして設定し、
   前記複数のスイッチ素子のそれぞれは、前記複数の抵抗のうち対に設けられた抵抗の他端と、前記基準電位源と、を前記カウンタのカウント値に応じて断続することを特徴とする請求項１から４のいずれかに記載の制御装置。

Images