[go: up one dir, main page]

JP2017038150A - 発振器 - Google Patents

発振器 Download PDF

Info

Publication number
JP2017038150A
JP2017038150A JP2015157289A JP2015157289A JP2017038150A JP 2017038150 A JP2017038150 A JP 2017038150A JP 2015157289 A JP2015157289 A JP 2015157289A JP 2015157289 A JP2015157289 A JP 2015157289A JP 2017038150 A JP2017038150 A JP 2017038150A
Authority
JP
Japan
Prior art keywords
terminal
switch
comparator
current
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015157289A
Other languages
English (en)
Other versions
JP6552908B2 (ja
Inventor
佐藤　裕治
Yuji Sato
裕治 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2015157289A priority Critical patent/JP6552908B2/ja
Priority to US15/061,976 priority patent/US9602052B2/en
Publication of JP2017038150A publication Critical patent/JP2017038150A/ja
Application granted granted Critical
Publication of JP6552908B2 publication Critical patent/JP6552908B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/20—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator
    • H03B5/24—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator active element in amplifier being semiconductor device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0231—Astable circuits
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B1/00—Details
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B1/00—Details
    • H03B1/04—Reducing undesired oscillations, e.g. harmonics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1228—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
    • H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
    • H03K4/501—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator
    • H03K4/502—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator the capacitor being charged from a constant-current source
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

【課題】発振周波数決定要因である電流源を間欠的に使用することでフリッカ雑音の発生に拘わらず、安定した周波数の発振出力が得られる発振器を提供する。【解決手段】３つの電流源Ｉ１〜Ｉ３と、３つの電流源からの電流によって基準電圧を発生する抵抗Ｒと、３つの電流源からの電流が供給される２つのコンデンサＣ１、Ｃ２と、２つのコンデンサのうち３つの電流源のいずれかから電流が供給されているコンデンサの端子電圧と基準電圧とを比較して所定周期の比較結果を出力するコンパレータ２１と、電流源のそれぞれと抵抗及び２つのコンデンサとの間を接続可能なスイッチ回路ＳＷと、コンパレータの出力に基づいてスイッチ回路を制御して、３つの電流源のうちの２つの電流源からの電流を抵抗及び２つのコンデンサのうちの一方のコンデンサに供給することで３つの電流源を間欠的に使用するスイッチコントローラ２２と、を具備する。【選択図】図１

Description

本発明の実施形態は、発振器に関する。
電流源を構成するトランジスタには、フリッカ雑音が生じる。このフリッカ雑音は、トランジスタの欠陥により生じ、電子やホールの移動がこの欠陥の影響を受けることで、電流源にはランダムに異常な出力が発生する。フリッカ雑音による電流源の出力変動は予測困難である。このようなフリッカ雑音によって、コンデンサの端子電圧が基準電圧に到達するのに必要な時間が変動し、発振周波数が変動することがあるという問題があった。
米国特許出願公開第２０１３／０２２２０６９号明細書
実施形態は、フリッカ雑音の発生に拘わらず、安定した周波数の発振出力を得ることができる発振器を提供することを目的とする。
実施形態の発振器は、３つの電流源と、前記３つの電流源からの電流によって基準電圧を発生する抵抗と、前記３つの電流源からの電流が供給される２つのコンデンサと、前記２つのコンデンサのうち前記３つの電流源のいずれかから電流が供給されているコンデンサの端子電圧と前記基準電圧とを比較して所定周期の比較結果を出力するコンパレータと、前記電流源のそれぞれと前記抵抗及び２つのコンデンサとの間を接続可能なスイッチ回路と、前記コンパレータの出力に基づいて前記スイッチ回路を制御して、前記３つの電流源のうちの２つの電流源からの電流を前記抵抗及び前記２つのコンデンサのうちの一方のコンデンサに供給することで前記３つの電流源を間欠的に使用するスイッチコントローラと、を具備する。
第１の実施の形態に係る発振器を示す回路図。 関連技術における発振器を示す回路図。 図１中のスイッチ回路ＳＷの具体的な回路構成の一例を示す回路図。 図１中のスイッチ回路ＳＷの他の回路例を示す回路図。 スイッチ回路ＳＷの制御、発振出力及びスイッチ回路ＳＷによって定電流がどの端子に供給されるかを示す説明図。 図５の各期間における配線状態を示す回路図。 図５の各期間における配線状態を示す回路図。 図５の各期間における配線状態を示す回路図。 図５の各期間における配線状態を示す回路図。 図５の各期間における配線状態を示す回路図。 図５の各期間における配線状態を示す回路図。 本発明の第２の実施の形態において採用されるスイッチ回路ＳＷの制御を説明するための説明図。 図１２の各期間における配線状態を示す回路図。 図１２の各期間における配線状態を示す回路図。 図１２の各期間における配線状態を示す回路図。 図１２の各期間における配線状態を示す回路図。 図１２の各期間における配線状態を示す回路図。 図１２の各期間における配線状態を示す回路図。 本発明の第３の実施の形態において採用されるスイッチ回路ＳＷの具体的な構成の例を示す回路図。 本発明の第３の実施の形態において採用されるスイッチ回路ＳＷの具体的な構成の例を示す回路図。
以下、図面を参照して本発明の実施の形態について詳細に説明する。
（第１の実施の形態）
図１は第１の実施の形態に係る発振器を示す回路図である。また、図２は関連技術における発振器を示す回路図であり、特許文献１に開示された回路を示している。
先ず、図２を参照して関連技術の発振器について説明する。図２において、スイッチＳ１１，Ｓ１３，Ｓ１６は、制御信号φの反転信号である制御信号φバー（以下、／φと記載）のハイレベル（以下、Ｈレベルという）で同時にオンし、制御信号／φのローレベル（以下、Ｌレベルという）で同時にオフする。スイッチＳ１２，Ｓ１４，Ｓ１５は制御信号φのＨレベルで同時にオンし、Ｌレベルで同時にオフする。
スイッチＳ１１，Ｓ１３がオンになると、電流源Ｉ１１からの電流がスイッチＳ１１を介してコンデンサＣ１１に流れて、コンデンサＣ１１の端子電圧が上昇する。こうして、コンパレータ３２の正相入力端に印加される電圧が上昇する。また、電流源Ｉ１２からの電流は、スイッチＳ１３を介して抵抗Ｒ１に流れる。抵抗Ｒ１の電圧降下によって、コンパレータ３２の逆相入力端には、所定の定電圧（基準電圧）が印加される。コンパレータ３２はコンデンサＣ１１の端子電圧が抵抗Ｒ１の抵抗値に基づく基準電圧よりも高くなると、出力をＬレベルからＨレベルに変化させる。
これにより、制御信号／φはＬレベルとなり、制御信号φはＨレベルとなる。そうすると、スイッチＳ１１，Ｓ１３，Ｓ１６はオフとなり、スイッチＳ１２，Ｓ１４，Ｓ１５はオンとなって、コンデンサＣ１２はスイッチＳ１４を介して電流源Ｉ１２からの電流によって充電される。また、抵抗Ｒ１には、電流源Ｉ１１からの電流が流れて電圧降下が生じる。
コンデンサＣ１２の端子電圧はコンパレータ３２の逆相入力端に供給され、抵抗Ｒ１の抵抗値に基づく基準電圧は、コンパレータ３２の正相入力端に供給される。コンデンサＣ１２の端子電圧が、抵抗Ｒ１の抵抗値に基づく基準電圧を超えると、コンパレータ３２の出力はＨレベルからＬレベルに反転する。これにより、制御信号／φはＨレベルとなり、制御信号φはＬレベルとなる。こうして、スイッチＳ１１，Ｓ１３，Ｓ１６はオンとなり、スイッチＳ１２，Ｓ１４，Ｓ１５はオフとなって、同様の動作を繰り返す。
コンパレータ３２の出力は、コンデンサＣ１１の端子電圧が基準電圧に到達するか又はコンデンサＣ１２の端子電圧が基準電圧に到達する毎に反転することになる。即ち、コンパレータ３２からは、電流源Ｉ１１，Ｉ１２の定電流値及びコンデンサＣ１１，Ｃ１２の容量に基づく端子電圧の変化と、抵抗Ｒ１の抵抗値に基づく基準電圧とに応じた一定周期の発振出力が得られる。コンパレータ３２の出力はインバータ３３，３４に供給されて、コンパレータ３２の出力が反転する毎に制御信号／φ，φが生成される。
コンパレータ３２にオフセットが生じている場合には、このオフセットの影響によって、コンパレータ３２出力の反転タイミングが変化する。従って、基準電圧をコンパレータ３２の逆相入力端のみに供給した場合には、オフセット値の相違によって素子毎に発振周波数が変化してしまう。これに対し、図２の回路は、コンパレータ３２の出力が反転する毎に、基準電圧を与えるコンパレータ３２の入力端を切換えている。これにより、コンパレータ３２の出力のＨレベル時とＬレベル時とでオフセットの影響が相殺され、オフセット値の相違に拘わらず発振周波数を一定にすることが可能である。
しかしながら、上述したように、電流源Ｉ１１，Ｉ１２は、発生の予測が困難なフリッカ雑音によって電流量が変動することがある。電流源を用いたこの種の発振器では、この変動によって、発振周波数が変動してしまうという欠点があった。
そこで、本実施の形態においては、３つ以上の電流源を用い、フリッカ雑音の発生を抑制することで、発振周波数の変動を抑制するようになっている。
図１において、電流源Ｉ１〜Ｉ３は、電源１１に接続されており、それぞれ所定の定電流を発生する。本実施の形態においては、電流源Ｉ１〜Ｉ３は、相互に同一の定電流を発生するものであってもよい。電流源Ｉ１〜Ｉ３は、発生した定電流をそれぞれスイッチ回路ＳＷの端子ＩＮＡ〜ＩＮＣに供給することができるようになっている。スイッチ回路ＳＷの端子ＡはコンデンサＣ１を介して基準電位点に接続される。また、スイッチ回路ＳＷの端子Ｂは抵抗Ｒを介して基準電位点に接続され、スイッチ回路ＳＷの端子ＣはコンデンサＣ２を介して基準電位点に接続される。本実施の形態においては、コンデンサＣ１，Ｃ２は相互に同一の容量値を有するものであってもよい。端子Ａ，Ｃと基準電位点との間には、それぞれスイッチＳ１，Ｓ２も接続されている。また、端子Ｂと基準電位点との間にはチャタリング防止用のコンデンサＣ３が接続されている。なお、このコンデンサＣ３は省略可能である。
スイッチ回路ＳＷの端子Ｎ１，Ｎ２は、コンパレータ２１の正相入力端及び逆相入力端に接続される。コンパレータ２１の出力端はスイッチコントローラ２２に接続されており、コンパレータ２１は、正相入力端及び逆相入力端に印加される電圧を比較し、比較結果を出力端からスイッチコントローラ２２に出力する。
本実施の形態においては、抵抗Ｒはコンパレータ２１の正相入力端又は逆相入力端に与える基準電圧を発生するために用いられる。抵抗Ｒには、後述するように、電流源Ｉ１〜Ｉ３からの定電流Ｉ１〜Ｉ３が流れて、電圧降下に基づく電圧が発生する。この電圧が基準電圧として端子Ｎ１又はＮ２に供給されるようになっている。
一方、コンデンサＣ１，Ｃ２は、コンパレータ２１の出力を反転させるタイミングを決定するための電圧を発生する。コンデンサＣ１，Ｃ２は、後述するように、電流源Ｉ１〜Ｉ３から供給される定電流Ｉ１〜Ｉ３によって端子電圧が変化する。コンデンサＣ１，Ｃ２の端子電圧が端子Ｎ１又はＮ２を介してコンパレータ２１の正相入力端又は逆相入力端に印加されるようになっている。
コンパレータ２１は、コンデンサＣ１又はＣ２の端子電圧が抵抗Ｒによる基準電圧を超えることによって、出力が反転するようになっている。コンデンサＣ１，Ｃ２の端子電圧の変化は電流源Ｉ１〜Ｉ３からの定電流Ｉ１〜Ｉ３に応じたものであり、コンパレータ２１の出力の反転周期は、定電流Ｉ１〜Ｉ３、コンデンサＣ１，Ｃ２の容量値及び抵抗Ｒの抵抗値Ｒに基づくものとなる。こうして、コンパレータ２１の出力端から、所定周期の矩形波を発生させることができる。
コンパレータ２１の出力はスイッチコントローラ２２に与えられる。スイッチコントローラ２２は、コンパレータ２１の出力に基づく発振出力を出力するようになっている。なお、コンパレータ２１の出力端に現れる信号を発振出力として用いてもよい。スイッチコントローラ２２は、コンパレータ２１からの出力に基づいて、スイッチ回路ＳＷ及びスイッチＳ１，Ｓ２を制御するための制御信号を発生する。
本実施の形態においては、スイッチ回路ＳＷは、端子ＩＮＡを端子Ａ〜Ｃのいずれにも切換接続することが可能である。また、スイッチ回路ＳＷは、端子ＩＮＢを端子Ａ〜Ｃのいずれにも切換接続することが可能であり、端子ＩＮＢを端子Ａ〜Ｃのいずれにも切換接続することが可能である。
更に、スイッチ回路ＳＷは、端子ＩＮＡを端子Ａ〜Ｃのいずれかに接続すると同時に端子Ｎ１又はＮ２に接続することができる。また、スイッチ回路ＳＷは、端子ＩＮＢを端子Ａ〜Ｃのいずれかに接続すると同時に端子Ｎ１又はＮ２に接続することができ、端子ＩＮＣを端子Ａ〜Ｃのいずれかに接続すると同時に端子Ｎ１又はＮ２に接続することができる。
スイッチ回路ＳＷは、スイッチコントローラ２２によって、各端子の接続先が設定されるようになっている。スイッチコントローラ２２は、コンパレータ２１の出力が与えられて、コンパレータ２１の出力のＬレベルとＨレベルとが切り替わる毎に、スイッチ回路ＳＷの各端子の接続を切換えるようになっている。
本実施の形態においては、スイッチコントローラ２２は、スイッチ回路ＳＷの各端子の接続先を変更することで、電流源Ｉ１〜Ｉ３のうち、同時に２つの電流源のみを使用して定電流を端子Ｂと端子Ａ，Ｃの一方とに供給するとともに、使用する電流源を切換えるようになっている。例えば、スイッチコントローラ２２は、使用しない電流源をコンパレータ２１の出力が反転する毎に順番に変更してもよい。即ち、この場合には、電流源Ｉ１〜Ｉ３は、それぞれコンパレータ２１の出力（発振出力）の１．５周期に１回使用されない期間があり、発振出力の１周期のみ連続的に使用されることになる。
スイッチコントローラ２２は、電流源Ｉ１〜Ｉ３のいずれかの定電流Ｉ１〜Ｉ３が常に端子Ｂに供給されるようにスイッチ回路ＳＷを制御すると共に、発振出力の半周期毎に端子Ｂが端子Ｎ１，Ｎ２に交互に接続されるようにスイッチ回路ＳＷを制御する。また、スイッチコントローラ２２は、定電流Ｉ１〜Ｉ３のうち端子Ｂに供給されていない定電流が、発振出力の半周期毎に端子Ａ又は端子Ｃに交互に供給されるようにスイッチ回路ＳＷを制御すると共に、定電流が供給されている端子Ａ又は端子Ｃが、端子Ｂに接続されていない端子Ｎ１，Ｎ２に発振出力の半周期毎に交互に接続されるようにスイッチ回路ＳＷを制御する。また、スイッチコントローラ２２は、コンデンサＣ１，Ｃ２が定電流により充電されていない期間に、スイッチＳ１，Ｓ２をオンにして、コンデンサＣ１，Ｃ２の充電電荷を放電させるように、スイッチ回路ＳＷを制御するようになっている。
図３は図１中のスイッチ回路ＳＷの具体的な回路構成の一例を示す回路図である。スイッチ回路ＳＷは、それぞれ３つのスイッチａ，ｂ，ｃを備えた５つのスイッチ群Ｓａ，Ｓｂ，Ｓｃ，Ｓｎ１，Ｓｎ２を有している。スイッチ群Ｓａ，Ｓｂ，Ｓｃ，Ｓｎ１，Ｓｎ２の各スイッチａ〜ｃは、一方端が各スイッチ群Ｓａ〜Ｓｃ，Ｓｎ１，Ｓｎ２毎に共通接続されて、それぞれ端子Ａ〜Ｃ，Ｎ１，Ｎ２に接続される。また、スイッチ群Ｓａ，Ｓｂ，Ｓｃ，Ｓｎ１，Ｓｎ２の各スイッチａの他方端は、全て端子ＩＮＡに接続される。同様に、スイッチ群Ｓａ，Ｓｂ，Ｓｃ，Ｓｎ１，Ｓｎ２の各スイッチｂの他方端は、全て端子ＩＮＢに接続され、スイッチ群Ｓａ，Ｓｂ，Ｓｃ，Ｓｎ１，Ｓｎ２の各スイッチｃの他方端は、全て端子ＩＮＣに接続される。
図４は図１中のスイッチ回路ＳＷの他の回路例を示す回路図である。図４の例も３つのスイッチａ，ｂ，ｃを備えた５つのスイッチ群Ｓａ，Ｓｂ，Ｓｃ，Ｓｎ１，Ｓｎ２が用いられる。スイッチ群Ｓａ，Ｓｂ，Ｓｃ，Ｓｎ１，Ｓｎ２の各スイッチａ〜ｃは、一方端が各スイッチ群Ｓａ〜Ｓｃ，Ｓｎ１，Ｓｎ２毎に共通接続されて、それぞれ端子Ａ〜Ｃ，Ｎ１，Ｎ２に接続される。また、スイッチ群Ｓａ，Ｓｂ，Ｓｃについては、各スイッチａの他方端は全て端子ＩＮＡに接続され、各スイッチｂの他方端は全て端子ＩＮＢに接続され、各スイッチｃの他方端は全て端子ＩＮＣに接続される。また、スイッチ群Ｓｎ１，Ｓｎ２については、各スイッチａの他方端は全てスイッチ群Ｓａのスイッチａ〜ｃの共通端に接続され、各スイッチｂの他方端は全てスイッチ群Ｓｂのスイッチａ〜ｃの共通端に接続され、各スイッチｃの他方端は全てスイッチ群Ｓｃのスイッチａ〜ｃの共通端に接続される。
スイッチコントローラ２２は、図３及び図４のスイッチ群Ｓａ，Ｓｂ，Ｓｃ，Ｓｎ１，Ｓｎ２を制御して、スイッチａ〜ｃのいずれか１つをオンにすることができるようになっている。これにより、端子ＩＮＡ〜ＩＮＣ、端子Ａ〜Ｃ、端子Ｎ１，Ｎ２相互間を接続する上述した制御が行われるようになっている。
なお、図３及び図４の構成は一例であり、上述した各端子間の接続制御ができれば、どのような回路構成を採用してもよい。
次に、このように構成された実施の形態の動作について図５乃至図１１を参照して説明する。図５はスイッチ回路ＳＷの制御、発振出力及びスイッチ回路ＳＷによって定電流がどの端子に供給されるかを示す説明図である。また、図６乃至図１１は図５の各期間における配線状態を示す回路図である。図６乃至図１１において、スイッチ回路ＳＷ中の実線は端子Ｂに接続される配線、即ち、基準電圧をコンパレータ２１に供給するための配線を示し、破線は端子Ａ又はＣに接続される配線、即ち、コンデンサの端子電圧をコンパレータ２１に供給するための配線を示している。
スイッチコントローラ２２は、スイッチ回路ＳＷに対して、例えば、図５に示す制御を行う。図５は発振出力の半周期毎の各期間における制御を示しており、発振出力の３周期毎に同一の制御が行われることを示している。なお、図５では添え字の（＋）は、添え字を付加された端子が端子Ｎ１に接続されることを示し、添え字の（−）は、添え字を付加された端子が端子Ｎ２に接続されることを示している。
例えば、３周期のうちの最初の半周期の期間Ｔ１ａには、スイッチコントローラ２２は、端子ＩＮＡを端子Ａ及び端子Ｎ１に接続するとともに、端子ＩＮＢを端子Ｂ及び端子Ｎ２に接続することを示している。例えば、スイッチ回路ＳＷが図３の回路によって構成されている場合には、スイッチコントローラ２２は、スイッチ群Ｓａ，Ｓｎ２のスイッチａとスイッチ群Ｓｂ，Ｓｎ１のスイッチｂをオンにし、スイッチ群Ｓｃは、全てのスイッチａ〜ｃをオフにする。なお、図５に示すスイッチ群Ｓａ〜Ｓｃ，Ｓｎ１，Ｓｎ２の制御は、図３の回路に対応したものであるが、図４の回路を用いた場合でも同様に制御できることは明らかであり、図４の回路を用いた場合の制御については説明を省略する。
図５から明らかなように、各半周期には、端子ＩＮＡ〜ＩＮＣのうちの１つの端子は他のいずれの端子にも接続されず、３つの電流源Ｉ１〜Ｉ３のうち１つの電流源からの電流は使用されないことが分かる。また、図５の＋，−の符号から明らかなように、抵抗Ｒに接続される端子Ｂは、半周期毎に端子Ｎ１と端子Ｎ２に交互に接続されるようになっており、抵抗Ｂによって得られる基準電圧が、コンパレータ２１の正相入力端と逆相入力端とに交互に供給されて、オフセットの影響を除去するようになっていることが分かる。
なお、スイッチコントローラ２２は、スイッチＳ１，Ｓ２のうち、端子ＩＮＡ〜ＩＮＣを介して電流が供給されていない期間のコンデンサＣ１，Ｃ２に並列接続されたスイッチを、当該期間にオンにして、蓄積された電荷を放電させるようになっている。例えば、スイッチコントローラ２２は、図５の期間Ｔ１ｂには、端子Ａに電流が供給されていないので、コンデンサＣ１に接続されたスイッチＳ１をオンにし、また、例えば、期間Ｔ２ａには、端子Ｃに電流が供給されていないので、コンデンサＣ２に接続されたスイッチＳ２をオンにするように制御を行う。
（各期間の動作）
３周期のうちの最初の期間Ｔ１ａには、スイッチコントローラ２２は、端子ＩＮＡを端子Ａ及び端子Ｎ１に接続するとともに、端子ＩＮＢを端子Ｂ及び端子Ｎ２に接続する。例えば、スイッチ回路ＳＷが図３の回路によって構成されている場合には、スイッチコントローラ２２は、スイッチ群Ｓａ，Ｓｎ２のスイッチａとスイッチ群Ｓｂ，Ｓｎ１のスイッチｂをオンにし、スイッチ群Ｓｃは、全てのスイッチａ〜ｃをオフにする。
図６はこの状態を示しており、電流源Ｉ１からの電流Ｉ１はコンデンサＣ１に供給されるとともに、電流源Ｉ２からの電流Ｉ２は抵抗Ｒを介して基準電位点に流れる。即ち、期間Ｔ１ａにおいては、電流源Ｉ３からは電流は流れない。電流Ｉ２及び抵抗Ｒに基づく基準電圧が、端子Ｎ１を介してコンパレータ２１の正相入力端に印加される。一方、コンデンサＣ１は、電流Ｉ１によって充電され、コンデンサＣ１の端子電圧は次第に上昇する。コンデンサＣ１の端子電圧が抵抗Ｒに基づく基準電圧を超えると、コンパレータ２１の出力は反転する。これにより、スイッチコントローラ２２は、期間Ｔ１ａを終了して次の期間Ｔ１ｂの制御を行う。
期間Ｔ１ｂには、スイッチコントローラ２２は、端子ＩＮＢを端子Ｃ及び端子Ｎ１に接続するとともに、端子ＩＮＣを端子Ｂ及び端子Ｎ２に接続する。例えば、スイッチ回路ＳＷが図３の回路によって構成されている場合には、スイッチコントローラ２２は、スイッチ群Ｓｃ，Ｓｎ１のスイッチｂとスイッチ群Ｓｂ，Ｓｎ２のスイッチｃをオンにし、スイッチ群Ｓａは、全てのスイッチａ〜ｃをオフにする。
図７はこの状態を示しており、電流源Ｉ２からの電流Ｉ２はコンデンサＣ２に供給されるとともに、電流源Ｉ３からの電流Ｉ３は抵抗Ｒを介して基準電位点に流れる。即ち、期間Ｔ１ｂにおいては、電流源Ｉ１からは電流は流れない。電流Ｉ３及び抵抗Ｒに基づく基準電圧が、端子Ｎ２を介してコンパレータ２１の逆相入力端に印加される。一方、コンデンサＣ２は、電流Ｉ２によって充電され、コンデンサＣ２の端子電圧は次第に上昇する。コンデンサＣ２の端子電圧が抵抗Ｒに基づく基準電圧を超えると、コンパレータ２１の出力は反転する。これにより、スイッチコントローラ２２は、期間Ｔ１ｂを終了して次の期間Ｔ２ａの制御を行う。なお、期間Ｔ１ｂにおいては、スイッチＳ１はオンであり、コンデンサＣ１は放電している。
次の期間Ｔ２ａには、スイッチコントローラ２２は、端子ＩＮＡを端子Ｂ及び端子Ｎ１に接続するとともに、端子ＩＮＣを端子Ａ及び端子Ｎ２に接続する。例えば、スイッチ回路ＳＷが図３の回路によって構成されている場合には、スイッチコントローラ２２は、スイッチ群Ｓａ，Ｓｎ２のスイッチｃとスイッチ群Ｓｂ，Ｓｎ１のスイッチａとをオンにし、スイッチ群Ｓｃは、全てのスイッチａ〜ｃをオフにする。
図８はこの状態を示しており、電流源Ｉ３からの電流Ｉ３はコンデンサＣ１に供給されるとともに、電流源Ｉ１からの電流Ｉ１は抵抗Ｒを介して基準電位点に流れる。即ち、期間Ｔ２ａにおいては、電流源Ｉ２からは電流は流れない。電流Ｉ１及び抵抗Ｒに基づく基準電圧が、端子Ｎ１を介してコンパレータ２１の正相入力端に印加される。一方、コンデンサＣ１は、電流Ｉ３によって充電され、コンデンサＣ１の端子電圧は次第に上昇する。コンデンサＣ１の端子電圧が抵抗Ｒに基づく基準電圧を超えると、コンパレータ２１の出力は反転する。これにより、スイッチコントローラ２２は、期間Ｔ２ａを終了して次の期間Ｔ２ｂの制御を行う。なお、期間Ｔ２ａにおいては、スイッチＳ２はオンであり、コンデンサＣ２は放電している。
以後、同様の動作が繰り返される。即ち、期間Ｔ２ｂにおいては、スイッチコントローラ２２は、図５及び図９に示すように、端子ＩＮＡを端子Ｃ及び端子Ｎ１に接続するとともに、端子ＩＮＢを端子Ｂ及び端子Ｎ２に接続する。例えば、スイッチ回路ＳＷが図３の回路によって構成されている場合には、スイッチコントローラ２２は、スイッチ群Ｓｂ，Ｓｎ２のスイッチｂとスイッチ群Ｓｃ，Ｓｎ１のスイッチａとをオンにし、スイッチ群Ｓａは、全てのスイッチａ〜ｃをオフにする。即ち、期間Ｔ２ｂにおいては、電流源Ｉ３からは電流は流れない。コンデンサＣ２の端子電圧が次第に上昇して、抵抗Ｒに基づく基準電圧を超えると、コンパレータ２１の出力は反転する。これにより、スイッチコントローラ２２は、期間Ｔ２ｂを終了して次の期間Ｔ３ａの制御を行う。なお、期間Ｔ２ｂにおいては、スイッチＳ１はオンであり、コンデンサＣ１は放電している。
次の期間Ｔ３ａには、スイッチコントローラ２２は、図５及び図１０に示すように、端子ＩＮＢを端子Ａ及び端子Ｎ２に接続するとともに、端子ＩＮＣを端子Ｂ及び端子Ｎ１に接続する。例えば、スイッチ回路ＳＷが図３の回路によって構成されている場合には、スイッチコントローラ２２は、スイッチ群Ｓａ，Ｓｎ２のスイッチｂとスイッチ群Ｓｂ，Ｓｎ１のスイッチｃとをオンにし、スイッチ群Ｓｃは、全てのスイッチａ〜ｃをオフにする。即ち、期間Ｔ３ａにおいては、電流源Ｉ１からは電流は流れない。コンデンサＣ１の端子電圧が次第に上昇して抵抗Ｒに基づく基準電圧を超えると、コンパレータ２１の出力は反転する。これにより、スイッチコントローラ２２は、期間Ｔ３ａを終了して次の期間Ｔ３ｂの制御を行う。なお、期間Ｔ３ａにおいては、スイッチＳ２はオンであり、コンデンサＣ２は放電している。
期間Ｔ３ｂにおいては、スイッチコントローラ２２は、図５及び図１１に示すように、端子ＩＮＡを端子Ｂ及び端子Ｎ２に接続するとともに、端子ＩＮＣを端子Ｃ及び端子Ｎ１に接続する。例えば、スイッチ回路ＳＷが図３の回路によって構成されている場合には、スイッチコントローラ２２は、スイッチ群Ｓｂ，Ｓｎ２のスイッチａとスイッチ群Ｓｃ，Ｓｎ１のスイッチｃとをオンにし、スイッチ群Ｓａは、全てのスイッチａ〜ｃをオフにする。即ち、期間Ｔ３ｂにおいては、電流源Ｉ２からは電流は流れない。コンデンサＣ２の端子電圧が次第に上昇して、抵抗Ｒに基づく基準電圧を超えると、コンパレータ２１の出力は反転する。これにより、スイッチコントローラ２２は、期間Ｔ３ｂを終了して次の期間Ｔ１ａの制御を行う。なお、期間Ｔ３ｂにおいては、スイッチＳ１はオンであり、コンデンサＣ１は放電している。以後、期間Ｔ１ａ〜Ｔ３ｂの動作が繰り返される。
このように、本実施の形態においても、例えば、電流源Ｉ１〜Ｉ３の電流値Ｉ１〜Ｉ３を同一にし、コンデンサＣ１，Ｃ２の容量値を同一にすることで、コンパレータ２１の出力端又はスイッチコントローラ２２から一定周期の発振出力を得ることができる。また、抵抗Ｒに基づく基準電圧を発振出力の半周期毎にコンパレータ２１の正相入力端と逆相入力端とに交互に与えており、コンパレータ２１のオフセットの影響を回避して、素子のばらつきに拘わらず安定した発振出力を得ることができる。
そして、本実施の形態においては、電流源Ｉ１〜Ｉ３は、連続的に用いられずに、間欠的に電流を発生する。例えば、図５の例では、電流源Ｉ１〜Ｉ３は、発振出力の１．５周期に１回（半周期）は、電流を発生しない。フリッカ雑音は、変動が不規則ではあるが、時間の経過と共に次第に増加することが比較的多いという傾向が見られる。本実施の形態では、発振出力の１．５周期に１回、フリッカ雑音の発生を初期化しており、電流源Ｉ１〜Ｉ３におけるフリッカ雑音の発生を抑制することが可能である。
このように本実施の形態においては、発振器の発振周波数を決定する要因である電流源を間欠的に使用していることから、電流源におけるフリッカ雑音の発生を抑制することができ、安定した発振周波数の発振出力を得ることができる。
（第２の実施の形態）
図１２は本発明の第２の実施の形態において採用されるスイッチ回路ＳＷの制御を説明するための説明図である。本実施の形態におけるハードウェア構成は第１の実施の形態と同様である。図１２は図５と同様の記載方法によって、スイッチ回路ＳＷによって定電流がどの端子に供給されるかを示している。なお、図１２はスイッチ回路ＳＷとして、図４の回路を採用した場合における各スイッチ群の制御を示しているが、図３の回路を採用した場合でも同様に実現可能であることは明らかであり、その制御については説明を省略する。
第１の実施の形態においては、抵抗Ｒによって発生する基準電圧を、発振出力の半周期毎に、コンパレータ２１の正相入力端と逆相入力端とに交互に与える例を説明した。これに対し、本実施の形態は、正相入力端又は逆相入力端のみに基準電圧を与えるようにするものである。例えば、図３又は図４のスイッチ回路ＳＷのスイッチ群Ｓｎ１，Ｓｎ２について第１の実施の形態の制御と異なる制御を行うことで、実現可能である。
図１２の例は、各期間Ｔ１ａ〜Ｔ３ｂにおけるスイッチ回路ＳＷの端子ＩＮＡ〜ＩＮＣと端子Ａ〜Ｃとの接続関係は、図５の例と同じである。図１２の例は基準電圧を与える抵抗Ｒが接続される端子Ｂを常に端子Ｎ１に接続する点が図５と異なるのみである。スイッチコントローラ２２における他の制御は、第１の実施の形態と同様である。
このように構成された実施の形態の動作について図１２乃至図１８を参照して説明する。図１３乃至図１８は図１２の各期間における配線状態を示す回路図であり、図６乃至図１１と同様の記載方法によって接続状態を示したものである。
最初の期間Ｔ１ａには、スイッチコントローラ２２は、図１２及び図１３に示すように、端子ＩＮＡを端子Ａ及び端子Ｎ２に接続するとともに、端子ＩＮＢを端子Ｂ及び端子Ｎ１に接続する。例えば、スイッチ回路ＳＷが図４の回路によって構成されている場合には、スイッチコントローラ２２は、スイッチ群Ｓａ，Ｓｎ２のスイッチａとスイッチ群Ｓｂ，Ｓｎ１のスイッチｂとをオンにし、スイッチ群Ｓｃは、全てのスイッチａ〜ｃをオフにする。即ち、期間Ｔ１ａにおいては、電流源Ｉ３からは電流は流れない。コンデンサＣ１の端子電圧が次第に上昇して抵抗Ｒに基づく基準電圧を超えると、コンパレータ２１の出力は反転する。これにより、スイッチコントローラ２２は、期間Ｔ１ａを終了して次の期間Ｔ１ｂの制御を行う。なお、期間Ｔ１ａにおいては、スイッチＳ２はオンであり、コンデンサＣ２は放電している。
期間Ｔ１ｂにおいては、スイッチコントローラ２２は、図１２及び図１４に示すように、端子ＩＮＢを端子Ｃ及び端子Ｎ２に接続するとともに、端子ＩＮＣを端子Ｂ及び端子Ｎ１に接続する。例えば、スイッチ回路ＳＷが図４の回路によって構成されている場合には、スイッチコントローラ２２は、スイッチ群Ｓｂ，Ｓｎ２のスイッチｃとスイッチ群Ｓｃ，Ｓｎ１のスイッチｂとをオンにし、スイッチ群Ｓａは、全てのスイッチａ〜ｃをオフにする。即ち、期間Ｔ１ｂにおいては、電流源Ｉ１からは電流は流れない。コンデンサＣ２の端子電圧が次第に上昇して、抵抗Ｒに基づく基準電圧を超えると、コンパレータ２１の出力は反転する。これにより、スイッチコントローラ２２は、期間Ｔ１ｂを終了して次の期間Ｔ２ａの制御を行う。なお、期間Ｔ１ｂにおいては、スイッチＳ１はオンであり、コンデンサＣ１は放電している。
最初の期間Ｔ２ａには、スイッチコントローラ２２は、図１２及び図１５に示すように、端子ＩＮＡを端子Ｂ及び端子Ｎ１に接続するとともに、端子ＩＮＣを端子Ａ及び端子Ｎ２に接続する。例えば、スイッチ回路ＳＷが図４の回路によって構成されている場合には、スイッチコントローラ２２は、スイッチ群Ｓａのスイッチｃとスイッチ群Ｓｂ，Ｓｎ２のスイッチａとスイッチ群Ｓｎ１のスイッチｂとをオンにし、スイッチ群Ｓｃは、全てのスイッチａ〜ｃをオフにする。即ち、期間Ｔ２ａにおいては、電流源Ｉ２からは電流は流れない。コンデンサＣ１の端子電圧が次第に上昇して抵抗Ｒに基づく基準電圧を超えると、コンパレータ２１の出力は反転する。これにより、スイッチコントローラ２２は、期間Ｔ２ａを終了して次の期間Ｔ２ｂの制御を行う。なお、期間Ｔ２ａにおいては、スイッチＳ２はオンであり、コンデンサＣ２は放電している。
期間Ｔ２ｂにおいては、スイッチコントローラ２２は、図１２及び図１６に示すように、端子ＩＮＡを端子Ｃ及び端子Ｎ２に接続するとともに、端子ＩＮＢを端子Ｂ及び端子Ｎ１に接続する。例えば、スイッチ回路ＳＷが図４の回路によって構成されている場合には、スイッチコントローラ２２は、スイッチ群Ｓｂ，Ｓｎ１のスイッチｂとスイッチ群Ｓｃのスイッチａとスイッチ群Ｓｎ２のスイッチｃとをオンにし、スイッチ群Ｓａは、全てのスイッチａ〜ｃをオフにする。即ち、期間Ｔ２ｂにおいては、電流源Ｉ３からは電流は流れない。コンデンサＣ２の端子電圧が次第に上昇して、抵抗Ｒに基づく基準電圧を超えると、コンパレータ２１の出力は反転する。これにより、スイッチコントローラ２２は、期間Ｔ２ｂを終了して次の期間Ｔ３ａの制御を行う。なお、期間Ｔ２ｂにおいては、スイッチＳ１はオンであり、コンデンサＣ１は放電している。
期間Ｔ３ａには、スイッチコントローラ２２は、図１２及び図１７に示すように、端子ＩＮＢを端子Ａ及び端子Ｎ２に接続するとともに、端子ＩＮＣを端子Ｂ及び端子Ｎ１に接続する。例えば、スイッチ回路ＳＷが図４の回路によって構成されている場合には、スイッチコントローラ２２は、スイッチ群Ｓａ，Ｓｎ１のスイッチｂとスイッチ群Ｓｂのスイッチｃとスイッチ群Ｓｎ２のスイッチａとをオンにし、スイッチ群Ｓｃは、全てのスイッチａ〜ｃをオフにする。即ち、期間Ｔ３ａにおいては、電流源Ｉ１からは電流は流れない。コンデンサＣ１の端子電圧が次第に上昇して抵抗Ｒに基づく基準電圧を超えると、コンパレータ２１の出力は反転する。これにより、スイッチコントローラ２２は、期間Ｔ３ａを終了して次の期間Ｔ３ｂの制御を行う。なお、期間Ｔ３ａにおいては、スイッチＳ２はオンであり、コンデンサＣ２は放電している。
期間Ｔ３ｂにおいては、スイッチコントローラ２２は、図１２及び図１８に示すように、端子ＩＮＡを端子Ｂ及び端子Ｎ１に接続するとともに、端子ＩＮＣを端子Ｃ及び端子Ｎ２に接続する。例えば、スイッチ回路ＳＷが図４の回路によって構成されている場合には、スイッチコントローラ２２は、スイッチ群Ｓｂのスイッチａとスイッチ群Ｓｃ，Ｓｎ２のスイッチｃとスイッチ群Ｓｎ１のスイッチｂとをオンにし、スイッチ群Ｓａは、全てのスイッチａ〜ｃをオフにする。即ち、期間Ｔ３ｂにおいては、電流源Ｉ２からは電流は流れない。コンデンサＣ２の端子電圧が次第に上昇して、抵抗Ｒに基づく基準電圧を超えると、コンパレータ２１の出力は反転する。これにより、スイッチコントローラ２２は、期間Ｔ３ｂを終了して次の期間Ｔ１ａの制御を行う。なお、期間Ｔ３ｂにおいては、スイッチＳ１はオンであり、コンデンサＣ１は放電している。以後、期間Ｔ１ａ〜Ｔ３ｂの動作が繰り返される。
このように、本実施の形態においても、電流源Ｉ１〜Ｉ３Ａは、連続的に用いずに、間欠的に電流を発生させている。これにより、電流源におけるフリッカ雑音の発生を抑制して、電流源の電流値の変動を抑え、安定した発振出力を得ている。なお、本実施の形態においては、コンパレータの素子毎のオフセットの影響を回避する必要が無いシステムにおいて有効であり、抵抗Ｒが接続される端子をコンパレータの一方の入力端に常時接続しておけばよいことから、スイッチ回路の構成及びその制御を簡単にすることができる。
（第３の実施の形態）
図１９及び図２０は本発明の第３の実施の形態において採用されるスイッチ回路ＳＷの具体的な構成の例を示す回路図である。
第２の実施の形態においては、コンパレータ２１の正相入力端又は逆相入力端のみに基準電圧を与えた。従って、スイッチ回路ＳＷは抵抗Ｒに接続される端子Ｂのみをコンパレータ２１の正相入力端又は逆相入力端に接続すればよい。図１９は端子Ｂをコンパレータ２１の正相入力端子に接続する例を示しており、図２０は端子Ｂをコンパレータ２１の逆相入力端子に接続する例を示している。
図１９において、スイッチ回路ＳＷは、それぞれ３つのスイッチａ，ｂ，ｃを備えた３つのスイッチ群Ｓａ，Ｓｂ，Ｓｃと２つのスイッチａ，ｃを備えたスイッチ群Ｓｎを有している。スイッチ群Ｓａ，Ｓｂ，Ｓｃの各スイッチａ〜ｃは、一方端が各スイッチ群Ｓａ〜Ｓｃ毎に共通接続されて、それぞれ端子Ａ〜Ｃに接続される。スイッチ群Ｓａ〜Ｓｃのスイッチａの他方端は全て端子ＩＮＡに接続され、スイッチ群Ｓａ〜Ｓｃの各スイッチｂの他方端は全て端子ＩＮＢに接続され、スイッチ群Ｓａ〜Ｓｃの各スイッチｃの他方端は全て端子ＩＮＣに接続される。
また、スイッチ群Ｓｎの各スイッチａ，ｃの一方端は共通接続されて端子Ｎ２に接続される。スイッチ群Ｓｎのスイッチａの他方端は端子Ａに接続され、スイッチ群Ｓｎのスイッチｃの他方端は端子Ｃに接続される。端子Ｂは、端子Ｎ１に接続される。これにより、端子Ｂに現れる基準電圧は、端子Ｎ１を介してコンパレータ２１の正相入力端に供給される。
図２０において、スイッチ回路ＳＷの３つのスイッチ群Ｓａ，Ｓｂ，Ｓｃの構成は図１９と同様である。２つのスイッチａ，ｃを備えたスイッチ群Ｓｎの各スイッチａ，ｃの一方端は共通接続されて端子Ｎ１に接続される。スイッチ群Ｓｎのスイッチａの他方端は端子Ａに接続され、スイッチ群Ｓｎのスイッチｃの他方端は端子Ｃに接続される。端子Ｂは、端子Ｎ２に接続される。これにより、端子Ｂに現れる基準電圧は、端子Ｎ２を介してコンパレータ２１の逆相入力端に供給される。
このように構成された実施の形態においても、第２の実施の形態と同様の制御を行えばよい。例えば、図１９の回路を採用した場合には、図１２において、スイッチ群Ｓｎ１の制御を省略し、スイッチ群Ｓｎ２の制御と同じ制御を図１９のスイッチ群Ｓｎに対して行えばよい。これにより、図１２乃至図１８に示す制御と同じ制御が行われる。また、図１２のスイッチ群Ｓｎ１の制御を省略し、スイッチ群Ｓｎ２の制御と同じ制御を図２０のスイッチ群Ｓｎに対して行った場合にも、発振出力の極性が反転する点を除いて、図１２と同様の制御が行われる。
このように本実施の形態においては、第２の実施の形態と同様の効果が得られるとともに、スイッチ回路を第２の実施の形態よりも簡略化し、制御を簡単にすることができるという利点がある。
なお、上記各実施の形態においては、発振出力の３周期の各半周期毎の６つの期間毎に、同じ制御を行う例を示したが、電流源を間欠的に用いる構成であれば、どのような周期で制御を行ってもよい。例えば、図５の例では、３回に１回電流源を使用しない期間を設けると同時に、オフセットを考慮して、基準電圧がコンパレータの正相入力端と逆相入力端とに交互に供給されるように制御するために、６半周期毎に同一制御を行うようになっている。オフセットの観点からは偶数周期毎に同一制御を行う必要があり、３つの電流源を均等に用いる観点からは、３回に１回電流源を使用しない期間を設けることから、３半周期毎に同一制御を行えばよい。例えば、電流源の数が４つの場合には、２半周期毎に同一制御を行うようにしてもよく、オフセットを考慮した場合には、８半周期毎に同一制御を行えばよい。
また、上記各実施の形態においては、抵抗が１つ、コンデンサが２つの例を示したが、発振周波数を変更するために、抵抗値が異なる複数の抵抗を用意し抵抗を切換えて使用するようにしてもよく、また、コンデンサは３つ以上であってもよい。
なお、本発明は、上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適当な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
１１…電源、２１…コンパレータ、２２…スイッチコントローラ、Ｉ１〜Ｉ３…電流源、Ｃ１，Ｃ２…コンデンサ、Ｒ…抵抗、Ｓ１，Ｓ２…スイッチ、ＩＮＡ〜ＩＮＣ，Ａ〜Ｃ，Ｎ１，Ｎ２…端子、ＳＷ…スイッチ回路。

Claims (9)

  1. ３つの電流源と、
    前記３つの電流源からの電流によって基準電圧を発生する抵抗と、
    前記３つの電流源からの電流が供給される２つのコンデンサと、
    前記２つのコンデンサのうち前記３つの電流源のいずれかから電流が供給されているコンデンサの端子電圧と前記基準電圧とを比較して所定周期の比較結果を出力するコンパレータと、
    前記電流源のそれぞれと前記抵抗及び２つのコンデンサとの間を接続可能なスイッチ回路と、
    前記コンパレータの出力に基づいて前記スイッチ回路を制御して、前記３つの電流源のうちの２つの電流源からの電流を前記抵抗及び前記２つのコンデンサのうちの一方のコンデンサに供給することで前記３つの電流源を間欠的に使用するスイッチコントローラと、
    を具備したことを特徴とする発振器。
  2. 前記スイッチ回路は、前記抵抗及び２つのコンデンサと前記コンパレータの正相入力端と逆相入力端との間を接続可能である
    ことを特徴とする請求項１に記載の発振器。
  3. 前記スイッチコントローラは、前記コンパレータの出力に基づいて前記スイッチ回路を制御して、前記抵抗及び前記２つのコンデンサのうちの一方のコンデンサと、前記コンパレータの正相入力端と逆相入力端との間の接続を制御する
    ことを特徴とする請求項２に記載の発振器。
  4. 前記スイッチコントローラは、前記比較結果の半周期毎に、前記抵抗の接続先及び前記２つのコンデンサのうちの一方のコンデンサの接続先を、前記コンパレータの正相入力端と逆相入力端との間で切換える
    ことを特徴とする請求項３に記載の発振器。
  5. 前記スイッチコントローラは、前記比較結果の半周期毎に、前記３つの電流源のうちの２つの電流源の接続先を、前記抵抗と前記２つのコンデンサのうちの一方のコンデンサとの間で切換える
    ことを特徴とする請求項１乃至４のいずれか１つに記載の発振器。
  6. 前記スイッチコントローラは、前記電流源のそれぞれを前記比較結果の１．５周期に１回使用しないように前記スイッチ回路を制御する
    ことを特徴とする請求項１乃至５のいずれか１つに記載の発振器。
  7. 第１乃至第３の電流源と、
    前記第１乃至第３の電流源からの電流によって基準電圧を発生する抵抗と、
    前記第１乃至第３の電流源からの電流が供給される２つのコンデンサと、
    コンパレータと、
    前記第１乃至第３の電流源がそれぞれ接続される３つの第１の端子と、前記抵抗及び２つのコンデンサがそれぞれ接続される３つの第２の端子と、前記コンパレータの正相入力端及び逆相入力端にそれぞれ接続される２つの第３の端子とを有し、前記第１の端子、第２の端子及び第３の端子相互間を任意に接続可能なスイッチ回路と、
    前記コンパレータの出力に基づいて前記スイッチ回路の第１乃至第３の端子の接続を制御して、同時には前記第１乃至第３の電流源のうちの２つの電流源からの電流のみを前記スイッチ回路に供給するスイッチコントローラと、
    を具備したことを特徴とする発振器。
  8. 前記スイッチコントローラは、前記コンパレータの出力の半周期毎に電流を前記スイッチ回路に供給しない電流源を切換える
    ことを特徴とする請求項７に記載の発振器。
  9. 前記スイッチコントローラは、前記抵抗に接続される第２の端子を、前記コンパレータの正相入力端に接続される第３の端子と逆相入力端に接続される第３の端子との間で、前記コンパレータの出力の半周期毎に切換えて接続するように前記スイッチ回路を制御する
    ことを特徴とする請求項７又は８に記載の発振器。
JP2015157289A 2015-08-07 2015-08-07 発振器 Expired - Fee Related JP6552908B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015157289A JP6552908B2 (ja) 2015-08-07 2015-08-07 発振器
US15/061,976 US9602052B2 (en) 2015-08-07 2016-03-04 Stable oscillator for use in an electronic circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015157289A JP6552908B2 (ja) 2015-08-07 2015-08-07 発振器

Publications (2)

Publication Number Publication Date
JP2017038150A true JP2017038150A (ja) 2017-02-16
JP6552908B2 JP6552908B2 (ja) 2019-07-31

Family

ID=58047393

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015157289A Expired - Fee Related JP6552908B2 (ja) 2015-08-07 2015-08-07 発振器

Country Status (2)

Country Link
US (1) US9602052B2 (ja)
JP (1) JP6552908B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019220732A (ja) * 2018-06-15 2019-12-26 ローム株式会社 クロック生成回路、スイッチング電源装置及び半導体装置
JP2020182025A (ja) * 2019-04-23 2020-11-05 ルネサスエレクトロニクス株式会社 発振回路

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6584885B2 (ja) 2015-09-14 2019-10-02 株式会社東芝 雑音除去機能を有する機器
EP3393040A1 (en) * 2017-04-18 2018-10-24 Ams Ag Oscillator circuit with comparator delay cancelation
US10581441B2 (en) * 2017-09-15 2020-03-03 Qualcomm Incorporated Apparatus and method for generating clock signal with low jitter and constant frequency while consuming low power
JP7085911B2 (ja) * 2018-06-15 2022-06-17 エイブリック株式会社 コンパレータ及び発振回路
US10826465B2 (en) * 2019-01-15 2020-11-03 Texas Instruments Incorporated Reduced quiescent current PVT compensated oscillator
US10734975B1 (en) * 2019-05-08 2020-08-04 Nxp Usa, Inc. Current-controlled oscillator
US10693443B1 (en) * 2019-10-01 2020-06-23 Qualcomm Incorporated Relaxation oscillator with improved temperature stability
US12261610B2 (en) * 2019-12-26 2025-03-25 Novatek Microelectronics Corp. Frequency locked loop circuit and clock signal generation method
US11349488B2 (en) 2019-12-26 2022-05-31 Novatek Microelectronics Corp. Frequency locked loop circuit, switching circuit and switching method
CN113131868B (zh) * 2019-12-31 2022-12-20 圣邦微电子（北京）股份有限公司 数字调节振荡器
EP3930191A1 (en) * 2020-06-25 2021-12-29 ams International AG Oscillator circuit, device and method for generating an oscillator signal
KR102350234B1 (ko) * 2021-02-13 2022-01-12 이성호 정전용량 검출장치
US11764728B1 (en) * 2022-04-14 2023-09-19 Airoha Technology Corp. Oscillator using chopper circuit for suppressing flicker noise of current sources and associated clock generation method
TWI854605B (zh) * 2023-04-19 2024-09-01 瑞昱半導體股份有限公司 電阻電容校正方法及電阻電容校正電路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006166305A (ja) * 2004-12-10 2006-06-22 Mitsubishi Electric Corp 半導体回路
JP2012526493A (ja) * 2009-05-07 2012-10-25 クゥアルコム・インコーポレイテッド 発振器におけるフリッカー雑音消去
JP2015056692A (ja) * 2013-09-10 2015-03-23 日立オートモティブシステムズ株式会社 発振回路、それを用いた半導体集積回路装置および回転角検出装置
JP2015070464A (ja) * 2013-09-30 2015-04-13 ヤマハ株式会社 発振回路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01157612A (ja) 1987-12-14 1989-06-20 Mitsubishi Electric Corp 電圧制御発振回路
JP3297800B2 (ja) 1997-08-21 2002-07-02 住友金属工業株式会社 防食表面処理法と防食表面処理鋼材およびその使用方法
US7005933B1 (en) * 2000-10-26 2006-02-28 Cypress Semiconductor Corporation Dual mode relaxation oscillator generating a clock signal operating at a frequency substantially same in both first and second power modes
CN102119487B (zh) * 2008-08-07 2013-09-04 松下电器产业株式会社 基准频率生成电路、半导体集成电路和电子设备
US9680413B2 (en) 2012-02-28 2017-06-13 Texas Instruments Incorporated Systems and methods of low power clocking for sleep mode radios
JP2013214915A (ja) 2012-04-04 2013-10-17 Renesas Electronics Corp 発振装置、半導体装置、及び発振装置の動作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006166305A (ja) * 2004-12-10 2006-06-22 Mitsubishi Electric Corp 半導体回路
JP2012526493A (ja) * 2009-05-07 2012-10-25 クゥアルコム・インコーポレイテッド 発振器におけるフリッカー雑音消去
JP2015056692A (ja) * 2013-09-10 2015-03-23 日立オートモティブシステムズ株式会社 発振回路、それを用いた半導体集積回路装置および回転角検出装置
JP2015070464A (ja) * 2013-09-30 2015-04-13 ヤマハ株式会社 発振回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019220732A (ja) * 2018-06-15 2019-12-26 ローム株式会社 クロック生成回路、スイッチング電源装置及び半導体装置
JP2020182025A (ja) * 2019-04-23 2020-11-05 ルネサスエレクトロニクス株式会社 発振回路
JP7241596B2 (ja) 2019-04-23 2023-03-17 ルネサスエレクトロニクス株式会社 発振回路

Also Published As

Publication number Publication date
US20170040944A1 (en) 2017-02-09
US9602052B2 (en) 2017-03-21
JP6552908B2 (ja) 2019-07-31

Similar Documents

Publication Publication Date Title
JP6552908B2 (ja) 発振器
JP2008306356A (ja) 三角波生成装置
US9494963B2 (en) Multi-stage voltage division circuit
JP2009010623A (ja) 発振回路およびパルス信号の生成方法
JP4017537B2 (ja) 発振回路
TWI568185B (zh) 具有與外部時鐘信號同步的差分輸出的三角波形產生器以及用於產生差分三角波形的方法
WO2012101683A1 (ja) 鋸波生成回路
JP2018164401A (ja) 制御装置
JP5499431B2 (ja) 三角波発生回路
WO2009104436A1 (ja) 電源回路装置および電圧制御方法
JP2007274743A (ja) 発振回路
JP5805488B2 (ja) 除電装置
JP2010193564A (ja) 半導体スイッチ回路
CN101388644A (zh) 可变频振荡电路
JP6450104B2 (ja) 発振回路
JP2013059240A (ja) チャージポンプ回路およびその制御回路、オーディオ信号処理回路、電子機器
JP2015070464A (ja) 発振回路
JP2012195882A (ja) 発振器及び発振器を有する半導体装置
JP2016184918A5 (ja)
JP2009027919A (ja) チャージポンプ回路
JP2016092880A (ja) 制御装置
JP2007104823A (ja) チャージポンプ回路
JP2015170909A (ja) パルス負荷用電源装置
JP2013162688A (ja) チャージポンプ回路
JP2013219634A (ja) Ｃｖ変換回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170911

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170922

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20170925

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180705

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190703

R150 Certificate of patent or registration of utility model

Ref document number: 6552908

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees