JP2015179720A - 半導体装置 - Google Patents

Abstract

【課題】フィールドストップ領域を有し、オフ時の電圧立ち上がり波形でのリンギングの発生が抑制された半導体装置を提供する。
【解決手段】第１導電型のコレクタ領域と、コレクタ領域の上に配置された第２導電型のフィールドストップ領域と、フィールドストップ領域の上に配置された、フィールドストップ領域よりも不純物濃度の低い第２導電型のドリフト領域と、ドリフト領域の上に配置された第１導電型のベース領域と、ベース領域の上に配置された第２導電型のエミッタ領域とを備え、フィールドストップ領域の膜厚方向の不純物濃度勾配が、ドリフト領域に隣接する領域よりもコレクタ領域に隣接する領域で大きい。
【選択図】図１

Description

本発明は、フィールドストップ領域を有する半導体装置に関する。

絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）は、高入力インピーダンス、低オン電圧を有することから、モータ駆動回路などで使用されている。ＩＧＢＴには、ドリフト領域とコレクタ領域間にフィールドストップ領域を配置する構造を採用可能である（例えば、特許文献１参照。）。フィールドストップ領域によって、オフ時にドリフト領域の上面から延伸する空乏層がコレクタ領域に達することが防止される。

特開２０１３−２４７２４８号公報

ＩＧＢＴのオフ時にドリフト領域からコレクタ領域に向かって伸びる空乏層がフィールドストップ領域に達すると、空乏層の伸びる割合が急激に減少する。これにより、ＩＧＢＴのオフ時の電圧立ち上がり波形にリンギングが生じる問題があった。

上記問題点に鑑み、本発明は、フィールドストップ領域を有し、オフ時の電圧立ち上がり波形でのリンギングの発生が抑制された半導体装置を提供することを目的とする。

本発明の一態様によれば、第１導電型のコレクタ領域と、コレクタ領域の上に配置された第２導電型のフィールドストップ領域と、フィールドストップ領域の上に配置された、フィールドストップ領域よりも不純物濃度の低い第２導電型のドリフト領域と、ドリフト領域の上に配置された第１導電型のベース領域と、ベース領域の上に配置された第２導電型のエミッタ領域と、ドリフト領域とエミッタ領域との間でベース領域に面して配置されたゲート絶縁膜と、ゲート絶縁膜を介してベース領域に対向して配置されたゲート電極とを備え、フィールドストップ領域の膜厚方向の不純物濃度勾配が、ドリフト領域に隣接する領域よりもコレクタ領域に隣接する領域で大きい半導体装置が提供される。

本発明によれば、フィールドストップ領域を有し、オフ時の電圧立ち上がり波形でのリンギングの発生が抑制された半導体装置を提供できる。

本発明の実施形態に係る半導体装置の構造を示す模式的な断面図である。 本発明の実施形態に係る半導体装置と比較例のオフ時の立ち上がり電圧の波形を示す模式的なグラフである。 本発明の実施形態に係る半導体装置の不純物濃度プロファイルの例を示す模式図である。 本発明の実施形態に係る半導体装置の不純物濃度の例を示す模式図である。 本発明の実施形態に係る半導体装置の製造方法を説明するための模式的な工程断面図である（その１）。 本発明の実施形態に係る半導体装置の製造方法を説明するための模式的な工程断面図である（その２）。 本発明の実施形態に係る半導体装置の製造方法を説明するための模式的な工程断面図である（その３）。 本発明の実施形態に係る半導体装置の製造方法を説明するための模式的な工程断面図である（その４）。 本発明の実施形態に係る半導体装置の製造方法を説明するための模式的な工程断面図である（その５）。 本発明の実施形態に係る半導体装置の製造方法を説明するための模式的な工程断面図である（その６）。 本発明の実施形態の第１の変形例に係る半導体装置の構造を示す模式的な断面図である。 本発明の実施形態の第１の変形例に係る半導体装置の不純物濃度プロファイルの例を示す模式図である。 本発明の実施形態の第２の変形例に係る半導体装置の不純物濃度プロファイルの例を示す模式図である。 本発明のその他の実施形態に係る半導体装置の構造を示す模式的な断面図である。

次に、図面を参照して、本発明の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各部の長さの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。

又、以下に示す実施形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の形状、構造、配置等を下記のものに特定するものでない。この発明の実施形態は、特許請求の範囲において、種々の変更を加えることができる。

本発明の実施形態に係る半導体装置１は、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）であり、図１に示すように、第１導電型のコレクタ領域１０と、コレクタ領域１０上に配置された第２導電型のフィールドストップ領域２０と、フィールドストップ領域２０上に配置された、フィールドストップ領域２０よりも不純物濃度の低い第２導電型のドリフト領域３０と、ドリフト領域３０上に配置された第１導電型のベース領域４０と、ベース領域４０上に配置された第２導電型のエミッタ領域５０とを備える。複数のエミッタ領域５０が、ベース領域４０の上面の一部に選択的に埋め込まれている。なお、詳細は後述するが、フィールドストップ領域２０の膜厚方向の不純物濃度勾配は、ドリフト領域３０に隣接する領域よりもコレクタ領域１０に隣接する領域で大きく設定されている。

第１導電型と第２導電型とは互いに反対導電型である。すなわち、第１導電型がｎ型であれば、第２導電型はｐ型であり、第１導電型がｐ型であれば、第２導電型はｎ型である。以下では、第１導電型がｐ型、第２導電型がｎ型の場合を例示的に説明する。

半導体装置１は、ドリフト領域３０とエミッタ領域５０との間でベース領域４０に面して配置されたゲート絶縁膜６０と、ゲート絶縁膜６０を介してベース領域４０に対向して配置されたゲート電極７０とを更に備える。ゲート電極７０と対向するベース領域４０の表面が、チャネル領域１００である。

図１に示した半導体装置１は、トレンチゲート構造である。即ち、エミッタ領域５０の上面から延伸し、エミッタ領域５０及びベース領域４０を貫通する溝が形成されている。ゲート絶縁膜６０は溝の内壁上に配置され、ゲート電極７０はゲート絶縁膜６０を介して溝の内部に埋め込まれている。

ゲート電極７０の上面には、層間絶縁膜８０が配置されている。層間絶縁膜８０を介してゲート電極７０の上方に、ベース領域４０とエミッタ領域５０とに接続するエミッタ電極９０が配置されている。層間絶縁膜８０によって、ゲート電極７０とエミッタ電極９０とは電気的に絶縁されている。また、フィールドストップ領域２０に接する一方の主面と対向するコレクタ領域１０の他方の主面上に、コレクタ電極９５が配置されている。

以下に、半導体装置１の動作について説明する。エミッタ電極９０とコレクタ電極９５間に所定のコレクタ電圧を印加し、エミッタ電極９０とゲート電極７０間に所定のゲート電圧を印加する。例えば、コレクタ電圧は３００Ｖ〜１６００Ｖ程度、ゲート電圧は１０Ｖ〜２０Ｖ程度である。このようにして半導体装置１をオン状態にすると、チャネル領域１００がｐ型からｎ型に反転してチャネルが形成される。形成されたチャネルを通過して、エミッタ電極９０から電子がドリフト領域３０に注入される。この注入された電子により、コレクタ領域１０とドリフト領域３０との間が順バイアスされ、コレクタ電極９５からコレクタ領域１０を経由して正孔（ホール）がドリフト領域３０、ベース領域４０の順に移動する。更に電流を増やしていくと、コレクタ領域１０からの正孔が増加し、ベース領域４０の下方に正孔が蓄積される。この結果、伝導度変調によってオン電圧が低下する。

半導体装置１をオン状態からオフ状態にする場合には、ゲート電圧をしきい値電圧よりも低くし、例えば、ゲート電圧をエミッタ電圧と同じ電位又は負電位となるように制御してチャネルを消滅させる。これにより、エミッタ電極９０からドリフト領域３０への電子の注入が停止する。コレクタ電極９５の電位がエミッタ電極９０よりも高いので、ベース領域４０とドリフト領域３０との界面から空乏層が広がっていくと共に、ドリフト領域３０に蓄積された正孔はエミッタ電極９０に抜けていく。

ＩＧＢＴのオフ時には、上記のように、ドリフト領域３０の上面から空乏層がコレクタ領域１０に向けて延伸する。フィールドストップ領域２０によって、空乏層がコレクタ領域１０に達することが防止される。フィールドストップ領域２０の不純物濃度は、コレクタ領域側で高く、ドリフト領域側で低い。空乏層がコレクタ領域１０に達するパンチスルーが生じないように、フィールドストップ領域２０には、ある程度の厚みとある程度の総電子数量が必要である。

しかし、ドリフト領域側から見たフィールドストップ領域２０の膜厚方向の不純物濃度勾配が急峻である場合には、以下のような問題が生じる。即ち、ＩＧＢＴのオフ時にドリフト領域３０から広がる空乏層がフィールドストップ領域２０に達すると、電圧に対する空乏層の伸びる割合が急激に減少する。その結果、オフ時の電圧立ち上がり波形に、図２に特性Ｔ２として示すようなリンギングが発生する。

このようなリンギングが生じるＩＧＢＴを搭載した機器では、種々の問題が生じる。例えば、雑音端子電圧試験などの電磁波妨害（ＥＭＩ）試験においてスイッチング時のリンギングがコンセントに伝播され、規定値以上の電圧が発生する。このため、ＥＭＩ試験の仕様を満たすために何らかの対策が必要になり、コストアップになるなどの問題が生じる。

これに対し、本発明の実施形態に係る半導体装置１では、膜厚方向の不純物濃度勾配が緩やかであるようにフィールドストップ領域２０が形成される。そのため、電圧に対する空乏層の伸びる割合が穏やかに小さくなる。その結果、図２に特性Ｔ１として示したように、オフ時の電圧立ち上がり波形にリンギングが発生することが抑制される。

図３に、半導体装置１の不純物濃度プロファイルの例を示す。図３の横軸は、コレクタ領域１０からドリフト領域３０に向けた膜厚方向である（以下において同様。）。比較例の半導体装置のフィールドストップ領域２０の不純物濃度を、図３に破線Ｓ２で示した。破線Ｓ２のようにフィールドストップ領域２０の不純物濃度勾配が急峻である場合には、オフ時の電圧立ち上がり波形にリンギングが発生する。

一方、半導体装置１のフィールドストップ領域２０の膜厚方向の不純物濃度勾配は、図３に実線Ｓ１で示したように緩やかである。このため、オフ時の電圧に対する空乏層の伸びる割合が緩やかに小さくなる。その結果、半導体装置１では、オフ時の電圧立ち上がり波形にリンギングが発生しない。特に、フィールドストップ領域２０のドリフト領域３０に隣接する領域にはオフ時にドリフト領域３０から空乏層が伸びてくるため、この領域において不純物濃度勾配が緩やか設定されている。これにより、電圧に対する空乏層の伸びる割合が緩やかに減少することに効果的である。このため、フィールドストップ領域２０の不純物濃度勾配は、ドリフト領域３０に隣接する領域よりもコレクタ領域１０に隣接する領域で大きく設定されている。

図４に、フィールドストップ領域２０の不純物濃度勾配の実施例を示す。図４に示した例は、単位長当たりの不純物濃度勾配が７×１０¹³ｃｍ^-3／μｍ程度である。そして、不純物濃度勾配はドリフト領域３０に隣接する領域（図４中の領域Ａ）よりもコレクタ領域１０に隣接する領域（図４中の領域Ｂ）で大きい。

既に述べたように、電圧に対する空乏層の伸びる割合が緩やかに減少するように、ドリフト領域３０に隣接する領域Ａにおける不純物濃度勾配は緩やかに設定する。例えば、ドリフト領域３０とフィールドストップ領域２０との界面から膜厚方向に５μｍの位置（図４中の領域Ｃ）におけるフィールドストップ領域２０の不純物濃度の勾配は、１×１０¹⁴ｃｍ^-3／μｍ以下であることが好ましい。

本発明者らは検討を重ねた結果、図４に示した不純物濃度プロファイルを有する半導体装置１では、オフ時の電圧立ち上がり波形にリンギングが発生しないことを見出した。

また、フィールドストップ領域２０の不純物濃度の勾配は、ドリフト領域３０に隣接する領域からコレクタ領域１０に隣接する領域に向けて徐々に増大することが好ましい。これにより、リンギングの発生を抑えつつ、空乏層がコレクタ領域１０に達するのを防止できる。

以上に説明したように、本発明の実施形態に係る半導体装置１では、フィールドストップ領域２０の不純物濃度勾配を緩やかにすることにより、オフ時において電圧に対する空乏層の伸びる割合が緩やかに減少する。その結果、フィールドストップ領域を有し、且つオフ時の電圧立ち上がり波形でのリンギングの発生が抑制された半導体装置１を提供できる。

図５〜図１０を用いて、本発明の実施形態に係る半導体装置１の製造方法を説明する。なお、以下に述べる製造方法は一例であり、この変形例を含めて、これ以外の種々の製造方法により実現可能であることは勿論である。

図５に示すように、ｎ型の半導体基体２００上にｐ型のベース領域４０を形成する。例えば、エピタキシャル成長法、又はイオン注入法と拡散を用いて、ベース領域４０が形成される。次いで、図６に示すように、ベース領域４０の上面の一部に、例えばイオン注入法と拡散を用いてｎ⁺型のエミッタ領域５０を選択的に形成する。

フォトリソグラフィ技術とエッチング技術を用いて、エミッタ領域５０とベース領域４０を貫通して半導体基体２００に先端が到達する溝を形成する。そして、溝の内壁にゲート絶縁膜６０を形成する。例えば、酸化シリコン（ＳｉＯ₂）膜を熱酸化法で形成する。その後、不純物を添加したポリシリコン膜を溝の内部に埋め込む。更に、化学機械研磨（ＣＭＰ）などの研磨工程によって、図７に示すようにベース領域４０の表面を平坦化してゲート電極７０を形成する。

ゲート電極７０上に層間絶縁膜８０を形成した後、図８に示すようにエミッタ領域５０とベース領域４０に接続するエミッタ電極９０を層間絶縁膜８０上に形成する。

図９に矢印で示すように、半導体基体２００の下面から半導体基体２００にｎ型不純物を注入し、アニール処理を行う。これにより、半導体基体２００の下面側にｎ型のフィールドストップ領域２０が形成される。半導体基体２００のフィールドストップ領域２０が形成された領域の残余の領域が、ドリフト領域３０である。

このとき、フィールドストップ領域２０の膜厚方向の不純物濃度勾配が、上記に説明したように緩やかに形成される。例えば、単位長当たりの不純物濃度勾配は７×１０¹³ｃｍ^-3／μｍ程度である。そして、ドリフト領域３０に隣接する領域よりもコレクタ領域１０に隣接する領域で不純物濃度勾配が大きいように、フィールドストップ領域２０が形成される。

次いで、図１０に矢印で示すように、フィールドストップ領域２０の下面からｐ型不純物を注入し、コレクタ領域１０を形成する。その後、コレクタ領域１０上にコレクタ電極９５を形成することにより、図１に示した半導体装置１が完成する。

以上に説明したように、本発明の実施形態に係る半導体装置１の製造方法によれば、フィールドストップ領域２０の膜厚方向の不純物濃度勾配が緩やかな半導体装置が製造される。特に、ドリフト領域３０に隣接する領域よりもコレクタ領域１０に隣接する領域で不純物濃度勾配が大きいようにフィールドストップ領域２０を形成する。このため、オフ時の電圧立ち上がり波形でのリンギングの発生が抑制された半導体装置１を得ることができる。

＜第１の変形例＞
図１１に示すように、ベース領域４０とドリフト領域３０との間に、ドリフト領域３０よりも不純物濃度が高いｎ型のキャリア蓄積領域３５を配置してもよい。

図１２に、キャリア蓄積領域３５からコレクタ領域１０までの不純物濃度プロファイルの例を示す。フィールドストップ領域２０の膜厚方向の不純物濃度勾配が緩やかであるため、ドリフト領域３０から見たキャリア蓄積領域３５の膜厚方向の不純物濃度勾配よりもドリフト領域３０から見たフィールドストップ領域２０の膜厚方向の不純物濃度勾配が小さい。

キャリア蓄積領域３５の不純物濃度勾配を比較的大きくすることによって、ドリフト領域３０内に正孔が蓄積される。コレクタ領域１０からの正孔がエミッタ領域５０に到達することが妨げられ、半導体装置１のオン電圧をより低減できる。更に、キャリア蓄積領域３５から不純物濃度の低いドリフト領域３０へと空乏層が速く達するので、空乏層を広がりやすくできる。このため、半導体装置１の耐圧を向上できる。

図１１に示す半導体装置１においても、ドリフト領域３０から見たフィールドストップ領域２０の膜厚方向の不純物濃度勾配が小さいことにより、電圧立ち上がり波形のリンギングが抑制される。

＜第２の変形例＞
上記では、フィールドストップ領域２０の不純物濃度の勾配が、ドリフト領域３０に隣接する領域からコレクタ領域１０に隣接する領域に向けて単調増加する例を示した。しかし、図１３に示したように、フィールドストップ領域２０の不純物濃度が増減を繰り返しながら、ドリフト領域側からコレクタ領域側に向けて徐々に増大するようにしてもよい。例えば、注入条件を変化させた複数回のイオン注入によってフィールドストップ領域２０を形成することによって、図１３に示した不純物濃度プロファイルになる。

図１３に示した不純物濃度プロファイルにおいても、フィールドストップ領域２０の膜厚方向の不純物濃度勾配は全体として緩やかに形成され、例えば単位長当たりの不純物濃度勾配の平均は７×１０¹³ｃｍ^-3／μｍ程度とする。そして、ドリフト領域３０に隣接する領域よりもコレクタ領域１０に隣接する領域で不純物濃度勾配が大きいように、フィールドストップ領域２０が形成される。更に、ドリフト領域３０とフィールドストップ領域２０との界面から膜厚方向に５μｍの位置におけるフィールドストップ領域２０の不純物濃度の勾配が、１×１０¹⁴ｃｍ^-3／μｍ以下であることが好ましい。

（その他の実施形態）
上記のように、本発明は実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。

例えば、フィールドストップ領域２０とコレクタ領域１０との間に、ｎ型のバッファ領域を配置してもよい。バッファ領域の不純物濃度は、例えば７×１０¹⁵ｃｍ^-3程度である。バッファ領域によって、仮にフィールドストップ領域２０を越えて空乏層が伸びようとした場合でも、確実に空乏層の伸びをストップできるという効果を奏する。

また、上記では半導体装置１がトレンチゲート構造である例を示した。しかし、半導体装置１がプレーナ構造である場合にも、本発明は適用可能である。図１４に、プレーナ構造の半導体装置１の一例を示した。図１４に示した半導体装置１では、ゲート絶縁膜６０を介してゲート電極７０がベース領域４０上に配置されている。ゲート電極７０とエミッタ電極９０間には層間絶縁膜８０が配置されている。ゲート電極７０とゲート絶縁膜６０を介して対向するベース領域４０の表面がチャネル領域である。

図１４に示したプレーナ構造の半導体装置１の場合にも、フィールドストップ領域２０の膜厚方向の不純物濃度勾配を緩やかに設定し、ドリフト領域側の領域よりもコレクタ領域側の領域で大きくする。これにより、電圧立ち上がり波形にリンギングが発生することを抑制できる。なお、図１４には半導体装置１がキャリア蓄積領域３５とバッファ領域１５を有する例を示したが、キャリア蓄積領域３５とバッファ領域１５のいずれか、或いは両方がなくてもよい。

このように、本発明はここでは記載していない様々な実施形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。

１…半導体装置
１０…コレクタ領域
１５…バッファ領域
２０…フィールドストップ領域
３０…ドリフト領域
３５…キャリア蓄積領域
４０…ベース領域
５０…エミッタ領域
６０…ゲート絶縁膜
７０…ゲート電極
８０…層間絶縁膜
９０…エミッタ電極
９５…コレクタ電極
１００…チャネル領域

Claims (5)

1. 第１導電型のコレクタ領域と、
   前記コレクタ領域の上に配置された第２導電型のフィールドストップ領域と、
   前記フィールドストップ領域の上に配置された、前記フィールドストップ領域よりも不純物濃度の低い第２導電型のドリフト領域と、
   前記ドリフト領域の上に配置された第１導電型のベース領域と、
   前記ベース領域の上に配置された第２導電型のエミッタ領域と、
   前記ドリフト領域と前記エミッタ領域との間で前記ベース領域に面して配置されたゲート絶縁膜と、
   前記ゲート絶縁膜を介して前記ベース領域に対向して配置されたゲート電極と
   を備え、前記フィールドストップ領域の膜厚方向の不純物濃度勾配が、前記ドリフト領域に隣接する領域よりも前記コレクタ領域に隣接する領域で大きいことを特徴とする半導体装置。
2. 前記フィールドストップ領域の前記不純物濃度勾配が、前記ドリフト領域に隣接する領域から前記コレクタ領域に隣接する領域に向けて徐々に増大することを特徴とする請求項１に記載の半導体装置。
3. 前記ドリフト領域と前記フィールドストップ領域との界面から膜厚方向に５μｍの位置における前記フィールドストップ領域の前記不純物濃度勾配が、１×１０¹⁴ｃｍ^-3／μｍ以下であることを特徴とする請求項１又は２に記載の半導体装置。
4. 前記エミッタ領域の上面から延伸し、少なくとも前記エミッタ領域及び前記ベース領域を貫通する溝が形成され、
   前記ゲート絶縁膜が前記溝の内壁上に配置され、
   前記ゲート電極が前記ゲート絶縁膜を介して前記溝の内部に埋め込まれている
   ことを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
5. 前記ベース領域と前記ドリフト領域との間に配置され、前記ドリフト領域よりも不純物濃度が高い第２導電型のキャリア蓄積領域を更に備え、
   前記キャリア蓄積領域の膜厚方向の不純物濃度勾配よりも前記フィールドストップ領域の前記不純物濃度勾配が小さいことを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。

Images