JP2015015321A - 半導体発光素子及びその製造方法 - Google Patents

Abstract

【課題】半導体発光素子の電流拡散性及び放熱性を改善して発光効率及び寿命を向上させる。
【解決手段】基板１と、基板１上に積層された第一導電型半導体層３１と、第一導電型半導体層３１上に積層された活性層３３と、活性層３３上に積層された、第一導電型半導体層３１と異なる導電型の第二導電型半導体層３２と、第一導電型半導体層３１と電気的に接続された第一電極４と、第二導電型半導体層３２と電気的に接続された第二電極５とを備える半導体発光素子であって、基板１の、第一導電型半導体層３１を積層する面側に、該基板１よりも導電性の高いグラフェン層を形成しており、グラフェン層上に、第一導電型半導体層３１と、該第一導電型半導体層３１と離間して第一電極４を、それぞれ配置している。
【選択図】図１

Description

本発明は、窒化物半導体等を利用した半導体発光素子及びその製造方法に関する。

発光ダイオード（Light Emitting Diode：以下「ＬＥＤ」という。）等の半導体発光素子が、照明用途や車載用のヘッドライト、液晶ディスプレイのバックライト用光源、光ピックアップ等の分野で広く普及している。従来のＬＥＤの構造の一例として、サファイア基板に窒化ガリウム（ＧａＮ）等を成長させたＬＥＤの模式断面図を、図６に示す。この図に示すように、サファイア基板４１上にＧａＮ緩衝層４２を介して、第一導電型半導体層としてｎ型ＧａＮ層４３を積層し、またその上に活性層としてＩｎＧａＮ層４４を積層し、さらにその上にｐ型ＡｌＧａＮ層４５、第二導電型半導体層としてｐ型ＧａＮ層４６等を積層する。そしてｎ型ＧａＮ層には、これを部分的にエッチングして、ｎ側電極４７を配置し、またｐ型ＧａＮ層４６にはｐ側電極４８を配置している。

しかしながらこの構造では、ｎ側電極４７とｐ側電極４８とに電源を接続して通電すると、電流は最短距離で移動しようとする。この結果、例えば図７に示すように、ｎ型ＧａＮ層４３内をキャリアである電子が、ｎ側電極４７からｐ側電極４８に向かって最短距離で移動しようとする。このため電流はｎ型ＧａＮ層４３内を均一に流れない結果、電流が局所的に集中して、発熱や発光が不均一となり、ＬＥＤの本来の発光特性を十分に発揮できないという問題があった。

特開２０１２−０７４７０３号公報

本発明は、従来のこのような問題点を解決するためになされたものである。本発明の主な目的は、半導体層中を流れる電流の偏在を低減して、均一な発光を得られるようにした半導体発光素子を提供することにある。

課題を解決するための手段及び発明の効果

本発明の一の側面に係る半導体発光素子によれば、基板と、前記基板上に積層された第一導電型半導体層と、前記第一導電型半導体層上に積層された活性層と、前記活性層上に積層された、前記第一導電型半導体層と異なる導電型の第二導電型半導体層と、前記第一導電型半導体層と電気的に接続された第一電極と、前記第二導電型半導体層と電気的に接続された第二電極とを備える半導体発光素子であって、前記基板の、前記第一導電型半導体層を積層する面側に、該基板よりも導電性の高いグラフェン層を形成しており、前記グラフェン層上に、前記第一導電型半導体層と、該第一導電型半導体層と離間して前記第一電極を、それぞれ配置することができる。上記構成により、第一導電型半導体層に直接第一電極を接触させず、グラフェン層を介して電気接続させることができ、従来のように第一導電型半導体層の一部に第一電極を設ける構成と比較して、第一導電型半導体層の一部に電流が集中する事態を回避して、より広い範囲に均一に通電でき、もって電流の集中を緩和して発光や発熱を均一にして、高パフォーマンスな半導体発光素子を得ることが可能となる。

上記構成において、前記基板を、炭化ケイ素で構成してもよい。

また、前記第一導電型半導体層を、ｎ型ＧａＮ層、前記第二導電型半導体層を、ｐ型ＧａＮ層とすることもできる。

さらに、前記半導体発光素子を発光ダイオードとすることもできる。

さらにまた本発明の他の側面に係る半導体発光素子の製造方法によれば、基板と、前記基板上に積層された第一導電型半導体層と、前記第一導電型半導体層上に積層された活性層と、前記活性層上に積層された、前記第一導電型半導体層と異なる導電型の第二導電型半導体層と、前記第一導電型半導体層と電気的に接続された第一電極と、前記第二導電型半導体層と電気的に接続された第二電極とを備える半導体発光素子の製造方法であって、前記基板の、前記第一導電型半導体層を積層する面側に、該基板よりも導電性の高いグラフェン層を形成する工程と、前記基板のグラフェン層上の一部に、前記第一導電型半導体層を積層する一方、前記基板のグラフェン層上の一部であって、前記第一導電型半導体層を積層した領域とは異なる領域に、前記第一電極を積層する工程と、前記第一導電型半導体層上に、前記活性層を積層する工程と、前記活性層上に前記第二導電型半導体層を積層する工程と、前記第二導電型半導体層上に、前記第二電極を積層する工程とを含むことができる。これにより、第一導電型半導体層に直接第一電極を接触させず、グラフェン層を介して電気接続させることができ、従来のように第一導電型半導体層の一部に第一電極を設ける構成と比較して、第一導電型半導体層の一部に電流が集中する事態を回避して、より広い範囲に均一に通電でき、もって電流の集中を緩和して発光や発熱を均一にして、高パフォーマンスな半導体発光素子を得ることが可能となる。

本発明の窒化物半導体発光素子の積層構成を示す図である。 本発明の窒化物半導体発光素子の製造方法のフローチャートである。 本発明の窒化物半導体発光素子の製造工程における積層構造を示す図である。 本発明の窒化物半導体発光素子の製造方法のフローチャートである。 本発明の窒化物半導体発光素子の製造工程における積層構造を示す図である。 従来の半導体発光素子を示す概略断面図である。 図６の半導体発光素子において、電子の移動方向を示す模式図である。

以下、本発明に係る実施の形態及び実施例を、図面に基づいて説明する。ただし、以下に示す実施形態及び実施例は、本発明の技術思想を具体化するための、半導体発光素子及びその製造方法を例示するものであって、本発明は、半導体発光素子及びその製造方法を以下のものに特定しない。また特許請求の範囲に示される部材を、実施例の部材に特定するものでは決してない。特に実施例に記載されている構成部材の寸法、材質、形状、その相対的配置等は特に特定的な記載がない限りは、本発明の範囲をそれのみに限定する趣旨ではなく、単なる説明例にすぎない。なお、各図面が示す部材の大きさや位置関係等は、説明を明確にするため誇張していることがある。さらに以下の説明において、同一の名称、符号については同一もしくは同質の部材を示しており、詳細説明を適宜省略する。さらに、本発明を構成する各要素は、複数の要素を同一の部材で構成して一の部材で複数の要素を兼用する態様としてもよいし、逆に一の部材の機能を複数の部材で分担して実現することもできる。また、一部の実施例、実施形態において説明された内容は、他の実施例、実施形態等に利用可能なものもある。さらに、本明細書において、層上などでいう「上」とは、必ずしも上面に接触して形成される場合に限られず、離間して上方に形成される場合も含んでおり、層と層の間に介在層が存在する場合も包含する意味で使用する。
（実施の形態１）

以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。
（１．半導体発光素子の構成）

先ず、図１を参照して、半導体発光素子の層構成について説明する。図１に示すように、半導体発光素子は、基板１の上に、緩衝層１１、グラフェン層２、半導体構造３として、第一導電型半導体層３１、活性層３３、第二導電型半導体層３２の順に積層されている。グラフェン層２の表面と、半導体構造３の上面には、それぞれ第一電極４及び第二電極５が設けられている。

基板１は、任意の単結晶基板を用いられる。グラフェン層２は、基板１の上で生成あるいは転写されるため、平坦なグラフェンを得るには、基板１も単結晶性が好ましい。このような基板１としては、ＳｉＣ（炭化ケイ素）基板が好適に利用できる。その他、ＧａＮ基板やサファイア基板、石英基板等も利用できる。

グラフェン層２は、基板１上に形成され、半導体構造３を接合するための平坦性を備えるため、ステップ形状が寡少なグラフェンから構成される。また、グラフェン層２を多層構造とすることもできる。基板１上にグラフェン層２を形成する方法として、（１）剥離・転写法、（２）ＳｉＣ熱昇華法、及び（３）ＣＶＤ法（化学気相蒸着法）がある。

（１）剥離・転写法は、グラファイト片に粘着テープを付けて剥離した後、任意の基板に転写する方法である。例えばサファイア基板上に、別途作製したグラフェンを貼りつける。ただ、基板に形成されたグラフェンの原子レベルでの平坦性は低い。

（２）ＳｉＣ熱昇華法は、ＳｉＣ基板を１２００度以上で熱処理し、Ｓｉを昇華させることでグラフェンを生成させる方法である。基板として単結晶のＳｉＣ基板を用いると、単結晶のグラフェンを生成することができる。

（３）ＣＶＤ法は、Ｎｉ，Ｃｕ，Ｐｔ等の触媒金属薄膜上にグラフェンを蒸着する方法である。ＣＶＤ法により生成したグラフェンの平坦性は、基板に蒸着した触媒である金属薄膜の結晶性に依存する。したがって、単結晶基板上で単結晶の金属膜が堆積されると、単結晶のグラフェンを生成することができる。

半導体構造３は、第一導電型半導体層３１、活性層３３、第二導電型半導体層３２の順に積層された積層体である。この例では第一導電型半導体層３１をｎ型半導体層、第二導電型半導体層３２をｐ型半導体層としている。ただ、第一導電型半導体層をｐ型半導体層、第二導電型半導体層をｎ型半導体層としてもよい。また半導体構造は、液相成長法、ＨＶＰＥ法やＭＯＣＶＤ法等により、基板１上にＺｎＳ、ＳｉＣ、ＧａＮ、ＧａＰ、ＩｎＮ、ＡｌＮ、ＺｎＳｅ、ＧａＡｓＰ、ＧａＡｌＡｓ、ＩｎＧａＮ、ＧａＡｌＮ、ＡｌＩｎＧａＰ、ＡｌＩｎＧａＮ等の半導体を活性層３３として形成させたものが好適に用いられる。半導体構造の材料やその混晶度の選択により、半導体発光素子の発光波長を紫外光から赤外光まで種々選択することができる。特に、高輝度発光可能な発光素子として、緑色系及び青色系に発光する発光素子の材料として、窒化物半導体を選択することが好ましい。例えば、半導体構造の材料として、Ｉｎ_XＡｌ_YＧａ_1-X-YＮ（０≦Ｘ≦１、０≦Ｙ≦１、Ｘ＋Ｙ≦１）等が利用できる。また、このような発光素子と、その発光により励起され、発光素子の発光波長と異なる波長を有する光を発する種々の蛍光体とを組み合わせた発光素子とすることもできる。赤色系の発光する発光素子の材料として、ガリウム・アルミニウム・砒素系の半導体やアルミニウム・インジウム・ガリウム・燐系の半導体を選択することが好ましい。なお、ＲＧＢの発光素子を組み合わせてカラーの光源を得るためには、赤色系の発光波長が６１０ｎｍから７００ｎｍ、緑色が４９５ｎｍから５６５ｎｍ、青色の発光波長が４３０ｎｍから４９０ｎｍの発光素子を組み合わせることが好ましい。

半導体構造３の積層方向の表面は、積層された半導体が単結晶であるため平坦であることから、半導体構造３の積層方向の表面でグラフェン層２の上に密着させて接合することができる。半導体構造３は、ＧａＮ基板、又は単結晶のグラフェン上でエピタキシャル結晶成長させて得ることができる。単結晶のグラフェン上で半導体層をエピタキシャル結晶成長させる方法を用いる半導体素子の製造方法については、以下の「２．半導体発光素子の製造方法」で説明する。本実施例においては半導体構造３は、ｎ型窒化物半導体層３１、活性層３３、及びｐ型窒化物半導体層３３の順に積層された単結晶性の積層体積層体である。

第一電極４及び第二電極５は、それぞれ第一導電型半導体層３１、第二導電型半導体層３２に電気的に接続して外部から電流を供給するための部材である。図１の例では、金属蒸着により、それぞれグラフェン層２及び半導体構造３の上に形成される。

以上の半導体発光素子の構成により、グラフェンは熱伝導性が高いため、半導体層内で生じた熱の放熱を促進することができる。更に、グラフェンは導電性が高いのでグラフェン層２は良質な導電層として作用し、電流が積層面全体に分散されることになる。この結果、従来の半導体発光素子において図７に示すように、ｎ側電極４７から注入された電子が第一導電型半導体層であるｎ型ＧａＮ層４３中において最短距離を流れる結果、電流が活性層であるＩｎＧａＮ層４４とｎ型ＧａＮ層４３との界面において均一に流れず、局所的に集中して均一な発光が得られなくなる問題を解消できる。すなわち、図１の構成においては、第一導電型半導体層３１と活性層３３との界面における電流の集中を抑制でき、面全体に渡る発光の均一化が図られる。また電流が分散する結果、ジュール熱による発熱も集中することなく面内に拡散され、放熱性の点でも有利となり、半導体発光素子の信頼性が向上する。

またＳｉＣとグラフェンを用いることは、従来のサファイア基板に比較して熱伝導率は、それぞれ１０倍程度、１００倍程度と向上し、発光体チップの熱負荷を低減する効果があり、更なる高輝度化、高寿命化に寄与する。
（２．半導体発光素子の製造方法）

次に、図２のフローチャート及び図３Ａ〜図３Ｆの断面図を参照しながら半導体発光素子の製造方法について説明する。

半導体発光素子の製造方法は、図３Ａ、図３Ｂに示すように、第１の基板１ａ上の複数層のグラフェン層２１〜２３に、半導体層を順次エピタキシャル成長させて積層させ半導体構造３を得る半導体積層工程（ステップＳ２０１）と、第１の基板１ａからグラフェン層２の一部を有する半導体構造３を剥離する積層体剥離工程（ステップＳ２０２；図３Ｃ）と、半導体構造３のグラフェン層２１を剥離するグラフェン層剥離工程（ステップＳ２０３；図３Ｄ）と、第２のグラフェン層２４及び第３のグラフェン層２５を有する第２の基板１ｂの、第２のグラフェン層２４上に半導体構造３を接合する半導体層接合工程（ステップＳ２０４；図３Ｅ）と、半導体構造３及びグラフェン層２の上で半導体層が積層されていない部分に第一電極４、第二電極５をそれぞれ形成する電極形成工程（ステップＳ２０５；図３Ｆ）とを含む。

以下、図３Ａ〜３Ｆを参照しながら各工程を詳述する。まずステップＳ２０１では、図３Ａ及び図３Ｂに示すように、基板１ａの表面に複数層のグラフェン２１、２２、２３からなるグラフェン層２及び半導体構造３を順に積層させる。

ステップＳ２０１を詳述すると、先ず始めに、図３Ａに示すように基板１ａの表面にグラフェン層２を形成させる。基板１にＳｉＣ基板を用いる場合には、ＳｉＣ熱昇華法でＳｉＣ基板の表面に複数層のグラフェン層を生成させる方法が利用できる。作製条件は適宜設定でき、例えば、ＳｉＣ基板の表面を１６５０℃に加熱し、超高真空又は１００Ｔｏｒｒ、Ａｒ等の不活性雰囲気で表面のＳｉを昇華し、複数層のグラフェンを生成させる。

続いて、図３Ｂに示すように、グラフェン層２が生成した基板１ａに、ＭＯＣＶＤ法で半導体からなるｐｎ接合型の発光構造を含む多層エピタキシャル膜を成長させる。半導体には、ＧａＮ、ＡｌＧａＮ、ＡｌＮ等が挙げられる。グラフェンの炭素と半導体の金属とは共有結合を持たないため、グラフェン上で半導体を結晶成長させると結晶欠陥のない高品質な半導体構造３が得られる。

次にステップＳ２０２では、ステップＳ２０１で得られた基板１ａ、グラフェン層２、半導体構造３の順に積層された積層体から、図３Ｃに示すように、グラフェン２１を有する半導体構造３の積層体を剥離する。グラフェン層２におけるグラフェン２１とグラフェン２２との間は弱いファンデルワールス力が働いているため、このファンデルワールス力が作用している部分でグラフェン２１を有する半導体構造３の積層体と、グラフェン２２、及びグラフェン２３を有する基板１ａとに容易に分離することができる。

なお図示しないが、半導体層の最上層を吸着保持するための吸着面を有する真空吸引式の真空吸着装置を用いて、基板からグラフェンを含む半導体層を剥離することもできる。この様子を説明すると、先ず、真空吸着装置の吸着面をステップＳ２０１で得られた積層体の半導体構造３の上層面に密着させ、グラフェンとグラフェンとの間のファンデルワールス力よりも大きい吸着力で吸着する。次に、吸着した半導体層の最上層を、グラフェン２１とグラフェン２２との間のファンデルワールス力よりも大きい張力で引き上げる。これによって、基板からグラフェン２１を有する半導体構造３の積層体が剥離される。

またステップＳ２０３では、図３Ｄに示すように、ステップＳ２０２で得られたグラフェン２１を有する半導体構造３の積層体からグラフェン２１を剥離する。半導体構造３の下層のグラフェン２１をスパッタリングで亜鉛の薄膜を作製し、希塩酸で洗い流すと、亜鉛及びグラフェンが取り除かれ、半導体構造３からグラフェン２１を剥離することができる。なお、亜鉛の代わりにアルミニウムを用いることもできる。さらに酸素プラズマによる除去も可能である。例えば、ＲＦパワー＝１００Ｗ，Ｏ₂流量９０ｓｃｃｍ，真空度１０ｍＴｏｒｒ，時間６０ｓの条件でグラフェンを剥離できる。なお、図３Ｃから図３Ｄを介することなく、直接図３Ｅに移行させることもできる。この場合は、グラフェン同士がファンデルワース力で接着する。

また、グラフェン２１を化学修飾させて半導体構造３の積層体から隔離することもできる。まず、グラフェンを付加反応させてグラフェン化合物にする。具体的には、グラフェン２１を有する半導体構造３の積層体を、４００℃でＦ₂と反応させてフッ化グラフェンを生成させる。半導体構造３とグラフェン２１とのファンデルワールス力を弱めるために、生成したフッ化グラフェンをアセトン等の極性溶媒中で超音波処理を行い、半導体層からフッ化グラフェンを分散させて剥離する。なお、半導体層に接合しているグラフェンを硝酸等で酸化させて石墨酸を生成させて、極性溶媒中で超音波処理により半導体層からグラフェンを分散させて剥離することもできる。ただしこの場合は、ＧａＮに酸化膜が生成する可能性がある。

ステップＳ２０４では、ステップＳ２０３で得られた積層体の半導体構造３を、図３Ｅに示すように、単層又は複数層のグラフェン層２を有する第２の基板１ｂのグラフェン２４の上で接合させる。ここで、グラフェン２４の表面と積層体の半導体構造３の積層表面に働くファンデルワールス力により、半導体構造３をグラフェン層２に接合させることができる。なお、ステップＳ２０３で得られた半導体構造３の積層体は、第１の基板１ａの上に残っているグラフェン層２で接合させても良く、また別の基板１ｂにグラフェン層２を形成させたものに接合させても良い。好ましくは、第１の基板１ａにＳｉＣを用いると、グラフェンの生成から素子の製造までを同一基板で行うことができ、製造コストが抑えられる。

ステップＳ２０５では、ステップＳ２０４で得られた基板１ｂ、グラフェン層２、半導体構造３の順に積層した積層体に、図３Ｆに示すように第一電極４及び第二電極５を形成する。グラフェン層２側の半導体層がｎ型半導体層で、半導体層の上層がｐ型半導体層の場合には、第一電極４及び第二電極５はそれぞれｎ型電極及びｐ型電極になる。
（実施の形態２）

以上は、接合を用いた半導体発光素子の製造方法について説明した。ただ本発明はこの製造方法に限られず、接合を用いないで製造することも可能である。ここで実施の形態２として、接合を用いない半導体発光素子の製造方法を、図４のフローチャート及び図５Ａ〜図５Ｅの断面図を参照しながら説明する。なお、図３等と同じ部材については、同じ符号を付して詳細説明を省略する。

半導体発光素子の製造方法は、図５Ａ、図５Ｂに示すように、第１の基板１ａ上の複数層のグラフェン層２１〜２３に、半導体層を順次エピタキシャル成長させて積層させ半導体構造３を得る半導体積層工程（ステップＳ４０１）と、半導体構造３を部分的にエッチングしてグラフェン層を露出させる工程（ステップＳ４０２；図５Ｃ）と、露出したグラフェン層上及び半導体構造３上に、第一電極４、第二電極５をそれぞれ形成する電極形成工程（ステップＳ４０３；図５Ｄ）とを含む。

以下、図５Ａ〜図５Ｄを参照しながら各工程を詳述する。まずステップＳ４０１では、図５Ａ及び図５Ｂに示すように、基板１ａの表面に複数層のグラフェン２１、２２、２３からなるグラフェン層２及び半導体構造３を順に積層させる。

ステップＳ４０１を詳述すると、先ず始めに、図５Ａに示すように基板１ａの表面にグラフェン層２を形成させる。基板１にＳｉＣ基板を用いる場合には、ＳｉＣ熱昇華法でＳｉＣ基板の表面に複数層のグラフェン層を生成させる方法が利用できる。

続いて、図５Ｂに示すように、グラフェン層２が生成した基板１ａに、ＭＯＣＶＤ法で半導体からなるｐｎ接合型の発光構造を含む多層エピタキシャル膜を成長させる。半導体には、ＧａＮ、ＡｌＧａＮ、ＡｌＮ等が挙げられる。グラフェンの炭素と半導体の金属とは共有結合を持たないため、グラフェン上で半導体を結晶成長させると結晶欠陥のない高品質な半導体構造３が得られる。

なお図５Ｃに示すように、グラフェン上に部分的にエッチングストップ層４９となるＡｌＮやＳｉＯ₂などを形成しておいてもよい。このようにしておくことで、グラフェン層を露出させる工程（ステップＳ４０２）でエッチングストップ層として機能させることができる。

ステップＳ４０２では、図５Ｄに示すように、ＲＩＥにより、半導体構造３をグラフェン層が露出するまでエッチングする。半導体層がＧａＮ、ＡｌＧａＮの場合は、Ｃｌ₂、ＳｉＣｌ₄、ＣＨ₄の混合ガスでエッチングすることが好ましい。なお、上述したステップＳ４０１でエッチングストップ層４９（図５Ｃ）を形成した場合は、ＴＭＡＨ、フッ酸などの薬品処理により、エッチングストップ層を除去することにより、グラフェン層を露出させる。

ステップＳ４０３では、ステップＳ４０２で得られた基板１ｂ、グラフェン層２、半導体構造３の順に積層した積層体に、図３Ｆと同様に第一電極４及び第二電極５を形成する（図５Ｅ）。グラフェン層２側の半導体層がｎ型半導体層で、半導体層の上層がｐ型半導体層の場合には、第一電極４及び第二電極５はそれぞれｎ型電極及びｐ型電極になる。

以上のとおり、本発明に係る半導体発光素子の製造方法によれば、半導体における電流拡散性及び放熱性を改善することができるため、優れた発光高効率及び寿命を持つ半導体発光素子を提供することができる。

なお、本発明は上述した実施の形態のみに限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能であることは勿論である。

１…基板；１ａ…第１の基板；１ｂ…第２の基板
１１…緩衝層
２…グラフェン層
２１，２２，２３，２４、２５…グラフェン
３…半導体層
３１…第一導電型半導体層
３２…第二導電型半導体層
３３…活性層
４…第一電極
５…第二電極
４１…サファイア基板
４２…緩衝層
４３…ｎ型ＧａＮ層
４４…ＩｎＧａＮ層
４５…ｐ型ＡｌＧａＮ層
４６…ｐ型ＧａＮ層
４７…ｎ側電極
４８…ｐ側電極
４９…エッチングストップ層

Claims (5)

1. 基板と、
   前記基板上に積層された第一導電型半導体層と、
   前記第一導電型半導体層上に積層された活性層と、
   前記活性層上に積層された、前記第一導電型半導体層と異なる導電型の第二導電型半導体層と、
   前記第一導電型半導体層と電気的に接続された第一電極と、
   前記第二導電型半導体層と電気的に接続された第二電極と
   を備える半導体発光素子であって、
   前記基板の、前記第一導電型半導体層を積層する面側に、該基板よりも導電性の高いグラフェン層を形成しており、
   前記グラフェン層上に、前記第一導電型半導体層と、該第一導電型半導体層と離間して前記第一電極を、それぞれ配置してなることを特徴とする半導体発光素子。
2. 請求項１に記載の半導体発光素子であって、
   前記基板が、炭化ケイ素で構成されてなることを特徴とする半導体発光素子。
3. 請求項１又は２に記載の半導体発光素子であって、
   前記第一導電型半導体層が、ｎ型ＧａＮ層であって、
   前記第二導電型半導体層が、ｐ型ＧａＮ層であることを特徴とする半導体発光素子。
4. 請求項１〜３のいずれか一に記載の半導体発光素子であって、
   前記半導体発光素子が発光ダイオードであることを特徴とする半導体発光素子。
5. 基板と、
   前記基板上に積層された第一導電型半導体層と、
   前記第一導電型半導体層上に積層された活性層と、
   前記活性層上に積層された、前記第一導電型半導体層と異なる導電型の第二導電型半導体層と、
   前記第一導電型半導体層と電気的に接続された第一電極と、
   前記第二導電型半導体層と電気的に接続された第二電極と
   を備える半導体発光素子の製造方法であって、
   前記基板の、前記第一導電型半導体層を積層する面側の表面に、該基板よりも導電性の高いグラフェン層を形成する工程と、
   前記基板のグラフェン層上の一部に、前記第一導電型半導体層を積層する一方、前記基板のグラフェン層上の一部であって、前記第一導電型半導体層を積層した領域とは異なる領域に、前記第一電極を積層する工程と、
   前記第一導電型半導体層上に、前記活性層を積層する工程と、
   前記活性層上に前記第二導電型半導体層を積層する工程と、
   前記第二導電型半導体層上に、前記第二電極を積層する工程と
   を含むことを特徴とする半導体発光素子の製造方法。

Images