[go: up one dir, main page]

JP2011009268A - 窒化物半導体層の剥離方法、半導体装置の製造方法、及び半導体装置 - Google Patents

窒化物半導体層の剥離方法、半導体装置の製造方法、及び半導体装置 Download PDF

Info

Publication number
JP2011009268A
JP2011009268A JP2009148455A JP2009148455A JP2011009268A JP 2011009268 A JP2011009268 A JP 2011009268A JP 2009148455 A JP2009148455 A JP 2009148455A JP 2009148455 A JP2009148455 A JP 2009148455A JP 2011009268 A JP2011009268 A JP 2011009268A
Authority
JP
Japan
Prior art keywords
layer
nitride semiconductor
semiconductor layer
substrate
graphene
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009148455A
Other languages
English (en)
Other versions
JP5070247B2 (ja
Inventor
Mitsuhiko Ogiwara
光彦 荻原
Tomohiko Washimori
友彦 鷲森
Masaaki Sakuta
昌明 佐久田
Akihiro Hashimoto
明弘 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Oki Digital Imaging Corp
Original Assignee
Oki Data Corp
Oki Digital Imaging Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Data Corp, Oki Digital Imaging Corp filed Critical Oki Data Corp
Priority to JP2009148455A priority Critical patent/JP5070247B2/ja
Priority to US12/801,716 priority patent/US8409366B2/en
Priority to CN201010217359.6A priority patent/CN101931035B/zh
Priority to EP10167073A priority patent/EP2267796A3/en
Publication of JP2011009268A publication Critical patent/JP2011009268A/ja
Application granted granted Critical
Publication of JP5070247B2 publication Critical patent/JP5070247B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】第1基板から窒化物半導体層を容易に剥離する。
【解決手段】SiC基板101の表面で単層又は複数層のグラフェン層111が成長する工程と、グラフェン層との界面で、共有結合性を有することなく、原子レベルのポテンシャルの規則性のみを用いた結合力を伴って窒化物半導体層114が形成される工程と、窒化物半導体層114とグラフェン層111aとの間、あるいはグラフェン層相互間111a,111b,111cのポテンシャルによる接合力以上の力で、窒化物半導体層がSiC基板から剥離される工程とを備える。また、剥離された窒化物半導体層が第2基板130の表面に接合される。
【選択図】図19

Description

本発明は、窒化物半導体層の剥離方法、半導体装置の製造方法、及び半導体装置に関する。
従来、半導体製造装置に関する技術として、例えば特許文献1に開示されるものがある。特許文献1の技術は、サファイア基板上に、バッファ層、n型窒化物半導体層、活性層、p型窒化物半導体層、n型コンタクト層、をこの順に順次成長する半導体ウェハに関するものである。この技術は、半導体ウェハに窒化物半導体の積層体を形成した側からエッチングを施し、n型コンタクト層、p型窒化物半導体層、活性層の一部を除去し、n型窒化物半導体層を露出させている。蒸着法によって露出したn型窒化物半導体層の表面、及びn型コンタクト層の表面に、Al電極を形成し、良好なコンタクト形成のための熱処理を行っている。
このLED用半導体エピタキシャル層の結晶成長は、有機金属気相成長法(MOCVD:Metal Organic Chemical Vapor Deposition法)によって行う。この結晶成長方法によれば、高発光効率の優れた窒化物LED(Light Emitting Diode)を製造することができる。
一方、異種材料のLEDや異種機能の半導体デバイスを集積化する観点からは、基板上に結晶成長した、半導体デバイスを形成する半導体層を母材基板から剥離し、別の基板上に接合することが望ましい。
従来から、例えば、成長基板であるサファイア基板の裏面からレーザ光を照射し、サファイア基板に接する近傍の窒化物層を分解して半導体エピタキシャル層をサファイア基板から剥離する、レーザリフトオフ法が提案されている。これはサファイア基板の裏面から照射したレーザ光によって、母材基板と窒化物半導体エピタキシャル層との界面で窒化ガリウムGaNがガリウムGaと窒素Nとに分解し、ガリウムGaの融点が室温近傍であることによって、窒化物半導体エピタキシャル層をサファイア基板から剥離することができる。
特開2006−135311号公報
しかしながら、このレーザリフトオフ法によって、窒化物半導体層をエピタキシャルサファイア基板から剥離する剥離方法では、剥離した半導体エピタキシャル層の表面でナノメータオーダの平坦性が得られない。
ところで、剥離した半導体エピタキシャル層を、母材基板と異なる別の基板の表面に分子間力を使って接合するためには、剥離した半導体エピタキシャル半導体層(窒化物半導体層)の表面でナノメータオーダの平坦性があることが望ましい。すなわち、剥離した半導体エピタキシャル半導体層表面でナノメータオーダの平坦性が得られない場合には、実用上十分な分子間力による接合力が得られない。
したがって、安定したナノメータオーダの平坦性が得られないレーザリフトオフ法では、剥離後にさらに剥離表面の平坦性を向上するための表面処理を行う必要性があるという問題があった。
本発明は、前記問題を解決するためになされたものであり、第1基板から窒化物半導体層を容易に剥離することができる窒化物半導体層の剥離方法、半導体装置の製造方法、及び半導体装置を提供することを目的とする。
本発明の窒化物半導体層の剥離方法は、第1基板(SiC基板101)の表面で単層又は複数層のグラフェン層(111)が成長する工程と、前記グラフェン層との界面で、共有結合性を有することなく、原子レベルのポテンシャルの規則性のみを用いた結合力を伴って窒化物半導体層(114)が形成される工程と、前記窒化物半導体層と前記グラフェン層との間、あるいは前記グラフェン層相互間のポテンシャルによる接合力以上の力で、前記窒化物半導体層が前記第1基板から剥離される工程とを備えることを特徴とする。
また、本発明の一の手段である半導体装置の製造方法は、前記窒化物半導体層の剥離方法と、前記剥離された前記窒化物半導体層が第2基板(130)の表面に接合される工程とを備える。
本発明の他の手段である半導体装置の製造方法は、第1基板(SiC基板101)の表面で単層又は複数層のグラフェン層(111)が成長する工程と、前記グラフェン層との界面で、共有結合性を有することなく、原子レベルのポテンシャルの規則性のみを用いた結合力を伴って窒化物半導体層(114)が形成される工程と、前記窒化物半導体層の表面が第2基板(130)の表面に接着される工程と、前記窒化物半導体層と前記グラフェン層との間のポテンシャルによる接合力以上の力で、前記窒化物半導体層が前記第1基板から剥離される工程とを備えることを特徴とする。
また、本発明の半導体装置は、単層又は複数層のグラフェン層との界面で、共有結合性を有することなく、原子レベルのポテンシャルの規則性のみを用いた結合力を伴って成長した窒化物半導体層を、前記窒化物半導体層と前記グラフェン層との間、あるいは前記グラフェン層相互間のポテンシャルによる接合力以上の力で、前記窒化物半導体層を前記第1基板から剥離し、前記剥離された前記窒化物半導体層が第2基板の表面に接合されたことを特徴とする。なお、これらにおいて、括弧内の数字は例示である。
これらによれば、GaNなどのグラフェンと対称性が類似した半導体単結晶薄膜(窒化物半導体層)を、グラフェン層による表面ポテンシャルの規則性のみを用いることにより、第1基板/成長層界面に共有結合性を有することの無いエピタキシャル成長が行われる。また、共有結合性を形成しない第1基板/グラフェン層界面あるいはグラフェン層積層界面の結合が、共有結合と比較して結合力が弱いことを使って結晶成長した窒化物半導体層を第1基板から、容易に剥離できる。剥離した窒化物半導体層の表面は、結晶欠陥が無く、ナノメータオーダの平坦性を有するため、第2基板と分子間接合することができる。
本発明の窒化物半導体層の剥離方法、及び半導体装置の製造方法によれば、第1基板から窒化物半導体層を容易に剥離することができる。また、本発明の半導体装置によれば、窒化物半導体層と別の基板との間、あるいはグラフェン層と第2基板との間の平坦性がよく、分子間力で接合することができる。
本発明の一実施形態であるエピタキシャルグラフェン基板の構造図、及びエピタキシャルグラフェン層の構造を示す斜視図である。 本発明の窒化物半導体基板を製造する製造方法を示すフローチャートである。 窒化物半導体層/グラフェン層成長基板の構造図である。 窒化物半導体層の例の構造図である。 窒化物半導体層の他の例の構造図である。 窒化物半導体層のさらに他の例の構造図である。 窒化物半導体層/グラフェン層成長基板に支持体接着層を設けた構造図、及び支持体接着層と支持体とを設けた構造図である。 支持体を引っ張ることにより、複数のグラフェン層の接合面、又は窒化物半導体層とグラフェン層との接合面で剥離する工程を説明するための図である。 窒化物半導体層とグラフェン層との界面の様子を説明するための図である。 真空吸着して剥離する工程を説明するための図である。 窒化物半導体層を別の基板に接合する工程を説明するための図である。 接合層を積層した別の基板の構造図である。 窒化物半導体層を積層した別の基板の構造図である。 接合層を設けた窒化物半導体基板の構造図である。 複数の分離島を形成した窒化物半導体層の平面図である。 複数の分離島を形成した窒化物半導体層の平面図、及びそのA−A断面図である。 分離島を形成した窒化物半導体基板の構造図である。 SiC基板/エピタキシャルグラフェン層/窒化物半導体層の積層体を別の基板に接合する様子を示した図である。 SiC基板を引き上げて、窒化物半導体層とSiC基板とを剥離する様子を示した図である。
(第1実施形態)
図1乃至図13は本発明の第1実施形態である半導体薄膜の剥離方法、及び窒化物半導体装置の製造方法を説明するための図である。
図1(a)は、エピタキシャルグラフェン層110を形成したエピタキシャルグラフェン(Epitaxial Graphene)基板の構成図である。エピタキシャルグラフェン基板200は、第1基板(半導体基板)であるSiC基板101の表面に、エピタキシャルグラフェン層110が形成された基板である。図1(b)は、エピタキシャルグラフェン層110の構造図であり、3層のグラフェン層111a,111b,111cが積層されて形成され、層間は共有結合することなく、ファンデルワールス力等の弱い力で物理結合している。また、各々のグラフェン層111a,111b,111cは、炭素原子Cが蜂の巣状に6角形のネットワークを組んで2次元シートを形成し、例えば、グラフェン層111aは、黒丸炭素原子Cから構成され、グラフェン層111bは、点柄丸炭素原子Cから構成され、グラフェン層111cは、白丸炭素原子Cから構成されている。
なお、グラフェンは、マスレスフェルミンオン系として特異なバンド構造を持つ新たな材料であり、筒状構造のカーボンナノチューブ(CNT:Carbon Nano-Tube)が持つバリスティック伝導やその他の興味深い電気特性は、ほぼすべて備えている。また、グラフェンは、カーボンナノチューブとは異なり、シート状構造であることから、従来のLSIの微細加工技術が適用でき、集積化が容易であるという特徴を有している。
次に、図2のフローチャートを用いて、SiC基板から窒化物半導体層を剥離し、剥離した窒化物半導体層を別の基板に接合する方法の概要を説明する。
まず、SiC基板にグラフェン層を成長させ(S1)、成長したグラフェン層の表面に窒化物半導体層を形成し(S2)、窒化物半導体層を複数領域に分割し(S3)、分割された窒化物半導体層をSiC基板から剥離し(S4)、剥離した窒化物半導体層を別の基板に接合する(S5)。ここで、窒化物半導体層、特にGaNは、結晶構造が六方晶系であり、表面がグラフェン層と対称性が類似する構造であるので、グラフェン層と物理結合するのみであるので、表面に結晶欠陥が生じることなく、ナノメータオーダの平坦性で剥離することができる。このため、剥離した窒化物半導体層は分子間力により別の基板に接合することができる。
まず、SiC基板の表面にエピタキシャルグラフェン層110を成長させて、エピタキシャルグラフェン基板200(図1(a))を作製する。エピタキシャルグラフェン層110は、SiC基板101の表面を、高温水素エッチング処理と真空での高温加熱することによって形成される(特開2009−62247号公報参照)。
次に、図3を用いて、エピタキシャルグラフェン基板200(図1(a))の表面に窒化物半導体薄膜の結晶成長を行う工程(S2(図2))について説明する。ここでは、GaN薄膜の結晶成長を具体的に説明する。エピタキシャルグラフェン基板200をMBE装置やMOCVD装置などの結晶成長装置に設置し、基板を加熱して、ガリウムGa、及び活性窒素を供給する。なお、活性窒素は、電子サイクロン共鳴(ECR:Electron Cyclotron Resonance)や高周波励起のラジカル源により供給される。
これにより、ガリウムGaはグラフェンのハニカム構造の中心に吸着し、6回対称の第1層が形成される。そこに活性窒素が結合することにより、六方晶系のGaN(h−GaN)の第1層目が形成される。ガリウムGaはグラフェン層111(111a,111b,111c)との間に共有結合を持たないため、格子不整合による結晶欠陥は生じない。このため、窒化物半導体層114は、結晶欠陥が生じることなく容易に剥離でき、剥離した窒化物半導体層は、ナノメータオーダの平坦性を備えているので、分子間力による接合を別の基板に行うことができる。
第1層目のGaN層の上に第2層目、第3層目、…とGaN層を成長することによって所定の単結晶GaN層が形成できる。第1層目のGaN層に格子不整合に伴う結晶欠陥が発生しないため、形成した窒化物半導体層114は結晶欠陥が少なく極めて高品質な単結晶半導体層となる。前記工程により、図3に示すように、エピタキシャルグラフェン層110の表面に所定の構造の窒化物半導体層114を形成する。これにより窒化物半導体層/グラフェン層成長基板150が形成される。
図4乃至図6は、窒化物半導体層114の具体例を示す図である。
図4(a)、及び図4(b)は発光素子を構成する窒化物半導体層114の例である。
図4(a)の窒化物半導体層114Aは、n型GaN層502、n型AlGa1−sN層(1≧s≧0)503、多重量子井戸層504、p型AlGa1−tN層(1≧t≧0)505、及びp型GaN層506がこの順番に積層されている。ここで、多重量子井戸層504は、例えばGaIn1−yN/GaIn1一xN/・・・/GaIn1−xN/GaInl−yN/GaIn1−xN(1≧y>x≧0)である。
図4(b)の窒化物半導体層114Bは、窒化物半導体層114A(図4(a))のn型GaN層502とエピタキシャルグラフェン層110(図3)との間にさらに、少なくともガリウムGaを含むAlNバッファ層501を積層したものである。バッファ層501は、例えば、GaIn1−iN(1≧i≧0)やAlGa1−jN(1≧j≧0)が使用される。
図4(c)の窒化物半導体層114Cは、AlNバッファ層(例えば、GaIni−1N(1≧i≧0)やAlGa1−jN(1≧j≧0))601、n型GaN層602、GaIn1−xN(1≧x≧0)層603、p型AlGal−yN(1≧y≧0)層604、p型GaN層605がこの順で積層されている。AlNバッファ層601は適宜省略することもできる。
図5、及び図6は、発光素子ではない別の素子を形成するための半導体層の構成例である。
図5(a)の窒化物半導体層114Dは、例えば、フォトダイオードとして、使用されるものであり、バッファ層(例えば、GaIn1−iN(1≧i≧0)やAlGa1−jN(1≧j≧0))701、n型AlGa1−xN(1≧x≧0)層702、i型AlGa1−yN(1≧y≧0)層703、p型AlGa1−xN(1≧x≧0)層704、がこの順で積層されている。バッファ層701は適宜省略することもできる。
図5(b)の窒化物半導体層114Eは、例えば、HB型フォトトランジスタとして、使用されるものであり、バッファ層801(例えば、GaIn1−iN(1≧i≧0)やAlGai−jN(1≧j≧0))、n型AlGa1−xN(1≧x≧0)層802、n型AlGa1−yN(1≧y≧0)層803、p型GaN層804、p型GaN層805がこの順で積層されている。バッファ層801は適宜省略することもできる。
図6(a)の窒化物半導体層114Fは、例えばHEMT(High Electron Mobility Transistor:高電子移動度トランジスタ)に使用されるものであり、アンドープGaN層902、アンドープAlGal−xN(1≧x≧0)層903、n型GaN層904がこの順で積層されている。
図6(b)の窒化物半導体層114Gは、例えばMESFET(Meta1 Semiconductor Field Effect Transistor)に使用されるものであり、アンドープGaN層1002、及びn型GaN層1003がこの順で積層されている。なお、図6(a)、図6(b)においても、アンドープGaN層902、アンドープGaN層1002の下に、適宜バッファ層(例えば、GaIn1−iN(1≧i≧0)やAlGa1−jN(1≧j≧0))を設けることもできる。
次に、窒化物半導体層114/エピタキシャルグラフェン層110の積層領域を、SiC基板101から剥離する工程(S4(図2))について説明する。
まず、図7(a)に示すように、SiC基板101の表面に形成した窒化物半導体層114/エピタキシャルグラフェン層110の積層構造上に、窒化物半導体層114と高い密着性を確保する支持体接着層122を形成する。
支持体接着層122の表面と窒化物半導体層114の表面との接着力(接着強度)は、少なくともグラフェン層111との間の分子間力よりも大きいことが望ましい。支持体接着層122は、剥離液によって剥離できる有機塗布材料、熱やUVなどで剥離性を発現する接着剤などの接着性を有する材料が好適である。
さらに、図7(b)に示すように、支持体接着層122の表面上に、SiC基板101から窒化物半導体層114の単層、又は窒化物半導体層114/エピタキシャルグラフェン層110の積層層を剥離・支持するための支持体124を接着する。支持体124は、剥離した窒化物半導体層114/エピタキシャルグラフェン層110を支持する機能があり、支持体接着層122との接着力を少なくともグラフェン層111a,111b,111c相互間の分子間力よりも大きくすることができる接着面を備えていればよい。支持体124は、ガラス基板、セラミックス基板、石英基板、Siなどの半導体基板が好適である。
図8は、支持体124を引き上げ、窒化物半導体層114とSiC基板101とを剥離する様子を示した図である(S4(図2))。
前記のように、支持体124/支持体接着層122/窒化物半導体層114/エピタキシャルグラフェン層110を構成した後、図8に示すように、支持体124とSiC基板101との間を、少なくともグラフェン層111相互間の分子間力よりも大きな張力Fで引っ張り、グラフェン層111aと、グラフェン層111bとの間で剥離する(図8(a))。あるいは、窒化物半導体層114とエピタキシャルグラフェン層110との間の分子間力よりも大きな張力Fで引っ張り、窒化物半導体層114と、グラフェン層111aとの間で剥離する(図8(b))。
なお。図8(a)では、窒化物半導体114に一層のグラフェン層111aが付いた状態で剥離するものとしたが、複数のグラフェン層、例えば、グラフェン層111a,111bが窒化物半導体114に付いた状態で剥離されるものとしてもよい。
図9は、窒化物半導体層114とグラフェン層111aとの間の分子間力を説明するための説明図である。図9(a)は、窒化物半導体層114とグラフェン層111aとの間の界面の状態を示す構造図であり、図9(b)は、例えば、SiC基板101とグラフェン層111cとが直接接合した状態を示す構造図である。
窒化物半導体層114、特に、窒化ガリウムGaNは、六角柱状の結晶構造を持ち、端面の窒素Nの原子同士が六角形状に平面的に結合している。また、グラフェン層111aは、炭素Cが六角形状に平面的に結合している(図1(b))。このため、図9(a)に示すように、炭素Cの原子間に窒素Nの六角形が配置され、窒化物半導体層114とグラフェン層111aとの間は、共有結合することなく、表面のポテンシャルの規則性のみを用いて物理結合する。
図9(b)は、例えば、SiC基板101とグラフェン層111cとの接合状態を示しており、SiC基板101は、正四面体の結晶構造を有するが、2層を一周期として積層すると六方晶系の対称性を有する面が存在する。このため、SiC基板101は、六角形の対称性を有する点でグラフェン層111cと類似するが、単層の接合面では、六角形の対称性を有することはない。したがって、SiC基板101とグラフェン層111cとの間は共有結合し、ポテンシャルの規則性による弱い結合だけでなく、結合手による強い結合力を有する。
すなわち、窒化物半導体層114とグラフェン層111aとの間、及びグラフェン層11a,111b相互間は結合が弱く、SiC基板101とグラフェン層111cとの間は、結合が強い。なお、窒化物半導体層114とグラフェン層111aとの間で変成層ができるため、窒化物半導体層114とグラフェン層111aとの間の方が、グラフェン層11a,111b相互間よりも結合量が強い。
したがって、例えば、図10に示すように支持基板124を真空吸着して引き上げることにより、結合が弱いグラフェン層111a,111bの境界、又は窒化物半導体層114とグラフェン層111aとの間で、結晶欠陥を生ずることなく、ナノメータオーダの平坦性で剥がすことができる。
窒化物半導体層114/グラフェン層110、あるいは、窒化物半導体層114をSiC基板101から剥離した後、図11(図11(a)、図11(b))に示すように、別の基板(第2基板)130の表面に直接密着させ接合し固定する。これにより、第2基板130の表面と窒化物半導体層114/グラフェン層111aとの間、あるいは、窒化物半導体層114の表面との間は、分子間力によって接合される(S5(図2))。
窒化物半導体層114/グラフェン層111a、あるいは、窒化物半導体層114は、図12に示すように別の基板(第2基板)130の表面に形成した接合層132の表面に直接密着させ分子間力によって接合してもよい。
分子間力で接合する場合、窒化物半導体層114、又はグラフェン層111aの表面は、少なくともナノメータオーダの平坦性を備えていることが好ましい。ここで、ナノメータオーダの平坦性とは、分子間力顕微鏡(AFM:Atomic Force Microscope)で測定した表面粗さ(山−谷の最大高低差:Rrv)が1桁の数値のナノメートルであること、すなわち、Rrvが10nmより小さい値であることを意味する。より好ましくは、別の基板130の表面に形成する接合層の表面のRrvは、3nm以下であることが好ましい。
別の基板130は、例えば、Si基板、AIN基板などのセラミックス基板、ガラス基板、石英基板、プラスチック基板、金属基板が好適である。また、別の基板130の表面に形成する接合層132は、例えば、SiO、SiN、SiON、PSG、BSG、SOG、金属、有機物、から選択される材料である。そして、この接合層132は、プラズマCVD法、CVD法、スパッタ法等によって形成することができる。
なお、前記接合は、分子間力による接合の他、接合界面を介した原子の拡散、化合物形成などによる接合であってもよい。
前記のように窒化物半導体層114/グラフェン層110、あるいは、窒化物半導体層114を別の基板130の表面に接合し、あるいは別の基板130上に形成した接合層132の表面に接合した後、図13に示すように、窒化物半導体層114の表面から支持体接着層122/支持体124を除去する。なお、支持体接着層122/支持体124をエッチング除去する場合、支持体124は、エッチング液に対して耐食性を備えた材料を使用することにより、再利用することができる。
図13は、窒化物半導体層114/グラフェン層110、あるいは、窒化物半導体層114を別の基板130の表面に接合した場合を示した図であり、図14は、窒化物半導体層114/グラフェン層110、あるいは、窒化物半導体層114を別の基板130上に形成した接合層132の表面に接合した場合について示している。
なお、支持体接着層122/支持体124は、支持体接着層122の剥離液による剥離、熱による剥離、UVによる剥離などによって除去される。
図13(a)に示す窒化物半導体基板160Aは、窒化物半導体層114と別の基板130とを分子間力で接合したものであり、図13(b)に示す窒化物半導体基板160Bは、グラフェン層114aが積層された窒化物半導体層114と別の基板130とを分子間力で接合したものである。また、図14(a)の窒化物半導体基板160Cは、積層された窒化物半導体層114に積層したグラフェン層111aと別の基板130とを接合層132を介して接合したものであり、図14(b)の窒化物半導体基板160Dは、窒化物半導体層114と別の基板130とを接合層132を介して接合したものである。グラフェン層111aを積層した窒化物半導体層114を別の基板130に接合した図13(b)及び図14(a)の構造は、グラフェントランジスタ等の機能性デバイスを作製することができる。
本実施形態では、SiC基板101(第1基板)上に成長したエピタキシャルグラフェン層110上に窒化物半導体層114を結晶成長させ、グラフェン層111a,111b,111c相互間の分子間力より大きな力で引き上げ、あるいは、グラフェン層111a,111b,111cと窒化物半導体層114との間の分子間力よりも大きな力で引き上げることにより、窒化物半導体層114をSiC基板101から剥離するようにしたので、容易に窒化物半導体層114をSiC基板101から容易に剥離することができる。
さらに、剥離した窒化物半導体層/グラフェン層の表面(すなわち、グラフェン層111aの表面)、あるいは窒化物半導体層114の表面、は1ナノメートル以下の最大表面粗さが得られるため、窒化物半導体薄膜を第2の基板上へ、分子間力などを使って容易に接合することができる。
(第1実施形態の変形例)
前記支持体接着層122は必ずしも分離されておらず支持体124と一体の構造であってもよい。
(第2実施形態)
第2実施形態では、少なくとも窒化物半導体層114が、所定形状の複数の領域にあらかじめ分離されている点が第1実施形態と異なる。以下、第1実施形態と異なる点を中心に図を参照しながら、第2実施形態について説明する。
第1実施形態と同様に、第1基板であるSiC基板101上にエピタキシャルグラフェン層110を成長し、エピタキシャルグラフェン層110上に窒化物半導体層114を形成する。窒化物半導体層114は、第1実施形態で図4,5,6で述べた構成例の窒化物半導体層114A,…,114Gを備える。
窒化物半導体層114に所定の素子形状の加工を施して、窒化物半導体層114に複数の素子を形成する。
図15において、窒化物半導体層114は、複数の素子形成領域214と、素子が形成されていない非素子形成領域216とに分割され、複数の素子形成領域214は、各々分離島314が形成され、非素子形成領域216は各素子形成領域214を分離する分離溝316が形成されている。ここでは、各々の分離島314は長方形状に形成され、2段6列に配列されている。
分離溝316の形成は、フォトリソ工程、及びドライエッチング工程によって行うことができる。図16(a)は、図15と同様に複数の分離島314、及び分離溝316を示した図であり、図16(b)は、図16(a)のA−A断面図である。
図16(b)では、分離溝316はエピタキシャルグラフェン層110の上面に至る溝であるように描いているが、分離溝316は例えばSiC基板101まで至る分離溝であってもよく、SiC基板101内に至る溝であってもよい。また、分離溝の形状も垂直形状に限定されない。
窒化物半導体層の分離島314を形成した後に、第1実施形態と同様に支持体接着層122と支持体124とを形成し、窒化物半導体層114を含む分離島314を、グラフェン層111a,111b相互間の分子間力を超える力で、SiC基板101から剥離する(図8(a))。あるいは、グラフェン層111aと窒化物半導体層114との間の分子間力を超える力で、SiC基板101から剥離する。すなわち、機械的に分離島314をSiC基板101から剥離する(図8(b))。
図17の窒化物半導体基板160Eに示すように、剥離した窒化物半導体層114を含む分離島314を第1実施形態と同様に、別の基板130の表面の所定の接合位置に接合する。あるいは、分離島314を別の基板130上に形成した接合層132の表面の所定の接合位置に接合する。図17は、複数の分離島314を別の基板130上に形成した接合層132の表面に接合した形態を示している。第1実施形態と同様に、SiC基板101から剥離した分離島314の剥離面表面の平坦性、原子間力顕微鏡(AFM)で測定した最大表面粗さ(山−谷の高低差)が少なくとも一桁のナノメータ以下の値を示す平坦な表面が得られ、良好な接合状態を実現できる。
分離溝316を形成して複数の分離島形状に分離した各窒化物半導体層の分離島314が発光素子や電子素子などの素子を形成した形態とは、その形態で素子として動作させることができる形態であることを意味する。また、発光素子や電子素子などの素子を形成する途中の形態とは、素子として完成する途中の形態であることを意味し、素子形態の加工を開始する前の形態も含む。
本発明の第2実施形態では、第1実施形態の工程に加えて窒化物半導体層114に分離溝316を形成し所定の分離島形状に加工する工程を加えたので、窒化物半導体素子形態あるいは窒化物半導体素子形態を形成する途中の形態を、SiC基板101から機械的に容易に剥離することができる。
(第3実施形態)
本発明の第3実施形態の半導体装置の製造方法は、第1基板であるSiC基板101の表面に成長したエピタキシャルグラフェン層110の表面に窒化物半導体層114を形成した窒化物半導体層/グラフェン層成長基板400の表面、すなわち、グラフェン層111a側と反対側の窒化物半導体層114の表面を、別の基板130の表面(、又は別の基板130の表面上に形成した接合層432の表面)に接合した後に、第1基板であるSiC基板101から窒化物半導体層114を剥離する工程を備える点が、第1実施形態、及び第2実施形態と異なる。以下、図18を参照しながら第3実施形態を説明する。
図18(a)は、第1の基板上にグラフェン層と窒化物半導体層を形成した窒化物半導体層/グラフェン層成長基板400と、接合層432が形成された別の基板130とを接合する様子を説明するための図である。接合層432は、別の基板130と窒化物半導体層114とを、別の基板130を剥離する力よりも大きな力で接合する機能を有する。
図18(b)は、窒化物半導体層表面と、接合層432とを接合した後の状態を示している。
すなわち、SiC基板101、エピタキシャルグラフェン層110、窒化物半導体層114、接合層432、別の基板130がこの順で積層されている。
図19(a)に示すように、SiC基板101を、グラフェン層111a,111b相互間の分子間力、あるいはグラフェン層111aと窒化物半導体層114との間の分子間力よりも強い力Fで引っ張り、別の基板130を引き剥がす。
なお、この力Fは、SiC基板101とグラフェン層111cとの間の接合力よりも小さいとする。
図19(b)は、別の基板130を剥離した後の状態を示す。
窒化物半導体基板160Fは、別の基板130と、接合層432と、窒化物半導体層114とがこの順に積層されている。窒化物半導体層114は、第2実施形態で述べたように複数の領域に分割されていてもよい。また、窒化物半導体層114は、発光素子や電子素子の形態を備えていてもよい。
第1基板であるSiC基板101の表面に成長したエピタキシャルグラフェン層110の表面に窒化物半導体層114を形成した窒化物半導体層/グラフェン層成長基板の表面、すなわち、グラフェン層側と反対側の窒化物半導体層114の表面を、別の基板130の表面、又は別の基板130の表面上に形成した接合層の表面に接合した後に、SiC基板101から窒化物半導体層114を剥離する工程を備えるので、第1実施形態、及び第2実施形態の効果に加えて、新たに、窒化物半導体層を剥離するための支持体を形成する工程を省略することができるという効果が生じる。
101 SiC基板(第1基板)
110 エピタキシャルグラフェン層
111a,111b,111c グラフェン層
114,114A,114B,114C,114D,114E,114F,114G 窒化物半導体層
122 支持体接着層
124 支持体
130 別の基板(第2基板)
132,432 接合層
150 窒化物半導体層/グラフェン層成長基板
160、160A,160B、160C,160D,160E,160F 窒化物半導体基板
200 エピタキシャルグラフェン基板
214 素子形成領域
216 非素子形成領域
314 分離島
316 分離溝
400 窒化物半導体/グラフェン層成長基板
432 接合層
501,601,701,801 AlNバッファ層
502,602,904,1003 n−GaN層
503 n−AlGaN(Si)層
504 多重量子井戸層 (InGaN/GaN/・・・・/InGaN/GaN/InGaN層)
505,604 p−AlGaN(Mg)層
506,605 p−GaN(Mg)層
603 InGaN層
702 n−AlGa1−xN層
703 i−AlGa1−yN層
704 p−AlGa1−xN層
801 n−AlGaN層
802 n−AlGaN層
803 n―AlGaN層
804 p−GaN層
805 n−GaN層
902,1002 アンドープGaN層
903 アンドープAlGaN層

Claims (7)

  1. 第1基板の表面で単層又は複数層のグラフェン層が成長する工程と、
    前記グラフェン層との界面で、共有結合性を有することなく、原子レベルのポテンシャルの規則性のみを用いた結合力を伴って窒化物半導体層が形成される工程と、
    前記窒化物半導体層と前記グラフェン層との間、あるいは前記グラフェン層相互間のポテンシャルによる接合力以上の力で、前記窒化物半導体層が前記第1基板から剥離される工程と
    を備えることを特徴とする窒化物半導体層の剥離方法。
  2. 請求項1に記載の窒化物半導体層の剥離方法と、
    前記剥離された前記窒化物半導体層が第2基板の表面に接合される工程と、
    を備える半導体装置の製造方法。
  3. 前記第1基板は、SiC基板であり、
    窒化物半導体層は、少なくとも前記グラフェン層に接合している層が窒化物層である複合層であることを特徴とする請求項2に記載の半導体装置の製造方法。
  4. 第1基板の表面で単層又は複数層のグラフェン層が成長する工程と、
    前記グラフェン層との界面で、共有結合性を有することなく、原子レベルのポテンシャルの規則性のみを用いた結合力を伴って窒化物半導体層が形成される工程と、
    前記窒化物半導体層の表面が第2基板の表面に接着される工程と、
    前記窒化物半導体層と前記グラフェン層との間のポテンシャルによる接合力以上の力で、前記窒化物半導体層が前記第1基板から剥離される工程と
    を備えることを特徴とする半導体装置の製造方法。
  5. 前記窒化物半導体層を複数の領域に分割する工程をさらに備えることを特徴とする請求項2又は請求項4に記載の半導体装置の製造方法。
  6. 前記窒化物半導体層は、発光素子あるいは電子素子の一部又は全部の構造を備えていることを特徴とする請求項2乃至請求項5の何れか1項に記載の半導体装置の製造方法。
  7. 単層又は複数層のグラフェン層との界面で、共有結合性を有することなく、原子レベルのポテンシャルの規則性のみを用いた結合力を伴って成長した窒化物半導体層を、前記窒化物半導体層と前記グラフェン層との間、あるいは前記グラフェン層相互間のポテンシャルによる接合力以上の力で、前記窒化物半導体層を前記第1基板から剥離し、
    前記剥離された前記窒化物半導体層が第2基板の表面に接合されたことを特徴とする半導体装置。
JP2009148455A 2009-06-23 2009-06-23 半導体装置の製造方法、及び半導体装置 Expired - Fee Related JP5070247B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009148455A JP5070247B2 (ja) 2009-06-23 2009-06-23 半導体装置の製造方法、及び半導体装置
US12/801,716 US8409366B2 (en) 2009-06-23 2010-06-22 Separation method of nitride semiconductor layer, semiconductor device, manufacturing method thereof, semiconductor wafer, and manufacturing method thereof
CN201010217359.6A CN101931035B (zh) 2009-06-23 2010-06-23 氮化物半导体层分离方法、半导体器件和晶片及制造方法
EP10167073A EP2267796A3 (en) 2009-06-23 2010-06-23 Separation method of nitride semiconductor layer, semiconductor device, manufacturing method thereof, semiconductor wafer, and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009148455A JP5070247B2 (ja) 2009-06-23 2009-06-23 半導体装置の製造方法、及び半導体装置

Publications (2)

Publication Number Publication Date
JP2011009268A true JP2011009268A (ja) 2011-01-13
JP5070247B2 JP5070247B2 (ja) 2012-11-07

Family

ID=43565628

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009148455A Expired - Fee Related JP5070247B2 (ja) 2009-06-23 2009-06-23 半導体装置の製造方法、及び半導体装置

Country Status (1)

Country Link
JP (1) JP5070247B2 (ja)

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130075520A (ko) * 2011-12-27 2013-07-05 삼성전자주식회사 그래핀층 상에 GaN 층을 성장시키는 방법 및 상기 그래핀층 상의 GaN을 이용한 발광소자
WO2013157014A1 (en) * 2012-04-20 2013-10-24 Tata Institute Of Fundamental Research Group iii-nitride semiconducting material and a method of manufacturing the same
WO2014002576A1 (ja) * 2012-06-29 2014-01-03 株式会社豊田自動織機 半導体装置の製造方法
JP2014501035A (ja) * 2010-10-26 2014-01-16 エルジー シルトロン インコーポレイテッド 化合物半導体装置及び化合物半導体の製造方法
US8916451B2 (en) 2013-02-05 2014-12-23 International Business Machines Corporation Thin film wafer transfer and structure for electronic devices
JP2015015321A (ja) * 2013-07-03 2015-01-22 高槻電器工業株式会社 半導体発光素子及びその製造方法
US9035282B2 (en) 2013-05-15 2015-05-19 International Business Machines Corporation Formation of large scale single crystalline graphene
US9059013B2 (en) 2013-03-21 2015-06-16 International Business Machines Corporation Self-formation of high-density arrays of nanostructures
US9096050B2 (en) 2013-04-02 2015-08-04 International Business Machines Corporation Wafer scale epitaxial graphene transfer
KR20180051602A (ko) * 2015-09-08 2018-05-16 메사추세츠 인스티튜트 오브 테크놀로지 그래핀-기반 층 전달 시스템 및 방법
CN108469596A (zh) * 2018-05-24 2018-08-31 湖南国盛石墨科技有限公司 一种柔性石墨烯纳米墙磁场检测装置
JP2019514228A (ja) * 2016-03-08 2019-05-30 シーアン、ユニバーシティーXidian University グラフェンおよびマグネトロンスパッタリングされた窒化アルミニウム上での窒化ガリウム成長方法
JP6622445B1 (ja) * 2018-10-02 2019-12-18 株式会社フィルネックス 半導体素子の製造方法及び半導体基板
WO2020027397A1 (ko) * 2018-08-03 2020-02-06 삼성디스플레이 주식회사 발광 소자, 이의 제조방법 및 발광 소자를 포함하는 표시 장치
WO2020070986A1 (ja) * 2018-10-02 2020-04-09 株式会社フィルネックス 半導体素子の製造方法及び半導体基板
WO2020138202A1 (ja) * 2018-12-28 2020-07-02 国立研究開発法人産業技術総合研究所 グラファイト薄膜/シリコン基板積層体、及びその製造方法、高排熱型電子デバイス用基板
JP6771706B1 (ja) * 2020-03-23 2020-10-21 三菱電機株式会社 窒化物半導体装置およびその製造方法
US10957816B2 (en) 2013-02-05 2021-03-23 International Business Machines Corporation Thin film wafer transfer and structure for electronic devices
US11063073B2 (en) 2017-02-24 2021-07-13 Massachusetts Institute Of Technology Apparatus and methods for curved focal plane array
CN113490995A (zh) * 2019-02-28 2021-10-08 京瓷株式会社 半导体元件的制造方法以及半导体元件体
WO2021234813A1 (ja) * 2020-05-19 2021-11-25 日本電信電話株式会社 電界効果トランジスタの作製方法
CN114975118A (zh) * 2022-05-30 2022-08-30 北京工业大学 基于图形化GaN基外延层的大面积微机械剥离方法
WO2023037795A1 (ja) * 2021-09-07 2023-03-16 株式会社ジャパンディスプレイ トランジスタ
JP7364301B1 (ja) * 2023-02-13 2023-10-18 株式会社フィルネックス 半導体基板の製造方法、半導体基板、及び半導体基板の製造装置
JP2025017352A (ja) * 2023-07-24 2025-02-05 ルミジエヌテック カンパニー リミテッド 分離可能半導体基板の製造方法、およびその方法で製造された分離可能半導体基板、薄膜素子および複合素子
US12356781B2 (en) 2019-10-01 2025-07-08 Nichia Corporation Image display device manufacturing method and image display device
US12469699B2 (en) 2018-06-22 2025-11-11 Massachusetts Institute Of Technology Systems and methods for growth of silicon carbide over a layer comprising graphene and/or hexagonal boron nitride and related articles

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11243253A (ja) * 1998-02-25 1999-09-07 Sony Corp 窒化物系iii−v族化合物半導体の成長方法、半導体装置の製造方法、窒化物系iii−v族化合物半導体成長用基板および窒化物系iii−v族化合物半導体成長用基板の製造方法
JP2002076523A (ja) * 2000-08-23 2002-03-15 Xerox Corp 窒化物レーザダイオード構造及びその製造方法
JP2003198038A (ja) * 2001-12-28 2003-07-11 Sharp Corp 半導体発光装置、半導体発光装置用マウント部材および半導体発光装置の製造方法
JP2008263126A (ja) * 2007-04-13 2008-10-30 Oki Data Corp 半導体装置、該半導体装置の製造方法、ledヘッド、及び画像形成装置
JP2008294110A (ja) * 2007-05-23 2008-12-04 Nippon Telegr & Teleph Corp <Ntt> 電子デバイス用基板およびその製造方法
JP2009081285A (ja) * 2007-09-26 2009-04-16 Sumitomo Electric Ind Ltd 基板およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11243253A (ja) * 1998-02-25 1999-09-07 Sony Corp 窒化物系iii−v族化合物半導体の成長方法、半導体装置の製造方法、窒化物系iii−v族化合物半導体成長用基板および窒化物系iii−v族化合物半導体成長用基板の製造方法
JP2002076523A (ja) * 2000-08-23 2002-03-15 Xerox Corp 窒化物レーザダイオード構造及びその製造方法
JP2003198038A (ja) * 2001-12-28 2003-07-11 Sharp Corp 半導体発光装置、半導体発光装置用マウント部材および半導体発光装置の製造方法
JP2008263126A (ja) * 2007-04-13 2008-10-30 Oki Data Corp 半導体装置、該半導体装置の製造方法、ledヘッド、及び画像形成装置
JP2008294110A (ja) * 2007-05-23 2008-12-04 Nippon Telegr & Teleph Corp <Ntt> 電子デバイス用基板およびその製造方法
JP2009081285A (ja) * 2007-09-26 2009-04-16 Sumitomo Electric Ind Ltd 基板およびその製造方法

Cited By (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9214596B2 (en) 2010-10-26 2015-12-15 Lg Siltron Inc. Compound semiconductor devices and methods for fabricating the same
JP2014501035A (ja) * 2010-10-26 2014-01-16 エルジー シルトロン インコーポレイテッド 化合物半導体装置及び化合物半導体の製造方法
KR20130075520A (ko) * 2011-12-27 2013-07-05 삼성전자주식회사 그래핀층 상에 GaN 층을 성장시키는 방법 및 상기 그래핀층 상의 GaN을 이용한 발광소자
KR101878742B1 (ko) * 2011-12-27 2018-08-20 삼성전자주식회사 그래핀층 상에 GaN 층을 성장시키는 방법 및 상기 그래핀층 상의 GaN을 이용한 발광소자
WO2013157014A1 (en) * 2012-04-20 2013-10-24 Tata Institute Of Fundamental Research Group iii-nitride semiconducting material and a method of manufacturing the same
WO2014002576A1 (ja) * 2012-06-29 2014-01-03 株式会社豊田自動織機 半導体装置の製造方法
JP2014011301A (ja) * 2012-06-29 2014-01-20 Toyota Industries Corp 半導体装置の製造方法
US8916451B2 (en) 2013-02-05 2014-12-23 International Business Machines Corporation Thin film wafer transfer and structure for electronic devices
US10957816B2 (en) 2013-02-05 2021-03-23 International Business Machines Corporation Thin film wafer transfer and structure for electronic devices
US9059013B2 (en) 2013-03-21 2015-06-16 International Business Machines Corporation Self-formation of high-density arrays of nanostructures
US9093290B2 (en) 2013-03-21 2015-07-28 International Business Machines Corporation Self-formation of high-density arrays of nanostructures
US9312132B2 (en) 2013-03-21 2016-04-12 International Business Machines Corporation Method of forming high-density arrays of nanostructures
US9324794B2 (en) 2013-03-21 2016-04-26 International Business Machines Corporation Self-formation of high-density arrays of nanostructures
US9691847B2 (en) 2013-03-21 2017-06-27 International Business Machines Corporation Self-formation of high-density arrays of nanostructures
US9096050B2 (en) 2013-04-02 2015-08-04 International Business Machines Corporation Wafer scale epitaxial graphene transfer
US9394178B2 (en) 2013-04-02 2016-07-19 International Business Machines Corporation Wafer scale epitaxial graphene transfer
US9666674B2 (en) 2013-05-15 2017-05-30 Globalfoundries Inc. Formation of large scale single crystalline graphene
US9337274B2 (en) 2013-05-15 2016-05-10 Globalfoundries Inc. Formation of large scale single crystalline graphene
US9035282B2 (en) 2013-05-15 2015-05-19 International Business Machines Corporation Formation of large scale single crystalline graphene
JP2015015321A (ja) * 2013-07-03 2015-01-22 高槻電器工業株式会社 半導体発光素子及びその製造方法
KR20180051602A (ko) * 2015-09-08 2018-05-16 메사추세츠 인스티튜트 오브 테크놀로지 그래핀-기반 층 전달 시스템 및 방법
JP2018535536A (ja) * 2015-09-08 2018-11-29 マサチューセッツ インスティテュート オブ テクノロジー グラフェンベースの層転写のためのシステム及び方法
KR102809444B1 (ko) * 2015-09-08 2025-05-19 메사추세츠 인스티튜트 오브 테크놀로지 그래핀-기반 층 전달 시스템 및 방법
JP2019514228A (ja) * 2016-03-08 2019-05-30 シーアン、ユニバーシティーXidian University グラフェンおよびマグネトロンスパッタリングされた窒化アルミニウム上での窒化ガリウム成長方法
US11031240B2 (en) 2016-03-08 2021-06-08 Xidian University Method for growing gallium nitride based on graphene and magnetron sputtered aluminum nitride
US11063073B2 (en) 2017-02-24 2021-07-13 Massachusetts Institute Of Technology Apparatus and methods for curved focal plane array
CN108469596A (zh) * 2018-05-24 2018-08-31 湖南国盛石墨科技有限公司 一种柔性石墨烯纳米墙磁场检测装置
US12469699B2 (en) 2018-06-22 2025-11-11 Massachusetts Institute Of Technology Systems and methods for growth of silicon carbide over a layer comprising graphene and/or hexagonal boron nitride and related articles
KR20200015871A (ko) * 2018-08-03 2020-02-13 삼성디스플레이 주식회사 발광 소자, 이의 제조방법 및 발광 소자를 포함하는 표시 장치
CN112534591A (zh) * 2018-08-03 2021-03-19 三星显示有限公司 发光元件及其制造方法和包括该发光元件的显示装置
US12046625B2 (en) 2018-08-03 2024-07-23 Samsung Display Co., Ltd. Light emitting element, manufacturing method thereof, and display device including the light emitting element
KR102557754B1 (ko) * 2018-08-03 2023-07-20 삼성디스플레이 주식회사 발광 소자, 이의 제조방법 및 발광 소자를 포함하는 표시 장치
WO2020027397A1 (ko) * 2018-08-03 2020-02-06 삼성디스플레이 주식회사 발광 소자, 이의 제조방법 및 발광 소자를 포함하는 표시 장치
WO2020070986A1 (ja) * 2018-10-02 2020-04-09 株式会社フィルネックス 半導体素子の製造方法及び半導体基板
US11798805B2 (en) 2018-10-02 2023-10-24 Filnex Inc. Method for manufacturing semiconductor device and semiconductor substrate
JP6622445B1 (ja) * 2018-10-02 2019-12-18 株式会社フィルネックス 半導体素子の製造方法及び半導体基板
US12315778B2 (en) 2018-12-28 2025-05-27 National Institute Of Advanced Industrial Science And Technology Graphite thin film/silicon substrate laminated assembly, process for producing the same, and substrate for enhanced heat discharge type electronic devices
WO2020138202A1 (ja) * 2018-12-28 2020-07-02 国立研究開発法人産業技術総合研究所 グラファイト薄膜/シリコン基板積層体、及びその製造方法、高排熱型電子デバイス用基板
JPWO2020138202A1 (ja) * 2018-12-28 2021-11-04 国立研究開発法人産業技術総合研究所 グラファイト薄膜/シリコン基板積層体、及びその製造方法、高排熱型電子デバイス用基板
JP7199743B2 (ja) 2018-12-28 2023-01-06 国立研究開発法人産業技術総合研究所 グラファイト薄膜/シリコン基板積層体、及びその製造方法、高排熱型電子デバイス用基板
CN113490995A (zh) * 2019-02-28 2021-10-08 京瓷株式会社 半导体元件的制造方法以及半导体元件体
US12356781B2 (en) 2019-10-01 2025-07-08 Nichia Corporation Image display device manufacturing method and image display device
WO2021191956A1 (ja) * 2020-03-23 2021-09-30 三菱電機株式会社 窒化物半導体装置およびその製造方法
JP6771706B1 (ja) * 2020-03-23 2020-10-21 三菱電機株式会社 窒化物半導体装置およびその製造方法
KR102731260B1 (ko) * 2020-03-23 2024-11-15 미쓰비시덴키 가부시키가이샤 질화물 반도체 장치 및 그의 제조 방법
KR20220137070A (ko) * 2020-03-23 2022-10-11 미쓰비시덴키 가부시키가이샤 질화물 반도체 장치 및 그의 제조 방법
US12476165B2 (en) 2020-03-23 2025-11-18 Mitsubishi Electric Corporation Nitride semiconductor device, and method of manufacturing nitride semiconductor device
WO2021234813A1 (ja) * 2020-05-19 2021-11-25 日本電信電話株式会社 電界効果トランジスタの作製方法
WO2023037795A1 (ja) * 2021-09-07 2023-03-16 株式会社ジャパンディスプレイ トランジスタ
CN114975118A (zh) * 2022-05-30 2022-08-30 北京工业大学 基于图形化GaN基外延层的大面积微机械剥离方法
CN114975118B (zh) * 2022-05-30 2025-06-27 北京工业大学 基于图形化GaN基外延层的大面积微机械剥离方法
WO2024171265A1 (ja) * 2023-02-13 2024-08-22 株式会社フィルネックス 半導体基板の製造方法、半導体基板、及び半導体基板の製造装置
JP7364301B1 (ja) * 2023-02-13 2023-10-18 株式会社フィルネックス 半導体基板の製造方法、半導体基板、及び半導体基板の製造装置
JP2025017352A (ja) * 2023-07-24 2025-02-05 ルミジエヌテック カンパニー リミテッド 分離可能半導体基板の製造方法、およびその方法で製造された分離可能半導体基板、薄膜素子および複合素子
JP7808150B2 (ja) 2023-07-24 2026-01-28 ルミジエヌテック カンパニー リミテッド 分離可能半導体基板の製造方法、およびその方法で製造された分離可能半導体基板、薄膜素子および複合素子

Also Published As

Publication number Publication date
JP5070247B2 (ja) 2012-11-07

Similar Documents

Publication Publication Date Title
JP5070247B2 (ja) 半導体装置の製造方法、及び半導体装置
CN101931035B (zh) 氮化物半导体层分离方法、半导体器件和晶片及制造方法
US10517155B2 (en) Methods and apparatus for vertically stacked multicolor light-emitting diode (LED) display
US10770289B2 (en) Systems and methods for graphene based layer transfer
JP5679494B2 (ja) 窒化物半導体構造及びその作製方法
JP4871973B2 (ja) 半導体薄膜素子の製造方法並びに半導体ウエハ、及び、半導体薄膜素子
US10964732B2 (en) Fabrication of thin-film electronic devices with non-destructive wafer reuse
JP2015015321A (ja) 半導体発光素子及びその製造方法
JP5148729B2 (ja) 窒化物半導体素子の製造方法
JP5091920B2 (ja) 半導体ウエハの製造方法
JP4866935B2 (ja) 立方晶炭化ケイ素単結晶薄膜の製造方法及び半導体装置
TW202231946A (zh) 紫外線發光元件用磊晶晶圓、紫外線發光元件用金屬貼合基板的製造方法、紫外線發光元件的製造方法、及紫外線發光元件陣列的製造方法
TW201241876A (en) A epitaxialstructure and method for making the same
JP5412093B2 (ja) 半導体ウェハ製造方法及び半導体装置製造方法
TW200947750A (en) Light emitting device and fabrication method therefor
JP7203511B2 (ja) 窒化アルミニウムテンプレート、および、デバイス
TWI242890B (en) Method for manufacturing light emitting device
JP2014049566A (ja) 半導体発光装置及びその製造方法
JP2008235318A (ja) 窒化物半導体ウェハ及び薄膜半導体装置の製造方法
CN109545919A (zh) n型AlGaN层调制掺杂的高效紫外发光二极管及制备方法
JP5450683B2 (ja) 窒化物半導体素子の製造方法
JP2011049565A (ja) 半導体基板の製造方法
JP2010208897A (ja) 半導体複合装置の製造方法
TW201515257A (zh) 單光子光源組件及其製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110303

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120412

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120807

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120820

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150824

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5070247

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees