JP2014096460A - 紫外半導体発光素子およびその製造方法 - Google Patents

Abstract

【課題】発光面積を減少させずに電流集中を抑制することが可能な紫外半導体発光素子およびその製造方法を提供する。
【解決手段】紫外半導体発光素子１０は、基板１の一表面側におけるｎ型層３と発光層４とｐ型層５との積層膜がメサ構造を有している。また、紫外半導体発光素子１０は、基板１の上記一表面側でｎ型層３の露出表面３ａに設けられたｎ電極６と、基板１の上記一表面側でｐ型層５の表面側に設けられたｐ電極７とを備えている。紫外半導体発光素子１０は、ｐ電極７が、ｐ型層５を面状に覆うように形成されている。また、紫外半導体発光素子１０は、ｐ型層５もしくはｐ電極７よりも高抵抗の高抵抗層８が、ｐ型層５の表面においてｎ電極６に近い側でｎ電極６におけるｐ型層５側の形状に沿った形状に形成されている。
【選択図】図１

Description

本発明は、紫外線（紫外光ともいう）の波長域で発光する紫外半導体発光素子およびその製造方法に関するものである。

紫外半導体発光素子は、衛生、医療、工業、照明、精密機械などの様々な分野への応用が期待されている。

紫外半導体発光素子としては、発光層の材料としてIII族窒化物半導体を用いたものが各所で研究開発されている。この種の紫外半導体発光素子としては、例えば、サファイア基板の一表面側におけるｎ型層と発光層とｐ型層との積層膜がメサ構造を有するものが知られている。メサ構造は、サファイア基板の上記一表面側にｎ型層と発光層とｐ型層との積層膜を成膜した後で、フォトリソグラフィ技術およびエッチング技術を利用して、ｎ型層の一部を露出させるように上記積層膜をパターニングすることで形成されている。

メサ構造を有する紫外半導体発光素子は、ｎ型層に電気的に接続された金属電極からなるｎ電極と、ｐ型層に電気的に接続された金属電極からなるｐ電極とが、サファイア基板の上記一表面側で横方向に並んで配置されている。

このような紫外半導体発光素子では、ｐ電極とｎ電極との間に流れる電流が、ｐ電極とｎ電極との間で抵抗が低くなる経路を流れようとするため、メサ構造におけるｎ電極に近い側の端部に電流集中が発生する。このような電流集中は、高いＡｌ組成をもつＡｌＧａＮのような材料をｎ型層に用いている場合や、紫外半導体発光素子の面積が大きい場合に特に起こりやすい傾向がある。紫外半導体発光素子は、電流集中が発生すると、電流が均一に流れず発光むらが発生する原因となったり、局所的な発熱の原因となったりする。そして、紫外半導体発光素子は、このような局所的な発熱が、発光効率の低下や、駆動電圧の増加、信頼性の低下など、紫外半導体発光素子の特性を低下させる原因となる。

そして、半導体発光素子としては、均一な電流拡散、均一な発光を得ることを目的として、ｎ型層に設けられた第１電極が、台座部と該台座部を基点として延伸する第１延伸部とを有し、ｐ型層に設けられた第２電極が、台座部と該台座部を基点として延伸する第１延伸部とを有するものが提案されている（特許文献１参照）

特許第４４１５５７５号公報

しかしながら、特許文献１に記載の半導体発光素子では、第１電極が基台部に加えて延伸部を備えているので、ｎ型層の露出部の面積を増加させる必要があり、発光層の面積が減少し、発光面積が減少してしまう。

本発明は上記事由に鑑みて為されたものであり、その目的は、発光面積を減少させずに電流集中を抑制することが可能な紫外半導体発光素子およびその製造方法を提供することにある。

本発明の紫外半導体発光素子は、基板の一表面側におけるｎ型層と発光層とｐ型層との積層膜がメサ構造を有し、前記基板の前記一表面側で前記ｎ型層の露出表面に設けられたｎ電極と、前記基板の前記一表面側で前記ｐ型層の表面側に設けられたｐ電極とを備えた紫外半導体発光素子であって、前記ｐ電極が、前記ｐ型層を面状に覆うように形成され、前記ｐ型層もしくは前記ｐ電極よりも高抵抗の高抵抗層が、前記ｐ型層の表面において前記ｎ電極に近い側で前記ｎ電極における前記ｐ型層側の形状に沿った形状に形成されてなることを特徴とする。

この紫外半導体発光素子において、前記高抵抗層は、前記ｎ電極からの距離が遠くなるほど抵抗が小さいことが好ましい。

この紫外半導体発光素子において、前記高抵抗層は、前記ｐ型層の前記表面に複数形成されており、前記ｎ電極からの距離が遠い前記高抵抗層ほど前記ｐ型層に対する接触面積が小さいことが好ましい。

この紫外半導体発光素子において、前記高抵抗層は、前記ｐ型層の前記表面に複数形成されており、前記ｎ電極からの距離が遠い前記高抵抗層ほど膜厚が小さいことが好ましい。

この紫外半導体発光素子において、前記高抵抗層は、ｐ型のIII族窒化物半導体層からなり、前記ｐ型層よりも高抵抗であることが好ましい。

この紫外半導体発光素子において、前記高抵抗層は、金属層もしくは導電性酸化物層からなり、前記ｐ電極よりも高抵抗であることが好ましい。

本発明の紫外半導体発光素子の製造方法は、前記基板を準備した後に、前記基板の一表面側に前記ｎ型層、前記発光層および前記ｐ型層を順次積層する第１工程と、前記ｎ型層と前記発光層と前記ｐ型層との積層膜の面内の一部を前記ｎ型層の厚み方向の途中までエッチングすることでメサ構造を形成する第２工程と、前記ｎ型層の前記露出表面上に前記ｎ電極の元になる第１電極層を形成する第３工程と、前記第１電極層と前記ｎ型層とを熱処理することで前記ｎ電極を形成する第４工程と、前記ｐ型層上に高抵抗層を形成する第５工程と、前記ｐ型層と前記高抵抗層上に前記ｐ電極の元になる第２電極層を形成する第６工程と、前記第２電極層と前記ｐ型層とを熱処理することで前記ｐ電極を形成する第７工程とを備えることを特徴とする。

この紫外半導体発光素子の製造方法において、前記第５工程は、前記高抵抗層の元になる金属材料層を形成する第１ステップと、前記前記金属材料層を熱処理することで前記高抵抗層を形成する第２ステップとを備え、前記第２ステップにおける熱処理温度と、前記第７工程における熱処理温度とが異なることが好ましい。

この紫外半導体発光素子の製造方法において、前記第５工程は、前記ｐ型層の表面における前記高抵抗層の形成予定領域以外を覆うマスク層を形成する第１ステップと、前記ｐ型層の表面にIII族窒化物半導体層からなる前記高抵抗層を選択成長させる第２ステップと、前記マスク層を除去する第３ステップとを備えることが好ましい。

本発明の紫外半導体発光素子においては、発光面積を減少させずに電流集中を抑制することが可能になるという効果がある。

本発明の紫外半導体発光素子の製造方法においては、発光面積を減少させずに電流集中を抑制することが可能な紫外半導体発光素子を提供できるという効果がある。

（ａ）は実施形態１の紫外半導体発光素子の平面図、（ｂ）は（ａ）のＡ−Ａ’概略断面図、（ｃ）は（ｂ）のＢ−Ｂ’断面に対応する概略断面図である。 実施形態１の紫外半導体発光素子の製造方法の一例を説明するための主要工程断面図である。 実施形態１の紫外半導体発光素子の製造方法の他の例を説明するための主要工程断面図である。 （ａ）は実施形態２の紫外半導体発光素子の平面図、（ｂ）は（ａ）のＡ−Ａ’概略断面図、（ｃ）は（ｂ）のＢ−Ｂ’断面に対応する概略断面図である。 （ａ）は実施形態３の紫外半導体発光素子の平面図、（ｂ）は（ａ）のＡ−Ａ’概略断面図、（ｃ）は（ｂ）のＢ−Ｂ’断面に対応する概略断面図である。 （ａ）は実施形態４の紫外半導体発光素子の平面図、（ｂ）は（ａ）のＡ−Ａ’概略断面図、（ｃ）は（ｂ）のＢ−Ｂ’断面に対応する概略断面図である。

（実施形態１）
以下では、本実施形態の紫外半導体発光素子１０について図１に基づいて説明する。

紫外半導体発光素子１０は、基板１の一表面側におけるｎ型層３と発光層４とｐ型層５との積層膜がメサ構造を有している。また、紫外半導体発光素子１０は、基板１の上記一表面側でｎ型層３の露出表面３ａに設けられたｎ電極６と、基板１の上記一表面側でｐ型層５の表面側に設けられたｐ電極７とを備えている。この紫外半導体発光素子１０は、発光ダイオードである。

紫外半導体発光素子１０は、ｐ電極７が、ｐ型層５を面状に覆うように形成されている。また、紫外半導体発光素子１０は、ｐ型層５もしくはｐ電極７よりも高抵抗の高抵抗層８が、ｐ型層５の表面においてｎ電極６に近い側でｎ電極６におけるｐ型層５側の形状に沿った形状に形成されている。これにより、紫外半導体発光素子１０は、発光面積を減少させずに電流集中を抑制することが可能となる。高抵抗層８の抵抗は、シート抵抗もしくはオーミック抵抗（コンタクト抵抗）である。高抵抗層８においてｐ型層５よりも高抵抗とは、ｐ型層５よりもシート抵抗が高いことを意味する。また、高抵抗層８においてｐ電極７よりも高抵抗とは、ｐ電極よりもオーミック抵抗が高いことを意味する。

紫外半導体発光素子１０は、基板１とｎ型層３との間にバッファ層２を備えることが好ましい。

以下では、紫外半導体発光素子１０の各構成要素について詳細に説明する。

基板１は、エピタキシャル成長用の単結晶基板である。この基板１は、上記一表面が（０００１）面のサファイア基板、つまり、ｃ面サファイア基板（α−Ａｌ_２Ｏ_３基板）を好適に用いることができる。ｃ面サファイア基板は、（０００１）からのオフ角が、０〜０．２°のものが好ましい。紫外半導体発光素子１０は、基板１の他表面から光を取り出す場合、基板１として発光層４から放射される紫外光に対して透明な単結晶基板を採用すればよい。この場合、紫外半導体発光素子１０は、基板１の上記他表面が光取り出し面となる。基板１は、サファイア基板に限らず、例えば、酸化ガリウム基板（β−Ｇａ_２Ｏ_３基板）、スピネル基板、炭化シリコン基板、酸化亜鉛基板、酸化マグネシウム基板、硼化ジルコニウム基板、III族窒化物系半導体基板などを用いてもよい。なお、紫外半導体発光素子１０は、製造時に用いるエピタキシャル成長用の単結晶基板が紫外光を透過可能な透光性基板でない場合には、単結晶基板をリフトオフなどにより除去してもよい。この場合、紫外半導体発光素子１０は、製造時において、エピタキシャル成長用の単結晶基板を除去する前に、単結晶基板の上記一表面側の最表層側に支持基板を張り合わせるのが好ましい。

バッファ層２は、ｎ型層３の貫通転位を低減するとともにｎ型層３の残留歪みを低減するために設けてある。バッファ層２は、ＡｌＮ層により構成してあるが、ＡｌＮ層に限らず、例えば、ＡｌＧａＮ層やＡｌＩｎＮ層、ＧａＮ層などにより構成してもよい。バッファ層２は、膜厚が薄すぎると貫通転位の減少が不十分となりやすく、膜厚が厚すぎると格子不整合に起因したクラックの発生や、複数の紫外半導体発光素子を形成するウェハの反りが大きくなる懸念がある。このため、バッファ層２の膜厚は、５００ｎｍ〜１０μｍ程度の範囲で設定することが好ましく、１μｍ〜５μｍの範囲で設定することが、より好ましい。また、バッファ層２の膜厚は、このバッファ層２の表面が平坦化されるように設定することが好ましい。ウェハは、複数の基板１の元となるものである。

ｎ型層３は、発光層４へ電子を注入するためのものであり、ｎ型窒化物半導体層により構成されている。ｎ型層３の膜厚は、一例として２μｍに設定してあるが、特に限定するものではない。ｎ型窒化物半導体層は、ｎ型Ａｌ_zＧａ_1-zＮ（０＜ｚ≦１）層からなる。ｎ型窒化物半導体層を構成するｎ型Ａｌ_zＧａ_1-zＮ（０＜ｚ≦１）層の組成比は、発光層４で発光する紫外光を吸収しない組成比であれば、特に限定するものではない。ここで、発光層４が量子井戸構造を有する場合、ｎ型窒化物半導体層は、例えば、発光層４における井戸層のＡｌの組成が０．４０、障壁層のＡｌの組成が０．５５の場合、ｎ型Ａｌ_zＧａ_1-zＮ（０＜ｚ≦１）層のＡｌの組成であるｚは、障壁層のＡｌの組成と同じ０．５５とすることができる。すなわち、発光層４の井戸層がＡｌ_0.40Ｇａ_0.60Ｎ層からなり、障壁層がＡｌ_0.55Ｇａ_0.45Ｎ層からなる場合、ｎ型窒化物半導体層は、例えば、ｎ型Ａｌ_0.55Ｇａ_0.45Ｎ層とすることができる。ｎ型層３は、単層構造に限らず、多層構造でもよく、例えば、ｎ型Ａｌ_0.7Ｇａ_0.3Ｎ層と、当該ｎ型Ａｌ_0.7Ｇａ_0.3Ｎ層上のｎ型Ａｌ_0.55Ｇａ_0.45Ｎ層とで構成してもよい。

ｎ型窒化物半導体層のドナー不純物としては、例えば、Ｓｉが好ましい。また、ｎ型窒化物半導体層の電子濃度は、例えば、１×１０¹⁸〜１×１０¹⁹ｃｍ^-3程度の範囲で設定すればよい。

発光層４は、注入されたキャリア（ここでは、電子と正孔）を光に変換するものであり、量子井戸構造を有している。量子井戸構造は、障壁層と井戸層とからなる。量子井戸構造は、障壁層と井戸層とが交互に積層されており、井戸層の数が２であるが、井戸層の数は特に限定するものではない。要するに、量子井戸構造は、多重量子井戸構造でもよいし、単一量子井戸構造でもよい。また、井戸層および障壁層それぞれの膜厚は、特に限定するものではない。ただし、発光層４は、井戸層の膜厚が厚すぎると、井戸層に注入された電子および正孔が、量子井戸構造における格子不整合に起因するピエゾ電界に起因して、空間的に分離してしまい、発光効率が低下する。また、発光層４は、井戸層の膜厚が薄すぎると、キャリアの閉じ込め効果が低下し、発光効率が低下する。このため、井戸層の膜厚は、１ｎｍ〜５ｎｍ程度が好ましく、１．３ｎｍ〜３ｎｍ程度が、より好ましい。また、障壁層の膜厚は、例えば、５ｎｍ〜１５ｎｍ程度の範囲で設定することが好ましい。紫外半導体発光素子１０は、一例として、井戸層の膜厚を２ｎｍに設定し、障壁層の膜厚を８ｎｍに設定することができる。

発光層４は、所望の発光波長の紫外光を発光するように井戸層のＡｌの組成を設定してある。Ａｌ_aＧａ_1-aＮ（０＜ａ≦１）層からなる井戸層を備えた発光層４は、井戸層のＡｌの組成であるａを変化させることにより、発光波長を２１０ｎｍ〜３６０ｎｍの範囲で任意の発光波長に設定することが可能である。

紫外半導体発光素子１０は、一例として、障壁層をＡｌ_0.55Ｇａ_0.45Ｎ層により構成し、井戸層をＡｌ_0.40Ｇａ_0.60Ｎ層により構成してあるが、障壁層および井戸層の各組成を限定するものではなく、所望の発光波長に応じて適宜設定すればよい。紫外半導体発光素子１０は、発光層４を単層構造として、発光層４と発光層４の厚み方向の両側の層（ｎ型層３、ｐ型層５）とでダブルへテロ構造が形成されるようにしてもよい。

ｐ型層５は、例えば、発光層４上に形成された第１のｐ型窒化物半導体層と、この第１のｐ型窒化物半導体層上に形成された第２のｐ型窒化物半導体層と、この第２のｐ型窒化物半導体層上に形成された第３のｐ型窒化物半導体層とを備えた構成とすることができる。第１〜第３のｐ型窒化物半導体層のアクセプタ不純物としては、例えば、Ｍｇが好ましい。

第１のｐ型窒化物半導体層は、電子ブロック層として設けてある。電子ブロック層は、発光層４へ注入された電子のうち、発光層４中で正孔と再結合されなかった電子が、第２のｐ型窒化物半導体層側へ漏れる（オーバーフローする）のを抑制するために、発光層４と第２のｐ型窒化物半導体層との間に設けてある。電子ブロック層は、ｐ型Ａｌ_cＧａ_1-cＮ（０＜ｃ＜１）層からなる。ｐ型Ａｌ_cＧａ_1-cＮ（０＜ｃ＜１）層の組成比は、特に限定するものではないが、電子ブロック層のバンドギャップエネルギが、第２のｐ型窒化物半導体層および障壁層それぞれのバンドギャップエネルギよりも高くなるように設定することが好ましい。紫外半導体発光素子１０は、一例として、電子ブロック層をｐ型Ａｌ_0.95Ｇａ_0.05Ｎ層により構成してある。

電子ブロック層の正孔濃度は、特に限定するものではない。また、電子ブロック層の膜厚については、特に限定するものではないが、膜厚が薄すぎるとオーバーフロー抑制効果が減少し、膜厚が厚すぎると紫外半導体発光素子１０の抵抗が大きくなってしまう。ここで、電子ブロック層の膜厚については、Ａｌの組成であるｃや正孔濃度などの値によって適した膜厚が変化するので、一概には言えないが、１ｎｍ〜５０ｎｍの範囲で設定することが好ましく、５ｎｍ〜２５ｎｍの範囲で設定することが、より好ましい。紫外半導体発光素子１０は、一例として、電子ブロック層の膜厚を１５ｎｍに設定することができる。

第２のｐ型窒化物半導体層は、発光層４へ正孔を輸送するためのものである。第２のｐ型窒化物半導体層は、ｐ型Ａｌ_dＧａ_1-dＮ（０＜ｄ＜１）層からなる。ｐ型Ａｌ_dＧａ_1-dＮ（０＜ｄ＜１）層の組成比は、発光層４で発光する紫外光を吸収しない組成比であれば、特に限定するものではない。例えば、上述のように発光層４における井戸層のＡｌの組成が０．４０、障壁層のＡｌの組成が０．５５の場合、ｐ型Ａｌ_dＧａ_1-dＮ（０＜ｄ＜１）層のＡｌの組成であるｄは、例えば、障壁層のＡｌの組成であるａと同じ０．５５とすることができる。すなわち、紫外半導体発光素子１０は、発光層４の井戸層がＡｌ_0.40Ｇａ_0.60Ｎ層からなる場合、第２のｐ型窒化物半導体層を、例えば、ｐ型Ａｌ_0.55Ｇａ_0.45Ｎ層により構成することができる。

第２のｐ型窒化物半導体層の正孔濃度は、特に限定するものではなく、第２のｐ型窒化物半導体層の膜質が劣化しない正孔濃度の範囲において、より高い濃度のほうが好ましい。しかしながら、紫外半導体発光素子１０は、ｐ型Ａｌ_dＧａ_1-dＮ（０＜ｄ＜１）層の正孔濃度がｎ型Ａｌ_zＧａ_1-zＮ（０＜ｚ≦１）層の電子濃度よりも低いので、第２のｐ型窒化物半導体層の膜厚が、厚すぎると、紫外半導体発光素子１０の抵抗が大きくなりすぎる。このため、第２のｐ型窒化物半導体層の膜厚は、２００ｎｍ以下が好ましく、１００ｎｍ以下が、より好ましい。なお、紫外半導体発光素子１０は、一例として、第２のｐ型窒化物半導体層の膜厚を５０ｎｍに設定している。

第３のｐ型窒化物半導体層は、ｐ型コンタクト層として設けてある。ｐ型コンタクト層は、ｐ電極７との接触抵抗を下げ、ｐ電極７との良好なオーミック接触を得るために設けてある。ｐ型コンタクト層は、ｐ型ＧａＮ層により構成してある。ｐ型コンタクト層を構成するｐ型ＧａＮ層の正孔濃度は、第２のｐ型窒化物半導体層よりも高濃度とすることが好ましく、例えば、７×１０¹⁷ｃｍ^-3程度とすることにより、ｐ電極７との良好な電気的接触を得ることが可能である。ただし、ｐ型ＧａＮ層の正孔濃度は、特に限定するものではなく、ｐ電極７との良好な電気的接触が得られる正孔濃度の範囲で適宜変更してもよい。ｐ型コンタクト層の膜厚は、１５ｎｍに設定してあるが、これに限らず、例えば、１０ｎｍ〜１５０ｎｍの範囲で設定すればよい。

ｐ型層５で採用する窒化物半導体は、III族窒化物半導体であれば特に限定するものではなく、例えば、ＡｌＧａＩｎＮを採用してもよい。また、第３のｐ型窒化物半導体層では、ＡｌＧａＩｎＮの他に、ＩｎＧａＮを採用してもよい。

メサ構造は、基板１の上記一表面側にｎ型層３と発光層４とｐ型層５との積層膜を結晶成長法により成膜した後で、フォトリソグラフィ技術およびエッチング技術を利用して、ｎ型層３の一部を露出させるように上記積層膜をパターニングすることで形成できる。結晶成長法は、エピタキシャル成長法である。エピタキシャル成長法としては、例えば、有機金属気相成長（metal organic vapor phase epitaxy：ＭＯＶＰＥ）法、ハイドライド気相成長（hydride vapor phase epitaxy：ＨＶＰＥ）法、分子線エピタキシー（molecular beam epitaxy：ＭＢＥ）法などを採用できる。

ｎ電極６は、図１（ａ）に示すように、ｎ型層３の露出表面３ａにおいて基板１の４つの角部のうちの１つの角部の上方にある領域を面状に覆うように形成されている。露出表面３ａは、基板１の４つの角部のうちの１つの角部の上方にある領域（以下、電極形成用領域と称する）を、４分の１円状の平面形状としてあるが、平面形状を特に限定するものではない。

ｎ電極６の平面形状は、露出表面３ａの電極形成用領域よりも若干小さな４分の１円状としてある。ｎ電極６の平面形状は、露出表面３ａの電極形成領域と略相似形であるのが好ましい。

ｎ電極６は、ｎ電極６の元になる第１電極層を形成してから、この第１電極層とｎ型層３との熱処理（アニール処理）を行うことにより形成されている。第１電極層は、例えば、膜厚が２０ｎｍのＴｉ膜と、膜厚が１００ｎｍのＡｌ膜と、膜厚が２０ｎｍのＴｉ膜と、膜厚が２００ｎｍのＡｕ膜とが積層された積層膜により構成される。第１電極層の構成や各膜の膜厚は、特に限定するものではない。紫外半導体発光素子１０は、ｎ電極６上に、例えばＡｕ膜からなる第１パッド（図示せず）を備えるのが好ましい。この第１パッドは、ｎ電極６の形成後に、形成してある。なお、第１パッドについては、ｎ電極６と別途に形成せずに、ｎ電極６が第１パッドを兼ねるようにしてもよい。

ｐ電極７は、ｐ電極７の元になる第２電極層を形成してから、この第２電極層とｐ型層５との熱処理（アニール処理）を行うことにより形成されている。第２電極層は、例えば、膜厚が２０ｎｍのＮｉ膜と、膜厚が１０ｎｍのＡｕ膜とが積層された積層膜により構成される。第２電極層の構成や各膜の膜厚は、特に限定するものではない。紫外半導体発光素子１０は、ｐ電極７上に、例えばＡｕ膜からなる第２パッド（図示せず）を備えるのが好ましい。この第２パッドは、ｐ電極７の形成後に、形成してある。

ｐ電極７の平面形状は、ｐ型層５の表面よりも若干小さな形状に形成されている。ここで、ｐ型電極７の平面形状は、ｐ型層５の表面と略相似形であるのが好ましい。

高抵抗層８の材料としては、高抵抗層８の作製の容易さや抵抗の制御の容易さから、III族窒化物半導体、金属、導電性酸化物などが好ましい。高抵抗層８の材料としては、他にも、III-Ｖ族半導体やIV族半導体を採用することも可能である。高抵抗層８は、その材料や成膜方法、成膜条件、処理条件などにより抵抗を制御することが可能である。

高抵抗層８は、例えば、ｐ型のIII族窒化物半導体層により構成することができ、この場合、ｐ型層５よりも高抵抗であればよい。高抵抗層８を構成するIII族窒化物半導体層としては、例えば、第３の窒化物半導体層を構成するｐ型ＧａＮ層よりも高抵抗のｐ型ＧａＮ層（ｐ⁻ＧａＮ層）を採用することができる。高抵抗層８を構成するIII族窒化物半導体層は、ｐ型ＧａＮ層に限らず、例えば、ＩｎＧａＮ層、ＡｌＧａＮ層、ＩｎＡｌＧａＮ層などを採用してもよい。なお、高抵抗層８を構成するIII族窒化物半導体層の導電型および抵抗は、例えば、III族窒化物半導体層を単膜で成長させた試料について、ホール測定を行うことで推測することができる。高抵抗層８を構成するIII族窒化物半導体層の抵抗は、成膜時の基板温度やＶ／III比などの成長条件を適宜設定することにより、調整することができる。

また、高抵抗層８は、金属層もしくは透明導電性酸化物層により構成することができ、この場合、ｐ電極７よりも高抵抗であればよい。高抵抗層８を構成する金属層としては、例えば、膜厚が２０ｎｍのＮｉ膜と膜厚が１０ｎｍのＡｕ膜との積層膜を採用することができる。高抵抗層８を構成する金属層の膜厚や材料は、特に限定するものではない。また、高抵抗層８を構成する導電性酸化物層の材料である導電性酸化物としては、例えば、ＩＴＯ、ＡＺＯ、ＧＺＯ、ＩＺＯなどがある。

高抵抗層８は、ｐ型層５の表面においてｎ電極６に近い側でｎ電極６におけるｐ型層５側の形状に沿った形状に形成されている。高抵抗層８は、ｎ電極６におけるｐ型層５側の形状に沿った弧状の形状に形成されている。

ところで、本願発明者らは、上記課題を解決するべく、鋭意研究、検討を行った。その結果、本願発明者らは、電流集中が特に起こりやすい、メサ構造におけるｎ電極６に近い側の端部の抵抗制御が重要であるという結論に至った。

これは、高抵抗層８を備えていない比較例の紫外半導体発光素子の等価回路を考えた場合、ｎ電極６とｐ電極７との任意の２点間の距離が長くなるほど、電流がｎ型層３の抵抗の影響を受けやすく、ｎ電極６とｐ電極７との任意の２点間の距離が短くなる、メサ構造におけるｎ電極６に近い側の端部で、より大きな電流が流れやすくなるからである。本願発明者らは、上記課題の根本的な解決にはｎ型層３の伝導性を向上させることが重要であるという知見を得ているが、とりわけ高いＡｌ組成（Ａｌの組成が０．４以上）をもつＡｌＧａＮのような材料をｎ型層３に用いている場合、伝導性の向上による解決は困難である。また、本願発明者らは、電流集中を抑制するために特許文献１の第１電極および第２電極の形状を採用した場合の課題として、発光面積が減少するという新たな課題を抽出した。そして、本願発明者らは、電流集中の起こりやすい、メサ構造におけるｎ電極６に近い側の端部に高抵抗層８なるものを形成して、ｎ型層３の抵抗が電流分布に与える影響を小さくして、電流を拡散させるという考えに至った。

紫外半導体発光素子１０は、高抵抗層８を設けている領域を通る電流経路の抵抗と高抵抗層８を設けていない領域を通る電流経路の抵抗との抵抗差を小さくすることが可能となり、局所的な電流集中が発生するのを抑制することが可能となる。要するに、紫外半導体発光素子１０は、高抵抗層８を設けている領域を通る電流経路の電流集中が緩和される。よって、紫外半導体発光素子１０では、発光面積を減少させずに電流集中を抑制することが可能となる。したがって、紫外半導体発光素子１０は、ｎ電極６およびｐ電極７のデザインに影響を及ぼすことなく、電流集中を抑制でき且つ発光むらを抑制することが可能なる。また、紫外半導体発光素子１０は、ｎ型層３にＡｌ組成が０．４０以上のＡｌＧａＮを用いている場合や、チップ面積が一般的な青色発光ダイオードと同様に０．３５×０．３５μｍ^２以上であっても、発光面積を減少させずに電流集中を抑制することが可能となる。

以下、本実施形態の紫外半導体発光素子１０の製造方法について説明する。

（１）基板１を反応炉に導入する工程
この工程では、例えばｃ面サファイア基板からなる基板１を準備した後、この基板１をＭＯＶＰＥ装置の反応炉内に導入する。この工程では、反応炉への基板１の導入前に、基板１に対して薬品による前処理を行うことにより、基板１の表面を清浄化することが好ましい。また、この工程では、反応炉へ基板１を導入した後、反応炉の内部の真空引きを行い、その後、高純度化された窒素ガスなどを反応炉内へ流すことによって反応炉内を窒素ガスで満たしてから、排気するようにしてもよい。これにより、この工程では、基板１を導入する際に意図せず混入した空気などの気体を排気することが可能となる。なお、基板１は、紫外半導体発光素子１０を複数形成することが可能なウェハ状態のものが好ましい。

（２）基板１を加熱して基板１の上記一表面を清浄化する工程
この工程は、反応炉内に導入された基板１の温度である基板温度を、第１規定温度まで昇温し、さらに、この第１規定温度での加熱により基板１の上記一表面を清浄化する。第１規定温度は、１２５０℃に設定している。

より具体的に説明すれば、この工程では、反応炉内の圧力を第１規定圧力に減圧した後、反応炉内を第１規定圧力に保ちながら基板温度を第１規定温度まで上昇させてから、この第１規定温度で第１規定時間の加熱を行うことにより基板１の上記一表面を清浄化する。この工程では、反応炉内へＨ₂ガスを供給した状態で基板１を加熱することにより、清浄化を効果的に行うことができる。

第１規定圧力は、１０ｋＰａ≒７６Ｔｏｒｒに設定している。第１規定温度は、１０００〜１３００℃の温度範囲で設定することが好ましく、１０５０〜１２５０℃の温度範囲で設定することが、より好ましい。第１規定時間は、１０分間に設定している。なお、第１規定圧力および第１規定時間それぞれの値は、一例であり、特に限定するものではない。

（３）バッファ層２を形成する工程
この工程は、III族の構成元素の原料ガスとＶ族の構成元素の原料ガスとを供給することによってＡｌ_yＧａ_1-yＮ（０＜ｙ≦１）層からなるバッファ層２を形成する工程である。ここにおいて、各原料ガスそれぞれのキャリアガスとしては、例えば、Ｈ₂ガスを採用することが好ましい。

この工程では、例えば、反応炉内の圧力を第２規定圧力に保ちながら基板温度を第２規定温度（所定の成長温度）に保持した状態で、Ａｌ_yＧａ_1-yＮ（０＜ｙ≦１）層のIII族の原料ガスおよびＶ族の原料ガスを反応炉内へ供給開始して、バッファ層２を形成する。この工程では、第２規定圧力を第１規定圧力と同じ１０ｋＰａとし、第２規定温度を第１規定温度と同じ１２５０℃としている。なお、第２規定圧力および第２規定温度それぞれの値は、一例であり、特に限定するものではない。

この工程では、例えば、Ａｌ_yＧａ_1-yＮ（０＜ｙ≦１）層のＡｌの組成であるｙを１とする場合、つまり、バッファ層２をＡｌＮ層とする場合、例えば、III族の原料ガスとしてのトリメチルアルミニウム（trimethyl aluminum：ＴＭＡｌ）と、Ｖ族の原料ガスとしてのＮＨ₃とを反応炉内へ供給する。この場合には、例えば、ＴＭＡｌの流量を標準状態で０．０５Ｌ／ｍｉｎ（５０ＳＣＣＭ）に設定し、且つ、ＮＨ₃の流量を標準状態で０．０５Ｌ／ｍｉｎ（５０ＳＣＣＭ）に設定してから、ＴＭＡｌとＮＨ₃とを反応炉内へ同時に供給開始して単結晶のＡｌＮ層からなるバッファ層２を成長させればよい。

また、この工程では、Ａｌ_yＧａ_1-yＮ（０＜ｙ≦１）層のＡｌの組成であるｙを１未満とする場合、III族の原料ガスとしてのＴＭＡｌおよびトリメチルガリウム（trimethyl gallium：ＴＭＧａ）と、Ｖ族の原料ガスとしてのＮＨ₃とを反応炉内へ供給すればよい。この場合には、Ａｌの組成であるｙが所望の値（０＜ｙ＜１）となるようにIII族の原料ガスにおけるＴＭＡｌのモル比（〔ＴＭＡｌ〕／｛〔ＴＭＡｌ〕＋〔ＴＭＧａ〕｝）などを設定すればよい。

（４）ｎ型層３を形成する工程
この工程は、基板１の上記一表面側にｎ型層３を形成する工程である。なお、基板１の上記一表面上にバッファ層２が形成されている場合、この工程は、バッファ層２上にｎ型層３を形成する工程である。

この工程では、例えば、反応炉内の圧力を第３規定圧力に保ちながら基板温度を第３規定温度（所定の成長温度）に保持した状態で、ｎ型Ａｌ_zＧａ_1-zＮ（０＜ｚ≦１）層のIII族の原料ガス、Ｖ族の原料ガスおよびｎ型導電性を付与する不純物の原料ガスを反応炉内へ供給開始して、ｎ型層３を形成する。この工程では、第３規定圧力を第１規定圧力と同じ１０ｋＰａとし、第３規定温度を１２００℃としている。なお、第３規定圧力および第３規定温度それぞれの値は、一例であり、特に限定するものではない。

この工程では、Ａｌの原料ガスとしてＴＭＡｌ、Ｇａの原料ガスとしてＴＭＧａ、Ｎの原料ガスとしてＮＨ₃、ｎ型導電性を付与する不純物であるＳｉの原料ガスとしてテトラエチルシラン（tetraethylsilane：ＴＥＳｉ）を用いている。また、各原料ガスを輸送するためのキャリアガスとしては、Ｈ₂ガスを用いている。ここで、ＴＥＳｉの流量は、標準状態で０．０００９Ｌ／ｍｉｎ（０．９ＳＣＣＭ）としている。また、Ａｌの組成が所望の値（例えば、０．５５）となるようにIII族の原料ガスにおけるＴＭＡｌのモル比（〔ＴＭＡｌ〕／｛〔ＴＭＡｌ〕＋〔ＴＭＧａ〕｝）を設定している。なお、各原料ガスは特に限定するものではなく、例えば、Ｇａの原料としてトリエチルガリウム（triethyl gallium：ＴＥＧａ）、Ｎの原料ガスとしてヒドラジン誘導体、Ｓｉの原料としてモノシラン（ＳｉＨ₄）を用いてもよい。また、各原料ガスそれぞれの流量は、一例であり、特に限定するものではない。

（５）発光層４を形成する工程
この工程は、ｎ型層３上に発光層４を形成する工程である。

この工程では、例えば、反応炉内の圧力を第４規定圧力に保ちながら基板温度を第４規定温度（所定の成長温度）に保持した状態で、III族の原料ガスおよびＶ族の原料ガスを反応炉内へ供給開始して、発光層４を形成する。この工程では、第４規定圧力を第１規定圧力と同じ１０ｋＰａとし、第４規定温度を第３規定温度と同じ１２００℃としている。なお、第４規定圧力および第４規定温度それぞれの値は、一例であり、特に限定するものではない。

この工程では、一例として、発光層４の井戸層がＡｌ_0.40Ｇａ_0.60Ｎ層となり、障壁層がＡｌ_0.55Ｇａ_0.45Ｎ層となるように井戸層および障壁層それぞれの成長条件を設定している。なお、井戸層および障壁層それぞれの組成比は、特に限定するものではない。この工程では、井戸層および障壁層それぞれの所望の組成比に基づいて、井戸層および障壁層それぞれの成長条件を設定すればよい。

この工程では、Ａｌの原料ガスとしてＴＭＡｌ、Ｇａの原料ガスとしてＴＭＧａ、Ｎの原料ガスとしてＮＨ₃を用い、各原料ガスを輸送するためのキャリアガスとしてＨ₂ガスを用いている。ここで、発光層４の井戸層の成長条件については、所望の組成比が得られるように、III族の原料ガスにおけるＴＭＡｌのモル比（〔ＴＭＡｌ〕／｛〔ＴＭＡｌ〕＋〔ＴＭＧａ〕｝）を設定している。また、この工程では、井戸層の成長条件における上記モル比を、障壁層の成長条件における上記モル比よりも小さく設定している。なお、本実施形態の紫外半導体発光素子１０では、障壁層に不純物をドーピングしていないが、これに限らず、障壁層の結晶品質が劣化しない程度の濃度でＳｉなどの不純物をドーピングしてもよい。ここで、Ｓｉの原料ガスとしては、例えば、ＴＥＳｉを用いることができる。各原料ガスは、特に限定するものではなく、例えば、Ｇａの原料としてＴＥＧａ、Ｎの原料ガスとしてヒドラジン誘導体、Ｓｉの原料としてＳｉＨ₄を用いてもよい。また、各原料ガスそれぞれの流量は、一例であり、特に限定するものではない。

（６）ｐ型層５の第１のｐ型窒化物半導体層を形成する工程
この工程は、発光層４上に電子ブロック層となる第１のｐ型窒化物半導体層を形成する工程である。

この工程では、例えば、反応炉内の圧力を第５規定圧力に保ちながら基板温度を第５規定温度（所定の成長温度）に保持した状態で、III族の原料ガスおよびＶ族の原料ガスを反応炉内へ供給開始して、第１のｐ型窒化物半導体層を形成する。この工程では、第５規定圧力を第１規定圧力と同じ１０ｋＰａとし、第５規定温度を１０５０℃としている。なお、第５規定圧力および第５規定温度それぞれの値は、一例であり、特に限定するものではない。

この工程では、Ａｌの原料ガスとしてＴＭＡｌ、Ｇａの原料ガスとしてＴＭＧａ、Ｎの原料ガスとしてＮＨ₃、ｐ型導電性に寄与する不純物であるＭｇの原料ガスとしてビスシクロペンタジエニルマグネシウム（Ｃｐ₂Ｍｇ）を用い、各原料ガスを輸送するためのキャリアガスとしてＨ₂ガスを用いている。ここで、Ａｌの組成が所望の値（例えば、０．９５）となるようにIII族の原料ガスにおけるＴＭＡｌのモル比（〔ＴＭＡｌ〕／｛〔ＴＭＡｌ〕＋〔ＴＭＧａ〕｝）を設定している。各原料ガスは、特に限定するものではなく、例えば、Ｇａの原料としてＴＥＧａ、Ｎの原料ガスとしてヒドラジン誘導体を用いてもよい。Ｃｐ₂Ｍｇの流量は、標準状態で０．０２Ｌ／ｍｉｎ（２０ＳＣＣＭ）としている。各原料ガスの流量は、特に限定するものではない。

（７）ｐ型層５の第２のｐ型窒化物半導体層を形成する工程
この工程は、第１のｐ型窒化物半導体層上に第２のｐ型窒化物半導体層を形成する工程である。なお、第１のｐ型窒化物半導体層を設けていない場合には、発光層４上に第２のｐ型窒化物半導体層を形成する工程となる。

この工程では、例えば、反応炉内の圧力を第６規定圧力に保ちながら基板温度を第６規定温度（所定の成長温度）に保持した状態で、III族の原料ガスおよびＶ族の原料ガスを反応炉内へ供給開始して、第２のｐ型窒化物半導体層を形成する。この工程では、第６規定圧力を第１規定圧力と同じ１０ｋＰａとし、第６規定温度を１０５０℃としている。なお、第６規定圧力および第６規定温度それぞれの値は、一例であり、特に限定するものではない。

この工程では、Ａｌの原料ガスとしてＴＭＡｌ、Ｇａの原料ガスとしてＴＭＧａ、Ｎの原料ガスとしてＮＨ₃、ｐ型導電性を付与する不純物であるＭｇの原料ガスとしてＣｐ₂Ｍｇを用い、各原料ガスを輸送するためのキャリアガスとしてはＨ₂ガスを用いている。ここで、Ａｌの組成が所望の値（例えば、０．５５）となるようにIII族の原料ガスにおけるＴＭＡｌのモル比（〔ＴＭＡｌ〕／｛〔ＴＭＡｌ〕＋〔ＴＭＧａ〕｝）を設定している。Ａｌの組成がｎ型層３におけるＡｌの組成と同じ場合には、ｎ型層３の成長条件と同じモル比に設定することができる。Ｃｐ₂Ｍｇの流量は、標準状態で０．０２Ｌ／ｍｉｎ（２０ＳＣＣＭ）としている。各原料ガスの流量は、特に限定するものではない。

（８）ｐ型層５の第３のｐ型窒化物半導体層を形成する工程
この工程は、第２のｐ型窒化物半導体層上にｐ型コンタクト層となる第３のｐ型窒化物半導体層を形成する工程である。

この工程では、例えば、反応炉内の圧力を第７規定圧力に保ちながら基板温度を第７規定温度（所定の成長温度）に保持した状態で、III族の原料ガスおよびＶ族の原料ガスを反応炉内へ供給開始して、第３のｐ型窒化物半導体層を形成する。この工程では、第７規定圧力を第１規定圧力と同じ１０ｋＰａとし、第７規定温度を１０５０℃としている。なお、第７規定圧力および第７規定温度それぞれの値は、一例であり、特に限定するものではない。

この工程では、Ｇａの原料ガスとしてＴＭＧａ、Ｎの原料ガスとしてＮＨ₃、ｐ型導電性を付与する不純物であるＭｇの原料ガスとして、Ｃｐ₂Ｍｇを用い、各原料ガスを輸送するためのキャリアガスとしてＨ₂ガスを用いている。なお、第３のｐ型窒化物半導体層の成長条件は、基本的に第２のｐ型窒化物半導体層の成長条件と同じであり、ＴＭＡｌの供給を停止している点が異なる。Ｃｐ₂Ｍｇの流量は、標準状態で０．０２Ｌ／ｍｉｎ（２０ＳＣＣＭ）としているが、一例であり、特に限定するものではない。

（１）の工程においてＭＯＶＰＥ装置の反応炉内に基板１を導入した後、（８）の工程が終了するまでは、ＭＯＶＰＥ装置の反応炉内で連続的に結晶成長を行う。そして、ｐ型層５の成長が終わった後、基板温度を室温付近まで降温させ、ｎ型層３と発光層４とｐ型層５との積層膜が形成されている基板１をＭＯＶＰＥ装置から取り出す。要するに、本実施形態の紫外半導体発光素子１０の製造方法では、ｎ型層３と発光層４とｐ型層５との積層膜を、ＭＯＶＰＥ法により形成している。ｎ型層３と発光層４とｐ型層５との積層膜は、ＭＯＶＰＥ法に限らず、ＭＢＥ法や、ＨＶＰＥ法などにより形成してもよい。なお、本実施形態の紫外半導体発光素子１０の製造方法では、（４）〜（８）の全ての工程を合わせて第１工程と称する。

（９）ｐ型不純物を活性化するためのアニールを行う工程
この工程は、ｐ型層５をアニールすることにより、ｐ型層５のｐ型不純物を活性化する工程である。この工程では、アニール装置のアニール炉内において所定のアニール温度で所定のアニール時間だけ保持することにより、ｐ型層５のｐ型不純物を活性化する。ここでは、アニール温度を７５０℃、アニール時間を１０分に設定してあるが、これらの値は一例であり、特に限定するものではない。アニール装置としては、例えば、ランプアニール装置、電気炉アニール装置などを採用することができる。

（１０）メサ構造を形成する工程〔第２工程〕
この工程では、フォトリソグラフィ技術およびエッチング技術を利用してメサ構造を形成する。具体的には、まず、ｐ型層５の表面においてメサ構造の上面に対応する領域上に、フォトリソグラフィ技術を利用してレジスト層（以下、第１のレジスト層と称する）を形成する。この工程では、第１のレジスト層を形成した後、ｎ型層３と発光層４とｐ型層５との積層膜の面内の一部を、第１のレジスト層をマスクとして、ｐ型層５の表面側からｎ型層３の厚み方向の途中までエッチングすることによってメサ構造を形成し、その後、第１のレジスト層を除去する。積層膜のエッチングは、例えば、反応性イオンエッチングにより行うことができる。なお、メサ構造の面積および形状は特に限定するものではない。

（１１）ｎ電極６の元になる第１電極層を形成する工程〔第３工程〕
この工程では、ｎ型層３の露出表面３ａ上にｎ電極６の元になる第１電極層を形成する。

より具体的に説明すれば、この工程では、まず、基板１の上記一表面側においてｎ電極６の形成予定領域（ｎ型層３の露出表面３ａの一部）のみが露出するようにパターニングされたレジスト層（以下、第２のレジスト層と称する）を形成する。この工程では、第２のレジスト層を形成した後、基板１の上記一表面側に第１電極層を例えば電子ビーム蒸着法により成膜してから、リフトオフを行うことにより、第２のレジスト層および第２のレジスト層上の不要膜を除去する。

第１電極層は、例えば、膜厚が２０ｎｍのＴｉ膜と膜厚が１００ｎｍのＡｌ膜と膜厚が２０ｎｍのＴｉ膜と膜厚が２００ｎｍのＡｕ膜との積層膜とすることができる。第１電極層の構成および各膜厚は、一例であり、特に限定するものではない。また、第１電極層の成膜方法は、特に限定するものではない。

（１２）ｎ電極６を形成する工程〔第４工程〕
この工程では、第１電極層とｎ型層３とを熱処理することでｎ電極６を形成する。

より具体的に説明すれば、この工程では、第１電極層とｎ型層３との接触がオーミック接触となるように、熱処理を行う。熱処理としては、例えば、Ｎ₂ガス雰囲気中でのＲＴＡ（Rapid Thermal Annealing）処理が好ましい。ＲＴＡ処理の条件は、例えば、熱処理温度を９００℃、熱処理時間を１分とすればよい。熱処理の条件は、特に限定するものではない。

（１３）高抵抗層８を形成する工程〔第５工程〕
この工程では、ｐ型層５上に高抵抗層８を形成する。高抵抗層８の形成方法は、高抵抗層８の材料などの違いによって適宜変更すればよい。

（１３−１）高抵抗層８を金属層により構成する場合の高抵抗層８の形成方法
この場合には、まず、高抵抗層８の元になる金属材料層を形成する第１ステップを行う。第１ステップでは、基板１の上記一表面側における高抵抗層８の形成予定領域（ｐ型層５の表面の一部）のみが露出するようにパターニングされたレジスト層（以下、第３のレジスト層と称する）を形成する。第１ステップでは、第３のレジスト層を形成した後、高抵抗層８の元になる金属材料層を電子ビーム蒸着法により成膜し、リフトオフを行うことにより第３のレジスト層および当該第３のレジスト層上の不要膜（不要な金属膜）を除去する。金属材料層は、例えば、膜厚が２０ｎｍのＮｉ膜と膜厚が１０ｎｍのＡｕ膜との積層膜とすることができる。金属材料層の成膜方法や成膜条件は、限定するものではない。

この場合では、第１ステップの後、金属材料層を熱処理することで高抵抗層８を形成する第２ステップを行う。第２ステップでは、金属材料層とｐ型層５との接触がオーミック接触となるように、金属材料層を熱処理する。熱処理の条件は、例えば、雰囲気をＮ_２ガス雰囲気、熱処理温度を例えば７００℃、熱処理時間を例えば１０分とすればよい。熱処理の条件は、特に限定するものではない。ただし、第２ステップにおける熱処理温度と、後述の第７工程における熱処理温度とは異ならせるのが好ましい。

この工程では、金属材料層の材料としてＮｉとＡｕを用いたが、それら以外の金属を採用してもよい。

（１３−２）高抵抗層８を導電性酸化物層により構成する場合の高抵抗層８の形成方法
この場合は、第１ステップ、第２ステップとも高抵抗層８を金属層により構成する場合と略同じである。第１ステップでは、第３のレジスト層を形成した後、高抵抗層８の元になる導電性酸化物層を、例えばＯ_２ガスアシストの電子ビーム蒸着法により形成し、その後、第３のレジスト層を除去する。導電性酸化物層は、例えば、ＩＴＯ層、ＡＺＯ層、ＧＺＯ層、ＩＺＯ層などにより構成することができる。

第２ステップでは、導電性酸化物層を熱処理することで高抵抗層８を形成する。この第２ステップでは、導電性酸化物層とｐ型層５との接触がオーミック接触となるように、導電性酸化物層を熱処理する。熱処理の条件は、例えば、雰囲気をＮ_２ガスとＯ_２ガスとの混合ガス雰囲気（例えば、Ｎ_２ガスとＯ_２ガスとの体積比を９５：５）、熱処理温度を５００℃、熱処理時間を５分とすればよい。熱処理の条件は、特に限定するものではない。ただし、第２ステップにおける熱処理温度と、後述の第７工程における熱処理温度とは異ならせるのが好ましい。

（１３−３）高抵抗層８をIII族窒化物半導体層により構成する場合の高抵抗層８の形成方法
（１３−３−１）フォトリソグラフィ技術およびエッチング技術を利用して高抵抗層８をパターニングする場合
この場合は、上述の（８）の工程の後に、ｐ型層５上にIII族窒化物半導体層からなる高抵抗層８をＭＯＶＰＥ装置の反応炉内で形成する第１ステップを行い（図２（ａ））、その後、フォトリソグラフィ技術およびエッチング技術を利用して高抵抗層８をパターニングする第２ステップを行う（図２（ｂ））。III族窒化物半導体層は、例えば、ｐ型ＧａＮ層である。

第１ステップでは、反応炉内の圧力を第８規定圧力に保ちながら基板温度を第８規定温度に保持した状態で、III族の原料ガスおよびＶ族の原料ガスを反応炉内へ供給開始して、III族窒化物半導体層を形成する。ここでは、第８規定圧力を第１規定圧力と同じ１０ｋＰａとし、第８規定温度を１０５０℃としている。なお、第８規定圧力および第８規定温度それぞれの値は、一例であり、特に限定するものではない。

この第１ステップでは、Ｇａの原料ガスとしてＴＭＧａ、Ｎの原料ガスとしてＮＨ₃、ｐ型導電性を付与する不純物であるＭｇの原料ガスとして、Ｃｐ₂Ｍｇを用い、各原料ガスを輸送するためのキャリアガスとしてＨ₂ガスを用いている。高抵抗層８の成長条件は、基本的に第３のｐ型窒化物半導体層の成長条件と同じであり、高抵抗層８をｐ型層５の第３のｐ型窒化物半導体層よりも高抵抗とするために、Ｃｐ₂Ｍｇの流量を少なくしている点が異なる。Ｃｐ₂Ｍｇの流量は、標準状態で０．０１５Ｌ／ｍｉｎ（１５ＳＣＣＭ）としているが、一例であり、特に限定するものではない。なお、III族窒化物半導体層は、ｐ型ＧａＮ層に限らず、ｐ型ＩｎＧａＮ層、ｐ型ＡｌＧａＮ層、ｐ型ＩｎＡｌＧａＮ層などでもよい。

第１ステップの後、基板温度を室温付近まで降温させ、ｎ型層３と発光層４とｐ型層５と高抵抗層８との積層膜が形成されている基板１をＭＯＶＰＥ装置から取り出す。

第２ステップでは、フォトリソグラフィ技術を利用して、高抵抗層８のうち残す領域に重なる部位以外が開口されたレジスト層（以下、第４のレジスト層と称する）を形成する。第２ステップでは、第４のレジスト層をマスクとして、高抵抗層８のうち第４のレジスト層に覆われていない領域をエッチング除去し、その後、第４のレジスト層を除去する。

（１３−３−２）選択成長法を利用して高抵抗層８を形成する場合
この場合は、ｐ型層５の表面における高抵抗層８の形成予定領域以外を覆うマスク層９を形成する第１ステップ（図３（ａ））と、ｐ型層５の表面にｐ型のIII族窒化物半導体層からなる高抵抗層８を選択成長させる第２ステップ（図３（ｂ））と、マスク層９を除去する第３ステップとを備える（図３（ｃ））。

第１ステップでは、ｐ型層５の表面に選択成長用のマスク層９の元になるＳｉＯ_２膜を、例えば、ＰＥＣＶＤ法により形成する。第１ステップでは、フォトリソグラフィ技術を利用して、ＳｉＯ_２膜のうち高抵抗層８の形成予定領域に重なる部位が開口されたレジスト層（以下、第５のレジスト層と称する）を形成する。第１ステップでは、第５のレジスト層をマスクとしてＳｉＯ_２膜の露出部位を、ＢＨＦ（バッファードフッ酸）を用いたウェットエッチングにより除去することでパターニングされたＳｉＯ２膜からなるマスク層９を形成し、その後、第５のレジスト層を除去する。なお、ＳｉＯ_２膜の形成方法は、ＰＥＣＶＤ法に限らず、他のＣＶＤ法などを採用することができる。また、マスク層９の材料は、ＳｉＯ_２に限らない。

第２ステップでは、基板１の上記一表面側の最表層にマスク層９が形成された基板１を再びＭＯＶＰＥ装置の反応炉に導入し、ｐ型層５の露出表面上にIII族窒化物半導体層からなる高抵抗層８を選択成長させる。III族窒化物半導体層は、例えば、ｐ型ＧａＮ層である。

第２ステップでは、反応炉内の圧力を第９規定圧力に保ちながら基板温度を第９規定温度に保持した状態で、III族の原料ガスおよびＶ族の原料ガスを反応炉内へ供給開始して、III族窒化物半導体層を形成する。ここでは、第９規定圧力を第１規定圧力と同じ１０ｋＰａとし、第９規定温度を１０５０℃としている。なお、第９規定圧力および第９規定温度それぞれの値は、一例であり、特に限定するものではない。

この第２ステップでは、Ｇａの原料ガスとしてＴＭＧａ、Ｎの原料ガスとしてＮＨ₃、ｐ型導電性を付与する不純物であるＭｇの原料ガスとして、Ｃｐ₂Ｍｇを用い、各原料ガスを輸送するためのキャリアガスとしてＨ₂ガスを用いている。高抵抗層８の成長条件は、基本的に第３のｐ型窒化物半導体層の成長条件と同じであり、高抵抗層８をｐ型層５の第３のｐ型窒化物半導体層よりも高抵抗とするために、Ｃｐ₂Ｍｇの流量を少なくしている点が異なる。Ｃｐ₂Ｍｇの流量は、標準状態で０．０１５Ｌ／ｍｉｎ（１５ＳＣＣＭ）としているが、一例であり、特に限定するものではない。なお、III族窒化物半導体層は、ｐ型ＧａＮ層に限らず、ｐ型ＩｎＧａＮ層、ｐ型ＡｌＧａＮ層、ｐ型ＩｎＡｌＧａＮ層などでもよい。

第２ステップでは、ｎ型層３、発光層４、ｐ型層５および高抵抗層８の積層構造を有する基板１をＭＯＶＰＥ装置の反応炉から取り出す。

第３ステップでは、マスク層９をウェットエッチングにより、エッチング除去する。マスク層９の材料が例えばＳｉＯ_２であれば、エッチャントとしてＢＨＦ（バッファードフッ酸）を用いることができる。

選択成長法を利用して高抵抗層８を形成する場合には、フォトリソグラフィ技術およびエッチング技術を利用して高抵抗層８をパターニングする場合に比べて、ｐ型層５のエッチングダメージを低減することが可能となる。

（１４）ｐ電極７の元になる第２電極層を形成する工程〔第６工程〕
この工程では、ｐ型層５の表面上にｐ電極７の元になる第２電極層を形成する。

より具体的に説明すれば、この工程では、まず、基板１の上記一表面側においてｐ電極７の形成予定領域（ｐ型層５の表面の一部）のみが露出するようにパターニングされたレジスト層（以下、第６のレジスト層と称する）を形成する。この工程では、第６のレジスト層を形成した後、基板１の上記一表面側に第２電極層を例えば電子ビーム蒸着法により成膜してから、リフトオフを行うことにより、第６のレジスト層および第６のレジスト層上の不要膜を除去する。

第２電極層は、例えば、膜厚が２０ｎｍのＮｉ膜と膜厚が１０ｎｍのＡｕ膜との積層膜とすることができる。第２電極層の構成および各膜厚は、一例であり、特に限定するものではない。また、第２電極層の材料は、特に限定するものではない。また、第２電極層の成膜方法は、特に限定するものではない。

（１５）ｐ電極７を形成する工程〔第７工程〕
この工程では、第２電極層とｐ型層５とを熱処理することでｐ電極７を形成する。

より具体的に説明すれば、この工程では、第２電極層とｐ型層５との接触がオーミック接触となるように、熱処理を行う。熱処理を行う。熱処理の条件は、例えば、雰囲気をＮ_２ガス雰囲気、熱処理温度を例えば５００℃、熱処理時間を例えば１０分とすればよい。熱処理の条件は、特に限定するものではない。本実施形態の紫外半導体発光素子１０の製造方法では、ｐ電極７の元になる第２電極層と高抵抗層８の元になる金属材料層とを同じ構成とする場合、それぞれの熱処理温度を異ならせることで、ｐ電極７と高抵抗層８との抵抗を異ならせることができる。これは、熱処理温度の違いにより合金形成の態様が変わりオーミック抵抗が変化するためであると推考される。

（１６）第１パッドおよび第２パッドを形成する工程
この工程では、フォトリソグラフィ技術および薄膜形成技術を利用して第１パッドおよび第２パッドを形成する。薄膜形成技術としては、例えば、電子ビーム蒸着法などを採用することができる。

この工程が終了することにより、紫外半導体発光素子１０が複数形成されたウェハが完成する。要するに、上述の（１）〜（１６）の工程を順次行うことにより、紫外半導体発光素子１０が複数形成されたウェハが完成する。

（１７）ウェハから個々の紫外半導体発光素子に分割する工程
この工程は、ダイシング工程であり、ウェハをダイシングソーなどによって裁断することで、個々の紫外半導体発光素子１０に分割する。これにより、１枚のウェハから複数の紫外半導体発光素子１０を得ることができる。紫外半導体発光素子１０のチップサイズとしては、例えば、３５０μｍ□や１ｍｍ□などが挙げられるが、特に限定するものではない。

上述の紫外半導体発光素子１０の製造方法は、ｎ電極６を形成する工程と、高抵抗層８を形成する工程と、ｐ電極７を形成する工程との順序を、これらの各工程の熱処理温度などを考慮して変更してもよい。

以上説明した本実施形態の紫外半導体発光素子１０の製造方法は、基板１を準備した後に、上述の第１工程〜第７工程を備える。第１工程は、基板１の上記一表面側にｎ型層３、発光層４およびｐ型層５を順次積層する工程である。第２工程は、ｎ型層３と発光層４とｐ型層５との積層膜の面内の一部をｎ型層３の厚み方向の途中までエッチングすることでメサ構造を形成する工程である。第３工程は、ｎ型層３の露出表面３ａ上にｎ電極６の元になる第１電極層を形成する工程である。第４工程は、第１電極層とｎ型層３とを熱処理することでｎ電極６を形成する工程である。第５工程は、ｐ型層５上に高抵抗層８を形成する工程である。第６工程は、ｐ型層５と高抵抗層８上にｐ電極７の元になる第２電極層を形成する工程である。第７工程は、第２電極層とｐ型層５とを熱処理することでｐ電極７を形成する工程である。

紫外半導体発光素子１０の製造方法は、第１工程〜第７工程を備えることにより、発光面積を減少させずに電流集中を抑制することが可能な紫外半導体発光素子１０を提供することが可能となる。

紫外半導体発光素子１０の製造方法では、第５工程が、高抵抗層８の元になる金属材料層を形成する第１ステップと、この金属材料層を熱処理することで高抵抗層８を形成する第２ステップとを備え、第２ステップにおける熱処理温度と、第７工程における熱処理温度とが異ならせることができる。これにより、紫外半導体発光素子１０の製造方法では、金属材料層と第２電極層とで同じ材料を採用することが可能となる。

（実施形態２）
以下では、本実施形態の紫外半導体発光素子１０について図４に基づいて説明する。

本実施形態の紫外半導体発光素子１０は、高抵抗層８の配置が実施形態１の紫外半導体発光素子１０とは相違する。なお、実施形態１と同様の構成要素については、同様の符号を付して説明を省略する。

本実施形態の紫外半導体発光素子１０における高抵抗層８は、ｎ電極６からの距離が遠くなるほど抵抗が小さい。その具体例として、高抵抗層８は、ｐ型層５の表面に複数形成されており、ｎ電極６からの距離が遠い高抵抗層８ほど抵抗が小さくなっている。図４は、３つの高抵抗層８が形成されている例である。以下の説明では、説明の便宜上、３つの高抵抗層８について、ｎ電極６からの距離が近い順に、高抵抗層８_１、高抵抗層８_２、高抵抗層８_３と称することもある。なお、高抵抗層８の数は、３つに限定するものではなく、複数であればよい。

本実施形態の紫外半導体発光素子１０では、抵抗で比較すれば、〔高抵抗層８_１〕＞〔高抵抗層８_２〕＞〔高抵抗層８_３〕となっている。

本実施形態の紫外半導体発光素子１０は、高抵抗層８に関して、ｎ電極６からの距離が遠くなるほど抵抗が小さくなっているので、実施形態１の紫外半導体発光素子１０に比べて、電流集中をより抑制できて電流の均一化を図れ且つ発光むらをより抑制することが可能なる。

本実施形態の紫外半導体発光素子１０の製造方法は、実施形態１で説明した紫外半導体発光素子１０の製造方法と略同じであり、高抵抗層８を形成する工程を高抵抗層８の数に合わせた回数だけ繰り返す点などが相違する。

具体的は、実施形態１において説明した「（１３−１）高抵抗層８を金属層により構成する場合の高抵抗層８の形成方法」により高抵抗層８を形成する工程を上記回数だけ繰り返す。ここで、本実施形態の紫外半導体発光素子１０の製造方法では、複数の高抵抗層８に関して、金属材料層の構成を同じとし、抵抗の高い順、つまり、高抵抗層８_１、高抵抗層８_２、高抵抗層８_３の順に形成するようにし、各高抵抗層８_１，８_２，８_３の形成領域および各熱処理温度を互いに異ならせる。高抵抗層８_１、高抵抗層８_２および高抵抗層８_３それぞれを形成する際の熱処理温度は、例えば、７００℃、６５０℃および６００℃とすることができる。各熱処理温度は、各高抵抗層８_１，８_２，８_３それぞれとｐ型層５とのオーミック接触が得られる温度範囲で互いに異ならせる必要がある。なお、本実施形態の紫外半導体発光素子１０の製造方法では、各高抵抗層８_１，８_２，８_３それぞれを形成する際の熱処理温度を同じに設定しているが、熱処理時間を異ならせてもよい。

（実施形態３）
以下では、本実施形態の紫外半導体発光素子１０について図５に基づいて説明する。

本実施形態の紫外半導体発光素子１０は、高抵抗層８の配置が実施形態１の紫外半導体発光素子１０とは相違する。なお、実施形態１と同様の構成要素については、同様の符号を付して説明を省略する。

本実施形態の紫外半導体発光素子１０における高抵抗層８は、ｎ電極６からの距離が遠くなるほど抵抗が小さい。その具体例として、紫外半導体発光素子１０は、高抵抗層８が、ｐ型層５の表面に複数形成されており、ｎ電極６からの距離が遠い高抵抗層８ほどｐ型層５に対する接触面積（つまり、ｐ型層５に対する占有率）が小さくなっている。これにより、紫外半導体発光素子１０は、実施形態１の紫外半導体発光素子１０に比べて、電流集中をより抑制できて電流の均一化を図れ且つ発光むらをより抑制することが可能なる。

本実施形態の紫外半導体発光素子１０の製造方法は、実施形態２の紫外半導体発光素子１０と製造方法と同様であり、各高抵抗層８それぞれを形成する工程において第３のレジスト層を形成するフォトリソグラフィ工程で用いるフォトマスクを適宜変更すればよい。

また、本実施形態の紫外半導体発光素子１０では、複数の高抵抗層８に関して、隣り合う高抵抗層８同士を離間させてあるので、実施形態２のように隣り合う高抵抗層８同士が接するような構造に比べて、製造時の歩留まりの向上を図ることが可能となる。

（実施形態４）
以下では、本実施形態の紫外半導体発光素子１０について図６に基づいて説明する。

本実施形態の紫外半導体発光素子１０は、高抵抗層８の配置が実施形態１の紫外半導体発光素子１０とは相違する。なお、実施形態１と同様の構成要素については、同様の符号を付して説明を省略する。

本実施形態の紫外半導体発光素子１０における高抵抗層８は、ｎ電極６からの距離が遠くなるほど抵抗が小さい。その具体例として、紫外半導体発光素子１０は、高抵抗層８が、ｐ型層５の表面に複数形成されており、ｎ電極６からの距離が遠い高抵抗層８ほど膜厚が小さくなっている。これにより、紫外半導体発光素子１０は、実施形態１の紫外半導体発光素子１０に比べて、電流集中をより抑制できて電流の均一化を図れ且つ発光むらをより抑制することが可能なる。

本実施形態の紫外半導体発光素子１０の製造方法は、実施形態２の紫外半導体発光素子１０と製造方法と同様であり、各高抵抗層８それぞれを形成する工程において第１ステップで形成する金属材料層の膜厚を互いに異ならせればよい。また、第１ステップにおいて、第３のレジスト層を形成するフォトリソグラフィ工程で用いるフォトマスクを適宜変更すればよい。

上述の各実施形態の紫外半導体発光素子１０は、発光層４の発光波長を紫外線の波長域において適宜設定することができるので、照明用途、水銀ランプや、エキシマランプなどの紫外光源の代替光源として用いることが可能となる。

１ 基板
３ ｎ型層
３ａ 露出表面
４ 発光層
５ ｐ型層
６ ｎ電極
７ ｐ電極
８ 高抵抗層
９ マスク層
１０ 紫外半導体発光素子

Claims (9)

1. 基板の一表面側におけるｎ型層と発光層とｐ型層との積層膜がメサ構造を有し、前記基板の前記一表面側で前記ｎ型層の露出表面に設けられたｎ電極と、前記基板の前記一表面側で前記ｐ型層の表面側に設けられたｐ電極とを備えた紫外半導体発光素子であって、前記ｐ電極が、前記ｐ型層を面状に覆うように形成され、前記ｐ型層もしくは前記ｐ電極よりも高抵抗の高抵抗層が、前記ｐ型層の表面において前記ｎ電極に近い側で前記ｎ電極における前記ｐ型層側の形状に沿った形状に形成されてなることを特徴とする紫外半導体発光素子。
2. 前記高抵抗層は、前記ｎ電極からの距離が遠くなるほど抵抗が小さいことを特徴とする請求項１記載の紫外半導体発光素子。
3. 前記高抵抗層は、前記ｐ型層の前記表面に複数形成されており、前記ｎ電極からの距離が遠い前記高抵抗層ほど前記ｐ型層に対する接触面積が小さいことを特徴とする請求項２記載の紫外半導体発光素子。
4. 前記高抵抗層は、前記ｐ型層の前記表面に複数形成されており、前記ｎ電極からの距離が遠い前記高抵抗層ほど膜厚が小さいことを特徴とする請求項２記載の紫外半導体発光素子。
5. 前記高抵抗層は、ｐ型のIII族窒化物半導体層からなり、前記ｐ型層よりも高抵抗であることを特徴とする請求項１乃至４のいずれか１項に記載の紫外半導体発光素子。
6. 前記高抵抗層は、金属層もしくは導電性酸化物層からなり、前記ｐ電極よりも高抵抗であることを特徴とする請求項１乃至４のいずれか１項に記載の紫外半導体発光素子。
7. 請求項１乃至６のいずれか１項に記載の紫外半導体発光素子の製造方法であって、前記基板を準備した後に、前記基板の一表面側に前記ｎ型層、前記発光層および前記ｐ型層を順次積層する第１工程と、前記ｎ型層と前記発光層と前記ｐ型層との積層膜の面内の一部を前記ｎ型層の厚み方向の途中までエッチングすることでメサ構造を形成する第２工程と、前記ｎ型層の前記露出表面上に前記ｎ電極の元になる第１電極層を形成する第３工程と、前記第１電極層と前記ｎ型層とを熱処理することで前記ｎ電極を形成する第４工程と、前記ｐ型層上に高抵抗層を形成する第５工程と、前記ｐ型層と前記高抵抗層上に前記ｐ電極の元になる第２電極層を形成する第６工程と、前記第２電極層と前記ｐ型層とを熱処理することで前記ｐ電極を形成する第７工程とを備えることを特徴とする紫外半導体発光素子の製造方法。
8. 前記第５工程は、前記高抵抗層の元になる金属材料層を形成する第１ステップと、前記前記金属材料層を熱処理することで前記高抵抗層を形成する第２ステップとを備え、前記第２ステップにおける熱処理温度と、前記第７工程における熱処理温度とが異なることを特徴とする請求項７記載の紫外半導体発光素子の製造方法。
9. 前記第５工程は、前記ｐ型層の表面における前記高抵抗層の形成予定領域以外を覆うマスク層を形成する第１ステップと、前記ｐ型層の表面にｐ型のIII族窒化物半導体層からなる前記高抵抗層を選択成長させる第２ステップと、前記マスク層を除去する第３ステップとを備えることを特徴とする請求項７記載の紫外半導体発光素子の製造方法。

Images