JP2014078760A

JP2014078760A - マルチチップモジュール

Info

Publication number: JP2014078760A
Application number: JP2014018546A
Authority: JP
Inventors: Masateru Koide; 正輝小出
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2014-02-03
Filing date: 2014-02-03
Publication date: 2014-05-01

Abstract

【課題】マルチチップモジュールにおいて、ＬＳＩチップ間の間隔を狭小化する。
【解決手段】マルチチップモジュールは、パッケージ基板と、前記パッケージ基板上に配置され、前記パッケージ基板と電気的に接続された複数のチップと、前記チップの前記パッケージ基板側の反対側に配置される配線基板と、を備え、前記配線基板は、前記複数のチップのうち２つのチップそれぞれに形成されたビア穴とハンダバンプとを介して、前記２つのチップ間を電気的に接続する配線パターンを有する。
【選択図】図１

Description

本件は、マルチチップモジュールに関する。

異なる製造プロセスで製造されたシリコンチップを、基板上に複数個搭載したマルチチップモジュール（ＭＣＭ：multi chip module）と呼ばれる半導体チップモジュールが、従来から存在している。このマルチチップモジュールでは、シリコンチップとして、むき出しの状態のベアチップが用いられており、各ベアチップをセラミックやビルドアップ基板等に形成した配線で接続している（例えば、特許文献１参照）。

特開平６−２８３６６１号公報特開２００１−９４０３３号公報

しかしながら、上記特許文献１では、上述のようにチップ間の接合をセラミックやビルドアップ基板等で行うことから、それらの配線仕様により生じるチャネルエリア確保のため、チップ間の間隔を大きくとる必要があった。

また、チップ間の間隔を大きくすることで配線長が伸びるため、チップ（特にＬＳＩ）間における高速な伝送が難しくなるおそれがあった。また、配線長が伸びると、ＬＳＩのドライバはＬＳＩ内部のものとは別仕様のものとなるため、ドライバが大きくなり、ＬＳＩ自体も大きくなるおそれがあった。更に、多数のチャネルを基板に入れ込むことについても配線仕様上制限があった。

これに対し、最近では、配線が微細な基板（ビルドアップ基板）も開発されている（例えば、特許文献２参照）が、当該基板の製造には専用プロセスや専用設備が必要となるため、コストアップを招くおそれがあった。

そこで本件は上記の課題に鑑みてなされたものであり、チップ間の間隔を狭小化することが可能なマルチチップモジュールを提供することを目的とする。

本明細書に記載のマルチチップモジュールは、パッケージ基板と、前記パッケージ基板上に配置され、前記パッケージ基板と電気的に接続された複数のチップと、前記チップの前記パッケージ基板側の反対側に配置される配線基板と、を備え、前記配線基板は、前記複数のチップのうち２つのチップそれぞれに形成されたビア穴とハンダバンプとを介して、前記２つのチップ間を電気的に接続する配線パターンを有するマルチチップモジュールである。

本明細書に記載のマルチチップモジュールは、パッケージ基板と、前記パッケージ基板上に配置され、前記パッケージ基板と電気的に接続された複数のチップと、前記チップの前記パッケージ基板側の反対側に配置される配線基板と、を備え、前記配線基板は、前記複数のチップのうち前記配線基板側の面が同一の平面にある２つのチップ間を電気的に接続する配線パターンを有するマルチチップモジュールである。

本明細書に記載のマルチチップモジュールは、チップ間の間隔を狭小化することができるという効果を奏する。

一実施形態に係るマルチチップモジュールを模式的に示す断面図である。ＬＳＩチップの配置を示す平面図である。シリコンインタポーザの一部を拡大して示す図である。マルチチップモジュールの製造方法を説明するための図（その１）である。マルチチップモジュールの製造方法を説明するための図（その２）である。マルチチップモジュールの製造方法を説明するための図（その３）である。

以下、マルチチップモジュール及びマルチチップモジュールの製造方法の一実施形態について、図１〜図６に基づいて詳細に説明する。図１には、一実施形態にかかるマルチチップモジュール１００の断面図が模式的に示されている。この図１に示すように、マルチチップモジュール１００は、マザーボード２００に対して、ハンダバンプ２１０を介して、固定されている。

マルチチップモジュール１００は、パッケージ基板１０と、チップとしての４つのＬＳＩチップ３０Ａ〜３０Ｄ（ＬＳＩチップ３０Ｃ，３０Ｄについては、図２参照）と、配線基板としてのシリコンインタポーザ２０と、ヒートスプレッダ５０と、を備える。

パッケージ基板１０は、ビルドアップ基板とも呼ばれている。このパッケージ基板１０は、コア基板と呼ばれる例えば４層の配線層を形成した基板の、表面及び裏面にそれぞれ１層から３層の配線層を形成した多層基板である。パッケージ基板１０に形成された配線は、マザーボード２００とＬＳＩチップ３０Ａ〜３０Ｄとを接続するものである。基板の材料としては、例えば、エポキシ樹脂やポリイミドなどが用いられてもよく、セラミックでもよい。また、配線の材料としては、例えば、銅が用いられている。

ＬＳＩチップ３０Ａ〜３０Ｄは、シリコンウエハから成るチップ形成部材に薄膜３１を形成し、当該薄膜３１に回路パターンを形成したものである。なお、以下においては、ＬＳＩチップ３０Ａ〜３０Ｄの薄膜３１を、薄膜回路３１と呼ぶものとする。ＬＳＩチップ３０Ａ〜３０Ｄは、ハンダバンプ１４０を介して、パッケージ基板１０上に固定されている。ハンダバンプ１４０の周辺、すなわち、ＬＳＩチップ３０Ａ〜３０Ｄとパッケージ基板１０との間の隙間は、樹脂（アンダーフィル材）３８により封止されている。

図２は、ＬＳＩチップ３０Ａ〜３０Ｄとシリコンインタポーザ２０の位置関係を模式的に示す図である。この図２に示すように、ＬＳＩチップ３０Ａ〜３０Ｄは、それぞれが近接して配置されている。ＬＳＩチップ３０Ａ〜３０Ｄそれぞれの、他の３つの各ＬＳＩチップと接近している角部近傍の領域には、ビア穴３２が複数貫通形成（図１参照）されている。これらビア穴３２の配置間隔は、例えば、５０μｍ程度となっている。またビア穴３２には、銅などの金属によりメッキ（穴埋め）がされている。ビア穴３２の上端部には、パッド１４４が設けられている。このパッド１４４の上側には、ハンダバンプ２８が設けられる。

シリコンインタポーザ２０は、図１及び図２を総合すると分かるように、ＬＳＩチップ３０Ａ〜３０Ｄのビア穴３２が存在する領域を覆うことが可能な程度の大きさ（例えば１０ｍｍ×１０ｍｍ）を有している。シリコンインタポーザ２０は、シリコン基板と、当該シリコン基板上に積層された絶縁層とを有し、当該絶縁層には、半導体露光装置等の半導体製造装置を用いて配線パターンが形成されている。図３は、シリコンインタポーザ２０の拡大図であり、上記配線パターンが、符合「２６ａ」を付して示されている。配線パターン２６ａは、ＬＳＩチップ３０Ａと、ＬＳＩチップ３０Ｂ，３０Ｄとの間を接続し、ＬＳＩチップ３０Ｃと、ＬＳＩチップ３０Ｂ，３０Ｄとの間を接続する。

図１に戻り、ヒートスプレッダ５０は、熱伝導用接合材（ＴＩＭ：Thermal Injection Material）４０を間に介在させて、ＬＳＩチップ３０Ａ〜３０Ｄ、及びシリコンインタポーザ２０の上面を覆うように設けられている。ヒートスプレッダ５０は、例えば銅などの金属を材料とし、ＬＳＩチップ３０Ａ〜３０Ｄにおいて発生した熱を放散する機能を有している。

以上のように構成されるマルチチップモジュール１００では、パッケージ基板１０と電気的に接続されたＬＳＩチップ３０Ａ〜３０Ｄが、シリコンインタポーザ２０の配線パターン２６ａにより接続される。また、ＬＳＩチップ３０Ａ〜３０Ｄが有する薄膜回路３１とシリコンインタポーザ２０の配線パターン２６ａが、ビア穴３２を介して電気的に接続されている。したがって、ＬＳＩチップ３０Ａ〜３０Ｄそれぞれは、パッケージ基板１０との電気的な接続を確保しつつ、他のＬＳＩチップとのシリコンインタポーザ２０を介した電気的な接続が可能となっている。

次に、マルチチップモジュール１００の製造方法について、図４〜図６に基づいて説明する。

まず、図４（ａ）〜図４（ｅ）に沿って、最終的にＬＳＩチップ３０Ａ〜３０Ｄとなる、チップ構成部材３０’を製造する。このチップ構成部材３０’の製造においては、図４（ａ）に示すように、所望の厚さ（図１のＬＳＩチップ３０Ａ〜３０Ｄ以上の厚さ）のシリコンウエハＷを用意する。そして、図４（ｂ）に示すように、エッチングにより、最終的にビア穴３２となる穴１３２を形成する。次いで、図４（ｃ）に示すように、シリコンウエハＷの穴１３２を銅などの金属によりメッキして穴埋めし、その後、薄膜回路３１を形成する。この薄膜回路３１の形成においては、半導体製造装置（半導体露光装置など）が用いられる。次いで、図４（ｄ）に示すように、薄膜回路３１上に信号用パッド１３８を銅などの金属をメッキして形成する。この図４（ｄ）が終了した段階で（又はそれ以前に）、シリコンウエハＷは、所望の大きさにダイシングしておく必要がある。このダイシング後のものが、チップ構成部材３０’となる。次いで、図４（ｅ）に示すように、チップ構成部材３０’の信号用パッド１３８上にハンダバンプ１４０を形成する。なお、図４（ｅ）のハンダバンプ１４０形成後に、シリコンウエハＷをダイシングすることとしても良い。

次に、図５（ａ）に示すように、複数（ここでは４つ）のチップ構成部材３０’を、図２に示すＬＳＩチップ３０Ａ〜３０Ｄと同一の配置で、例えば１ｍｍの間隔を空けてパッケージ基板１０上に実装する。この実装においては、パッケージ基板１０上にチップ構成部材３０’を載置して、加圧・加熱することで、ハンダバンプ１４０を介したチップ構成部材３０’のパッケージ基板１０への固定を行う。なお、図５（ａ）では、チップ構成部材３０’ごとに、ハンダバンプ１４０の大きさが異なっているものとする。この固定が終了した後、パッケージ基板１０とチップ構成部材３０’との間の隙間に、樹脂（アンダーフィル材）３８を流し込む。

次いで、図５（ｂ）に示すように、チップ構成部材３０’の全てを一括研磨し、チップ構成部材３０’の上面の平面出しを行う。この平面出しでは、穴１３２がシリコンウエハＷを貫通する程度に研磨を行う。シリコンウエハＷを貫通した穴１３２は、ビア穴３２となる。

次いで、図５（ｃ）に示すように、チップ構成部材３０’上面のビア穴３２が存在している位置に、パッド１４４を複数形成する。このように、パッド１４４が形成された段階で、ＬＳＩチップ３０Ａ〜３０Ｄが、パッケージ基板１０上で組み上がることとなる。なお、パッド１４４については、チップ構成部材３０’の上面に形成しなくても良い。この場合、図５（ｂ）の状態で、ＬＳＩチップ３０Ａ〜３０Ｄが組み上がっていることになる。

次いで、図６（ａ）に示すように、パッド１４４の上にハンダバンプ２８を形成する。そして、図６（ｂ）に示すように、ハンダバンプ２８の上にシリコンインタポーザ２０を配置して、加圧・加熱をすることで、シリコンインタボーザ２０とハンダバンプ２８との間を接着する。その後は、図１に示すように、熱伝導用接合材（ＴＩＭ）４０、ヒートスプレッダ５０をＬＳＩチップ３０Ａ〜３０Ｄ及びシリコンインタポーザ２０の上側に設けることで、マルチチップモジュール１００の製造が完了する。

以上、詳細に説明したように、本実施形態によると、パッケージ基板１０と電気的に接続されたＬＳＩチップ３０Ａ〜３０Ｄが、パッケージ基板１０とは反対側に配置されたシリコンインタポーザ２０の配線パターン２６ａにより接続されている。そして、ＬＳＩチップ３０Ａ〜３０Ｄは、パッケージ基板１０側の面に薄膜回路３１を有しており、その薄膜回路３１とシリコンインタポーザ２０の配線パターン２６ａが、ＬＳＩチップに貫通形成されたビア穴３２を介して、電気的に接続されている。これにより、ＬＳＩチップ３０Ａ〜３０Ｄそれぞれは、パッケージ基板１０との電気的な接続を確保しつつ、他のＬＳＩチップとのシリコンインタポーザ２０を介した電気的な接続が可能である。また、シリコンインタポーザ２０は、パッケージ基板１０とは別に製造することができることから、配線パターン２６ａを微細パターンとすることができる。これにより、配線パターン２６ａの短縮化が可能となり、ひいてはＬＳＩチップ間の間隔を狭めることができる。したがって、本実施形態では、４つのＬＳＩチップを１つの擬似的な大型のＬＳＩチップとして取り扱うことが可能となる。

また、本実施形態では、配線仕様によるチャネルエリア確保の必要がないので、チップ間の間隔を狭くすることができる。更に、チップ間の間隔を狭くすることで配線長を短くすることができるため、ＬＳＩチップ間における高速な伝送が可能である。また、配線長の短縮化により、ＬＳＩのドライバをＬＳＩ内部のものと同一仕様とすることができるため、ＬＳＩ自体の小型化や低消費電力化も図ることができる。

また、本実施形態では、小さなＬＳＩチップの集合により、擬似的に大きなＬＳＩチップを実現している。したがって、大型のＬＳＩチップを製造する際に用いられる高性能な半導体露光装置などの半導体製造装置や、大型のマスクを用意する必要が無い。このため、所望の性能のマルチチップモジュールを、低コストで製造することができる。

また、本実施形態では、配線パターン２６ａは、半導体製造装置により製造されたパターンであるため、配線パターン２６ａの配線間隔をより狭く設定することができる。これにより、ＬＳＩチップ間の間隔をより狭く設定することができる。

また、本実施形態では、複数のＬＳＩチップ３０Ａ〜３０Ｄのうちの少なくとも１つが他のチップと厚さが異なっていても、ＬＳＩチップ３０Ａ〜３０Ｄのシリコンインタポーザ２０が設けられる面の高さを面一に設定できる。これにより、シリコンインタポーザ２０によるＬＳＩチップ間の電気的な接続を精度良く行うことができる。また、ＬＳＩチップとして、種々の厚さのＬＳＩチップを同一のパッケージ基板１０上に配置することができる。

また、本実施形態では、薄膜回路３１をパッケージ基板１０に対向させてパッケージ基板１０上に複数のチップ構成部材３０’を配置し、チップ構成部材３０’のパッケージ基板１０とは反対側の面を研磨して面一にし、ＬＳＩチップを形成する。そして、ＬＳＩチップの研磨した面にシリコンインタポーザ２０を実装して、当該シリコンインタポーザ２０が有する配線パターン２６ａにより各チップ間を接続する。したがって、ＬＳＩチップの厚さの違い等による影響を受けることなく、シリコンインタポーザ２０によるＬＳＩチップ間の電気的な接続を精度良く行うことができる。

また、本実施形態では、ＬＳＩチップ３０Ａ〜３０Ｄは、マトリクス状に配列された４つのチップを含み、４つのチップの全てが近接する部分近傍において、シリコンインタポーザ２０の配線パターン２６ａにより接続されている。したがって、各ＬＳＩチップ間を効率良く接続することができる。

また、パッケージ基板１０は、マザーボード２００とＬＳＩチップ３０Ａ〜３０Ｄとを接続する配線のみを有していれば良いので、平易な配線仕様で済み、低コスト化が可能となる。

なお、上記実施形態では、ＬＳＩチップ３０Ａの下側のハンダバンプと、ＬＳＩチップ３０Ｂの下側のハンダバンプとの高さを異ならせ、ＬＳＩチップ３０Ａ，３０Ｂの厚さを異ならせる場合について説明した。しかしながら、これに限られるものではなく、ＬＳＩチップ３０Ａ，３０Ｂの厚さを同一にする場合には、ハンダバンプを同一高さにすることとしても良い。

また、上記実施形態では、図４（ｂ）の穴１３２がシリコンウエハＷを貫通していない場合について説明したが、これに限らず、穴１３２は貫通していても良い。

なお、上記実施形態では、ＬＳＩチップが４つ設けられた場合について説明したが、これに限らず、ＬＳＩチップは任意の数（複数）設けることとしても良い。

また、上記実施形態では、チップとして、ＬＳＩチップを用いることとしたが、これに限らず、その他のチップを用いることとしても良い。また、上記実施形態では、配線基板としてシリコンインタポーザを用いることとしたが、これに限らず、シリコン以外の基板を用いても良い。たとえば、５０μｍ程度のピッチで配線を形成することができるのであれば、ポリイミド等の薄膜基板を用いることとしても良い。

上述した実施形態は本発明の好適な実施の例である。但し、これに限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変形実施可能である。

１０パッケージ基板
２０シリコンインタポーザ（配線基板）
２６ａ配線パターン
３０Ａ〜３０Ｄチップ（ＬＳＩチップ）
３０’ チップ構成部材
３１薄膜回路（回路）
３２ビア穴
１００マルチチップモジュール

Claims

パッケージ基板と、
前記パッケージ基板上に配置され、前記パッケージ基板と電気的に接続された複数のチップと、
前記チップの前記パッケージ基板側の反対側に配置される配線基板と、を備え、
前記配線基板は、前記複数のチップのうち２つのチップそれぞれに形成されたビア穴とハンダバンプとを介して、前記２つのチップ間を電気的に接続する配線パターンを有することを特徴とするマルチチップモジュール。
前記配線パターンは、前記２つのチップそれぞれに形成されたｎ個のビア穴とｎ個のハンダバンプとを介して、前記２つのチップ間を電気的に接続するｎ本の配線の配線パターンであることを特徴とする請求項１記載のマルチチップモジュール。
前記２つのチップは、前記パッケージ基板側に回路をそれぞれ有し、
前記２つのチップそれぞれの前記回路と前記配線パターンとは、前記ｎ個のビア穴と前記ｎ個のハンダバンプとを介して電気的に接続されることを特徴とする請求項２記載のマルチチップモジュール。
パッケージ基板と、
前記パッケージ基板上に配置され、前記パッケージ基板と電気的に接続された複数のチップと、
前記チップの前記パッケージ基板側の反対側に配置される配線基板と、を備え、
前記配線基板は、前記複数のチップのうち前記配線基板側の面が同一の平面にある２つのチップ間を電気的に接続する配線パターンを有することを特徴とするマルチチップモジュール。
前記２つのチップは、前記パッケージ基板側に回路をそれぞれ有し、
前記２つのチップそれぞれの前記回路と前記配線パターンとは、前記２つのチップそれぞれに形成されたビア穴とハンダバンプとを介して電気的に接続されることを特徴とする請求項４記載のマルチチップモジュール。