JP2008187050A

JP2008187050A - システムインパッケージ装置

Info

Publication number: JP2008187050A
Application number: JP2007020013A
Authority: JP
Inventors: Yukihiro Urakawa; 幸宏浦川
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2007-01-30
Filing date: 2007-01-30
Publication date: 2008-08-14

Abstract

【課題】チップの端子数の増加に対応可能なＳＩＰを提供する。
【解決手段】本発明の例に係るシステムインパッケージ装置は、パッケージ基板１１と、パッケージ基板１１の一面側に配置される外部端子１２と、パッケージ基板１１の他面側に並んで配置される第１及び第２チップ１３，１４と、第１及び第２チップ１３，１４上に跨って配置され、第１及び第２チップ１３，１４の表面の一部のみを覆う第３チップ１５と、第１及び第２チップ１３，１４と第３チップ１５との間に配置されるバンプ１６とを備える。第１及び第２チップ１３，１４は、第３チップ１５を介して信号のやりとりを行う。
【選択図】図２

Description

本発明は、システムインパッケージ装置に関する。

近年、システムの高性能と低コストとの両立を図るため、１つのパッケージ内にシステムを形成するＳＩＰ(system in package)が開発されている（例えば、特許文献１を参照）。

ＳＩＰの場合、１つのパッケージ内に複数のチップが形成されるため、これら複数のチップを接続するための配線技術が重要になる。

ＳＩＰには、複数のチップを並列に配置し、これらのチップをボンディングワイヤにより接続する並列タイプと、複数のチップを積み重ね、これらのチップをバンプにより接続する積み重ねタイプとがある。

並列タイプの場合、システムの高性能化に伴ってチップの端子数が増加すると、パッケージ内で複数のチップを互いに接続できなくなる欠点がある。

これに対し、積み重ねタイプの場合、直径が１００μｍ以下のマイクロバンプを使用することにより、チップの端子数が増加しても、複数のチップの接続を十分に確保できる。

しかし、積み重ねタイプでは、その構造上、パッケージにヒートスプレッダーを付加することが難しい。
特開２００１−２４１５０号公報

本発明は、並列タイプシステムインパッケージ装置において、チップの端子数の増加に対応可能な構造、及び、放熱性に優れた構造を提案する。

本発明の例に係るシステムインパッケージ装置は、パッケージ基板と、パッケージ基板の一面側に配置される外部端子と、パッケージ基板の他面側に並んで配置される第１及び第２チップと、第１及び第２チップ上に跨って配置され、第１及び第２チップの表面の一部のみを覆う第３チップと、第１及び第２チップと第３チップとの間に配置されるバンプとを備え、第１及び第２チップは、第３チップを介して信号のやりとりを行う。

本発明の例に係るシステムインパッケージ装置は、ヒートスプレッダーと、ヒートスプレッダーの一面側の縁に沿って配置されるパッケージ基板と、パッケージ基板上に配置される外部端子と、ヒートスプレッダーの一面側の中央に並んで配置される第１及び第２チップと、第１及び第２チップ上に跨って配置され、第１及び第２チップの表面の一部のみを覆う第３チップと、第１及び第２チップと第３チップとの間に配置されるバンプとを備え、第１及び第２チップは、第３チップを介して信号のやりとりを行う。

本発明によれば、並列タイプシステムインパッケージ装置において、チップの端子数の増加に対応可能な構造、及び、放熱性に優れた構造を実現できる。

以下、図面を参照しながら、本発明の例を実施するための最良の形態について詳細に説明する。

１．概要
本発明は、並列に配置された２つのチップ（第１及び第２チップ）を配線チップ（第３チップ）により互いに接続する、という構造を提案する。

具体的には、配線チップは、２つのチップ上に跨がり、かつ、２つのチップの表面の一部のみを覆って配置される。また、２つのチップと配線チップとは、バンプにより互いに接続される。

これにより、システムの高性能化に伴ってチップの端子数が増加しても、パッケージ内で２つのチップの接続を確保できる。また、配線チップは、２つのチップの表面を完全に覆うことがないため、２つのチップとパッケージの外部端子との接続も確保できる。

また、ヒートスプレッダーの一面側の縁に沿ってパッケージ基板を配置し、かつ、ヒートスプレッダーの中央に並んで２つのチップを配置する構造を採用すれば、放熱性の向上にも貢献できる。

ここで、チップの表面とは、素子又は導電層が形成される面のことをいい、チップの裏面とは、素子及び導電層のいずれも形成されない面のことをいうものとする。

２．実施の形態
次に、最良と思われるいくつかの実施の形態について説明する。

(1) 第１実施の形態
A. 構造
図１は、第１実施の形態に係るシステムインパッケージ装置を示している。図２は、図１のＩＩ−ＩＩ線に沿う断面図である。

パッケージ基板１１の一面側には、アレイ状の複数の外部端子１２が配置される。本例では、複数の外部端子１２をバンプとしているが、これに限られず、例えば、ピン、パッドなどであってもよい。

パッケージ基板１１の他面側には、互いに並んで配置される２つのＬＳＩチップ１３，１４が配置される。ＬＳＩチップ１３は、例えば、ロジックチップ、ＬＳＩチップ１４は、例えば、メモリチップである。ＬＳＩチップ１３，１４の裏面は、接着剤によりパッケージ基板１１の他面に結合される。

ＬＳＩチップ１３，１４上には、これらＬＳＩチップ１３，１４を跨いで配線チップ１５が配置される。配線チップ１５は、ＬＳＩチップ１３，１４を接続する導電層を有する。

これにより、ＬＳＩチップ１３，１４は、配線チップ１５を介して信号のやりとりを行う。ここで、配線チップ１５は、例えば、ＬＳＩチップ１３，１４を接続する導電層のみを有している。

また、配線チップ１５は、ＬＳＩチップ１３，１４の表面の一部のみを覆う。この構造を実現するには、例えば、配線チップ１５の表面の面積を、ＬＳＩチップ１３，１４の表面の合計の面積よりも小さくすればよい。

これにより、ＬＳＩチップ１３，１４とパッケージの外部端子１２との接続が確保される。即ち、ＬＳＩチップ１３，１４は、ボンディングワイヤ１７、導電層１８及び導電線１９を介して、複数の外部端子１２に接続される。

ＬＳＩチップ１３，１４と配線チップ１５との間には、アレイ状の複数のバンプ（例えば、直径が１００μｍ以下のマイクロバンプ）１６が配置される。

配線チップ１５は、ＬＳＩチップ１３，１４に対してフリップチップボンディングされるため、ＬＳＩチップ１３，１４の表面と配線チップ１５の表面とは互いに対向する形となる。

これにより、システムの高性能化に伴ってチップの端子数が増加しても、パッケージ内でＬＳＩチップ１３，１４の接続を確保できる。

B. 変形例
図３は、第１実施の形態の変形例に係るシステムインパッケージ装置を示している。図３のシステムインパッケージ装置の平面図は、図１と同じであるため、ここでは、省略する。

この変形例の特徴は、図１及び図２の配線チップ１５に代えて、バス及びバスコントローラを有するＬＳＩチップ（バスブリッジ）２１を使用した点にある。その他については、図１及び図２と同じである。

ＬＳＩチップ２１は、ＬＳＩチップ１３，１４上に、これらを跨いで配置される。ＬＳＩチップ２１は、ＬＳＩチップ１３，１４を接続するバスと、ＬＳＩチップ１３，１４の接続を制御するバスコントローラとを有する。

また、ＬＳＩチップ２１は、ＬＳＩチップ１３，１４の表面の一部のみを覆う。この構造を実現するには、例えば、ＬＳＩチップ２１の表面の面積を、ＬＳＩチップ１３，１４の表面の合計の面積よりも小さくすればよい。

C. まとめ
第１実施の形態によれば、並列タイプシステムインパッケージ装置において、チップの端子数の増加に対応可能な構造を実現できる。

(2) 第２実施の形態
A. 構造
図４は、第２実施の形態に係るシステムインパッケージ装置を示している。図５は、図４のＶ−Ｖ線に沿う断面図である。

パッケージ基板２０Ａ，２０Ｂは、ヒートスプレッダー３１の一面側の縁に沿って配置される。パッケージ基板２０Ｂ上には、アレイ状の複数の外部端子１２が配置される。本例では、複数の外部端子１２をバンプとしているが、これに限られず、例えば、ピン、パッドなどであってもよい。

パッケージ基板２０Ｂのサイズは、パッケージ基板２０Ａのサイズよりも小さくなっており、ヒートスプレッダー３１の上部からみて、パッケージ基板２０Ａの一部が露出している。この部分は、ボンディング部となる。

ボンディング部には、導電層１８が配置され、導電層１８は、導電線１９を介して外部端子１２に接続される。

ＬＳＩチップ１３，１４は、ヒートスプレッダー３１の一面側の中央に並んで配置される。ＬＳＩチップ１３は、例えば、ロジックチップ、ＬＳＩチップ１４は、例えば、メモリチップである。ＬＳＩチップ１３，１４の裏面は、接着剤によりパッケージ基板１１の他面に結合される。

しかも、ＬＳＩチップ１３，１４にヒートスプレッダー３１を直接接触させることができるため、放熱性の向上に貢献できる。

B. 変形例
図６は、第２実施の形態の変形例に係るシステムインパッケージ装置を示している。図６のシステムインパッケージ装置の平面図は、図４と同じであるため、ここでは、省略する。

この変形例の特徴は、図４及び図５の配線チップ１５に代えて、バス及びバスコントローラを有するＬＳＩチップ（バスブリッジ）２１を使用した点にある。その他については、図４及び図５と同じである。

C. まとめ
第２実施の形態によれば、並列タイプシステムインパッケージ装置において、チップの端子数の増加に対応可能な構造、及び、放熱性に優れた構造を同時に実現できる。

３．適用例
本発明の例は、メモリシステムに適用できる。

例えば、図１乃至図６におけるＬＳＩチップ１３をロジックチップとし、ＬＳＩチップ１４をメモリチップとすれば、本発明の例に係るシステムインパッケージ装置を搭載したＰＤＡ(personal digital assistance)などの電子機器を製作できる。この場合、パッケージ内にマイコンチップを搭載してもよい。

また、本発明の例は、ロジックシステムに適用できる。

例えば、図１乃至図６における配線チップ１５又はＬＳＩチップ２１内に、インターフェイス回路を形成する。この場合、ＬＳＩチップ１３，１４に対する信号の入出力は、配線チップ１５内又はＬＳＩチップ２１内のインターフェイス回路を介して行う。

例えば、図７及び図８に示す構造の場合には、ＬＳＩチップ（ロジックチップ）１３は、配線チップ１５内のインターフェイス回路、ＬＳＩチップ１４内の導電線２２、ボンディングワイヤ１７、導電層１８及び導電線１９を介して、複数の外部端子１２のうちの１つに接続される。

また、図９及び図１０に示す構造の場合には、ＬＳＩチップ（ロジックチップ）１３は、配線チップ１５内のインターフェイス回路、配線チップ１５内のスルーホール２１、配線チップ１５の裏面の導電層２２、ボンディングワイヤ１７、導電層１８及び導電線１９を介して、複数の外部端子１２のうちの１つに接続される。

４．むすび
本発明によれば、並列タイプシステムインパッケージ装置において、チップの端子数の増加に対応可能な構造、及び、放熱性に優れた構造を実現できる。

本発明の例は、上述の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で、各構成要素を変形して具体化できる。また、上述の実施の形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。例えば、上述の実施の形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施の形態の構成要素を適宜組み合わせてもよい。

第１実施の形態に係るＳＩＰを示す平面図。図１のＩＩ−ＩＩ線に沿う断面図。第１実施の形態の変形例に係るＳＩＰを示す平面図。第２実施の形態に係るＳＩＰを示す平面図。図４のＶ−Ｖ線に沿う断面図。第２実施の形態の変形例に係るＳＩＰを示す平面図。適用例としてのＳＩＰを示す断面図。適用例としてのＳＩＰを示す断面図。適用例としてのＳＩＰを示す断面図。適用例としてのＳＩＰを示す断面図。

符号の説明

１１，２０Ａ，２０Ｂ：パッケージ基板、１２：外部端子、１３，１４：ＬＳＩチップ、１５：配線チップ、１６：バンプ、１７：ボンディングワイヤ、１８，２２：導電層、１９：導電線、２１：スルーホール、３１：ヒートスプレッダー。

Claims

パッケージ基板と、前記パッケージ基板の一面側に配置される外部端子と、前記パッケージ基板の他面側に並んで配置される第１及び第２チップと、前記第１及び第２チップ上に跨って配置され、前記第１及び第２チップの表面の一部のみを覆う第３チップと、前記第１及び第２チップと前記第３チップとの間に配置されるバンプとを具備し、前記第１及び第２チップは、前記第３チップを介して信号のやりとりを行うことを特徴とするシステムインパッケージ装置。
ヒートスプレッダーと、前記ヒートスプレッダーの一面側の縁に沿って配置されるパッケージ基板と、前記パッケージ基板上に配置される外部端子と、前記ヒートスプレッダーの一面側の中央に並んで配置される第１及び第２チップと、前記第１及び第２チップ上に跨って配置され、前記第１及び第２チップの表面の一部のみを覆う第３チップと、前記第１及び第２チップと前記第３チップとの間に配置されるバンプとを具備し、前記第１及び第２チップは、前記第３チップを介して信号のやりとりを行うことを特徴とするシステムインパッケージ装置。
前記第３チップの表面の面積は、前記第１及び第２チップの表面の合計の面積よりも小さいことを特徴とする請求項１又は２に記載のシステムインパッケージ装置。
前記第３チップは、導電層のみを有する配線チップであることを特徴とする請求項１乃至３のいずれか１項に記載のシステムインパッケージ装置。
前記第１チップは、ロジックチップであり、前記第２チップは、メモリチップであり、前記第３チップは、前記ロジックチップと前記メモリチップとを接続するバスと、前記ロジックチップと前記メモリチップとの接続を制御するバスコントローラとを有することを特徴とする請求項１乃至４のいずれか１項に記載のシステムインパッケージ装置。