CN103165556B - 半导体器件、半导体器件制造方法以及电子器件 - Google Patents

Abstract

本发明提供半导体器件、半导体器件制造方法和电子器件。所述半导体器件包括：绝缘层、设置在绝缘层内的第一半导体元件和第二半导体元件、具有比绝缘层更高的热导率并经由绝缘层围绕第一半导体元件和第二半导体元件的框以及设置在绝缘层上并包括电连接到第一半导体元件和第二半导体元件的电极的布线层。

Description

半导体器件、半导体器件制造方法以及电子器件

技术领域

本文中讨论的实施方案涉及半导体器件、半导体器件制造方法、以及使用半导体器件的电子器件。

背景技术

由于包括最近的个人数字助理等的电子设备的数字化的持续进步，已经对半导体元件(半导体芯片)要求进一步的多功能和更高的性能。为了满足这些要求，在半导体芯片制造技术方面已经提升了半导体芯片的元件和配线的尺寸的小型化的同时，在安装技术方面提升了高集成度。作为其中这样的高集成度已经被提升的例子，已经已知包括例如其中多个半导体芯片容置在一个封装件中的多芯片封装(MCP)或多芯片模块(MCM)的形式的半导体器件。

而且，在包括半导体元件的半导体器件的制造领域方面，已知使用辅助构件如补强件等的技术，该技术抑制由于用于半导体器件的材料而出现的翘曲等。

日本公开特许公报号7-007134、2004-103955、2010-141173、2003-289120、以及2009-272512为相关技术的示例。

对于这种MCP模式的半导体器件，例如，多个半导体芯片设置在由树脂等制成的绝缘层内。将包括电连接到多个半导体芯片的布线等的布线层设置在这样的绝缘层之上。

发明内容

但是，对于这种MCP模式的半导体器件，多个半导体芯片设置在由树脂等制成的绝缘层内，这可能导致其中待在这些半导体芯片运行时产生的热量未被充分向外散发的情形。在不能确保预定的散热性能的情况下，半导体器件的可靠性可能经受例如半导体芯片故障、发生损伤等。

根据本发明的一个方面，半导体器件包括绝缘层、设置在绝缘层内的第一半导体元件和第二半导体元件、具有比绝缘层更高的热导率并经由绝缘层围绕第一半导体元件和第二半导体元件的框、以及设置在绝缘层之上并包括电连接第一半导体元件和第二半导体元件的电极的布线层。

附图说明

图1是示出半导体器件的一个构造实例的图；

图2A至图2D是示出半导体器件的另一构造实例的图；

图3是根据第二实施方案的支承构件制备过程的说明图；

图4是根据第二实施方案的框和半导体芯片的一个布置过程的说明图(部分1)；

图5是根据第二实施方案的框和半导体芯片的一个布置过程的说明图(部分2)；

图6是根据第二实施方案的树脂设置过程的说明图；

图7是根据第二实施方案的背磨(backgrinding)过程的说明图；

图8是根据第二实施方案的内置芯片衬底分离过程的说明图(部分1)；

图9是根据第二实施方案的内置芯片衬底分离过程的说明图(部分2)；

图10是根据第二实施方案的布线层和散热层形成过程的说明图；

图11是根据第二实施方案的划片过程的说明图；

图12是示出另一模式的内置芯片衬底的一个实例的图(部分1)；

图13是示出另一模式的内置芯片衬底的一个实例的图(部分2)；

图14是示出另一模式的内置芯片衬底中的半导体芯片的倾斜的图；

图15是示出半导体芯片的一个布置实例的图；

图16是示出电子器件的一个构造实例的图；

图17是根据第三实施方案的框和半导体芯片的一个布置过程的说明图(部分1)；

图18是根据第三实施方案的框和半导体芯片的一个布置过程的说明图(部分2)；

图19是根据第三实施方案的树脂设置过程的说明图；

图20是根据第三实施方案的背磨过程的说明图；

图21是根据第三实施方案的内置芯片衬底分离过程的说明图(部分1)；

图22是根据第三实施方案的内置芯片衬底分离过程的说明图(部分2)；

图23是根据第三实施方案的布线层和散热层形成过程的说明图；

图24是根据第三实施方案的切割过程的说明图；

图25是示出根据第三实施方案的框的另一实例的图(部分1)；

图26是示出根据第三实施方案的框的另一实例的图(部分2)；

图27是示出根据第三实施方案的框的另一实例的图(部分3)；

图28是示出根据第三实施方案的框的另一实例的图(部分4)。

具体实施方式

首先，将描述第一实施方案。

图1为示出半导体器件的一个构造实例的图。图1示意性地示出半导体器件的一个实例的横截面。

图1中示出的半导体器件(MCP)10包括内置芯片衬底(衬底)20以及设置在内置芯片衬底20之上的布线层30。内置芯片衬底20包括树脂(绝缘层)21、半导体芯片(半导体元件)22和23、以及框24。散热层25设置在内置芯片衬底20的一个面上。布线层30包括电极31、绝缘部32、框部33、以及保护膜34。

关于内置芯片衬底20的树脂21，例如，使用环氧树脂。注意，关于树脂21，除环氧树脂之外，还可以使用例如酚树脂、三聚氰胺树脂、聚氨酯树脂、聚酰亚胺树脂等。此外，在树脂21中也可以包括非导电性填料如二氧化硅。

半导体芯片22和23平行地设置在树脂21内。半导体芯片22和23平行地设置在树脂21内，使得树脂21位于它们之间，即，半导体芯片22和23之间具有预定的间隔。半导体芯片22包括端子(电极焊垫)22a(这里示出两个端子作为示例)。半导体芯片22的电极焊垫22a从树脂21的一个面(表面)21a露出。半导体芯片23包括端子(电极焊垫)23a(这里示出两个端子作为示例)。半导体芯片23的电极焊垫23a以与半导体芯片22的电极焊垫22a相同的方式从树脂21的表面21a露出。

框24设置为围绕设置在树脂21内的半导体芯片22和23的周边的树脂21。框24设置到半导体芯片22和23的周边，使得树脂21位于半导体芯片22和框24之间以及半导体芯片23和框24之间。

关于框24，使用具有比树脂21更高的热导率的材料或者具有比树脂21更高的热导率和防潮性两者的材料。关于框24的材料，例如，使用例如铜(Cu)等的金属、例如硅(Si)等的半导体、多晶硅、或者化合物半导体。另外，关于框24的材料，例如，使用碳化硅(SiC)、氮化硅(SiN)、氧化硅(SiO)、氧氮化硅(SiON)、诸如金刚石的碳、氧化铝(AlO)或者氮化铝(AlN)。关于框24，可以使用这些材料中的单一类型的材料，或者可以使用多种类型的材料的组合。

连接到框24的散热层25设置在与树脂21的露出内置芯片衬底20的半导体芯片22的电极焊垫22a和半导体芯片23的电极焊垫23a的表面21a相对的面(背面)21b侧上。关于散热层25，以与框24相同的方式，使用具有比树脂21更高的热导率的材料或者具有比树脂21更高的热导率和防潮性两者的材料。关于散热层25，例如，使用金属、Si、多晶硅、化合物半导体、SiC、SiN、SiO、SiON、诸如金刚石的碳、AlO、AlN等。

布线层30的设置在这样的内置芯片衬底20之上的电极31包括具有预定的形状和布置并设置在例如聚酰亚胺、SiO等的绝缘部32内的通孔31a和布线31b。关于电极31，例如，可以使用例如Cu等的材料。电极31电连接到半导体芯片22的电极焊垫22a和半导体芯片23的电极焊垫23a。

框部33设置到布线层30的外周部分，并连接到内置芯片衬底20的框24以围绕包括电极31的区域。关于框部33，例如，使用与电极31相同的材料(例如，Cu)。而且，关于框部33，可以使用具有预定热导率(例如，比树脂21和绝缘部32更高的热导率)的材料或者具有预定热导率和防潮性两者的材料。例如，在形成布线层30和电极31时或在形成电极31后形成框部33。

对布线层30的表面设置保护膜34。电极31的用作半导体器件10的外部连接垫31c的部分从保护膜34露出。例如，半导体器件10经由设置到外部连接垫31c的例如焊球等的凸点安装到例如电路衬底等的另一电子部件上。

如上所述，对于半导体器件10，将框24设置为围绕设置在树脂21内的半导体芯片22和23。此外，对于半导体器件10，将散热层25设置成连接到框24。关于框24和散热层25，使用具有比树脂21更高的热导率的材料。因此，在半导体芯片22和23操作时产生的热量从树脂21传递到框24和散热层25，并从框24和散热层25有效地散发到半导体器件10的外部。与其中使用树脂21密封半导体芯片22和23而没有设置这样的框24和散热层25的构造相比，从半导体芯片22和23产生的热量更有效地散发到外部。

此外，框24和散热层25可以具有用作抑制湿气渗透到设置在树脂21内的半导体芯片22和23中的层(防潮层)的功能。可以通过设置具有设置到内置芯片衬底20的这样的功能的框24和散热层25来提高半导体器件10的防潮性。

而且，对于半导体器件10，框部33设置到布线层30的外周部分，并且该框部33设置为连接到内置芯片衬底20的框24。因此，传递到框24的热量被进一步有效地传递到布线层30的框部33并散发到外部。因此，对如上所述的内置芯片衬底20设置框24和散热层25，而且，对布线层30设置这样的框部33，因此，与没有设置这样的框部33的情况相比，实现了散热的进一步改善。

此外，该框部33可以具有用作抑制湿气渗透到布线层30或者从布线层30渗透到内置芯片衬底20的防潮层的功能。框24和散热层25设置到如上所述的内置芯片衬底20，而且，具有这样的功能的这种框部33设置到布线层30，因此，与没有设置这样的框部33的情况相比，实现了防潮性的进一步改善。

注意，半导体器件的构造不限于上述实例。图2A至图2D为示出半导体器件的另一构造实例的图。

例如，如在图2A中示出的半导体器件10a，可以将围绕设置有树脂21的半导体芯片22和23的框24设置成不设置上述的散热层25和框部33。即使在采用这样的构造的情况下，也可以通过设置框24来获得预定的散热改善的优点，此外，可以通过减小露出的树脂21的面积来获得预定的防潮性改善的优点。

此外，如在图2B中示出的半导体器件10b，可以在不设置上述散热层25的情况下设置框24和框部33。即使在采用这样的构造的情况下，也可以通过设置框24和框部33来获得预定的散热改善的优点。此外，可以通过减小露出的树脂21和绝缘层32的面积来获得预定的防潮性改善的优点。

而且，如在图2C中示出的半导体器件10c，可以在不设置上述框部33的情况下设置框24和散热层25。即使在采用这样的构造的情况下，可以通过设置框24和散热层25来获得预定的散热改善的优点，此外，可以通过减小露出的树脂21的面积来获得预定的防潮性改善的优点。

而且，如在图2D中示出的半导体器件10d，可以将散热层25设置成使得树脂21位于半导体芯片22和23之间。即使在采用这样的构造的情况下，从半导体芯片22和23产生的热量也可以经由树脂21传递到散热层25以从散热层25释放热量。

注意，对于上面的描述，尽管已经举例说明了其中两个半导体芯片22和23设置在树脂21内等的半导体器件10，但是，待设置在树脂21内的半导体芯片的数量不限于上述实例。

此外，对于上面的描述，尽管已经举例说明了具有相同高度(背面位置或厚度)的半导体芯片22和23被设置在树脂21内的情况，但是，待设置在树脂21内的半导体芯片不一定具有相同的高度。在以该方式将具有不同高度的半导体芯片设置在树脂21内的情况下，可以具有如下构造：其中，散热层25与半导体芯片中的一个半导体芯片直接接触，并且树脂21位于散热层25和另一个半导体芯片之间。

此外，对于上面的描述，尽管已经举例说明了其中半导体芯片22和23设置在树脂21内的情况，但是，除半导体芯片之外，在树脂21内也可以设置例如芯片电容器等的无源部件以及其它电子部件。

此外，在设置了内置芯片衬底20的框24和布线层30的框部33两者的情况下，框24和框部33的宽度不一定一致。即使在框24和框部33的宽度不同的情况下，也可以通过设置连接的框24和框部33在设置框24和框部33两者时获得如上所述的散热性和防潮性改善的优点。

此外，对于上面的描述，在该处设置了内置芯片衬底20的框24和布线层30的框部的情况下，这两者均被配置成被露出，但是树脂21可以设置在框24的外部，并且绝缘部32可以设置在框部33的外部。对于这样的构造，可以获得预定的散热性和防潮性改善的优点。

此外，图1以及图2A至图2D中示出的布线层30的电极31的图案为示例性的，而不限于图1以及图2A至图2D中的实例。根据待设置在树脂21内的半导体芯片和电子部件的模式和设置等采用电极31的图案。

接下来，将描述半导体器件制造方法的一个实例作为第二和第三实施方案。

首先，将描述第二实施方案。在图3至图11中将示出根据第二实施方案的半导体器件形成方法的过程的说明图。在下文中，将依次描述该过程。现在，通过将其中两个半导体芯片包括在一个半导体器件中的构造作为实例来描述半导体器件的形成方法。

图3为根据第二实施方案的支承构件制备过程的说明图。图3示意性地示出待制备的支承衬底的主要部分的横截面的实例。

对于半导体器件的形成，首先，如图3所示，制备了其中在支承衬底51上提供胶粘剂52的支承构件50。期望支承衬底51具有与待在制造半导体芯片时所使用的硅晶片相同的形状使得在下面的过程中使用与晶片加工相同的制造设备。例如，关于支承衬底51，使用具有8英寸的直径(大约200mm)和1mm的厚度的玻璃衬底。关于胶粘剂52，使用例如为热塑性树脂的热敏胶粘剂。如图3所示，这样的胶粘剂52被施加在支承衬底51上以获得支承构件50。

图4和图5为根据第二实施方案的框和半导体芯片的设置过程的说明图。图4示意性地示出在其中设置了框和半导体芯片的情况下的主要部分的横截面的示例。图5示意性地示出在其中设置有框和半导体芯片的状态下的平面的一个实例。

在制备支承构件50后，在一个面上设置有支承构件50的胶粘剂52的预定位置中分别设置框24A和半导体芯片22和23。关于框24A，使用一片板状框，其中向设置了每组半导体芯片22和23的区域中的每一个设置开口24Aa。例如，这样的板状框24A设置在支承构件50的胶粘剂52上，并且半导体芯片22和23设置在已设置的框24A的开口24Aa上，其中电极焊垫22a和23a指向胶粘剂52侧。关于半导体芯片22和23的布置，例如，使用芯片接合剂。通过胶粘剂52将框24A以及半导体芯片22和23粘附固定到支承构件50上。

注意，关于半导体芯片22和23，例如，使用具有5mm长度×3mm宽度×0.6mm厚度的尺寸的半导体芯片。例如，在设置具有6mm长度×7.5mm宽度的开口24Aa处使用由具有0.5mm至0.6mm的厚度的Cu制成的芯片。将半导体芯片22和23设置在每个开口部分24Aa的每个开口部分上，假定的是半导体芯片22和23之间的距离为0.5mm、半导体芯片22与框24A(开口部分24Aa的边缘)之间的距离以及半导体芯片23与框24A之间的距离也为0.5mm。注意，将关于半导体芯片22和23之间的距离与框24A与半导体芯片22和23之间的距离之间的关系进行描述。

以该方式，对于布置成设置框24A以及半导体芯片22和23的过程，它们距支承构件50的高度在布置之后不必严格一致。例如，如图4所示，半导体芯片22和23可以比框24A高。

图6是根据第二实施方案的树脂设置过程的说明图。图6示意性地示出在设置有树脂的状态下的主要部分的横截面的一个实例。

在框24A以及半导体芯片22和23设置并固定在支承构件50上后，使用树脂21密封框24A以及半导体芯片22和23。例如，首先，用框等围绕支承构件50的周边，并且从支承构件50上方将树脂21灌注入到其周围以超过半导体芯片22和23的高度。关于树脂21，使用热固性树脂例如环氧树脂等。可以在空气中执行树脂21的灌注。此外，为了抑制在树脂21内出现空隙(void)，可以在真空中执行树脂21的灌注。在灌注树脂21后，通过热处理使树脂21硬化。例如，在使用环氧树脂作为树脂21的情况下，热处理的温度设定为180℃。

图7为根据第二实施方案的背磨过程的说明图。图7示意性地示出已经执行了背磨的状态下的主要部分的横截面。

在将树脂21灌注到支承构件50之上并硬化后，执行背磨以使树脂21的形成面侧上的表面变平。例如，背磨的量设定为约100μm。背磨可以不仅对树脂21执行，而且可以对其中的半导体芯片22和23以及另外地对框24A执行。图7举例说明了如下情况：其中，至少对树脂21以及半导体芯片22和23已经执行了背磨，以在背磨之后将框24A以及半导体芯片22和23从树脂21露出。注意，期望的是改善散热性和防潮性，以及降低由于以该方式对准框24A的高度以及半导体芯片22和23的高度的树脂21引起的应力。

根据到目前为止的过程，在支承构件50上形成内置芯片衬底(树脂模制衬底)20A。

图8和图9为根据第二实施方案的内置芯片衬底分离过程的说明图。图8示意性地示出分离的内置芯片衬底的主要部分的横截面的一个实例。图9示意性地示出分离的内置芯片底面的平面的一个实例。

在执行了预定的背磨量后，将内置芯片衬底20A与支承构件50分离(去接合)。在使用热塑性树脂作为胶粘剂52的情况下，将内置芯片衬底20A加热至热塑性树脂的固化温度或更高的温度，例如160至170℃，从而使内置芯片衬底20A脱落以与支承构件50分离。因此，如图8和图9所示，获得内置芯片衬底20A，其中，半导体芯片22的电极焊垫22a和半导体芯片23的电极焊垫23a从树脂21的表面21a(与支承构件50接合的面)露出。

图10为根据第二实施方案的布线层和散热层的形成过程的说明图。图10示意性地示出在已经形成布线层和散热层的状态下的一个实例的主要部分的横截面。

在内置芯片衬底20A与内置芯片衬底20A的支承构件50分离之后，在其中电极焊垫22a和23a从树脂21露出的表面21a上形成布线层(重新布线层)30A。通过在表面21a上形成绝缘膜和导电膜、通过使用光刻技术图案化在绝缘部32内形成电极31和框部33、以及在最外面的表面上进一步形成保护膜34(同时保留外部连接垫31c)来获得布线层30A。

注意，关于绝缘部32(绝缘膜)的形成，例如，在使用有机材料例如聚酰亚胺树脂等作为绝缘部32的材料的情况下，可以使用涂覆方法(applicationmethod)，在使用无机材料例如SiO等的情况下，可以使用CVD(化学气相沉积)法。同时，关于电极31(导电膜)和框部33(导电膜)的形成，在使用金属材料例如Cu等作为其材料的情况下，可以使用溅射法、CVD法、镀覆法等。

在内置芯片衬底20A的与支承构件50分离的背面21b上形成散热层25A。根据其材料，使用溅射法、CVD法、电镀法等形成散热层25A。注意，散热层25A的形成可以在形成布线层30A后或形成布线层30A前执行。

图11为根据第二实施方案的切割过程的说明图。图11示意性地示出在已经执行了划片的状态下的横截面的一个实例。

在形成布线层30A和散热层25A之后，使用划片机在待分割为各个半导体器件10(MCP)的预定的位置处切割布线层30A、内置芯片衬底20A以及散热层25A。在分割时，切割上方的一个板的框24A，并且通过划片机执行切割，使得围绕每个半导体器件10中的半导体芯片22和23的框24保留。因此，如图11所示，获得半导体器件10中的每一个，其中，在包括框24(框24A)和散热层25(散热层25A)的内置芯片衬底20(内置芯片衬底20A)上形成包括框部33的布线层30(布线层30A)。

对于由此获得的半导体器件10，与在没有设置框24、散热层25、以及框部33的情况下所形成的半导体器件相比，已经证实散热效率提高了15％，并且证实在高温高湿度可靠性测试中成品率提高了20％。

注意，对于根据第二实施方案描述的过程，在将树脂21灌注到支承构件50的框24A以及半导体芯片22和23设置成如图6所示的部分上之后，可以使用刮刀等移除额外树脂21，

例如，刮刀根据图6中示出的半导体芯片22和23的高度相对于支撑构件50平行移动，并且因此，移除比半导体芯片22和23高的额外树脂21，即，根据刮刀的平行移动，将比半导体芯片22和23高的额外树脂21从支承构件50的上方推出并移除。

此外，在预先对准半导体芯片22和23以及框24A的高度的情况下，移除比半导体芯片22和23以及框24A高的额外树脂21，在框24A比半导体芯片22和23高的情况下，移除比框24A高的额外树脂21，在这些情况下，将灌注到不同的开口24Aa内的树脂21分离。

因此，在由此移除额外树脂21后，以与上述相同的方式，利用预定的温度执行热处理以使树脂21硬化。

而且，在预先对准半导体芯片22和23以及框24A的高度的情况下，使用刮刀等移除额外树脂21，并且可以省略图7中所述的背磨过程。在框24A比半导体芯片22和23高的情况下，以及在树脂21在半导体芯片22和23的背面上保留的情况下，以相同的方式，移除比框24A高的额外树脂21，并且可以省略图7中所述的背磨过程。

此外，在灌注树脂21时，除用于灌注到整个支承构件50之上的方法之外，可以采用使用分配器等将树脂21灌注到框24的开口24Aa中的每个开口的方法。

根据到目前为止的过程，通过进一步设置框24、散热层25以及框部33来形成表现出高的散热性和防潮性的半导体器件10。

顺便提及，例如，在以下的流程中形成其中不像半导体器件10一样对内置芯片衬底20设置框24的半导体器件(MCP)。具体地，对于施加胶粘剂的支承构件，将多个半导体芯片的电极焊垫面设置成面向胶粘剂侧，例如设置围绕所有半导体芯片的框，并且将树脂灌注到半导体芯片的框内。在使灌注的树脂硬化之后，为了在多个半导体芯片的电极焊垫侧上形成布线层(重新布线层)，将内置芯片衬底与支承构件分离。因此，例如，如图12和13所示，获得了其中半导体芯片202和半导体芯片203设置在树脂201内的内置芯片衬底200。

但是，在以该方式将与支承构件分离的内置芯片衬底200分离时，根据由于树脂201的先前的固化收缩而引起的应力，在与支承构件中分离的内置芯片衬底200上可能出现如图12中以箭头所示的翘曲或收缩。

此外，对于随后的布线层形成(重新布线)过程，可以执行热处理以用于形成绝缘膜或导电膜。在该情况下，由于半导体芯片202和203与树脂201之间的热膨胀系数的差异，所以在内置芯片衬底200上可能以相同的方式出现翘曲或收缩。此外，如图14所示，根据由于半导体芯片202和203之间的树脂201的量以及半导体芯片202和203的周边中的树脂201量的差异引起的应力的影响，树脂201中的半导体芯片202和203可能倾斜。注意，图14使用箭头示意性地示出由于树脂201的量的差异引起的应力水平。

尽管使用光刻技术用于形成重新布线层，但是在内置芯片衬底200包括翘曲以及半导体芯片202和203出现倾斜的情况下，待投射到内置芯片衬底200上的布线等的图案变得模糊，并且因此可能难以以高精确度执行图案化。具体地，半导体芯片202和203的倾斜成为用于形成电连接在这些部件之间的的布线(芯片间布线)的大障碍。在采用真空吸收法处理内置芯片衬底200的情况下，当在内置芯片衬底200上出现翘曲时，发生弱的吸收，这可能使内置芯片200在处理期间坠落。内置芯片衬底200的收缩也在6至12英寸的衬底中变成大的值，并且这可能使得光掩模的对准变得困难。

另一方面，对于上述的半导体器件10，在待用于形成其内置芯片衬底20A的树脂21内，除设置半导体芯片22和23之外，还设置框24A，并且在框24A的开口21Aa上设置半导体芯片22和23中的每一个。以该方式，框24A设置在内置芯片衬底20A的树脂21内，因此，树脂21的量减少，并且进一步地，框24用作用于保持内置芯片衬底20A的形状以免受由于树脂21引起的应力的功能。因此，有效抑制了内置芯片衬底20A的翘曲以及半导体芯片22和23的倾斜。结果，可以以高精确度对在内置芯片衬底20A上形成的布线层(重新布线层)30的电极31进行图案化。

根据上述内置芯片衬底20A，可以实现半导体器件10，该半导体器件10包括具有以高精确度经受图案化的电极31等的布线层30并且在散热性和防潮性方面优异。

注意，在设置例如上面的内置芯片衬底20A的框24A的情况下，例如，如接下来的图15所示，期望的是将半导体芯片22和23设置在开口24Aa内。

图15为示出半导体芯片的一个布置实例的图。图15示意性地示出包括内置芯片20A的一组半导体芯片22和23以及内置芯片衬底20A的周边中的树脂21和框24A的一部分的区域的平面。

半导体芯片22和23的布置期望地为使半导体芯片22与23之间的距离、半导体芯片22与框24A之间的距离以及半导体芯片23与框24A之间的距离中的任意一个距离等于距离d。或者，半导体芯片22和23以及框24A被设置成使得那些距离为相同值或近似值。

根据这样的布置，降低了由于半导体芯片22与23之间的树脂21、半导体芯片22与框24A之间的树脂21以及半导体芯片23与框24A之间的树脂21引起的应力(应力的不平衡)。结果，可以更有效地抑制由于树脂21引起的半导体芯片22和23的倾斜。

注意，同样地，在三个或更多个半导体芯片设置在框24A的开口24Aa上的情况下，可以通过适当地调整半导体芯片之间的距离以及半导体芯片中的每一个与框24A之间的距离来降低如上所述的应力并抑制半导体芯片的倾斜。

可以使用外部连接垫31c将由此形成的半导体器件10安装在另一个电子部件如电路衬底等上。

图16为示出电子器件的一个构造实例的图。图16示意性地示出电子器件的一个实例的横截面。

图16中示出的电子器件100包括电子部件120以及安装在电子部件120上的半导体器件10。除施加至电路衬底之外，也可以将电子部件120施加至另一MCP等。例如，将凸点(外部连接端子)如焊球110设置到已设置的外部连接垫31c以从保护膜34露出，并且将半导体器件10经由焊球110电连接到设置到电子部件120的预定连接焊垫121。

实现了包括以高精确度形成的布线层30以及在散热性和防潮性方面优异的半导体器件10的电子器件100。

接下来，将描述第三实施方案。将在图17至图24中示出根据第三实施方案的半导体器件形成方法的过程的说明图。在下文中，将依次描述该过程。现在，将其中两个半导体芯片包括在一个半导体器件中的构造作为示例来描述半导体器件的形成方法。

图17到图18为根据第三实施方案的框和半导体芯片的布置过程的说明图。图17示意性地示出在其中设置了框和半导体芯片的情况下的主要部分的横截面的示例。图18示意性地示出在其中设置有框和半导体芯片的状态下的平面的一个实例。

首先，以与上述图3相同的方式，制备其中在支承衬底51上设置胶粘剂52的支承构件50。在制备支承构件50后，在其中设置支承构件50的胶粘剂52的面上的预定位置中设置框24B、框24C、以及半导体芯片22和23中的每一个。

关于每组的半导体芯片22和23每次一个地制备框24B，并且该框24B包括其中一组半导体芯片22和23设置在内侧的开口24Ba。该框24B主要具有如下功能：在形成随后描述的内置芯片衬底20B时抑制半导体芯片22和23的倾斜；以及提高划片后获得的半导体器件10中的每一个的散热性和防潮性。

框24C具有带有开口24Ca的网格形状，在开口24Ca处，每组半导体芯片22和23以及围绕这些的框24B被设置在内侧。框24C主要具有抑制在形成内置芯片衬底20B时出现在随后描述的内置芯片衬底20B上的翘曲的功能。

例如，这些框24B和24C设置在支承构件50的胶粘剂52上，并且半导体芯片22的电极焊垫22a以及半导体芯片23的电极焊垫23a设置在框24B的每个开口24Ba上，面向胶粘剂52侧。通过胶粘剂52将框24B和框24C以及半导体芯片22和23粘附固定到支承构件50上。

注意，关于半导体芯片22和23，例如，使用具有5mm长度×3mm宽度×0.6mm厚度的尺寸的半导体芯片。关于框24B，例如，使用具有10mm长度×11.5mm宽度×0.5mm至0.6mm厚度的外部尺寸的由Cu制成的框，其中，设置具有6mm长度×7.5mm宽度的开口24Ba。关于框24C，例如，使用具有0.5mm至0.6mm厚度的由Cu制成的框，其中，设置具有12mm长度×13.5mm宽度的开口24Ca。以与距框24C2mm的间距将框24B设置在这样的框24C的开口24Ca的内侧。将半导体芯片22和23以0.5mm的间距设置在框24B的空隙24Ba的内测，假定的是半导体芯片22与框24B之间的距离以及半导体芯片23与框24B之间的距离取为0.5mm。通过以该方式在框24B与半导体芯片22和23之间设置，可以有效地抑制在形成随后描述的内置芯片衬底20B时由树脂21引起的应力所导致的半导体芯片22和23的倾斜。

关于半导体芯片22和23的设置，例如，采用芯片接合剂。可以通过首先在支承构件50上设置框24B和24C并且之后基于设置的框24B和框24C的位置信息设置半导体芯片22和23来提高半导体芯片22和23的布置精确度。

对于布置成设置框24B和24C以及半导体芯片22和23的过程，框和芯片的高度不一定必须严格一致。例如，如图17所示，半导体芯片22和23可以比框24B和24C高。

图19为根据第三实施方案的树脂设置过程的说明图。图19示意性地示出在其中设置有树脂的状态下的主要部分的横截面的一个实例。

在将框24B和24C以及半导体芯片22和23设置并固定在支承构件50上后，使用树脂21密封框24B和24C以及半导体芯片22和23。例如，首先，用框等围绕支承构件50的周边，并且从支承构件50上方将树脂21灌注到支承构件50的周围以超过半导体芯片22和23的高度。在空气或真空中执行树脂21的灌注。关于树脂21，采用环氧树脂等。在灌注树脂21之后，通过热处理使树脂21硬化。

图20为根据第三实施方案的背磨过程的说明图。图20示意性地示出已经执行了背磨的状态下的主要部分的横截面。

在将树脂21灌注到支承构件50之上并硬化之后，执行背磨以使树脂21的形成面侧上的表面变平。例如，背磨的量被设定为大约100μm。背磨可以不仅对树脂21执行，而且可以对其中的半导体芯片22和23以及另外地对其中的框24A执行。图20举例说明了如下情况：其中，至少对树脂21以及半导体芯片22和23已经执行了背磨，以从树脂21露出框24B和24C以及半导体芯片22和23。注意，期望的是提高散热性和防潮性，并且还期望降低由于以该方式对准框24Ba和24C的高度以及半导体芯片22和23的高度的树脂21引起的应力。

根据到目前为止的过程，在支承构件50上形成内置芯片衬底(树脂模制衬底)20B。

图21和图22为根据第三实施方案的内置芯片衬底分离过程的说明图。图21示意性地示出分离的内置芯片衬底的主要部分的横截面的一个实例。图22示意性地示出分离的内置芯片衬底的平面的一个实例。

在执行预定量的背磨之后，将内置芯片衬底20B与支承构件50分离。在使用热塑性树脂作为胶粘剂52的情况下，内置芯片衬底20A被加热到热塑性树脂的固化温度或更高的温度，并且脱落以与支承构件50分离。因此，如图21和图22所示，获得内置芯片衬底20B，其中，半导体芯片22的电极焊垫22a和半导体芯片23的电极焊垫23a从树脂21的表面21a露出。

对于内置芯片衬底20B，设置网格形状的框24C以及框24B，并且因此，有效地抑制内置芯片衬底20B的翘曲的出现。作为一个例子，与支承构件50分离的直径为8英寸(约200mm)的内置芯片衬底20B的翘曲为约3μm。另一方面，在没有在树脂21中设置框24B和24C的相同的流程中形成的内置芯片衬底的翘曲为约200μm。可以通过在树脂21内设置框24B和24C来有效地抑制待在与支承构件50分离后获得的内置芯片衬底20B的翘曲。

图23为根据第三实施方案的布线层和散热层的形成过程的说明图。图23示意性地示出在已经形成布线层和散热层的状态下的一个实例的主要部分的横截面。

在内置芯片衬底20B与支承构件50分离之后，在内置芯片衬底20B的从树脂21露出电极焊垫22a和23a的表面21a上形成布线层(重新布线层)30A。通过在表面21a上形成绝缘膜和导电膜、通过使用光刻技术图案化在绝缘部32内形成电极31和框部33以及在最外面的表面上进一步形成保护膜34(同时保留外部连接垫31c)来获得布线层30A。

在内置芯片衬底20B的与支承构件50分离的背面21b上形成散热层25A。注意，在形成布线层30A之后或形成布线层30A之前执行散热层25A的形成。

对于内置芯片衬底20B，框24B和24C设置在树脂21内，因此，有效地抑制了内置芯片衬底20B的翘曲和半导体芯片22和23的倾斜。对于内置芯片衬底20B，已证实可以在布线层30A上执行相对精细的芯片间布线，例如等于或小于3μm。另一方面，对于在没有在树脂21中设置框24B和24C的情况下以相同的流程形成的内置芯片衬底，出现了由于半导体芯片22和23的倾斜引起的露出障碍，并且没有形成小于10μm的芯片间布线。可以通过在树脂21内设置框24B和24C来获得内置芯片衬底20B，其中，在绝缘部32内形成包括以高精确度进行图案化的电极31等的布线层30A。

图24为根据第三实施方案的划片过程的说明图。图24示意性地示出已经执行了划片的状态下的横截面的一个实例。

在形成布线层30A和散热层25A之后，使用划片机在待分割为各个半导体器件10(MCP)的预定位置处切割布线层30A、内置芯片衬底20A以及散热层25A。在分割时，通过划片机执行切割，使得上方的框24B保留作为围绕每个半导体器件10的半导体芯片22和23的框24。因此，如图24所示，获得每个半导体器件10，其中，在包括框24(框24B)和散热层25(散热层25A)的内置芯片衬底20(内置芯片衬底20B)上形成包括框部33的布线层30(布线30A)。

对于由此获得的半导体器件10，与没有设置框24、散热层25以及框部33而形成的半导体器件相比，已证实散热效率提高15％，并证实在高温高湿度可靠性测试中的成品率提高20％。此外，对于半导体器件10，在不设置框部33的情况下通过设置框24以及散热层25来形成半导体器件的情况下，与没有设置框24、散热层25以及框部33而形成的半导体器件相比，已经证实散热效率提高15％，并证实在高温高湿度可靠性测试中的成品率提高8％。

注意，对于根据第三实施方案描述的过程，在将树脂21灌注到如图19所示的设置有框24B和24C以及半导体芯片22和23的支承构件50上之后，可以使用刮刀等来移除额外树脂21，

例如，刮刀可以被用于移除比半导体芯片22和23高的额外树脂21，另外，在预先对准框24B和24C以及半导体芯片22和23的高度的情况下，可以移除比它们高的额外树脂21，在框24B和24C比半导体芯片22和23高的情况下，可以移除比框24B和24C高的额外树脂21，

此外，在预先对准框24B和24C以及半导体芯片22和23的高度的情况下，使用刮刀等移除额外树脂21，并且可以省略背磨过程(图20)。在框24B和24C比半导体芯片22和23高的情况下，以及在树脂21保留在半导体芯片22和23的背面上的情况下，移除比框24B和24C高的额外树脂21，并且可以省略背磨过程(图20)。

此外，在灌注树脂21时，除用于灌注到整个支承构件50上的方法之外，可以采用使用分配器等将树脂21灌注到框24B的每个开口24Ba以及框24C的每个开口24Ca的方法。

根据到目前为止的过程，可以实现包括布线层30的内置芯片衬底20B，该布线层30包括以高精确度进行图案化的电极31，此外，可以实现包括以高精确度形成的布线层30并在散热性和防潮性方面优异的半导体器件10。

注意，对于上述实施例，已经使用网格形状的框作为主要抑制内置芯片衬底20B的翘曲的框24C，但是框24C的形状不限于这样的网格形状的框。

图25至图28为示出根据第三实施方案的另一个实例的图。图25至图28示意性地示出设置框的内置芯片衬底的一个实例的平面。

关于设置在内置芯片衬底20B的树脂21内的框24C，如图25所示，可以使用分别设置在垂直方向和水平方向中的平行延伸的一对框(加强构件)以将在中央处平行设置的框24B夹在中间。即使在使用这样的框24C的情况下，也可以抑制内置芯片衬底20B的翘曲。

此外，如图26所示，可以沿着最外面的框24B的外侧设置框24C以围绕所有的框24B。此外，如图27所示，框24C可以设置为沿着内置芯片衬底20B的边缘部分的圆周形状以围绕所有的框24B。即使在使用这样的框24C的情况下，也可以抑制内置芯片衬底20B的翘曲。

此外，如图28所示，框24C可以设置为沿着垂直方向和水平方向的每个方向穿过在内置芯片衬底20B的中央平行地设置的框24B之间的内置芯片衬底20B的中央。即使在使用这样的框24C的情况下，也可以抑制内置芯片衬底20B的翘曲。

注意，关于内置芯片衬底20B的一个面，可以独立地或者以组合方式使用图25至28中示出的框24C。

根据公开的实施方案，可以实现具有优异的可靠性和散热性能且包括绝缘层中的半导体元件的半导体器件，该半导体器件由具有比绝缘层更高的热导率的框围绕。

本文列举的所有实施例和条件术语都意在用于教导目的，以帮助读者理解由发明人提供的本发明和概念来促进对本技术的理解，并且实施例和条件术语被认为是不限于具体列举的实施例或条件，并且在说明书中的这样的实施例的组织不涉及示出本发明的优点和缺点。虽然已经详细描述了本发明的实施方案，但是应该理解，可以进行各种改变、替代以及变更而不脱离本发明的精神和范围。

下面为针对实施方案的附记。

附记1.一种半导体器件，包括：绝缘层、设置在绝缘层内的第一半导体元件和第二半导体元件、具有比绝缘层更高的热导率并且经由绝缘层围绕第一半导体元件和第二半导体元件的框、以及设置在绝缘层之上并包括电连接第一半导体元件与第二半导体元件的电极的布线层。

附记2.根据附记1的半导体器件，其中绝缘层由树脂制成，其中，第一半导体元件和第二半导体元件分别具有从绝缘层露出的第一电极焊垫和第二电极焊垫，其中电极电连接到第一电极焊垫和第二电极焊垫。

附记3.根据附记1或者2的半导体器件，其中布线层包括框部，所述框部围绕包括电极的区域并连接到框。

附记4.根据附记1至3中任一项的半导体器件，还包括设置在绝缘层的与设置有布线层的侧面相反的侧面上的层，该层具有比绝缘层更高的热导率并连接到框。

附记5.根据附记4的半导体器件，其中该层接触第一半导体元件和第二半导体元件中的至少之一。

附记6.根据附记1到5中任一项的半导体器件，其中，第一半导体元件和第二半导体元件距框之间的距离等于第一半导体元件与第二半导体元件之间的距离。

附记7.一种半导体元件制造方法，包括：形成衬底，该衬底包括绝缘层、设置在绝缘层的第一区域内的第一半导体元件和第二半导体元件、以及设置在绝缘层内、具有比绝缘层更高的热导率并经由第一区域的绝缘层围绕第一半导体元件和第二半导体元件的第一框；在衬底之上形成布线层，该布线层包括电连接到第一半导体元件和第二半导体元件的第一电极；以及切割布线层和衬底，使得第一区域的绝缘层至少被第一框的一部分围绕。

附记8.根据附记7的半导体器件制造方法，其中，待形成的衬底还包括设置在绝缘层的第二区域内的第三半导体元件和第四半导体元件，以及设置在绝缘层内、具有比绝缘层更高的热导率并经由第二区域的绝缘层围绕第三半导体元件和第四半导体元件的第二框，其中待形成的布线层还包括电连接到第三半导体元件和第四半导体元件的第二电极，其中布置为切割布线层和衬底的过程包括切割布线层和衬底，使得对于第一框和第二框之间的位置，第一区域的绝缘层被第一框的至少一部分围绕，并且第二区域的绝缘层被第二框的至少一部分围绕。

附记9.根据附记8的半导体器件制造方法，其中所述衬底的形成包括：在支承构件上设置第一框和第二框；在第一框内设置第一半导体元件和第二半导体元件；在第二框内设置第三半导体元件和第四半导体元件；在支承构件上形成绝缘层；并且将第一框、第二框、第一半导体元件、第二半导体元件、第三半导体元件以及第四半导体元件埋入到绝缘层中；以及从绝缘层剥离支承构件。

附记10.根据附记9的半导体器件制造方法，其中衬底的形成包括布置为在支承构件之上延伸并设置第三框以穿过第一框与第二框之间的过程。

附记11.根据附记9或10的半导体器件制造方法，其中衬底的形成包括布置为在支承构件之上延伸并设置第四框以围绕包括第一框和第二框的区域的过程。

附记12.根据附记9的半导体器件制造方法，其中第一框和第二框是一体化的。

附记13.根据附记8至12中任一项的半导体器件制造方法，其中第一半导体元件和第二半导体元件分别具有从绝缘层露出的第一电极焊垫和第二电极焊垫，其中第一电极电连接到第一电极焊垫和第二电极焊垫，其中第三半导体元件和第四半导体元件分别具有从绝缘层露出的第三电极焊垫和第四电极焊垫，其中第二电极电连接到第三电极焊垫和第四电极焊垫。

附记14.根据附记8至13中任一项的半导体器件制造方法，其中布线层的形成包括形成围绕包括第一电极的区域并连接到第一框的第一框部以及围绕包括第二电极的区域并连接到第二框的第二框部。

附记15.根据附记8到14中任一项的半导体器件制造方法，还包括在形成衬底的过程之后执行的过程，该过程布置为在绝缘层的与形成布线层的面相反的侧面上形成比绝缘层的热导率更高的连接到第一框和第二框的层。

附记16.一种衬底，包括：绝缘层；设置在绝缘层的第一区域内的第一半导体元件和第二半导体元件；设置在绝缘层内、具有比绝缘层更高的热导率且经由第一区域的绝缘层围绕第一半导体元件和第二半导体元件的第一框；设置在绝缘层的第二区域内的第三半导体元件和第四半导体元件；以及设置在绝缘层内、具有比绝缘层更高的热导率且经由第二区域的绝缘层围绕第三半导体元件和第四半导体元件的第二框。

附记17.根据附记16的衬底，还包括：设置在绝缘层内的延伸穿过第一框和第二框之间的第三框。

附记18.根据附记16或17的衬底，还包括：设置在绝缘层内并延伸以围绕包括第一框和第二框的区域的第四框。

附记19.根据附记16的衬底，其中绝缘层由树脂制成，其中第一框和第二框是一体化的。

附记20.一种电子器件，包括：半导体器件，该半导体器件包括绝缘层、包括设置在绝缘层内的第一半导体元件和第二半导体元件的布线层、具有比绝缘层更高的热导率并经由绝缘层围绕第一半导体元件和第二半导体元件的框、设置在绝缘层上的电连接到第一半导体元件和第二半导体元件的电极、设置在半导体器件的布线层侧上的使用布线层电连接到第一半导体元件和第二半导体元件的电子部件。

Claims (14)

1.一种半导体器件，包括：

绝缘层；

设置在所述绝缘层内的第一半导体元件和第二半导体元件；

框，所述框具有比所述绝缘层更高的热导率并经由所述绝缘层围绕所述第一半导体元件和所述第二半导体元件；以及

布线层，所述布线层设置在所述绝缘层之上并包括电连接所述第一半导体元件和所述第二半导体元件的电极；

其中所述布线层包括框部，所述框部围绕包括所述电极的区域并连接到所述框。

2.根据权利要求1所述的半导体器件，

其中所述绝缘层由树脂制成；

其中所述第一半导体元件和所述第二半导体元件分别具有从所述绝缘层露出的第一电极焊垫和第二电极焊垫，以及

其中所述电极电连接到所述第一电极焊垫和所述第二电极焊垫。

3.根据权利要求1至2中任一项所述的半导体器件，还包括：

设置在所述绝缘层的与设置有所述布线层的侧面相反的侧面上的散热层，所述散热层具有比所述绝缘层更高的热导率并连接到所述框。

4.根据权利要求3所述的半导体器件，

其中所述散热层接触所述第一半导体元件和所述第二半导体元件中的至少之一。

5.根据权利要求1、2、4中任一项所述的半导体器件，

其中所述第一半导体元件和所述第二半导体元件距所述框之间的距离等于所述第一半导体元件与所述第二半导体元件之间的距离。

6.一种半导体器件制造方法，包括：

形成衬底，所述衬底包括：

绝缘层，

设置在所述绝缘层的第一区域内的第一半导体元件和第二半导体元件，以及

设置在所述绝缘层内的第一框，所述第一框具有比所述绝缘层更高的热导率并经由所述第一区域的所述绝缘层围绕所述第一半导体元件和所述第二半导体元件；

在所述衬底之上形成布线层，所述布线层包括电连接到所述第一半导体元件和所述第二半导体元件的第一电极；以及

切割所述布线层和所述衬底以使得所述第一区域的所述绝缘层被所述第一框的至少一部分围绕；

所述布线层包括框部，所述框部围绕包括所述第一电极的区域并连接到所述第一框。

7.根据权利要求6所述的半导体器件制造方法，

其中待形成的所述衬底还包括：

设置在所述绝缘层的第二区域内的第三半导体元件和第四半导体元件，以及

设置在所述绝缘层内的第二框，所述第二框具有比所述绝缘层更高的热导率并经由所述第二区域的所述绝缘层围绕所述第三半导体元件和所述第四半导体元件，

其中待形成的所述布线层还包括电连接到所述第三半导体元件和所述第四半导体元件的第二电极，以及

其中布置为切割所述布线层和所述衬底的过程包括：

切割所述布线层和所述衬底，使得对于所述第一框和所述第二框之间的位置，所述第一区域的所述绝缘层被所述第一框的至少一部分围绕，并且所述第二区域的所述绝缘层被第二框的至少一部分围绕。

8.根据权利要求7所述的半导体器件制造方法，其中所述衬底的形成包括：

在支承构件之上设置所述第一框和所述第二框，

在所述第一框内设置所述第一半导体元件和所述第二半导体元件，

在所述第二框内设置所述第三半导体元件和所述第四半导体元件，

在所述支承构件之上形成所述绝缘层，并且将所述第一框、所述第二框、所述第一半导体元件、所述第二半导体元件、所述第三半导体元件、以及所述第四半导体元件埋入所述绝缘层中，以及

从所述绝缘层剥离所述支承构件。

9.根据权利要求8所述的半导体器件制造方法，

其中所述衬底的形成包括布置为在所述支承构件之上延伸并设置第三框以穿过所述第一框和所述第二框之间的过程。

10.根据权利要求8或9所述的半导体器件制造方法，

其中所述衬底的形成包括布置为在所述支承构件之上延伸并设置第四框以围绕包括所述第一框和所述第二框的区域的过程。

11.根据权利要求8所述的半导体器件制造方法，

其中所述第一框和所述第二框是一体化的。

12.一种衬底，包括：

绝缘层；

设置在所述绝缘层的第一区域内的第一半导体元件和第二半导体元件；

设置在所述绝缘层内的第一框，所述第一框具有比所述绝缘层更高的热导率并经由所述第一区域的所述绝缘层围绕所述第一半导体元件和所述第二半导体元件；

设置在所述绝缘层的第二区域内的第三半导体元件和第四半导体元件；以及

设置在所述绝缘层内的第二框，所述第二框具有比所述绝缘层更高的热导率并经由所述第二区域的所述绝缘层围绕所述第三半导体元件和所述第四半导体元件；

所述衬底还包括设置在绝缘层内的延伸穿过第一框和第二框之间的第三框。

13.根据权利要求12所述的衬底，

其中所述绝缘层由树脂制成，以及

其中所述第一框和所述第二框是一体化的。

14.一种电子器件，包括：

半导体器件，所述半导体器件包括：

绝缘层，

布线层，所述布线层包括

设置在所述绝缘层内的第一半导体元件和第二半导体元件，

框，所述框具有比所述绝缘层更高的热导率并经由所述绝缘层围绕所述第一半导体元件和所述第二半导体元件，以及

电极，所述电极设置在所述绝缘层之上并电连接到所述第一半导体元件和所述第二半导体元件；以及

电子部件，所述电子部件设置在所述半导体器件的布线层侧上并利用所述布线层电连接到所述第一半导体元件和所述第二半导体元件；

所述布线层包括框部，所述框部围绕包括所述电极的区域并连接到所述框。