JP2013120070A - プローブカード - Google Patents

Abstract

【課題】
インピーダンスの不整合を低減したプローブカードを提供することを課題とする。
【解決手段】
プローブカードは、一方の面に第１トレースが形成され、剛性を有する第１基板と、一方の面に第２トレースが形成され、可撓性を有する第２基板と、前記第１基板の前記一方の面と、前記第２基板の前記一方の面とが対向する対向部において、前記第１トレースの端部と前記第２トレースの端部とを接続する接続部とを含み、前記第１トレースの幅は、前記第２トレースの幅より広く、かつ、前記第１基板及び前記第２基板の公差に応じた幅である、又は、前記第２トレースの幅は、前記第１トレースの幅より広く、かつ、前記第１基板及び前記第２基板の公差に応じた幅である。
【選択図】図１

Description

本発明は、プローブカードに関する。

従来より、メンブレン型のプローブカードがあった。メンブレン型のプローブカードは、接触端子が形成された多層配線フィルムと配線基板を含み、配線基板の配線は、多層配線フィルムの配線の端部に設けられた電極に接続されている。

特開２０００−１５０５９４号公報

ところで、上述の多層配線フィルムの配線（トレース）に接続される電極は、配線よりも幅が広いため、配線と電極との間でインピーダンスの不整合が生じる虞がある。

インピーダンスの不整合が生じると、より高速な信号を用いる試験を行うことが困難になる場合があった。

そこで、インピーダンスの不整合を低減したプローブカードを提供することを目的とする。

本発明の実施の形態のプローブカードは、一方の面に第１トレースが形成され、剛性を有する第１基板と、一方の面に第２トレースが形成され、可撓性を有する第２基板と、前記第１基板の前記一方の面と、前記第２基板の前記一方の面とが対向する対向部において、前記第１トレースの端部と前記第２トレースの端部とを接続する接続部とを含み、前記第１トレースの幅は、前記第２トレースの幅より広く、かつ、前記第１基板及び前記第２基板の公差に応じた幅である、又は、前記第２トレースの幅は、前記第１トレースの幅より広く、かつ、前記第１基板及び前記第２基板の公差に応じた幅である。

インピーダンスの不整合を低減したプローブカードを提供することができる。

実施の形態１のプローブカードを示す断面図である。 実施の形態１のプローブカードのインターフェース基板とプローブ基板を示す斜視分解図である。 実施の形態１のプローブカード１００のインターフェース基板１０を示す図である。 実施の形態１のプローブカード１００のプローブ基板２０を示す図である。 実施の形態１のプローブカード１００のインターフェース基板１０とプローブ基板２０との接合部を示す図である。 実施の形態２のプローブカードのプローブ基板２０を示す図である。 実施の形態２のプローブカードのインターフェース基板１０とプローブ基板２０との接合部を示す図である。

以下、本発明のプローブカードを適用した実施の形態について説明する。

＜実施の形態１＞
図１は、実施の形態１のプローブカードを示す断面図である。

図２は、実施の形態１のプローブカードのインターフェース基板とプローブ基板を示す斜視分解図である。

ここでは、図１及び図２に示すように、ＸＹＺ座標系を定義する。

実施の形態１のプローブカード１００は、所謂メンブレン型のプローブカードであり、インターフェース基板１０、プローブ基板２０、プローブガイド３０、異方性導電フィルム４０、及び押圧部５０を含む。

図１は、図２に示すインターフェース基板１０及びプローブ基板２０のＡ−Ａ矢視断面に対応するプローブカード１００全体の断面を表す。

インターフェース基板１０は、剛性を有する第１基板の一例であり、例えば、ＦＲ−４規格のリジッド基板を用いることができる。インターフェース基板１０の中央には開口部１０Ａが形成されている。開口部１０Ａには、プローブ基板２０の突出部２０Ａが挿入される。

また、インターフェース基板１０には、トレース１１、パッド１１Ａ、グランドパッド１２、及び接続パッド１３が形成されている。トレース１１の特性インピーダンスは、トレース１１によって伝送される信号の反射等が生じないように最適化されており、典型的には、５０Ωに設定される。

パッド１１Ａ及びグランドパッド１２は、それぞれ、異方性導電フィルム４０を介して、プローブ基板２０のパッド２１Ａ及びグランドパッド２２と接続される。

グランドパッド１２と接続パッド１３は、ビアとインターフェース基板１０の内層のグランド層とを介して互いに接続されている。

図２に示す同軸コネクタ１３Ａの信号線用の端子１３Ｂは、パッド１１Ａに接続され、同軸コネクタ１３Ａのグランド用の端子１３Ｃは接続パッド１３に接続される。パッド１１Ａと信号線用の端子１３Ｂは、例えば、半田付けによって接続される。接続パッド１３とグランド用の端子１３Ｃは、例えば、半田付け及び／又はねじ止めによって接続される。

パッド１１Ａ及び接続パッド１３は、同軸コネクタ１３Ａに接続される同軸ケーブルを介して試験装置に接続される。なお、説明の便宜上、図２には、１つの同軸コネクタ１３Ａをインターフェース基板１０から離した状態を示すが、４つのパッド１１Ａと４対の接続パッド１３に、それぞれ、同軸コネクタ１３Ａが接続される。

なお、インターフェース基板１０は、上述した構成要素の他に、グランド層及びレジスト層等を含むが、図１及び図２では、上述した構成要素以外の構成要素を省略する。インターフェース基板１０の詳細については後述する。

プローブ基板２０は、可撓性を有する第２基板の一例である。プローブ基板２０は、例えばポリイミド製のフレキシブル基板を基材とし、図２に示すように、中心にある矩形状の部分の各辺から、４つの延出部２０Ｂが延出している。

各延出部２０Ｂは、中心にある矩形状の部分からＺ軸正方向に折り曲げられ、さらに、ＸＹ平面内で外側に延出するように、Ｘ軸方向又はＹ軸方向に折り曲げられている。このため、延出部２０Ｂの先端が収まるＸＹ平面から見ると、プローブ基板２０の中心にある矩形状の部分は、Ｚ軸負方向に突出する突出部２０Ａを構築している。

プローブ基板２０は、トレース２１、パッド２１Ａ、グランドパッド２２、プローブパッド２３を有する。パッド２１Ａは、トレース２１の一端であり、プローブパッド２３はトレース２１の他端である。

トレース２１の特性インピーダンスは、トレース２１によって伝送される信号の反射等が生じないように最適化されており、典型的には、５０Ωに設定されている。

パッド２１Ａ及びグランドパッド２２は、異方性導電フィルム４０を介してインターフェース基板１０のパッド１１Ａ及びグランドパッド１２と接続される。プローブパッド２３は、図示しない半導体チップ又はパッケージ基板等の端子に接触される。

なお、プローブ基板２０は、上述した構成要素の他に、グランド層及びカバーレイ等を含むが、図１及び図２では、上述した構成要素以外の構成要素を省略する。プローブ基板２０の詳細については後述する。

プローブガイド３０は、下面側にプローブ基板２０が配設された状態で、ねじ３１によってインターフェース基板１０に固定される。プローブガイド３０は、プローブ基板２０をインターフェース基板１０に対して押圧するとともに、プローブ基板２０の突出部２０ＡをＺ軸負方向に押圧する押圧部５０を保持する。

異方性導電フィルム４０（ＡＣＦ：Anisotropic Conductive Film）は、接続部の一例であり、厚さ方向に押圧されることにより、厚さ方向に導電性を示すフィルムである。異方性導電フィルム４０は、インターフェース基板１０のパッド１１Ａ及びグランドパッド１２と、プローブ基板２０のパッド２１Ａ及びグランドパッド２２との間に配設され、厚さ方向に押圧される。

押圧部５０は、支持部５０Ａがプローブガイド３０の貫通孔３０Ａに挿通されており、プローブガイド３０の保持部３０Ｂとの間に配設されるばね５１の復元力により、プローブ基板２０の突出部２０ＡをＺ軸負方向に押圧している。

突出部２０Ａの先端にはプローブパッド２３が形成されている。押圧部５０は、突出部２０Ａの下方に置かれる半導体チップ又はパッケージ基板等の端子にプローブパッド２３を押圧する。なお、押圧部５０は、突出部２０ＡをＺ軸負方向に押圧できればよく、ねじ止めによって突出部２０Ａを押圧するものでも、ばねの弾性力を利用して押圧部２０Ａを押圧するものでも、どのような構成のものでもよい。

ここで、図１及び図２では、説明の便宜上、プローブカード１００の構成を簡略化し、トレース１１、パッド１１Ａ、グランドパッド１２、接続パッド１３、同軸コネクタ１３Ａ、トレース２１、パッド２１Ａ、グランドパッド２２、及びプローブパッド２３を最小限の数で示した。

しかしながら、実際には、トレース１１及びパッド１１Ａは、インターフェース基板１０の各辺に沿って複数設けられ、グランドパッド１２及び接続パッド１３は、インターフェース基板１０の各辺に沿って複数対設けられ、同軸コネクタ１３Ａは、パッド１１Ａ及び接続パッド１３の数に応じて複数設けられる。

同様に、トレース２１及びパッド２１Ａは、プローブ基板２０の各延出部２０Ｂに複数設けられ、グランドパッド２２は、プローブ基板２０の各延出部２０Ｂに複数対設けられる。また、より多くのプローブパッド２３が突出部２３に設けられる。

次に、図３を用いて、インターフェース基板１０の詳細について説明する。

図３は、実施の形態１のプローブカード１００のインターフェース基板１０を示す図である。図３（Ａ）は、図２に破線Ｄで示すインターフェース基板１０の一部分を示す。図３（Ｂ）は図３（Ａ）のＡ１−Ａ１矢視断面を示し、図３（Ｃ）は図３（Ａ）のＢ１−Ｂ１矢視断面を示す。

図３（Ａ）〜（Ｃ）では、図１及び図２と同様にＸＹＺ座標系を定義する。

インターフェース基板１０は、トレース１１、パッド１１Ａ、グランドパッド１２、誘電体層１４、グランド層１５、ビア１６、レジスト１７を含む。

トレース１１は、第１トレースの一例であり、誘電体層１４の一方の面に形成される。トレース１１は、例えば、誘電体層１４の一方の面にめっき処理によって形成された銅箔をエッチング等でパターニングすることによって形成される配線である。このエッチング処理では、グランドパッド１２と接続パッド１３も同時に形成される。

銅箔のエッチングは、例えば、サブトラクティブ法によって行えばよい。パッド１１Ａは、トレース１１の一端であり、レジスト１７の開口部１７Ａから露出する部分である。

トレース１１の幅（Ｙ軸方向の幅）は、インターフェース基板１０の公差、及び、プローブ基板２０の公差を考慮して、これらの公差を吸収できる幅（インターフェース基板１０及びプローブ基板２０の公差に応じた幅）に設定されている。なお、インターフェース基板１０の公差については後述する。

また、インターフェース基板１０のトレース１１の幅は、プローブ基板２０のトレース２１の幅よりも広く設定される。

一般的に、リジッド基板を用いるインターフェース基板１０の方が、フレキシブル基板を用いるプローブ基板２０よりも製造上の公差が大きい。よって、トレース１１の特性インピーダンスを最適化すると、ある程度の線幅が必要になり、プローブ基板２０（フレキシブル基板）に形成するトレース２１よりも幅広になるためである。

このため、実施の形態１では、インターフェース基板１０のトレース１１の幅は、プローブ基板２０のトレース２１の幅よりも広く、かつ、インターフェース基板１０及びプローブ基板２０の公差を吸収できる線幅に設定される。

具体的には、インターフェース基板１０及びプローブ基板２０の各々の公差により、パッド１１Ａとパッド２１Ａの位置ずれが最大になった場合であっても、パッド２１Ａがパッド１１Ａの幅の内部に収まるように、トレース２１の線幅を設定すればよい。

これにより、インターフェース基板１０のパッド１１Ａと、プローブ基板２０のパッド２１Ａとを接続する際に、パッド２１Ａがパッド１１Ａの幅の内部に収まり、パッド１１Ａとパッド２１Ａとを確実に接続することができる。

グランドパッド１２は、トレース１１の両側に１つずつ形成される。グランドパッド１２は、ビア１６を介してグランド層１５に接続される。グランドパッド１２には、異方性導電フィルム４０を介して、プローブ基板２０のグランドパッド２２が接続される。

誘電体層１４は、例えば、ガラス布基材にエポキシ樹脂を含浸させたＦＲ−４規格の基板を用いることができる。誘電体層１４は、例えば、ガラス布基材の代わりに、炭素繊維等のフィラーを含んでもよく、また、ガラス布基材を含まずにエポキシ樹脂だけで形成されてもよい。

誘電体層１４の一方の面には、トレース１１及びグランドパッド１２が形成され、さらにトレース１１及びグランドパッド１２の上からレジスト１７が塗布される。

グランド層１５は、誘電体層１４の他方の面に形成される。グランド層１５は、例えば、誘電体層１４の他方の面にめっき処理によって形成された銅箔である。グランド層１５は、誘電体層１４の他方の面の一面（全体）に形成される。グランド層１５は、レジスト１７に覆われている。

ビア１６は、誘電体層１４の内部に形成され、グランドパッド１２とグランド層１５を接続する。ビア１６は、例えば、ドリル加工等で誘電体層１４に形成したスルーホールの内壁に、銅めっきを施すことによって形成される。

レジスト１７は、インターフェース基板１０の両面に形成され、トレース１１、グランドパッド１２、及びグランド層１５を覆う。レジスト１７は、例えば、スプレーによる吹き付け、又は、スクリーン印刷法による塗布等でエポキシ樹脂を形成することによって作製される。また、レジスト１７には、開口部１７Ａ、１７Ｂが形成される。開口部１７Ａ、１７Ｂは、レジスト１７が塗布されていない部分である。

ここで、レジスト１７のうち、Ｚ軸正方向側の面に形成される部分は、第１被覆部の一例であり、開口部１７Ａは第１開口部の一例である。すなわち、第１開口部は第１被覆部に形成され、パッド１１Ａを露出する開口部である。

開口部１７Ａは、トレース１１の一端を露出し、開口部１７Ａによって露出される部分は、パッド１１Ａとして用いられる。開口部１７Ｂは、グランドパッド１２を露出する。

このように、インターフェース基板１０では、信号線として用いられるトレース１１のパッド１１Ａは、一対のグランドパッド１２に挟まれている。

また、ここで、インターフェース基板１０の公差について説明する。インターフェース基板１０の公差には、トレース１１を形成する際の公差、又は、プローブ基板２０と位置あわせを行う際に生じる公差等が含まれる。また、プローブ基板２０の公差には、プローブ基板２０のトレース２１を形成する際の公差、又は、インターフェース基板１０と位置あわせを行う際に生じる公差等が含まれる。インターフェース基板１０とプローブ基板２０は、材料及び製造プロセスが異なることから、公差が異なる。

次に、図４を用いて、プローブ基板２０について説明する。

図４は、実施の形態１のプローブカード１００のプローブ基板２０を示す図である。

図４（Ａ）は、プローブ基板２０の延出部２０Ｂのうち、図３に示すインターフェース基板１０の一部分に対向して配置される部分を示す。図４（Ｂ）は図４（Ａ）のＡ２−Ａ２矢視断面を示し、図４（Ｃ）は図４（Ａ）のＢ２−Ｂ２矢視断面を示す。

図４（Ａ）〜（Ｃ）では、図１乃至図３と同様にＸＹＺ座標系を定義する。

プローブ基板２０は、トレース２１、パッド２１Ａ、グランドパッド２２、誘電体層２４、グランド層２５、ビア２６、カバーレイ２７を含む。

トレース２１は、第２トレースの一例であり、誘電体層２４の一方の面に形成される。トレース２１は、例えば、誘電体層２４の一方の面にめっき処理によって形成された銅箔をエッチング等でパターニングすることによって形成される配線である。銅箔のエッチングは、例えば、サブトラクティブ法によって行えばよい。パッド２１Ａは、トレース２１の一端であり、カバーレイ２７の開口部２７Ａから露出する部分である。

グランドパッド２２は、パッド２１Ａの両側に１つずつ形成される。グランドパッド２２は、トレース２１を形成するためのエッチング処理等によって同時に形成される。

誘電体層２４は、例えば、ポリイミド製のフィルムを用いることができる。誘電体層２４は、可撓性を有していればよく、ポリイミド以外の樹脂等で形成されてもよい。

誘電体層２４の一方の面には、トレース２１及びグランドパッド２２が形成され、さらにトレース２１及びグランドパッド２２の上からカバーレイ２７が貼り付けられる。

グランド層２５は、誘電体層２４の他方の面に形成される。グランド層２５は、例えば、誘電体層２４の他方の面にめっき処理によって形成された銅箔である。グランド層２５は、誘電体層２４の他方の面の一面（全体）に形成される。グランド層２５は、カバーレイ２７に覆われている。なお、トレース２１及びグランドパッド２２を形成するための銅箔と、グランド層２５を形成するための銅箔は、誘電体層２４の両面に同時に形成される。

ビア２６は、誘電体層２４の内部に形成され、グランドパッド２２とグランド層２５を接続する。ビア２６は、例えば、ドリル加工等で誘電体層２４に形成したスルーホールの内壁に、銅めっきを施すことによって形成される。

カバーレイ２７は、プローブ基板２０の両面に形成され、トレース２１、グランドパッド２２、及びグランド層２５を覆う。カバーレイ２７は、例えば、ポリイミド膜、又は、フォトソルダーレジスト膜であり、塗布又はフィルムの貼り付けによって形成される。

また、カバーレイ２７には、開口部２７Ａ、２７Ｂが形成される。開口部２７Ａ、２７Ｂは、カバーレイ２７が形成されていない部分、又は、形成されたポリイミド膜等が除去された部分である。

開口部２７Ａは、トレース２１の一端を露出し、開口部２７Ａによって露出される部分は、パッド２１Ａとして用いられる。開口部２７Ｂは、グランドパッド２２を露出する。

このように、プローブ基板２０では、信号線として用いられるトレース２１のパッド２１Ａは、一対のグランドパッド２２に挟まれている。

ここで、カバーレイ２７のうち、Ｚ軸負方向側の面に形成される部分は、第２被覆部の一例であり、開口部２７Ａは第２開口部の一例である。すなわち、第２開口部は第２被覆部に形成され、パッド２１Ａを露出する開口部である。

次に、図５を用いて、実施の形態１のプローブカード１００のインターフェース基板１０とプローブ基板２０との接合について説明する。

図５は、実施の形態１のプローブカード１００のインターフェース基板１０とプローブ基板２０との接合部を示す図である。

図５（Ａ）は、インターフェース基板１０を下側（Ｚ軸負方向側）に配置し、プローブ基板２０を上側に重ねた状態を示す平面図である。図５（Ａ）では、プローブ基板２０は、トレース２１、パッド２１Ａ、グランドパッド２２が形成された面がインターフェース基板１０側を向くように配設されている。

図５（Ａ）に示すＸ軸方向におけるＣの区間は、インターフェース基板１０とプローブ基板２０がＺ軸方向で重複する区間である。すなわち、区間Ｃにおいて、インターフェース基板１０とプローブ基板２０は対向しており、対向部を構築する。

異方性導電フィルム４０は、インターフェース基板１０とプローブ基板２０がＺ軸方向で対向する対向部の全域に配設される。

図５（Ｂ）は図５（Ａ）のＢ３−Ｂ３矢視断面を示す。図５（Ｃ）は図５（Ａ）のＡ３−Ａ３矢視断面を示す。図５（Ｄ）は図５（Ａ）のＢ４−Ｂ４矢視断面を示す。

図５（Ａ）〜（Ｄ）では、図１乃至図４と同様にＸＹＺ座標系を定義する。

図５（Ｂ）に示すように、図５（Ａ）のＢ３−Ｂ３断面は、図４（Ｃ）に示すプローブ基板２０の断面を天地逆にした断面となる。Ｂ３−Ｂ３断面の部分には、インターフェース基板１０は存在しないため、プローブ基板２０の断面のみが現れる。

図５（Ｃ）に示すように、図５（Ａ）のＡ３−Ａ３断面では、インターフェース基板１０とプローブ基板２０の間には、異方性導電フィルム４０が配設される。

異方性導電フィルム４０は、インターフェース基板１０に対してプローブガイド３０がねじ３１で固定されることにより、インターフェース基板１０のパッド１１Ａ及びグランドパッド１２と、プローブ基板２０のパッド２１Ａ及びグランドパッド２２との間で厚さ方向（Ｚ軸方向）に押圧される。

これにより、インターフェース基板１０のパッド１１Ａ及びグランドパッド１２と、プローブ基板２０のパッド２１Ａ及びグランドパッド２２とがそれぞれ電気的に接続される。

図５（Ｄ）に示すように、図５（Ａ）のＢ４−Ｂ４断面は、図３（Ｃ）に示すインターフェース基板１０の断面と同一の断面となる。Ｂ４−Ｂ４断面の部分には、プローブ基板２０は存在しないため、インターフェース基板１０の断面のみが現れる。

以上のように、実施の形態１のプローブカード１００によれば、図５（Ｃ）に示すように、インターフェース基板１０のパッド１１Ａ及びグランドパッド１２と、プローブ基板２０のパッド２１Ａ及びグランドパッド２２とは、それぞれ、異方性導電フィルム４０によって電気的に接続される。

パッド１１Ａは、トレース１１の端部であり、トレース１１の幅と同一の幅を有する。そして、上述のように、トレース１１の幅は、インターフェース基板１０の公差、及び、プローブ基板２０の公差を考慮して、これらの公差を吸収できる幅に設定されている。

このため、図５（Ｃ）に示すように、パッド２１Ａはパッド１１Ａの幅の内部に収まり、プローブ基板２０のパッド２１Ａと、インターフェース基板１０のパッド１０Ａとを確実に接続することができる。

また、インターフェース基板１０のパッド１１Ａは、トレース１１の端部であるため、トレース１１は、パッド１１Ａとなる端部を含めて特性インピーダンスが最適化されている。

同様に、プローブ基板２０のパッド２１Ａは、トレース２１の端部であるため、トレース２１は、パッド２１Ａとなる端部を含めて特性インピーダンスが最適化されている。

すなわち、実施の形態１のプローブカード１００では、特性インピーダンスが最適化されたトレース１１の端部であるパッド１１Ａと、特性インピーダンスが最適化されたトレース２１の端部であるパッド２１Ａとが異方性導電フィルム４０を介して接合される。

このため、実施の形態１のプローブカード１００によれば、パッド１１Ａとパッド２１Ａにおいて、インピーダンスの不整合が抑制される。

従来のプローブカードは、トレースの端部に接続した電極を介してインターフェース基板側とプローブ基板側との電気的な接続を確保していた。インターフェース基板とプローブ基板との間は、半田、異方性導電フィルム、又はスプリングプローブ等で接続されるか、又は、これらを介さずに直接接続されていた。

このような電極は、インターフェース基板とプローブ基板との製造公差等を考慮して、トレースよりも幅が広くされている。

一般的に、トレースは、信号の波長よりも十分に長い長さを有するため、特性インピーダンスの最適化が行われる。特性インピーダンスは、トレースの単位長さあたりの静電容量とインダクタンスとの比で決まる。

これに対して、トレースの端部に接続される電極は、信号の波長よりも十分に長い長さ（又は幅）を有しないため、インピーダンス素子として振る舞い、周波数の変化とともにインピーダンスは変化する。

従って、トレースの特性インピーダンスが最適化されていても、トレースの端部にトレースよりも幅の広い電極を接続すると、トレースと電極とのインピーダンスの不整合が生じ、信号の伝送特性が低下する。

これに対して実施の形態１のプローブカード１００では、上述のように、特性インピーダンスが最適化されたトレース１１の端部であるパッド１１Ａと、特性インピーダンスが最適化されたトレース２１の端部であるパッド２１Ａとが異方性導電フィルム４０を介して接合されている。実施の形態１のプローブカード１００は、従来の電極のようにインピーダンスの不整合の原因となる構成要素を含まない。

このため、実施の形態１によれば、インピーダンスの不整合を低減したプローブカード１００を提供することができる。

一般に、プローブカードには、メンブレン型の他に、ブレード型、カンチレバー型、垂直型等の種類があるが、これらの中でもメンブレン型のプローブカードは、高周波特性に優れ、半導体チップ又はパッケージ基板等の微細化にも対応しやすいという特徴を有する。

しかしながら、従来のメンブレン型のプローブカードは、トレースの端部に電極を接続しているため、信号の周波数が高くなるほど、トレースと電極とのインピーダンスの不整合が顕著になる。

これに対して、実施の形態１のプローブカード１００は、従来のプローブカードの電極のような構成要素を含まないため、従来のプローブカードよりも高い周波数の信号に対応することができる。

以上、実施の形態１によれば、インピーダンスの不整合を低減し、例えば数十ＧＨｚオーダの高周波の信号にも対応できるプローブカード１００を提供することができる。

また、実施の形態１のプローブカード１００は、ねじ３１を取り外すだけで、プローブ基板２０を他の試験用のプローブ基板に取り替えることができる。他の試験用のプローブ基板をインターフェース基板１０に取り付けても、プローブ基板２０の場合と同様に、トレースの端部をパッドとして用いることにより、インピーダンスの不整合を低減し、高周波の信号にも対応することができる。

なお、以上では、インターフェース基板１０のトレース１１の幅が、プローブ基板２０のトレース２１の幅よりも広い形態について説明した。

しかしながら、トレース１１とトレース２１のそれぞれの特性インピーダンスを最適化しつつ、トレース２１の幅をトレース１１の幅よりも広くできる場合には、プローブ基板２０のトレース２１の幅をインターフェース基板１０のトレース１１の幅よりも広くしてもよい。

この場合には、トレース２１の幅は、トレース１１の幅よりも広く、かつ、インターフェース基板１０及びプローブ基板２０の公差を吸収できる線幅に設定すればよい。

＜実施の形態２＞
実施の形態２のプローブカードは、異方性導電フィルム４０の代わりにバンプを用いる点が実施の形態１のプローブカード１００と異なる。

以下では、実施の形態１のプローブカード１００と同一又は同等の構成要素には同一符号を付し、その説明を省略する。また、以下では、実施の形態１との相違点を中心に説明を行う。

図６は、実施の形態２のプローブカードのプローブ基板２０を示す図である。

図６（Ａ）は、プローブ基板２０の延出部２０Ｂのうち、図３に示すインターフェース基板１０の一部分に対向して配置される部分を示す。図６（Ｂ）は図６（Ａ）のＡ２−Ａ２矢視断面を示し、図６（Ｃ）は図６（Ａ）のＢ２−Ｂ２矢視断面を示す。

図６（Ａ）〜（Ｃ）では、図１乃至図５と同様にＸＹＺ座標系を定義する。

プローブ基板２０は、パッド２１Ａの表面にバンプ２４０Ａが配設されるとともに、グランドパッド２２の表面にバンプ２４０Ｂが配設される。バンプ２４０Ａ、２４０Ｂとしては、例えば、金バンプを用いることができる。

バンプ２４０Ａ、２４０Ｂは、実施の形態１の異方性導電フィルム４０の代わりに、それぞれ、インターフェース基板１０のパッド１１Ａ及びグランドパッド１２と、プローブ基板２０のパッド２１Ａ及びグランドパッド２２との間を接続する。バンプ２４０Ａ、２４０Ｂは、接続部の一例である。

バンプ２４０Ａ、２４０Ｂの高さは、パッド２１Ａ及びグランドパッド２２とカバーレイ２７の高さの違い、及び、パッド１１Ａ及びグランドパッド１２とレジスト１７の高さの違いを考慮し、接合のためにバンプ２４０Ａ、２４０が潰された状態で十分な電気的接続を確保できる高さに設定される。

次に、図７を用いて、実施の形態２のプローブカードのインターフェース基板１０とプローブ基板２０との接合について説明する。

図７は、実施の形態２のプローブカードのインターフェース基板１０とプローブ基板２０との接合部を示す図である。

図７（Ａ）は、インターフェース基板１０を下側（Ｚ軸負方向側）に配置し、プローブ基板２０を上側に重ねた状態を示す平面図である。図７（Ａ）では、プローブ基板２０は、トレース２１、パッド２１Ａ、グランドパッド２２が形成された面がインターフェース基板１０側を向くように配設されている。

図７（Ｂ）は図７（Ａ）のＢ３−Ｂ３矢視断面を示す。図７（Ｃ）は図７（Ａ）のＡ３−Ａ３矢視断面を示す。図７（Ｄ）は図７（Ａ）のＢ４−Ｂ４矢視断面を示す。

図７（Ａ）〜（Ｄ）では、図１乃至図６と同様にＸＹＺ座標系を定義する。

図７（Ｂ）に示すように、図７（Ａ）のＢ３−Ｂ３断面は、図６（Ｃ）に示すプローブ基板２０の断面を天地逆にした断面となる。Ｂ３−Ｂ３断面の部分には、インターフェース基板１０は存在しないため、プローブ基板２０の断面のみが現れる。

図７（Ｃ）に示すように、図７（Ａ）のＡ３−Ａ３断面では、インターフェース基板１０とプローブ基板２０の間には、バンプ２４０Ａ、２４０Ｂが配設される。

バンプ２４０Ａ、２４０Ｂは、インターフェース基板１０に対してプローブガイド３０がねじ３１で固定されることにより、インターフェース基板１０のパッド１１Ａ及びグランドパッド１２と、プローブ基板２０のパッド２１Ａ及びグランドパッド２２との間で厚さ方向に押圧される。

これにより、インターフェース基板１０のパッド１１Ａ及びグランドパッド１２と、プローブ基板２０のパッド２１Ａ及びグランドパッド２２とは、それぞれ、バンプ２４０Ａ、２４０Ｂによって電気的に接続される。

図７（Ｄ）に示すように、図７（Ａ）のＢ４−Ｂ４断面は、図３（Ｃ）に示すインターフェース基板１０の断面と同一の断面となる。Ｂ４−Ｂ４断面の部分には、プローブ基板２０は存在しないため、インターフェース基板１０の断面のみが現れる。

以上のように、実施の形態２のプローブカードによれば、図７（Ｃ）に示すように、インターフェース基板１０のパッド１１Ａ及びグランドパッド１２と、プローブ基板２０のパッド２１Ａ及びグランドパッド２２とは、それぞれ、バンプ２４０Ａ、２４０Ｂによって電気的に接続される。

従って、実施の形態２のプローブカードによれば、実施の形態１のプローブカード１００と同様に、パッド１１Ａとパッド２１Ａにおいて、インピーダンスの不整合が抑制される。

以上、実施の形態２によれば、インピーダンスの不整合を低減し、例えば数十ＧＨｚオーダの高周波の信号にも対応できるプローブカードを提供することができる。

以上では、バンプ２４０Ａ、２４０Ｂを用いる形態について説明したが、例えば、インターフェース基板１０のレジスト１７の厚さを薄くしてパッド１１Ａ及びグランドパッド１２と、パッド２１Ａ及びグランドパッド２２とを直接接続することにより、バンプ２４０Ａ、２４０Ｂを省略してもよい。

すなわち、パッド１１Ａ及びグランドパッド１２がレジスト１７の表面よりも突出しており、パッド１１Ａ及びグランドパッド１２がそれぞれパッド２１Ａ及びグランドパッド２２に直接接続できる場合には、バンプ２４０Ａ、２４０Ｂを用いなくてもよい。この場合には、パッド１１Ａ及びグランドパッド１２が接続部の一例になる。

レジスト１７を薄くするのは、開口部１７Ａ、１７Ｂの周囲だけでもよい。レジスト１７をスプレーによる吹き付けで形成する場合には、開口部１７Ａ、１７Ｂの周囲において吹き付け量を少なくすることにより、レジスト１７の膜厚を薄くすればよい。

また、バンプ２４０Ａ、２４０Ｂの代わりに、パッド２１Ａ及びグランドパッド２２の表面に、又は、パッド１１Ａ及びグランドパッド１２の表面に、めっき処理を行ってもよい。パッド２１Ａ及びグランドパッド２２の表面、又は、パッド１１Ａ及びグランドパッド１２の表面をめっき処理で厚くすることにより、パッド２１Ａ及びグランドパッド２２と、パッド１１Ａ及びグランドパッド１２とを接続してもよい。

このようなめっき処理としては、例えば、銅めっき、又は、金めっきを施す処理を行えばよい。この場合には、パッド２１Ａ及びグランドパッド２２の表面、又は、パッド１１Ａ及びグランドパッド１２の表面に形成するめっきの部分が接続部の一例になる。

以上、本発明の例示的な実施の形態のプローブカードについて説明したが、本発明は、具体的に開示された実施の形態に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。

１０ インターフェース基板
１０Ａ 開口部
１１ トレース
１１Ａ パッド
１２ グランドパッド
１３ 接続パッド
１３Ａ 同軸コネクタ
１３Ｂ 信号線用の端子
１３Ｃ グランド用の端子
２０ プローブ基板
２０Ａ 突出部
２０Ｂ 延出部
２１ トレース
２１Ａ パッド
２２ グランドパッド
２３ プローブパッド
３０ プローブガイド
４０ 異方性導電フィルム
５０ 押圧部
１００ プローブカード
２４０Ａ、２４０Ｂ バンプ

Claims (6)

1. 一方の面に第１トレースが形成され、剛性を有する第１基板と、
   一方の面に第２トレースが形成され、可撓性を有する第２基板と、
   前記第１基板の前記一方の面と、前記第２基板の前記一方の面とが対向する対向部において、前記第１トレースの端部と前記第２トレースの端部とを接続する接続部と
   を含み、
   前記第１トレースの幅は、前記第２トレースの幅より広く、かつ、前記第１基板及び前記第２基板の公差に応じた幅である、又は、
   前記第２トレースの幅は、前記第１トレースの幅より広く、かつ、前記第１基板及び前記第２基板の公差に応じた幅である、プローブカード。
2. 前記第１基板は開口部を有し、
   前記第２基板は、前記開口部内で折り曲げられ、前記第１基板の他方の面側に突出する突出部を有し、前記第２トレースの他端は、前記突出部に形成される、請求項１記載のプローブカード。
3. 前記接続部は、異方性導電フィルム又はバンプである、請求項１又は２記載のプローブカード。
4. 前記第１トレースを覆うように前記第１基板に形成され、前記第１トレースの前記端部の上部に形成される第１開口部を有する第１被覆部をさらに含む、請求項１乃至３のいずれか一項記載のプローブカード。
5. 前記第１被覆部の前記第１開口部の周辺部は、前記周辺部以外の部分よりも厚さが薄くされている、請求項４記載のプローブカード。
6. 前記第２トレースを覆うように前記第２基板に形成され、前記第２トレースの前記端部の上部に形成される第２開口部を有する第２被覆部をさらに含む、請求項１乃至５のいずれか一項記載のプローブカード。

Images