JP2013008748A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2013008748A JP2013008748A JP2011138804A JP2011138804A JP2013008748A JP 2013008748 A JP2013008748 A JP 2013008748A JP 2011138804 A JP2011138804 A JP 2011138804A JP 2011138804 A JP2011138804 A JP 2011138804A JP 2013008748 A JP2013008748 A JP 2013008748A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- metal plate
- facing
- semiconductor device
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H10W72/60—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H10W72/07336—
-
- H10W72/07636—
-
- H10W72/07651—
-
- H10W72/622—
-
- H10W72/652—
-
- H10W74/00—
-
- H10W90/736—
-
- H10W90/763—
-
- H10W90/766—
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【解決手段】半導体装置10は、一面20aにランド23,24を有する基板20と、両面に電極を有し、第1主面が一面20aと対向するように配置されて第1主面の電極がランド23とはんだ60により接続された縦型素子30と、縦型素子30の第2主面に対向配置された対向部41と、該対向部41から延びた脚部42とを有し、はんだ61により対向部41が第2主面の電極と接続され、はんだ62により脚部42がランド24と接続された金属板40と、モールド樹脂50とを備える。そして、対向部41の厚さが、脚部42の厚さよりも厚くなっている。
【選択図】図2
Description
一面(20a,27a)に、第1接続部(23)及び該第1接続部(23)と電気的に分離された第2接続部(24)を有する電子部品搭載部材(20,27)と、
第1主面と、該第1主面と反対の第2主面との両方に電極を有し、第1主面が一面(20a)と対向するように配置されるとともに、はんだ(60)により第1主面の電極が第1接続部(23)と接続された電子部品(30)と、
電子部品(30)の第2主面に対向配置された対向部(41)と、該対向部(41)から延び、対向部(41)に対して屈曲された脚部(42)とを有し、はんだ(61)により対向部(41)が第2主面の電極と接続され、はんだ(62)により脚部(42)が第2接続部(24)と接続された金属板(40)と、
電子部品搭載部材(20,27)の少なくとも一部、電子部品(30)、及び金属板(40)を一体的に封止するモールド樹脂(50)と、を備え、
金属板(40)の対向部(41)の厚さが、脚部(42)の厚さよりも厚いことを特徴とする。
複数の電子部品(31,32)を備え、
各電子部品(31,32)の第2主面の電極が、同一の対向部(41)に接続された構成とすると良い。
複数の電子部品(31,32)の厚さが異なる場合、
垂直方向において、金属板(40)の対向部(41)は、該対向部(41)と電子部品(31,32)との厚さの和が等しくなるように、電子部品(30)の第2主面に対向する対向面(41a)に段差を有して部分的に厚さが異なることが好ましい。
金属板(40)の対向部(41)は、電子部品(30)の第2主面に対向する対向面(41a)と反対の裏面(41b)に溝部(44)を有し、
該溝部(44)は、対向面(41a)と裏面(41b)とを連結する側面(41c)に端部が開口していると良い。
金属板(40)の対向部(41)は、電子部品(30)の第2主面に対向する対向面(41a)と、該対向面(41a)と反対の裏面(41b)とを連結する側面(41c)に、凹凸部(45)を有しても良い。
電子部品搭載部材(20)は、絶縁基材(21)に配線が形成された基板であり、
第1接続部(23)は、基板(20)の一面(20a)に形成されたランドであり、
第2接続部(24)は、基板(20)の一面(20a)において第1接続部(23)と離れて形成されたランドである構成を採用することができる。
基板(20)の一面(20a)であって、金属板(40)の配置領域と異なる領域に配置された電子部品(33)を備え、
該電子部品(33)の基板(20)と反対の面(33b)にはモールド樹脂(50)が接触し、
垂直方向において、金属板(40)の対向部(41)における基板(20)と反対の面(41b)と電子部品(33)における基板(20)と反対の面(33b)が同じ位置とされた構成とすると良い。
電子部品搭載部材(27)は、リードフレームであり、
第1接続部(23)は、リードフレーム(27)のダイパッド(28)における電子部品(30)との接続部分であり、
第2接続部(24)は、電子部品(30)が配置されたダイパッド(28)と電気的に分離された部分(29)であって、金属板(40)の脚部(42)との接続部分である構成を採用することもできる。
図1及び図2に示す半導体装置10は、基板20と、基板20の一面20a上に配置された縦型素子30と、縦型素子30上、すなわち縦型素子30に対して基板20と反対側に配置され、縦型素子30の他方の電極が電気的に接続された金属板40と、モールド樹脂50を備える。
本実施形態において、上記実施形態に示した半導体装置10と共通する部分についての説明は割愛する。第1実施形態では、同一の金属板40(40a又は40b)に接続される複数の縦型素子31,32の厚さがほぼ同じである例を示した。
本実施形態において、上記実施形態に示した半導体装置10と共通する部分についての説明は割愛する。上記実施形態では、金属板40の対向部41における上面41aが平坦である例を示した。これに対し、本実施形態では、図7に示すように、金属板40の対向部41が、上面41bに溝部44を有している。この溝部44は、対向部41の下面41aと上面41bとを連結する側面41cに端部が開口している。具体的には、垂直方向に沿う平面が矩形状の対向部41において、相対する側面41cを跨ぐように、溝部44が形成されている。
本実施形態において、上記実施形態に示した半導体装置10と共通する部分についての説明は割愛する。第3実施形態では、金属板40の対向部41が、上面41aに溝部44を有する例を示した。これに対し、本実施形態では、図8に示すように、金属板40の対向部41が、その側面41cに凹凸部45を有している。
20・・・基板(電子部品搭載部材)
20a・・・一面
23,23a〜23c・・・ランド、第1接続部
24・・・ランド、第2接続部
27・・・リードフレーム(電子部品搭載部材)
28・・・ダイパッド
29・・・リード
30・・・縦型素子(両面に電極を有する電子部品)
31・・・IGBT
32・・・FWD
40,40a,40b・・・金属板
41・・・対向部
41b・・・上面
42・・・脚部
50・・・モールド樹脂
51・・・被覆部
60〜63・・・はんだ
Claims (9)
- 一面(20a,27a)に、第1接続部(23)及び該第1接続部(23)と電気的に分離された第2接続部(24)を有する電子部品搭載部材(20,27)と、
第1主面と該第1主面と反対の第2主面との両方に電極を有し、前記第1主面が対向するように前記電子部品搭載部材(20)の一面(20a)上に配置されるとともに、はんだ(60)により前記第1主面の電極が前記第1接続部(23)と接続された電子部品(30)と、
前記電子部品(30)の第2主面に対向配置された対向部(41)と、該対向部(41)から延び、前記対向部(41)に対して屈曲された脚部(42)とを有し、はんだ(61)により前記対向部(41)が前記電子部品(30)における第2主面の電極と接続され、はんだ(62)により前記脚部(42)が前記第2接続部(24)と接続された金属板(40)と、
前記電子部品搭載部材(20,27)の少なくとも一部、前記電子部品(30)、及び前記金属板(40)を一体的に封止するモールド樹脂(50)と、を備えた半導体装置であって、
前記金属板(40)の対向部(41)の厚さが、前記脚部(42)の厚さよりも厚いことを特徴とする半導体装置。 - 複数の前記電子部品(31,32)を備え、
各電子部品(31,32)における第2主面の電極が、同一の前記対向部(41)に接続されていることを特徴とする請求項1に記載の半導体装置。 - 複数の前記電子部品(31,32)は、互いに厚さが異なり、
前記垂直方向において、前記金属板(40)の対向部(41)は、該対向部(41)と前記電子部品(31,32)との厚さの和が等しくなるように、前記電子部品(30)の第2主面に対向する対向面(41a)に段差を有して部分的に厚さが異なることを特徴とする請求項2に記載の半導体装置。 - 前記金属板(40)の対向部(41)は、前記電子部品(30)の第2主面に対向する対向面(41a)と反対の裏面(41b)に溝部(44)を有し、
該溝部(44)は、前記対向面(41a)と前記裏面(41b)とを連結する側面(41c)に端部が開口していることを特徴とする請求項1〜3いずれか1項に記載の半導体装置。 - 前記金属板(40)の対向部(41)は、前記電子部品(30)の第2主面に対向する対向面(41a)と、該対向面(41a)と反対の裏面(41b)とを連結する側面(41c)に、凹凸部(45)を有することを特徴とする請求項1〜4いずれか1項に記載の半導体装置。
- 前記電子部品搭載部材(20)は、絶縁基材(21)に配線が形成された基板であり、
前記第1接続部(23)は、前記基板(20)の一面(20a)に形成されたランドであり、
前記第2接続部(24)は、前記基板(20)の一面(20a)において前記第1接続部(23)と離れて形成されたランドであることを特徴とする請求項1〜5いずれか1項に記載の半導体装置。 - 前記基板(20)の一面(20a)であって、前記金属板(40)の配置領域と異なる領域に配置された電子部品(33)を備え、
該電子部品(33)の基板(20)と反対の面(33b)には前記モールド樹脂(50)が接触し、
前記垂直方向において、前記金属板(40)の対向部(41)における基板(20)と反対の面(41b)と前記電子部品(33)における基板(20)と反対の面(33b)が同じ位置とされていることを特徴とする請求項6に記載の半導体装置。 - 前記電子部品搭載部材(27)は、リードフレームであり、
前記第1接続部(23)は、前記リードフレーム(27)のダイパッド(28)における電子部品(30)との接続部分であり、
前記第2接続部(24)は、前記リードフレーム(27)において前記電子部品(30)が配置されたダイパッド(28)と電気的に分離された部分(29)であって、前記金属板(40)の脚部(42)との接続部分であることを特徴とする請求項1〜5いずれか1項に記載の半導体装置。 - 前記リードフレーム(27)に配置され、前記リードフレーム(27)と反対の面(33b)に前記モールド樹脂(50)が接触する電子部品(33)を備え、
前記垂直方向において、前記金属板(40)の対向部(41)におけるリードフレーム(27)と反対の面(41b)と、前記電子部品(33)におけるリードフレーム(27)と反対の面(33b)が同じ位置とされていることを特徴とする請求項8に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011138804A JP5857468B2 (ja) | 2011-06-22 | 2011-06-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011138804A JP5857468B2 (ja) | 2011-06-22 | 2011-06-22 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013008748A true JP2013008748A (ja) | 2013-01-10 |
| JP5857468B2 JP5857468B2 (ja) | 2016-02-10 |
Family
ID=47675868
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011138804A Expired - Fee Related JP5857468B2 (ja) | 2011-06-22 | 2011-06-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5857468B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015142077A (ja) * | 2014-01-30 | 2015-08-03 | 株式会社東芝 | 半導体装置 |
| EP2960937A2 (fr) | 2014-06-25 | 2015-12-30 | Commissariat à l'Énergie Atomique et aux Énergies Alternatives | Circuit integre comportant un dissipateur de chaleur |
| JP2016072575A (ja) * | 2014-10-02 | 2016-05-09 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| DE102019108932A1 (de) * | 2019-04-05 | 2020-10-08 | Danfoss Silicon Power Gmbh | Halbleitermodul und Verfahren zu seiner Herstellung |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09153571A (ja) * | 1995-11-30 | 1997-06-10 | Mitsubishi Electric Corp | 半導体装置 |
| JPH11204693A (ja) * | 1998-01-14 | 1999-07-30 | Fuji Electric Co Ltd | 半導体装置 |
| JPH11260987A (ja) * | 1998-02-11 | 1999-09-24 | Lg Semicon Co Ltd | ヒートスプレッドを有するリードフレーム及び同リードフレームを用いた半導体パッケージ |
| JP2001291823A (ja) * | 2000-04-05 | 2001-10-19 | Toshiba Digital Media Engineering Corp | 半導体装置 |
| JP2002151554A (ja) * | 2000-08-31 | 2002-05-24 | Nec Corp | 半導体装置 |
| JP2004221516A (ja) * | 2002-11-22 | 2004-08-05 | Toyota Industries Corp | 半導体モジュールおよび半導体モジュール用リード |
| US20060055432A1 (en) * | 2004-08-31 | 2006-03-16 | Kabushiki Kaisha Toshiba | Semiconductor module |
| US20070235859A1 (en) * | 2006-03-30 | 2007-10-11 | Stats Chippac Ltd. | Integrated circuit package system with heatspreader |
| US20080012045A1 (en) * | 2006-07-12 | 2008-01-17 | Akira Muto | Semiconductor device and method of manufacturing the same |
| US20090127700A1 (en) * | 2007-11-20 | 2009-05-21 | Matthew Romig | Thermal conductor lids for area array packaged multi-chip modules and methods to dissipate heat from multi-chip modules |
| JP2009130044A (ja) * | 2007-11-21 | 2009-06-11 | Denso Corp | 半導体装置の製造方法 |
-
2011
- 2011-06-22 JP JP2011138804A patent/JP5857468B2/ja not_active Expired - Fee Related
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09153571A (ja) * | 1995-11-30 | 1997-06-10 | Mitsubishi Electric Corp | 半導体装置 |
| JPH11204693A (ja) * | 1998-01-14 | 1999-07-30 | Fuji Electric Co Ltd | 半導体装置 |
| JPH11260987A (ja) * | 1998-02-11 | 1999-09-24 | Lg Semicon Co Ltd | ヒートスプレッドを有するリードフレーム及び同リードフレームを用いた半導体パッケージ |
| JP2001291823A (ja) * | 2000-04-05 | 2001-10-19 | Toshiba Digital Media Engineering Corp | 半導体装置 |
| JP2002151554A (ja) * | 2000-08-31 | 2002-05-24 | Nec Corp | 半導体装置 |
| JP2004221516A (ja) * | 2002-11-22 | 2004-08-05 | Toyota Industries Corp | 半導体モジュールおよび半導体モジュール用リード |
| US20060055432A1 (en) * | 2004-08-31 | 2006-03-16 | Kabushiki Kaisha Toshiba | Semiconductor module |
| JP2006073664A (ja) * | 2004-08-31 | 2006-03-16 | Toshiba Corp | 半導体モジュール |
| US20070235859A1 (en) * | 2006-03-30 | 2007-10-11 | Stats Chippac Ltd. | Integrated circuit package system with heatspreader |
| US20080012045A1 (en) * | 2006-07-12 | 2008-01-17 | Akira Muto | Semiconductor device and method of manufacturing the same |
| US20090127700A1 (en) * | 2007-11-20 | 2009-05-21 | Matthew Romig | Thermal conductor lids for area array packaged multi-chip modules and methods to dissipate heat from multi-chip modules |
| JP2009130044A (ja) * | 2007-11-21 | 2009-06-11 | Denso Corp | 半導体装置の製造方法 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015142077A (ja) * | 2014-01-30 | 2015-08-03 | 株式会社東芝 | 半導体装置 |
| CN104821302A (zh) * | 2014-01-30 | 2015-08-05 | 株式会社东芝 | 半导体装置 |
| CN104821302B (zh) * | 2014-01-30 | 2018-06-01 | 株式会社东芝 | 半导体装置 |
| EP2960937A2 (fr) | 2014-06-25 | 2015-12-30 | Commissariat à l'Énergie Atomique et aux Énergies Alternatives | Circuit integre comportant un dissipateur de chaleur |
| FR3023059A1 (fr) * | 2014-06-25 | 2016-01-01 | Commissariat Energie Atomique | Circuit integre comportant un dissipateur de chaleur |
| EP2960937A3 (fr) * | 2014-06-25 | 2016-01-06 | Commissariat à l'Énergie Atomique et aux Énergies Alternatives | Circuit integre comportant un dissipateur de chaleur |
| US9240394B1 (en) | 2014-06-25 | 2016-01-19 | Commissariat À L'energie Atomique Et Aux Énergies Alternatives | Stacked chips attached to heat sink having bonding pads |
| JP2016072575A (ja) * | 2014-10-02 | 2016-05-09 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| DE102019108932A1 (de) * | 2019-04-05 | 2020-10-08 | Danfoss Silicon Power Gmbh | Halbleitermodul und Verfahren zu seiner Herstellung |
| DE102019108932B4 (de) | 2019-04-05 | 2022-04-21 | Danfoss Silicon Power Gmbh | Halbleitermodul und Verfahren zu seiner Herstellung |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5857468B2 (ja) | 2016-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10297573B2 (en) | Three-dimensional package structure and the method to fabricate thereof | |
| JP4438489B2 (ja) | 半導体装置 | |
| EP3107120B1 (en) | Power semiconductor module | |
| US8916958B2 (en) | Semiconductor package with multiple chips and substrate in metal cap | |
| JP6653199B2 (ja) | 半導体装置 | |
| KR20170086828A (ko) | 메탈범프를 이용한 클립 본딩 반도체 칩 패키지 | |
| JP2013254973A (ja) | パワーモジュールパッケージの製造方法 | |
| JP2019071412A (ja) | チップパッケージ | |
| JP5664475B2 (ja) | 半導体装置 | |
| JP5857468B2 (ja) | 半導体装置 | |
| JP6048238B2 (ja) | 電子装置 | |
| JP5477157B2 (ja) | 半導体装置 | |
| JP2017028174A (ja) | 半導体装置 | |
| JP2006190728A (ja) | 電力用半導体装置 | |
| JP2013062551A (ja) | 半導体装置 | |
| JP2012238737A (ja) | 半導体モジュール及びその製造方法 | |
| JP5619232B2 (ja) | 半導体装置および電極用部材の製造方法 | |
| JP2013004912A (ja) | 半導体モジュール | |
| CN216145615U (zh) | 半导体电路 | |
| CN203085515U (zh) | 半导体封装体 | |
| JP2011249394A (ja) | 半導体装置 | |
| JP5485833B2 (ja) | 半導体装置、電極用部材および電極用部材の製造方法 | |
| JP5682511B2 (ja) | 半導体モジュール | |
| JP4810898B2 (ja) | 半導体装置 | |
| JP2014049593A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130820 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140428 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140507 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140610 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150203 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150327 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151117 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151130 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5857468 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |