JP2013004110A - 書込み用ビットラインの充放電電力を削減する半導体記憶装置 - Google Patents
書込み用ビットラインの充放電電力を削減する半導体記憶装置 Download PDFInfo
- Publication number
- JP2013004110A JP2013004110A JP2011130757A JP2011130757A JP2013004110A JP 2013004110 A JP2013004110 A JP 2013004110A JP 2011130757 A JP2011130757 A JP 2011130757A JP 2011130757 A JP2011130757 A JP 2011130757A JP 2013004110 A JP2013004110 A JP 2013004110A
- Authority
- JP
- Japan
- Prior art keywords
- bit line
- memory cell
- write
- circuit
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 230000003213 activating effect Effects 0.000 claims description 7
- 238000000034 method Methods 0.000 abstract description 34
- 230000009467 reduction Effects 0.000 abstract description 11
- 238000010586 diagram Methods 0.000 description 27
- 230000000694 effects Effects 0.000 description 13
- 230000008569 process Effects 0.000 description 7
- 238000004088 simulation Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 238000000342 Monte Carlo simulation Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
- G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
- G11C11/419—Read-write [R-W] circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Static Random-Access Memory (AREA)
Abstract
【課題】８Ｔr ＳＲＡＭにおけるハーフセレクト問題を解決でき、同時に、従来のライトバック手法で問題となっていたハーフセレクト列における充放電電力削減を実現できる半導体記憶装置を提供する。
【解決手段】８Ｔr ＳＲＡＭにおいて、１）列方向のメモリセル群の各メモリセルの読出し用ビットライン（ＲＢＬ）から保持データを読出すことが可能で、読出されたデータに応じて、ハーフセレクト列のメモリセルのみ、書込み用ビットラインを駆動するビットラインハーフ駆動回路と、２）ビットラインハーフ駆動回路のイネーブル信号（ＤＲＮ）と列選択信号（ＣＬＥ）とを入力してビットラインハーフ駆動回路を活性化させる選択信号回路と、３）列方向のメモリセル群の書込み用ビットラインをイコライズし、書込み用ビットラインのプリチャージを行わないイコライザー回路を備える。
【選択図】図１
【解決手段】８Ｔr ＳＲＡＭにおいて、１）列方向のメモリセル群の各メモリセルの読出し用ビットライン（ＲＢＬ）から保持データを読出すことが可能で、読出されたデータに応じて、ハーフセレクト列のメモリセルのみ、書込み用ビットラインを駆動するビットラインハーフ駆動回路と、２）ビットラインハーフ駆動回路のイネーブル信号（ＤＲＮ）と列選択信号（ＣＬＥ）とを入力してビットラインハーフ駆動回路を活性化させる選択信号回路と、３）列方向のメモリセル群の書込み用ビットラインをイコライズし、書込み用ビットラインのプリチャージを行わないイコライザー回路を備える。
【選択図】図１
Description
本発明は、８トランジスタでメモリセルを構成するＳＲＡＭの書込み用ビットラインの充放電電力を削減する半導体記憶装置に関する技術である。
近年、ＶＬＳＩは様々な産業の基幹を担っており、コンピュータシステムに搭載されるＶＬＳＩの信頼性がますます重要となってきている。しかし、ＶＬＳＩ製造プロセスの微細化が進むにつれてトランジスタ素子特性のばらつきが増大し、ＬＳＩの低電圧における動作信頼性が低下している。ＶＬＳＩ製造プロセスが９０ｎｍ以降の世代になると、ＬＳＩに集積されるＭＯＳトランジスタのしきい値電圧のばらつきが顕在化すると言われている。
特に、ＳＲＡＭ（Static
Random Access Memory）に関しては、各世代の最小サイズのＭＯＳトランジスタを用いることから、ＬＳＩの信頼性及び歩留まりを決定する要因となっており、低電圧における動作信頼性の維持が重要となってきている。
６トランジスタでメモリセルを構成するＳＲＡＭ（６Ｔ
ＳＲＡＭ）は、ラッチ回路（４Ｔ）にアクセスゲート（２Ｔ）を加えた構成をしており、同一アクセスゲートを用いて書込み及び読出しを行う。そのため、書込みマージンと読出しマージンのトレードオフを解決することが困難であり、低電圧での動作信頼性が深刻な問題となる。
特に、ＳＲＡＭ（Static
Random Access Memory）に関しては、各世代の最小サイズのＭＯＳトランジスタを用いることから、ＬＳＩの信頼性及び歩留まりを決定する要因となっており、低電圧における動作信頼性の維持が重要となってきている。
６トランジスタでメモリセルを構成するＳＲＡＭ（６Ｔ
ＳＲＡＭ）は、ラッチ回路（４Ｔ）にアクセスゲート（２Ｔ）を加えた構成をしており、同一アクセスゲートを用いて書込み及び読出しを行う。そのため、書込みマージンと読出しマージンのトレードオフを解決することが困難であり、低電圧での動作信頼性が深刻な問題となる。
一方で、６Ｔ ＳＲＡＭに対し読出しポート（２Ｔ）を加えて８トランジスタでメモリセルを構成するＳＲＡＭ（８Ｔ
ＳＲＡＭ）では、読出しマージンを考慮する必要がないことから、微細化されたプロセスにおいては８Ｔ ＳＲＡＭが６Ｔ ＳＲＡＭに比べて小面積で実装可能であることが一般的に知られている（非特許文献１）。
しかしながら、８Ｔ ＳＲＡＭは、低電圧での動作信頼性を確保できる一方で、単位サイクルあたりの消費電力の観点では、動作電圧の高い６Ｔ
ＳＲＡＭより増加する傾向にある。その理由は、８Ｔ ＳＲＡＭへの書込み時のディスターブ（いわゆるハーフセレクト問題）を解決するためのライトバック手法によって、電力オーバヘッド及び速度低下が生じてリーク電力割合の増加が生じるからである（例えば、特許文献１，非特許文献２を参照。）。
上記の８Ｔ ＳＲＡＭのハーフセレクト問題やライトバック手法については、図面を参照しながら後述する。
ＳＲＡＭ）では、読出しマージンを考慮する必要がないことから、微細化されたプロセスにおいては８Ｔ ＳＲＡＭが６Ｔ ＳＲＡＭに比べて小面積で実装可能であることが一般的に知られている（非特許文献１）。
しかしながら、８Ｔ ＳＲＡＭは、低電圧での動作信頼性を確保できる一方で、単位サイクルあたりの消費電力の観点では、動作電圧の高い６Ｔ
ＳＲＡＭより増加する傾向にある。その理由は、８Ｔ ＳＲＡＭへの書込み時のディスターブ（いわゆるハーフセレクト問題）を解決するためのライトバック手法によって、電力オーバヘッド及び速度低下が生じてリーク電力割合の増加が生じるからである（例えば、特許文献１，非特許文献２を参照。）。
上記の８Ｔ ＳＲＡＭのハーフセレクト問題やライトバック手法については、図面を参照しながら後述する。
Ｌ．Ｃｈａｎｇｅｔ ａｌ，"Ｓｔａｂｌｅ ＳＲＡＭ Ｃｅｌｌ Ｄｅｓｉｇｎ ｆｏｒ ｔｈｅ ３２ｎｍ Ｎｏｄｅ ａｎｄＢｅｙｏｎｄ，"ＶＬＳＩ Ｔｅｃｈ．Ｐａｐｅｒｓ，ｐｐ．１２８−１２９，Ｊｕｎ．２００５．
Ｊ．Ｊ．Ｗｕｅｔ ａｌ，"Ａ Ｌａｒｇｅ σＶＴＨ／ＶＤＤ ＴｏｌｅｒａｎｔＺｉｇｚａｇ ８Ｔ ＳＲＡＭ ｗｉｔｈ Ａｒｅａ−Ｅｆｆｉｃｉｅｎｔ Ｄｅｃｏｕｐｌｅｄ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｅｎｓｉｎｇ ａｎｄ Ｆａｓt Ｗｒｉｔｅ−Ｂａｃｋ Ｓｃｈｅｍｅ," ＩＥＥＥ Ｓｙｍｐ. ＶＬＳＩ Ｃｉｒｃｕｉｔ，Ｄｉｇ．Ｔｅｃｈ．Ｐａｐｅｒｓ，ｐｐ．１０３−１０４，２０１０．
微細化されたプロセスにおいて有利な８Ｔ
ＳＲＡＭにおいては、従来のライトバック手法を用いることにより、ハーフセレクト問題を解決することができ、低電圧における動作信頼性が確保できる。しかしながら、従来のライトバック手法においては、全ての書込み用ビットラインがフルスイングすることから、書込み動作時のハーフセレクト列における充放電電力の増加が問題となっていた。
ＳＲＡＭにおいては、従来のライトバック手法を用いることにより、ハーフセレクト問題を解決することができ、低電圧における動作信頼性が確保できる。しかしながら、従来のライトバック手法においては、全ての書込み用ビットラインがフルスイングすることから、書込み動作時のハーフセレクト列における充放電電力の増加が問題となっていた。
上記状況に鑑みて、本発明は、８Ｔ
ＳＲＡＭにおけるハーフセレクト問題を解決でき、同時に、従来のライトバック手法で問題となっていたハーフセレクト列における充放電電力削減を実現できる半導体記憶装置を提供することを目的とする。
ＳＲＡＭにおけるハーフセレクト問題を解決でき、同時に、従来のライトバック手法で問題となっていたハーフセレクト列における充放電電力削減を実現できる半導体記憶装置を提供することを目的とする。
上記目的を達成すべく、本発明の半導体記憶装置は、２つのＣＭＯＳインバータ回路がループを形成するラッチ回路にアクセスゲートを設け、さらに読出し専用トランジスタを設けてワードラインを読出し用ワードライン（ＲＷＬ）と書込み用ワードライン（ＷＷＬ）とに分離し、読出し用ワードライン（ＲＷＬ）のみを活性化することにより読出し用ビットライン（ＲＢＬ）からメモリセルの保持データを読出すことができるメモリセルを、アレイ状に複数個配置した半導体記憶装置において、下記１）〜３）を備えた構成とされる。
１）列方向のメモリセル群の各メモリセルの読出し用ビットライン（ＲＢＬ）から保持データを読出すことが可能で、読出されたデータに応じて、ハーフセレクト列のメモリセルのみ、書込み用ビットライン（ＷＢＬ）を駆動するビットラインハーフ駆動回路
２）ビットラインハーフ駆動回路のイネーブル信号と列選択信号とを入力してビットラインハーフ駆動回路を活性化させる選択信号回路
３）列方向のメモリセル群の書込み用ビットラインをイコライズし、書込み用ビットラインのプリチャージを行わないイコライザー回路
２）ビットラインハーフ駆動回路のイネーブル信号と列選択信号とを入力してビットラインハーフ駆動回路を活性化させる選択信号回路
３）列方向のメモリセル群の書込み用ビットラインをイコライズし、書込み用ビットラインのプリチャージを行わないイコライザー回路
かかる構成によれば、８Ｔ
ＳＲＡＭにおけるハーフセレクト問題を解決でき、同時に、従来のライトバック手法で問題となっていたハーフセレクト列における充放電電力を削減できる。
２つのＣＭＯＳインバータ回路がループを形成するラッチ回路にアクセスゲートを設け、さらに読出し専用トランジスタを設けてワードラインを読出し用ワードライン（ＲＷＬ）と書込み用ワードライン（ＷＷＬ）とに分離し、読出し用ワードライン（ＲＷＬ）のみを活性化することにより読出し用ビットライン（ＲＢＬ）からメモリセルの保持データを読出すことができるメモリセルは、８Ｔ
ＳＲＡＭやその類似構成のメモリセルのことである。
ＳＲＡＭにおけるハーフセレクト問題を解決でき、同時に、従来のライトバック手法で問題となっていたハーフセレクト列における充放電電力を削減できる。
２つのＣＭＯＳインバータ回路がループを形成するラッチ回路にアクセスゲートを設け、さらに読出し専用トランジスタを設けてワードラインを読出し用ワードライン（ＲＷＬ）と書込み用ワードライン（ＷＷＬ）とに分離し、読出し用ワードライン（ＲＷＬ）のみを活性化することにより読出し用ビットライン（ＲＢＬ）からメモリセルの保持データを読出すことができるメモリセルは、８Ｔ
ＳＲＡＭやその類似構成のメモリセルのことである。
また、上記１）のビットラインハーフ駆動回路は、具体的には、メモリセルの書込み用ビットライン（ＷＢＬ）をプルアップ及びプルダウンするドライバ部分が、ｎＭＯＳで構成されており、プルアップされるビットラインの電圧レベルは、電源電圧からｎＭＯＳのしきい値分だけ低下した電圧でクランプされる。
或いは、上記１）のビットラインハーフ駆動回路は、メモリセルの書込み用ビットライン（ＷＢＬ）をプルアップ及びプルダウンするドライバ部分が、インバータで構成され、インバータの電源電圧をメモリセルの電源電圧より所定電圧低くすることにより、プルアップされるビットラインの電圧レベルは、電源電圧から前記所定電圧だけ低下した電圧でクランプされる。
これにより、ビットラインハーフ駆動回路では、書込み用ビットラインを駆動する際のビットラインの振幅量が、カラムデコーダにより選択されたメモリセルのビットラインの振幅量よりも、カラムデコーダにより選択されないハーフセレクト列のメモリセルのビットラインの振幅量が小さくなる。これにより、消費電力を低減する。
或いは、上記１）のビットラインハーフ駆動回路は、メモリセルの書込み用ビットライン（ＷＢＬ）をプルアップ及びプルダウンするドライバ部分が、インバータで構成され、インバータの電源電圧をメモリセルの電源電圧より所定電圧低くすることにより、プルアップされるビットラインの電圧レベルは、電源電圧から前記所定電圧だけ低下した電圧でクランプされる。
これにより、ビットラインハーフ駆動回路では、書込み用ビットラインを駆動する際のビットラインの振幅量が、カラムデコーダにより選択されたメモリセルのビットラインの振幅量よりも、カラムデコーダにより選択されないハーフセレクト列のメモリセルのビットラインの振幅量が小さくなる。これにより、消費電力を低減する。
また、上記２）の選択信号回路は、具体的には、ＣＭＯＳ
ＮＯＲゲートまたはＣＭＯＳ ＮＡＮＤゲートを用いて構成され、ビットラインハーフ駆動回路のイネーブル信号および列選択信号を入力とし、ビットラインハーフ駆動回路とメモリセルの書込み用ビットラインの間に配置されるアクセストランジスタのゲートに出力される。
ＮＯＲゲートまたはＣＭＯＳ ＮＡＮＤゲートを用いて構成され、ビットラインハーフ駆動回路のイネーブル信号および列選択信号を入力とし、ビットラインハーフ駆動回路とメモリセルの書込み用ビットラインの間に配置されるアクセストランジスタのゲートに出力される。
また、上記３）のイコライザー回路は、具体的には、ｎＭＯＳとｐＭＯＳとが並列に接続され、それぞれの中間ノードをメモリセルの書込み用ビットラインに接続した構成である。
或いは、上記３）のイコライザー回路は、メモリセルの書込み用ビットラインの間にｎＭＯＳまたはｐＭＯＳが接続された構成である。
これにより、メモリセルの書込み用ビットラインは、スタンバイ時には書込み用ビットラインはフローティング状態となり、メモリセルのリーク電流によって書込み用ビットラインは中間電位に保たれることになる。
或いは、上記３）のイコライザー回路は、メモリセルの書込み用ビットラインの間にｎＭＯＳまたはｐＭＯＳが接続された構成である。
これにより、メモリセルの書込み用ビットラインは、スタンバイ時には書込み用ビットラインはフローティング状態となり、メモリセルのリーク電流によって書込み用ビットラインは中間電位に保たれることになる。
また、上記の本発明の半導体記憶装置では、ビットラインハーフ駆動回路のイネーブル信号の動作後に、書込み用ワードラインを活性化することにより、従来のライトバック手法で問題となっていたハーフセレクト列における充放電電力削減を実現している。
なお、ビットラインハーフ駆動回路は、８×２（ｎ−１）個（ｎは自然数）などの複数のメモリセルを１つのメモリセル群とした中に１つ設ければよい。ビットラインハーフ駆動回路を追加することによる面積オーバヘッドを最小限とすべく、多数のメモリセルを１つのメモリセル群とした中に１つ設けられる。例えば８個のメモリセル、１６個のメモリセル、３２個のメモリセル、６４個のメモリセル、１２８個のメモリセル、２５６個のメモリセルのいずれかのメモリセル群に１つ設けられる。読出し用ビットラインによる保持データの減衰や、書込み用ビットラインの駆動を鑑みて、最適な個数とすればよい。
本発明によれば、８Ｔ
ＳＲＡＭにおけるハーフセレクト問題を解決でき、同時に、従来のライトバック手法で問題となっていたハーフセレクト列における充放電電力削減を実現でき、低消費電力のＳＲＡＭを構築できるといった効果がある。
ＳＲＡＭにおけるハーフセレクト問題を解決でき、同時に、従来のライトバック手法で問題となっていたハーフセレクト列における充放電電力削減を実現でき、低消費電力のＳＲＡＭを構築できるといった効果がある。
以下、本発明の実施形態について、図面を参照しながら詳細に説明していく。なお、本発明の範囲は、以下の実施例や図示例に限定されるものではなく、幾多の変更及び変形が可能である。
先ず、しきい値のランダムばらつきの影響について、図２０を参照して説明する。図２０（１）は６Ｔ
ＳＲＡＭのメモリセルにおける保持データを読出すＭＯＳトランジスタ（Ｐａｓｓ ｇａｔｅ）を示している。プロセスの微細化に伴って、図２０（２）に示すように、ＭＯＳトランジスタのしきい値電圧のばらつきが増大する。しきい値電圧のばらつきは、ゲート長の変動、不純物の揺らぎ、温度、ＬＥＲ（Ｌｉｎｅ
Ｅｄｇｅ Ｒｏｕｇｈｎｅｓｓ）などの要因で発生する。図２０（３）に示すように、しきい値電圧のばらつきの影響により、Ｐａｓｓ ｇａｔｅのオン電流のばらつきも増大する。
ＳＲＡＭのメモリセルにおける保持データを読出すＭＯＳトランジスタ（Ｐａｓｓ ｇａｔｅ）を示している。プロセスの微細化に伴って、図２０（２）に示すように、ＭＯＳトランジスタのしきい値電圧のばらつきが増大する。しきい値電圧のばらつきは、ゲート長の変動、不純物の揺らぎ、温度、ＬＥＲ（Ｌｉｎｅ
Ｅｄｇｅ Ｒｏｕｇｈｎｅｓｓ）などの要因で発生する。図２０（３）に示すように、しきい値電圧のばらつきの影響により、Ｐａｓｓ ｇａｔｅのオン電流のばらつきも増大する。
図２にＳＲＡＭのブロック図、図３に一般的な６Ｔ
ＳＲＡＭのメモリセルの回路図を示す。従来の６Ｔ ＳＲＡＭのメモリセルは、ロードトランジスタ（ＰＬ０，ＰＬ１），アクセストランジスタ（ＮＡ０，ＮＡ１），ドライブトランジスタ（ＮＤ０，ＮＤ１）で構成される。また、メモリセルを横方向に貫通する行選択線（ワードライン)、縦方向に貫通するデータ線（ビットライン）がある。
ＳＲＡＭのメモリセルの回路図を示す。従来の６Ｔ ＳＲＡＭのメモリセルは、ロードトランジスタ（ＰＬ０，ＰＬ１），アクセストランジスタ（ＮＡ０，ＮＡ１），ドライブトランジスタ（ＮＤ０，ＮＤ１）で構成される。また、メモリセルを横方向に貫通する行選択線（ワードライン)、縦方向に貫通するデータ線（ビットライン）がある。
読出し時の動作としては、先ずビットライン（ＢＬ）をプリチャージし“Ｈｉｇｈ”の状態とする。そして、入力したアドレス信号からＸデコーダ（図示せず）で選択された行のワードライン（ＷＬ）を立上げる。Ｘデコーダ回路（図示せず）によって選択された行のメモリセルのアクセストランジスタ（ＮＡ０，ＮＡ１）をオン状態とし、保持データをビットライン（ＢＬ）に出力する。Ｙデコーダ回路によって選択された列のビットライン（ＢＬ）をセンスアンプ回路（図示せず）に出力して微小電位差を増幅する。増幅された信号をデータラッチ回路（図示せず）で保持しデータを出力する。
また、書込み動作としては、入力したアドレス信号からＸデコーダ回路（図示せず）で選択された行のワードライン（ＷＬ）を立ち上げ、Ｙデコーダ回路（図示せず）がビットラインを選択する。書込むデータに応じて、一方のビットライン（ＢＬＮ）を書込みドライバ回路（図示せず）で接地（ＧＮＤ）させ、他方のビットライン（ＢＬ）を電源電圧（ＶＤＤ）に駆動する。図４（１）に示すように、Ｘデコーダ回路（図示せず）によって選択された行のメモリセルのアクセストランジスタ（ＮＡ０，ＮＡ１）がオン状態となり、Ｙデコーダ回路によって選択された列の書込み対象セルに対してビットラインからデータを書込む。
しかし、上述したように、プロセスの微細化が進むにつれて従来の６Ｔ
ＳＲＡＭのメモリセルの動作の信頼性が失われつつある。上述の如く、プロセスの微細化に伴って、ＭＯＳトランジスタのしきい値電圧のばらつきが増大する。従来の６Ｔ ＳＲＡＭは、大容量化及び高速化の面で大きなアドバンテージをもつが、その一方で、図４（２）に示すように、書込み対象でない非選択セルに対してディスターブ電流が発生する。この時、アクセストランジスタ（ＮＡ０、ＮＡ１）のしきい値が高くばらついた場合は書込みマージンが小さくなり、低くばらついた場合は読出しマージンが小さくなる。つまり、従来の６Ｔ
ＳＲＡＭでは、読出し及び書込みマージンのトレードオフを解決できず、微細化が進むにつれて低電圧動作が難しくなる。
一方で、８Ｔ
ＳＲＡＭでは、専用の読出しポートを保持することから、読出しマージンを考慮する必要が無く、低電圧での歩留まりが確保しやすい。このため、微細化が進むにつれてその必要性が上がっている。
ＳＲＡＭのメモリセルの動作の信頼性が失われつつある。上述の如く、プロセスの微細化に伴って、ＭＯＳトランジスタのしきい値電圧のばらつきが増大する。従来の６Ｔ ＳＲＡＭは、大容量化及び高速化の面で大きなアドバンテージをもつが、その一方で、図４（２）に示すように、書込み対象でない非選択セルに対してディスターブ電流が発生する。この時、アクセストランジスタ（ＮＡ０、ＮＡ１）のしきい値が高くばらついた場合は書込みマージンが小さくなり、低くばらついた場合は読出しマージンが小さくなる。つまり、従来の６Ｔ
ＳＲＡＭでは、読出し及び書込みマージンのトレードオフを解決できず、微細化が進むにつれて低電圧動作が難しくなる。
一方で、８Ｔ
ＳＲＡＭでは、専用の読出しポートを保持することから、読出しマージンを考慮する必要が無く、低電圧での歩留まりが確保しやすい。このため、微細化が進むにつれてその必要性が上がっている。
図５に、８Ｔ
ＳＲＡＭのメモリセルの回路図を示す。８Ｔ ＳＲＡＭのメモリセルでは、データ保持ノード（Ｎ１）の電位の状態（ＶＤＤまたは０Ｖ）に応じて読出しポートのドライブトランジスタ（ＮＲＤ）のＯＮ／ＯＦＦが切り替わり、読出し用ビットライン（ＲＢＬ）にプリチャージされた電荷の放電の有無が変化する。
ＳＲＡＭのメモリセルの回路図を示す。８Ｔ ＳＲＡＭのメモリセルでは、データ保持ノード（Ｎ１）の電位の状態（ＶＤＤまたは０Ｖ）に応じて読出しポートのドライブトランジスタ（ＮＲＤ）のＯＮ／ＯＦＦが切り替わり、読出し用ビットライン（ＲＢＬ）にプリチャージされた電荷の放電の有無が変化する。
図６に、８Ｔ
ＳＲＡＭのメモリセルの読出し時の回路図を示す。データ保持ノード（Ｎ１）の電位がＶＤＤのとき、読出しドライブトランジスタ（ＮＲＤ）がＯＮとなり、読出し用ワードライン（ＲＷＬ）が立ち上がると、読出し用ビットライン（ＲＢＬ）から読出しアクセストランジスタ（ＮＲＡ），読出しドライブトランジスタ（ＮＲＤ）を通してグラウンド（ＧＮＤ）への放電パスが生じる。
放電パスが生じることにより、読出し用ビットライン（ＲＢＬ）の電位がＶＤＤから徐々に低下する。読出し用ビットライン（ＲＢＬ）の電位が後段のアンプ部（図示せず）の論理しきい値電圧に達することによりデータ出力が決定する。
ＳＲＡＭのメモリセルの読出し時の回路図を示す。データ保持ノード（Ｎ１）の電位がＶＤＤのとき、読出しドライブトランジスタ（ＮＲＤ）がＯＮとなり、読出し用ワードライン（ＲＷＬ）が立ち上がると、読出し用ビットライン（ＲＢＬ）から読出しアクセストランジスタ（ＮＲＡ），読出しドライブトランジスタ（ＮＲＤ）を通してグラウンド（ＧＮＤ）への放電パスが生じる。
放電パスが生じることにより、読出し用ビットライン（ＲＢＬ）の電位がＶＤＤから徐々に低下する。読出し用ビットライン（ＲＢＬ）の電位が後段のアンプ部（図示せず）の論理しきい値電圧に達することによりデータ出力が決定する。
８Ｔ
ＳＲＡＭのメモリセルの読出しポートでは、データ保持ノード（Ｎ１）の電位を読出しドライブトランジスタ（ＮＲＤ）のゲートで受けて直接、読出し用ビットライン（ＲＢＬ）に伝達することから、読出し動作により保持データが破壊されることはない。すなわち、８Ｔ
ＳＲＡＭのメモリセルの設計においては読出しマージンを考慮する必要がない。また、８Ｔ ＳＲＡＭのメモリセルの書込み動作は、上述した６Ｔ ＳＲＡＭのメモリセルの書込み動作と同一である。
ＳＲＡＭのメモリセルの読出しポートでは、データ保持ノード（Ｎ１）の電位を読出しドライブトランジスタ（ＮＲＤ）のゲートで受けて直接、読出し用ビットライン（ＲＢＬ）に伝達することから、読出し動作により保持データが破壊されることはない。すなわち、８Ｔ
ＳＲＡＭのメモリセルの設計においては読出しマージンを考慮する必要がない。また、８Ｔ ＳＲＡＭのメモリセルの書込み動作は、上述した６Ｔ ＳＲＡＭのメモリセルの書込み動作と同一である。
図７に、書込み動作時の選択セル及び非選択セルの回路図を示す。８Ｔ
ＳＲＡＭのメモリセルに対する書込みは、行方向に選択されたワードライン及び列方向に選択されたビットラインを通じて行われる。選択されたビットラインは、書込みドライバによって、ＶＤＤまたはＧＮＤレベルに固定され、選択されたワードラインが駆動されることによりメモリセルに書込みが行われる。この時、選択されたワードライン上には、書込み非対象なメモリセル（ハーフセレクトセル）が存在することになる。このハーフセレクトセルのビットラインはＶＤＤにプリチャージされているため、ＧＮＤレベルを保持するノードに対し、ディスターブ電流が流れこむことになる。その結果、低電圧においてマージンの低下したセルではビット不良が発生するというハーフセレクト問題がある。
ＳＲＡＭのメモリセルに対する書込みは、行方向に選択されたワードライン及び列方向に選択されたビットラインを通じて行われる。選択されたビットラインは、書込みドライバによって、ＶＤＤまたはＧＮＤレベルに固定され、選択されたワードラインが駆動されることによりメモリセルに書込みが行われる。この時、選択されたワードライン上には、書込み非対象なメモリセル（ハーフセレクトセル）が存在することになる。このハーフセレクトセルのビットラインはＶＤＤにプリチャージされているため、ＧＮＤレベルを保持するノードに対し、ディスターブ電流が流れこむことになる。その結果、低電圧においてマージンの低下したセルではビット不良が発生するというハーフセレクト問題がある。
８Ｔ
ＳＲＡＭのメモリセルのハーフセレクト列におけるメモリセルの不安定性を回避する手法の一つにライトバック手法がある。図８に示すような従来から知られたライトバック回路を参照して、ライトバック手法について説明する。ライトバック手法では、書込みサイクルの前半において、読出し動作を行う点を特徴とする。図８の回路では、８Ｔ
ＳＲＡＭの読出しポートにより、メモリセルから保持データの読出し動作時のディスターブを排除し、ライトバック回路で、書込み動作時のディスターブを排除している。
８Ｔ
ＳＲＡＭのメモリセルの書込み時には、図９に示すように、先ず読出し用ワードライン（ＲＷＬ）が立ち上がり、選択行に属する全列のメモリセル保持データが読出し用ビットライン（ＲＢＬ）を通じてラッチ回路（Ｄ−ｌａｔｃｈ）に読出される。
ＳＲＡＭのメモリセルのハーフセレクト列におけるメモリセルの不安定性を回避する手法の一つにライトバック手法がある。図８に示すような従来から知られたライトバック回路を参照して、ライトバック手法について説明する。ライトバック手法では、書込みサイクルの前半において、読出し動作を行う点を特徴とする。図８の回路では、８Ｔ
ＳＲＡＭの読出しポートにより、メモリセルから保持データの読出し動作時のディスターブを排除し、ライトバック回路で、書込み動作時のディスターブを排除している。
８Ｔ
ＳＲＡＭのメモリセルの書込み時には、図９に示すように、先ず読出し用ワードライン（ＲＷＬ）が立ち上がり、選択行に属する全列のメモリセル保持データが読出し用ビットライン（ＲＢＬ）を通じてラッチ回路（Ｄ−ｌａｔｃｈ）に読出される。
図１０に示すように、マルチプレクサ（２：１
ＭＵＸ）では、列アドレスに応じて、書込むデータの割当てが行われる。選択列に対しては外部からの入力データ（Ｄａｔａｉｎ）が割当てられ、非選択列に対しては読出されたデータ（Ｄａｔａｏｕｔ）が割当てられる。この時、従来のライトバック手法では、書込み用ビットライン（ＷＢＬ）はＶＤＤにプリチャージされており、割り当てられたデータに応じて、各列の書込みドライバ（Ｗｒｉｔｅ
ｄｒｉｖｅｒ）が、対となるビットラインのどちらか一方をＧＮＤレベルまで駆動する。次に、書込み用ワードライン（ＷＷＬ）が立ち上がり、割当てられたデータがメモリセルに書込まれる。これにより、選択列に対しては外部からの入力データが書込まれる。一方、非選択列においては読出されたデータ（Ｄａｔａｏｕｔ）が書き戻される形となるため、非選択列におけるディスターブ電流が生じず、データが保持されることになる。
このように、従来のライトバック手法を用いることにより、ハーフセレクト問題を解決することができ、低電圧における８Ｔ
ＳＲＡＭの動作信頼性が確保できる。
ＭＵＸ）では、列アドレスに応じて、書込むデータの割当てが行われる。選択列に対しては外部からの入力データ（Ｄａｔａｉｎ）が割当てられ、非選択列に対しては読出されたデータ（Ｄａｔａｏｕｔ）が割当てられる。この時、従来のライトバック手法では、書込み用ビットライン（ＷＢＬ）はＶＤＤにプリチャージされており、割り当てられたデータに応じて、各列の書込みドライバ（Ｗｒｉｔｅ
ｄｒｉｖｅｒ）が、対となるビットラインのどちらか一方をＧＮＤレベルまで駆動する。次に、書込み用ワードライン（ＷＷＬ）が立ち上がり、割当てられたデータがメモリセルに書込まれる。これにより、選択列に対しては外部からの入力データが書込まれる。一方、非選択列においては読出されたデータ（Ｄａｔａｏｕｔ）が書き戻される形となるため、非選択列におけるディスターブ電流が生じず、データが保持されることになる。
このように、従来のライトバック手法を用いることにより、ハーフセレクト問題を解決することができ、低電圧における８Ｔ
ＳＲＡＭの動作信頼性が確保できる。
しかしながら、従来のライトバック手法では、書込み用ワードライン（ＷＷＬ）が立ち上がり、選択列も非選択列も、それぞれ割当てられたデータがメモリセルに書込まれることから、全ての書込み用ビットライン（ＷＢＬ）がＶＤＤからＧＮＤレベルまでフルスイングする。この時、列アドレスがＮビットとすると、非選択列は選択列の（２Ｎ−１）倍となる。つまり、列アドレスが８ビットとすると、非選択列における充放電電力は選択列における充放電電力の（２８−１）＝２５５倍となる。その結果、書込み動作時において、ハーフセレクト列における充放電電力の増加が問題となる。
そこで、本発明のライトバック手法を実現する半導体記憶装置は、図１に示すように、２つのＣＭＯＳインバータ回路がループを形成するラッチ回路にアクセスゲートを設け、さらに読出し専用トランジスタを設けてワードラインを読出し用ワードライン（ＲＷＬ）と書込み用ワードライン（ＷＷＬ）とに分離し、読出し用ワードライン（ＲＷＬ）のみを活性化することにより読出し用ビットライン（ＲＢＬ）からメモリセルの保持データを読出すことができるメモリセル１を、アレイ状に複数個配置した半導体記憶装置において、列方向のメモリセル群の各メモリセルの読出し用ビットライン（ＲＢＬ）から保持データを読出すことが可能で、読出されたデータに応じて、ハーフセレクト列のメモリセルのみ、書込み用ビットラインを駆動するビットラインハーフ駆動回路２と、ビットラインハーフ駆動回路のイネーブル信号（ＤＲＮ）と列選択信号（ＣＬＥ）とを入力してビットラインハーフ駆動回路を活性化させる選択信号回路３と、列方向のメモリセル群の書込み用ビットラインをイコライズし、書込み用ビットラインのプリチャージを行わないイコライザー回路４とから構成されるようにした。
ビットラインハーフ駆動回路２により、書込み用ビットライン（ＷＢＬ）の振幅を制限し、イコライザー回路４により、書込み用ビットライン（ＷＢＬ）を、プリチャージを行わずに常時フローティング状態とすることができる。これにより、従来のライトバックによる動作電圧の下限を低減できるといったメリットを保ちつつ、低消費電力化を実現できる。本発明のライトバック手法を実現する半導体記憶装置の特徴は、書込み用ビットライン（ＷＢＬ）をプリチャージレスの点と、書込み用ビットライン（ＷＢＬ）の振幅量に制限を加える点である。
本発明のライトバック手法を実現する半導体記憶装置の実施方法は、以下の通りである。先ず、選択列のデータを読出して、ビットラインハーフ駆動回路に入力する。そして、非選択カラムの書込み用ビットライン（ＷＢＬ）を、ビットラインハーフ駆動回路により充放電を行う。そして、選択列の書込みを行う。最後に、書込み用ビットライン（ＷＢＬ）はイコライズを行った後で、フローティング状態とする。
以下、具体的な回路を例に挙げて、詳細に説明する。
以下、具体的な回路を例に挙げて、詳細に説明する。
本発明のライトバック手法を実現する一実施例として、図１１にビットラインハーフ駆動回路およびイコライザー回路を搭載した回路構成図を示す。
イコライザー回路４は、ｎＭＯＳとｐＭＯＳとが並列に接続され、それぞれの中間ノードがメモリセルの書込み用ビットラインに接続されている回路である。書込み用ビットライン（ＷＢＬ）のプリチャージを行わず、メモリセルの書込み用ビットラインは、スタンバイ時には書込み用ビットラインはフローティング状態となる。しかし、メモリセルのリーク電流によって書込み用ビットラインは中間電位に保たれることになる。
イコライザー回路４は、ｎＭＯＳとｐＭＯＳとが並列に接続され、それぞれの中間ノードがメモリセルの書込み用ビットラインに接続されている回路である。書込み用ビットライン（ＷＢＬ）のプリチャージを行わず、メモリセルの書込み用ビットラインは、スタンバイ時には書込み用ビットラインはフローティング状態となる。しかし、メモリセルのリーク電流によって書込み用ビットラインは中間電位に保たれることになる。
ビットラインハーフ駆動回路２は、読出し用ビットライン（ＲＢＬ）の読出し回路の後段に位置し、読出されたデータに応じて書込み用ビットライン（ＷＢＬ）をドライブする。図１３に示すように、ビットラインハーフ駆動回路２は、メモリセルの書込み用ビットライン（ＷＢＬ）をプルアップ及びプルダウンするドライバ部分が、４個のｎＭＯＳ（Ｎ１，Ｎ２，Ｎ３，Ｎ４）で構成され、２個のアクセストランジスタ（Ｎ５，Ｎ６）を介して書込み用ビットライン（ＷＢＬ）に接続されている。上述したように、ビットラインハーフ駆動回路が動作する前のタイミングでは、書込み用ビットライン（ＷＢＬ）はｎＭＯＳのしきい値よりも低い中間電位に保たれているため、図に示すようにトランジスタ（Ｎ１，Ｎ４，Ｎ５，Ｎ６）のスイッチがＯＮされると、プルアップされるビットラインの電圧レベルは、電源電圧からｎＭＯＳのしきい値分だけ低下した電圧でクランプされるようになっている。これにより、ビットラインハーフ駆動回路では、書込み用ビットライン（ＷＢＬ）を駆動する際のビットラインの振幅量が、カラムデコーダにより選択されたメモリセルのビットラインの振幅量よりも、カラムデコーダにより選択されないハーフセレクト列のメモリセルのビットラインの振幅量が小さくできる。
また、選択信号回路３は、ＣＭＯＳ
ＮＯＲゲートを用いて構成され、ビットラインハーフ駆動回路のイネーブル信号（ＤＲＮ）および列選択信号（ＣＬＥ）を入力とし、ビットラインハーフ駆動回路２とメモリセルの書込み用ビットライン（ＷＢＬ）の間に配置されるアクセストランジスタ（Ｎ５，Ｎ６）のゲートに接続される。
ＮＯＲゲートを用いて構成され、ビットラインハーフ駆動回路のイネーブル信号（ＤＲＮ）および列選択信号（ＣＬＥ）を入力とし、ビットラインハーフ駆動回路２とメモリセルの書込み用ビットライン（ＷＢＬ）の間に配置されるアクセストランジスタ（Ｎ５，Ｎ６）のゲートに接続される。
図１２は、本発明の８Ｔ
ＳＲＡＭのブロック図である。また、図１４は、ビットラインハーフ駆動回路の動作説明図である。
書込み時は、選択された行の読出し用ワードライン（ＲＷＬ）が駆動されて、データが読出し用ビットライン（ＲＢＬ）に伝わる。この時、書込みを行う選択列においては、列選択信号（ＣＬＥ）が駆動される。次に、選択された行において、ドライバイネーブル信号（ＤＲＮ）が駆動される。ビットラインハーフ駆動回路は、列選択信号（ＣＬＥ）が駆動されていない非選択列において、ドライバイネーブル信号（ＤＲＮ）の駆動をもって書込み用ビットライン（ＷＢＬ）の駆動を行う。その結果、書込み対象列ではビットラインハーフ駆動回路が書込み用ビットライン（ＷＢＬ）を駆動せず、ハーフセレクト列のビットラインのみを駆動するようになる。書込み対象列は、ＣＭＯＳで構成される書込みドライバ（Ｗｒｉｔｅ
ｄｒｉｖｅｒ）によって駆動されるため、書込み用ビットライン（ＷＢＬ）はＶＤＤとＧＮＤレベルに固定され、従来と同様にデータの書込みが行われる。
図１４に示される動作波形を用いて、従来技術と本発明の差異について詳しく述べる。本発明と従来方式においては、書込み用ビットライン（ＷＢＬ）の電圧波形について異なる点が２点ある。まず１点目は、選択列（Ｓｅｌｅｃｔｅｄ）及び非選択列（Ｕｎｓｅｌｅｃｔｅｄ）の書込み用ビットライン（ＷＢＬ）は、本発明ではフローティング状態となり中間電位に保たれるが、従来技術ではＶＤＤにプリチャージされている点である。２点目は、本発明では、非選択列におけるプルアップされる書込み用ビットライン（ＷＢＬ）の電位が、ＶＤＤからｎＭＯＳのしきい値分だけ低下した電位でクランプされるが、従来技術ではＶＤＤにプリチャージされた書込み用ビットライン（ＷＢＬ）のどちらか一方がＧＮＤレベルまでプルダウンされる点である。列選択信号（ＣＬＥ）とドライバイネーブル信号（ＤＲＮ）によって、書込み用ビットライン（ＷＢＬ）の駆動タイミングが決定される点は同じである。従来技術では全ての書込み用ビットライン（ＷＢＬ）がフルスイングしている一方で、本発明では非選択列において書込み用ビットライン（ＷＢＬ）の振幅量が削減されていることがわかる。ハーフセレクト列の書込み用ビットライン（ＷＢＬ）にメモリセルのデータが反映された後に、書込み用ワードライン（ＷＷＬ）が駆動され、書込みが行われる。この時、本発明においては、プルアップされる書込み用ビットライン（ＷＢＬ）の電位がＶＤＤ以下となるために、Ｈｉｇｈ側を保持するノードから書込み用ビットライン（ＷＢＬ）に電流パスが発生する。しかし、Ｌｏｗ側を保持するノードがＬｏｗ側書込み用ビットライン（ＷＢＬ）によって保持されるため、ハーフセレクトセル（Ｄｉｓｔｕｒｂｅｄ
ｃｅｌｌ）における安定性は保たれる。本発明を用いたことによるに歩留まりについては、後述するシミュレーション結果を示す。
これらの動作により、ハーフセレクト問題を解決でき、同時に従来のライトバック手法で問題となっていたハーフセレクト列における充放電電力削減を実現できることになる。
ＳＲＡＭのブロック図である。また、図１４は、ビットラインハーフ駆動回路の動作説明図である。
書込み時は、選択された行の読出し用ワードライン（ＲＷＬ）が駆動されて、データが読出し用ビットライン（ＲＢＬ）に伝わる。この時、書込みを行う選択列においては、列選択信号（ＣＬＥ）が駆動される。次に、選択された行において、ドライバイネーブル信号（ＤＲＮ）が駆動される。ビットラインハーフ駆動回路は、列選択信号（ＣＬＥ）が駆動されていない非選択列において、ドライバイネーブル信号（ＤＲＮ）の駆動をもって書込み用ビットライン（ＷＢＬ）の駆動を行う。その結果、書込み対象列ではビットラインハーフ駆動回路が書込み用ビットライン（ＷＢＬ）を駆動せず、ハーフセレクト列のビットラインのみを駆動するようになる。書込み対象列は、ＣＭＯＳで構成される書込みドライバ（Ｗｒｉｔｅ
ｄｒｉｖｅｒ）によって駆動されるため、書込み用ビットライン（ＷＢＬ）はＶＤＤとＧＮＤレベルに固定され、従来と同様にデータの書込みが行われる。
図１４に示される動作波形を用いて、従来技術と本発明の差異について詳しく述べる。本発明と従来方式においては、書込み用ビットライン（ＷＢＬ）の電圧波形について異なる点が２点ある。まず１点目は、選択列（Ｓｅｌｅｃｔｅｄ）及び非選択列（Ｕｎｓｅｌｅｃｔｅｄ）の書込み用ビットライン（ＷＢＬ）は、本発明ではフローティング状態となり中間電位に保たれるが、従来技術ではＶＤＤにプリチャージされている点である。２点目は、本発明では、非選択列におけるプルアップされる書込み用ビットライン（ＷＢＬ）の電位が、ＶＤＤからｎＭＯＳのしきい値分だけ低下した電位でクランプされるが、従来技術ではＶＤＤにプリチャージされた書込み用ビットライン（ＷＢＬ）のどちらか一方がＧＮＤレベルまでプルダウンされる点である。列選択信号（ＣＬＥ）とドライバイネーブル信号（ＤＲＮ）によって、書込み用ビットライン（ＷＢＬ）の駆動タイミングが決定される点は同じである。従来技術では全ての書込み用ビットライン（ＷＢＬ）がフルスイングしている一方で、本発明では非選択列において書込み用ビットライン（ＷＢＬ）の振幅量が削減されていることがわかる。ハーフセレクト列の書込み用ビットライン（ＷＢＬ）にメモリセルのデータが反映された後に、書込み用ワードライン（ＷＷＬ）が駆動され、書込みが行われる。この時、本発明においては、プルアップされる書込み用ビットライン（ＷＢＬ）の電位がＶＤＤ以下となるために、Ｈｉｇｈ側を保持するノードから書込み用ビットライン（ＷＢＬ）に電流パスが発生する。しかし、Ｌｏｗ側を保持するノードがＬｏｗ側書込み用ビットライン（ＷＢＬ）によって保持されるため、ハーフセレクトセル（Ｄｉｓｔｕｒｂｅｄ
ｃｅｌｌ）における安定性は保たれる。本発明を用いたことによるに歩留まりについては、後述するシミュレーション結果を示す。
これらの動作により、ハーフセレクト問題を解決でき、同時に従来のライトバック手法で問題となっていたハーフセレクト列における充放電電力削減を実現できることになる。
（シミュレーション）
実施例１のＳＲＡＭ回路では、プルアップされる書込み用ビットライン（ＷＢＬ）はＶＤＤ以下となるために、Ｈｉｇｈ側を保持するノードから書込み用ビットライン（ＷＢＬ）に電流パスが発生することが懸念される。そこで、実施例１のＳＲＡＭ回路に関して歩留まりのシミュレーションを行った。
下記表１は、ハーフセレクトセルにおけるＦａｉｌ
ｂｉｔ ｃｏｕｎｔシミュレーション結果を示す。各グローバルコーナ及び温度において、１００万回のモンテカルロシミュレーションを試行した。シミュレーションの結果、ワーストコーナ（ＳＳコーナかつ低温）において４．２９σの歩留まりを確保可能であり、その他のコーナ及び温度条件では４．８９σ以上の歩留まりを得られた。
実施例１のＳＲＡＭ回路では、プルアップされる書込み用ビットライン（ＷＢＬ）はＶＤＤ以下となるために、Ｈｉｇｈ側を保持するノードから書込み用ビットライン（ＷＢＬ）に電流パスが発生することが懸念される。そこで、実施例１のＳＲＡＭ回路に関して歩留まりのシミュレーションを行った。
下記表１は、ハーフセレクトセルにおけるＦａｉｌ
ｂｉｔ ｃｏｕｎｔシミュレーション結果を示す。各グローバルコーナ及び温度において、１００万回のモンテカルロシミュレーションを試行した。シミュレーションの結果、ワーストコーナ（ＳＳコーナかつ低温）において４．２９σの歩留まりを確保可能であり、その他のコーナ及び温度条件では４．８９σ以上の歩留まりを得られた。
図１５に、実施例１のＳＲＡＭ回路と従来のライトバック方式の８Ｔ
ＳＲＡＭのリーク電力削減効果について示す。実施例１のＳＲＡＭ回路では、書込み用ビットライン（ＷＢＬ）を常時フローティング状態とするため、アクティブ状態におけるリーク電力を削減できる。図１５に示すように、書込み用ビットラインのフローティングによって、ＦＦコーナ，高温，０．５Ｖ動作時のリーク電力を３３％削減することが可能となる。
ＳＲＡＭのリーク電力削減効果について示す。実施例１のＳＲＡＭ回路では、書込み用ビットライン（ＷＢＬ）を常時フローティング状態とするため、アクティブ状態におけるリーク電力を削減できる。図１５に示すように、書込み用ビットラインのフローティングによって、ＦＦコーナ，高温，０．５Ｖ動作時のリーク電力を３３％削減することが可能となる。
図１６に、各グローバルコーナにおける書込み時アクティブ電力低減効果を示す。ＦＦコーナ，ＣＣコーナ，ＳＳコーナにおいて、それぞれ３２％，４７％，６０％のアクティブ電力が低減できることがわかる。
また、図１７から、ｎＭＯＳ−ｆａｓｔコーナでは、アシスト効果が大きい一方で、振幅幅が大きく、消費電力の削減効果が小さいことがわかる。反対に、ｎＭＯＳ−ｓｌｏｗコーナでは、振幅幅が小さく、消費電力の削減効果が大きいことがわかる。
また、図１７から、ｎＭＯＳ−ｆａｓｔコーナでは、アシスト効果が大きい一方で、振幅幅が大きく、消費電力の削減効果が小さいことがわかる。反対に、ｎＭＯＳ−ｓｌｏｗコーナでは、振幅幅が小さく、消費電力の削減効果が大きいことがわかる。
（４０ｎｍプロセスによる試作）
実施例１のＳＲＡＭ回路を、４０ｎｍプロセスを用いて試作した。ＳＲＡＭメモリ容量は５１２Ｋｂであり、１６Ｋｂブロック内において、ローカル読出し回路は１６セル毎、ビットラインハーフ駆動回路は３２セル毎、書込みドライバは１２８セル毎に１つである。８Ｔ
ＳＲＡＭでは読出しポートと書込みポートが分割されているため、読出し用ビットラインの階層化による消費電力の低減と高速化を実現できることになる。
下記表２は、試作したＳＲＡＭ回路の仕様である。
実施例１のＳＲＡＭ回路を、４０ｎｍプロセスを用いて試作した。ＳＲＡＭメモリ容量は５１２Ｋｂであり、１６Ｋｂブロック内において、ローカル読出し回路は１６セル毎、ビットラインハーフ駆動回路は３２セル毎、書込みドライバは１２８セル毎に１つである。８Ｔ
ＳＲＡＭでは読出しポートと書込みポートが分割されているため、読出し用ビットラインの階層化による消費電力の低減と高速化を実現できることになる。
下記表２は、試作したＳＲＡＭ回路の仕様である。
アクセスタイムは読出し動作によって決定されるため、実施例のＳＲＡＭ回路のビットラインハーフ駆動回路やイコライザー回路に起因する速度オーバヘッドは生じることはない。０．８Ｖ時に４．５ｎｓのアクセスタイムを実現し、０．５Ｖ単一電源による動作が可能であった。
図１８はアクティブリーク電力の削減効果を示している。従来と比べて、実施例１のＳＲＡＭ回路では、０．５Ｖ動作時においてリーク電力を２６％削減できることがわかる。
また、図１９は書込み時のアクティブ電力削減効果を示している。従来と比べて、実施例１のＳＲＡＭ回路では、０．５Ｖ動作時において、アクティブ電力を３５％削減できることがわかる。
図１８はアクティブリーク電力の削減効果を示している。従来と比べて、実施例１のＳＲＡＭ回路では、０．５Ｖ動作時においてリーク電力を２６％削減できることがわかる。
また、図１９は書込み時のアクティブ電力削減効果を示している。従来と比べて、実施例１のＳＲＡＭ回路では、０．５Ｖ動作時において、アクティブ電力を３５％削減できることがわかる。
（その他の実施例）
上記の実施例１では、ビットラインハーフ駆動回路は、メモリセルの書込み用ビットライン（ＷＢＬ）をプルアップ及びプルダウンするドライバ部分が、ｎＭＯＳで構成されており、プルアップされるビットラインの電圧レベルを電源電圧ＶＤＤからｎＭＯＳのしきい値分だけ低下した電圧でクランプさせるものであってが、これ以外の構成であっても構わない。例えば、図２１（ａ）（ｂ）に示すように、メモリセルの書込み用ビットライン（ＷＢＬ）をプルアップ及びプルダウンするドライバ部分が、インバータで構成され、インバータの電源電圧をメモリセルの電源電圧（ＶＤＤ）より所定電圧（α）だけ低くすることにより、プルアップされるビットラインの電圧レベルを電源電圧ＶＤＤから所定電圧（α）だけ低下した電圧でクランプさせる構成でも構わない。
図２１（ａ）（ｂ）に示すビットラインハーフ駆動回路は、インバータの電源電圧をメモリセルの電源電圧より低くすることにより、書込み用ビットライン（ＷＢＬ）の振幅を抑制することが可能で、具体的には、ＶＤＤ−αの電源電圧をインバータの電源に加えることで、プルアップされる書込み用ビットライン（ＷＢＬ）がＶＤＤ−αまで駆動されることになる。
上記の実施例１では、ビットラインハーフ駆動回路は、メモリセルの書込み用ビットライン（ＷＢＬ）をプルアップ及びプルダウンするドライバ部分が、ｎＭＯＳで構成されており、プルアップされるビットラインの電圧レベルを電源電圧ＶＤＤからｎＭＯＳのしきい値分だけ低下した電圧でクランプさせるものであってが、これ以外の構成であっても構わない。例えば、図２１（ａ）（ｂ）に示すように、メモリセルの書込み用ビットライン（ＷＢＬ）をプルアップ及びプルダウンするドライバ部分が、インバータで構成され、インバータの電源電圧をメモリセルの電源電圧（ＶＤＤ）より所定電圧（α）だけ低くすることにより、プルアップされるビットラインの電圧レベルを電源電圧ＶＤＤから所定電圧（α）だけ低下した電圧でクランプさせる構成でも構わない。
図２１（ａ）（ｂ）に示すビットラインハーフ駆動回路は、インバータの電源電圧をメモリセルの電源電圧より低くすることにより、書込み用ビットライン（ＷＢＬ）の振幅を抑制することが可能で、具体的には、ＶＤＤ−αの電源電圧をインバータの電源に加えることで、プルアップされる書込み用ビットライン（ＷＢＬ）がＶＤＤ−αまで駆動されることになる。
ここで、図２１（ａ）の場合、ビットラインハーフ駆動回路を活性化させる選択信号回路は、ＣＭＯＳ ＮＯＲゲートとＮＯＴゲートで構成され、ビットラインハーフ駆動回路のイネーブル信号および列選択信号をＮＯＲゲートの入力とし、ビットラインハーフ駆動回路とメモリセルの書込み用ビットラインの間に配置されるｎＭＯＳのアクセストランジスタのゲートにＮＯＲゲートの出力が、また、ビットラインハーフ駆動回路とメモリセルの書込み用ビットラインの間に配置されるｐＭＯＳのアクセストランジスタのゲートにＮＯＴゲートの出力が、それぞれ出力される。この時、選択信号回路として、図２３のように、ＮＡＮＤゲートを用いても同様の論理を構築できる。
また、図２１（ｂ）の場合、ビットラインハーフ駆動回路を活性化させる選択信号回路は、ＣＭＯＳ ＮＯＲゲートとＮＯＴゲートで構成され、ビットラインハーフ駆動回路のイネーブル信号および列選択信号をＮＯＲゲートの入力とし、ビットラインハーフ駆動回路を構成する上述のインバータの中間ノードとｎＭＯＳの間の導通スイッチ（ｎＭＯＳ）のゲートにＮＯＲゲートの出力が、また、インバータの中間ノードとｐＭＯＳの間の導通スイッチ（ｐＭＯＳ）のゲートにＮＯＴゲートの出力が、それぞれ出力される。この時、選択信号回路として、図２３のように、ＮＡＮＤゲートを用いても同様の論理を構築できる。
また、上記の実施例１では、イコライザー回路は、ｎＭＯＳとｐＭＯＳとが並列に接続され、それぞれの中間ノードをメモリセルの書込み用ビットラインに接続した構成を示したが、列方向のメモリセル群の書込み用ビットラインをイコライズし、書込み用ビットラインのプリチャージを行わないものであれば、これ以外の構成であっても構わない。例えば、図２２（ａ）（ｂ）に示すように、イコライザー回路は、メモリセルの書込み用ビットラインの間にｎＭＯＳまたはｐＭＯＳが接続された構成とすることができる。
本発明は、現在までに適応されている８Ｔ ＳＲＡＭの従来型のライトバック手法の置き換えが可能である。
１ メモリセル
２ ビットラインハーフ駆動回路
３ 選択信号回路
４ イコライザー回路
５ 書込みドライバ
６ センスアンプ
２ ビットラインハーフ駆動回路
３ 選択信号回路
４ イコライザー回路
５ 書込みドライバ
６ センスアンプ
Claims (9)
- ２つのＣＭＯＳインバータ回路がループを形成するラッチ回路にアクセスゲートを設け、さらに読出し専用トランジスタを設けてワードラインを読出し用ワードライン（ＲＷＬ）と書込み用ワードライン（ＷＷＬ）とに分離し、読出し用ワードライン（ＲＷＬ）のみを活性化することにより読出し用ビットライン（ＲＢＬ）からメモリセルの保持データを読出すことができるメモリセルを、アレイ状に複数個配置した半導体記憶装置において、
列方向のメモリセル群の各メモリセルの読出し用ビットライン（ＲＢＬ）から保持データを読出すことが可能で、読出されたデータに応じて、ハーフセレクト列のメモリセルのみ、書込み用ビットライン（ＷＢＬ）を駆動するビットラインハーフ駆動回路と、
ビットラインハーフ駆動回路のイネーブル信号と列選択信号とを入力してビットラインハーフ駆動回路を活性化させる選択信号回路と、
列方向のメモリセル群の書込み用ビットラインをイコライズし、書込み用ビットラインのプリチャージを行わないイコライザー回路と、
を備えたことを特徴とする半導体記憶装置。 - 前記ビットラインハーフ駆動回路は、メモリセルの書込み用ビットライン（ＷＢＬ）をプルアップ及びプルダウンするドライバ部分が、ｎＭＯＳで構成されており、プルアップされるビットラインの電圧レベルは、電源電圧からｎＭＯＳのしきい値分だけ低下した電圧でクランプされることを特徴とする請求項１に記載の半導体記憶装置。
- 前記ビットラインハーフ駆動回路は、メモリセルの書込み用ビットライン（ＷＢＬ）をプルアップ及びプルダウンするドライバ部分が、インバータで構成され、インバータの電源電圧をメモリセルの電源電圧より所定電圧低くすることにより、プルアップされるビットラインの電圧レベルは、電源電圧から前記所定電圧だけ低下した電圧でクランプされることを特徴とする請求項１に記載の半導体記憶装置。
- 前記ビットラインハーフ駆動回路において、書込み用ビットラインを駆動する際のビットラインの振幅量が、カラムデコーダにより選択されたメモリセルのビットラインの振幅量よりも、カラムデコーダにより選択されないハーフセレクト列のメモリセルのビットラインの振幅量が小さいことにより、消費電力を低減し得ることを特徴とする請求項２又は３に記載の半導体記憶装置。
- 前記イコライザー回路は、ｎＭＯＳとｐＭＯＳとが並列に接続され、それぞれの中間ノードをメモリセルの書込み用ビットラインに接続した構成であることを特徴とする請求項１に記載の半導体記憶装置。
- 前記イコライザー回路は、メモリセルの書込み用ビットラインの間にｎＭＯＳまたはｐＭＯＳが接続された構成であることを特徴とする請求項１に記載の半導体記憶装置。
- 前記メモリセルの書込み用ビットラインは、スタンバイ時には書込み用ビットラインはフローティング状態となり、メモリセルのリーク電流によって書込み用ビットラインは中間電位に保たれることを特徴とする請求項１に記載の半導体記憶装置。
- 前記選択信号回路は、ＣＭＯＳ
ＮＯＲゲートまたはＣＭＯＳ ＮＡＮＤゲートを用いて構成され、ビットラインハーフ駆動回路のイネーブル信号および列選択信号を入力とし、ビットラインハーフ駆動回路とメモリセルの書込み用ビットラインの間に配置されるアクセストランジスタのゲートに出力されることを特徴とする請求項１に記載の半導体記憶装置。 - 前記ビットラインハーフ駆動回路の前記イネーブル信号の動作後に、書込み用ワードラインを活性化することを特徴とする請求項１に記載の半導体記憶装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011130757A JP2013004110A (ja) | 2011-06-11 | 2011-06-11 | 書込み用ビットラインの充放電電力を削減する半導体記憶装置 |
| US13/492,231 US20120314486A1 (en) | 2011-06-11 | 2012-06-08 | Semiconductor Memory Device for Reducing Charge/Discharge Power of Write Bitlines |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011130757A JP2013004110A (ja) | 2011-06-11 | 2011-06-11 | 書込み用ビットラインの充放電電力を削減する半導体記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2013004110A true JP2013004110A (ja) | 2013-01-07 |
Family
ID=47293087
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011130757A Withdrawn JP2013004110A (ja) | 2011-06-11 | 2011-06-11 | 書込み用ビットラインの充放電電力を削減する半導体記憶装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20120314486A1 (ja) |
| JP (1) | JP2013004110A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112735493A (zh) * | 2019-10-28 | 2021-04-30 | 敦泰电子股份有限公司 | 静态随机存取内存系统及其数据读写方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013137888A1 (en) | 2012-03-15 | 2013-09-19 | Intel Corporation | Negative bitline write assist circuit and method for operating the same |
| US10891992B1 (en) | 2017-02-16 | 2021-01-12 | Synopsys, Inc. | Bit-line repeater insertion architecture |
| US10867665B1 (en) * | 2017-02-16 | 2020-12-15 | Synopsys, Inc. | Reset before write architecture and method |
| US10410714B2 (en) | 2017-09-20 | 2019-09-10 | Qualcomm Incorporated | Multi-level cell (MLC) static random access memory (SRAM) (MLC SRAM) cells configured to perform multiplication operations |
| US10446223B1 (en) | 2018-08-29 | 2019-10-15 | Bitfury Group Limited | Data storage apparatus, and related systems and methods |
| US12340838B2 (en) * | 2022-07-13 | 2025-06-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Drive circuit with improved timing margin for memory device |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7495969B2 (en) * | 2007-01-30 | 2009-02-24 | International Business Machines Corporation | Techniques for improving write stability of memory with decoupled read and write bit lines |
| US20090161410A1 (en) * | 2007-12-21 | 2009-06-25 | Texas Instruments Inc. | Seven transistor sram cell |
| US8325511B2 (en) * | 2010-04-21 | 2012-12-04 | Texas Instruments Incorporated | Retain-till-accessed power saving mode in high-performance static memories |
| US8593896B2 (en) * | 2011-03-30 | 2013-11-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Differential read write back sense amplifier circuits and methods |
-
2011
- 2011-06-11 JP JP2011130757A patent/JP2013004110A/ja not_active Withdrawn
-
2012
- 2012-06-08 US US13/492,231 patent/US20120314486A1/en not_active Abandoned
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112735493A (zh) * | 2019-10-28 | 2021-04-30 | 敦泰电子股份有限公司 | 静态随机存取内存系统及其数据读写方法 |
| CN112735493B (zh) * | 2019-10-28 | 2023-06-13 | 敦泰电子股份有限公司 | 静态随机存取内存系统及其数据读写方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20120314486A1 (en) | 2012-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5809572B2 (ja) | 半導体装置 | |
| CN102859601B (zh) | 具有改进的稳定性和减小的位单元大小的低功率5t sram | |
| US7898875B2 (en) | Write assist circuit for improving write margins of SRAM cells | |
| TWI467572B (zh) | 記憶體裝置及操作此記憶體裝置之方法 | |
| US11043262B2 (en) | Write assist circuitry | |
| US9490008B1 (en) | 9T, 8T, and 7T Bitcells for 1R1W and single port static random access memories (SRAM) with single-ended read and single-ended write | |
| JP6612856B2 (ja) | 読出しディスターバンスの低減された７トランジスタスタティックランダムアクセスメモリビットセル | |
| US8050082B2 (en) | Two-stage 8T SRAM cell design | |
| CN102906819B (zh) | 半导体存储装置 | |
| KR20140113357A (ko) | 메모리 디바이스 및 이 메모리 디바이스내의 누설전류 제어방법 | |
| JP2013004110A (ja) | 書込み用ビットラインの充放電電力を削減する半導体記憶装置 | |
| US7626878B1 (en) | Active bit line charge keeper | |
| JP2009070480A (ja) | 半導体記憶装置 | |
| JP5341590B2 (ja) | 半導体記憶装置 | |
| KR100655085B1 (ko) | 비트라인 전압 커플링 감소기능을 갖는 반도체 메모리 장치 | |
| CN101388244B (zh) | 半导体集成电路 | |
| CN109065088B (zh) | 一种低位线漏电流的sram存储单元电路 | |
| CN102934169B (zh) | 半导体存储装置 | |
| US8363454B2 (en) | SRAM bit cell | |
| US7679947B2 (en) | Semiconductor devices with source and bulk coupled to separate voltage supplies | |
| US8437204B2 (en) | Memory array with corresponding row and column control signals | |
| CN105006243B (zh) | 用于检测多端口存储器中的写干扰的电路以及方法 | |
| JP2008176907A (ja) | 半導体記憶装置 | |
| JP5867275B2 (ja) | 半導体記憶装置およびそのデータ書き込み方法 | |
| US7596040B2 (en) | Methods and apparatus for improved write characteristics in a low voltage SRAM |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20140902 |