[go: up one dir, main page]

JP2012204378A - 半導体素子 - Google Patents

半導体素子 Download PDF

Info

Publication number
JP2012204378A
JP2012204378A JP2011064668A JP2011064668A JP2012204378A JP 2012204378 A JP2012204378 A JP 2012204378A JP 2011064668 A JP2011064668 A JP 2011064668A JP 2011064668 A JP2011064668 A JP 2011064668A JP 2012204378 A JP2012204378 A JP 2012204378A
Authority
JP
Japan
Prior art keywords
semiconductor layer
layer
outermost periphery
array structure
type pillar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011064668A
Other languages
English (en)
Other versions
JP2012204378A5 (ja
JP5641995B2 (ja
Inventor
Wataru Saito
渉 齋藤
Shotaro Ono
昇太郎 小野
Toshiyuki Naka
敏行 仲
Shunji Taniuchi
俊治 谷内
Yoshio Watanabe
美穂 渡辺
Hiroaki Yamashita
浩明 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011064668A priority Critical patent/JP5641995B2/ja
Priority to CN201210061291.6A priority patent/CN102694029B/zh
Priority to US13/424,340 priority patent/US8482028B2/en
Publication of JP2012204378A publication Critical patent/JP2012204378A/ja
Publication of JP2012204378A5 publication Critical patent/JP2012204378A5/ja
Application granted granted Critical
Publication of JP5641995B2 publication Critical patent/JP5641995B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/152—Source regions of DMOS transistors
    • H10D62/154—Dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/157—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/252—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices
    • H10P30/22—

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】より耐圧の高い半導体素子を提供する。
【解決手段】実施形態の半導体素子は、第１半導体層の上において、第１半導体層の主面に対し平行な方向に、第２半導体層と、第３半導体層と、がそれぞれ周期的に配列された周期的配列構造と、第３半導体層の上に設けられた第４半導体層と、第４半導体層の表面に選択的に設けられた第５半導体層と、制御電極と、周期的配列構造の外側の第１半導体層の上に設けられ、周期的配列構造に含まれる不純物濃度よりも不純物濃度が低い第６半導体層と、第１半導体層に電気的に接続された第１主電極と、第４半導体層と、第５半導体層と、に接続された第２主電極と、を備える。第１半導体層の主面に対して垂直な方向からみて、第２半導体層と、第３半導体層と、はそれぞれドット状に配置され、周期的配列構造の最外周の周期構造は、最外周以外の周期的配列構造の周期構造と異なる。
【選択図】図１

Description

本発明の実施形態は、半導体素子に関する。
上下電極構造の半導体素子の例として、上下電極構造のパワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）がある。この種のパワーＭＯＳＦＥＴのオン抵抗は、伝導層であるドリフト層の電気抵抗に大きく依存する。ドリフト層の電気抵抗を決定する不純物のドープ濃度は、ベース領域と、ドリフト層と、が形成するｐｎ接合の耐圧に応じて限界以上に上げることができない。このため、素子耐圧と、オン抵抗と、には、トレードオフの関係が存在する。このトレードオフを改善することが低消費電力素子には重要となる。このトレードオフには、素子材料により決まる限界が有り、この限界を越えることが既存のパワーＭＯＳＦＥＴを越える低オン抵抗素子の実現への道になる。
この問題を解決するＭＯＳＦＥＴの一例として、ドリフト層にスーパージャンクション構造（以下、ＳＪ構造とも表記）と呼ばれる、ｐ形ピラー層と、ｎ形ピラー層と、を埋め込んだ構造が近年注目されている。ＳＪ構造は、ｐ形ピラー層と、ｎ形ピラー層と、に含まれるチャージ量（不純物量）を略同じとすることで、擬似的にノンドープ層を作り、高耐圧を維持しつつ、高ドープされたｎ形ピラー層を通して電流を流すことで、材料限界を越えた低オン抵抗を実現する。
しかし、上下電極構造のパワーＭＯＳＦＥＴでは、素子領域の外周に設けられた終端領域においても、高耐圧を保持する必要がある。高耐圧を保持するために、終端領域にＳＪ構造を形成しないことで、不純物量のばらつきによる耐圧低下を抑制した構造がある。
この構造では、ＳＪ構造の最外周のピラー層の不純物濃度を、最外周以外のＳＪ構造のピラー層の不純物濃度の概ね半分としている。さらに、ＳＪ構造外の終端領域には、ＳＪ構造を形成せず、低濃度のドリフト層を設けている。そして、この種の素子においては、パワーＭＯＳＦＥＴであるため、さらに耐圧が高くなることが期待されている。
特開２０００−２７７７２６号公報
本発明が解決しようとする課題は、より耐圧の高い半導体素子を提供することである。
実施形態の半導体素子は、第１導電形の第１半導体層と、前記第１半導体層の上において、前記第１半導体層の主面に対し平行な方向に、第１導電形の第２半導体層と、第２導電形の第３半導体層と、がそれぞれ周期的に配列された周期的配列構造と、を備える。実施形態の半導体素子は、前記第３半導体層の上に設けられた第２導電形の第４半導体層と、前記第４半導体層の表面に選択的に設けられた第１導電形の第５半導体層と、前記第２半導体層の一部と、前記第４半導体層と、前記第５半導体層の一部と、に絶縁膜を介して接する制御電極と、前記周期的配列構造の外側の前記第１半導体層の上に設けられ、前記周期的配列構造に含まれる不純物濃度よりも不純物濃度が低い第１導電形の第６半導体層と、を備える。実施形態の半導体素子は、前記第１半導体層に電気的に接続された第１主電極と、前記第４半導体層と、前記第５半導体層と、に接続された第２主電極と、を備える。
前記第１半導体層の主面に対して垂直な方向からみて、前記第１半導体層は、矩形状である。前記第２半導体層と、前記第３半導体層と、はそれぞれドット状に配置されている。前記矩形の互いに対向する辺に対して平行な方向における前記周期的配列構造の最外周の前記周期構造と、前記辺に対して直交する方向における前記周期的配列構造の前記最外周の前記周期構造と、が、異なる。前記周期的配列構造の最外周における前記第２半導体層および前記第３半導体層のいずれか一方の周期は、前記最外周に沿った前記最外周以外の前記周期的配列構造における前記第２半導体層および前記第３半導体層のいずれか他方の周期の２倍である。
第１実施形態に係る半導体素子の模式図であり、（ａ）は、半導体素子の全体の概要を示す平面模式図、（ｂ）は、（ａ）のα−β線に沿った位置の断面模式図である。 参考例に係るスーパージャンクション構造を形成するためのマスクパターンの平面模式図である。 参考例に係るスーパージャンクション構造の平面模式図である。 第１実施形態に係るスーパージャンクション構造を形成するためのマスクパターンの平面模式図である。 第１実施形態に係るスーパージャンクション構造の平面模式図である。 第２実施形態に係るスーパージャンクション構造を形成するためのマスクパターンの平面模式図である。 第２実施形態に係るスーパージャンクション構造の平面模式図である。 第３実施形態に係るスーパージャンクション構造を形成するためのマスクパターンの平面模式図である。 第３実施形態に係るスーパージャンクション構造の平面模式図である。
以下、図面を参照しつつ、実施形態について説明する。
（第１実施形態）
図１は、第１実施形態に係る半導体素子の模式図であり、（ａ）は、半導体素子の全体の概要を示す平面模式図、（ｂ）は、（ａ）のα−β線に沿った位置の断面模式図である。
図１（ａ）に示すように、半導体素子１は、素子領域（セル領域）１ａと、素子領域１ａの周囲に設けられた終端領域１ｂと、を有する。素子領域１ａには、ゲート配線１ｇが設けられている。
図１（ｂ）に示すように、半導体素子１においては、ｎ＋形のドレイン層（第１半導体層）１０の上に、ドレイン層１０の主面に対し平行な方向に、ｎ形ピラー層（第２半導体層）１１と、ｐ形ピラー層（第３半導体層）１２と、がそれぞれ周期的に配列されたスーパージャンクション構造（周期的配列構造）８０Ａを備える。
半導体素子１においては、ｐ形ピラー層１２の上に、ｐ形のベース層（第４半導体層）１３が設けられている。ベース層１３の表面には、ｎ＋形のソース層（第５半導体層）１４が選択的に設けられている。ｎ形ピラー層１１の一部と、ベース層（第４半導体層）１３と、ソース層１４の一部と、には、ゲート絶縁膜２０を介してゲート電極（制御電極）２１が接している。ゲート電極２１は、上述したゲート配線１ｇに電気的に接続されている。
半導体素子１においては、終端領域１ｂにＳＪ構造８０Ａを備えていない。ＳＪ構造８０Ａの最外周のｐ形ピラー層１２ａには、ｎ形もしくはｐ形の高抵抗層（第６半導体層）１５が接している。すなわち、ＳＪ構造８０Ａの外側のドレイン層１０の上に、高抵抗層１５が設けられている。高抵抗層１５に含まれる不純物濃度は、ＳＪ構造８０Ａに含まれる不純物濃度よりも低い。例えば、半導体素子１が高い耐圧を得るためには、高抵抗層１５の不純物濃度がｎ形ピラー層１１もしくはｐ形ピラー層１２の不純物濃度の１／１０以下であることが望ましい。
高抵抗層１５の表面には、ガードリング層２５が選択的に設けられている。高抵抗層１５の表面にガードリング層２５を設けることにより、ベース層１３の端部での電界集中が抑制される。これにより、半導体素子１は、高い終端耐圧を保持する。高抵抗層１５と、ガードリング層２５と、の上には、フィールド絶縁層２２が設けられている。
ＳＪ構造８０Ａとは反対側の高抵抗層１５の側面には、フィールドストップ層２３が接している。フィールドストップ層２３と、フィールド絶縁層２２の一部と、の上には、フィールドストップ電極２４が設けられている。ドレイン層１０には、ドレイン電極（第１主電極）３０が電気的に接続されている。ベース層１３と、ソース層１４と、には、ソース電極（第２主電極）３１が接続されている。
ドレイン層１０、ｎ形ピラー層１１、ｐ形ピラー層１２、１２ａ、ベース層１３、ソース層１４、高抵抗層１５、フィールドストップ層２３、およびガードリング層２５の主成分は、例えば、ケイ素（Ｓｉ）である。ゲート電極２１、ゲート配線１ｇの主成分は、例えば、ポリシリコンである。ゲート絶縁膜２０、フィールド絶縁層２２の材質は、例えば、酸化ケイ素（ＳｉＯ２）である。ドレイン電極３０、ソース電極３１、およびフィールドストップ電極２４の材質は、金属である。実施形態においては、ｎ＋形、ｎ形を第１導電形とし、ｐ形を第２導電形としてもよい。
また、図中に示すＺ軸方向（第１方向）は、ドレイン層１０からベース層１３に向かう方向であり、Ｘ軸方向（第２方向）は、Ｚ軸方向に対して垂直な方向であり、Ｙ軸方向（第３方向）は、Ｘ軸方向およびＺ軸方向に対して垂直な方向とする。Ｘ軸方向は、半導体装置１の平面形状が矩形状である場合、矩形の１つの辺の方向（図中の矩形の縦方向の辺）であり、Ｙ軸方向は、Ｘ軸方向およびＺ軸方向に垂直な方向である。ドレイン層１０の平面形状が矩形状である場合、この矩形の互いに対向する辺に対して平行な方向（Ｘ軸方向）におけるＳＪ構造８０Ａの最外周の前記周期構造と、その辺に対して平行な方向に直交する方向（Ｙ軸方向）におけるＳＪ構造８０Ａの最外周の前記周期構造と、は、異なる。
次に、半導体素子１のＳＪ構造８０Ａを形成する方法について説明する。
ＳＪ構造８０Ａは、例えば、イオン注入と、結晶成長と、を繰り返す工程によって形成される。この場合、ｎ形ピラー層１１のそれぞれの不純物濃度、もしくは、ｐ形ピラー層１２のそれぞれの不純物濃度は、イオン注入の際に用いられるマスクの開口面積を変化させることで調整できる。例えば、特定の部分のピラー層の不純物濃度を選択的に低下させるには、特定の部分のピラー層の位置に対応するマスクの開口部の面積をより小さくすればよい。
マスクの開口部の面積は、フォトリソグラフィ等によって調整される。例えば、ＳＪ構造の最外周のピラー層の不純物濃度を、他のピラー層の不純物濃度の概ね半分にするには、最外周のピラー層の位置に対応するマスクの開口部の面積を、他のピラー層の位置に対応するマスクの開口部の面積の概ね半分にすればよい。しかし、マスクの材質は、レジストであり、マスクの開口部の面積が小さくなるほど、開口部の面積のばらつきは大きくなる。すなわち、従前の手法により、ＳＪ構造を形成すると、ＳＪ構造の最外周のピラー層の不純物濃度がばらついてしまう可能性がある。
例えば、図２は、参考例に係るスーパージャンクション構造を形成するためのマスクパターンの平面模式図である。図２に例示されたマスクパターン４００は、図１に示す領域９０を形成する際に用いられる。イオン注入の際には、不純物がマスクパターン４００の開口部を介して半導体層に選択的に注入される。なお、図２では、説明の都合上、ｎ形不純物を注入するための開口部４１０、４１０ａと、ｐ形不純物を注入するための開口部４２０、４２０ａと、が併せて表示されている。
マスクパターン４００には、ｐ形ピラー層１２を形成するための開口部４２０と、ｎ形ピラー層１１を形成するための開口部４１０と、が周期的にドット状に設けられている。開口部４１０ａの位置と、開口部４２０ａの位置と、は、ＳＪ構造の最外周のピラー層の位置に対応している。また、図中には、素子領域１ａの単位セル４３０の領域が表示されている。
ＳＪ構造の最外周のｐ形ピラー層１２ａの不純物濃度を、最外周以外のＳＪ構造のｐ形ピラー層１２の不純物濃度の概ね半分にするためには、図２に示すように、開口部４２０ａの面積を開口部４２０の面積の概ね半分にすればよい。これにより、開口部４２０ａを介して注入される不純物の量は、開口部４２０を介して注入される不純物の量の概ね半分になる。
同様に、ＳＪ構造の最外周のｎ形ピラー層の不純物濃度を、最外周以外のＳＪ構造のｎ形ピラー層１１の不純物濃度の概ね半分にするためには、図２に示すように、開口部４１０ａの面積を開口部４１０の面積の概ね半分にすればよい。これにより、開口部４１０ａを介して注入される不純物の量は、開口部４１０を介して注入される不純物の量の概ね半分になる。
また、開口部４１０ａ、４２０ａのそれぞれの面積を開口部４１０、４２０のそれぞれの面積の半分にすることにより、それぞれの単位セル４３０内のｎ形ピラー層の不純物量およびｐ形ピラー層の不純物量の合計量が略同じになる。
このようなマスクパターン４００を用いれば、ＳＪ構造の最外周のｐ形ピラー層（もしくは、ｎ形ピラー層）の不純物濃度を、最外周以外のＳＪ構造のｐ形ピラー層（もしくは、ｎ形ピラー層）の不純物濃度の概ね半分にすることができる。
マスクパターン４００を用いてＳＪ構造を形成したときのＳＪ構造の平面形状の模式図を、図３に示す。
図３は、参考例に係るスーパージャンクション構造の平面模式図である。
図３には、各ピラー層の位置と、マスクパターンの各開口部の位置と、の対応が分かるように、ｎ形ピラー層１１、ｐ形ピラー層１２等のほか、マスクパターン４００に係る開口部４１０、４２０等が表示されている。
参考例に係るＳＪ構造１００においては、開口部４２０ａが設けられた場所に、ｐ形ピラー層１２ａが形成されている。ｐ形ピラー層１２ａは、ＳＪ構造１００の最外周に位置している。ｐ形ピラー層１２ａには、ＳＪ構造１００側において、ｎ形ピラー層１１が隣接している。また、ｐ形ピラー層１２ａには、ＳＪ構造１００側とは反対側において、高抵抗層１５が隣接している。
半導体素子がオフ時には、例えば、ｎ形ピラー層１１、１１ａの電位がｐ形ピラー層１２、１２ａの電位よりも高くなるように、ｐ形ピラー層１２、１２ａと、ｎ形ピラー層１１、１１ａと、の間に電位差が設けられる。このため、ｐ形ピラー層１２と、ｎ形ピラー層１１と、によって形成されるｐｎ接合界面からは、ｐ形ピラー層１２側およびｎ形ピラー層１１側のそれぞれに空乏層が伸び、ｐ形ピラー層１２のそれぞれと、ｎ形ピラー層１１のそれぞれと、は、所定の電圧で完全に空乏化する。
例えば、図中では、ｐ形ピラー層１２と、ｎ形ピラー層１１と、によって形成されるｐｎ接合界面からｐ形ピラー層１２側に伸びる空乏層の方向を矢印Ｐ１で表し、このｐｎ接合界面からｎ形ピラー層１１側に伸びる空乏層の方向を矢印Ｎ１で表している。
しかし、ＳＪ構造１００の最外周に位置するｐ形ピラー層１２ａは、不純物濃度がｐ形ピラー層１２ａよりも低い高抵抗層１５に隣接している。このため、ｐ形ピラー層１２ａと、高抵抗層１５と、によって形成されるｐｎ接合界面からは、ｐ形ピラー層１２ａ側に空乏層が伸び難くなる。
例えば、図中では、ｐ形ピラー層１２ａと、高抵抗層１５と、によって形成されるｐｎ接合界面からｐ形ピラー層１２ａ側に伸びる空乏層の方向を矢印Ｐ２で表し、このｐｎ接合界面から高抵抗層１５側に伸びる空乏層の方向を矢印Ｎ２で表している。
高抵抗層１５については、高抵抗層１５自体の不純物濃度が低いために、ｐｎ接合界面からの空乏層が伸び易い。このため、空乏の伸びを示す矢印Ｎ２の長さは、矢印Ｎ１、Ｐ１の長さよりも長く表記されている。しかし、ｐ形ピラー層１２ａと、高抵抗層１５と、によって形成されるｐｎ接合界面からｐ形ピラー層１２ａ側に伸びる空乏層は、ｐ形ピラー層１２内に伸びる空乏層に比べ伸び難くなる可能性がある。同様の現象は、ＳＪ構造１００の最外周に位置するｎ形ピラー層１１ａ内でも起こり得る。
この現象を解消するために、参考例では、開口部４２０ａ、４１０ａの面積を開口部４２０、４１０の面積よりも小さくして、不純物濃度がｐ形ピラー層１２（もしくは、ｎ形ピラー層１１）よりも低いｐ形ピラー層１２ａ（もしくは、ｎ形ピラー層１１ａ）を形成している。これにより、ｐ形ピラー層１２ａ、およびｎ形ピラー層１１ａにおいても、空乏層が伸びやすくなり、半導体素子の終端領域は高耐圧になる。
例えば、ＳＪ構造の最外周のｐ形ピラー層１２ａ（もしくは、ｎ形ピラー層１１ａ）の不純物濃度をｐ形ピラー層１２（もしくは、ｎ形ピラー層１１）の不純物濃度の概ね半分に調整して、ｐ形ピラー層１２ａ（もしくは、ｎ形ピラー層１１ａ）においても、空乏層が伸び易くなる調整している。
しかし、マスクの開口部の面積が小さくなるほど、開口部の面積のばらつきが大きくなってしまう。例えば、開口部の「幅」を、ドレイン層１０の主面に対して垂直な方向から眺めたときの開口部の幅として定義する。
開口部の幅のばらつきが±０．１μｍである場合、開口部の一辺の長さが２μｍのときの開口部の面積のばらつきは、±約１０％程度であるのに対し、開口部の一辺の長さが１μｍになると、開口部の面積のばらつきは、±２０％程度になってしまう。
このため、参考例においては、ｐ形ピラー層１２ａの不純物量のばらつき、および、ｎ形ピラー層１１ａの不純物量のばらつきが大きくなってしまい、ＳＪ構造の最外周において耐圧が低下する可能性がある。
これに対し、第１実施形態では、以下に示す方法により、ＳＪ構造８０Ａを形成する。
図４は、第１実施形態に係るスーパージャンクション構造を形成するためのマスクパターンの平面模式図である。
第１実施形態に係るマスクパターン４０は、図１に示す領域９０を形成する際に用いられる。図４には、マスクパターン４０の最外周付近の様子が示されている。イオン注入の際には、不純物がマスクパターン４０の開口部を介して半導体層に選択的に注入される。図４では、説明の都合上、ｎ形不純物を注入するための開口部４１、４１ａと、ｐ形不純物を注入するための開口部４２、４２ａと、が併せて表示されている。実際のマスクでは、半導体層にｎ形不純物を注入する際には、開口部４１、４１ａのみが設けられ、半導体層にｐ形不純物を注入する際には、開口部４２、４２ａのみが設けられている。
マスクパターン４０においては、開口部４１、４１ａ、４２、４２ａのそれぞれがドット状に周期的に配置されている。開口部４１ａの位置は、ＳＪ構造８０Ａの最外周に配置されるｎ形ピラー層の位置に対応している。開口部４２ａの位置は、ＳＪ構造８０Ａの最外周に配置されるｐ形ピラー層の位置に対応している。開口部４１、４２のそれぞれは、ＳＪ構造８０Ａの最外周以外に配置されるｎ形ピラー層、ｐ形ピラー層のそれぞれに対応している。開口部４１、４１ａ、４２、４２ａのそれぞれの面積は、略同じである。
マスクパターン４０の最外周の周期構造は、ＳＪ構造８０Ａの最外周に対応している。マスクパターン４０の最外周以外の周期構造は、ＳＪ構造８０Ａの最外周以外の周期構造に対応している。マスクパターン４０の最外周の周期構造は、マスクパターン４０の最外周以外の周期構造と異なる。
例えば、Ｘ軸方向において、開口部４１ａの周期は、開口部４２の周期の２倍である。Ｙ軸方向においては、開口部４２ａの周期は、開口部４１の周期の２倍である。また、Ｘ軸方向において、開口部４１ａの一部は、互いに対向する開口部４２の間に挿入されている。Ｙ軸方向において、開口部４２ａの一部は、互いに対向する開口部４１の間に挿入されている。
また、図４には、素子領域１ａにおける単位セル４３の領域と、最外周単位セル４４Ｘ、４４Ｙの領域と、が表示されている。マスクパターン４０においては、単位セル４３内の開口部４１の面積と、開口部４２の面積と、が略同じである。また、マスクパターン４０においては、Ｘ軸方向における最外周単位セル４４Ｘ内の開口部４１ａの面積と、開口部４２の面積と、が略同じである。また、マスクパターン４０においては、Ｙ軸方向における最外周単位セル４４Ｙ内の開口部４２ａの面積と、開口部４１の面積と、が略同じである。
第１実施形態では、単位セル４３と、最外周単位セル４４Ｘ、４４Ｙと、を組み合わせ、最外周の開口部４１ａ、４２ａのそれぞれの面積と、最外周以外の開口部４１、４２のそれぞれの面積と、を略同じにしている。これにより、第１実施形態に係るマスクパターン４０においては、開口部のそれぞれの面積のばらつきが抑制される。
このようなマスクパターン４０を用いてイオン注入を施すと、単位セル４３内および最外周単位セル４４Ｘ、４４Ｙ内において、ｎ形ピラー層の不純物濃度と、ｐ形ピラー層の不純物量と、が略同じになる。
マスクパターン４０を用いて、ＳＪ構造８０Ａを形成したときの模式的な平面形状を、図５に示す。
図５は、第１実施形態に係るスーパージャンクション構造の平面模式図である。
図１（ｂ）の断面模式図は、例えば、図５のα’−β’の位置に対応している。
図５には、各ピラー層の位置と、マスクパターンの各開口部の位置と、の対応が分かるように、ｎ形ピラー層１１、ｐ形ピラー層１２等のほか、マスクパターン４０に係る開口部４１、４２等が表示されている。また、図５には、素子領域１ａにおける単位セル４３と、最外周単位セル４４Ｘ、４４Ｙと、が表示されている。
図５に示すように、単位セル４３内のｎ形ピラー層１１の面積と、ｐ形ピラー層１２の面積と、は、略同じである。さらに、最外周単位セル４４Ｘ内でも、ｎ形ピラー層１１ａの面積と、ｐ形ピラー層１２の面積と、が略同じであり、最外周単位セル４４Ｙ内でも、ｐ形ピラー層１２ａの面積と、ｎ形ピラー層１１の面積と、が略同じである。すなわち、単位セル４３のそれぞれ、および最外周単位セル４４Ｘ、４４Ｙのそれぞれにおいて、ｎ形ピラー層の不純物量と、ｐ形ピラー層の不純物量と、は略同じである。
第１実施形態に係るＳＪ構造８０Ａにおいては、ドレイン層１０の主面に対して垂直な方向からみて、ｎ形ピラー層１１、１１ａ、ｐ形ピラー層１２、１２ａがドット状に配置されている。ＳＪ構造８０Ａの最外周の周期構造は、最外周以外のＳＪ構造８０Ａの周期構造と異なる。例えば、Ｘ軸方向におけるＳＪ構造８０Ａの最外周の周期構造と、Ｙ軸方向におけるＳＪ構造８０Ａの最外周の周期構造と、は異なる。
具体的には、Ｘ軸方向においては、開口部４１ａが設けられた場所に、ｎ形ピラー層１１ａが形成されている。ｎ形ピラー層１１ａは、ＳＪ構造８０Ａの最外周に位置している。ｎ形ピラー層１１ａには、ＳＪ構造８０Ａ側において、ｐ形ピラー層１２が隣接している。ｎ形ピラー層１１ａは、互いに対向するｐ形ピラー層１２の間に設けられている。また、ｎ形ピラー層１１ａと、ｐ形ピラー層１２ａと、には、ＳＪ構造８０Ａ側とは反対側において、高抵抗層１５が隣接している。
Ｙ軸方向においては、開口部４２ａが設けられた場所に、ｐ形ピラー層１２ａが形成されている。ｐ形ピラー層１２ａは、ＳＪ構造８０Ａの最外周に位置している。ｐ形ピラー層１２ａには、ＳＪ構造８０Ａ側において、ｎ形ピラー層１１が隣接している。ｐ形ピラー層１２ａは、互いに対向するｎ形ピラー層１１の間に設けられている。また、ｐ形ピラー層１２ａと、ｎ形ピラー層１１と、には、ＳＪ構造８０Ａ側とは反対側において、高抵抗層１５が隣接している。
また、第１実施形態においては、Ｘ軸方向の最外周単位セル４４Ｘのパターンと、Ｙ軸方向の最外周単位セル４４Ｙのパターンと、が異なる。例えば、ＳＪ構造８０Ａの最外周におけるｎ形ピラー層１１ａおよびｐ形ピラー層１２ａのいずれか一方の周期は、この最外周に沿った最外周以外のＳＪ構造８０Ａにおけるｎ形ピラー層１１およびｐ形ピラー層１２のいずれか他方の周期の２倍になっている。また、それぞれの最外周単位セル４４Ｘ、４４Ｙにおける不純物量は略同じである。
半導体素子１がオフ時には、例えば、ｎ形ピラー層１１、１１ａの電位がｐ形ピラー層１２、１２ａの電位よりも高くなるように、ｐ形ピラー層１２、１２ａと、ｎ形ピラー層１１、１１ａと、の間に電位差が設けられる。そして、単位セル４３内のｎ形ピラー層１１の不純物濃度と、ｐ形ピラー層１２の不純物量と、は、略同じである。このため、ｐ形ピラー層１２と、ｎ形ピラー層１１と、によって形成されるｐｎ接合界面からは、ｐ形ピラー層１２側およびｎ形ピラー層１１側のそれぞれに空乏層が伸び、ｐ形ピラー層１２のそれぞれと、ｎ形ピラー層１１のそれぞれと、は、所定の電圧で完全に空乏化する。
例えば、図中では、ｐ形ピラー層１２と、ｎ形ピラー層１１と、によって形成されるｐｎ接合界面からｐ形ピラー層１２側に伸びる空乏層の方向を矢印Ｐ１で表し、このｐｎ接合界面からｎ形ピラー層１１側に伸びる空乏層の方向を矢印Ｎ１で表している。これにより、半導体素子１の素子領域１ａは、高耐圧を保持する。
また、上述したように、最外周単位セル４４Ｘ、４４Ｙ内のｎ形ピラー層の不純物濃度と、ｐ形ピラー層の不純物量と、は、略同じである。従って、ＳＪ構造８０Ａの最外周に位置するｎ形ピラー層１１ａと、ｎ形ピラー層１１ａに隣接するｐ形ピラー層１２と、によって形成されるｐｎ接合界面からも、ｐ形ピラー層１２側およびｎ形ピラー層１１ａ側のそれぞれに空乏層が伸び、ｐ形ピラー層１２のそれぞれと、ｎ形ピラー層１１ａのそれぞれと、は、所定の電圧で完全に空乏化する。
例えば、図中では、ｐ形ピラー層１２と、ｎ形ピラー層１１ａと、によって形成されるｐｎ接合界面からｐ形ピラー層１２側に伸びる空乏層の方向を矢印Ｐ１で表し、このｐｎ接合界面からｎ形ピラー層１１ａ側に伸びる空乏層の方向を矢印Ｎ１で表している。同様の現象は、ＳＪ構造８０Ａの最外周に位置するｐ形ピラー層１２ａ内でも起こり得る。これにより、半導体素子１の素子領域１ａの終端（ＳＪ構造８０Ａの最外周）は、高耐圧を保持する。
なお、実際にマスクパターン４０を用いて半導体層にイオン注入を施すと、ｎ形ピラー層１１と、ｐ形ピラー層１２と、の間の距離よりも、ｎ形ピラー層１１ａと、ｐ形ピラー層１２と、の間の距離が短くなる。これは、マスクパターン４０において、開口部４１と、開口部４２と、の間の距離よりも、開口部４１ａと、開口部４２と、の間の距離が短いためである。すなわち、ｎ形ピラー層１１ａの不純物プロファイルと、ｐ形ピラー層１２の不純物プロファイルと、が互いに重なるためである。
これにより、実効的なｎ形ピラー層１１ａの不純物濃度は、ｎ形ピラー層１１に比べ低減する。同様に、ｎ形ピラー層１１と、ｐ形ピラー層１２と、の間の距離よりも、ｎ形ピラー層１１と、ｐ形ピラー層１２ａと、の間の距離は、短くなる。これにより、実効的なｐ形ピラー層１２ａの不純物濃度は、ｐ形ピラー層１２に比べ低減する。その結果、ＳＪ構造８０Ａの最外周は、最外周以外のＳＪ構造８０Ａよりも完全に空乏化し易くなり、ＳＪ構造８０Ａの最外周での耐圧が高くなる。
なお、図４では、Ｘ軸方向において、開口部４１ａの一部が互いに対向する開口部４２の間に挿入され、Ｙ軸方向において、開口部４２ａの一部が互いに対向する開口部４１の間に挿入された形態を示したが、開口部４１ａが互いに対向する開口部４２の間に挟まれ、開口部４２ａが互いに対向する開口部４１の間に挟まれたマスクパターンであってもよい。このようなマスクパターンを用いても、同様の効果が得られる。
このように、マスクパターン４０においては、開口部４１、４１ａ、４２、４２ａのそれぞれの面積が略同じであるために、ｎ形ピラー層１１ａの不純物濃度およびｐ形ピラー層１２ａの不純物濃度がばらつき難くなる。従って、半導体素子１の耐圧は、参考例に比べてさらに高くなる。
（第２実施形態）
図６は、第２実施形態に係るスーパージャンクション構造を形成するためのマスクパターンの平面模式図である。
第２実施形態に係るマスクパターン５０は、図１に示す領域９０を形成する際に用いられる。図６では、説明の都合上、ｎ形不純物を注入するための開口部５１、５１ａと、ｐ形不純物を注入するための開口部５２、５２ａと、が併せて表示されている。実際のマスクでは、半導体層にｎ形不純物を注入する際には、開口部５１、５１ａのみが設けられ、半導体層にｐ形不純物を注入する際には、開口部５２、５２ａのみが設けられている。
また、図６では、同じ面積の開口部が組になって、それぞれの組ごとに群分けされている。それぞれの組は破線によって群分けされている。括弧内に示された数字は、各群に属す開口部の面積の規格値である。
マスクパターン５０においては、ＳＪ構造の最外周の内側からＳＪ構造の最外周側に向かい（図中の矢印９１の方向）、開口部５１の面積と、開口部５２の面積と、が段階的に小さくなっている。例えば、開口部５１の面積と、開口部５２の面積と、がＸ軸方向およびＹ軸方向においてそれぞれ段階的に変化している。
具体的には、開口部５１については、群ごとに面積が１．０、０．９、０．８、０．７、０．６、０．５になるように段階的に小さくなっている。開口部５２については、群ごとに面積が１．０、０．９、０．８、０．７、０．６、０．５になるように段階的に小さくなっている。最外周の開口部５１ａ、５２ａの面積は、０．５である。
このようなマスクパターン５０を用いてＳＪ構造を形成すると、図７のようになる。
図７は、第２実施形態に係るスーパージャンクション構造の平面模式図である。
図７には、各ピラー層の位置と、マスクパターンの各開口部と、の対応が分かるように、ｎ形ピラー層１１、ｐ形ピラー層１２等のほか、マスクパターン５０に係る開口部５１、５２等が表示されている。そのほか、図７には、素子領域１ａにおける単位セル５３の領域と、最外周における最外周単位セル５４Ｘ、５４Ｙの領域と、が表示されている。
第２実施形態に係るＳＪ構造８０Ｂにおいては、ｎ形ピラー層１１のそれぞれと、ｐ形ピラー層１２のそれぞれと、がドット状に周期的に配置されている。上述したように、マスクパターン５０の開口部の面積は、ＳＪ構造８０Ｂの最外周の内側からＳＪ構造８０Ｂの最外周側に向かい段階的に小さくなっている。従って、ｎ形ピラー層１１の不純物濃度と、ｐ形ピラー層１２の不純物濃度と、は、Ｘ軸方向およびＹ軸方向において段階的に変化している。例えば、ＳＪ構造８０Ｂの最外周の内側からＳＪ構造８０Ｂの最外周側に向かい（図中の矢印９１の方向）、ｎ形ピラー層１１の不純物濃度と、ｐ形ピラー層１２の不純物濃度と、が段階的に低くなっている。
また、第２実施形態に係るＳＪ構造８０Ｂにおいては、単位セル５３内のｎ形ピラー層１１の面積と、ｐ形ピラー層１２の面積と、が略同じである。さらに、最外周単位セル５４Ｘ内でも、ｎ形ピラー層１１ａの面積と、ｐ形ピラー層１２の面積と、が略同じであり、最外周単位セル５４Ｙ内でも、ｐ形ピラー層１２ａの面積と、ｎ形ピラー層１１の面積と、が略同じである。すなわち、単位セル５３のそれぞれ、および最外周単位セル５４Ｘ、５４Ｙのそれぞれにおいて、ｎ形ピラー層の不純物量と、ｐ形ピラー層の不純物量と、は略同じである。
上述したように、マスクパターン５０において、単位セル５３内での開口部５１と、開口部５２と、の面積は略同じである。これにより、ＳＪ構造８０Ｂにおいては、単位セル５３内でのｎ形ピラー層１１の不純物量と、ｐ形ピラー層１２の不純物量と、が略同じになる。また、マスクパターン５０において、最外周単位セル５４Ｘ内での開口部５１ａと、開口部５２と、の面積は略同じであり、最外周単位セル５４Ｙ内での開口部５１と、開口部５２ａと、の面積は略同じである。これにより、ＳＪ構造８０Ｂにおいては、最外周単位セル５４Ｘ内でのｎ形ピラー層１１ａの不純物量と、ｐ形ピラー層１２の不純物量と、が略同じになり、最外周単位セル５４Ｙ内でのｎ形ピラー層１１の不純物量と、ｐ形ピラー層１２ａの不純物量と、が略同じになる。
すなわち、第２実施形態に係るＳＪ構造８０Ｂにおいては、それぞれの単位セル５３内、およびそれぞれの最外周単位セル５４Ｘ、５４Ｙ内において、ｎ形ピラー層の不純物量と、ｐ形ピラー層の不純物量と、が略同じである。これにより、それぞれの単位セル５３内、およびそれぞれの最外周単位セル５４Ｘ、５４Ｙ内において、ｎ形ピラー層と、ｐ形ピラー層と、が完全に空乏化することが可能になる。その結果、第２実施形態に係るＳＪ構造８０Ｂは、高耐圧を保持する。
また、第２実施形態に係るＳＪ構造８０Ｂにおいては、単位セル５３内および最外周単位セル５４Ｘ、５４Ｙ内でのｎ形ピラー層の不純物量と、ｐ形ピラー層の不純物量と、のバランスが崩れることなく、単位セル５３内の不純物量がＳＪ構造８０Ｂの最外周の内側から最外周側に向かい（図中の矢印９１の方向）、段階的に低くなっている。これにより、ＳＪ構造８０Ｂの端部の耐圧が高くなる。
一般的に、ＳＪ構造８０Ｂの最外周がベース層１３の端部に近づくほど、ＳＪ構造８０Ｂの最外周の電界分布は、ベース層１３の端部での電界集中によって変調され易い。ＳＪ構造８０Ｂの最外周の電界分布が変調されると、ＳＪ構造８０Ｂの端部の耐圧が低下する場合がある。
しかし、第２実施形態では、予めＳＪ構造８０Ｂの端部の耐圧を高くしているので、ＳＪ構造８０Ｂの最外周をベース層１３の端部に近づけても、ＳＪ構造８０Ｂの端部の耐圧低下が起き難い。これにより、ＳＪ構造８０Ｂの最外周からベース層１３の端部までの余分なオフセット領域を短くすることができ、素子面積がより小さくなる。
また、図７に示す各群に属す開口部のそれぞれの面積は、略同じであることから、群ごとの開口部の幅のばらつきは略同じになる。その結果、ＳＪ構造８０Ｂの端部でのピラー層の不純物濃度は、ばらつき難くなり、ＳＪ構造８０Ｂの端部での耐圧低下が抑制される。
（第３実施形態）
図８は、第３実施形態に係るスーパージャンクション構造を形成するためのマスクパターンの平面模式図である。図８には、素子領域１ａにおける単位セル６３の領域と、最外周単位セル６４Ｘ、６４Ｙの領域と、が表示されている。
第３実施形態に係るマスクパターン６０は、図１に示す領域９０のＳＪ構造を形成する際に用いられる。図８には、マスクパターン６０の最外周付近の様子が示されている。イオン注入の際には、不純物がマスクパターン６０の開口部を介して半導体層に選択的に注入される。図８では、説明の都合上、ｎ形不純物を注入するための開口部６１、６１ａと、ｐ形不純物を注入するための開口部６２、６２ａと、が併せて表示されている。実際のマスクでは、半導体層にｎ形不純物を注入する際には、開口部６１、６１ａのみが設けられ、半導体層にｐ形不純物を注入する際には、開口部６２、６２ａのみが設けられている。
マスクパターン６０においては、開口部６１は、ハニカム状に配置され、開口部６２は、開口部６１によって取り囲まれている。マスクパターン６０の最外周の周期構造は、ＳＪ構造の最外周に対応している。マスクパターン６０の最外周以外の周期構造は、ＳＪ構造の最外周以外に対応している。マスクパターン６０の最外周の周期構造は、マスクパターン６０の最外周以外の周期構造と異なる。
例えば、マスクパターン６０の最外周においては、Ｘ軸方向の最外周単位セル６４Ｘにおいて、開口部６２ａが開口部６１によって挟まれている。Ｘ軸方向においては、２つの開口部６１と、１つの開口部６２ａとが、列をなしている。また、マスクパターン６０の最外周においては、Ｙ軸方向の最外周単位セル６４Ｙにおいて、開口部６１ａが終端になり、開口部６１ａが列をなしている。
また、マスクパターン６０においては、Ｘ軸方向において、開口部６２ａの周期が開口部６２の周期と略同じである。また、マスクパターン６０においては、Ｙ軸方向において、開口部６１ａの周期が開口部６２の周期と略同じである。
マスクパターン６０においては、単位セル６３内の開口部６１の面積は、開口部６２の面積の略２倍である。また、マスクパターン６０においては、Ｘ軸方向における最外周単位セル６４Ｘ内の開口部６１の面積は、開口部６２の面積の略２倍である。また、マスクパターン６０においては、Ｙ軸方向における最外周単位セル６４Ｙ内の開口部６１の面積は、開口部６２の面積の２倍である。
第３実施形態では、単位セル６３と、最外周単位セル６４Ｘ、６４Ｙと、を組み合わせ、最外周の開口部６１、６２のそれぞれの面積と、最外周以外の開口部６１、６２のそれぞれの面積と、を略同じにしている。これにより、第３実施形態に係るマスクパターン６０においては、開口部のそれぞれの面積のばらつきが抑制される。
マスクパターン６０を用いてイオン注入を施すときは、開口部６２から半導体層に注入するドーズ量（ａｔｏｍｓ／ｃｍ２）を開口部６１から半導体層に注入するドーズ量（ａｔｏｍｓ／ｃｍ２）の略２倍にする。これにより、単位セル６３内および最外周単位セル６４Ｘ、６４Ｙ内において、ｎ形ピラー層１１の不純物濃度と、ｐ形ピラー層１２の不純物量と、が略同じになる。
このようなマスクパターン６０を用いてＳＪ構造を形成すると、図９のようになる。
図９は、第３実施形態に係るスーパージャンクション構造の平面模式図である。
図９には、各ピラー層の位置と、マスクパターンの各開口部と、の対応が分かるように、ｎ形ピラー層１１、ｐ形ピラー層１２等のほか、マスクパターン６０に係る開口部６１、６２等が表示されている。そのほか、図９には、素子領域１ａにおける単位セル６３の領域と、最外周における最外周単位セル６４Ｘ、６４Ｙの領域と、が表示されている。
第３実施形態に係るＳＪ構造８０Ｃにおいては、ドレイン層１０の主面に対して垂直な方向からみて、ｎ形ピラー層１１は、ハニカム状に配置されている。ｐ形ピラー層１２は、ｎ形ピラー層１１によって取り囲まれている。ＳＪ構造８０Ｃの最外周の周期構造は、最外周以外のＳＪ構造８０Ｃの周期構造と異なる。
また、ＳＪ構造８０Ｃの最外周におけるＸ軸方向のｐ形ピラー層１２ａの周期は、最外周以外のＳＪ構造８０ＣにおけるＸ軸方向のｐ形ピラー層１２の周期と同じである。ＳＪ構造８０Ｃの最外周におけるＹ軸方向のｎ形ピラー層１１ａの周期は、最外周以外のＳＪ構造８０ＣにおけるＹ軸方向のｐ形ピラー層１２の周期と同じである。
ｎ形ピラー層１１の配置がハニカム状になっても、Ｘ軸方向の最外周単位セル６４Ｘと、Ｙ軸方向の最外周単位セル６４Ｙと、をＳＪ構造８０Ｃの最外周に配置することで、それぞれの最外周単位セル６４Ｘ、６４Ｙ内の不純物量は略同じであり、且つ、マスクパターンの開口面積は、素子領域１ａと、終端領域１ｂと、で略同じである。
第３実施形態においても第２実施形態のように、段階的にピラー層の不純物濃度を変化させて、ＳＪ構造８０Ｃの端部の耐圧を高くすることも可能である。
以上、具体例を参照しつつ実施形態について説明した。しかし、実施形態はこれらの具体例に限定されるものではない。すなわち、これら具体例に、当業者が適宜設計変更を加えたものも、実施形態の特徴を備えている限り、実施形態の範囲に包含される。前述した各具体例が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。
例えば、実施形態では、第１導電形をｎ形、第２導電形をｐ形として説明をしたが、第１導電形をｐ形、第２導電形をｎ型形とする構造も実施形態に含まれる。
また、プレーナ型ゲート構造を用いて説明したが、トレンチ型ゲート構造を用いても同様なピラー配置とすることで、同様な効果が得られる。
また、終端領域表面にガードリング層を形成する構造を示したが、終端構造に限定されることはなく、リサーフやフィールドプレートなど他の構造を用いても実施可能である。
また、イオン注入と埋め込み結晶成長を繰り返すプロセスを用いて説明したが、ＳＪ構造の形成プロセスに限定されることはなく、加速電圧を変化させるプロセスなど他のプロセスを用いても実施可能である。
また、前述した各実施形態が備える各要素は、技術的に可能な限りにおいて複合させることができ、これらを組み合わせたものも実施形態の特徴を含む限り実施形態の範囲に包含される。その他、実施形態の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても実施形態の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１ 半導体素子
１ａ 素子領域
１ｂ 終端領域
１ｇ ゲート配線
１０ ドレイン層（第１半導体層）
１１、１１ａ ｎ形ピラー層（第２半導体層）
１２、１２ａ ｐ形ピラー層（第３半導体層）
１３ ベース層（第４半導体層）
１４ ソース層（第５半導体層）
１５ 高抵抗層
２０ ゲート絶縁膜
２１ ゲート電極（制御電極）
２２ フィールド絶縁層
２３ フィールドストップ層
２４ フィールドストップ電極
２５ ガードリング層
３０ ドレイン電極
３１ ソース電極
４０、５０、６０、４００ マスクパターン
４１、４１ａ、４２、４２ａ、５１、５１ａ、５２、５２ａ、６１、６１ａ、６２、６２ａ、４１０、４１０ａ、４２０、４２０ａ 開口部
４３、５３、６３、４３０ 単位セル
４４Ｘ、４４Ｙ、５４Ｘ、５４Ｙ、６４Ｘ、６４Ｙ 最外周単位セル
８０Ａ、８０Ｂ、８０Ｃ、１００ ＳＪ構造（周期的配列構造）
９０ 領域
Ｎ１、Ｎ２、Ｐ１、Ｐ２ 矢印

Claims (7)

  1. 第１導電形の第１半導体層と、
    前記第１半導体層の上において、前記第１半導体層の主面に対し平行な方向に、第１導電形の第２半導体層と、第２導電形の第３半導体層と、がそれぞれ周期的に配列された周期的配列構造と、
    前記第３半導体層の上に設けられた第２導電形の第４半導体層と、
    前記第４半導体層の表面に選択的に設けられた第１導電形の第５半導体層と、
    前記第２半導体層の一部と、前記第４半導体層と、前記第５半導体層の一部と、に絶縁膜を介して接する制御電極と、
    前記周期的配列構造の外側の前記第１半導体層の上に設けられ、前記周期的配列構造に含まれる不純物濃度よりも不純物濃度が低い第１導電形の第６半導体層と、
    前記第１半導体層に電気的に接続された第１主電極と、
    前記第４半導体層と、前記第５半導体層と、に接続された第２主電極と、
    を備え、
    前記第１半導体層の主面に対して垂直な方向からみて、前記第１半導体層は、矩形状であり、前記第２半導体層と、前記第３半導体層と、はそれぞれドット状に配置され、
    前記矩形の互いに対向する辺に対して平行な方向における前記周期的配列構造の最外周の前記周期構造と、前記辺に対して直交する方向における前記周期的配列構造の前記最外周の前記周期構造と、が、異なり、
    前記周期的配列構造の最外周における前記第２半導体層および前記第３半導体層のいずれか一方の周期は、前記最外周に沿った前記最外周以外の前記周期的配列構造における前記第２半導体層および前記第３半導体層のいずれか他方の周期の２倍であることを特徴とする半導体素子。
  2. 第１導電形の第１半導体層と、
    前記第１半導体層の上において、前記第１半導体層の主面に対し平行な方向に、第１導電形の第２半導体層と、第２導電形の第３半導体層と、がそれぞれ周期的に配列された周期的配列構造と、
    前記第３半導体層の上に設けられた第２導電形の第４半導体層と、
    前記第４半導体層の表面に選択的に設けられた第１導電形の第５半導体層と、
    前記第２半導体層の一部と、前記第４半導体層と、前記第５半導体層の一部と、に絶縁膜を介して接する制御電極と、
    前記周期的配列構造の外側の前記第１半導体層の上に設けられ、前記周期的配列構造に含まれる不純物濃度よりも不純物濃度が低い第１導電形の第６半導体層と、
    前記第１半導体層に電気的に接続された第１主電極と、
    前記第４半導体層と、前記第５半導体層と、に接続された第２主電極と、
    を備え、
    前記第１半導体層の主面に対して垂直な方向からみて、前記第２半導体層と、前記第３半導体層と、はそれぞれドット状に配置され、
    前記周期的配列構造の最外周の周期構造は、前記最外周以外の前記周期的配列構造の周期構造と異なることを特徴とする半導体素子。
  3. 前記第１半導体層の主面に対して垂直な方向からみて、前記第１半導体層は、矩形状であり、
    前記矩形の対向する一対の辺に対して平行な方向における前記周期的配列構造の最外周の前記周期構造と、前記辺に対して直交する方向における前記周期的配列構造の前記最外周の前記周期構造と、は、異なることを特徴とする請求項２記載の半導体素子。
  4. 前記周期的配列構造の最外周における前記第２半導体層および前記第３半導体層のいずれか一方の周期は、前記最外周に沿った前記最外周以外の前記周期的配列構造における前記第２半導体層および前記第３半導体層のいずれか他方の周期の２倍であることを特徴とする請求項２または３に記載の半導体素子。
  5. 前記周期的配列構造において、前記第２半導体層の不純物濃度と、前記第３半導体層の不純物濃度と、は、前記平行な方向および前記直交する方向において変化し、前記周期的配列構造の前記最外周の内側から前記周期的配列構造の前記最外周側に向かい、前記第２半導体層の不純物濃度と、前記第３半導体層の不純物濃度と、が段階的に低くなることを特徴とする請求項２〜４のいずれか１つに記載の半導体素子。
  6. 第１導電形の第１半導体層と、
    前記第１半導体層の上において、前記第１半導体層の主面に対し平行な方向に、第１導電形の第２半導体層と、第２導電形の第３半導体層と、がそれぞれ周期的に配列された周期的配列構造と、
    前記第３半導体層の上に設けられた第２導電形の第４半導体層と、
    前記第４半導体層の表面に選択的に設けられた第１導電形の第５半導体層と、
    前記第２半導体層の一部と、前記第４半導体層と、前記第５半導体層の一部と、に絶縁膜を介して接する制御電極と、
    前記周期的配列構造の外側の前記第１半導体層の上に設けられ、前記周期的配列構造に含まれる不純物濃度よりも不純物濃度が低い第１導電形の第６半導体層と、
    前記第１半導体層に電気的に接続された第１主電極と、
    前記第４半導体層と、前記第５半導体層と、に接続された第２主電極と、
    を備え、
    前記第１半導体層の主面に対して垂直な方向からみて、前記第２半導体層は、ハニカム状に配置され、
    前記第３半導体層は、前記第２半導体層によって取り囲まれ、
    前記周期的配列構造の最外周の周期構造は、前記最外周以外の前記周期的配列構造の周期構造と異なることを特徴とする半導体素子。
  7. 前記第１半導体層の主面に対して垂直な方向からみて、前記第１半導体層は、矩形状であり、
    前記矩形の互いに対向する辺に対して平行な方向において、前記第３半導体層の周期は、前記最外周以外の前記周期的配列構造における前記第３半導体層の周期と同じであり、
    前記平行な方向に対して直交する方向において、前記第２半導体層の周期は、前記最外周以外の前記周期的配列構造における前記第３半導体層の周期と同じであることを特徴とする請求項６記載の半導体素子。
JP2011064668A 2011-03-23 2011-03-23 半導体素子 Active JP5641995B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011064668A JP5641995B2 (ja) 2011-03-23 2011-03-23 半導体素子
CN201210061291.6A CN102694029B (zh) 2011-03-23 2012-03-09 半导体元件
US13/424,340 US8482028B2 (en) 2011-03-23 2012-03-19 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011064668A JP5641995B2 (ja) 2011-03-23 2011-03-23 半導体素子

Publications (3)

Publication Number Publication Date
JP2012204378A true JP2012204378A (ja) 2012-10-22
JP2012204378A5 JP2012204378A5 (ja) 2013-09-19
JP5641995B2 JP5641995B2 (ja) 2014-12-17

Family

ID=46859381

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011064668A Active JP5641995B2 (ja) 2011-03-23 2011-03-23 半導体素子

Country Status (3)

Country Link
US (1) US8482028B2 (ja)
JP (1) JP5641995B2 (ja)
CN (1) CN102694029B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9484451B2 (en) 2007-10-05 2016-11-01 Vishay-Siliconix MOSFET active area and edge termination area charge balance
JP2012074441A (ja) 2010-09-28 2012-04-12 Toshiba Corp 電力用半導体装置
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
US9887259B2 (en) * 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
JP6375176B2 (ja) * 2014-08-13 2018-08-15 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
KR102098996B1 (ko) 2014-08-19 2020-04-08 비쉐이-실리코닉스 초접합 금속 산화물 반도체 전계 효과 트랜지스터

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001298190A (ja) * 2000-02-09 2001-10-26 Fuji Electric Co Ltd 半導体装置及びその製造方法
JP2005101560A (ja) * 2003-08-20 2005-04-14 Denso Corp 縦型半導体装置
JP2005136099A (ja) * 2003-10-29 2005-05-26 Fuji Electric Device Technology Co Ltd 半導体装置
US20070222025A1 (en) * 2006-01-26 2007-09-27 Ali Husain Termination for a superjunction device
JP2007266505A (ja) * 2006-03-29 2007-10-11 Toshiba Corp 電力用半導体素子
JP2008004643A (ja) * 2006-06-20 2008-01-10 Toshiba Corp 半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3988262B2 (ja) 1998-07-24 2007-10-10 富士電機デバイステクノロジー株式会社 縦型超接合半導体素子およびその製造方法
DE19840032C1 (de) 1998-09-02 1999-11-18 Siemens Ag Halbleiterbauelement und Herstellungsverfahren dazu
JP3751463B2 (ja) 1999-03-23 2006-03-01 株式会社東芝 高耐圧半導体素子
US7638841B2 (en) * 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US7352036B2 (en) * 2004-08-03 2008-04-01 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
US7737469B2 (en) 2006-05-16 2010-06-15 Kabushiki Kaisha Toshiba Semiconductor device having superjunction structure formed of p-type and n-type pillar regions
JP4620075B2 (ja) * 2007-04-03 2011-01-26 株式会社東芝 電力用半導体素子
JP4564516B2 (ja) * 2007-06-21 2010-10-20 株式会社東芝 半導体装置
DE102007036147B4 (de) * 2007-08-02 2017-12-21 Infineon Technologies Austria Ag Verfahren zum Herstellen eines Halbleiterkörpers mit einer Rekombinationszone
US8174067B2 (en) * 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8148749B2 (en) * 2009-02-19 2012-04-03 Fairchild Semiconductor Corporation Trench-shielded semiconductor device
JP5718627B2 (ja) * 2010-03-15 2015-05-13 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001298190A (ja) * 2000-02-09 2001-10-26 Fuji Electric Co Ltd 半導体装置及びその製造方法
JP2005101560A (ja) * 2003-08-20 2005-04-14 Denso Corp 縦型半導体装置
JP2005136099A (ja) * 2003-10-29 2005-05-26 Fuji Electric Device Technology Co Ltd 半導体装置
US20070222025A1 (en) * 2006-01-26 2007-09-27 Ali Husain Termination for a superjunction device
JP2007266505A (ja) * 2006-03-29 2007-10-11 Toshiba Corp 電力用半導体素子
JP2008004643A (ja) * 2006-06-20 2008-01-10 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
JP5641995B2 (ja) 2014-12-17
CN102694029B (zh) 2016-02-03
US20120241847A1 (en) 2012-09-27
CN102694029A (zh) 2012-09-26
US8482028B2 (en) 2013-07-09

Similar Documents

Publication Publication Date Title
JP5537996B2 (ja) 半導体装置
JP5198030B2 (ja) 半導体素子
US8748982B2 (en) High breakdown voltage semiconductor device
JP6534813B2 (ja) 半導体装置および半導体装置の製造方法
JP6324805B2 (ja) 半導体装置およびその製造方法
JP5991383B2 (ja) 半導体装置の製造方法
CN106165101B (zh) 半导体装置
JP2011100847A (ja) 半導体装置及びその製造方法
CN102194882A (zh) 半导体器件
JP2014187141A (ja) 半導体装置
JP5641995B2 (ja) 半導体素子
CN205081123U (zh) 半导体器件
JP4998524B2 (ja) 半導体装置
JP2015133380A (ja) 半導体装置
JP2012064849A (ja) 半導体装置
JP5559232B2 (ja) 電力用半導体素子
JP2008130775A (ja) 半導体装置
CN104518007B (zh) 半导体装置
EP3896744A1 (en) Termination for trench field plate power mosfet
CN103681785A (zh) 半导体装置
CN105977285A (zh) 半导体器件及其制造方法
US20160079350A1 (en) Semiconductor device and manufacturing method thereof
US9704985B2 (en) Semiconductor device including a channel region and method for manufacturing the semiconductor device
US9312331B2 (en) Semiconductor device
JP5655052B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130725

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140711

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140717

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140909

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140930

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141028

R151 Written notification of patent or utility model registration

Ref document number: 5641995

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151