JP2012190854A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2012190854A5 JP2012190854A5 JP2011050841A JP2011050841A JP2012190854A5 JP 2012190854 A5 JP2012190854 A5 JP 2012190854A5 JP 2011050841 A JP2011050841 A JP 2011050841A JP 2011050841 A JP2011050841 A JP 2011050841A JP 2012190854 A5 JP2012190854 A5 JP 2012190854A5
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- wiring
- semiconductor device
- substrate
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims 15
- 239000000758 substrate Substances 0.000 claims 13
- 239000011347 resin Substances 0.000 claims 10
- 229920005989 resin Polymers 0.000 claims 10
- 238000000034 method Methods 0.000 claims 9
- 238000005520 cutting process Methods 0.000 claims 3
- 239000000463 material Substances 0.000 claims 3
- 230000008021 deposition Effects 0.000 claims 1
- 238000009826 distribution Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 claims 1
Claims (15)
- 基板の主面上に、前記基板の主面を露出する底面と前記底面を囲む側壁面を有しており配線パターンを明確にするための開口部を形成するように絶縁樹脂を形成する工程と、
前記開口部の前記底面と、前記開口部の前記側壁面と、前記基板の主面に対して対向する側の前記絶縁樹脂上に第1配線層を設け、前記底面に形成される前記第1配線層の厚みが前記側壁面に形成される前記第1配線層の厚みよりも厚くなるように形成する工程と、
前記絶縁樹脂と前記第1配線層が露出するように前記絶縁樹脂と前記第1配線層を切削することを特徴とする半導体装置の配線の形成方法。 - 前記第1配線層上に、第2配線層を設ける工程とを有し、
前記第1配線層は前記第2の配線層よりも固いことを特徴とする請求項1に記載の半導体装置の配線の形成方法。 - 前記絶縁樹脂を切削する工程では、前記基板の主面から前記基板の主面に対して対向する側の面までの高さのうち、前記基板の主面に対して対向する側の面より低い高さ位置を切削することを特徴とする請求項1又は請求項2に記載の半導体装置の配線の形成方法。
- 前記絶縁樹脂層と前記第1配線層と前記第2配線層は、前記基板の主面から前記基板の主面に対して対向する側の面までの高さが等しくなるように切削されることを特徴とする請求項3に記載の半導体装置の製造方法。
- 前記側壁面に形成される前記第1配線層の厚みは約20nm〜50nmであり、前記底面に形成される前記第1配線層の厚みが約200nm〜300nmとなるように形成することを特徴とする請求項1乃至請求項4に記載の半導体装置の配線の形成方法。
- 前記第1配線層は難切削性材料であることを特徴とする請求項1乃至請求項5に記載の半導体装置の配線の形成方法。
- 前記難切削材料はTiであることを特徴とする請求項1乃至請求項6に記載の半導体装置の配線の形成方法。
- 前記第2配線層はCu又はAlであることを特徴とする請求項2乃至請求項7に記載の半導体装置の配線の形成方法。
- 前記第1配線層は膜蒸着により設けられていることを特徴とする請求項1至請求項8記載の半導体装置の配線の形成方法。
- 前記第1配線層の前記底面と前記側壁面の厚さは、入射角度分布を制御することにより形成されていることを特徴とする請求項1乃至請求項9記載の半導体装置の配線の形成方法。
- 基板上に、前記基板の主面を露出する底面と前記底面を囲む側壁面を有しており配線パターンを明確にするための開口部が形成されている絶縁樹脂と、
前記開口部の前記底面と、前記開口部の前記側壁面と、前記基板の主面に対して対向する側の前記絶縁樹脂上に設けられ、前記底面に形成される厚みが前記側壁面に形成される厚みよりも厚くなるように形成されている第1の配線層と、
前記絶縁樹脂と前記第1配線層が露出していることを特徴とする半導体装置。 - 前記第1配線層上に形成され、前記開口部を充填するように設けられている第2配線層とを有し、
前記第1配線層は前記第2配線層よりも固いことを特徴とする請求項11に記載の半導体装置。 - 前記絶縁樹脂層と前記第1配線層と前記第2配線層は、前記基板の主面から前記基板の主面に対して対向する側の面までの高さが等しいことを特徴とする請求項12に記載の半導体装置。
- 前記側壁面に形成される前記第1配線層の厚みは約20nm〜50nmであり、前記底面に形成される前記第1配線層の厚みは約200nm〜300nmであることを特徴とする請求項11乃至請求項13に記載の半導体装置。
- 前記第1配線層は難切削性材料であることを特徴とする請求項11又は請求項14に記載の半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011050841A JP2012190854A (ja) | 2011-03-08 | 2011-03-08 | 半導体装置及びその配線の形成方法 |
| TW101106407A TW201241926A (en) | 2011-03-08 | 2012-02-24 | Method of forming wiring of a semiconductor device |
| KR1020120023367A KR101345962B1 (ko) | 2011-03-08 | 2012-03-07 | 반도체 장치의 배선의 형성 방법 |
| US13/414,454 US8859415B2 (en) | 2011-03-08 | 2012-03-07 | Method of forming wiring of a semiconductor device |
| CN2012100603029A CN102683269A (zh) | 2011-03-08 | 2012-03-08 | 半导体装置的布线的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011050841A JP2012190854A (ja) | 2011-03-08 | 2011-03-08 | 半導体装置及びその配線の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012190854A JP2012190854A (ja) | 2012-10-04 |
| JP2012190854A5 true JP2012190854A5 (ja) | 2014-04-24 |
Family
ID=46795963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011050841A Pending JP2012190854A (ja) | 2011-03-08 | 2011-03-08 | 半導体装置及びその配線の形成方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8859415B2 (ja) |
| JP (1) | JP2012190854A (ja) |
| KR (1) | KR101345962B1 (ja) |
| CN (1) | CN102683269A (ja) |
| TW (1) | TW201241926A (ja) |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3632981B2 (ja) | 1993-08-16 | 2005-03-30 | 株式会社東芝 | 多層配線基板および多層配線装置の製造方法 |
| JPH10144790A (ja) | 1996-11-08 | 1998-05-29 | Sony Corp | 半導体装置における配線形成方法 |
| TW480636B (en) * | 1996-12-04 | 2002-03-21 | Seiko Epson Corp | Electronic component and semiconductor device, method for manufacturing and mounting thereof, and circuit board and electronic equipment |
| JP2000174015A (ja) * | 1998-12-08 | 2000-06-23 | Sony Corp | 半導体装置の製造方法 |
| JP2002012967A (ja) * | 2000-06-28 | 2002-01-15 | Canon Inc | 堆積膜形成法 |
| JP2001267269A (ja) * | 2000-03-22 | 2001-09-28 | Nec Kansai Ltd | スパッタ方法及びそれを用いた半導体装置の製造方法 |
| JP3871609B2 (ja) * | 2002-05-27 | 2007-01-24 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
| JP4634045B2 (ja) * | 2003-07-31 | 2011-02-16 | 富士通株式会社 | 半導体装置の製造方法、貫通電極の形成方法、半導体装置、複合半導体装置、及び実装構造体 |
| JP2005197418A (ja) * | 2004-01-06 | 2005-07-21 | Shinko Electric Ind Co Ltd | 多層配線基板及びその製造方法 |
| JP4327656B2 (ja) * | 2004-05-20 | 2009-09-09 | Necエレクトロニクス株式会社 | 半導体装置 |
| US20050266679A1 (en) * | 2004-05-26 | 2005-12-01 | Jing-Cheng Lin | Barrier structure for semiconductor devices |
| JP2006041357A (ja) * | 2004-07-29 | 2006-02-09 | Fujikura Ltd | 半導体装置およびその製造方法 |
| JP2007291439A (ja) * | 2006-04-24 | 2007-11-08 | Tokyo Electron Ltd | 成膜方法、プラズマ成膜装置及び記憶媒体 |
| KR100782485B1 (ko) | 2006-08-18 | 2007-12-05 | 삼성전자주식회사 | 알루미늄 및 구리 배선들을 전기적으로 접속시키는구조체들 및 그의 형성방법들 |
| JP4466662B2 (ja) * | 2007-03-06 | 2010-05-26 | 株式会社デンソー | 半導体装置の金属電極形成方法 |
| JP5194537B2 (ja) | 2007-04-23 | 2013-05-08 | 株式会社デンソー | 半導体装置およびその製造方法 |
| JP2009016782A (ja) * | 2007-06-04 | 2009-01-22 | Tokyo Electron Ltd | 成膜方法及び成膜装置 |
| US8436252B2 (en) * | 2009-06-30 | 2013-05-07 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing the same |
| JP5189665B2 (ja) * | 2010-08-09 | 2013-04-24 | 株式会社ディスコ | ウエハレベルパッケージ構造およびその製造方法 |
-
2011
- 2011-03-08 JP JP2011050841A patent/JP2012190854A/ja active Pending
-
2012
- 2012-02-24 TW TW101106407A patent/TW201241926A/zh unknown
- 2012-03-07 US US13/414,454 patent/US8859415B2/en not_active Expired - Fee Related
- 2012-03-07 KR KR1020120023367A patent/KR101345962B1/ko not_active Expired - Fee Related
- 2012-03-08 CN CN2012100603029A patent/CN102683269A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2014011350A5 (ja) | ||
| JP2014022465A5 (ja) | ||
| WO2011005433A3 (en) | Boron film interface engineering | |
| WO2011031098A3 (ko) | 반도체 발광소자 | |
| JP2013080813A5 (ja) | ||
| WO2013027041A3 (en) | A semiconductor laser device and a method for manufacturing a semiconductor laser device | |
| WO2009061353A3 (en) | Production of free-standing solid state layers by thermal processing of substrates with a polymer | |
| JP2011151121A5 (ja) | ||
| WO2014168665A3 (en) | Methods for making a superconducting device with at least one enclosure | |
| JP2014071410A5 (ja) | ||
| TWI456752B (zh) | 半導體影像感測裝置及半導體影像感測元件與其形成方法 | |
| WO2008154526A3 (en) | Method to make low resistance contact | |
| JP2012514319A5 (ja) | ||
| WO2009054268A1 (ja) | Cu配線の形成方法 | |
| JP2010287883A5 (ja) | 基板及び基板の作製方法 | |
| WO2011156349A3 (en) | Methods for forming interconnect structures | |
| SG169948A1 (en) | Reliable interconnect for semiconductor device | |
| JP2013145628A5 (ja) | ||
| JP2014011456A5 (ja) | ||
| WO2012051113A3 (en) | ATOMIC LAYER DEPOSITION OF CRYSTALLINE PrCaMnO (PCMO) AND RELATED STRUCTURES AND METHODS | |
| WO2012073009A3 (en) | Nanopore devices | |
| JP2010121207A5 (ja) | ||
| JP2015156471A5 (ja) | ||
| JP2012160734A5 (ja) | ||
| JP2013191656A5 (ja) |