[go: up one dir, main page]

JP2012190854A - 半導体装置及びその配線の形成方法 - Google Patents

半導体装置及びその配線の形成方法 Download PDF

Info

Publication number
JP2012190854A
JP2012190854A JP2011050841A JP2011050841A JP2012190854A JP 2012190854 A JP2012190854 A JP 2012190854A JP 2011050841 A JP2011050841 A JP 2011050841A JP 2011050841 A JP2011050841 A JP 2011050841A JP 2012190854 A JP2012190854 A JP 2012190854A
Authority
JP
Japan
Prior art keywords
wiring layer
side wall
wiring
forming
wall surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011050841A
Other languages
English (en)
Other versions
JP2012190854A5 (ja
Inventor
Naoyuki Tajima
尚之 田嶋
Hiroshi Tojo
啓 東條
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011050841A priority Critical patent/JP2012190854A/ja
Priority to TW101106407A priority patent/TW201241926A/zh
Priority to KR1020120023367A priority patent/KR101345962B1/ko
Priority to US13/414,454 priority patent/US8859415B2/en
Priority to CN2012100603029A priority patent/CN102683269A/zh
Publication of JP2012190854A publication Critical patent/JP2012190854A/ja
Publication of JP2012190854A5 publication Critical patent/JP2012190854A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H10D64/011
    • H10W20/425
    • H10W20/062
    • H10W20/081

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

【課題】 密着性を低下させることなく切削性を向上させることが可能な半導体装置及びその配線の形成方法を提供する。
【解決手段】 基板1上に開口部を形成するように絶縁樹脂4を形成する工程と、前記絶縁樹脂4上と、前記開口部の側壁面5aと底面とに第1配線層7を形成する工程と、前記第1配線層7上に第2配線層8を設ける工程と、前記開口部の前記側壁面5a上に形成された前記第1配線層7を露出するように切削して平坦化する工程とを含み、前記第1配線層7を形成する工程では、前記開口部の前記側壁面5aに形成される前記第1配線層7の厚さより前記底面に形成される前記第1配線層7の厚さの方が厚くなるように形成することを特徴としている。
【選択図】 図1

Description

本発明の実施形態は、半導体装置及びその配線の形成方法に関する。
従来、埋め込み配線を形成する方法として、基板上に、第1,第2配線層を設けるための凹部が形成された絶縁樹脂を設け、その上に第1,第2配線層をそれぞれ均一の厚みで順に形成した後、切削工具を使用して表面を平坦化させてきた。
また、配線は、電子部品やワイヤ等を設ける際に超音波等の外力等が与えられることで剥離することがあるため、第1配線層は、基板や絶縁樹脂との密着性が高い金属であるTiを設け、第2配線層としては、導電性の高い金属であるCuやAl合金を設けてきた。
特開2000−164595号
しかし、従来の配線の形成方法では、第1配線層であるTiが難切削性材料であることから、切削性が悪く、切削工具の寿命が短くなるという課題があった。しかし、第1配線層であるTiを薄くすると、密着性が低下してしまうため、ある程度の厚みをもたせなければならならなかった。
そこで本発明では、密着性を低下させることなく切削性を向上させることが可能な半導体装置及びその配線の形成方法の提供を目的とする。
上記目的を達成するために、実施形態の半導体装置の配線の形成方法は、基板上に開口部を形成するように絶縁樹脂を形成する工程と、絶縁樹脂上と、開口部の側壁面と底面とに第1配線層を形成する工程と、第1配線層上に第2配線層を設ける工程と、開口部の側壁面上に形成された第1配線層を露出するように切削して平坦化する工程とを含み、第1配線層を形成する工程では、開口部の側壁面に形成される第1配線層の厚さより底面に形成される第1配線層の厚さの方が厚くなるように形成することを特徴としている。
また、実施形態の半導体装置は、基板上に、開口部を形成して設けられている絶縁樹脂と、開口部の側壁面と底面とに形成され、側壁面に形成される厚さより底面に形成される厚さの方が厚く設けられている第1配線層と、第1配線層上に形成され、開口部を充填するように設けられている第2配線層とを有することを特徴としている。
本発明の実施形態に係る半導体装置の配線の形成方法を示す工程断面図。 本発明の実施形態に係る半導体装置の配線の形成方法を示す工程断面図。 本発明の実施形態に係る半導体装置の配線の形成方法を示す断面図。 本発明の実施形態に係る半導体装置を示す断面図。
以下、本発明の実施形態に係る密着性を低下させることなく切削性を向上させることが可能な半導体装置及びその配線の形成方法を、図面を参照して詳細に説明する。
まず、本実施形態の半導体装置の配線の形成方法について、図1を参照して説明する。図1(a)に示すように、基板1上に穴Hが形成されたマスク2を設け、スキージ3を使用してスクリーン印刷を行い、図1(b)に示すように、絶縁樹脂4を形成させる。
使用する基板1は、半導体素子が形成されたウェハであり、シリコン基板1a上に導電性の高い金属、例えばCu等から形成された内層配線1bと、更にその上に内層配線1bの一部を露出するように設けられた絶縁層1cが形成されたものを用いている。本実施形態では、半導体素子が形成されたウェハを用いているが、これに限られることはない。
そして、マスク2は、図示しない金属枠内に互いに交差するように張られた線材(図示せず)と、線材により支持され、第1,第2配線層8,8を形成する位置に位置合わせして形成された固体材料2aから構成されている。そして、固体材料2aの間には穴Hが形成されている。なお、本実施形態のマスク2は金属枠内に線材と固体材料2aが形成されたものを用いているが、これに限られることはなく、第1,第2配線層8,8を形成する位置を囲むように絶縁樹脂4を設けることができればどの様なマスク2を用いてもよい。
線材の材質としては、例えばナイロンやポリエステル等の樹脂や、ステンレス等の金属から形成されたものでもよく、固体材料2aを支持することができればどのような材質でも良い。また、固体材料2aの材質としては、例えば感光性の樹脂や、電解ニッケル等の金属から形成されたもので良い。
絶縁樹脂4は、基板1の絶縁層1cの一部が露出するように形成されている第1開口部5及び内層配線1bと絶縁層1cの一部が露出するように形成されている第2開口部6を形成するように設けられている。そして、第1開口部5は、基板1の絶縁層1cが露出している面である第1底面5bと、第1底面5bを囲んでいる面である側壁面5aとから構成されている。また、第2開口部6は、基板1の内層配線1bが露出している面である第2底面5cと、第2底面5cを囲んで露出している第1底面5bと、第1底面5bを囲んでいる面である側壁面5aとから構成されている。材質としては、耐熱性のエポキシ樹脂を用いているが、これに限られることはなく、耐熱性の樹脂であればどのような材質を用いても良い。
なお、本実施形態ではスクリーン印刷により絶縁樹脂4を形成しているが、これに限られることはなく、例えば凸版印刷や凹版印刷、インクジェット印刷やナノインプリントなどの方式により絶縁樹脂を形成させてもよい。
次に、図1(c)に示すように、絶縁樹脂4と第1,第2開口部5,6にTiから形成されている第1配線層7を設ける。より詳しく説明すると、スパッタや真空蒸着等のドライプロセスにより形成しており、第1,第2開口部5,6の側壁面5aに形成されている第1配線層7の厚みが約20nm〜50nm、第1,第2底面5b,5cに形成される第1配線層7の厚みが約200nm〜300nmとなるように、基板1の第1,第2開口部5,6への入射角度分布を制御し、イオン化されたTi粒子を出射するターゲット(図示せず)により成膜を行う。また、入射角度分布の制御は、ターゲットと基板1の第1,第2開口部5,6の間の磁場分布およびバイアス電位をパラメータとして調節することで制御をおこなっている。
このように、側壁面5aを約20nm〜50nmとする理由としては、第1配線層7が20nmより薄い場合、側壁面5aを形成している絶縁樹脂4との密着力が低くなってしまい、電子部品やワイヤ等を設ける際に超音波等の外力等が与えられることで剥離してしまう。また、第1配線層7が50nmより厚い場合、Tiが難切削性の材質であるため、後述する平坦化工程で用いる切削工具9の寿命を短くしてしまう。そのため、側壁面5aを約20nm〜50nmに設けている。これにより、密着性を確保しつつ、切削工具9により切削する量を減らすことで切削性を向上させ、切削工具9の寿命を長くできる。
また、第1,第2底面5b,5cの厚みを約200nm〜300nmとする理由としては、第1配線層7が200nmより薄い場合、第1,第2開口部5,6の第1,第2底面5b,5cとの密着性が低くなってしまい、また側壁面5aよりも外力等の負荷がかかるため、剥離しやすくなる。
そして、第1配線層7が300nmより厚い場合、Tiは例えばCuのような低抵抗材料に比べて電気抵抗が大きいため、特に第2開口部6のように内層配線1bと接触するように第1配線層7を設けた場合、内装配線1bから流れる電気が導通しにくくなってしまう。更に、第1配線層7を電圧や磁場、もしくは電場をかけて第1,第2開口部5,6の側壁面5aと第1,第2底面5b,5cへと同時に形成させているため、第1,第2底面5b,5cを300nmより厚く形成させると、側壁面5aに形成する第1配線層7の厚みが50nmよりも厚くなってしまう。
そのため、第1,第2底面5b,5cを約200nm〜300nmに設けており、密着性を確保しつつ、電気抵抗を小さくすることが可能となる。
次に、図2(d)に示すように、第1配線層7上に例えばCuから形成されている第2配線層8を設ける。なお、本実施形態では第2配線層8をCuにより形成しているが、これに限られることはなく、例えばAl等、電気抵抗が低い金属を用いていれば良い。また、本実施形態では、スパッタにより第2配線層8を設けているが、これに限られることはなく、例えば電気めっきや、スパッタと電気めっきの組み合わせ等、低抵抗材料を設けることが可能であればどのように設けてもよい。
また、第2配線層8は、第1,第2開口部5,6の側壁面5aの高さとほぼ同等、又はそれより少し高くなるように設ける。これにより、第1,第2開口部5,6内に第2配線層8を確実に充填させる事ができる。
次に、図2(e)に示すように、第1配線層7を露出するように切削工具9を用いて切削し、平坦化する。その際に、第1,第2開口部5,6の側壁面5aの高さより少し低い高さ位置を切削する。このように切削していくことにより、第1,第2開口部5,6を囲んで形成している絶縁樹脂4上に形成されている第1配線層7を切削工具9の先端Eで切削しなくてよいので、従来よりも切削工具9の寿命を長くすることが可能になる。
また、絶縁樹脂4を設ける際に、マスク2に絶縁樹脂4が付着した状態で取り外されることで、図3に示すように第1,第2開口部5,6の絶縁樹脂4の角部Kの断面形状が、第1,第2底面5b,5cの対向面側の絶縁樹脂4が底面5bより少し広くなるように形成されることがある。その場合、第1配線層7がやや厚めに形成されてしまう。そのため、切削工具9で切削する際に、第1,第2開口部5,6の側壁面5aの高さ以上で切削を行った場合、切削工具9の先端Eで第1配線層7を切削する量が増加してしまう。しかし、本実施形態のように、第1,第2開口部5,6の側壁面5aの高さより少し低い位置を切削することにより、第1配線層7の切削量を低減させることが出来るため、切削工具9の寿命を長くすることが可能になる。
このようにして形成された本実施形態の半導体装置10は、図4に示すように、基板1上に、第1,第2開口部5,6を形成して設けられている絶縁樹脂4と、第1,第2開口部5,6の側壁面5aと第1,第2底面5b,5cとに形成され、側壁面5aより第1,第2底面5b,5cの方が厚く設けられている第1配線層7と、第1配線層7上に形成され、第1開口部5を充填するように第2配線層8が設けられている。
更に、側壁面5aに形成される第1配線層7の厚みが約20nm〜50nmであり、底面5bに形成される第1配線層7の厚みが約200nm〜300nmとなるように形成されている。
以上、本実施形態の半導体装置の配線の形成方法によれば、絶縁樹脂4により形成される第1,第2開口部5,6の側壁面5aに形成される第1配線層7の厚みより、第1,第2底面5b,5cに形成される第1配線層7の厚さの方が厚くなるように形成させている。
これにより、側壁面5aを形成している絶縁樹脂4との密着力及び、第1,第2開口部5,6の第1,第2底面5b,5cとの密着性を確保し、切削工具9により第1配線層7を切削する量を減らすことで切削性を向上させ、切削工具9の寿命を長くできる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他のさまざまな形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1…基板
1a…シリコン基板
1b…内層配線
1c…絶縁層
2…マスク
2a…固体材料
3…スキージ
4…絶縁樹脂
5…第1開口部
5a…側壁面
5b…第1底面
5c…第2底面
6…第2開口部
7…第1配線層
8…第2配線層
9…切削工具
10…半導体装置
H…穴
E…先端
K…角部

Claims (7)

  1. 基板上に開口部を形成するように絶縁樹脂を形成する工程と、
    前記絶縁樹脂上と、前記開口部の側壁面と底面とに第1配線層を形成する工程と、
    前記第1配線層上に第2配線層を設ける工程と、
    前記開口部の前記側壁面上に形成された前記第1配線層を露出するように切削して平坦化する工程と、
    を含み、
    前記第1配線層を形成する工程では、前記開口部の前記側壁面に形成される前記第1配線層の厚さより前記底面に形成される前記第1配線層の厚さの方が厚くなるように形成することを特徴とする半導体装置の配線の形成方法。
  2. 前記第1配線層を形成する工程では、前記側壁面に形成される前記第1配線層の厚みが約20nm〜50nmであり、前記底面に形成される前記第1配線層の厚みが約200nm〜300nmとなるように形成することを特徴とする請求項1に記載の半導体装置の配線の形成方法。
  3. 前記第1配線層を露出するように切削して平坦化する工程では、前記開口部の前記側壁面の高さより低い高さ位置を切削することを特徴とする請求項1又は請求項2に記載の半導体装置の配線の形成方法。
  4. 前記第1配線層は難切削性材料であることを特徴とする請求項1乃至請求項3に記載の半導体装置の配線の形成方法
  5. 基板上に、開口部を形成して設けられている絶縁樹脂と、
    前記開口部の側壁面と底面とに形成され、前記側壁面に形成される厚さより前記底面に形成される厚さの方が厚く設けられている第1配線層と、
    前記第1配線層上に形成され、前記開口部を充填するように設けられている第2配線層と、
    を有することを特徴とする半導体装置。
  6. 前記側壁面に形成される前記第1配線層の厚みは約20nm〜50nmであり、前記底面に形成される前記第1配線層の厚みは約200nm〜300nmであることを特徴とする請求項5に記載の半導体装置。
  7. 前記第1配線層は難切削性材料であることを特徴とする請求項5又は請求項6に記載の半導体装置。
JP2011050841A 2011-03-08 2011-03-08 半導体装置及びその配線の形成方法 Pending JP2012190854A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2011050841A JP2012190854A (ja) 2011-03-08 2011-03-08 半導体装置及びその配線の形成方法
TW101106407A TW201241926A (en) 2011-03-08 2012-02-24 Method of forming wiring of a semiconductor device
KR1020120023367A KR101345962B1 (ko) 2011-03-08 2012-03-07 반도체 장치의 배선의 형성 방법
US13/414,454 US8859415B2 (en) 2011-03-08 2012-03-07 Method of forming wiring of a semiconductor device
CN2012100603029A CN102683269A (zh) 2011-03-08 2012-03-08 半导体装置的布线的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011050841A JP2012190854A (ja) 2011-03-08 2011-03-08 半導体装置及びその配線の形成方法

Publications (2)

Publication Number Publication Date
JP2012190854A true JP2012190854A (ja) 2012-10-04
JP2012190854A5 JP2012190854A5 (ja) 2014-04-24

Family

ID=46795963

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011050841A Pending JP2012190854A (ja) 2011-03-08 2011-03-08 半導体装置及びその配線の形成方法

Country Status (5)

Country Link
US (1) US8859415B2 (ja)
JP (1) JP2012190854A (ja)
KR (1) KR101345962B1 (ja)
CN (1) CN102683269A (ja)
TW (1) TW201241926A (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002012967A (ja) * 2000-06-28 2002-01-15 Canon Inc 堆積膜形成法
JP2005064451A (ja) * 2003-07-31 2005-03-10 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
JP2005340808A (ja) * 2004-05-26 2005-12-08 Taiwan Semiconductor Manufacturing Co Ltd 半導体装置のバリア構造
JP2007291439A (ja) * 2006-04-24 2007-11-08 Tokyo Electron Ltd 成膜方法、プラズマ成膜装置及び記憶媒体
JP2008218823A (ja) * 2007-03-06 2008-09-18 Denso Corp 半導体装置の金属電極形成方法
JP2009016782A (ja) * 2007-06-04 2009-01-22 Tokyo Electron Ltd 成膜方法及び成膜装置
JP2012060100A (ja) * 2010-08-09 2012-03-22 Sk Link:Kk ウエハレベルパッケージ構造およびその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3632981B2 (ja) 1993-08-16 2005-03-30 株式会社東芝 多層配線基板および多層配線装置の製造方法
JPH10144790A (ja) 1996-11-08 1998-05-29 Sony Corp 半導体装置における配線形成方法
TW480636B (en) * 1996-12-04 2002-03-21 Seiko Epson Corp Electronic component and semiconductor device, method for manufacturing and mounting thereof, and circuit board and electronic equipment
JP2000174015A (ja) * 1998-12-08 2000-06-23 Sony Corp 半導体装置の製造方法
JP2001267269A (ja) * 2000-03-22 2001-09-28 Nec Kansai Ltd スパッタ方法及びそれを用いた半導体装置の製造方法
JP3871609B2 (ja) * 2002-05-27 2007-01-24 松下電器産業株式会社 半導体装置及びその製造方法
JP2005197418A (ja) * 2004-01-06 2005-07-21 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法
JP4327656B2 (ja) * 2004-05-20 2009-09-09 Necエレクトロニクス株式会社 半導体装置
JP2006041357A (ja) * 2004-07-29 2006-02-09 Fujikura Ltd 半導体装置およびその製造方法
KR100782485B1 (ko) 2006-08-18 2007-12-05 삼성전자주식회사 알루미늄 및 구리 배선들을 전기적으로 접속시키는구조체들 및 그의 형성방법들
JP5194537B2 (ja) 2007-04-23 2013-05-08 株式会社デンソー 半導体装置およびその製造方法
US8436252B2 (en) * 2009-06-30 2013-05-07 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002012967A (ja) * 2000-06-28 2002-01-15 Canon Inc 堆積膜形成法
JP2005064451A (ja) * 2003-07-31 2005-03-10 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
JP2005340808A (ja) * 2004-05-26 2005-12-08 Taiwan Semiconductor Manufacturing Co Ltd 半導体装置のバリア構造
JP2007291439A (ja) * 2006-04-24 2007-11-08 Tokyo Electron Ltd 成膜方法、プラズマ成膜装置及び記憶媒体
JP2008218823A (ja) * 2007-03-06 2008-09-18 Denso Corp 半導体装置の金属電極形成方法
JP2009016782A (ja) * 2007-06-04 2009-01-22 Tokyo Electron Ltd 成膜方法及び成膜装置
JP2012060100A (ja) * 2010-08-09 2012-03-22 Sk Link:Kk ウエハレベルパッケージ構造およびその製造方法

Also Published As

Publication number Publication date
KR101345962B1 (ko) 2014-01-20
TW201241926A (en) 2012-10-16
CN102683269A (zh) 2012-09-19
KR20120102536A (ko) 2012-09-18
US8859415B2 (en) 2014-10-14
US20120231625A1 (en) 2012-09-13

Similar Documents

Publication Publication Date Title
US10090486B2 (en) Frameless display device with concealed drive circuit board and manufacturing method thereof
TWI360850B (en) Semiconductor device and method of manufacturing t
US9392705B2 (en) Wiring board with through wiring
JP5602584B2 (ja) 配線基板及びその製造方法
JP5663730B2 (ja) 弾性波装置およびその製造方法
TWI579934B (zh) 半導體裝置之製造方法及半導體裝置
JP2017107971A (ja) インダクタ部品
US20110217837A1 (en) Connecting pad producing method
JP2010129684A (ja) 半導体装置の製造方法および半導体装置
JP2006059839A (ja) 半導体装置およびその製造方法
JP2019009371A (ja) 半導体パッケージ、半導体パッケージの形成方法
JP2013106015A (ja) 半導体装置、及びその製造方法
US20130313122A1 (en) Method For Fabricating Conductive Structures of Substrate
JP2012190854A (ja) 半導体装置及びその配線の形成方法
JP2019220557A (ja) 半導体装置及びその製造方法
JP5231733B2 (ja) 貫通孔配線構造およびその形成方法
JP7512576B2 (ja) 貫通電極基板、配線基板および配線基板の製造方法
JP2015126188A (ja) 半導体装置の製造方法、半導体装置、及び半導体複合装置
KR20100107543A (ko) 칩 내장 인쇄회로기판의 칩 실장 밀착강도 증가 방법
TW201214640A (en) Semiconductor device and manufacturing method thereof
JP2010129730A (ja) 配線基板及びこれを用いたプローブカード
JP2012182210A (ja) Led素子用リードフレーム基板の製造方法
JP5120004B2 (ja) 基板の表面処理方法および半導体パッケージの製造方法
JP2018190933A (ja) 配線基板及びその製造方法
JP2014003336A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140310

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140310

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141212

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20150216

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150218

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150403