JP2012178458A - 半導体装置の製造方法及び半導体基板の洗浄方法 - Google Patents

Abstract

【課題】半導体基板の洗浄をより効率的に行うことができる半導体装置の製造方法及び半導体基板の洗浄方法等を提供する。
【解決手段】半導体基板２０をその主面を鉛直方向及び水平方向から傾斜させて保持し、酸を含む洗浄液２６に半導体基板２０を浸漬する。
【選択図】図３

Description

本発明は、半導体装置の製造方法及び半導体基板の洗浄方法等に関する。

近年、基板上方にＧａＮ層及びＡｌＧａＮ層を順次形成し、ＧａＮ層を電子走行層として用いる電子デバイス（化合物半導体装置）の開発が活発である。このような化合物半導体装置の一つとして、ＧａＮ系の高電子移動度トランジスタ（ＨＥＭＴ：high electron mobility transistor）が挙げられる。ＧａＮ系ＨＥＭＴでは、ＡｌＧａＮとＧａＮとのヘテロ接合界面に発生する高濃度の２次元電子ガス（２ＤＥＧ）が利用されている。

ＧａＮのバンドギャップは３．４ｅＶであり、Ｓｉのバンドギャップ（１．１ｅＶ）及びＧａＡｓのバンドギャップ（１．４ｅＶ）よりも大きい。つまり、ＧａＮは高い破壊電界強度を有する。また、ＧａＮは大きい飽和電子速度も有している。このため、ＧａＮは、高電圧動作、且つ高出力が可能な化合物半導体装置の材料、例えば電源用半導体装置の材料として極めて有望である。このため、ＧａＮ系化合物半導体を用いた化合物半導体装置は、高効率スイッチング素子、電気自動車用等の高耐圧電力デバイスとして期待されている。例えば、Ｓｉ横拡散ＭＯＳ（ＬＤＭＯＳ：laterally diffused metal oxide semiconductor）トランジスタ、ＧａＡｓ電界効果トランジスタ（ＦＥＴ：field effect transistor）では実現が難しい高出力、高効率、高電圧の動作が可能なデバイスとして期待されている。

このようなＧａＮ系ＨＥＭＴでは、良好な特性を得るために、製造過程で発生するパーティクル等の残渣は極力排除すべきである。特に、ノーマリーオフ動作の実現等の目的で採用されるゲートリセス構造のＧａＮ系ＨＥＭＴでは、リセスを形成してからゲート絶縁膜を形成するまでの間に行う洗浄が極めて重要である。これは、残渣が存在する場合には、リーク電流の増大、及び電荷のトラップによる閾値電圧の変動等が生じるため、歩留まりが著しく低下するからである。

なお、パーティクル等の残渣の排除が重要視されるのは、ＧａＮ系ＨＥＭＴのみならず、他の半導体装置においても同様である。

しかしながら、これまでの技術では、十分な効率で洗浄を行うことが困難である。

特開２００９−１６４２２６号公報 特開平９−２６０３３１号公報

本発明の目的は、半導体基板の洗浄をより効率的に行うことができる半導体装置の製造方法及び半導体基板の洗浄方法等を提供することにある。

半導体装置の製造方法の一態様及び半導体基板の洗浄方法の一態様では、半導体基板をその主面を鉛直方向及び水平方向から傾斜させて保持し、酸を含む洗浄液に前記半導体基板を浸漬する。

洗浄装置の一態様には、半導体基板を支持する支持部と、前記半導体基板を鉛直方向及び水平方向から傾斜させて係止する係止部と、が設けられている。

上記の半導体装置の製造方法等によれば、酸を含む洗浄液を用いた洗浄により気泡が生じても、当該気泡を効率よく排除して高効率で半導体基板の洗浄を行うことができる。

実施形態に係る半導体装置の製造方法を工程順に示す断面図である。 図１Ａに引き続き、半導体装置の製造方法を工程順に示す断面図である。 バッチ式洗浄装置の洗浄治具の一例を示す図である。 洗浄方法を示す図である。 バッチ式洗浄装置の洗浄治具の他の例を示す図である。 バッチ式洗浄装置の洗浄治具の更に他の例を示す図である。 枚葉式洗浄装置の洗浄治具の更に他の例を示す図である。 洗浄後のパーティクルの残存状況を示す図である。 高出力増幅器の外観の例を示す図である。 電源装置を示す図である。

以下、実施形態について添付の図面を参照しながら具体的に説明する。図１Ａ〜図１Ｂは、実施形態に係る半導体装置の製造方法を工程順に示す断面図である。ここでは、半導体装置として、ＧａＮ系ＨＥＭＴを製造する。

先ず、図１Ａ（ａ）に示すように、基板１上に、核形成層２、電子走行層３、電子供給層４、及びキャップ層５を形成する。基板１としては、例えばＳｉＣ基板を用いる。核形成層２としては、例えばＡｌＮ層又はＡｌＧａＮ層を形成する。電子走行層３としては、例えばノンドープのｉ−ＧａＮ層を形成する。電子供給層４としては、例えばｎ型のｎ−ＡｌＧａＮ層を形成する。ｎ型のｎ−ＡｌＧａＮ層の形成の前に、スペーサ層としてノンドープのｉ−ＡｌＧａＮ層を形成してもよい。キャップ層５としては、例えばｎ型のｎ−ＧａＮ層を形成する。核形成層２、電子走行層３、電子供給層４、及びキャップ層５の形成は、例えば有機金属気相成長（ＭＯＶＰＥ：metal organic vapor phase epitaxy）法等の結晶成長法により行う。この場合、原料ガスを選択することにより、これらの層を連続して形成することができる。アルミニウム（Ａｌ）の原料、ガリウム（Ｇａ）の原料としては、例えば、夫々トリメチルアルミニウム（ＴＭＡ）、トリメチルガリウム（ＴＭＧ）を使用することができる。また、窒素（Ｎ）の原料として、例えばアンモニア（ＮＨ₃）を使用することができる。また、ｎ−ＡｌＧａＮ層（電子供給層４）及びｎ−ＧａＮ層（キャップ層５）に不純物として含まれるシリコン（Ｓｉ）の原料としては、例えばシラン（ＳｉＨ₄）を使用することができる。

電子走行層３の厚さは、例えば３μｍ程度とする。電子供給層４の厚さは、例えば３０ｎｍ程度とする。スペーサ層を設ける場合、その厚さは、例えば５ｎｍ程度とする。キャップ層５の厚さは、例えば１０ｎｍとする。ｉ−ＡｌＧａＮ層（スペーサ層）及びｎ−ＡｌＧａＮ層（電子供給層４）のＡｌ組成は、例えば０．２程度とする。ｎ−ＡｌＧａＮ層（電子供給層４）及びｎ−ＧａＮ層（キャップ層５）には、例えば、ｎ型不純物としてＳｉを５×１０¹⁸ｃｍ^-3程度ドーピングする。

このような積層構造においては、電子走行層３と電子供給層４との界面近傍に２次元電子ガス（２ＤＥＧ）が生成される。また、キャップ層５の存在により、電子走行層３との電子供給層４との間の歪みが増大し、ピエゾ効果が惹起されて２ＤＥＧが増加する。このような作用により、ＧａＮ系ＨＥＭＴのオン電流が低減し、大電流動作が可能となる。

次いで、図１Ａ（ｂ）に示すように、キャップ層５、電子供給層４、及び電子走行層３の、ソース電極を形成する予定の領域、及びドレイン電極を形成する予定の領域に、それぞれ、凹部６ｓ、凹部６ｄを形成する。凹部６ｓ及び６ｄの形成に当たっては、先ず、凹部６ｓ及び６ｄを形成する予定の領域を露出する開口部を備えたレジストパターンを形成し、このレジストパターンをエッチングマスクとしてキャップ層５、電子供給層４、及び電子走行層３のドライエッチングを行う。そして、アッシング等によりレジストパターンを除去する。このドライエッチングでは、例えばエッチングガスとして塩素系ガスを用いる。ドライエッチングの条件は特に限定されないが、例えば、エッチングガスの流量を３０ｓｃｃｍとし、圧力を２Ｐａとし、ＲＦ投入電力を２０Ｗとする。凹部６ｓ及び６ｄの深さは特に限定されず、２ＤＥＧを介した所定量の電流が流れればよい。

凹部６ｓ及び６ｄの形成の後、図１Ａ（ｃ）に示すように、凹部６ｓ内にソース電極７ｓを形成し、凹部６ｄ内にドレイン電極７ｄを形成する。ソース電極７ｓ及びドレイン電極７ｄの形成に当たっては、先ず、ソース電極７ｓを形成する予定の領域を露出する開口部、及びドレイン電極７ｄを形成する予定の領域を露出する開口部を備えたレジストパターンを形成する。次いで、このレジストパターンを成膜マスクとして導電膜を形成する。その後、レジストパターン上に付着した導電膜をレジストパターンと共に除去する。つまり、ソース電極７ｓ及びドレイン電極７ｄはリフトオフ法により形成することができる。導電膜の形成では、例えば、厚さが２０ｎｍ程度のＴａ膜を形成し、その上に厚さが２００ｎｍ程度のＡｌ膜を形成する。Ｔａ膜及びＡｌ膜は、例えば蒸着法により形成することができる。レジストパターンの除去後には、窒素雰囲気中で４００℃〜１０００℃（例えば５５０℃）で熱処理を行い、オーミック接触を確立する。

ソース電極７ｓ及びドレイン電極７ｄの形成の後、図１Ａ（ｄ）に示すように、キャップ層５及び電子供給層４の、ゲート電極７ｇを形成する予定の領域にリセス６ｇを形成する。リセス６ｇの形成に当たっては、先ず、リセス６ｇを形成する予定の領域を露出する開口部を備えたレジストパターンを形成し、このレジストパターンをエッチングマスクとしてキャップ層５及び電子供給層４のドライエッチングを行う。そして、アッシング等によりレジストパターンを除去する。このドライエッチングでは、例えばエッチングガスとして塩素系ガスを用いる。

リセス６ｇの形成の後、詳細は後述するが、所定の方法により、リセス６ｇ内の洗浄を行い、エッチング残渣、レジスト残渣等を除去する。

リセス６ｇ内の洗浄の後、図１Ｂ（ｅ）に示すように、リセス６ｇの内面に倣うゲート絶縁膜８を形成する。ゲート絶縁膜８としては、例えば酸化アルミニウム膜、酸化ハフニウム膜、酸化シリコン膜、窒化アルミニウム膜、窒化ハフニウム膜、又は窒化シリコン膜等を形成する。ゲート絶縁膜８は、例えば原子層堆積（ＡＬＤ：atomic layer deposition）法等により形成することができる。ゲート絶縁膜８の厚さは、５ｎｍ〜１００ｎｍ程度（例えば４０ｎｍ程度）とする。

次いで、図１Ｂ（ｆ）に示すように、ゲート電極を形成する予定の領域を露出する開口部１０ｃを備えた下層レジストパターン１０ａ及び開口部１０ｃより狭い開口部１０ｄを備えた上層レジストパターン１０ｂをゲート絶縁膜８上に形成する。これらの下層レジストパターン１０ａ及び上層レジストパターン１０ｂの形成に当たっては、先ず、アルカリ可溶性樹脂（商品名ＰＭＧＩ:米国マイクロケム社製）を、例えばスピンコート法によりゲート絶縁膜８上に塗布し、熱処理を行うことにより、レジスト膜を形成する。更に、感光性レジスト剤（商品名ＰＦＩ３２−Ａ８:住友化学社製）を、例えばスピンコート法により塗布し、熱処理を行うことにより、レジスト膜を形成する。次いで、紫外線露光により幅が０．８μｍ程度の開口部１０ｄを上層のレジスト膜に形成する。この結果、開口部１０ｄを備えた上層レジストパターン１０ｂが得られる。その後、上層レジストパターン１０ｂをマスクとして、アルカリ現像液を用いて下層のレジスト膜をウェットエッチングする。この結果、開口部１０ｃを備えた下層レジストパターン１０ａが得られる。これらの処理により、図１Ｂ（ｆ）に示すように、庇構造の多層レジストが得られる。

下層レジストパターン１０ａ及び上層レジストパターン１０ｂの形成の後、図１Ｂ（ｇ）に示すように、リセス６ｇを埋め込むようにしてゲート電極７ｇをゲート絶縁膜８上に形成する。ゲート電極７ｇの形成に当たっては、先ず、下層レジストパターン１０ａ及び上層レジストパターン１０ｂを成膜マスクとして導電膜を形成する。その後、上層レジストパターン１０ｂ上に付着した導電膜を下層レジストパターン１０ａ及び上層レジストパターン１０ｂと共に除去する。なお、つまり、ゲート電極７ｇもリフトオフ法により形成することができる。導電膜の形成では、例えば、厚さが１０ｎｍ程度のＮｉ膜を形成し、その上に厚さが３００ｎｍ程度のＡｕ膜を形成する。Ｎｉ膜及びＡｕ膜は、例えば蒸着法により形成することができる。下層レジストパターン１０ａ及び上層レジストパターン１０ｂの除去では、例えば加温した有機溶剤を用いる。

ゲート電極７ｇの形成の後、図１Ｂ（ｈ）に示すように、全面に保護膜９を形成する。その後、コンタクト孔、及び配線等を形成する。このようにして、ＧａＮ系ＨＥＭＴを製造することができる。

ここで、リセス６ｇ内の洗浄について詳細に説明する。図２は、リセス６ｇ内の洗浄に用いる洗浄装置の洗浄治具の一例を示す図である。図２（ｂ）は、図２（ａ）中のＩ−Ｉ線に沿った断面を示している。

この洗浄装置には、複数の半導体基板２０を収納する洗浄治具６１が含まれている。洗浄治具６１には、角筒を構成するように４個の壁部２４が設けられており、一対の壁部２４の内側に半導体基板２０を支持する支持部２１が設けられている。また、当該一対の壁部２４の内側には、支持部２１よりも上方に複数の下係止部２２が設けられ、下係止部２２の上方、かつ、平面視で下係止部２２からずれた位置に上係止部２３が設けられている。一対の下係止部２２及び上係止部２３により半導体基板２０の水平方向の位置が決定され、支持部２１により半導体基板２０の鉛直方向の位置が決定される。このとき、平面視で下係止部２２からずれた位置に上係止部２３が設けられているため、半導体基板２０の主面の法線方向は水平方向から傾斜する。

そして、本実施形態では、リセス６ｇ等が形成された基板１を半導体基板２０として洗浄治具６１に収納し、図３に示すように、洗浄槽２５中の洗浄液２６に浸漬し、酸洗浄を行う。洗浄液２６の成分は特に限定されないが、例えば、硫酸過水又はフッ酸を用いる。硫酸過水はレジスト残渣の除去に特に好適であり、フッ酸は化合物半導体の残渣の除去に特に好適である。酸洗浄後には、水洗及びスピン乾燥を行う。

酸洗浄では、洗浄液２６と半導体基板２０上の異物との反応により気泡が生じるが、本実施形態では、少なくとも、半導体基板２０の鉛直上方を向いている主面では気泡が鉛直上方に浮き上がる。従って、この主面では気泡の滞留が生じにくく、効率的に洗浄が行われる。逆側の主面については、半導体基板２０の表裏を反転させれば、同様に、効率的な洗浄が可能である。例えば、上係止部２３及び／又は下係止部２２を水平方向に可動としておけば、容易に表裏を反転させることが可能である。このような効果を得るためには、半導体基板２０の主面の法線方向の水平方向からのずれの角度が１０°〜８０°であることが好ましい。ずれの角度が１０°未満であると、鉛直上方を向いている主面の下方において発生した気泡が浮き上がる際に当該主面近傍を通過しやすいため、洗浄むらの発生等により十分な洗浄効率が得にくくなる可能性がある。一方、ずれの角度が８０°を超えると、鉛直下方を向いている主面に気泡が滞留しやすくなり、この主面での洗浄効率が低下する可能性がある。

更に、図３に示すように、複数の半導体基板２０同士は、平面視で互いに全体がずれていることが好ましい。つまり、平面視で重なり合う部分が存在せず、互いの干渉を回避することが好ましい。これは、平面視で重なり合う部分が存在していると、下方に位置する一方の半導体基板２０で発生した気泡が、上方に位置する他方の半導体基板２０に接触し、当該他方の半導体基板２０の洗浄効率が低下する可能性があるからである。

このような方法でリセス６ｇの洗浄を行う本実施形態によれば、洗浄の際に生じる気泡を効率的に逃がして排除することができるため、洗浄効率を著しく向上することができる。

なお、洗浄装置の洗浄治具は図２に示すものに限定されず、例えば、図４〜図６に示すものを用いることもできる。図４（ｂ）は、図４（ａ）中のＩＩ−ＩＩ線に沿った断面を示しており、図５（ｂ）は、図５（ａ）中のＩＩＩ−ＩＩＩ線に沿った断面を示している。また、図６（ｂ）は、図６（ａ）中のＩＶ−Ｖ線に沿った断面を示している。

図４に示す洗浄治具６２には、４個の壁部２４を外方から支持する筐体３３が含まれている。筐体３３の下端には、壁部２４を下方から支持する治具支持部３４が設けられている。治具支持部３４は筐体３３の下端から内側に、半導体基板２０を支持する支持部２１と同程度、突出している。更に、洗浄治具６２には、半導体基板２０を上方から押さえて固定する押え部材３２、及び水平方向を軸として筐体３３を回転させる回転駆動部材３１が設けられている。

この洗浄治具６２を用いて酸洗浄を行う場合には、図３に示すように、洗浄槽２５中の洗浄液２６に浸漬し、回転駆動部材３１により筐体３３を回転させる。この結果、回転に伴って半導体基板２０の両主面が鉛直上方を交互に向くようになる。このため、半導体基板２０の両主面を高効率で洗浄することができる。また、押え部材３２が設けられているため、半導体基板２０の落下が防止される。

図５に示す洗浄治具６３には、半導体基板２０の上端に接触して、水平方向を軸として回転する棒状の回転駆動部材４１が設けられている。

この洗浄治具６３を用いて酸洗浄を行う場合には、図３に示すように、洗浄槽２５中の洗浄液２６に浸漬し、回転駆動部材４１を回転させる。回転駆動部材４１が半導体基板２０の上端と接触しているため、回転駆動部材４１の回転に伴って半導体基板２０が壁部２４内で回転する。この結果、半導体基板２０の両主面において気泡が滞留しにくくなり、半導体基板２０の両主面を高効率で洗浄することができる。

図２、図４、図５に示す洗浄治具６１〜６３はバッチ式の処理用の洗浄治具であるが、図６に示す洗浄治具６４は枚葉式の処理用の洗浄治具である。この洗浄治具６４には、中央に開口部５５が形成されたハブ５４から３方向に延びる直線部５６ａ、５６ｂ、及び５６ｃが設けられている。直線部５６ａ、５６ｂ、及び５６ｃの上面側には、それぞれ、半導体基板の裏面に接する上突起５１ａ、５１ｂ、及び５１ｃが設けられている。上突起５１ａ、５１ｂ、及び５１ｃの頂部は凸状に湾曲している。更に、直線部５６ａ、５６ｂ、及び５６ｃの上面側には、それぞれ、半導体基板の水平方向の移動を拘束するストッパ５３ａ、５３ｂ、及び５３ｃが設けられている。一方、直線部５６ａ、５６ｂ、及び５６ｃの下面側には、それぞれ、下突起５２ａ、５２ｂ、及び５２ｃが設けられている。上突起５１ａ、５１ｂ、及び５１ｃの高さは共通である。一方、下突起５２ｂ及び５２ｃの高さは共通であるが、下突起５２ａの高さはこれらよりも低い。直線部５６ａの端部には取手５７が設けられている。

この洗浄治具６４を用いて酸洗浄を行う場合、上突起５１ａ、５１ｂ、及び５１ｃ上に半導体基板を載置し、取手を持って洗浄槽中の洗浄液に浸漬する。洗浄治具６４が洗浄槽の底に載置されると、下突起５２ａ、５２ｂ、及び５２ｃの高さの相違に起因して、半導体基板の主面の法線方向が鉛直方向から傾斜する。このため、半導体基板の下側の主面で気泡が生じたとしても、容易に上方に抜け出すことが可能となり、この主面も高効率で洗浄される。なお、このような効果を得るためには、半導体基板の主面の法線方向の鉛直方向からのずれの角度が１０°〜８０°であることが好ましい。ずれの角度が１０°未満であると、鉛直下方を向いている主面に気泡が滞留しやすくなり、この主面での洗浄効率が低下する可能性がある。一方、ずれの角度が８０°を超えると、鉛直上方を向いている主面の下方において発生した気泡が浮き上がる際に当該主面近傍を通過しやすいため、洗浄むらの発生等により十分な洗浄効率が得にくくなる可能性がある。なお、半導体基板を傾斜させるために、上突起のみに高さの相違を設けてもよく、上突起及び下突起の双方に高さの相違を設けてもよい。

本願発明者らが、図６に示す洗浄治具６４を用いて酸洗浄を行った結果、半導体基板のパーティクルの残留は図７（ｂ）に示すものとなった。また、同様の半導体基板に対して傾斜を設けていない洗浄治具を用いて洗浄を行った結果、パーティクルの残留は図７（ａ）に示すものとなった。これらを比較すると、本実施形態により、著しくパーティクルを除去できることが容易に理解できる。

なお、洗浄を行う前に、洗浄治具の紫外線処理を行っておくことが好ましい。また、洗浄治具に半導体基板を収納する前に、当該半導体基板の搬送に用いる搬送治具の紫外線処理を行っておくことが好ましい。更に、酸洗後に行うスピン乾燥の前に、スピン乾燥に用いる治具を乾燥させておくことが好ましい。いずれも、これらの治具からの半導体基板への異物等の付着を回避するためである。

また、洗浄治具を構成する部品の数は極力少なくし、可能であれば、一体的に構成されていることが好ましい。これは、部品の数が多くなるほど、連結部が多くなり、洗浄により脱落した異物等が連結部に残留して、後の洗浄の際に洗浄対象の半導体基板を汚染する可能性があるからである。

本実施形態により製造されたＧａＮ系ＨＥＭＴは、例えば高出力増幅器として用いることができる。図８に、高出力増幅器の外観の例を示す。この例では、ソース電極に接続されたソース端子８１ｓがパッケージの表面に設けられている。また、ゲート電極に接続されたゲート端子８１ｇ、及びドレイン電極に接続されたドレイン端子８１ｄがパッケージの側面から延出している。

また、これらの実施形態に係るＧａＮ系ＨＥＭＴは、例えば電源装置に用いることもできる。図９（ａ）は、ＰＦＣ（power factor correction）回路を示す図であり、図９（ｂ）は、図９（ａ）に示すＰＦＣ回路を含むサーバ電源（電源装置）を示す図である。

図９（ａ）に示すように、ＰＦＣ回路９０には、交流電源（ＡＣ）が接続されるダイオードブリッジ９１に接続されたコンデンサ９２が設けられている。コンデンサ９２の一端子にはチョークコイル９３の一端子が接続され、チョークコイル９３の他端子には、スイッチ素子９４の一端子及びダイオード９６のアノードが接続されている。スイッチ素子９４は上記の実施形態におけるＨＥＭＴに相当し、当該一端子はＨＥＭＴのドレイン電極に相当する。また、スイッチ素子９４の他端子はＨＥＭＴのソース電極に相当する。ダイオード９６のカソードにはコンデンサ９５の一端子が接続されている。コンデンサ９２の他端子、スイッチ素子９４の当該他端子、及びコンデンサ９５の他端子が接地される。そして、コンデンサ９５の両端子間から直流電源（ＤＣ）が取り出される。

そして、図９（ｂ）に示すように、ＰＦＣ回路９０は、サーバ電源１００等に組み込まれて用いられる。

このようなサーバ電源１００と同様の、より高速動作が可能な電源装置を構築することも可能である。また、スイッチ素子９４と同様のスイッチ素子は、スイッチ電源又は電子機器に用いることができる。更に、これらの半導体装置を、サーバの電源回路等のフルブリッジ電源回路用の部品として用いることも可能である。

いずれの実施形態においても、基板として、炭化シリコン（ＳｉＣ）基板、サファイア基板、シリコン基板、ＧａＮ基板又はＧａＡｓ基板等を用いてもよい。基板が、導電性、半絶縁性又は絶縁性のいずれであってもよい。

また、ゲート電極、ソース電極及びドレイン電極の構造は上述の実施形態のものに限定されない。例えば、これらが単層から構成されていてもよい。また、これらの形成方法はリフトオフ法に限定されない。更に、オーミック特性が得られるのであれば、ソース電極及びドレイン電極の形成後の熱処理を省略してもよい。また、ゲート電極に対して熱処理を行ってもよい。

また、製造する半導体装置は、ＧａＮ系ＨＥＭＴに限定されず、他の半導体装置の製造に適用することが可能である。

以下、本発明の諸態様を付記としてまとめて記載する。

（付記１）
半導体基板をその主面を鉛直方向及び水平方向から傾斜させて保持する工程と、
酸を含む洗浄液に前記半導体基板を浸漬する工程と、
を有することを特徴とする半導体装置の製造方法。

（付記２）
前記半導体基板を保持する工程の前に、前記半導体基板上に化合物半導体層を形成する工程を有することを特徴とする付記１に記載の半導体装置の製造方法。

（付記３）
前記半導体基板を保持する工程の前に、前記化合物半導体層にリセスを形成する工程を有することを特徴とする付記２に記載の半導体装置の製造方法。

（付記４）
前記半導体基板を保持する工程の前に、前記リセスの内面に倣うゲート絶縁膜を形成する工程を有することを特徴とする付記３に記載の半導体装置の製造方法。

（付記５）
前記傾斜の角度を鉛直方向及び水平方向から１０°〜８０°とすることを特徴とする付記１乃至４のいずれか１項に記載の半導体装置の製造方法。

（付記６）
前記半導体基板を保持する工程は、洗浄治具内に前記半導体基板を収納する工程を有し、
前記洗浄治具は、
前記半導体基板を支持する支持部と、
前記半導体基板を鉛直方向及び水平方向から傾斜させて係止する係止部と、
を有することを特徴とする付記１乃至５のいずれか１項に記載の半導体装置の製造方法。

（付記７）
前記支持部及び前記係止部を収納する筐体を回転させることにより、前記半導体基板を回転させる工程を有することを特徴とする付記６に記載の半導体装置の製造方法。

（付記８）
前記半導体基板に接触する回転駆動部材を回転させることにより、前記洗浄治具内で前記半導体基板を回転させる工程を有することを特徴とする付記６に記載の半導体装置の製造方法。

（付記９）
前記洗浄治具内に前記半導体基板を収納する工程の前に、前記洗浄治具の紫外線処理を行う工程を有することを特徴とする付記６乃至８のいずれか１項に記載の半導体装置の製造方法。

（付記１０）
前記洗浄治具内に前記半導体基板を収納する工程の前に、前記洗浄治具への前記半導体基板の搬送に用いる搬送治具の紫外線処理を行う工程を有することを特徴とする付記６乃至９のいずれか１項に記載の半導体装置の製造方法。

（付記１１）
前記半導体基板を浸漬する工程の後に、前記半導体基板のスピン乾燥を行う工程を有することを特徴とする付記１乃至１０のいずれか１項に記載の半導体装置の製造方法。

（付記１２）
前記半導体基板のスピン乾燥を行う工程の前に、前記スピン乾燥に用いる治具を乾燥させる工程を有することを特徴とする付記１１に記載の半導体装置の製造方法。

（付記１３）
半導体基板をその主面を鉛直方向及び水平方向から傾斜させて保持する工程と、
酸を含む洗浄液に前記半導体基板を浸漬する工程と、
を有することを特徴とする半導体基板の洗浄方法。

（付記１４）
前記傾斜の角度を鉛直方向及び水平方向から１０°〜８０°とすることを特徴とする付記１３に記載の半導体基板の洗浄方法。

（付記１５）
前記半導体基板を保持する工程は、洗浄治具内に前記半導体基板を収納する工程を有し、
前記洗浄治具は、前記半導体基板を鉛直方向及び水平方向から傾斜させて係止する係止部を有することを特徴とする付記１３又は１４に記載の半導体基板の洗浄方法。

（付記１６）
前記洗浄治具を回転させることにより、前記半導体基板を回転させる工程を有することを特徴とする付記１５に記載の半導体基板の洗浄方法。

（付記１７）
前記半導体基板に接触する回転駆動部材を回転させることにより、前記半導体基板を回転させる工程を有することを特徴とする付記１５に記載の半導体基板の洗浄方法。

（付記１８）
半導体基板を支持する支持部と、
前記半導体基板を鉛直方向及び水平方向から傾斜させて係止する係止部と、
を有することを特徴とする洗浄治具。

（付記１９）
前記支持部及び前記係止部を収納する筐体を回転させることにより、前記半導体基板を回転させる回転駆動部材を有することを特徴とする付記１８に記載の洗浄治具。

（付記２０）
前記半導体基板に接触し、前記洗浄治具内で前記半導体基板を回転させる回転駆動部材を有することを特徴とする付記１８に記載の洗浄治具。

２０：半導体基板
２１：支持部
２２：下係止部
２３：上係止部
２４：壁部
２５：洗浄槽
２６：洗浄液
３１：回転駆動部材
３２：押え部材
３３：筐体
３４：治具支持部
４１：回転駆動部材
５１ａ、５１ｂ、５１ｃ：上突起
５２ａ、５２ｂ、５２ｃ：下突起
５３ａ、５３ｂ、５３ｃ：ストッパ
６１、６２、６３、６４：洗浄治具

Claims (10)

1. 半導体基板をその主面を鉛直方向及び水平方向から傾斜させて保持する工程と、
   酸を含む洗浄液に前記半導体基板を浸漬する工程と、
   を有することを特徴とする半導体装置の製造方法。
2. 前記半導体基板を保持する工程の前に、前記半導体基板上に化合物半導体層を形成する工程を有することを特徴とする請求項１に記載の半導体装置の製造方法。
3. 前記半導体基板を保持する工程の前に、前記化合物半導体層にリセスを形成する工程を有することを特徴とする請求項２に記載の半導体装置の製造方法。
4. 前記半導体基板を保持する工程の前に、前記リセスの内面に倣うゲート絶縁膜を形成する工程を有することを特徴とする請求項３に記載の半導体装置の製造方法。
5. 前記傾斜の角度を鉛直方向及び水平方向から１０°〜８０°とすることを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置の製造方法。
6. 前記半導体基板を保持する工程は、洗浄治具内に前記半導体基板を収納する工程を有し、
   前記洗浄治具は、
   前記半導体基板を支持する支持部と、
   前記半導体基板を鉛直方向及び水平方向から傾斜させて係止する係止部と、
   を有することを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置の製造方法。
7. 前記支持部及び前記係止部を収納する筐体を回転させることにより、前記半導体基板を回転させる工程を有することを特徴とする請求項６に記載の半導体装置の製造方法。
8. 前記半導体基板に接触する回転駆動部材を回転させることにより、前記洗浄治具内で前記半導体基板を回転させる工程を有することを特徴とする請求項６に記載の半導体装置の製造方法。
9. 半導体基板をその主面を鉛直方向及び水平方向から傾斜させて保持する工程と、
   酸を含む洗浄液に前記半導体基板を浸漬する工程と、
   を有することを特徴とする半導体基板の洗浄方法。
10. 半導体基板を支持する支持部と、
    前記半導体基板を鉛直方向及び水平方向から傾斜させて係止する係止部を有することを特徴とする洗浄治具。

Images