[go: up one dir, main page]

JP2012169611A - 半導体装置およびその作製方法 - Google Patents

半導体装置およびその作製方法 Download PDF

Info

Publication number
JP2012169611A
JP2012169611A JP2012013422A JP2012013422A JP2012169611A JP 2012169611 A JP2012169611 A JP 2012169611A JP 2012013422 A JP2012013422 A JP 2012013422A JP 2012013422 A JP2012013422 A JP 2012013422A JP 2012169611 A JP2012169611 A JP 2012169611A
Authority
JP
Japan
Prior art keywords
transistor
insulating layer
trench
oxide semiconductor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012013422A
Other languages
English (en)
Other versions
JP2012169611A5 (ja
JP5924953B2 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Hiromitsu Goto
宏充 郷戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2012013422A priority Critical patent/JP5924953B2/ja
Publication of JP2012169611A publication Critical patent/JP2012169611A/ja
Publication of JP2012169611A5 publication Critical patent/JP2012169611A5/ja
Application granted granted Critical
Publication of JP5924953B2 publication Critical patent/JP5924953B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10D62/292—Non-planar channels of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D87/00—Integrated devices comprising both bulk components and either SOI or SOS components on the same substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D88/00—Three-dimensional [3D] integrated devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/86—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group II-VI materials, e.g. ZnO

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】従来のＤＲＡＭは、データを保持するために数十ミリ秒間隔でリフレッシュをしなければならず、消費電力の増大を招いていた。また、頻繁にトランジスタのオン状態とオフ状態が切り換わるのでトランジスタの劣化が問題となっていた。この問題は、メモリ容量が増大し、トランジスタの微細化が進むにつれて顕著なものとなっていた。
【解決手段】酸化物半導体を有するトランジスタを用い、ゲート電極用のトレンチと、素子分離用のトレンチを有するトレンチ構造のトランジスタとする。ソース電極とドレイン電極との距離を狭くしてもゲート電極用のトレンチの深さを適宜設定することで、短チャネル効果の発現を抑制することができる。
【選択図】図１

Description

本発明は、半導体集積回路の微細化技術に関する。本明細書で開示する発明の中には、半導体集積回路を構成する要素としてシリコン半導体の他に化合物半導体によって構成される素子が含まれ、その一例として酸化物半導体を適用したものが開示される。
半導体記憶装置としてダイナミックＲＡＭ（ＤＲＡＭ）は良く知られた製品であり、今日においても各種電子機器の中で使われている。ＤＲＡＭの中核部を構成するメモリセルは書き込み及び読み出し用のトランジスタとキャパシタによって構成されている。
ＤＲＡＭは、他の半導体集積回路と同様にスケーリング則に従って回路パターンの微細化が進められてきたが、デザインルールを１００ｎｍ以下にすることは難しいと考えられていた時期もあった。その理由の一つとして、トランジスタのチャネル長が１００ｎｍ以下となると、短チャネル効果によりパンチスルー電流が流れやすくなり、トランジスタがスイッチング素子として機能しなくなることが問題視されていた。もっとも、パンチスルー電流を防ぐにはシリコン基板に高濃度の不純物をドーピングすれば良いが、そうするとソースと基板間又はドレインと基板間に接合リーク電流が流れやすくなり、結局はメモリの保持特性を低下させてしまう原因となってしまい、この問題の解決策としては適切ではなかった。
このような問題に対して、メモリセルを構成するトランジスタを３次元に形成し、一つのメモリセルが占める面積を縮小しつつ、トランジスタの実効的なチャネル長を短チャネル効果が生じない程度に維持する方法が考えられてきた。例えば、トランジスタのチャネル部が形成される領域にＵ字状の縦長溝を形成し、その溝の壁面に沿ってゲート絶縁膜を形成し、さらにその溝にゲート電極を埋め込んだ構造である（非特許文献１参照）。
このような構造をチャネル部に有するトランジスタは、ソース領域とドレイン領域の間を流れる電流が溝部分を回り込む形で流れるため実効的なチャネル長が長くなっている。このため、メモリセルに占めるトランジスタの占有面積を縮小しつつ、短チャネル効果を抑制できるといったメリットが得られていた。
Ｋｉｎａｍ Ｋｉｍ、「Ｔｅｃｈｎｏｌｏｇｙ ｆｏｒ ｓｕｂ−５０ｎｍ ＤＲＡＭ ａｎｄ ＮＡＮＤ Ｆｌａｓｈ Ｍａｎｕｆａｃｔｕｒｉｎｇ」、Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ Ｍｅｅｔｉｎｇ， ２００５． ＩＥＤＭ Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ、２００５年１２月、ｐ． ３３３ − ３３６
しかしながら、従来のＤＲＡＭは、データを保持するために数十ミリ秒間隔でリフレッシュをしなければならず、消費電力の増大を招いていた。また、頻繁にトランジスタのオン状態とオフ状態が切り換わるのでトランジスタの劣化が問題となっていた。この問題は、メモリ容量が増大し、トランジスタの微細化が進むにつれて顕著なものとなっていた。
そこで本発明は、半導体記憶装置におけるデータ保持特性の改善を図ることのできる技術を提供することを目的の一とする。また、半導体記憶装置におけるデータ保持特性の改善を図りつつ、消費電力の低減を図ることのできる技術を提供することを目的の一とする。
上記課題を解決するために、酸化物半導体（ＯＳ：オキサイドセミコンダクター）を有するトランジスタ、特に、酸化物半導体を有するＭＯＳトランジスタを用いて、回路、具体的には半導体記憶装置を構成する。その酸化物半導体は、実質的に真性な半導体である。そのため、オフ電流が非常に低いメリットを有する。
従って、酸化物半導体を有するトランジスタを用いることによって、従来のＤＲＡＭよりも長い間隔でリフレッシュを行うことができ、消費電力の低減を実現できる。また、単位時間あたりのトランジスタのオン状態とオフ状態の切り換え回数が低減されるため、従来のＤＲＡＭよりもトランジスタの寿命を長くすることができる。
また、酸化物半導体層を用いたトランジスタにおいても、トランジスタの微細化が進むと、短チャネル効果が発現する恐れがある。そこで、酸化物半導体層を用いた新規のトランジスタ構造を提案する。
本明細書で開示する実施形態の一態様は、絶縁層に第１のトレンチ及び第２のトレンチと、第１のトレンチの底面及び内壁面に接する酸化物半導体層と、酸化物半導体層上にゲート絶縁層と、ゲート絶縁層上にゲート電極と、第２のトレンチ内を充填する絶縁層と、を有し、ゲート絶縁層は、第２のトレンチの底面及び内壁面上にあり、ゲート電極は、第１のトレンチ内を充填することを特徴とする半導体装置である。第１のトレンチは、ゲート電極用のトレンチであり、第２のトレンチは素子分離用のトレンチである。なお、第１のトレンチの上面形状は、ストライプ形状または棒状であり、第２のトレンチの上面形状は格子形状またはストライプ形状または棒状である。
上記構成において、さらに酸化物半導体層に接するソース電極またはドレイン電極を有することを特徴としている。
また、上記構成において、トランジスタの信頼性を向上させるため、ゲート絶縁層は、酸化物半導体層の側面に接して覆っている構造とする。
また、上記酸化物半導体層の厚さは、１ｎｍ以上１００ｎｍ以下が好ましく、上記酸化物半導体層は、結晶性酸化物半導体層としてもよい。結晶性酸化物半導体層とすることで、可視光や紫外光の照射よるトランジスタの電気的特性変化を抑制し、信頼性の高い半導体装置とすることができる。さらに、該結晶性酸化物半導体層は、単結晶構造ではなく、非晶質構造でもない構造であり、ｃ軸配向を有した結晶性酸化物半導体（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ； ＣＡＡＣ−ＯＳとも呼ぶ）膜である。ＣＡＡＣ−ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳ膜は、非晶質相に結晶部および非晶質部を有する結晶−非晶質混相構造の酸化物半導体膜である。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には粒界（グレインバウンダリーともいう。）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移動度の低下が抑制される。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−５°以上５°以下の範囲も含まれることとする。
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶質化することもある。ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。なお、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、または成膜後に加熱処理などの結晶化処理を行うことにより形成される。
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動を低減することが可能である。よって、当該トランジスタは、信頼性が高い。
また、上記酸化物半導体層のチャネル長方向の断面形状は、第１のトレンチの断面形状に沿って湾曲した形状、即ちＵ字形状となっており、第１のトレンチの深さが深くなればなるほどトランジスタのチャネル長が長くなる構造である。酸化物半導体層を結晶性酸化物半導体層とする場合、Ｕ字形状の酸化物半導体層の表面に概略垂直なｃ軸を有している結晶を含む。
また、本明細書で開示するトレンチ構造のトランジスタは、ソース電極とドレイン電極との距離を狭くしても第１のトレンチの深さを適宜設定することで、短チャネル効果の発現を抑制することができる。
半導体記憶装置におけるデータ保持特性の改善を実現できる。また、半導体記憶装置におけるデータ保持特性の改善を図りつつ、消費電力の低減を実現できる。
本発明の一態様を示す断面図及び上面図である。 本発明の一態様を示す断面模式図である。 本発明の一態様を示す断面図および回路図である。 本発明の一態様を示す断面図である。 本発明の一態様を示す回路図、及び概念図である。 本発明の一態様を示す断面図である。 計算に用いた構造断面図と計算結果である。 計算に用いた構造断面図と計算結果である。 計算に用いた構造断面図と計算結果である。 本発明の一態様を示す回路図である。 本発明の一態様を示す携帯機器のブロック図である。 本発明の一態様を示す半導体装置のブロック図である。 本発明の一態様を示す電子書籍のブロック図である。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
（実施の形態１）
本実施の形態では、本発明の一態様であるトランジスタの構造および作製方法について、図１及び図２を用いて説明する。図１（Ａ）はトランジスタ１６２のチャネル長方向の断面図の一例を示している。また、図１（Ｂ）はトランジスタ１６２とトランジスタ１６３の素子分離領域１６５の断面図の一例を示している。また、図１（Ｃ）はトランジスタ１６２とトランジスタ１６３の上面図の一例を示している。なお、図１（Ｂ）はトランジスタ１６２のチャネル幅方向の断面図の一部であり、図１（Ｃ）中の鎖線Ｄ１−Ｄ２で切断した断面に相当する。また、図１（Ａ）は、図１（Ｃ）中の鎖線Ａ１−Ａ２で切断した断面に相当する。
まず、半導体基板上に酸化膜からなる絶縁層１３０を形成する。そして絶縁層１３０に複数のトレンチ（溝とも呼ぶ）を形成する。そしてトレンチを覆うように酸化物半導体層１４４を形成する。トレンチの形成方法は公知の技術を用いればよく、本実施の形態では約０．４μｍの深さのトレンチを形成する。また、本実施の形態では、ゲート電極用のトレンチを一回のエッチングまたは複数回のエッチングによって形成する。
半導体基板としては、ＳＯＩ基板、ＭＯＳＦＥＴ構造のトランジスタを含む駆動回路が形成された半導体基板、容量が形成された半導体基板などを用いる。
絶縁層１３０は、酸化物半導体層１４４と接するため、膜中（バルク中）に少なくとも化学量論比を超える量の酸素が存在することが好ましい。例えば、絶縁層１３０として、酸化シリコン膜を用いる場合には、ＳｉＯ２＋α（ただし、α＞０）とする。このような絶縁層１３０を用いることで、酸化物半導体層１４４に酸素を供給することができ、特性を良好にすることができる。
酸化物半導体層１４４の膜厚は、１ｎｍ以上１００ｎｍ以下とし、スパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、塗布法、印刷法等を適宜用いることができる。また、酸化物半導体層１４４は、スパッタリングターゲット表面に対し、概略垂直に複数の基板表面がセットされた状態で成膜を行うスパッタ装置、所謂ＣＰスパッタ装置（Ｃｏｌｕｍｎａｒ Ｐｌａｓｍａ Ｓｐｕｔｔｅｒｉｎｇ ｓｙｓｔｅｍ）を用いて成膜してもよい。
酸化物半導体層１４４の材料としては、少なくともＩｎ、Ｇａ、Ｓｎ及びＺｎから選ばれた一種以上の元素を含有する。例えば、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体や、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体や、二元系金属の酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−Ｏ系酸化物半導体、Ｓｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体や、Ｉｎ−Ｇａ−Ｏ系の材料、一元系金属の酸化物であるＩｎ−Ｏ系酸化物半導体、Ｓｎ−Ｏ系酸化物半導体、Ｚｎ−Ｏ系酸化物半導体などを用いることができる。また、上記酸化物半導体にＩｎとＧａとＳｎとＺｎ以外の元素、例えばＳｉＯ２を含ませてもよい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好ましい。
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物半導体、という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
また、酸化物半導体層は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を用いることができる。ここで、Ｍは、Ｚｎ、Ｇａ、Ａｌ、Ｍｎ及びＣｏから選ばれた一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及びＣｏなどがある。
また、酸化物半導体としてＩｎ−Ｚｎ−Ｏ系の材料を用いる場合、用いるターゲットの組成比は、原子数比で、Ｉｎ：Ｚｎ＝５０：１〜１：２（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝２０：１〜１：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１〜１：２）、さらに好ましくはＩｎ：Ｚｎ＝１５：１〜１．５：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１５：２〜３：４）とする。例えば、Ｉｎ−Ｚｎ−Ｏ系酸化物半導体の形成に用いるターゲットは、原子数比がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。
酸化物半導体層１４４の材料として、Ｉｎを含み、ｃ軸配向を有した結晶性酸化物半導体を用いることが好ましい。ｃ軸配向を有した結晶性酸化物半導体を得る方法としては、三つ挙げられる。一つ目は、成膜温度を４００℃以上４５０℃以下として酸化物半導体層１４４の成膜を行い、図２（Ａ）に示す矢印の方向にｃ軸配向させる方法である。二つ目は、膜厚を薄く成膜した後、２００℃以上７００℃以下の加熱処理を行い、図２（Ｂ）に示す矢印の方向にｃ軸配向させる方法である。三つ目は、一層目の膜厚を薄く成膜した後、２００℃以上７００℃以下の加熱処理を行い、２層目の成膜を行い、図２（Ｃ）に示す矢印の方向にｃ軸配向させる方法である。
図２（Ａ）、図２（Ｂ）、及び図２（Ｃ）に示すように、いずれの方法であっても、酸化物半導体層１４４の表面の凹凸に対して垂直な方向に結晶成長が行われ、ｃ軸配向した結晶性酸化物半導体を得ることができる。
次いで、酸化物半導体層１４４上に接し、ソース電極またはドレイン電極として機能する電極１４２ａ、１４２ｂを形成する。電極１４２ａ、電極１４２ｂは、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて形成することができる。
また、電極１４２ａ、１４２ｂを保護するため、絶縁層１４３ａ、１４３ｂを形成する。次いで、ＣＭＰ（化学的機械的研磨）などを用いて平坦化処理を行う。この平坦化処理の際、絶縁層１４３ａ、１４３ｂは、電極１４２ａ、１４２ｂを削らないためのバッファ層として機能する。
次いで、チャネル長方向の素子分離用のトレンチと、チャネル幅方向の素子分離用のトレンチを形成する。これらの素子分離用のトレンチは、繋がった上面パターン形状としてもよいし、独立した上面パターン形状としてもよい。本実施の形態では、トレンチの形成によって酸化物半導体層の分離を行うため、図１（Ｃ）において、これらのトレンチのパターンは、繋がった上面パターン形状（格子状）としている。チャネル幅方向の素子分離用のトレンチの形成の際に、電極１４２ａと電極１４２ｂの分離も行うことができる。なお、素子分離用のトレンチの形成のタイミングは、特に限定されない。また、素子分離用のトレンチの深さは、素子分離が十分行えるのであれば、ゲート電極用のトレンチと同じ底面の水平位置となる深さに限定されない。ゲート電極用トレンチよりも素子分離用のトレンチの底面の水平位置を深くすることで確実に素子分離を行うことができる。
次いで、酸化物半導体層１４４の一部、ソース電極またはドレイン電極として機能する電極１４２ａ、１４２ｂ、及び絶縁層１４３ａ、１４３ｂを覆うゲート絶縁層１４６を形成する。また、チャネル長方向の素子分離用のトレンチの内壁及び底面と、チャネル幅方向のトレンチの内壁及び底面にもゲート絶縁層１４６を成膜する。
ゲート絶縁層１４６の膜厚は、１ｎｍ以上１００ｎｍ以下とし、スパッタリング法、ＭＢＥ法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ法、塗布法、印刷法等を適宜用いることができる。また、ゲート絶縁層１４６は、スパッタリングターゲット表面に対し、概略垂直に複数の基板表面がセットされた状態で成膜を行うスパッタ装置、所謂ＣＰスパッタ装置を用いて成膜してもよい。
ゲート絶縁層１４６の材料としては、酸化シリコン膜、酸化ガリウム膜、酸化アルミニウム膜、窒化シリコン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、または窒化酸化シリコン膜を用いて形成することができる。ゲート絶縁層１４６は、酸化物半導体層１４４と接する部分において酸素を含むことが好ましい。特に、酸化物半導体層１４４と接する絶縁膜は、膜中（バルク中）に少なくとも化学量論比を超える量の酸素が存在することが好ましく、例えば、ゲート絶縁層１４６として、酸化シリコン膜を用いる場合には、ＳｉＯ２＋α（ただし、α＞０）とする。本実施の形態では、ゲート絶縁層１４６として、ＳｉＯ２＋α（ただし、α＞０）である酸化シリコン膜を用いる。この酸化シリコン膜をゲート絶縁層１４６として用いることで、酸化物半導体層１４４に酸素を供給することができ、特性を良好にすることができる。さらに、ゲート絶縁層１４６は、作製するトランジスタのサイズやゲート絶縁層１４６の段差被覆性を考慮して形成することが好ましい。
また、ゲート絶縁層１４６の材料として酸化ハフニウム、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ（ｘ＞０、ｙ＞０、ｚ＞０））、ハフニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））、などのｈｉｇｈ−ｋ材料を用いることでゲートリーク電流を低減できる。さらに、ゲート絶縁層１４６は、単層構造としても良いし、積層構造としても良い。
そして、ゲート電極用のトレンチ内に充填されるように、ゲート電極１４８ａをゲート絶縁層１４６上に形成する。ゲート電極１４８ａの材料は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて形成することができる。ゲート電極１４８ａは、単層構造としてもよいし、積層構造としてもよい。
ゲート絶縁層１４６と接するゲート電極１４８ａの一層として、窒素を含む金属酸化物、具体的には、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜や、窒素を含むＩｎ−Ｓｎ−Ｏ膜や、窒素を含むＩｎ−Ｇａ−Ｏ膜や、窒素を含むＩｎ−Ｚｎ−Ｏ膜や、窒素を含むＳｎ−Ｏ膜や、窒素を含むＩｎ−Ｏ膜や、金属窒化膜（ＩｎＮ、ＳｎＮなど）を用いる。これらの膜は５電子ボルト、好ましくは５．５電子ボルト以上の仕事関数を有し、ゲート電極として用いた場合、トランジスタのしきい値電圧をプラスにすることができ、所謂ノーマリーオフのスイッチング素子を実現できる。
ゲート電極用のトレンチ内にゲート電極１４８ａを形成した段階で、トレンチ構造のトランジスタ１６２が形成される。
次いで、ゲート電極１４８ａ、１４８ｂを覆う絶縁層１４９を形成する。絶縁層１４９は段差被覆性のよい絶縁膜を用いることが好ましい。絶縁層１４９の材料としては、酸化シリコン膜、酸化ガリウム膜、酸化アルミニウム膜、窒化シリコン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、または窒化酸化シリコン膜を用いて形成することができる。本実施の形態では、絶縁層１４９の材料として酸化アルミニウム膜を用いる。図１（Ａ）及び図１（Ｂ）においては、酸化物半導体層１４４の側面に接してゲート絶縁層１４６が形成され、さらに絶縁層１４９が形成される。従って、本実施の形態では、ＳｉＯ２＋α（ただし、α＞０）である酸化シリコン膜で酸化物半導体層１４４の側面を覆い、酸化アルミニウム膜が酸化シリコン膜を覆うことによって酸化シリコン膜中の酸素が拡散し、酸素が絶縁層１４９を通過しないようにブロックしている。
絶縁層１４９を形成した後、素子分離用のトレンチを充填するための絶縁層１５０をＣＶＤ法などにより形成する。素子分離用のトレンチに絶縁層１５０を充填することによって素子分離領域１６１、１６５が形成される。なお、絶縁層１５０の形成前に、素子分離用のトレンチにはゲート絶縁層１４６、絶縁層１４９を積層させておくことで、絶縁層１５０を充填する領域を小さくし、絶縁層１５０の充填をスムーズに行うことができる。その後、ＣＭＰなどを用いて平坦化処理を行い、図１（Ａ）及び図１（Ｂ）に示す構造を得ることができる。
また、図１（Ｂ）に示すように、トランジスタ１６２のゲート電極１４８ａと、隣り合うトランジスタ１６３のゲート電極１４８ｂとの間にも絶縁層１５０が充填され、ゲート電極同士の短絡防止が図られている。また、図１（Ａ）に示すように、トランジスタ１６２のソース電極またはドレイン電極として機能する電極と、チャネル長方向に隣り合うトランジスタのソース電極またはドレイン電極として機能する電極との間にも絶縁層１５０が充填され、ソース電極またはドレイン電極の短絡防止も図られている。
トランジスタのチャネルがトレンチの内壁に沿って形成され、チャネル形成領域が平坦でなくともキャリアの流れが、結晶性酸化物半導体層（ＣＡＡＣ）のＩｎ−Ｏ−Ｉｎ−Ｏとスムーズに流れる。本実施の形態では、０．４μｍのトレンチ内壁に接して酸化物半導体層１４４を形成するため、チャネル長は約０．８μｍ以上となる。０．８μｍ以上のチャネル長とすることで、ノーマリーオフのトランジスタとすることができ、ショートチャネル効果も生じないようにすることができる。また、トレンチ構造を採用することで、トランジスタの平面面積を縮小できるため、高集積化が可能である。
（実施の形態２）
図１に示すトランジスタ１６２を使用し、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置の一例を図３に示す。
トランジスタ１６２は、オフ電流が小さいため、これを用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。
図３（Ａ）は、半導体装置の断面の一例を示している。
図３（Ａ）に示す半導体装置は、下部に第１の半導体材料を用いたトランジスタ１６０を有し、上部に第２の半導体材料を用いたトランジスタ１６２を有するものである。トランジスタ１６２は、実施の形態１と同一であるため、図３（Ａ）、（Ｂ）において図１（Ａ）と同じ箇所は、同じ符号を用いて説明する。
ここで、第１の半導体材料と第２の半導体材料とは異なる材料とすることが望ましい。例えば、第１の半導体材料を酸化物半導体以外の半導体材料（シリコンなど）とし、第２の半導体材料を酸化物半導体とすることができる。酸化物半導体以外の材料を用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体を用いたトランジスタは、その特性により長時間の電荷保持を可能とする。
なお、上記トランジスタは、いずれもｎチャネル型トランジスタであるものとして説明するが、ｐチャネル型トランジスタを用いることができるのはいうまでもない。また、開示する発明の技術的な本質は、情報を保持するために酸化物半導体をトランジスタ１６２に用いる点にあるから、半導体装置に用いられる材料や半導体装置の構造など、半導体装置の具体的な構成をここで示すものに限定する必要はない。
図３（Ａ）におけるトランジスタ１６０は、半導体材料（例えば、シリコンなど）を含む基板１００に設けられたチャネル形成領域１１６と、チャネル形成領域１１６を挟むように設けられた不純物領域１２０と、不純物領域１２０に接する金属化合物領域１２４と、チャネル形成領域１１６上に設けられたゲート絶縁層１０８と、ゲート絶縁層１０８上に設けられたゲート電極１１０と、を有する。
トランジスタ１６０の金属化合物領域１２４の一部には、電極１２６が接続されている。ここで、電極１２６は、トランジスタ１６０のソース電極やドレイン電極として機能する。また、基板１００上にはトランジスタ１６０を囲むように素子分離絶縁層が設けられており、トランジスタ１６０を覆うように絶縁層１３０が設けられている。なお、高集積化を実現するためには、図３（Ａ）に示すようにトランジスタ１６０がサイドウォール絶縁層を有しない構成とすることが望ましい。一方で、トランジスタ１６０の特性を重視する場合には、ゲート電極１１０の側面にサイドウォール絶縁層を設け、不純物濃度が異なる領域を含む不純物領域１２０を設けても良い。
図３（Ａ）に示すようにトランジスタ１６２は、酸化物半導体層１４４を有するトレンチ構造のトランジスタである。
ここで、酸化物半導体層１４４は水素などの不純物が十分に除去されることにより、または、十分な酸素が供給されることにより、高純度化されたものであることが望ましい。具体的には、例えば、酸化物半導体層１４４の水素濃度は５×１０１９ａｔｏｍｓ／ｃｍ３以下、望ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より望ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。なお、上述の酸化物半導体層１４４中の水素濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）で測定されるものである。このように、水素濃度が十分に低減されて高純度化され、十分な酸素の供給により酸素欠乏に起因するエネルギーギャップ中の欠陥準位が低減された酸化物半導体層１４４では、キャリア濃度が１×１０１２／ｃｍ３未満、望ましくは、１×１０１１／ｃｍ３未満、より望ましくは１．４５×１０１０／ｃｍ３未満となる。例えば、室温（２５℃）でのオフ電流（ここでは、単位チャネル幅（１μｍ）あたりの値）は１００ｚＡ（１ｚＡ（ゼプトアンペア）は１×１０−２１Ａ）以下、望ましくは１０ｚＡ以下となる。このように、ｉ型化（真性化）または実質的にｉ型化された酸化物半導体を用いることで、極めて優れたオフ電流特性のトランジスタ１６２を得ることができる。
なお、図３（Ａ）のトランジスタ１６２では、微細化に起因して素子間に生じるリークを抑制するために、素子分離領域１６１を設けている。さらに素子分離領域１６１に囲まれた領域よりも小さく島状に加工された酸化物半導体層１４４を用いているが、実施の形態１に示したように、素子分離用のトレンチを形成するまで島状に加工されていない構成を採用しても良い。酸化物半導体層を島状に加工しない場合には、加工の際のエッチングによる酸化物半導体層１４４の汚染を防止できる。勿論、酸化物半導体層を島状に加工しない場合には、工程数の削減も図ることができる。また、素子分離領域１６１に囲まれた領域よりも小さく島状に加工された酸化物半導体層１４４を用いる場合、素子分離用のトレンチの形成によって酸化物半導体層を分断する必要がないため、素子分離用のトレンチの底面の水平位置はゲート電極用のトレンチよりも浅くできる、或いは素子分離用のトレンチ形成のトータル面積を減らすことができる。
トランジスタ１６２上には、絶縁層１５１が設けられており、絶縁層１５１上にはゲート電極１４８ａと電気的に接続する電極１５３が設けられている。そして、電極１５３上には絶縁層１５２が設けられている。そして、ゲート絶縁層１４６、絶縁層１５０、絶縁層１５１、絶縁層１５２などに形成された開口には、電極１５４が設けられ、絶縁層１５２上には電極１５４と接続する配線１５６が形成される。なお、図３（Ａ）では電極１２６および電極１５４を用いて、金属化合物領域１２４、電極１４２ｂ、および配線１５６を接続しているが、開示する発明はこれに限定されない。例えば、電極１４２ｂを直接、金属化合物領域１２４に接触させても良い。または、配線１５６を直接、電極１４２ｂに接触させても良い。
次に、図３（Ａ）に対応する回路構成の一例を図３（Ｂ）に示す。なお、回路図においては、酸化物半導体を用いたトランジスタであることを示すために、ＯＳの符号を併せて付す場合がある。
図３（Ｂ）において、第１の配線（１ｓｔ Ｌｉｎｅ）とトランジスタ１６０のソース電極とは、電気的に接続され、第２の配線（２ｎｄ Ｌｉｎｅ）とトランジスタ１６０のドレイン電極とは、電気的に接続されている。また、第３の配線（３ｒｄ Ｌｉｎｅ）とトランジスタ１６２のソース電極またはドレイン電極の一方とは、電気的に接続され、第４の配線（４ｔｈ Ｌｉｎｅ）と、トランジスタ１６２のゲート電極とは、電気的に接続されている。そして、トランジスタ１６０のゲート電極と、トランジスタ１６２のソース電極またはドレイン電極の他方は、キャパシタ１６４の電極の一方と電気的に接続され、第５の配線（５ｔｈ Ｌｉｎｅ）と、キャパシタ１６４の電極の他方は電気的に接続されている。
キャパシタ１６４は、トランジスタ１６０やトランジスタ１６２の作製プロセスと同じ工程で一対の電極と、その間に挟まれる誘電体となる絶縁層で形成することができる。なお、トランジスタ１６０やトランジスタ１６２の作製プロセスと同じ工程で形成することに限定されず、キャパシタ１６４の層を別途、トランジスタ１６２の上方に設けてもよい。例えば、トレンチ型のキャパシタやスタック型のキャパシタを別途、トランジスタの１６２の上方、或いは、トランジスタ１６０の下方に形成し、３次元的に積み重ねることで高集積化を図ってもよい。
図３（Ｂ）に示す半導体装置では、トランジスタ１６０のゲート電極の電位が保持可能という特徴を生かすことで、次のように、情報の書き込み、保持、読み出しが可能である。
情報の書き込みおよび保持について説明する。まず、第４の配線の電位を、トランジスタ１６２がオン状態となる電位にして、トランジスタ１６２をオン状態とする。これにより、第３の配線の電位が、トランジスタ１６０のゲート電極、およびキャパシタ１６４に与えられる。すなわち、トランジスタ１６０のゲート電極には、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という）のいずれかが与えられるものとする。その後、第４の配線の電位を、トランジスタ１６２がオフ状態となる電位にして、トランジスタ１６２をオフ状態とすることにより、トランジスタ１６０のゲート電極に与えられた電荷が保持される（保持）。
また、バックゲート電極を設けてもよく、バックゲート電極に電圧を印加することによってトランジスタ１６２のノーマリーオフ化を確実なものとすることが好ましい。
本実施の形態は、実施の形態１と自由に組み合わせることができる。
（実施の形態３）
本実施の形態においては、図１に示すトランジスタ１６２を使用し、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置について、実施の形態２に示した構成と異なる構成について図４を用いて説明を行う。
図４に示す半導体装置は、下部に第１の半導体材料を用いたトランジスタ３５０を有し、上部に第２の半導体材料を用いたトランジスタ１６２を有するものである。また、上部、及び下部の半導体材料には、複数のトランジスタが形成されているが、代表的にトランジスタ３５０、及びトランジスタ１６２について、説明を行う。なお、線Ｂ１−Ｂ２で切断された図４は、トランジスタのチャネル長方向に垂直な断面図に相当する。
ここで、第１の半導体材料と第２の半導体材料とは異なる材料とすることが望ましい。例えば、第１の半導体材料を酸化物半導体以外の半導体材料（シリコンなど）とし、第２の半導体材料を酸化物半導体とすることができる。酸化物半導体以外の材料を用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体を用いたトランジスタは、その特性により長時間の電荷保持を可能とする。
また、上部に第２の半導体材料を用いたトランジスタ１６２は、先の実施の形態１、および実施の形態２に記載したトランジスタ１６２と同一であるため、図４において図１（Ａ）と同じ箇所は、同じ符号を用いており、詳細な説明は省略する。
ここでは、下部の第１の半導体材料を用いたトランジスタ３５０について、以下説明を行う。
トランジスタ３５０は、半導体基板３１０、ゲート絶縁層３１４、半導体層３１６、導電層３１８、保護絶縁層３２０、サイドウォール絶縁層３２２、不純物領域３２４、及び絶縁層３２６により構成されている。なお、半導体層３１６、及び導電層３１８はゲート電極として機能し、不純物領域３２４は、ソース領域またはドレイン領域として機能する。
また、トランジスタ３５０は、隣接して、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）領域３１２を有している。
ＳＴＩ領域３１２としては、まず、半導体基板３１０の上に所望の領域に保護絶縁膜を形成し、エッチングを行うことでトレンチ（溝ともいう）が形成される。トレンチを形成した後、絶縁誘電体膜をトレンチに埋め込むことでＳＴＩ領域３１２を形成することができる。絶縁誘電体膜としては、酸化シリコン膜、窒化シリコン膜などを用いることができる。
次に、トランジスタ３５０の詳細な説明を行う。トランジスタ３５０のゲート絶縁層３１４としては、ＳＴＩ領域３１２が形成された半導体基板３１０に、絶縁膜を形成した後、所望の位置にパターニング、エッチングを行い、半導体基板３１０にＳＴＩ領域３１２とは異なる深さのトレンチを形成する。その後、酸素雰囲気内にて加熱処理を行うことで、トレンチ内の半導体基板３１０が酸化され、ゲート絶縁層３１４を形成することができる。
ゲート絶縁層３１４形成後に、ＬＰＣＶＤ法などを用いて、シリコン膜を形成する。なお、該シリコン膜にｎ＋、ｐ＋のドーピング処理、または加熱処理等を行い、所謂ポリシリコンとして導電性の高い半導体層を形成する。その後、該半導体層の上にスパッタリング法などにより、金属膜を成膜する。金属膜としては、タングステン、チタン、コバルト、ニッケル、または、タングステン、チタン、コバルト、ニッケルを含む合金膜、金属窒化膜、シリサイド膜などを適宜用いることができる。該金属膜上の所望の領域にパターニングを行い、エッチングすることで、導電層３１８が形成される。また、導電層３１８をマスクとして半導体層をエッチングすることで、半導体層３１６を形成することができる。なお、導電層３１８と半導体層３１６はトランジスタ３５０のゲート電極として機能する。
次に、導電層３１８の上に、保護絶縁層３２０を形成する。保護絶縁層３２０としては、プラズマＣＶＤ法などを用い、酸化シリコン膜、窒化シリコン膜などを成膜し、所望の領域にパターニング、エッチング処理を行うことで形成することができる。
次に、半導体基板３１０、および保護絶縁層３２０を覆うようにプラズマＣＶＤ法などにより、窒化シリコン膜を成膜し、エッチバックを行うことで、サイドウォール絶縁層３２２を形成することができる。
次に、保護絶縁層３２０、及びサイドウォール絶縁層３２２をマスクとして、ドーピング処理を行うことで、不純物領域３２４を形成する。なお、ドーパントとしては、ボロンやリンなどを用いればよく、不純物領域３２４として用いるドーパントによりｎ＋領域、ｐ＋領域など適宜形成することができる。なお、不純物領域３２４は、トランジスタ３５０のソース領域またはドレイン領域として機能する。
次に、不純物領域３２４、保護絶縁層３２０、及びサイドウォール絶縁層３２２を覆うように絶縁層３２６を形成する。絶縁層３２６としては、プラズマＣＶＤ法などにより酸化シリコン膜などを用いて形成することができる。
次に、絶縁層３２６の所望の領域に開口部を設け、不純物領域３２４と電気的に接続する接続電極３２５、及び接続電極３３１を形成する。なお、接続電極３２５、及び接続電極３３１形成後に、絶縁層３２６、接続電極３２５、および接続電極３３１の表面を平坦化させるＣＭＰ処理などを行ってもよい。
次に、絶縁層３２６、接続電極３２５、及び接続電極３３１の上に、スパッタリング法などを用いて導電膜を成膜し、所望の領域にパターニングを行い、エッチングすることで、電極３２８、及び電極３３２を形成する。電極３２８、及び電極３３２に使用できる材料としては、タングステン、銅、チタンなど適宜用いることができる。
次に、絶縁層３２６、電極３２８、及び電極３３２上に絶縁層３２９を形成する。絶縁層３２９としては、絶縁層３２６と同様の材料、及び手法により形成することができる。
以上の工程により、第１の半導体材料を用いたトランジスタ３５０が形成された半導体基板３１０を形成することができる。
ここで、下部の第１の半導体材料を用いたトランジスタ３５０と、上部の第２の半導体材料を用いたトランジスタ１６２の接続関係について以下説明を行う。
トランジスタ３５０は、不純物領域３２４と、接続電極３２５と、電極３２８と、接続電極３３０とにより、トランジスタ１６２と電気的に接続されている。また、他方では、不純物領域３２４と、接続電極３３１と、電極３３２と、接続電極３３４と、電極３３６と、接続電極３３８により、配線１５６と電気的に接続されている。
また、トランジスタ３５０のゲート電極（すなわち、半導体層３１６、及び導電層３１８）は、トランジスタ１６２のソース電極と電気的に接続している。ただし、図４においては、トランジスタ３５０のゲート電極と、トランジスタ１６２のソース電極の接続は示されておらず、３次元方向で接続を行っている。
以上のように、上部に形成された複数のメモリセルは、酸化物半導体を用いたトランジスタにより形成されている。酸化物半導体を用いたトランジスタは、オフ電流が小さいため、これを用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、一方で周辺回路では、酸化物半導体以外の半導体材料が用いられている。酸化物半導体以外の半導体材料としては、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素等を用いることができ、単結晶半導体を用いることが好ましい。このような半導体材料を用いたトランジスタは、十分な高速動作が可能である。したがって、酸化物半導体以外の材料を用いたトランジスタにより、高速動作が要求される各種回路（論理回路、駆動回路など）を好適に実現することが可能である。
このように、酸化物半導体以外の材料を用いたトランジスタ（換言すると、十分な高速動作が可能なトランジスタ）を用いた周辺回路と、酸化物半導体を用いたトランジスタ（より広義には、十分にオフ電流が小さいトランジスタ）を用いた記憶回路とを一体に備えることで、これまでにない特徴を有する半導体装置を実現することができる。また、周辺回路と記憶回路を積層構造とすることにより、半導体装置の集積化を図ることができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態４）
本実施の形態においては、図１に示すトランジスタ１６２を使用し、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置について、実施の形態２、及び実施の形態３に示した構成と異なる構成について、図５、及び図６を用いて説明を行う。
図５（Ａ）は、半導体装置の回路構成の一例を示し、図５（Ｂ）は半導体装置の一例を示す概念図である。まず、図５（Ａ）に示す半導体装置について説明を行い、続けて図５（Ｂ）に示す半導体装置について、以下説明を行う。
図５（Ａ）に示す半導体装置において、ビット線ＢＬとトランジスタ１６２のソース電極又はドレイン電極とは電気的に接続され、ワード線ＷＬとトランジスタ１６２のゲート電極とは電気的に接続され、トランジスタ１６２のソース電極又はドレイン電極とキャパシタ２５４の第１の端子とは電気的に接続されている。
酸化物半導体を用いたトランジスタ１６２は、オフ電流が極めて小さいという特徴を有している。このため、トランジスタ１６２をオフ状態とすることで、キャパシタ２５４の第１の端子の電位（あるいは、キャパシタ２５４に蓄積された電荷）を極めて長時間にわたって保持することが可能である。また、酸化物半導体を用いたトランジスタ１６２では、短チャネル効果が現れにくいというメリットもある。
次に、図５に示す半導体装置（メモリセル２５０）に、情報の書き込みおよび保持を行う場合について説明する。
まず、ワード線ＷＬの電位を、トランジスタ１６２がオン状態となる電位として、トランジスタ１６２をオン状態とする。これにより、ビット線ＢＬの電位が、キャパシタ２５４の第１の端子に与えられる（書き込み）。その後、ワード線ＷＬの電位を、トランジスタ１６２がオフ状態となる電位として、トランジスタ１６２をオフ状態とすることにより、キャパシタ２５４の第１の端子の電位が保持される（保持）。
トランジスタ１６２のオフ電流は極めて小さいから、キャパシタ２５４の第１の端子の電位（あるいはキャパシタに蓄積された電荷）は長時間にわたって保持することができる。
次に、情報の読み出しについて説明する。トランジスタ１６２がオン状態となると、浮遊状態であるビット線ＢＬとキャパシタ２５４とが導通し、ビット線ＢＬとキャパシタ２５４の間で電荷が再分配される。その結果、ビット線ＢＬの電位が変化する。ビット線ＢＬの電位の変化量は、キャパシタ２５４の第１の端子の電位（あるいはキャパシタ２５４に蓄積された電荷）によって、異なる値をとる。
例えば、キャパシタ２５４の第１の端子の電位をＶ、キャパシタ２５４の容量をＣ、ビット線ＢＬが有する容量成分（以下、ビット線容量とも呼ぶ）をＣＢ、電荷が再分配される前のビット線ＢＬの電位をＶＢ０とすると、電荷が再分配された後のビット線ＢＬの電位は、（ＣＢ＊ＶＢ０＋Ｃ＊Ｖ）／（ＣＢ＋Ｃ）となる。従って、メモリセル２５０の状態として、キャパシタ２５４の第１の端子の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２状態をとるとすると、電位Ｖ１を保持している場合のビット線ＢＬの電位（＝（ＣＢ＊ＶＢ０＋Ｃ＊Ｖ１）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合のビット線ＢＬの電位（＝（ＣＢ＊ＶＢ０＋Ｃ＊Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
そして、ビット線ＢＬの電位を所定の電位と比較することで、情報を読み出すことができる。
このように、図５（Ａ）に示す半導体装置は、トランジスタ１６２のオフ電流が極めて小さいという特徴から、キャパシタ２５４に蓄積された電荷は長時間にわたって保持することができる。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合であっても、長期にわたって記憶内容を保持することが可能である。
次に、図５（Ｂ）に示す半導体装置について、説明を行う。
図５（Ｂ）に示す半導体装置は、上部に記憶素子として図５（Ａ）に示したメモリセル２５０を複数有するメモリセルアレイ２５１を有し、下部に、メモリセルアレイ２５１を動作させるために必要な周辺回路２５３を有する。
図５（Ｂ）に示した構成とすることにより、周辺回路２５３をメモリセルアレイ２５１の直下に設けることができるため半導体装置の小型化を図ることができる。
次に、図５（Ｂ）に示した半導体装置の具体的な構成について図６を用いて説明を行う。
図６に示す半導体装置は、上部に形成されたメモリセル４５２を有し、下部に周辺回路４００を有する。下部の周辺回路４００は、第１の半導体材料を用いたトランジスタ４５０を有し、上部に形成されたメモリセル４５２は、第２の半導体材料を用いたトランジスタ１６２を有するものである。なお、線Ｃ１−Ｃ２で切断された図６は、トランジスタのチャネル長方向に垂直な断面図に相当する。
ここで、第１の半導体材料と第２の半導体材料とは異なる材料とすることが望ましい。例えば、第１の半導体材料を酸化物半導体以外の半導体材料（シリコンなど）とし、第２の半導体材料を酸化物半導体とすることができる。酸化物半導体以外の材料を用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体を用いたトランジスタは、その特性により長時間の電荷保持を可能とする。
また、上部に第２の半導体材料を用いたトランジスタ１６２は、先の実施の形態１乃至実施の形態３に記載したトランジスタ１６２と同一であるため、図６において図１（Ａ）と同じ箇所は、同じ符号を用いており、詳細な説明は省略する。ここでは、下部の第１の半導体材料を用いたトランジスタ４５０について、以下説明を行う。
図６におけるトランジスタ４５０は、半導体材料（例えば、シリコンなど）を含む基板４０２に設けられたチャネル形成領域４０４と、チャネル形成領域４０４を挟むように設けられた不純物領域４０６および高濃度不純物領域４０８（これらをあわせて単に不純物領域とも呼ぶ）と、高濃度不純物領域４０８に接する金属化合物領域４１０と、チャネル形成領域４０４の上に設けられたゲート絶縁層４１１と、ゲート絶縁層４１１に接して設けられたゲート電極４１２と、不純物領域と電気的に接続するソース電極またはドレイン電極４１８ａ、およびソース電極またはドレイン電極４１８ｂを有する。
ここで、ゲート電極４１２の側面にはサイドウォール絶縁層４１４が設けられている。また、基板４０２上にはトランジスタ４５０を囲むように素子分離絶縁層４０３が設けられており、トランジスタ４５０を覆うように、層間絶縁層４２０および層間絶縁層４２２が設けられている。ソース電極またはドレイン電極４１８ａ、およびソース電極またはドレイン電極４１８ｂは、層間絶縁層４２０および層間絶縁層４２２に形成された開口を通じて、金属化合物領域４１０と電気的に接続されている。つまり、ソース電極またはドレイン電極４１８ａ、およびソース電極またはドレイン電極４１８ｂは、金属化合物領域４１０を介して高濃度不純物領域４０８および不純物領域４０６と電気的に接続されている。なお、トランジスタ４５０の集積化などのため、サイドウォール絶縁層４１４が形成されない場合もある。また、層間絶縁層４２２の上に、トランジスタ４５０のソース電極またはドレイン電極４１８ａ、およびソース電極またはドレイン電極４１８ｂと、電気的に接続する接続電極層４２４ａ、接続電極層４２４ｂ、及び接続電極層４２４ｃを有し、層間絶縁層４２２、接続電極層４２４ａ、接続電極層４２４ｂ、及び接続電極層４２４ｃを覆う、絶縁層４２５により平坦化されている。
接続電極層４２４ｃは、接続電極４２６によって、電極４２８と電気的に接続されている。なお、電極４２８は、トランジスタ１６２のソース電極及びドレイン電極と同じ層にて形成されている。また、配線１５６は、接続電極４３０によって、電極４２８と電気的に接続されている。接続電極層４２４ｃ、接続電極４２６、電極４２８、接続電極４３０、及び配線１５６によって、周辺回路４００とメモリセル４５２との電気的接続等を行うことができる。
また、図６に示した半導体装置では、メモリセル４５２と、周辺回路４００との接続には、接続電極層４２４ｃ、電極４２８によって、接続する構成について例示したがこれに限定されない。メモリセル４５２と周辺回路４００との間には、二つ以上の配線層、及び電極が設けられる構成としてもよい。
以上のように、上部に形成されたメモリセルは、酸化物半導体を用いたトランジスタにより形成されている。酸化物半導体を用いたトランジスタは、オフ電流が小さいため、これを用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、一方で周辺回路では、酸化物半導体以外の半導体材料が用いられている。酸化物半導体以外の半導体材料としては、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素等を用いることができ、単結晶半導体を用いることが好ましい。このような半導体材料を用いたトランジスタは、十分な高速動作が可能である。したがって、酸化物半導体以外の材料を用いたトランジスタにより、高速動作が要求される各種回路（論理回路、駆動回路など）を好適に実現することが可能である。
このように、酸化物半導体以外の材料を用いたトランジスタ（換言すると、十分な高速動作が可能なトランジスタ）を用いた周辺回路と、酸化物半導体を用いたトランジスタ（より広義には、十分にオフ電流が小さいトランジスタ）を用いた記憶回路とを一体に備えることで、これまでにない特徴を有する半導体装置を実現することができる。また、周辺回路と記憶回路を積層構造とすることにより、半導体装置の集積化を図ることができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態５）
本実施の形態では、先の実施の形態で説明した半導体装置を携帯電話、スマートフォン、電子書籍などの携帯機器に応用した場合の例を図１０乃至図１３を用いて説明する。
携帯電話、スマートフォン、電子書籍などの携帯機器においては、画像データの一時記憶などにＳＲＡＭまたはＤＲＡＭが使用されている。ＳＲＡＭまたはＤＲＡＭは使用される理由としてはフラッシュメモリでは応答が遅く、画像処理では不向きであるためである。一方で、ＳＲＡＭまたはＤＲＡＭを画像データの一時記憶に用いた場合以下の特徴がある。
通常のＳＲＡＭは、図１０（Ａ）に示すように１つのメモリセルがトランジスタ８０１〜８０６の６個のトランジスタで構成されており、それをＸデコーダー８０７、Ｙデコーダー８０８にて駆動している。トランジスタ８０３とトランジスタ８０５、トランジスタ８０４とトランジスタ８０６はインバータを構成し、高速駆動を可能としている。しかし１つのメモリセルが６トランジスタで構成されているため、セル面積が大きいという欠点がある。デザインルールの最小寸法をＦとしたときにＳＲＡＭのメモリセル面積は通常１００〜１５０Ｆ２である。このためＳＲＡＭはビットあたりの単価が各種メモリの中で最も高い。
それに対して、ＤＲＡＭはメモリセルが図１０（Ｂ）に示すようにトランジスタ８１１、保持容量８１２によって構成され、それをＸデコーダー８１３、Ｙデコーダー８１４にて駆動している。１つのセルが１トランジスタ１容量の構成になっており、面積が小さい。ＤＲＡＭのメモリセル面積は通常１０Ｆ２以下である。ただし、ＤＲＡＭは常にリフレッシュが必要であり、書き換えをおこなわない場合でも電力を消費する。
しかし、先の実施の形態で説明した半導体装置のメモリセル面積は、１０Ｆ２前後であり、且つ頻繁なリフレッシュは不要である。したがって、メモリセル面積が縮小され、且つ消費電力が低減することができる。
次に、図１１は携帯機器のブロック図である。図１１に示す携帯機器はＲＦ回路９０１、アナログベースバンド回路９０２、デジタルベースバンド回路９０３、バッテリー９０４、電源回路９０５、アプリケーションプロセッサ９０６、フラッシュメモリ９１０、ディスプレイコントローラ９１１、メモリ回路９１２、ディスプレイ９１３、タッチセンサ９１９、音声回路９１７、キーボード９１８などより構成されている。ディスプレイ９１３は表示部９１４、ソースドライバ９１５、ゲートドライバ９１６によって構成されている。アプリケーションプロセッサ９０６はＣＰＵ９０７、ＤＳＰ９０８、インターフェイス９０９（ＩＦ９０９）を有している。一般にメモリ回路９１２はＳＲＡＭまたはＤＲＡＭで構成されており、この部分に先の実施の形態で説明した半導体装置を採用することによって、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減することができる。
次に、図１２はディスプレイのメモリ回路９５０に先の実施の形態で説明した半導体装置を使用した例である。図１２に示すメモリ回路９５０は、メモリ９５２、メモリ９５３、スイッチ９５４、スイッチ９５５およびメモリコントローラ９５１により構成されている。また、メモリ回路９５０は、信号線から入力された画像データ（入力画像データ）、メモリ９５２、及びメモリ９５３に記憶されたデータ（記憶画像データ）を読み出し、及び制御を行うディスプレイコントローラ９５６と、ディスプレイコントローラ９５６からの信号により表示するディスプレイ９５７が接続されている。
まず、ある画像データがアプリケーションプロセッサ（図示しない）によって、形成される（入力画像データＡ）。入力画像データＡは、スイッチ９５４を介してメモリ９５２に記憶される。そしてメモリ９５２に記憶された画像データ（記憶画像データＡ）は、スイッチ９５５、及びディスプレイコントローラ９５６を介してディスプレイ９５７に送られ、表示される。
入力画像データＡに変更が無い場合、記憶画像データＡは、通常３０〜６０Ｈｚ程度の周期でメモリ９５２からスイッチ９５５を介して、ディスプレイコントローラ９５６により読み出される。
次に、例えばユーザーが画面を書き換える操作をしたとき（すなわち、入力画像データＡに変更が有る場合）、アプリケーションプロセッサは新たな画像データ（入力画像データＢ）を形成する。入力画像データＢはスイッチ９５４を介してメモリ９５３に記憶される。この間も定期的にメモリ９５２からスイッチ９５５を介して記憶画像データＡは読み出されている。メモリ９５３に新たな画像データ（記憶画像データＢ）が記憶し終わると、ディスプレイ９５７の次のフレームより、記憶画像データＢは読み出され、スイッチ９５５、及びディスプレイコントローラ９５６を介して、ディスプレイ９５７に記憶画像データＢが送られ、表示がおこなわれる。この読み出しはさらに次に新たな画像データがメモリ９５２に記憶されるまで継続される。
このようにメモリ９５２、及びメモリ９５３は交互に画像データの書き込みと、画像データの読み出しを行うことによって、ディスプレイ９５７の表示をおこなう。なお、メモリ９５２、及びメモリ９５３はそれぞれ別のメモリには限定されず、１つのメモリを分割して使用してもよい。先の実施の形態で説明した半導体装置をメモリ９５２、及びメモリ９５３に採用することによって、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減することができる。
次に、図１３は電子書籍のブロック図である。図１３はバッテリー１００１、電源回路１００２、マイクロプロセッサ１００３、フラッシュメモリ１００４、音声回路１００５、キーボード１００６、メモリ回路１００７、タッチパネル１００８、ディスプレイ１００９、ディスプレイコントローラ１０１０によって構成される。
ここでは、図１３のメモリ回路１００７に先の実施の形態で説明した半導体装置を使用することができる。メモリ回路１００７の役割は書籍の内容を一時的に保持する機能を持つ。機能の例としては、ユーザーがハイライト機能を使用する場合などがある。ユーザーが電子書籍を読んでいるときに、特定の箇所にマーキングをしたい場合がある。このマーキング機能をハイライト機能と言い、表示の色を変える、アンダーラインを引く、文字を太くする、文字の書体を変えるなどによって、周囲との違いを示すことである。ユーザーが指定した箇所の情報を記憶し、保持する機能である。この情報を長期に保存する場合にはフラッシュメモリ１００４にコピーしても良い。このような場合においても、先の実施の形態で説明した半導体装置を採用することによって、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減することができる。
以上のように、本実施の形態に示す携帯機器には、先の実施の形態に係る半導体装置が搭載されている。このため、読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力を低減した携帯機器が実現される。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
本実施例では、実施の形態１に示すトレンチ構造のトランジスタに短チャネル効果が発現するかを確認するため、計算を行った。
計算には、計算にはシノプシス社製デバイスシミュレーションソフトＳｅｎｔａｕｒｕｓ Ｄｅｖｉｃｅを使用した。
図７（Ａ）に計算に用いた構造および個々のサイズを示す。ゲート絶縁層の膜厚を５ｎｍ、酸化物半導体層の膜厚を５ｎｍとし、ゲート電極用のトレンチの深さを０．４μｍと設定する。図７（Ａ）は、トレンチの底部の長さ（チャネル長方向の長さ）が９０ｎｍ、ソース電極とドレイン電極の間隔（チャネル長方向の長さ）が１１０ｎｍであるトレンチ構造のトランジスタである。酸化物半導体層の材料は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体（バンドギャップ３．１５ｅＶ、電子親和力４．６ｅＶ、電子移動度１０ｃｍ２／Ｖｓ）を用い、酸化物半導体層に接する電極（ソース電極とドレイン電極）の仕事関数を４．６ｅＶ、ゲート電極の仕事関数を５．５ｅＶとする。このトレンチ構造のトランジスタのＶｇ−Ｉｄ特性（Ｖｄｓ＝１Ｖ、温度２７℃）を計算した結果が図７（Ｂ）である。
また、図８（Ａ）は、トレンチの底部の長さ（チャネル長方向の長さ）が６０ｎｍ、ソース電極とドレイン電極の間隔（チャネル長方向の長さ）が８０ｎｍであるトレンチ構造のトランジスタである。トレンチの底部の長さとソース電極とドレイン電極の間隔以外は図７（Ｂ）と同じ条件で計算した結果が図８（Ｂ）である。
また、図９（Ａ）は、トレンチの底部の長さ（チャネル長方向の長さ）が３０ｎｍ、ソース電極とドレイン電極の間隔（チャネル長方向の長さ）が５０ｎｍであるトレンチ構造のトランジスタである。トレンチの底部の長さとソース電極とドレイン電極の間隔以外は図７（Ｂ）と同じ条件で計算した結果が図９（Ｂ）である。
計算の結果、図７（Ａ）、図８（Ａ）、及び図９（Ａ）の構造全てのトランジスタ特性はほぼ同等であった。それぞれのトランジスタのしきい値（Ｖｔｈ）は、０．８Ｖ、Ｓ値は６０ｍＶ／ｄｅｃと良好な値を示した。
これらの計算結果から、ソース電極とドレイン電極の間隔（チャネル長方向の長さ）を５０ｎｍに狭めても、しきい値のマイナスシフトやＳ値の増大といった短チャネル効果は発現せず、良好なトランジスタ特性を示している。
比較のため、トレンチ構造ではなく、プレナー型のトランジスタの構造を用いて同様の計算を行ったところ、ソース電極とドレイン電極の間隔（チャネル長方向の長さ）を狭めると、チャネル長も狭くなり、しきい値のマイナスシフトやＳ値の増大といった短チャネル効果が発現し、さらにはゲートに負のバイアスを印加したときのリーク電流（オフ電流）の増大も確認された。
この比較のための計算結果と比べ、図７（Ｂ）、図８（Ｂ）、及び図９（Ｂ）の計算結果は、良好であり、実施の形態１に示すトランジスタ構造とすることでソース電極とドレイン電極の間隔（チャネル長方向の長さ）を狭めても実効的なチャネル長の変化は少ないため、短チャネル効果は発現せず、オフ電流を低く抑えることができる。その結果、保持特性が良好なメモリセルを作ることが可能になる。
１００ 基板
１０８ ゲート絶縁層
１１０ ゲート電極
１１６ チャネル形成領域
１２０ 不純物領域
１２４ 金属化合物領域
１２６ 電極
１３０ 絶縁層
１４２ａ、１４２ｂ 電極
１４３ａ、１４３ｂ 絶縁層
１４４ 酸化物半導体層
１４６ ゲート絶縁層
１４８ａ、１４８ｂ ゲート電極
１４９ 絶縁層
１５０ 絶縁層
１５１ 絶縁層
１５２ 絶縁層
１５３ 電極
１５４ 電極
１５６ 配線
１６０ トランジスタ
１６１ 素子分離領域
１６２ トランジスタ
１６３ トランジスタ
１６４ キャパシタ
１６５ 素子分離領域
２５０ メモリセル
２５１ メモリセルアレイ
２５３ 周辺回路
２５４ キャパシタ
３１０ 半導体基板
３１２ ＳＴＩ領域
３１４ ゲート絶縁層
３１６ 半導体層
３１８ 導電層
３２０ 保護絶縁層
３２２ サイドウォール絶縁層
３２４ 不純物領域
３２５ 接続電極
３２６ 絶縁層
３２８ 電極
３２９ 絶縁層
３３０ 接続電極
３３１ 接続電極
３３２ 電極
３３４ 接続電極
３３６ 電極
３３８ 接続電極
３５０ トランジスタ
４００ 周辺回路
４０２ 基板
４０３ 素子分離絶縁層
４０４ チャネル形成領域
４０６ 不純物領域
４０８ 高濃度不純物領域
４１０ 金属化合物領域
４１１ ゲート絶縁層
４１２ ゲート電極
４１４ サイドウォール絶縁層
４１８ａ ソース電極またはドレイン電極
４１８ｂ ソース電極またはドレイン電極
４２０ 層間絶縁層
４２２ 層間絶縁層
４２４ａ 接続電極層
４２４ｂ 接続電極層
４２４ｃ 接続電極層
４２５ 絶縁層
４２６ 接続電極
４２８ 電極
４３０ 接続電極
４５０ トランジスタ
４５２ メモリセル
８０１ トランジスタ
８０３ トランジスタ
８０４ トランジスタ
８０５ トランジスタ
８０６ トランジスタ
８０７ Ｘデコーダー
８０８ Ｙデコーダー
８１１ トランジスタ
８１２ 保持容量
８１３ Ｘデコーダー
８１４ Ｙデコーダー
９０１ ＲＦ回路
９０２ アナログベースバンド回路
９０３ デジタルベースバンド回路
９０４ バッテリー
９０５ 電源回路
９０６ アプリケーションプロセッサ
９０７ ＣＰＵ
９０８ ＤＳＰ
９０９ インターフェイス
９１０ フラッシュメモリ
９１１ ディスプレイコントローラ
９１２ メモリ回路
９１３ ディスプレイ
９１４ 表示部
９１５ ソースドライバ
９１６ ゲートドライバ
９１７ 音声回路
９１８ キーボード
９１９ タッチセンサ
９５０ メモリ回路
９５１ メモリコントローラ
９５２ メモリ
９５３ メモリ
９５４ スイッチ
９５５ スイッチ
９５６ ディスプレイコントローラ
９５７ ディスプレイ
１００１ バッテリー
１００２ 電源回路
１００３ マイクロプロセッサ
１００４ フラッシュメモリ
１００５ 音声回路
１００６ キーボード
１００７ メモリ回路
１００８ タッチパネル
１００９ ディスプレイ
１０１０ ディスプレイコントローラ

Claims (9)

  1. 絶縁層に第１のトレンチ及び第２のトレンチと、
    前記第１のトレンチの底面及び内壁面に接する酸化物半導体層と、
    前記酸化物半導体層上にゲート絶縁層と、
    前記ゲート絶縁層上にゲート電極と、
    前記第２のトレンチ内を充填する絶縁層と、を有し、
    前記ゲート絶縁層は、第２のトレンチの底面及び内壁上にあり、
    前記ゲート電極は、前記第１のトレンチ内を充填することを特徴とする半導体装置。
  2. 請求項１において、さらに前記酸化物半導体層に接するソース電極またはドレイン電極を有することを特徴とする半導体装置。
  3. 請求項１または請求項２において、前記ゲート絶縁層は、前記酸化物半導体層の側面に接することを特徴とする半導体装置。
  4. 請求項１乃至３のいずれか一において、前記酸化物半導体層は、断面形状がＵ字形状であり、前記酸化物半導体層は、前記Ｕ字形状である酸化物半導体層の表面に概略垂直なｃ軸を有している結晶を含むことを特徴とする半導体装置。
  5. 第１の絶縁層に第１のトレンチと、
    前記第１のトレンチの内壁面に接する酸化物半導体層と、
    前記酸化物半導体層に隣接した第２の絶縁層と、
    前記酸化物半導体層に隣接し、前記酸化物半導体層との間に第２の絶縁層を挟んだゲート電極と、を有し、
    前記ゲート電極は、前記第１のトレンチ内にあることを特徴とする半導体装置。
  6. 請求項５において、さらに第１の絶縁層中に第２のトレンチを有し、前記第２の絶縁層は前記第２のトレンチの内壁上にある半導体装置。
  7. 請求項６において、さらに前記第２のトレンチ内を充填する第３の絶縁層を有する半導体装置。
  8. 請求項５において、前記第１のトレンチの内壁面は少なくとも第１のトレンチの底面を含む半導体装置。
  9. 第１の絶縁層と、
    前記第１の絶縁層内にトレンチと、
    前記第１の絶縁層に接し、前記トレンチの第１の側壁に隣接する第１の領域と、前記トレンチの底面に隣接する第２の領域と、前記トレンチの第２の側壁に隣接する第３の領域を含む酸化物半導体層と、
    前記第１の絶縁層の第１の領域上にあり、前記酸化物半導体層と電気的に接続されるソース電極と、
    前記第１の絶縁層の第２の領域にあり、前期酸化物半導体層と電気的に接続されるドレイン電極と、
    前記酸化物半導体層に隣接したゲート絶縁層と、
    前記ゲート絶縁層を間に挟み前記酸化物半導体層に隣接し、前記トレンチ内にあるゲート電極と、を有し、
    前記トレンチは前記第１の絶縁層の第１の領域と前記第１の絶縁層の第２の領域の間にあり、
    前記トレンチの第１の側壁は前記トレンチの第２の側壁と向い合うこと特徴とする半導体装置。
JP2012013422A 2011-01-26 2012-01-25 半導体装置 Active JP5924953B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012013422A JP5924953B2 (ja) 2011-01-26 2012-01-25 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011014627 2011-01-26
JP2011014627 2011-01-26
JP2012013422A JP5924953B2 (ja) 2011-01-26 2012-01-25 半導体装置

Publications (3)

Publication Number Publication Date
JP2012169611A true JP2012169611A (ja) 2012-09-06
JP2012169611A5 JP2012169611A5 (ja) 2015-02-26
JP5924953B2 JP5924953B2 (ja) 2016-05-25

Family

ID=46543529

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012013422A Active JP5924953B2 (ja) 2011-01-26 2012-01-25 半導体装置

Country Status (5)

Country Link
US (2) US8779432B2 (ja)
JP (1) JP5924953B2 (ja)
CN (1) CN103348464B (ja)
TW (1) TWI570921B (ja)
WO (1) WO2012102183A1 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015084411A (ja) * 2013-09-18 2015-04-30 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US9786683B1 (en) 2016-03-18 2017-10-10 Toshiba Memory Corporation Nonvolatile semiconductor memory device and method of manufacturing the same
US10347650B1 (en) 2018-03-20 2019-07-09 Toshiba Memory Corporation Semiconductor memory device
WO2020157554A1 (ja) * 2019-01-29 2020-08-06 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP2020127040A (ja) * 2013-07-08 2020-08-20 株式会社半導体エネルギー研究所 半導体装置
JP2021022746A (ja) * 2015-07-21 2021-02-18 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
US11123954B2 (en) 2014-01-27 2021-09-21 Corning Incorporated Articles and methods for controlled bonding of thin sheets with carriers
JP2021168401A (ja) * 2015-07-24 2021-10-21 株式会社半導体エネルギー研究所 半導体装置
JP2025065417A (ja) * 2017-09-15 2025-04-17 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012102182A1 (en) * 2011-01-26 2012-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI602303B (zh) 2011-01-26 2017-10-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9691772B2 (en) 2011-03-03 2017-06-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device including memory cell which includes transistor and capacitor
US9099437B2 (en) 2011-03-08 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8772849B2 (en) 2011-03-10 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
JP5933300B2 (ja) * 2011-03-16 2016-06-08 株式会社半導体エネルギー研究所 半導体装置
US8878270B2 (en) * 2011-04-15 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
US8932913B2 (en) 2011-04-22 2015-01-13 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8809854B2 (en) 2011-04-22 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8916868B2 (en) 2011-04-22 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8878288B2 (en) 2011-04-22 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9006803B2 (en) 2011-04-22 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing thereof
US8785923B2 (en) 2011-04-29 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8847233B2 (en) 2011-05-12 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a trenched insulating layer coated with an oxide semiconductor film
US9490241B2 (en) 2011-07-08 2016-11-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a first inverter and a second inverter
US9117916B2 (en) 2011-10-13 2015-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor film
JP6250883B2 (ja) 2013-03-01 2017-12-20 株式会社半導体エネルギー研究所 半導体装置
US9343579B2 (en) 2013-05-20 2016-05-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9647125B2 (en) 2013-05-20 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2015043361A (ja) * 2013-08-26 2015-03-05 マイクロン テクノロジー， インク． 半導体装置
TWI677989B (zh) 2013-09-19 2019-11-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN105975126A (zh) 2013-09-29 2016-09-28 宸鸿科技(厦门)有限公司 触控面板及其制作方法
KR102166898B1 (ko) * 2014-01-10 2020-10-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US9425237B2 (en) 2014-03-11 2016-08-23 Crossbar, Inc. Selector device for two-terminal memory
KR102332469B1 (ko) 2014-03-28 2021-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터 및 반도체 장치
US9768234B2 (en) 2014-05-20 2017-09-19 Crossbar, Inc. Resistive memory architecture and devices
US9406793B2 (en) * 2014-07-03 2016-08-02 Broadcom Corporation Semiconductor device with a vertical channel formed through a plurality of semiconductor layers
US10211397B1 (en) 2014-07-07 2019-02-19 Crossbar, Inc. Threshold voltage tuning for a volatile selection device
US9633724B2 (en) 2014-07-07 2017-04-25 Crossbar, Inc. Sensing a non-volatile memory device utilizing selector device holding characteristics
US9698201B2 (en) 2014-07-09 2017-07-04 Crossbar, Inc. High density selector-based non volatile memory cell and fabrication
US9460788B2 (en) 2014-07-09 2016-10-04 Crossbar, Inc. Non-volatile memory cell utilizing volatile switching two terminal device and a MOS transistor
US9685483B2 (en) 2014-07-09 2017-06-20 Crossbar, Inc. Selector-based non-volatile cell fabrication utilizing IC-foundry compatible process
US10115819B2 (en) * 2015-05-29 2018-10-30 Crossbar, Inc. Recessed high voltage metal oxide semiconductor transistor for RRAM cell
US9749567B2 (en) 2015-11-29 2017-08-29 United Microelectronics Corp. Operating method of image sensor
KR102579920B1 (ko) 2015-12-17 2023-09-18 삼성전자주식회사 씨오피 구조를 갖는 메모리 장치 및 이를 포함하는 메모리 패키지
US9991266B2 (en) 2016-06-13 2018-06-05 United Microelectronics Corp. Semiconductor memory device and semiconductor memory array comprising the same
US10096362B1 (en) 2017-03-24 2018-10-09 Crossbar, Inc. Switching block configuration bit comprising a non-volatile memory cell
CN108807177B (zh) * 2017-05-05 2021-07-13 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN107845636B (zh) * 2017-10-23 2020-05-15 上海华力微电子有限公司 一种闪存晶圆的制作方法
CN108155246B (zh) * 2017-12-28 2020-07-24 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制备方法、阵列基板
CN110890428B (zh) 2018-09-07 2023-03-24 联华电子股份有限公司 氧化物半导体场效晶体管及其形成方法
US10658380B2 (en) * 2018-10-15 2020-05-19 Micron Technology, Inc. Formation of termination structures in stacked memory arrays
KR20220092517A (ko) 2019-11-01 2022-07-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP7679305B2 (ja) 2019-11-08 2025-05-19 株式会社半導体エネルギー研究所 半導体装置
CN114616677A (zh) 2019-11-08 2022-06-10 株式会社半导体能源研究所 晶体管及电子设备
KR102758297B1 (ko) 2020-07-02 2025-01-23 삼성디스플레이 주식회사 표시 장치
CN112490246B (zh) * 2020-11-06 2024-04-05 长江存储科技有限责任公司 半导体器件及其制备方法
CN116133436A (zh) * 2021-11-12 2023-05-16 联华电子股份有限公司 半导体元件及其制作方法
US20230164989A1 (en) * 2021-11-19 2023-05-25 Taiwan Semiconductor Manufacturing Company Limited U-shaped channel access transistors and methods for forming the same
KR20230115389A (ko) 2022-01-26 2023-08-03 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR20230124296A (ko) 2022-02-18 2023-08-25 삼성전자주식회사 트랜지스터 구조물 및 이를 포함하는 반도체 장치
KR20230133494A (ko) * 2022-03-11 2023-09-19 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
CN115360194B (zh) * 2022-07-22 2025-09-26 福建省晋华集成电路有限公司 存储器件以及其制造方法
KR20240027472A (ko) * 2022-08-23 2024-03-04 삼성전자주식회사 반도체 메모리 장치 및 이의 제조 방법
US20250220881A1 (en) * 2023-12-28 2025-07-03 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor memory cell structure including a vertical channel

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05297413A (ja) * 1991-12-19 1993-11-12 Sony Corp 液晶表示装置
JPH08107211A (ja) * 1994-10-06 1996-04-23 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2006049413A (ja) * 2004-08-02 2006-02-16 Fujitsu Ltd 半導体装置及びその製造方法
JP2008004738A (ja) * 2006-06-22 2008-01-10 Elpida Memory Inc 半導体装置及びその製造方法
JP2008034760A (ja) * 2006-07-31 2008-02-14 Ricoh Co Ltd 電子素子、電流制御ユニット、電流制御装置、演算装置及び表示装置
JP2008524839A (ja) * 2004-12-16 2008-07-10 プラスティック ロジック リミテッド 電子デバイスアレイ
JP2009016368A (ja) * 2007-06-29 2009-01-22 Ricoh Co Ltd メモリーデバイス

Family Cites Families (122)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
US5317432A (en) 1991-09-04 1994-05-31 Sony Corporation Liquid crystal display device with a capacitor and a thin film transistor in a trench for each pixel
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH06208796A (ja) * 1993-11-01 1994-07-26 Hitachi Ltd 半導体メモリ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP2000026119A (ja) 1998-07-09 2000-01-25 Hoya Corp 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3915868B2 (ja) 2000-07-07 2007-05-16 セイコーエプソン株式会社 強誘電体メモリ装置およびその製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2002368226A (ja) * 2001-06-11 2002-12-20 Sharp Corp 半導体装置、半導体記憶装置及びその製造方法、並びに携帯情報機器
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
WO2003040441A1 (fr) 2001-11-05 2003-05-15 Japan Science And Technology Agency Film mince monocristallin homologue a super-reseau naturel, procede de preparation et dispositif dans lequel est utilise ledit film mince monocristallin
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
US6635526B1 (en) * 2002-06-07 2003-10-21 Infineon Technologies Ag Structure and method for dual work function logic devices in vertical DRAM process
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4122880B2 (ja) 2002-07-24 2008-07-23 住友電気工業株式会社 縦型接合型電界効果トランジスタ
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
US20040232408A1 (en) 2003-05-21 2004-11-25 Heeger Alan J. Bilayer high dielectric constant gate insulator
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN102867855B (zh) 2004-03-12 2015-07-15 独立行政法人科学技术振兴机构 薄膜晶体管及其制造方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP4143589B2 (ja) 2004-10-15 2008-09-03 エルピーダメモリ株式会社 半導体装置の製造方法
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CA2585190A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR20090130089A (ko) 2005-11-15 2009-12-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
US7795096B2 (en) * 2006-12-29 2010-09-14 Qimonda Ag Method of forming an integrated circuit with two types of transistors
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5430846B2 (ja) 2007-12-03 2014-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5305696B2 (ja) 2008-03-06 2013-10-02 キヤノン株式会社 半導体素子の処理方法
JP2009253249A (ja) 2008-04-11 2009-10-29 Elpida Memory Inc 半導体装置、その製造方法、及び、データ処理システム
KR101496148B1 (ko) * 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
US7893494B2 (en) * 2008-06-18 2011-02-22 International Business Machines Corporation Method and structure for SOI body contact FET with reduced parasitic capacitance
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
CN103456794B (zh) * 2008-12-19 2016-08-10 株式会社半导体能源研究所 晶体管的制造方法
KR20100106017A (ko) * 2009-03-23 2010-10-01 삼성전자주식회사 리세스 채널 트랜지스터 및 이의 제조 방법
US8487370B2 (en) * 2010-07-30 2013-07-16 Infineon Technologies Austria Ag Trench semiconductor device and method of manufacturing
WO2012102182A1 (en) * 2011-01-26 2012-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI602303B (zh) 2011-01-26 2017-10-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP5898527B2 (ja) * 2011-03-04 2016-04-06 株式会社半導体エネルギー研究所 半導体装置
JP5933300B2 (ja) * 2011-03-16 2016-06-08 株式会社半導体エネルギー研究所 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05297413A (ja) * 1991-12-19 1993-11-12 Sony Corp 液晶表示装置
JPH08107211A (ja) * 1994-10-06 1996-04-23 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2006049413A (ja) * 2004-08-02 2006-02-16 Fujitsu Ltd 半導体装置及びその製造方法
JP2008524839A (ja) * 2004-12-16 2008-07-10 プラスティック ロジック リミテッド 電子デバイスアレイ
JP2008004738A (ja) * 2006-06-22 2008-01-10 Elpida Memory Inc 半導体装置及びその製造方法
JP2008034760A (ja) * 2006-07-31 2008-02-14 Ricoh Co Ltd 電子素子、電流制御ユニット、電流制御装置、演算装置及び表示装置
JP2009016368A (ja) * 2007-06-29 2009-01-22 Ricoh Co Ltd メモリーデバイス

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020127040A (ja) * 2013-07-08 2020-08-20 株式会社半導体エネルギー研究所 半導体装置
US11404585B2 (en) 2013-07-08 2022-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP2015084411A (ja) * 2013-09-18 2015-04-30 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US11123954B2 (en) 2014-01-27 2021-09-21 Corning Incorporated Articles and methods for controlled bonding of thin sheets with carriers
JP2021022746A (ja) * 2015-07-21 2021-02-18 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP2021168401A (ja) * 2015-07-24 2021-10-21 株式会社半導体エネルギー研究所 半導体装置
US9786683B1 (en) 2016-03-18 2017-10-10 Toshiba Memory Corporation Nonvolatile semiconductor memory device and method of manufacturing the same
JP2025065417A (ja) * 2017-09-15 2025-04-17 株式会社半導体エネルギー研究所 半導体装置
US10347650B1 (en) 2018-03-20 2019-07-09 Toshiba Memory Corporation Semiconductor memory device
JPWO2020157554A1 (ja) * 2019-01-29 2020-08-06
WO2020157554A1 (ja) * 2019-01-29 2020-08-06 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP7474712B2 (ja) 2019-01-29 2024-04-25 株式会社半導体エネルギー研究所 半導体装置
US12402357B2 (en) 2019-01-29 2025-08-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a groove portion in an oxide layer of a transistor channel

Also Published As

Publication number Publication date
US20140284602A1 (en) 2014-09-25
CN103348464A (zh) 2013-10-09
JP5924953B2 (ja) 2016-05-25
WO2012102183A1 (en) 2012-08-02
US8779432B2 (en) 2014-07-15
US20120187410A1 (en) 2012-07-26
TWI570921B (zh) 2017-02-11
CN103348464B (zh) 2016-01-13
US9048130B2 (en) 2015-06-02
TW201236160A (en) 2012-09-01

Similar Documents

Publication Publication Date Title
JP5924953B2 (ja) 半導体装置
JP7383066B2 (ja) トランジスタ
JP5903281B2 (ja) 半導体装置
US8766255B2 (en) Oxide semiconductor device including gate trench and isolation trench
KR101931201B1 (ko) 반도체 장치의 제작 방법
JP6008549B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150108

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160419

R150 Certificate of patent or registration of utility model

Ref document number: 5924953

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250