JP2012033581A

JP2012033581A - 半導体装置及びその製造方法

Info

Publication number: JP2012033581A
Application number: JP2010169864A
Authority: JP
Inventors: Toshiyuki Kosaka; 俊行河阪
Original assignee: Sumitomo Electric Device Innovations Inc
Current assignee: Sumitomo Electric Device Innovations Inc
Priority date: 2010-07-28
Filing date: 2010-07-28
Publication date: 2012-02-16
Anticipated expiration: 2030-07-28
Also published as: JP5649356B2

Abstract

【課題】基板に形成されたビアホール内のメタライズを改善すること。
【解決手段】本半導体装置の製造方法は、ＳｉＣを材料１０とする基板を備える半導体装置の製造方法であって、フッ化炭素を含むエッチングガス及びマスク１４を用いて基板１０の裏面をエッチングし、基板１０の表面から裏面に貫通するビアホール２０を形成する工程を有し、ビアホール２０成する工程は、基板１０の裏面から表面に向かって開口断面積が次第に小さくなるテーパ形状を形成する工程であり、かつエッチング条件は、誘導結合プラズマ方式のドライエッチングを含み、ガス流量が、フッ化炭素=１０〜２００ｓｃｃｍ、ガス圧力が、Ｐｒｅｓｓ＝０．１〜１０．０Ｐａ、誘導結合プラズマパワーが、ＩＣＰ＝１００〜５０００Ｗ、バイアスパワーが、Ｂｉａｓ＝１０〜１０００W、であることを特徴とする。
【選択図】図２

Description

本発明は、半導体装置及びその製造方法に関する。

基板材料に炭化珪素（ＳｉＣ）を用いた半導体装置が知られている。例えば、基板上に窒化物系の半導体層（例えば、ＧａＮ系半導体層）を積層することで、高出力の高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）を形成することができる。ＳｉＣ基板は通常のシリコン基板に比べて硬いため、ＳｉＣ基板へのビアホール（貫通孔）の形成は、例えば反応性イオンエッチング(ＲＩＥ：Reactive Ion Etching)のドライエッチング等により行われる。エッチングのガスとしては、例えばＳＦ_６を用いることができる（例えば、特許文献1を参照）。

特開２００５−３２２８１１号公報

基板にビアホールを形成する場合、従来のエッチング条件では、ビアホールの内壁面が基板表面に対して垂直な形状となってしまう。その結果、ビアホールの内部に施されるメタライズが悪化し、基板表面の配線との間で断線が生じてしまう場合がある。このような現象は、ビアホールのアスペクト比を高くするほど（ビアホールの開口部の面積が小さくなるほど）発生しやすい。

本発明は、上記課題に鑑みなされたものであり、基板に形成されるビアホール内のメタライズを改善することのできる半導体装置及びその製造方法を提供することを目的とする。

本半導体装置の製造方法は、ＳｉＣを材料とする基板を備える半導体装置の製造方法であって、フッ化炭素を含むエッチングガス及びマスクを用いて前記基板の裏面をエッチングし、前記基板の表面から裏面に貫通するビアホールを形成する工程を有し、前記ビアホールを形成する工程は、前記基板の裏面から表面に向かって開口断面積が次第に小さくなるテーパ形状を形成する工程であり、かつエッチング条件は、誘導結合プラズマ（ＩＣＰ：Inductively Coupled Plasma）方式のドライエッチングを含み、ガス流量が、フッ化炭素=１０〜２００ｓｃｃｍ、ガス圧力が、Ｐｒｅｓｓ＝０．１〜１０．０Ｐａ、誘導結合プラズマパワーが、ＩＣＰ＝１００〜５０００Ｗ、バイアスパワーが、Ｂｉａｓ＝１０〜１０００W、であることを特徴とする。

上記構成において、前記マスクは、Ｎｉを含む構成とすることができる。

上記構成において、前記基板の裏面及び前記ビアホールの内壁面に金属層を形成する工程を有する構成とすることができる。

上記構成において、前記金属層を形成する工程は、前記基板の裏面及び前記ビアホールの内壁面にスパッタ成膜によりシード層を形成する工程と、前記シード層上にめっき層を形成する工程とを含む構成とすることができる。

上記構成において、前記テーパ形状の傾斜角は、前記基板の表面に対して５０度から７０度である構成とすることができる。

本発明によれば、基板に形成されるビアホール内のメタライズを改善することができる。

図１は、比較例に係る半導体装置の構成を示す図である。図２は、実施例１に係る半導体装置の製造方法を示す図である。図３は、実施例１に係る半導体装置の構成を示す図である。

（比較例）
最初に、比較例に係る半導体装置について説明する。

図１（ａ）は、比較例に係る半導体装置８０の構成を示す図である。ＳｉＣを材料とする基板１０の表面に、窒化物半導体層１２が形成されている。基板１０及び窒化物半導体層１２を貫通するビアホール２０が設けられており、窒化物半導体層１２の表面におけるビアホール２０の開口部には、ビアパッド４０が設けられている。以下の説明において、基板１０の２つの主面のうち窒化物半導体層１２が設けられている側の主面を表面、反対側の主面を裏面と称する。また、基板１０の厚みＡは例えば１００μｍとすることができ、ビアホール２０の開口部の直径Ｂは例えば５０μｍとすることができる。

ビアホール２０は、例えばエッチングガスとしてＳＦ_６（フッ化硫黄）を用いたＲＩＥ方式のドライエッチングにより形成される。このとき、ビアホール２０の断面形状は、内壁面が基板１０の表面に対して垂直な形状となる。

図１（ｂ）は、基板１０の裏面及びビアホール２０の内壁面にメタライズを施し、金属層３０を形成した例である。金属層３０により、基板１０の表面と裏面が電気的に接続される。しかし、前述のように、ビアホール２０の内壁面が基板１０の表面に対し垂直である場合、ビアホール２０内におけるメタライズが悪化し、断線が発生してしまう場合がある（例えば、図中の符号５０で示す箇所を参照）。

図２は、実施例１に係る半導体装置１００の製造方法を示す図である。図２（ａ）に示すように、ＳｉＣを材料とする基板１０の表面に、窒化物半導体層１２が形成されている。窒化物半導体層１２は、例えば、ＡｌＮを材料とする３００ｎｍのバッファ層、ｉ−ＧａＮを材料とする１０００ｎｍのチャネル層（電子走行層）、ｎ−ＡｌＧａＮを材料とする２０ｎｍの電子供給層、及びｎ−ＧａＮを材料とする５ｎｍのキャップ層が順に積層された構造を有する。窒化物半導体層１２としては、ＧａＮ、ＡｌＮ、ＩｎＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮ等を用いることができる。窒化物半導体層１２の表面におけるビアホールの形成予定領域には、ビアパッド４０が設けられている。ビアパッド４０には、例えばＮｉ及びＡｕの積層体を用いることができる。

最初に、図２（ａ）に示すように、基板１０の裏面にＮｉを含むメタルマスク１４を形成する。次に、図２（ｂ）に示すように、基板１０を裏面からエッチングすることによりビアホール２０の形成を行う。エッチングの方法にはＩＣＰ方式によるドライエッチングを採用し、エッチングガスにはＣＦ_４（フッ化炭素）を用いる。以下の説明では、エッチングの際のガス圧力をＰｒｅｓｓ、誘導結合プラズマのアンテナパワーをＩＣＰ、バイアスパワーをＢｉａｓで示す。エッチング条件は、ＣＦ_４＝１００ｓｃｃｍ（ガス流量）、Ｐｒｅｓｓ＝５．０Ｐａ、ＩＣＰ／Ｂｉａｓ＝２０００／５００Ｗとする。ビアホール２０は、基板１０の裏面から表面に向かって開口断面積が次第に小さくなるテーパ形状を有する。テーパー形状の傾斜角は、基板の表面に対して、５０度から７０度である。

次に、図２（ｃ）に示すように、メタルマスク１４を除去する。最後に、図２（ｄ）に示すように、基板１０の裏面及びビアホール２０の内部に金属層３０を形成する。金属層３０の形成は、例えば、最初にＴｉ及びＡｕからなるシード層３２をスパッタ成膜により形成した後に、Ａｕからなるめっき層３４をめっきにより形成する。金属層３０は、ビアパッド４０と電気的に接続される。

図３は、実施例１に係る半導体装置１００の構成を示す図である。図３（ａ）はメタライズ前の状態を、図３（ｂ）はメタライズ後の状態をそれぞれ示す。図３（ａ）に示すように、基板１０の厚みＡは１００μｍ、ビアホール２０の裏面側における開口部の直径Ｂは１５０μｍ、表面側における開口部の直径Ｃは５０μｍとすることができるが、各部の寸法はこれに限定されるものではない。また、図３（ｂ）に示すように、ビアホール２０の形状がテーパ形状であるため、スパッタ成膜によるシード層３２の付着がしやすく、めっき層３０の厚みも大きくしやすい。その結果、金属層３０（シード層３２及びめっき層３４）のメタライズが比較例よりも良好となっている。

実施例１に係る半導体装置によれば、エッチングガスをＣＦ_４としたＩＣＰ方式のドライエッチングを行うことにより、ＳｉＣを材料とする基板１０にテーパ形状のビアホール２０を形成することができる。ＣＦ_４を用いたエッチングの際に生じるＣ系の残渣物（Ｃ、Ｓｉ、Ｎｉの混合物及び化合物）は、デポジットの成長速度が早く、ＳｉＣとの選択比が高い。このため、デポジットの成長に伴いエッチングが斜めに進行し、テーパ形状のビアホール２０が形成されると考えられる。

ビアホール２０をテーパ形状とすることにより、ビアホール２０内のメタライズを改善することができる。また、基板１０の裏面の開口部に比べて表面の開口部が小さくなるため、表面側のビア用の開口寸法を小さくすることができる。また、半導体装置１００をパッケージ等にダイ付けする場合、基板１０の裏面側におけるビアホール２０の傾斜が９０°よりも小さいため、パッケージの熱膨張に起因するビアホール２０の端部への応力集中を軽減することができる。

また、実施例１では、エッチングの方法としてＩＣＰ方式によるドライエッチングを用いているが、フッ化炭素のプラズマ及びメタルマスクを用いたドライエッチングであれば、他の方式を用いてもよい。ただし、ＩＣＰ方式によれば、プラズマパワーとバイアスパワーを独立して制御することができるため、高密度プラズマ且つ低バイアス環境下でのエッチングが可能となる。また、低圧力（例えば、Ｐｒｅｓｓ≦１０Ｐａ）でのエッチングが可能となる。その結果、ビアホール側壁へのデポジットの堆積が促進されるため、テーパ形状の断面を形成することが可能となる。また、ＩＣＰ方式ではプラズマとウェハ（基板１０）との距離を小さくすることができるため、エッチングが途中で止まってしまうことを抑制する。以上のことから、ＩＣＰ方式のドライエッチングは、テーパ形状のビアホール２０を形成するのに適している。また、デポジットの速度及び傾斜角の調整も容易である。

実施例１にて示したエッチング条件は一例であり、上記の形態に限定されるものではないが、好ましいエッチング条件を以下に示す。

エッチング条件は、ＣＦ_４＝１０〜２００ｓｃｃｍ、Ｐｒｅｓｓ＝０．１〜１０．０Ｐａ、ＩＣＰ／Ｂｉａｓ＝１００〜５０００Ｗ／１０〜１０００Wであることが好ましい。また、ＣＦ_４＝５０〜１５０ｓｃｃｍ、Ｐｒｅｓｓ＝３．０〜７．０Ｐａ、ＩＣＰ／Ｂｉａｓ＝１５００〜３０００Ｗ／３００〜７００Wであることが更に好ましい。

また、実施例１では、エッチングの際のメタルマスク１４としてＮｉを用いたが、他にもＣｕ、Ａｌ、Ｃｒ等を用いることができる。ただし、メタルマスク１４としてＮｉを用いる（デポジットにＮｉが含まれるようにする）ことにより、ビアホール２０のテーパ部の表面が滑らかになるため、より良好なビア形状を得ることができる。

また、実施例１では、第１工程のエッチングガスとしてＣＦ_４を用いたが、ＣＦ_４の代わりに他のフッ化炭素系のガス（例えば、Ｃ_２Ｆ_８）を用いてもよい。

以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

１０基板
１２窒化物半導体層
２０ビアホール
３０金属層
３２シード層
３４めっき層
４０ビアパッド

Claims

ＳｉＣを材料とする基板を備える半導体装置の製造方法であって、
フッ化炭素を含むエッチングガス及びマスクを用いて前記基板の裏面をエッチングし、前記基板の表面から裏面に貫通するビアホールを形成する工程を有し、
前記ビアホールを形成する工程は、前記基板の裏面から表面に向かって開口断面積が次第に小さくなるテーパ形状を形成する工程であり、かつエッチング条件は、誘導結合プラズマ方式のドライエッチングを含み、
ガス流量が、フッ化炭素=１０〜２００ｓｃｃｍ、
ガス圧力が、Ｐｒｅｓｓ＝０．１〜１０．０Ｐａ、
誘導結合プラズマパワーが、ＩＣＰ＝１００〜５０００Ｗ、
バイアスパワーが、Ｂｉａｓ＝１０〜１０００W、
であることを特徴とする半導体装置の製造方法。
前記マスクは、Ｎｉを含むことを特徴とする請求項１に記載の半導体装置の製造方法。
前記基板の裏面及び前記ビアホールの内壁面に金属層を形成する工程を有することを特徴とする請求項１に記載の半導体装置の製造方法。
前記金属層を形成する工程は、
前記基板の裏面及び前記ビアホールの内壁面にスパッタ成膜によりシード層を形成する工程と、
前記シード層上にめっき層を形成する工程とを含むことを特徴とする請求項３に記載の半導体装置の製造方法。
前記テーパ形状の傾斜角は、前記基板の表面に対して５０度から７０度であることを特徴とする請求項１に記載の半導体装置の製造方法。