JP2008140861A - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2008140861A JP2008140861A JP2006323751A JP2006323751A JP2008140861A JP 2008140861 A JP2008140861 A JP 2008140861A JP 2006323751 A JP2006323751 A JP 2006323751A JP 2006323751 A JP2006323751 A JP 2006323751A JP 2008140861 A JP2008140861 A JP 2008140861A
- Authority
- JP
- Japan
- Prior art keywords
- opening
- semi
- hole
- insulating substrate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H10P14/40—
-
- H10P50/695—
-
- H10D64/011—
-
- H10W20/023—
-
- H10W20/0234—
-
- H10W20/0242—
-
- H10W20/2125—
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
【解決手段】 一方の面11aに電極12が形成され、かつ一方の面11aから他方の面11bに貫通する貫通穴11cが形成された半絶縁性基板11と、貫通穴11cの内面に形成され、電極12と電気的に接続する導電層17と具備した半導体装置において、貫通穴11cが、他方の面11b側に位置する内径がこれよりも一方の面11a側に位置する部分の内径よりも大きいテーパ領域11dを有する。
【選択図】 図1
Description
11a…半絶縁性基板の一方の面
11b…半絶縁性基板の他方の面
11c…貫通穴
11d…貫通穴のテーパ領域
12…電極
13…マスク層
14…レジスト層
15…マスクパターン
16…光源
17…導電層
D1、D2…貫通穴の内径
Claims (4)
- 一方の面に電極が形成された半絶縁性基板の他方の面に、前記半絶縁性基板よりもエッチング速度が小さい材料からなるマスク層を形成する第1工程と、前記マスク層上にレジスト層を形成する第2工程と、光が通る領域を設けたマスクパターンを通して前記レジスト層に光を照射し、前記レジスト層に第1開口を形成する第3工程と、第1開口を形成した前記レジスト層を加熱し、前記レジスト層の第1開口の周辺に第1開口側に向かって厚さが薄くなる第1テーパ領域を形成する第4工程と、この第4工程の後、前記レジスト層の第1開口を利用して前記マスク層をエッチングし、前記半絶縁性基板の他方の面の一部が露出する第2開口を形成すると共に、前記第2開口の周辺に第2開口側に向かって厚さが薄くなる第2テーパ領域を形成する第5工程と、この第5工程の後、前記マスク層上に残った前記レジスト層を除去する第6工程と、この第6工程の後、前記第2開口を利用して前記半絶縁性基板をエッチングし、前記半絶縁性基板の他方の面側に位置する部分の内径がこれよりも一方の面側に位置する部分の内径よりも大きい第3テーパ領域を有する貫通穴を形成する第7工程と、前記貫通穴の内面に導電層を形成する第8工程とからなる半導体装置の製造方法。
- マスク層の材料がアルミニウムである請求項1記載の半導体装置の製造方法。
- 半絶縁性基板がGaN基板またはSiC基板である請求項1記載の半導体装置の製造方法。
- 一方の面に電極が形成され、かつ一方の面から他方の面に貫通する貫通穴が形成されたGaNまたはSiCからなる半絶縁性基板と、前記貫通穴の内面に形成され、前記電極と電気的に接続する導電層とを具備した半導体装置において、前記貫通穴が、他方の面側に位置する部分の内径がこれよりも一方の面側に位置する部分の内径よりも大きいテーパ領域を有することを特徴とする半導体装置。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006323751A JP5022683B2 (ja) | 2006-11-30 | 2006-11-30 | 半導体装置の製造方法 |
| KR1020087027432A KR101069956B1 (ko) | 2006-11-30 | 2007-11-28 | 반도체 장치 및 반도체 장치의 제조 방법 |
| EP07832621.2A EP2088619B1 (en) | 2006-11-30 | 2007-11-28 | Semiconductor device manufacturing method |
| PCT/JP2007/072899 WO2008066059A1 (fr) | 2006-11-30 | 2007-11-28 | Dispositif semi-conducteur et procédé de fabrication de dispositif semi-conducteur |
| KR1020117014974A KR101156837B1 (ko) | 2006-11-30 | 2007-11-28 | 반도체 장치 |
| US12/300,793 US7749901B2 (en) | 2006-11-30 | 2007-11-28 | Method for forming a tapered via of a semiconductor device |
| TW096145409A TWI455202B (zh) | 2006-11-30 | 2007-11-29 | Semiconductor device and method for manufacturing semiconductor device |
| US12/813,541 US20100244202A1 (en) | 2006-11-30 | 2010-06-11 | Semiconductor device and fabrication method of the semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006323751A JP5022683B2 (ja) | 2006-11-30 | 2006-11-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008140861A true JP2008140861A (ja) | 2008-06-19 |
| JP5022683B2 JP5022683B2 (ja) | 2012-09-12 |
Family
ID=39467849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006323751A Active JP5022683B2 (ja) | 2006-11-30 | 2006-11-30 | 半導体装置の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US7749901B2 (ja) |
| EP (1) | EP2088619B1 (ja) |
| JP (1) | JP5022683B2 (ja) |
| KR (2) | KR101069956B1 (ja) |
| TW (1) | TWI455202B (ja) |
| WO (1) | WO2008066059A1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012033581A (ja) * | 2010-07-28 | 2012-02-16 | Sumitomo Electric Device Innovations Inc | 半導体装置及びその製造方法 |
| JP2012033720A (ja) * | 2010-07-30 | 2012-02-16 | Sumitomo Electric Device Innovations Inc | 半導体装置の製造方法 |
| JP2012033580A (ja) * | 2010-07-28 | 2012-02-16 | Sumitomo Electric Device Innovations Inc | 半導体装置及びその製造方法 |
| JP6265307B1 (ja) * | 2017-03-24 | 2018-01-24 | 三菱電機株式会社 | 半導体装置の製造方法および半導体装置 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011060912A (ja) * | 2009-09-08 | 2011-03-24 | Toshiba Corp | 半導体装置 |
| US8410580B2 (en) | 2011-01-12 | 2013-04-02 | Freescale Semiconductor Inc. | Device having conductive substrate via with catch-pad etch-stop |
| KR20210034703A (ko) | 2011-01-28 | 2021-03-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 및 반도체 장치 |
| EP2500938A1 (en) | 2011-03-17 | 2012-09-19 | Nxp B.V. | Package for a semiconductor device, and a method of manufacturing such package |
| US8916868B2 (en) | 2011-04-22 | 2014-12-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| US8932913B2 (en) * | 2011-04-22 | 2015-01-13 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| US8878288B2 (en) | 2011-04-22 | 2014-11-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US8809854B2 (en) | 2011-04-22 | 2014-08-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US8847233B2 (en) | 2011-05-12 | 2014-09-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a trenched insulating layer coated with an oxide semiconductor film |
| US8653558B2 (en) | 2011-10-14 | 2014-02-18 | Freescale Semiconductor, Inc. | Semiconductor device and method of making |
| KR20140104778A (ko) | 2013-02-21 | 2014-08-29 | 삼성전자주식회사 | 관통전극을 갖는 반도체 소자의 제조방법 |
| JP5754452B2 (ja) * | 2013-03-08 | 2015-07-29 | 富士通株式会社 | 半導体装置の製造方法 |
| CN105097496B (zh) * | 2014-05-16 | 2018-04-06 | 北京北方华创微电子装备有限公司 | 刻蚀的方法 |
| KR102352237B1 (ko) | 2014-10-23 | 2022-01-18 | 삼성전자주식회사 | 팬 아웃 웨이퍼 레벨 패키지의 제조 방법 및 그의 구조 |
| MA44708A (fr) * | 2016-12-06 | 2021-03-24 | Infineon Technologies Ag | Procédé de fabrication d'un dispositif à semi-conducteur nitrure du groupe iii avec un un trou d'interconnexion traversant le substrat |
| KR101897653B1 (ko) | 2017-03-06 | 2018-09-12 | 엘비세미콘 주식회사 | 컴플라이언트 범프의 제조방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06326064A (ja) * | 1993-05-14 | 1994-11-25 | Nec Corp | 半導体装置及びその製造方法 |
| JP2003530716A (ja) * | 2000-04-11 | 2003-10-14 | クリー インコーポレイテッド | 炭化珪素においてビアを形成する方法、及び得られるデバイスと回路 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3986196A (en) * | 1975-06-30 | 1976-10-12 | Varian Associates | Through-substrate source contact for microwave FET |
| US3986912A (en) * | 1975-09-04 | 1976-10-19 | International Business Machines Corporation | Process for controlling the wall inclination of a plasma etched via hole |
| JPS6150347A (ja) * | 1984-08-20 | 1986-03-12 | Sanyo Electric Co Ltd | コンタクトホ−ルの形成方法 |
| JPS63207132A (ja) * | 1987-02-24 | 1988-08-26 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| EP0286855A1 (de) * | 1987-04-15 | 1988-10-19 | BBC Brown Boveri AG | Verfahren zum Aetzen von Vertiefungen in ein Siliziumsubstrat |
| US4807022A (en) * | 1987-05-01 | 1989-02-21 | Raytheon Company | Simultaneous formation of via hole and tub structures for GaAs monolithic microwave integrated circuits |
| US4992764A (en) * | 1989-02-21 | 1991-02-12 | Hittite Microwave Corporation | High-power FET circuit |
| JPH07118619B2 (ja) | 1989-04-27 | 1995-12-18 | 三菱電機株式会社 | 抵抗帰還型増幅器 |
| JPH05102106A (ja) * | 1991-10-03 | 1993-04-23 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| AU4902897A (en) * | 1996-11-08 | 1998-05-29 | W.L. Gore & Associates, Inc. | Method for improving reliability of thin circuit substrates by increasing the T of the substrate |
| US6081006A (en) * | 1998-08-13 | 2000-06-27 | Cisco Systems, Inc. | Reduced size field effect transistor |
| JP2001028425A (ja) | 1999-07-15 | 2001-01-30 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| TW473843B (en) * | 2000-03-03 | 2002-01-21 | Matsushita Electric Industrial Co Ltd | Semiconductor device |
| US6559048B1 (en) * | 2001-05-30 | 2003-05-06 | Lsi Logic Corporation | Method of making a sloped sidewall via for integrated circuit structure to suppress via poisoning |
| CN100377353C (zh) * | 2004-01-26 | 2008-03-26 | 雅马哈株式会社 | 半导体衬底 |
| US7081408B2 (en) * | 2004-10-28 | 2006-07-25 | Intel Corporation | Method of creating a tapered via using a receding mask and resulting structure |
| DE102005042072A1 (de) * | 2005-06-01 | 2006-12-14 | Forschungsverbund Berlin E.V. | Verfahren zur Erzeugung von vertikalen elektrischen Kontaktverbindungen in Halbleiterwafern |
| US7462891B2 (en) * | 2005-09-27 | 2008-12-09 | Coldwatt, Inc. | Semiconductor device having an interconnect with sloped walls and method of forming the same |
| JP2008098581A (ja) * | 2006-10-16 | 2008-04-24 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
-
2006
- 2006-11-30 JP JP2006323751A patent/JP5022683B2/ja active Active
-
2007
- 2007-11-28 EP EP07832621.2A patent/EP2088619B1/en active Active
- 2007-11-28 KR KR1020087027432A patent/KR101069956B1/ko active Active
- 2007-11-28 US US12/300,793 patent/US7749901B2/en active Active
- 2007-11-28 KR KR1020117014974A patent/KR101156837B1/ko active Active
- 2007-11-28 WO PCT/JP2007/072899 patent/WO2008066059A1/ja not_active Ceased
- 2007-11-29 TW TW096145409A patent/TWI455202B/zh active
-
2010
- 2010-06-11 US US12/813,541 patent/US20100244202A1/en not_active Abandoned
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06326064A (ja) * | 1993-05-14 | 1994-11-25 | Nec Corp | 半導体装置及びその製造方法 |
| JP2003530716A (ja) * | 2000-04-11 | 2003-10-14 | クリー インコーポレイテッド | 炭化珪素においてビアを形成する方法、及び得られるデバイスと回路 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012033581A (ja) * | 2010-07-28 | 2012-02-16 | Sumitomo Electric Device Innovations Inc | 半導体装置及びその製造方法 |
| JP2012033580A (ja) * | 2010-07-28 | 2012-02-16 | Sumitomo Electric Device Innovations Inc | 半導体装置及びその製造方法 |
| JP2012033720A (ja) * | 2010-07-30 | 2012-02-16 | Sumitomo Electric Device Innovations Inc | 半導体装置の製造方法 |
| JP6265307B1 (ja) * | 2017-03-24 | 2018-01-24 | 三菱電機株式会社 | 半導体装置の製造方法および半導体装置 |
| WO2018173275A1 (ja) * | 2017-03-24 | 2018-09-27 | 三菱電機株式会社 | 半導体装置の製造方法および半導体装置 |
| US11121034B2 (en) | 2017-03-24 | 2021-09-14 | Mitsubishi Electric Corporation | Semiconductor device manufacturing method and semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101069956B1 (ko) | 2011-10-04 |
| EP2088619A1 (en) | 2009-08-12 |
| US7749901B2 (en) | 2010-07-06 |
| TWI455202B (zh) | 2014-10-01 |
| JP5022683B2 (ja) | 2012-09-12 |
| US20090146261A1 (en) | 2009-06-11 |
| WO2008066059A1 (fr) | 2008-06-05 |
| US20100244202A1 (en) | 2010-09-30 |
| KR20090028506A (ko) | 2009-03-18 |
| TW200837829A (en) | 2008-09-16 |
| KR101156837B1 (ko) | 2012-06-18 |
| KR20110088596A (ko) | 2011-08-03 |
| EP2088619A4 (en) | 2011-10-26 |
| EP2088619B1 (en) | 2013-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5022683B2 (ja) | 半導体装置の製造方法 | |
| JP5123185B2 (ja) | 半導体ウエハの貫通ホールめっき方法 | |
| JP5100185B2 (ja) | 半導体装置およびその製造方法 | |
| US20160372373A1 (en) | Method for producing waveguide substrate | |
| US6025276A (en) | Semiconductor processing methods of forming substrate features, including contact openings | |
| CN107170679A (zh) | 一种导电图形的制作方法、导电图形及显示基板 | |
| EP1531361A2 (en) | Stencil mask and method of producing the same | |
| KR20100023805A (ko) | 전도성 비아 형성 | |
| TW200501321A (en) | Method of manufacturing a semiconductor device and semiconductor device obtained by using such a method | |
| JP6936965B2 (ja) | 配線基板及びその製造方法 | |
| US20240107680A1 (en) | Subtractive method for manufacturing circuit board with fine interconnect | |
| US20030049926A1 (en) | Method for manufacturing bit line | |
| EP1531360A2 (en) | Stencil mask and method of producing the same | |
| JP7461437B1 (ja) | 微細な相互接続を伴う回路基板を製造するためのサブトラクティブ方法 | |
| KR100569264B1 (ko) | 전계방출 표시소자의 제조방법 | |
| KR102140001B1 (ko) | 배선 기판의 가공 방법 | |
| KR100355606B1 (ko) | 반도체소자의 콘택홀 형성방법 | |
| JPH05152435A (ja) | 半導体装置の製造方法 | |
| US20050051764A1 (en) | Anodizing process for improving electron emission in electronic devices | |
| JPH11177030A (ja) | 半導体装置およびその製造方法 | |
| KR20240050474A (ko) | 인쇄 회로 기판 제조 공정 및 인쇄 회로 기판 | |
| KR100323694B1 (ko) | 티형 게이트 제조방법 | |
| JP2000124564A (ja) | 回路基板及びその作製方法 | |
| JPH09120949A (ja) | 半導体装置のコンタクトホール形状制御方法 | |
| JPH06244278A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090203 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120228 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120427 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120522 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120618 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5022683 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150622 Year of fee payment: 3 |