JP2012016110A - スイッチング素子の駆動回路 - Google Patents

Abstract

【課題】パワースイッチング素子Ｓ＃＊がオン状態であるときとオフ状態であるときとの双方においてそのゲートの電圧を適切に検出することが困難なこと。
【解決手段】パワースイッチング素子Ｓ＃＊のゲートおよびエミッタ間は、ゲート電圧が低下することをトリガとして、オフ保持用スイッチング素子４０によって短絡される。オフ保持用スイッチング素子４０は、集積回路（ドライブＩＣ２０）によってオン操作される。パワースイッチング素子Ｓ＃＊のゲートに電圧を印加する電源２８，３０はそれぞれ端子電圧が相違し、ゲート電圧が上昇することで端子電圧の低い電源３０から端子電圧の高い電源２８へと切り替える。パワースイッチング素子Ｓ＃＊がオフ状態であるときには端子Ｔ１の電圧を、また、オン状態であるときには端子Ｔ２の電圧を、それぞれゲート電圧として検出する。
【選択図】 図２

Description

本発明は、電圧制御形のスイッチング素子である駆動対象スイッチング素子をオン状態とするためのオン操作用回路と前記駆動対象スイッチング素子をオフ状態とするためのオフ操作用回路とを備え、これらを操作することで前記駆動対象スイッチング素子をオン・オフ操作するスイッチング素子の駆動回路に関する。

この種の駆動回路としては、例えば下記特許文献１に見られるように、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）のゲートの放電処理の後、これをオフ状態に保つため、専用のスイッチング素子を用いてゲートとエミッタとを短絡させるものも提案されている。詳しくは、駆動回路の一部を集積回路として、その入力端子の電圧に基づき同集積回路の外部に設けられた上記専用のスイッチング素子を操作することで上記短絡させる処理を行なっている。

また、この種の駆動回路としては、例えば下記特許文献２に見られるように、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）のオン操作に伴うゲート電圧の検出結果に基づき、ミラー期間が終了したと判断されることで、ゲート印加電圧を上昇させるものも提案されている。

特開２０１０−７５００７号公報 特許第４４３２２１５号公報

ところで、上記特許文献２に記載の駆動回路においても、ゲート印加電圧の検出結果を取得することが要求されるが、上記特許文献１に記載の上記短絡する処理を行なうために用いた集積回路の端子電圧は、ゲート電圧を表現するものとして不適切となる。

本発明は、上記課題を解決するためになされたものであり、その目的は、電圧制御形のスイッチング素子がオン状態であるときとオフ状態であるときとの双方においてその導通制御端子の電圧を適切に検出して利用することのできるスイッチング素子の駆動回路を提供することにある。

以下、上記課題を解決するための手段、およびその作用効果について記載する。

請求項１記載の発明は、電圧制御形のスイッチング素子である駆動対象スイッチング素子をオン状態とするためのオン操作用回路と前記駆動対象スイッチング素子をオフ状態とするためのオフ操作用回路とを備え、これらを操作することで前記駆動対象スイッチング素子をオン・オフ操作するスイッチング素子の駆動回路において、前記オン操作用回路は、充電用抵抗体の設けられた充電経路を備え、前記オフ操作用回路は、前記充電用抵抗体とは別の放電用抵抗体の設けられた放電経路を備え、前記駆動対象スイッチング素子の導通制御端子は、前記充電用抵抗体および前記放電用抵抗体の接続点を介してこれらのそれぞれに接続されるものであり、前記駆動対象スイッチング素子のオン操作期間において該駆動対象スイッチング素子の導通制御端子の電圧の検出結果に基づき前記オン操作用回路の操作状態を変更する処理を行なうオン操作用変更処理手段と、前記駆動対象スイッチング素子のオフ操作期間において前記導通制御端子の電圧の検出結果に基づき前記オフ操作用回路の操作状態を変更する処理を行なうオフ操作用変更処理手段とを備え、前記オン操作用変更処理手段と前記オフ操作用変更処理手段とは、１チップ化された集積回路に内蔵されるものであり、前記充電用抵抗体と前記放電用抵抗体との双方が前記集積回路に対して外付けされており、前記オン操作用変更処理手段に入力される検出結果と前記オフ操作用変更処理手段に入力される検出結果とのそれぞれに、前記放電用抵抗体および前記集積回路の接続端子の電圧の検出結果と前記充電用抵抗体および前記集積回路の接続端子の電圧の検出結果とを割り振る割振手段を備えることを特徴とする。

オン操作期間においては、充電用抵抗体に接続される集積回路の端子電圧よりも、放電用抵抗体に接続される集積回路の端子電圧の方が、導通制御端子の電圧を高精度に表現する。一方、オフ操作期間においては、放電用抵抗体に接続される集積回路の端子電圧よりも、充電用抵抗体に接続される集積回路の端子電圧の方が、導通制御端子の電圧を高精度に表現する。上記発明では、この点に鑑み、割振手段を備えることで、電圧制御形のスイッチング素子がオン状態であるときとオフ状態であるときとの双方においてその導通制御端子の電圧を適切に検出して利用することができる。

請求項２記載の発明は、請求項１記載の発明において、前記オン操作用変更処理手段は、前記導通制御端子の電圧が上昇することで前記充電経路を介した前記駆動対象スイッチング素子をオン状態とするための電荷の充電速度を上昇させることを特徴とする。

請求項３記載の発明は、請求項１または２記載の発明において、前記オフ操作用回路は、前記放電経路とは別に、前記駆動対象スイッチング素子の出力端子と前記導通制御端子とを短絡させる短絡用スイッチング素子をさらに備え、前記オフ操作用変更処理手段は、前記導通制御端子の電圧の低下が検出されることに基づき前記短絡用スイッチング素子をオン操作することを特徴とする。

請求項４記載の発明は、請求項１〜３のいずれか１項に記載の発明において、前記オフ操作用変更処理手段は、前記導通制御端子の電圧の低下が検出されることに基づき前記放電経路を介した前記駆動対象スイッチング素子をオン状態とするための電荷の放電速度を上昇させることを特徴とする。

請求項５記載の発明は、請求項１〜４のいずれか１項に記載の発明において、前記充電経路と前記放電経路との接続点と前記導通制御端子とは、共通の電気経路によって接続されており、前記共通の電気経路の抵抗値は、前記充電用抵抗体の抵抗値と前記放電用抵抗体の抵抗値との双方と比較して小さく設定されていることを特徴とする。

集積回路の端子電圧を利用した導通制御端子の電圧の検出精度は、共通の電気経路の電圧降下が小さいほど高くなる。上記発明では、この点に鑑み、上記設定とした。

第１の実施形態にかかるシステム構成図。 同実施形態にかかるドライブユニットの構成を示す回路図。 同実施形態にかかるスイッチング素子の駆動処理の態様を示すタイムチャート。 第２の実施形態にかかるドライブユニットの構成を示す回路図。 同実施形態にかかるスイッチング素子の駆動処理の態様を示すタイムチャート。 第３の実施形態にかかるドライブユニットの構成を示す回路図。

＜第１の実施形態＞
以下、本発明にかかる電力変換回路の駆動回路をハイブリッド車に適用した第１の実施形態について、図面を参照しつつ説明する。

図１に、本実施形態にかかるモータジェネレータの制御システムの全体構成を示す。モータジェネレータ１０は、インバータＩＶおよび昇圧コンバータＣＶを介して高電圧バッテリ１２に接続されている。ここで、昇圧コンバータＣＶは、コンデンサ１３と、コンデンサ１３に並列接続された一対のパワースイッチング素子Ｓｃｐ，Ｓｃｎと、一対のパワースイッチング素子Ｓｃｐ，Ｓｃｎの接続点と高電圧バッテリ１２の正極とを接続するリアクトルＬとを備えている。そして、パワースイッチング素子Ｓｃｐ，Ｓｃｎのオン・オフによって、高電圧バッテリ１２の電圧(例えば「２８８Ｖ」)を所定の電圧(例えば「６６６Ｖ」)を上限として昇圧するものである。一方、インバータＩＶは、パワースイッチング素子Ｓｕｐ，Ｓｕｎの直列接続体と、パワースイッチング素子Ｓｖｐ，Ｓｖｎの直列接続体と、パワースイッチング素子Ｓｗｐ，Ｓｗｎの直列接続体とを備えており、これら各直列接続体の接続点がモータジェネレータ１０のＵ，Ｖ，Ｗ相にそれぞれ接続されている。これらパワースイッチング素子Ｓｕｐ，Ｓｕｎ，Ｓｖｐ，Ｓｖｎ，Ｓｗｐ，Ｓｗｎ，Ｓｃｐ，Ｓｃｎとして、本実施形態では、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）が用いられている。そして、これらにはそれぞれ、ダイオードＤｕｐ，Ｄｕｎ，Ｄｖｐ，Ｄｖｎ，Ｄｗｐ，Ｄｗｎ，Ｄｕｐ，Ｄｕｎが逆並列に接続されている。

制御装置１６は、低電圧バッテリ１４を電源とする制御装置である。制御装置１６は、モータジェネレータ１０を制御対象とし、その制御量を所望に制御すべく、インバータＩＶやコンバータＣＶを操作する。詳しくは、コンバータＣＶのパワースイッチング素子Ｓｃｐ，Ｓｃｎを操作すべく、操作信号ｇｃｐ、ｇｃｎをドライブユニットＤＵに出力する。また、インバータＩＶのパワースイッチング素子Ｓｕｐ，Ｓｕｎ，Ｓｖｐ，Ｓｖｎ，Ｓｗｐ，Ｓｗｎを操作すべく、操作信号ｇｕｐ，ｇｕｎ，ｇｖｐ，ｇｖｎ，ｇｗｐ，ｇｗｎをドライブユニットＤＵに出力する。ここで、高電位側の操作信号ｇｃｐ，ｇｕｐ，ｇｖｐ，ｇｗｐと、対応する低電位側の操作信号ｇｃｎ，ｇｕｎ，ｇｖｎ，ｇｗｎとは、互いに相補的な信号となっている。換言すれば、高電位側のパワースイッチング素子Ｓｃｐ，Ｓｕｐ，Ｓｖｐ，Ｓｗｐと、対応する低電位側のパワースイッチング素子Ｓｃｎ，Ｓｕｎ，Ｓｖｎ，Ｓｗｎとは、交互にオン状態とされる。

図２に、上記ドライブユニットＤＵの構成を示す。

図示されるように、ドライブユニットＤＵは、１チップ化された半導体集積回路であるドライブＩＣ２０を備えている。ドライブＩＣ２０の端子Ｔ１は、ゲートの充電速度を調節するための充電用抵抗体３２を介して、パワースイッチング素子Ｓ＃＊（＃＝ｕ，ｖ，ｗ，ｃ；＊＝ｎ，ｐ）のゲートに接続されている。一方、ドライブＩＣ２０は、パワースイッチング素子Ｓ＃＊をオン状態とすべく導通制御端子(ゲート)を充電するための電荷を供給する電源２８，３０を備えている。そして、電源２８，３０は、セレクタ２６ならびに充電用スイッチング素子２４の入力端子および出力端子を介して、端子Ｔ１に短絡接続される。

また、ドライブＩＣ２０の端子Ｔ２は、ゲートの放電速度を調節するための放電用抵抗体３４を介して、パワースイッチング素子Ｓ＃＊のゲートに接続されている。一方、ドライブＩＣ２０は、パワースイッチング素子Ｓ＃＊のエミッタに接続される端子Ｔ４と上記端子Ｔ２の間を開閉する放電用スイッチング素子３６を備えており、これにより、端子Ｔ２と端子Ｔ４とが短絡接続される。

具体的には、端子Ｔ１は、充電専用経路Ｌｃと共通経路Ｌａとを介してゲートに接続されており、端子Ｔ２は、放電専用経路Ｌｄと共通経路Ｌａとを介してゲートに接続されている。ここで、充電専用経路Ｌｃと放電専用経路Ｌｄとは接続点Ｎ１において接続されており、接続点Ｎ１とゲートとは共通経路Ｌａによって短絡されている。また、充電専用経路Ｌｃおよび放電専用経路Ｌｄのそれぞれには、充電用抵抗体３２および放電用抵抗体３４のそれぞれが設けられており、これにより、充電専用経路Ｌｃおよび放電専用経路Ｌｄの抵抗値が共通経路Ｌａの抵抗値よりも十分に大きくなっている。

上記ドライブＩＣ２０は、パワースイッチング素子Ｓ＃＊を駆動する駆動回路２２を備えている。駆動回路２２では、図示しないフォトカプラ等の絶縁手段を介して、ドライブユニットＤＵに入力される上記操作信号ｇ＃＊に基づき、充電用スイッチング素子２４および放電用スイッチング素子３６を相補的にオン・オフすることでパワースイッチング素子Ｓ＃＊を駆動する。すなわち、操作信号ｇ＃＊が論理「Ｈ」となることで、パワースイッチング素子Ｓ＃＊をオン状態とする旨が指示される場合、充電用スイッチング素子２４をオンして且つ放電用スイッチング素子３６をオフすることで、パワースイッチング素子Ｓ＃＊のゲートに正の電荷を充電する。また、操作信号ｇ＃＊が論理「Ｌ」となることで、パワースイッチング素子Ｓ＃＊をオフ状態とする旨が指示される場合、充電用スイッチング素子２４をオフして且つ放電用スイッチング素子３６をオンすることで、パワースイッチング素子Ｓ＃＊のゲートから正の電荷を放電させる。

上記ドライブユニットＤＵは、パワースイッチング素子Ｓ＃＊をオン状態に切り替えるべくゲートを充電する処理期間において、ゲート印加電圧を上昇させゲート充電速度を上昇させる処理を行なう。すなわち、電源２８の端子電圧ＶＨを電源３０の端子電圧ＶＬよりも高く設定し、パワースイッチング素子Ｓ＃＊の出力端子および導通制御端子間の電圧（ゲートエミッタ間電圧：ゲート電圧Ｖｇｅ）がミラー期間の電圧よりも高くなることでゲート印加電圧を端子電圧ＶＬから端子電圧ＶＨに上昇させる。これにより、パワースイッチング素子Ｓ＃＊のオン状態への切り替えに伴いこれを流れる電流が増加する速度を制限してサージを抑制した後、速やかに印加電圧を上昇させることで損失の低減を図る。

上記ドライブユニットＤＵは、さらに、パワースイッチング素子Ｓ＃＊のゲートおよびエミッタ間を短絡するためのＮチャネルＭＯＳ型電界効果トランジスタ（オフ保持用スイッチング素子４０）を備えている。オフ保持用スイッチング素子４０は、パワースイッチング素子Ｓ＃＊のゲートおよびエミッタ間を低抵抗にて接続すべく、パワースイッチング素子Ｓ＃＊に極力近接して設けられている。そして、パワースイッチング素子Ｓ＃＊のゲートおよびエミッタ間を接続させる経路のうち、オフ保持用スイッチング素子４０を備える経路のインピーダンスは、放電用抵抗体３４を備える経路のインピーダンスよりも低くなるように設定されている。これは、上記操作信号ｇ＃＊に応じてパワースイッチング素子Ｓ＃＊がオフ状態とされている際、パワースイッチング素子Ｓ＃＊の入力端子（コレクタ）や出力端子（エミッタ）とゲートとの間の寄生容量を介してゲートに高周波ノイズが重畳することでパワースイッチング素子Ｓ＃＊が誤ってオン状態となることを回避するためのものである。

すなわち、高周波ノイズによって、パワースイッチング素子Ｓ＃＊のゲートから放電用抵抗体３４側に電流が流れる場合、放電用抵抗体３４の電圧降下によって、ゲートの電圧が上昇することで、パワースイッチング素子Ｓ＃＊がオン状態となるおそれがある。これに対し、オフ保持用スイッチング素子４０を備える場合には、高周波ノイズに起因して、パワースイッチング素子Ｓ＃＊のゲートからオフ保持用スイッチング素子４０に電流が流れることとなる。そして、この経路のインピーダンスが非常に小さいために、ゲート電圧の上昇量は無視でき、パワースイッチング素子Ｓ＃＊をオフ状態に保持することができる。

上記オフ保持用スイッチング素子４０のゲートは、端子Ｔ３を介して、ドライブＩＣ２０内のオフ保持回路４２に接続されている。オフ保持回路４２は、パワースイッチング素子Ｓ＃＊のゲート電圧が所定電圧となることで、オフ保持用スイッチング素子４０をオン操作する処理を行うものである。また、オフ保持回路４２は、駆動回路２２から放電用スイッチング素子３６のゲートに出力する信号をモニタし、放電用スイッチング素子３６がオフ操作されることに同期してオフ保持用スイッチング素子４０をオフ操作する処理を行うものでもある。

ここで、本実施形態では、上記ゲートの充電速度の上昇処理と、オフ保持用スイッチング素子４０の操作処理とのそれぞれで利用するゲート印加電圧をドライブＩＣ２０の印加電圧とすることで、ドライブＩＣの端子数の低減を図る。ただし、この場合、これら２つの処理で共通の端子を利用することはできない。すなわち、端子Ｔ１と電源２８，３０とが短絡されていることに起因して、パワースイッチング素子Ｓ＃＊のオン操作処理時には、端子Ｔ１の電圧が電源２８，３０の電圧となるため、オン操作処理時には端子Ｔ１の電圧はゲート電圧Ｖｇｅを正確に表現したものとならない。一方、端子Ｔ２と端子Ｔ４とが短絡されていることに起因して、オフ操作処理時においては、端子Ｔ２の電圧が端子Ｔ４の電圧となるため、端子Ｔ２の電圧は、ゲート電圧Ｖｇｅを正確に表現したものとならない。ちなみに、充電用抵抗体３２および放電用抵抗体３４をドライブＩＣ２０に対して外付けしたのは、これらがゲートの充電速度や放電速度を調節する調節要素となるからである。

本実施形態では、上記実情に鑑み、オン操作処理時においては端子Ｔ２の電圧をゲート電圧Ｖｇｅとして検出して且つ、オフ操作処理時においては端子Ｔ１の電圧をゲート電圧Ｖｇｅとして検出する。以下、こうしたゲート電圧Ｖｇｅの検出手法を利用して行われる上記ゲートの充電速度の上昇処理と、オフ保持用スイッチング素子４０の操作処理とを示す。

図３に、本実施形態にかかる上記２つの処理を示す。詳しくは、図３（ａ）は、充電用スイッチング素子２４の状態の推移を示し、図３（ｂ）は、放電用スイッチング素子３６の状態の推移を示し、図３（ｃ）は、ゲート電圧の状態の推移を示し、図３（ｄ）は、端子Ｔ２の電圧の状態の推移を示し、図３（ｅ）は、端子Ｔ１の電圧の状態の推移を示し、図３（ｆ）は、ゲート印加電圧の推移を示し、図３（ｇ）は、オフ保持用スイッチング素子４０の操作状態の推移を示す。

図示されるように、充電用スイッチング素子２４がオン状態となっている期間においては、端子Ｔ２の電圧がゲート電圧Ｖｇｅを正確に表現したものとなる。このため、この電圧が閾値電圧ＶｔｈＨを上回ることで、ミラー期間の終了を高精度に検出することができ、ひいてはこれに基づきゲート印加電圧を端子電圧ＶＬから端子電圧ＶＨに上昇させる処理を行なうことができる。一方、放電用スイッチング素子３６がオン状態となっている期間においては、端子Ｔ１の電圧がゲート電圧Ｖｇｅを正確に表現したものとなる。このため、この電圧が閾値電圧ＶｔｈＬ（＜ＶｔｈＨ）を下回ることで、ミラー期間の終了を高精度に検出することができ、ひいてはこれに基づきオフ保持用スイッチング素子４０のオン操作を行なうことができる。

以上詳述した本実施形態によれば、以下の効果が得られるようになる。

（１）オン操作処理時におけるゲート電圧Ｖｇｅを端子Ｔ２の電圧として検出して且つ、オフ操作処理時におけるゲート電圧Ｖｇｅを端子Ｔ１の電圧として検出した。これにより、オン操作処理時とオフ操作処理時との双方においてゲート電圧Ｖｇｅを高精度に検出しつつ、オン操作処理やオフ操作処理を行なうことができる。

（２）充電専用経路Ｌｃと放電専用経路Ｌｄとの接続点Ｎ１とパワースイッチング素子Ｓ＃＊のゲートとの間を共通経路Ｌａによって短絡した。これにより、端子Ｔ１，Ｔ２の電圧に基づくゲート電圧Ｖｇｅをいっそう高精度に行なうことができる。
＜第２の実施形態＞
以下、第２の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。

図４に、本実施形態にかかるドライブユニットＤＵの回路構成を示す。なお、図４において、先の図２に示した部材に対応する部材については、便宜上同一の符号を付している。

本実施形態では、ゲート充電速度を上昇させる処理として、充電専用経路Ｌｃの抵抗値を低減する処理を行なう。これは、電源２８を充電用スイッチング素子２４ａ，２４ｂのそれぞれを介して端子Ｔ１ａ，Ｔ１ｂに短絡し、端子Ｔ１ａ，Ｔ１ｂのそれぞれに充電用抵抗体３２ａ，３２ｂのそれぞれを接続することで可能となる。これにより、充電専用経路Ｌｃは、充電用抵抗体３２ａを備える経路と充電用抵抗体３２ｂを備える経路となる。

また、本実施形態では、ゲート放電速度を上昇させる処理を行なう機能をも有する。これは、オフ操作処理によってミラー期間を経過した後であってもパワースイッチング素子Ｓ＃＊にテール電流が流れることに鑑み、このテール電流を極力低減するためのものである。こうした処理を、本実施形態では、放電専用経路Ｌｄの抵抗値を低減する処理によって実現する。これは、端子Ｔ４を放電用スイッチング素子３６ａ，３６ｂのそれぞれを介して端子Ｔ２ａ，Ｔ２ｂに短絡し、端子Ｔ２ａ，Ｔ２ｂのそれぞれに放電用抵抗体３４ａ，３４ｂのそれぞれを接続することで可能となる。これにより、放電専用経路Ｌｄは、放電用抵抗体３４ａを備える経路と放電用抵抗体３４ｂを備える経路となる。

上記充電用スイッチング素子２４ａ，２４ｂの操作や、放電用スイッチング素子３６ａ，３６ｂの操作は、コンパレータ６０の出力に基づき駆動回路２２によって行われる。すなわち、電源２８の電圧を抵抗体５０，５２，５４によって分圧することで閾値電圧ＶｔｈＨ，ＶｔｈＬを生成するとともに、端子Ｔ２ａの電圧と閾値電圧ＶｔｈＨとの大小を比較する手段と、端子Ｔ１ａの電圧と閾値電圧ＶｔｈＬとの大小を比較する手段（コンパレータ６０）を備える。詳しくは、コンパレータ６０の一対の入力電圧を切り替えるべく、端子Ｔ１ａ，Ｔ２ａの電圧を切り替えるセレクタ５８と、閾値電圧ＶｔｈＨ、ＶｔｈＬを切り替えるセレクタ５６とを備えた。

図５に、本実施形態にかかる上記２つの処理を示す。詳しくは、図５（ａ１）は、充電用スイッチング素子２４ａの状態の推移を示し、図５（ａ２）は、充電用スイッチング素子２４ｂの状態の推移を示し、図５（ｂ１）は、放電用スイッチング素子３６ａの状態の推移を示し、図５（ｂ２）は、放電用スイッチング素子３６ｂの状態の推移を示す。また、図５（ｃ）は、ゲート電圧の状態の推移を示し、図５（ｄ）は、端子Ｔ２ａの電圧の状態の推移を示し、図５（ｅ）は、端子Ｔ１ａの電圧の状態の推移を示し、図５（ｆ）は、セレクタ５８の選択状態の推移を示し、図５（ｇ）は、セレクタ５６の選択状態の推移を示す。

図示されるように、充電操作処理時（充電用スイッチング素子２４ａがオン状態とされる期間）においては、セレクタ５８によって端子Ｂが選択されて且つセレクタ５６によって端子Ｃが選択される。そして、端子Ｔ２ａの電圧が閾値電圧ＶｔｈＨを上回ることで充電用スイッチング素子２４ｂをオン状態に切り替え、充電専用経路Ｌｃの抵抗値を低減し、充電速度を上昇させる。

一方、オフ操作処理時（充電用スイッチング素子２４ａがオフ状態とされる期間）においては、セレクタ５８によって端子Ａが選択されて且つセレクタ５６によって端子Ｄが選択される。そして、端子Ｔ１ａの電圧が閾値電圧ＶｔｈＬを下回ることで放電用スイッチング素子３６ｂをオン状態に切り替え、放電専用経路Ｌｄの抵抗値を低減し、放電速度を上昇させる。
＜第３の実施形態＞
以下、第３の実施形態について、先の第２の実施形態との相違点を中心に図面を参照しつつ説明する。

図６に、本実施形態にかかるドライブユニットＤＵの回路構成を示す。なお、図６において、先の図４に示した部材に対応する部材については、便宜上同一の符号を付している。

本実施形態では、端子Ｔ２ａの電圧と閾値電圧ＶｔｈＨとの大小比較を行なう手段（コンパレータ６２）と、端子Ｔ１ａの電圧と閾値電圧ＶｔｈＬとの大小比較を行なう手段（コンパレータ６４）と、これらの出力を切り替える手段（セレクタ６６）とを備える。これにより、駆動回路２２では、セレクタ６６の出力に基づき、上記第２の実施形態と同様の処理を行なうことができる。
＜その他の実施形態＞
なお、上記各実施形態は、以下のように変更して実施してもよい。
「オン操作用回路について」
ゲートの充電速度を上昇させるための回路としては、上記各実施形態において例示したものに限らない。例えば、充電用スイッチング素子をバイポーラトランジスタによって構成し、そのベース電流を操作するものであってもよい。
「オフ操作用回路について」
ゲートの放電速度を上昇させるための回路としては、上記第２、第３の実施形態において例示したものに限らない。例えば、放電用スイッチング素子３６の出力端子の電位を低下させる手段を備えて構成してもよい。また例えば、放電用スイッチング素子をバイポーラトランジスタによって構成し、そのベース電流を操作するものであってもよい。
「オン操作用変更処理手段について」
ミラー期間の終了の検出手法としては、ゲート電圧が閾値電圧ＶｔｈＨを上回ることを検出するものに限らない。例えば、ゲート電圧の上昇速度を検出する（ゲート電圧の上昇速度が低下した後上昇することを検出する）ものであってもよい。
「オフ操作用変更処理手段について」
ミラー期間の終了の検出手法としては、ゲート電圧が閾値電圧ＶｔｈＬを下回ることを検出するものに限らない。例えば、ゲート電圧の低下速度を検出する（ゲート電圧の低下速度が低下した後上昇することを検出する）ものであってもよい。

オフ保持用スイッチング素子４０のオフ操作処理と、放電用スイッチング素子３６ａ，３６ｂを操作する処理との双方を、ゲート電圧に基づき行うものであってもよい。
「割振手段について」
上記第２，３の実施形態において、オン操作期間において端子Ｔ２ｂの電圧を用いてもよい。上記第２，３の実施形態において、オフ操作期間において端子Ｔ１ｂの電圧を用いてもよい。

また、上記第１の実施形態においても、閾値電圧ＶｔｈＨと端子Ｔ２の電圧との大小を比較する比較手段と、閾値電圧ＶｔｈＬと端子Ｔ１の電圧との大小を比較する比較手段とを備え、これら比較手段を同一のハードウェアにして入力信号を変更するか、別のハードウェアにして出力信号を選択する手段を備えるかしてもよい。この場合、比較手段の出力が入力される手段（駆動回路２２）がオフ保持用スイッチング素子４０を操作する処理と、充電速度を上昇させる処理とを行えばよい。
「ゲート抵抗について」
共通経路Ｌａに抵抗体を備えてもよい。ただし、この場合であっても、充電用抵抗体３２の抵抗値と放電用抵抗体３４の抵抗値との双方よりも小さくすることが望ましい。この際、共通経路Ｌａの抵抗値を上記双方の抵抗値と比較して小さくすればするほど、ゲート電圧の検出精度を高めることができる。

放電用スイッチング素子３６の出力端子とスイッチング素子Ｓ＃＊の出力端子との間に抵抗体を備えてもよい。この場合であっても、放電用抵抗体３４をドライブＩ２０に対して外付けしている場合等にあっては、オフ操作期間におけるゲート電圧の検出精度を上げるうえで端子Ｔ１の電圧を用いることが望ましい。

充電用スイッチング素子２４の入力端子とスイッチング素子Ｓ＃＊をオンとするための電荷の供給源との間に抵抗体を備えてもよい。この場合であっても、充電用抵抗体３２をドライブＩＣ２０に対して外付けしている場合等にあっては、オン操作期間におけるゲート電圧の検出精度を上げるうえで端子Ｔ２の電圧を用いることが望ましい。
「そのほか」
・駆動対象スイッチング素子によって構成される電力変換回路としては、車載回転機とバッテリとの間に接続されるインバータＩＶやコンバータＣＶに限らない。例えば、車載高電圧バッテリの電力を低電圧バッテリに供給すべく、高電圧バッテリの電圧を降圧するＤＣＤＣコンバータであってもよい。

・駆動対象スイッチング素子としては、ＩＧＢＴに限らず、例えばＭＯＳ型電界効果トランジスタであってもよい。

２０…ドライブＩＣ、３６…放電用スイッチング素子、３４…放電用抵抗体、４０…オフ保持用スイッチング素子（短絡用スイッチング素子の一実施形態）、４２…オフ保持回路、Ｓ＃＊…パワースイッチング素子、ＩＶ…インバータ（電力変換回路の一実施形態）、ＣＶ…コンバータ（電力変換回路の一実施形態）。

Claims (5)

1. 電圧制御形のスイッチング素子である駆動対象スイッチング素子をオン状態とするためのオン操作用回路と前記駆動対象スイッチング素子をオフ状態とするためのオフ操作用回路とを備え、これらを操作することで前記駆動対象スイッチング素子をオン・オフ操作するスイッチング素子の駆動回路において、
   前記オン操作用回路は、充電用抵抗体の設けられた充電経路を備え、
   前記オフ操作用回路は、前記充電用抵抗体とは別の放電用抵抗体の設けられた放電経路を備え、
   前記駆動対象スイッチング素子の導通制御端子は、前記充電用抵抗体および前記放電用抵抗体の接続点を介してこれらのそれぞれに接続されるものであり、
   前記駆動対象スイッチング素子のオン操作期間において該駆動対象スイッチング素子の導通制御端子の電圧の検出結果に基づき前記オン操作用回路の操作状態を変更する処理を行なうオン操作用変更処理手段と、
   前記駆動対象スイッチング素子のオフ操作期間において前記導通制御端子の電圧の検出結果に基づき前記オフ操作用回路の操作状態を変更する処理を行なうオフ操作用変更処理手段とを備え、
   前記オン操作用変更処理手段と前記オフ操作用変更処理手段とは、１チップ化された集積回路に内蔵されるものであり、
   前記充電用抵抗体と前記放電用抵抗体との双方が前記集積回路に対して外付けされており、
   前記オン操作用変更処理手段に入力される検出結果と前記オフ操作用変更処理手段に入力される検出結果とのそれぞれに、前記放電用抵抗体および前記集積回路の接続端子の電圧の検出結果と前記充電用抵抗体および前記集積回路の接続端子の電圧の検出結果とを割り振る割振手段を備えることを特徴とするスイッチング素子の駆動回路。
2. 前記オン操作用変更処理手段は、前記導通制御端子の電圧が上昇することで前記充電経路を介した前記駆動対象スイッチング素子をオン状態とするための電荷の充電速度を上昇させることを特徴とする請求項１記載のスイッチング素子の駆動回路。
3. 前記オフ操作用回路は、前記放電経路とは別に、前記駆動対象スイッチング素子の出力端子と前記導通制御端子とを短絡させる短絡用スイッチング素子をさらに備え、
   前記オフ操作用変更処理手段は、前記導通制御端子の電圧の低下が検出されることに基づき前記短絡用スイッチング素子をオン操作することを特徴とする請求項１または２記載のスイッチング素子の駆動回路。
4. 前記オフ操作用変更処理手段は、前記導通制御端子の電圧の低下が検出されることに基づき前記放電経路を介した前記駆動対象スイッチング素子をオン状態とするための電荷の放電速度を上昇させることを特徴とする請求項１〜３のいずれか１項に記載のスイッチング素子の駆動回路。
5. 前記充電経路と前記放電経路との接続点と前記導通制御端子とは、共通の電気経路によって接続されており、
   前記共通の電気経路の抵抗値は、前記充電用抵抗体の抵抗値と前記放電用抵抗体の抵抗値との双方と比較して小さく設定されていることを特徴とする請求項１〜４のいずれか１項に記載のスイッチング素子の駆動回路。

Images