JP2018068097A - スイッチング素子の駆動回路 - Google Patents

Abstract

【課題】互いに並列接続された複数のスイッチング素子における損失を低減できるスイッチング素子の駆動回路を提供する。【解決手段】ＩＧＢＴであるＵ相第１上アームスイッチング素子ＳＵＨＡと、ＭＯＳＦＥＴであるＵ相第２上アームスイッチング素子ＳＵＨＢとは並列接続されている。駆動回路Ｄｒは、Ｕ相第１上アームスイッチング素子ＳＵＨＡを先にオン状態に切り替えた後、Ｕ相第２上アームスイッチング素子ＳＵＨＢをオン状態に切り替える。駆動回路Ｄｒは、Ｕ相第２上アームスイッチング素子ＳＵＨＢのゲート電荷の充電速度を、Ｕ相第１上アームスイッチング素子ＳＵＨＡのゲート電荷の充電速度よりも高くする。【選択図】 図３

Description

本発明は、互いに並列接続された複数の駆動対象スイッチング素子を駆動するスイッチング素子の駆動回路に関する。

この種の駆動回路としては、例えば下記特許文献１に見られるように、ＳｉデバイスとしてのＩＧＢＴと、ＳｉＣデバイスとしてのＭＯＳＦＥＴとの並列接続体を駆動対象とするものが知られている。

特開２００２−１６４８６号公報

駆動対象となるスイッチング素子が複数並列接続された構成では、各駆動対象スイッチング素子の駆動状態の切り替えを適正に実施しないと、駆動対象スイッチングにおける損失が増加する懸念がある。

本発明は、互いに並列接続された複数の駆動対象スイッチング素子における損失を低減できるスイッチング素子の駆動回路を提供することを主たる目的とする。

以下、上記課題を解決するための手段、及びその作用効果について記載する。

本発明は、互いに並列接続された複数の駆動対象スイッチング素子を駆動するスイッチング素子の駆動回路において、オン状態及びオフ状態のうち一方の状態から他方の状態へと複数の前記駆動対象スイッチング素子それぞれの駆動状態を切り替えて、かつ、複数の前記駆動対象スイッチング素子の駆動状態の切り替えタイミングをずらすようにすべく、複数の前記駆動対象スイッチング素子それぞれの開閉制御端子の電荷の移動処理を行う制御部と、複数の前記駆動対象スイッチング素子のうち少なくとも１つの入出力端子間の電流の流通を許容する状態、及び複数の前記駆動対象スイッチング素子全ての入出力端子間の電流の流通を阻止する状態のうち、一方の状態から他方の状態への切り替えを完了するために駆動される前記駆動対象スイッチング素子が切替完了スイッチング素子として定義されており、複数の前記駆動対象スイッチング素子のうち、前記切替完了スイッチング素子以外の駆動対象スイッチング素子の開閉制御端子の電荷移動速度を、前記切替完了スイッチング素子の開閉制御端子の電荷移動速度よりも高くする速度調整部と、を備える。

上記発明では、オン状態及びオフ状態のうち一方の状態から他方の状態へと複数の前記駆動対象スイッチング素子それぞれの駆動状態の切り替えタイミングをずらすようにすべく、複数の駆動対象スイッチング素子それぞれの開閉制御端子の電荷の移動処理が行われる。

ここで、例えば、電荷の移動処理として、複数の駆動対象スイッチング素子それぞれの駆動状態をオフ状態からオン状態へと切り替えるべく、複数の駆動対象スイッチング素子それぞれの開閉制御端子の電荷の充電処理が行われる。この場合、複数の駆動対象スイッチング素子のうち、最初にオン状態に切り替えられる駆動対象スイッチング素子以外の駆動対象スイッチング素子については、オン状態への切り替えに伴う大きなサージ電圧が発生しない。このため、最初にオン状態に切り替えられる駆動対象スイッチング素子以外の駆動対象スイッチング素子については、最初にオン状態に切り替えられる駆動対象スイッチング素子よりも電荷充電速度を高くすることができる。

また、例えば、電荷の移動処理として、複数の駆動対象スイッチング素子それぞれの駆動状態をオン状態からオフ状態へと切り替えるために、複数の駆動対象スイッチング素子それぞれの開閉制御端子の電荷の放電処理が行われる。この場合、複数の駆動対象スイッチング素子のうち、最後にオフ状態に切り替えられる駆動対象スイッチング素子以外の駆動対象スイッチング素子については、オフ状態への切り替えに伴う大きなサージ電圧が発生しない。このため、最後にオフ状態に切り替えられる駆動対象スイッチング素子以外の駆動対象スイッチング素子については、最後にオフ状態に切り替えられる駆動対象スイッチング素子よりも電荷放電速度を高くすることができる。

この点に鑑み、上記発明では、複数の駆動対象スイッチング素子のうち少なくとも１つの入出力端子間の電流の流通を許容する状態、及び複数の駆動対象スイッチング素子全ての入出力端子間の電流の流通を阻止する状態のうち、一方の状態から他方の状態への切り替えを完了するために駆動される駆動対象スイッチング素子が切替完了スイッチング素子と定義されている。そして、複数の駆動対象スイッチング素子のうち、切替完了スイッチング素子以外の駆動対象スイッチング素子の開閉制御端子の電荷移動速度を、切替完了スイッチング素子の開閉制御端子の電荷移動速度よりも高くする。これにより、互いに並列接続された複数の駆動対象スイッチング素子における損失を低減することができる。

第１実施形態に係るモータ制御システムの全体構成図。 ＩＧＢＴ及びＭＯＳＦＥＴの電流電圧特性を示す図。 駆動回路の構成を示す図。 ＩＧＢＴ及びＭＯＳＦＥＴのオン状態への切替手法を示すタイムチャート。 ＩＧＢＴ及びＭＯＳＦＥＴの駆動状態の推移を示すタイムチャート。 ＩＧＢＴ及びＭＯＳＦＥＴのオフ状態への切替手法を示すタイムチャート。 損失低減効果を示す図。 第２実施形態に係る駆動回路の構成を示す図。 第３実施形態に係る駆動回路の構成を示す図。 第４実施形態に係る駆動回路の構成を示す図。 可変抵抗の構成を示す図。 ゲート抵抗値の設定手法を示す図。 各電流領域を示す図。 第５実施形態に係る駆動回路の構成を示す図。 定電流駆動時のゲート電圧及び充放電電流の推移を示すタイムチャート。 定電圧駆動時のゲート電圧及び充放電電流の推移を示すタイムチャート。 第６実施形態に係る駆動回路の構成を示す図。 オフ保持動作を説明するためのタイムチャート。 第７実施形態に係る駆動回路の構成を示す図。 オン指令時の異常判定処理の手順を示すフローチャート。 オン指令時の監視電圧と異常発生態様との関係を示す図。 オフ指令時の異常判定処理の手順を示すフローチャート。 オフ指令時の監視電圧と異常発生態様との関係を示す図。 第８実施形態に係る駆動回路の構成を示す図。 ＭＯＳＦＥＴの過熱保護処理の手順を示すフローチャート。 第９実施形態に係る駆動回路の構成を示す図。 ＩＧＢＴの過熱保護処理の手順を示すフローチャート。 第１０実施形態に係る駆動回路の構成を示す図。 ＩＧＢＴの寄生容量を示す図。 コレクタ及びエミッタ間電圧等の推移を示すタイムチャート。 ゲートコンデンサの充放電態様を示す図。 第１１実施形態に係る駆動回路の構成を示す図。 ＭＯＳＦＥＴの寄生容量及びゲートコンデンサの充放電態様を示す図。 自アーム及び対向アームのゲート電圧の推移を示すタイムチャート。 第１２実施形態に係る駆動回路の構成を示す図。 オフ保持処理中の共振経路を示す図。 第１３実施形態に係る駆動回路の構成を示す図。 充電処理中の共振経路を示す図。 第１４実施形態に係る駆動回路の構成を示す図。 還流電流の流通態様の一例を示す図。 還流電流の流通態様の一例を示す図。 同期整流時のスイッチの駆動態様を示すタイムチャート。 同期整流時のスイッチの駆動態様を示すタイムチャート。 第１５実施形態に係る駆動回路の構成を示す図。 電流均等化処理の手順を示すフローチャート。 第１６実施形態に係る駆動回路の構成を示す図。

（第１実施形態）
以下、本発明に係る駆動回路を車載モータ制御システムに適用した第１実施形態について、図面を参照しつつ説明する。

図１に示すように、制御システムは、バッテリ１０、インバータ２０、モータジェネレータ３０、及び制御装置４０を備えている。

モータジェネレータ３０は、車載主機であり、図示しない駆動輪と動力伝達可能とされている。モータジェネレータ３０は、インバータ２０を介してバッテリ１０に電気的に接続されている。本実施形態では、モータジェネレータ３０として、３相のものを用いている。モータジェネレータ３０としては、例えば、永久磁石同期モータを用いることができる。また、バッテリ１０は、例えば百Ｖ以上となる端子間電圧を有する蓄電池である。バッテリ１０としては、例えば、リチウムイオン蓄電池や、ニッケル水素蓄電池を用いることができる。なお、バッテリ１０には、コンデンサ１１が並列接続されている。

インバータ２０は、各スイッチ部を備えている。詳しくは、インバータ２０は、Ｕ相上アームスイッチ部２０ＵＨとＵ相下アームスイッチ部２０ＵＬとの直列接続体を備えている。Ｕ相上アームスイッチ部２０ＵＨは、Ｕ相第１上アームスイッチング素子ＳＵＨＡと、Ｕ相第２上アームスイッチング素子ＳＵＨＢとの並列接続体を備えている。Ｕ相下アームスイッチ部２０ＵＬは、Ｕ相第１下アームスイッチング素子ＳＵＬＡと、Ｕ相第２下アームスイッチング素子ＳＵＬＢとの並列接続体を備えている。Ｕ相第１上アームスイッチング素子ＳＵＨＡ及びＵ相第２上アームスイッチング素子ＳＵＨＢのそれぞれの出力端子には、Ｕ相第１下アームスイッチング素子ＳＵＬＡ及びＵ相第２下アームスイッチング素子ＳＵＬＢのそれぞれの入力端子が接続されている。

インバータ２０は、Ｖ相上アームスイッチ部２０ＶＨと、Ｖ相下アームスイッチ部２０ＶＬとの直列接続体を備えている。Ｖ相上アームスイッチ部２０ＶＨは、Ｖ相第１上アームスイッチング素子ＳＶＨＡと、Ｖ相第２上アームスイッチング素子ＳＶＨＢとの並列接続体を備えている。Ｖ相下アームスイッチ部２０ＶＬは、Ｖ相第１下アームスイッチング素子ＳＶＬＡと、Ｖ相第２下アームスイッチング素子ＳＶＬＢとの並列接続体を備えている。

インバータ２０は、Ｗ相上アームスイッチ部２０ＷＨと、Ｗ相下アームスイッチ部２０ＷＬとの直列接続体を備えている。Ｗ相上アームスイッチ部２０ＷＨは、Ｗ相第１上アームスイッチング素子ＳＷＨＡと、Ｗ相第２上アームスイッチング素子ＳＷＨＢとの並列接続体を備えている。Ｗ相下アームスイッチ部２０ＷＬは、Ｗ相第１下アームスイッチング素子ＳＷＬＡと、Ｗ相第２下アームスイッチング素子ＳＷＬＢとの並列接続体を備えている。

本実施形態では、各第１スイッチング素子ＳＵＨＡ，ＳＵＬＡ，ＳＶＨＡ，ＳＶＬＡ，ＳＷＨＡ，ＳＷＬＡとして、ＳｉデバイスとしてのＩＧＢＴを用いている。このため、各第１スイッチング素子において、出力端子はエミッタであり、入力端子はコレクタである。また本実施形態では、各第２スイッチング素子ＳＵＨＢ，ＳＵＬＢ，ＳＶＨＢ，ＳＶＬＢ，ＳＷＨＢ，ＳＷＬＢとして、ＳｉＣデバイスとしてのＮチャネルＭＯＳＦＥＴを用いている。このため、各第２スイッチング素子において、出力端子はソースであり、入力端子はドレインである。

なお、各第１スイッチング素子ＳＵＨＡ，ＳＵＬＡ，ＳＶＨＡ，ＳＶＬＡ，ＳＷＨＡ，ＳＷＬＡには、フリーホイールダイオードが逆並列に接続されている。また、各第２スイッチング素子ＳＵＨＢ，ＳＵＬＢ，ＳＶＨＢ，ＳＶＬＢ，ＳＷＨＢ，ＳＷＬＢには、寄生ダイオードが形成されている。ちなみに、各第２スイッチング素子にフリーホイールダイオードを逆並列に接続してもよい。

本実施形態において、各スイッチ部をＩＧＢＴ及びＭＯＳＦＥＴの並列接続体にて構成した理由は、小電流領域においてオン抵抗が低いＭＯＳＦＥＴに電流を流通させることにより、小電流領域における損失を低減するためである。以下、図２（ａ）を用いて説明する。なお図２（ａ）において、一点鎖線は、ＭＯＳＦＥＴのソース及びドレイン間電圧Ｖｄｓとドレイン電流Ｉｄとの電圧電流特性を示し、破線は、ＩＧＢＴのコレクタ及びエミッタ間電圧Ｖｃｅとコレクタ電流Ｉｃとの電圧電流特性を示す。また、実線は、ＩＧＢＴ及びＭＯＳＦＥＴを並列で使用した場合の電圧電流特性を示す。

図２（ａ）に示すように、電流が所定電流Ｉｔｈよりも小さい小電流領域においては、ドレイン電流Ｉｄに対するドレイン及びソース間電圧Ｖｄｓが、コレクタ電流Ｉｃに対するコレクタ及びエミッタ間電圧Ｖｃｅよりも低い。すなわち、小電流領域においては、ＭＯＳＦＥＴのオン抵抗がＩＧＢＴのオン抵抗よりも小さい。このため、小電流領域においては、互いに並列接続されたＭＯＳＦＥＴ及びＩＧＢＴのうち、ＭＯＳＦＥＴの方に電流が多く流れることとなる。一方、電流が所定電流Ｉｔｈよりも大きい大電流領域においては、コレクタ電流Ｉｃに対するコレクタ及びエミッタ間電圧Ｖｃｅがドレイン電流Ｉｄに対するドレイン及びソース間電圧Ｖｄｓよりも低い。すなわち、大電流領域においては、ＩＧＢＴのオン抵抗がＭＯＳＦＥＴのオン抵抗よりも小さい。このため、大電流領域においては、互いに並列接続されたＭＯＳＦＥＴ及びＩＧＢＴのうち、ＩＧＢＴの方に電流が多く流れることとなる。

また本実施形態において、各第１スイッチング素子ＳＵＨＡ，ＳＵＬＡ，ＳＶＨＡ，ＳＶＬＡ，ＳＷＨＡ，ＳＷＬＡに流通可能なコレクタ電流Ｉｃの最大値は、各第２スイッチング素子ＳＵＨＢ，ＳＵＬＢ，ＳＶＨＢ，ＳＶＬＢ，ＳＷＨＢ，ＳＷＬＢに流通可能なドレイン電流Ｉｄの最大値よりも大きく設定されている。

なお、図２（ｂ）に、ＭＯＳＦＥＴのゲート電圧を図２（ａ）の場合のゲート電圧よりも低くした場合の電圧電流特性を示す。ゲート電圧が低くなると、ＭＯＳＦＥＴの飽和電流が小さくなるため、小電流領域と大電流領域とを分ける上記所定電流Ｉｔｈが小さくなる。その結果、ＭＯＳＦＥＴに多く電流が流れる電流領域ＲＳが狭くなる。

先の図１の説明に戻り、Ｕ相上アームスイッチ部２０ＵＨとＵ相下アームスイッチ部２０ＵＬとの接続点には、モータジェネレータ３０のＵ相巻線３０Ｕの第１端が接続されている。Ｖ相上アームスイッチ部２０ＶＨとＶ相下アームスイッチ部２０ＶＬとの接続点には、モータジェネレータ３０のＶ相巻線３０Ｖの第１端が接続されている。Ｗ相上アームスイッチ部２０ＷＨとＷ相下アームスイッチ部２０ＷＬとの接続点には、モータジェネレータ３０のＷ相巻線３０Ｗの第１端が接続されている。各相巻線３０Ｕ，３０Ｖ，３０Ｗの第２端は、中性点で接続されている。

制御装置４０は、モータジェネレータ３０の制御量をその指令値に制御すべく、インバータ２０を駆動する。制御量は、例えばトルクである。制御装置４０は、インバータ２０の各スイッチング素子ＳＵＨＡ，ＳＵＨＢ，ＳＵＬＡ，ＳＵＬＢ，ＳＶＨＡ，ＳＶＨＢ，ＳＶＬＡ，ＳＶＬＢ，ＳＷＨＡ，ＳＷＨＢ，ＳＷＬＡ，ＳＷＬＢをオンオフ駆動すべく、各スイッチ部に対応する駆動信号を、各スイッチ部に対して個別に設けられた駆動回路Ｄｒに対して出力する。制御装置４０は、例えば、電気角で互いに位相が１２０°ずれた３相指令電圧と三角波等のキャリア信号との大小比較に基づくＰＷＭ処理により、各駆動回路Ｄｒに対応する駆動信号を生成する。駆動信号は、各スイッチング素子のオン状態への切り替えを指示するオン指令と、オフ状態への切り替えを指示するオフ指令とのいずれかをとる。本実施形態では、オン指令が論理Ｈの信号で表され、オフ指令が論理Ｌの信号で表される。上アーム側の駆動信号と、対応する下アーム側の駆動信号とは、互いに相補的な信号となっている。このため、上アームスイッチング素子と、対応する下アームスイッチング素子とは、交互にオン状態とされる。

続いて、図３を用いて、駆動回路Ｄｒの構成について説明する。本実施形態における各スイッチ部に対応する各駆動回路Ｄｒは、基本的には同じ構成である。このため、以降、Ｕ相上アームスイッチ部２０ＵＨに対応する駆動回路Ｄｒを例に説明する。

図示されるように、駆動回路Ｄｒには、定電圧電源５０から電力が供給される。本実施形態では、定電圧電源５０の出力電圧をＶＨと表記する。本実施形態において、定電圧電源５０の出力電圧ＶＨは２５Ｖに設定されている。定電圧電源５０は、例えば、トランス等を備える絶縁電源にて構成されている。

Ｕ相第１上アームスイッチング素子ＳＵＨＡを駆動する構成について説明する。定電圧電源５０には、第１充電用スイッチング素子６０を介して第１ゲート抵抗体６１の第１端が接続されている。本実施形態では、第１充電用スイッチング素子６０としてＰチャネルＭＯＳＦＥＴを用いている。第１ゲート抵抗体６１の第２端には、Ｕ相第１上アームスイッチング素子ＳＵＨＡの開閉制御端子としてのゲートが接続されている。

第１充電用スイッチング素子６０のゲートには、第１オペアンプ６２の出力端子が接続されている。第１オペアンプ６２の反転入力端子には、第１電源６３の正極が接続されている。第１電源６３の負極には、Ｕ相第１上アームスイッチング素子ＳＵＨＡのエミッタが接続されている。

第１オペアンプ６２の非反転入力端子には、第１スイッチ６４を介して、第２電源６５の正極と、第１抵抗体６６ａ及び第２抵抗体６６ｂの接続点とのいずれかが選択的に接続される。第２電源６５の負極には、Ｕ相第１上アームスイッチング素子ＳＵＨＡのエミッタが接続されている。

第１ゲート抵抗体６１の第１端には、第１放電用スイッチング素子６７を介して基準電位端子に接続されている。本実施形態では、第１放電用スイッチング素子６７としてＮチャネルＭＯＳＦＥＴを用いている。

続いて、Ｕ相第２上アームスイッチング素子ＳＵＨＢを駆動する構成について説明する。定電圧電源５０には、第２充電用スイッチング素子７０を介して第２ゲート抵抗体７１の第１端が接続されている。本実施形態では、第２充電用スイッチング素子７０としてＰチャネルＭＯＳＦＥＴを用いている。第２ゲート抵抗体７１の第２端には、Ｕ相第２上アームスイッチング素子ＳＵＨＢの開閉制御端子としてのゲートが接続されている。なお本実施形態において、第１ゲート抵抗体６１及び第２ゲート抵抗体７１が速度調整部に相当する。

第２充電用スイッチング素子７０のゲートには、第２オペアンプ７２の出力端子が接続されている。第２オペアンプ７２の反転入力端子には、第３電源７３の正極が接続されている。第３電源７３の負極には、Ｕ相第２上アームスイッチング素子ＳＵＨＢのソースが接続されている。

第２オペアンプ７２の非反転入力端子には、第２スイッチ７４を介して、第４電源７５の正極と、第３抵抗体７６ａ及び第４抵抗体７６ｂの接続点とのいずれかが選択的に接続される。第４電源７５の負極には、Ｕ相第２上アームスイッチング素子ＳＵＨＢのソースが接続されている。

第２ゲート抵抗体７１の第１端には、バイアス用電源７８の負極が接続されている。本実施形態では、バイアス用電源７８の出力電圧をＶｂと表記する。本実施形態において、バイアス用電源７８の出力電圧Ｖｂは４Ｖに設定されている。バイアス用電源７８の正極には、第２放電用スイッチング素子７７を介してＵ相第２上アームスイッチング素子ＳＵＨＢのソースに接続されている。本実施形態では、第２放電用スイッチング素子７７としてＮチャネルＭＯＳＦＥＴを用いている。

駆動回路Ｄｒは、制御部としての駆動制御部８０を備えている。駆動制御部８０には、フォトカプラ等の絶縁素子を介して、制御装置４０から駆動信号が入力される。駆動制御部８０は、駆動信号がオン指令であると判定した場合、充電処理により、Ｕ相第１上アームスイッチング素子ＳＵＨＡ及びＵ相第２上アームスイッチング素子ＳＵＨＢをオン状態に切り替える。駆動制御部８０は、駆動信号がオフ指令であると判定した場合、放電処理により、Ｕ相第１上アームスイッチング素子ＳＵＨＡ及びＵ相第２上アームスイッチング素子ＳＵＨＢをオフ状態に切り替える。以下、充電処理及び放電処理について説明する。

まず、図４を用いて、充電処理について説明する。ここで、図４（ａ）は駆動制御部８０に入力される駆動信号の推移を示し、図４（ｂ）は第１スイッチ６４の駆動状態の推移を示し、図４（ｃ）は第２スイッチ７４の駆動状態の推移を示す。図４（ｄ）はＵ相第１上アームスイッチング素子ＳＵＨＡの駆動状態の推移を示し、図４（ｅ）はＵ相第２上アームスイッチング素子ＳＵＨＢの駆動状態の推移を示す。なお、充電処理中においては、第１放電用スイッチング素子６７及び第２放電用スイッチング素子７７がオフ状態に維持される。

図示されるように、駆動制御部８０は、駆動信号がオフ指令からオン指令に切り替わったと判定した場合、第１オペアンプ６２の非反転入力端子と第１抵抗体６６ａ及び第２抵抗体６６ｂの接続点とが接続されるように第１スイッチ６４を駆動する。これにより、第１抵抗体６６ａ及び第２抵抗体６６ｂの接続点のエミッタに対する電位差が、第１電源６３の出力電圧Ｖ１にフィードバック制御されるように第１充電用スイッチング素子６０が駆動される。本実施形態では、第１充電用スイッチング素子６０のドレイン側の電圧である第１フィードバック電圧Ｖｏｕｔ１が定電圧電源５０の出力電圧ＶＨよりも低い１５Ｖとなるように、第１電源６３の出力電圧Ｖ１が設定されている。すなわち、定電圧電源５０の出力電圧ＶＨが降圧されてＵ相第１上アームスイッチング素子ＳＵＨＡのゲートに印加される。これにより、Ｕ相第１上アームスイッチング素子ＳＵＨＡのゲート電圧が上昇し始める。

その後、駆動制御部８０は、第２オペアンプ７２の非反転入力端子と第３抵抗体７６ａ及び第４抵抗体７６ｂの接続点とが接続されるように第２スイッチ７４を駆動する。これにより、第３抵抗体７６ａ及び第４抵抗体７６ｂの接続点のソースに対する電位差が、第３電源７３の出力電圧Ｖ３にフィードバック制御されるように第２充電用スイッチング素子７０が駆動される。本実施形態では、第２充電用スイッチング素子７０のドレイン側の電圧である第２フィードバック電圧Ｖｏｕｔ２が定電圧電源５０の出力電圧ＶＨよりも低くてかつ第１フィードバック電圧Ｖｏｕｔ１よりも高い２０Ｖとなるように、第３電源７３の出力電圧Ｖ３が設定されている。すなわち、定電圧電源５０の出力電圧ＶＨが降圧されてＵ相第２上アームスイッチング素子ＳＵＨＢのゲートに印加される。これにより、Ｕ相第２上アームスイッチング素子ＳＵＨＢのゲート電圧が上昇し始める。

このように本実施形態では、ＩＧＢＴであるＵ相第１上アームスイッチング素子ＳＵＨＡのオン駆動を先に開始し、その後、ＭＯＳＦＥＴであるＵ相第２上アームスイッチング素子ＳＵＨＢのオン駆動を開始する。これは、Ｕ相第２上アームスイッチング素子ＳＵＨＢよりもＵ相第１上アームスイッチング素子ＳＵＨＡを先にオン状態に切り替えるためである。つまり、図５に示すように、ＩＧＢＴをオン状態及びオフ状態のうち一方の状態から他方の状態に切り替える閾値電圧である第１閾値電圧Ｖｔｈ１は、ＭＯＳＦＥＴをオン状態及びオフ状態のうち一方の状態から他方の状態に切り替える閾値電圧である第２閾値電圧Ｖｔｈ２よりも高い。このため、ＩＧＢＴのターンオン時間Ｔｏｎ１はＭＯＳＦＥＴのターンオン時間Ｔｏｎ２よりも長くなる。したがって、ＩＧＢＴ及びＭＯＳＦＥＴのオン駆動を同時に始めると、ＭＯＳＦＥＴがＩＧＢＴよりも先にオン状態に切り替えられてしまう。このため、ＩＧＢＴであるＵ相第１上アームスイッチング素子ＳＵＨＡのオン駆動を先に開始し、その後、ＭＯＳＦＥＴであるＵ相第２上アームスイッチング素子ＳＵＨＢのオン駆動を開始する。

なお、駆動制御部８０は、第１フィードバック電圧Ｖｏｕｔ１を監視する機能を有している。また、第２電源６５の出力電圧Ｖ２は、第１電源６３の出力電圧Ｖ１よりも高く設定されている。駆動制御部８０は、第１フィードバック電圧Ｖｏｕｔ１が２０Ｖになったと判定した場合、第１オペアンプ６２の非反転入力端子と第２電源６５の正極とが接続されるように第１スイッチ６４を駆動する。これにより、第１充電用スイッチング素子６０がオフ状態とされる。

また、駆動制御部８０は、第２フィードバック電圧Ｖｏｕｔ２を監視する機能を有している。また、第４電源７５の出力電圧Ｖ４は、第３電源７３の出力電圧Ｖ３よりも高く設定されている。駆動制御部８０は、第２フィードバック電圧Ｖｏｕｔ２が１５Ｖになったと判定した場合、第２オペアンプ７２の非反転入力端子と第４電源７５の正極とが接続されるように第２スイッチ７４を駆動する。これにより、第２充電用スイッチング素子７０がオフ状態とされる。

本実施形態では、第２ゲート抵抗体７１のゲート抵抗値Ｒｍｏｓが第１ゲート抵抗体６１のゲート抵抗値Ｒｉｇよりも小さく設定されている。この設定は、Ｕ相第２上アームスイッチング素子ＳＵＨＢのゲート電荷の充電速度をＵ相第１上アームスイッチング素子ＳＵＨＡのゲート電荷の充電速度よりも高くし、Ｕ相第２上アームスイッチング素子ＳＵＨＢのスイッチング損失を低減するためである。つまり、Ｕ相第１上アームスイッチング素子ＳＵＨＡが先にオン状態に切り替えられているため、Ｕ相上アームスイッチ部２０ＵＨには既に電流が流れている。この状態でＵ相第２上アームスイッチング素子ＳＵＨＢをオン状態に切り替えたとしても、Ｕ相第１上アームスイッチング素子ＳＵＨＡに流れていた電流がＵ相第２上アームスイッチング素子ＳＵＨＢに分流するだけであり、Ｕ相上アームスイッチ部２０ＵＨに流れる電流は変化しない。その結果、Ｕ相第２上アームスイッチング素子ＳＵＨＢがオン状態に切り替えられることに伴って大きなサージ電圧は発生しない。このため、Ｕ相第２上アームスイッチング素子ＳＵＨＢのゲート電荷の充電速度をＵ相第１上アームスイッチング素子ＳＵＨＡのゲート電荷の充電速度よりも高くできる。

続いて、図６を用いて、放電処理について説明する。ここで、図６（ａ），（ｄ），（ｅ）は先の図４（ａ），（ｄ），（ｅ）に対応しており、図６（ｂ）は第１放電用スイッチング素子６７の駆動状態の推移を示し、図６（ｃ）は第２放電用スイッチング素子７７の駆動状態の推移を示す。なお、放電処理中においては、第１オペアンプ６２の非反転入力端子と第２電源６５の正極とが接続されるように第１スイッチ６４が駆動され、第２オペアンプ７２の非反転入力端子と第４電源７５の正極とが接続されるように第２スイッチ７４が駆動される。

図示されるように、駆動制御部８０は、駆動信号がオン指令からオフ指令に切り替わったと判定した場合、第２放電用スイッチング素子７７をオフ状態からオン状態に切り替える。これにより、Ｕ相第２上アームスイッチング素子ＳＵＨＢのゲート電荷の放電が開始され、Ｕ相第２上アームスイッチング素子ＳＵＨＢのゲート電圧が低下し始める。

その後、駆動制御部８０は、第１放電用スイッチング素子６７をオフ状態からオン状態に切り替える。これにより、Ｕ相第１上アームスイッチング素子ＳＵＨＡのゲート電荷の放電が開始され、Ｕ相第１上アームスイッチング素子ＳＵＨＡのゲート電圧が低下し始める。

このように本実施形態では、ＭＯＳＦＥＴであるＵ相第２上アームスイッチング素子ＳＵＨＢのオフ駆動を先に開始し、その後、ＩＧＢＴであるＵ相第１上アームスイッチング素子ＳＵＨＡのオフ駆動を開始する。これは、Ｕ相第１上アームスイッチング素子ＳＵＨＡよりもＵ相第２上アームスイッチング素子ＳＵＨＢを先にオフ状態に切り替えるためである。つまり、図５に示すように、ＩＧＢＴの第１閾値電圧Ｖｔｈ１がＭＯＳＦＥＴの第２閾値電圧Ｖｔｈ２よりも高いため、ＩＧＢＴのターンオフ時間Ｔｏｆｆ１はＭＯＳＦＥＴのターンオフ時間Ｔｏｆｆ２よりも短い。したがって、ＩＧＢＴ及びＭＯＳＦＥＴのオフ駆動を同時に始めると、ＩＧＢＴがＭＯＳＦＥＴよりも先にオフ状態に切り替えられてしまう。このため、ＭＯＳＦＥＴであるＵ相第２上アームスイッチング素子ＳＵＨＢのオフ駆動を先に開始し、その後、ＩＧＢＴであるＵ相第１上アームスイッチング素子ＳＵＨＡのオフ駆動を開始する。

本実施形態では、上述したように、第２ゲート抵抗体７１のゲート抵抗値Ｒｍｏｓが第１ゲート抵抗体６１のゲート抵抗値Ｒｉｇよりも小さく設定されている。この設定は、Ｕ相第２上アームスイッチング素子ＳＵＨＢのゲート電荷の放電速度をＵ相第１上アームスイッチング素子ＳＵＨＡのゲート電荷の放電速度よりも高くし、Ｕ相第２上アームスイッチング素子ＳＵＨＢの導通損失及びスイッチング損失を低減するためである。つまり、Ｕ相第２上アームスイッチング素子ＳＵＨＢを先にオフ状態に切り替えたとしても、Ｕ相第２上アームスイッチング素子ＳＵＨＢに流れていた電流は、Ｕ相第１上アームスイッチング素子ＳＵＨＡに流れることとなる。このため、Ｕ相第２上アームスイッチング素子ＳＵＨＢのオフ状態への切り替えにより、Ｕ相上アームスイッチ部２０ＵＨにおける電流の流通は阻止されない。したがって、Ｕ相第２上アームスイッチング素子ＳＵＨＢがオフ状態に切り替えられることに伴って大きなサージ電圧は発生しない。このため、Ｕ相第２上アームスイッチング素子ＳＵＨＢのゲート電荷の放電速度をＵ相第１上アームスイッチング素子ＳＵＨＡのゲート電荷の放電速度よりも高くできる。

本実施形態では、ＩＧＢＴであるＵ相第１上アームスイッチング素子ＳＵＨＡを、ＭＯＳＦＥＴであるＵ相第２上アームスイッチング素子ＳＵＨＢよりも先にオン状態に切り替えた。これは、インバータ２０の信頼性の低下を回避するためである。

つまり、例えばＵ相第１下アームスイッチング素子ＳＵＬＡのショート異常が生じている状況下において、Ｕ相第２上アームスイッチング素子ＳＵＨＢをＵ相第１上アームスイッチング素子ＳＵＨＡよりも先にオン状態に切り替えると、短絡耐量が低いＵ相第２上アームスイッチング素子ＳＵＨＢに短絡電流が流れ、Ｕ相第２上アームスイッチング素子ＳＵＨＢの信頼性が低下してしまう。

これに対し、本実施形態では、Ｕ相第２上アームスイッチング素子ＳＵＨＢよりも先にＵ相第１上アームスイッチング素子ＳＵＨＡをオン状態に切り替える。この場合、Ｕ相第１上アームスイッチング素子ＳＵＨＡに短絡電流が流れるものの、ＩＧＢＴであるＵ相第１上アームスイッチング素子ＳＵＨＡの短絡耐量は、ＭＯＳＦＥＴであるＵ相第２上アームスイッチング素子ＳＵＨＢの短絡耐量よりも大きい。このため、短絡電流が流れ始めた後、Ｕ相第２上アームスイッチング素子ＳＵＨＢがオン状態に切り替えられる前に、各スイッチング素子ＳＵＨＡ〜ＳＷＬＢを強制的にオフ状態に切り替える過電流保護を実施できれば、Ｕ相第１上アームスイッチング素子ＳＵＨＡに加えて、Ｕ相第２上アームスイッチング素子ＳＵＨＢの信頼性の低下を回避できる。

本実施形態では、Ｕ相第２上アームスイッチング素子ＳＵＨＢをオフ状態に切り替えた後、Ｕ相第１上アームスイッチング素子ＳＵＨＡをオフ状態に切り替えた。これは、インバータ２０の信頼性の低下を回避するためである。

つまり、大電流領域においては、Ｕ相第１上アームスイッチング素子ＳＵＨＡを先にオフ状態に切り替えてしまうと、Ｕ相第１上アームスイッチング素子ＳＵＨＡに流れていた電流の全てを、流通可能な最大電流値が小さいＵ相第２上アームスイッチング素子ＳＵＨＢに流すことができず、その結果大きなサージ電圧が発生してしまう。その後、Ｕ相第２上アームスイッチング素子ＳＵＨＢがオフ状態に切り替えられると、大きなサージ電圧がさらに発生する。

これに対し、本実施形態では、流通可能な最大電流値がＵ相第１上アームスイッチング素子ＳＵＨＡよりも小さいＵ相第２上アームスイッチング素子ＳＵＨＢを先にオフ状態に切り替える。このため、Ｕ相第２上アームスイッチング素子ＳＵＨＢに流れていた電流をＵ相第１上アームスイッチング素子ＳＵＨＡに流すことができる。これにより、Ｕ相第２上アームスイッチング素子ＳＵＨＢのオフ状態への切り替えに伴う大きなサージ電圧は発生しない。したがって、インバータ２０の信頼性の低下を回避できる。

本実施形態では、Ｕ相第１上アームスイッチング素子ＳＵＨＡのゲート電圧と、Ｕ相第２上アームスイッチング素子ＳＵＨＢのゲート電圧とを個別に設定可能な構成とした。そして、Ｕ相第２上アームスイッチング素子ＳＵＨＢのゲート電圧を、Ｕ相第１上アームスイッチング素子ＳＵＨＡのゲート電圧よりも高く設定した。ゲート電圧を高くすることにより、図７に示すように、オン状態とされている場合のドレイン及びソース間電圧Ｖｄｓを低減でき、Ｕ相第２上アームスイッチング素子ＳＵＨＢの導通損失の低減効果を高めることができる。

本実施形態では、バイアス用電源７８を備えることにより、ＭＯＳＦＥＴであるＵ相第２上アームスイッチング素子ＳＵＨＢのゲート電荷の放電先の電位を、ＩＧＢＴであるＵ相第１上アームスイッチング素子ＳＵＨＡのゲート電荷の放電先の電位よりも低くした。特に本実施形態では、Ｕ相第２上アームスイッチング素子ＳＵＨＢのゲート電荷の放電先の電位を、Ｕ相第２上アームスイッチング素子ＳＵＨＢのソース電位に対して負の電位とした。ＭＯＳＦＥＴであるＵ相第２上アームスイッチング素子ＳＵＨＢの第２閾値電圧Ｖｔｈ２は、ＩＧＢＴであるＵ相第１上アームスイッチング素子ＳＵＨＡの第１閾値電圧Ｖｔｈ１よりも低い。このため、Ｕ相第２上アームスイッチング素子ＳＵＨＢのゲートにノイズが混入すること等に起因して、Ｕ相第２上アームスイッチング素子ＳＵＨＢが誤ってオン状態に切り替えられる懸念が大きい。Ｕ相第２上アームスイッチング素子ＳＵＨＢのゲート電荷の放電先の電位を負の電位とすることにより、Ｕ相第２上アームスイッチング素子ＳＵＨＢが誤ってオン状態に切り替えられることを回避できる。

（第２実施形態）
以下、第２実施形態について、上記第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図８に示すように、駆動回路Ｄｒにフィルタが備えられている。なお図８において、先の図３に示した構成と同一の構成については、便宜上、同一の符号を付している。

図示されるように、駆動回路Ｄｒは、第１フィルタ８１及び第２フィルタ８２を備えている。本実施形態では、第１フィルタ８１及び第２フィルタ８２がローパスフィルタで構成されている。第１フィルタ８１は、駆動制御部８０から出力された駆動信号に対応する電圧値にローパスフィルタ処理を施して第１スイッチ６４に対して出力する。第２フィルタ８２は、駆動制御部８０から出力された駆動信号に対応する電圧値にローパスフィルタ処理を施して第２スイッチ７４に対して出力する。

駆動制御部８０から出力される駆動信号が論理Ｌのオフ指令から論理Ｈのオン指令に切り替えられると、第１フィルタ８１及び第２フィルタ８２のそれぞれから出力される駆動信号を表す電圧値が徐々に上昇することとなる。第１スイッチ６４は、第１フィルタ８１から出力される電圧値が所定の第１閾値を超えた場合に、第１オペアンプ６２の非反転入力端子と第１抵抗体６６ａ及び第２抵抗体６６ｂの接続点とを接続するように駆動される。第２スイッチ７４は、第２フィルタ８２から出力される電圧値が所定の第１閾値を超えた場合に、第２オペアンプ７２の非反転入力端子と第３抵抗体７６ａ及び第４抵抗体７６ｂの接続点とを接続するように駆動される。

ここで本実施形態では、第１フィルタ８１の時定数が、第２フィルタ８２の時定数よりも短く設定されている。このため、第１フィルタ８１から出力される電圧値は、第２フィルタ８２から出力される電圧値よりも先に第１閾値を超える。これにより、第１オペアンプ６２の非反転入力端子と第１抵抗体６６ａ及び第２抵抗体６６ｂの接続点との接続が、第２オペアンプ７２の非反転入力端子と第３抵抗体７６ａ及び第４抵抗体７６ｂの接続点との接続よりも先に実施される。すなわち、Ｕ相第１上アームスイッチング素子ＳＵＨＡのオン駆動が先に開始され、その後、Ｕ相第２上アームスイッチング素子ＳＵＨＢのオン駆動が開始される。

駆動回路Ｄｒは、第３フィルタ８３及び第４フィルタ８４を備えている。本実施形態では、第３フィルタ８３及び第４フィルタ８４がローパスフィルタで構成されている。第３フィルタ８３は、駆動制御部８０から出力された駆動信号に対応する電圧値にローパスフィルタ処理を施して第２放電用スイッチング素子７７のゲートに対して出力する。第４フィルタ８４は、駆動制御部８０から出力された駆動信号に対応する電圧値にローパスフィルタ処理を施して第１放電用スイッチング素子６７のゲートに対して出力する。

駆動制御部８０から出力される駆動信号が論理Ｈのオン指令から論理Ｌのオフ指令に切り替えられると、第３フィルタ８３及び第４フィルタ８４のそれぞれから出力される駆動信号を表す電圧値が徐々に下降することとなる。第２放電用スイッチング素子７７は、第３フィルタ８３から出力される電圧値が、第１閾値よりも小さい所定の第２閾値を下回った場合にオン状態に切り替えられる。第１放電用スイッチング素子６７は、第４フィルタ８４から出力される電圧値が第２閾値を下回った場合にオン状態に切り替えられる。

ここで本実施形態では、第３フィルタ８３の時定数が、第４フィルタ８４の時定数よりも短く設定されている。このため、第３フィルタ８３から出力される電圧値は、第４フィルタ８４から出力される電圧値よりも先に第２閾値を下回る。これにより、第２放電用スイッチング素子７７が第１放電用スイッチング素子６７よりも先にオン状態に切り替えられる。すなわち、Ｕ相第２上アームスイッチング素子ＳＵＨＢのオフ駆動が先に開始され、その後、Ｕ相第１上アームスイッチング素子ＳＵＨＡのオフ駆動が開始される。

以上説明した本実施形態によっても、上記第１実施形態と同様の効果を得ることができる。

（第３実施形態）
以下、第３実施形態について、上記第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図９に示すように、定電圧電源５０ａの出力電圧をＵ相第２上アームスイッチング素子ＳＵＨＢのゲートに直接印加する構成とする。なお図９において、先の図３に示した構成と同一の構成については、便宜上、同一の符号を付している。

本実施形態において、定電圧電源５０ａの出力電圧ＶＨａは、上記第１実施形態の定電圧電源５０の出力電圧ＶＨよりも低い２０Ｖに設定されている。この設定は、定電圧電源５０ａの出力電圧を、Ｕ相第２上アームスイッチング素子ＳＵＨＢの駆動電圧に合わせるためである。定電圧電源５０ａには、第２充電用スイッチング素子７０のソースが接続されている。第２充電用スイッチング素子７０のドレインには、第２ゲート抵抗体７１の第１端が接続されている。

以上説明した本実施形態では、駆動回路Ｄｒの構成を簡易にすることができる。

（第４実施形態）
以下、第４実施形態について、上記第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、インバータ２０を構成するスイッチング素子に流れる電流の大小に応じて、上，下アームスイッチング素子のうち駆動対象とするスイッチング素子を切り替える。

図１０に、本実施形態に係る駆動回路Ｄｒを示す。なお図１０において、先の図３に示した構成と同一の構成については、便宜上、同一の符号を付している。

図示されるように、第１ゲート抵抗体６１ａ及び第２ゲート抵抗体７１ａのそれぞれは、その抵抗値が可変とされている。本実施形態では、第１ゲート抵抗体６１ａ及び第２ゲート抵抗体７１ａのそれぞれは、その抵抗値が２段階に設定可能とされている。

制御システムは、Ｕ相上アームスイッチ部２０ＵＨに流れる電流を検出する電流検出部９０を備えている。電流検出部９０としては、例えば、Ｕ相第１，第２上アームスイッチング素子ＳＵＨＡ，ＳＵＨＢに設けられたセンス端子と、センス端子に第１端が接続されてかつ第２端がＵ相第１，第２上アームスイッチング素子ＳＵＨＡ，ＳＵＨＢのエミッタ，ソースに接続されたセンス抵抗体とを備える構成を採用できる。ここでセンス端子は、Ｕ相第１上アームスイッチング素子ＳＵＨＡを例にして説明すると、Ｕ相第１上アームスイッチング素子ＳＵＨＡに流れるコレクタ電流に応じた微小電流を出力する端子である。電流検出部９０の検出値は、駆動制御部８０に入力される。

駆動制御部８０は、電流検出部９０により検出された電流に応じて、Ｕ相第１上アームスイッチング素子ＳＵＨＡ及びＵ相第２上アームスイッチング素子ＳＵＨＢの中から駆動対象とするスイッチング素子を選択する。

まず、図１１（ａ）を用いて、充電処理について説明する。駆動制御部８０は、検出電流が小電流領域にあると判定した場合、ＭＯＳＦＥＴであるＵ相第２上アームスイッチング素子ＳＵＨＢを駆動対象として選択し、ＩＧＢＴであるＵ相第１上アームスイッチング素子ＳＵＨＡをオフ状態に維持する。これは、本実施形態において第２駆動モードに相当する。駆動制御部８０は、検出電流が中電流領域にあると判定した場合、Ｕ相第１上アームスイッチング素子ＳＵＨＡ及びＵ相第２上アームスイッチング素子ＳＵＨＢの双方を駆動対象として選択する。これは、本実施形態において双方駆動モードに相当する。駆動制御部８０は、検出電流が大電流領域にあると判定した場合、Ｕ相第１上アームスイッチング素子ＳＵＨＡを駆動対象として選択し、Ｕ相第２上アームスイッチング素子ＳＵＨＢをオフ状態に維持する。これは、本実施形態において第１駆動モードに相当する。

ここで各電流領域を図１２に示す。小電流領域とは、０以上であって、かつ、ＩＧＢＴの電圧電流特性とＭＯＳＦＥＴの電圧電流特性とが交差する電流よりも小さい第１所定電流Ｉ１未満の領域である。中電流領域とは、第１所定電流Ｉ１以上であって、かつ、上記交差する電流よりも大きい第２所定電流Ｉ２未満の領域である。大電流領域とは、第２所定電流Ｉ２以上の領域である。本実施形態において、小電流領域及び大電流領域の間に中電流領域を設定した理由は、Ｕ相上アームスイッチ部２０ＵＨの損失の増加を抑制するためである。

つまり、損失を低減するためには、ＩＧＢＴの電圧電流特性とＭＯＳＦＥＴの電圧電流特性との交差点を境界として、ＩＧＢＴであるＵ相第１上アームスイッチング素子ＳＵＨＡ、及びＭＯＳＦＥＴであるＵ相第２上アームスイッチング素子ＳＵＨＢのいずれかを駆動対象として選択することが要求される。ただし、電流検出部９０の電流検出誤差等に起因して、ＩＧＢＴを駆動対象として選択すべき電流領域においてＭＯＳＦＥＴが駆動対象として選択されたり、ＭＯＳＦＥＴを駆動対象として選択すべき電流領域においてＩＧＢＴが駆動対象として選択されたりし得る。この場合、損失が増加してしまうこととなる。この問題に対処するための電流領域として、ＩＧＢＴ及びＭＯＳＦＥＴの双方を駆動対象として選択する中電流領域を設定した。

本実施形態において、駆動制御部８０は、各電流領域に応じて、各ゲート抵抗体６１ａ，７１ａの抵抗値を可変設定する。詳しくは、図１１（ａ）に示すように、駆動制御部８０は、検出電流が小電流領域にあると判定した場合、第２ゲート抵抗体７１ａの抵抗値を第１オン抵抗値Ｒｏｎ１に設定する。駆動制御部８０は、検出電流が中電流領域にあると判定した場合、第２ゲート抵抗体７１ａの抵抗値を、第１オン抵抗値Ｒｏｎ１よりも小さい第２オン抵抗値Ｒｏｎ２に設定する。

ここで、第１オン抵抗値Ｒｏｎ１を第２オン抵抗値Ｒｏｎ２よりも大きく設定するのは、大きなサージ電圧の発生を抑制するためである。つまり、小電流領域においては、駆動対象がＵ相第２上アームスイッチング素子ＳＵＨＢのみとなる。このため、Ｕ相第２上アームスイッチング素子ＳＵＨＢのオン状態への切り替えに伴いサージ電圧が発生する。このサージ電圧の大きさを低減するために、第１オン抵抗値Ｒｏｎ１を第２オン抵抗値Ｒｏｎ２よりも大きく設定する。

駆動制御部８０は、検出電流が中電流領域にあると判定した場合、第１ゲート抵抗体６１ａの抵抗値を、第２オン抵抗値Ｒｏｎ２よりも大きい第３オン抵抗値Ｒｏｎ３に設定する。ここで、第３オン抵抗値Ｒｏｎ３を第２オン抵抗値Ｒｏｎ２よりも大きくするのは、Ｕ相第１上アームスイッチング素子ＳＵＨＡのオン状態の切り替えに伴い大きなサージ電圧が発生することを回避するためである。

駆動制御部８０は、検出電流が大電流領域にあると判定した場合、第１ゲート抵抗体６１ａの抵抗値を、第３オン抵抗値Ｒｏｎ３よりも大きい第４オン抵抗値Ｒｏｎ４に設定する。ここで、第４オン抵抗値Ｒｏｎ４を第３オン抵抗値Ｒｏｎ３よりも大きく設定するのは、大きなサージ電圧の発生を抑制するためである。つまり、大電流領域においては、中電流領域よりもオン状態への切り替えに伴い発生するサージ電圧が大きい。このため、サージ電圧の大きさを低減すべく、第４オン抵抗値Ｒｏｎ４を第３オン抵抗値Ｒｏｎ３よりも大きく設定する。

続いて、図１１（ｂ）を用いて、放電処理について説明する。放電処理時において、Ｕ相第１上アームスイッチング素子ＳＵＨＡ及びＵ相第２上アームスイッチング素子ＳＵＨＢの中から各電流領域に応じた駆動対象を選択する手法は、充電処理時と同様である。

本実施形態において、駆動制御部８０は、各電流領域に応じて、各ゲート抵抗体６１ａ，７１ａの抵抗値を可変設定する。詳しくは、図１１（ｂ）に示すように、駆動制御部８０は、検出電流が小電流領域にあると判定した場合、第２ゲート抵抗体７１ａの抵抗値を第１オフ抵抗値Ｒｏｆｆ１に設定する。駆動制御部８０は、検出電流が中電流領域にあると判定した場合、第２ゲート抵抗体７１ａの抵抗値を、第１オフ抵抗値Ｒｏｆｆ１よりも小さい第２オフ抵抗値Ｒｏｆｆ２に設定する。この設定により、大きなサージ電圧の発生を抑制できる。

駆動制御部８０は、検出電流が中電流領域にあると判定した場合、第１ゲート抵抗体６１ａの抵抗値を、第２オフ抵抗値Ｒｏｆｆ２よりも大きい第３オフ抵抗値Ｒｏｆｆ３に設定する。この設定により、Ｕ相第１上アームスイッチング素子ＳＵＨＡのオフ状態の切り替えに伴い大きなサージ電圧が発生することを回避できる。

駆動制御部８０は、検出電流が大電流領域にあると判定した場合、第１ゲート抵抗体６１ａの抵抗値を、第３オフ抵抗値Ｒｏｆｆ３よりも大きい第４オフ抵抗値Ｒｏｆｆ４に設定する。この設定により、大電流領域において大きなサージ電圧の発生を抑制できる。

ちなみに、抵抗値を２段階に設定可能な各ゲート抵抗体６１ａ，７１ａの構成としては、例えば図１３に示す構成を採用することができる。詳しくは、図１３（ａ）には、各ゲート抵抗体６１ａ，７１ａとして、第１切替抵抗体ＲＬ１及び切替スイッチＳＷの直列接続体に、第２切替抵抗体ＲＬ２が並列接続された構成を示す。この構成では、切替スイッチＳＷがオン状態とされることにより、各ゲート抵抗体６１ａ，７１ａの抵抗値が低抵抗値とされる。一方、切替スイッチＳＷがオフ状態とされることにより、各ゲート抵抗体６１ａ，７１ａの抵抗値が高抵抗値とされる。

また、図１３（ｂ）には、各ゲート抵抗体６１ａ，７１ａとして、第３切替抵抗体ＲＬ３及び第４切替抵抗体ＲＬ４の直列接続体と、第３切替抵抗体ＲＬ３に並列接続された切替スイッチＳＷとを備える構成を示す。この構成では、切替スイッチＳＷがオン状態とされることにより、各ゲート抵抗体６１ａ，７１ａの抵抗値が低抵抗値とされる。一方、切替スイッチＳＷがオフ状態とされることにより、各ゲート抵抗体６１ａ，７１ａの抵抗値が高抵抗値とされる。

（第５実施形態）
以下、第５実施形態について、上記第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図１４に示すように、定電圧駆動及び定電流駆動が可能な駆動回路Ｄｒを用いる。なお図１４において、先の図３に示した構成と同一の構成については、便宜上、同一の符号を付している。

図１４に示すように、定電圧電源５０には、充電用抵抗体１００を介して第１充電用スイッチング素子６０のソースが接続されている。充電用抵抗体１００及び第１充電用スイッチング素子６０の接続点には、充電用オペアンプ１０１の非反転入力端子が接続されている。充電用抵抗体１００の両端のうち定電圧電源５０側には、第１調整用抵抗体１０２及び第１定電流電源１０３を介してＵ相第１上アームスイッチング素子ＳＵＨＡのエミッタが接続されている。第１調整用抵抗体１０２及び第１定電流電源１０３の接続点には、充電用オペアンプ１０１の反転入力端子が接続されている。第１充電用スイッチング素子６０のドレインには、Ｕ相第１上アームスイッチング素子ＳＵＨＡのゲートが接続されている。

定電圧電源５０には、第２充電用スイッチング素子７０のソースが接続され、第２充電用スイッチング素子７０のドレインには、第２ゲート抵抗体７１の第１端が接続されている。

第１ゲート抵抗体６１の第１端には、放電用抵抗体１１０を介して第１放電用スイッチング素子６７のドレインが接続されている。放電用抵抗体１１０及び第１放電用スイッチング素子６７の接続点には、放電用オペアンプ１１１の非反転入力端子が接続されている。放電用抵抗体１１０の両端のうち第１ゲート抵抗体６１側には、第２調整用抵抗体１１２及び第２定電流電源１１３を介してＵ相第２上アームスイッチング素子ＳＵＨＢのソースが接続されている。第２調整用抵抗体１１２及び第２定電流電源１１３の接続点には、放電用オペアンプ１１１の反転入力端子が接続されている。

続いて、駆動制御部８０の処理について説明する。まず、充電処理について説明する。

駆動制御部８０は、駆動信号としてオン指令が入力されていると判定した場合、まず、充電用オペアンプ１０１に対してイネーブル信号を出力することで第１充電用スイッチング素子６０を駆動する。なお、駆動制御部８０は、オン指令が入力されていると判定した場合、放電用オペアンプ１１１に対してイネーブル信号を出力せず、また、第２放電用スイッチング素子７７をオフ状態に維持する。

充電用オペアンプ１０１にイネーブル信号が入力されることにより、充電用抵抗体１００及び第１充電用スイッチング素子６０の接続点の電位を、第１調整用抵抗体１０２及び第１定電流電源１０３の接続点の電位に保持することができ、図１５（ｂ）に示すように、ゲートの充電電流を一定値とする定電流制御を行うことができる。なお図１５（ａ）には、ゲート電圧Ｖｇｅの推移を示す。

その後、駆動制御部８０は、第２充電用スイッチング素子７０をオフ状態からオン状態に切り替え、Ｕ相第２上アームスイッチング素子ＳＵＨＢのゲートを定電圧制御により充電する。

このように、先にオン状態に切り替えられるＵ相第１上アームスイッチング素子ＳＵＨＡのゲートを定電流制御により充電し、後にオン状態に切り替えられるＵ相第２上アームスイッチング素子ＳＵＨＢのゲートを定電圧制御により充電する。これは、スイッチング損失を低減するためである。つまり、先にオン状態に切り替えられるＵ相第１上アームスイッチング素子ＳＵＨＡに定電流制御を適用することにより、スイッチング損失を低減できる。そして、その後オン状態に切り替えられるＵ相第２上アームスイッチング素子ＳＵＨＢに定電圧制御を適用することにより、ゲート電荷の充電速度を高めることができ、ターンオン時間を短縮できる。その結果、スイッチング損失を低減できる。

続いて、放電処理について説明する。駆動制御部８０は、駆動信号としてオフ指令が入力されていると判定した場合、まず、第２放電用スイッチング素子７７をオフ状態からオン状態に切り替え、Ｕ相第２上アームスイッチング素子ＳＵＨＢのゲートから定電圧制御により放電する。なお、駆動制御部８０は、オフ指令が入力されていると判定した場合、充電用オペアンプ１０１に対してイネーブル信号を出力せず、また、第２充電用スイッチング素子７０をオフ状態に維持する。

その後、駆動制御部８０は、放電用オペアンプ１１１に対してイネーブル信号を出力する。放電用オペアンプ１１１にイネーブル信号が入力されることにより、放電用抵抗体１１０及び第１放電用スイッチング素子６７の接続点の電位を、第２調整用抵抗体１１２及び第２定電流電源１１３の接続点の電位に保持することができ、ゲートの放電電流を一定値とする定電流制御を行うことができる。なお、図１６には、定電圧制御と定電流制御とを比較するために、Ｕ相第１上アームスイッチング素子ＳＵＨＡが定電圧制御で駆動される場合のゲート電圧Ｖｇｅ及び充放電電流Ｉｇの推移を示した。

このように、後にオフ状態に切り替えられるＵ相第１上アームスイッチング素子ＳＵＨＡのゲートを定電流制御により放電し、先にオフ状態に切り替えられるＵ相第２上アームスイッチング素子ＳＵＨＢのゲートを定電圧制御により放電する。これにより、充電処理時と同様に、スイッチング損失を低減することができる。

（第６実施形態）
以下、第６実施形態について、上記第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、駆動回路Ｄｒがオフ保持回路を備えている。

図１７に、本実施形態に係る駆動回路Ｄｒを示す。なお図１７において、先の図３に示した構成と同一の構成については、便宜上、同一の符号を付している。

図示されるように、定電圧電源５０には、第１充電用スイッチング素子６０を介して第１充電ゲート抵抗体６１ｂの第１端が接続されている。第１充電ゲート抵抗体６１ｂの第２端には、Ｕ相第１上アームスイッチング素子ＳＵＨＡのゲートが接続されている。

Ｕ相第１上アームスイッチング素子ＳＵＨＡのゲートには、放電ゲート抵抗体６１ｃの第１端が接続されている。放電ゲート抵抗体６１ｃの第２端には、第１放電用スイッチング素子６７を介してＵ相第１上アームスイッチング素子ＳＵＨＡのエミッタが接続されている。

Ｕ相第１上アームスイッチング素子ＳＵＨＡのゲートは、第１オフ保持スイッチング素子１２０を介してＵ相第１上アームスイッチング素子ＳＵＨＡのエミッタに短絡されている。本実施形態では、第１オフ保持スイッチング素子１２０として、ＮチャネルＭＯＳＦＥＴを用いている。

定電圧電源５０には、第２充電用スイッチング素子７０を介して第２充電ゲート抵抗体７１ｂの第１端が接続されている。第２充電ゲート抵抗体７１ｂの第２端には、Ｕ相第２上アームスイッチング素子ＳＵＨＢのゲートが接続されている。

Ｕ相第２上アームスイッチング素子ＳＵＨＢのゲートは、第２オフ保持スイッチング素子１３０を介してＵ相第２上アームスイッチング素子ＳＵＨＢのソースが短絡されている。本実施形態では、第２オフ保持スイッチング素子１３０として、ＮチャネルＭＯＳＦＥＴを用いている。

駆動制御部８０は、駆動信号としてオン指令が入力されていると判定した場合、まず、第１充電用スイッチング素子６０をオフ状態からオン状態に切り替え、その後、第２充電用スイッチング素子７０をオフ状態からオン状態に切り替える。なお、駆動制御部８０は、オン指令が入力されていると判定した場合、第１放電用スイッチング素子６７、第１オフ保持スイッチング素子１２０及び第２オフ保持スイッチング素子１３０をオフ状態に維持する。

駆動制御部８０は、駆動信号としてオフ指令が入力されていると判定した場合、まず、第２オフ保持スイッチング素子１３０をオフ状態からオン状態に切り替え、その後、第１放電用スイッチング素子６７をオフ状態からオン状態に切り替える。なお、駆動制御部８０は、オフ指令が入力されていると判定した場合、第１充電用スイッチング素子６０及び第２充電用スイッチング素子７０をオフ状態に維持する。

駆動制御部８０は、Ｕ相第１上アームスイッチング素子ＳＵＨＡ及びＵ相第２上アームスイッチング素子ＳＵＨＢのゲート電圧を監視する機能を有している。駆動制御部８０は、駆動信号と、ゲート電圧とに基づいて、第１オフ保持スイッチング素子１２０を駆動するオフ保持処理を行う。詳しくは、駆動制御部８０は、駆動信号がオフ指令とされて、かつ、Ｕ相第１上アームスイッチング素子ＳＵＨＡのゲート電圧が規定電圧以下になったと判定した場合に第１オフ保持スイッチング素子１２０をオン状態に切り替え、それ以外の場合に第１オフ保持スイッチング素子１２０をオフ状態に維持する。ここで上記規定電圧は、Ｕ相第１上アームスイッチング素子ＳＵＨＡの第１閾値電圧Ｖｔｈ１以下の電圧に設定されている。

オフ保持処理は、図１８に示すように、例えば、対向アーム側のＵ相第１下アームスイッチング素子ＳＵＬＡがオン状態に切り替えられる場合に生じるスイッチングノイズがＵ相第１上アームスイッチング素子ＳＵＨＡのゲートに伝達されてＵ相第１上アームスイッチング素子ＳＵＨＡが誤ってオン状態となることを回避するためのものである。

本実施形態では、Ｕ相第２上アームスイッチング素子ＳＵＨＢのゲート電荷の放電経路として、ゲートから第２オフ保持スイッチング素子１３０を介してＵ相第２上アームスイッチング素子ＳＵＨＢのソースに至るオフ保持用経路しか備えていない。これは、Ｕ相第２上アームスイッチング素子ＳＵＨＢが先にオフ状態に切り替えられるため、Ｕ相第２上アームスイッチング素子ＳＵＨＢのゲート電荷の放電速度を高速にしても、大きなサージ電圧が発生しないためである。このため本実施形態によれば、オフ保持用経路を、Ｕ相第２上アームスイッチング素子ＳＵＨＢをオフ状態に切り替えるための放電経路として用いることができる。これにより、Ｕ相第２上アームスイッチング素子ＳＵＨＢに対応するオフ保持用回路を個別に設ける必要が無く、回路構成を簡素にすることができる。

また本実施形態では、定電圧電源５０を、Ｕ相第１上アームスイッチング素子ＳＵＨＡ及びＵ相第２上アームスイッチング素子ＳＵＨＢのゲート充電用の共通の電源とした。このため、駆動回路Ｄｒの構成を簡素にすることができる。

ちなみに上述したように、Ｕ相第１上アームスイッチング素子ＳＵＨＡの第１閾値電圧Ｖｔｈ１（例えば２０Ｖ）は、Ｕ相第２上アームスイッチング素子ＳＵＨＢの第２閾値電圧Ｖｔｈ２（例えば１５Ｖ）よりも高い。このため、定電圧電源５０の出力電圧は、Ｕ相第１上アームスイッチング素子ＳＵＨＡの第１閾値電圧Ｖｔｈ１よりも低くて、かつ、Ｕ相第２上アームスイッチング素子ＳＵＨＢの第２閾値電圧Ｖｔｈ２よりも高い電圧（例えば１７Ｖ）に設定されればよい。これにより、Ｕ相第１上アームスイッチング素子ＳＵＨＡ及びＵ相第２上アームスイッチング素子ＳＵＨＢそれぞれの特性が異なっていたとしても、これらスイッチング素子ＳＵＨＡ，ＳＵＨＢの双方を共通の定電圧電源５０でオン状態に切り替えることができる。

（第７実施形態）
以下、第７実施形態について、上記第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、Ｕ相第１，第２上アームスイッチング素子ＳＵＨＡ，ＳＵＨＢのゲート電圧の分圧値に基づいて、Ｕ相第１，第２上アームスイッチング素子ＳＵＨＡ，ＳＵＨＢのゲート電圧の異常を検知する。

図１９に、本実施形態に係る駆動回路Ｄｒを示す。なお図１９において、先の図３に示した構成と同一の構成については、便宜上、同一の符号を付している。

第２ゲート抵抗体７１の第２端には、第１分圧用抵抗体１４１及び第２分圧用抵抗体１４２の直列接続体を介して、第１ゲート抵抗体６１の第２端が接続されている。本実施形態では、第１分圧用抵抗体１４１の抵抗値と第２分圧用抵抗体１４２の抵抗値とが同じ値に設定されている。

駆動回路Ｄｒは、電圧監視部１４０を備えている。電圧監視部１４０は、Ｕ相第１上アームスイッチング素子ＳＵＨＡのエミッタ電位及びＵ相第２上アームスイッチング素子ＳＵＨＢのソース電位に対する第１分圧用抵抗体１４１及び第２分圧用抵抗体１４２の接続点の電位を監視電圧Ｖｋとして取得する。

第１充電用スイッチング素子６０のドレインには、電源６８の負極が接続されている。電源６８の正極には、第１放電用スイッチング素子６７のドレインが接続されている。本実施形態において、電源６８の出力電圧は負電圧であって、かつ、バイアス用電源７８の出力電圧Ｖｂとは異なる２Ｖに設定されている。

続いて、図２０〜図２３を用いて、電圧監視部１４０により実行される異常判定処理について説明する。

まず、図２０に、駆動信号がオン指令となる場合の異常判定処理の手順を示す。この処理は、電圧監視部１４０により実行される。

この一連の処理では、まずステップＳ１０において、駆動信号がオン指令であって、かつ、駆動信号がオン指令に切り替わってから第１所定時間経過したか否かを判定する。ここで、第１所定時間は、例えば、駆動信号がオン指令に切り替わったと判定してから、Ｕ相第１，第２上アームスイッチング素子ＳＵＨＡ，ＳＵＨＢのゲート電圧が第１，第２フィードバック電圧Ｖｏｕｔ１，Ｖｏｕｔ２である１５Ｖ，２０Ｖに到達すると想定される時間に設定されている。

ステップＳ１０において肯定判定した場合には、ステップＳ１１に進み、監視電圧Ｖｋを取得する。続くステップＳ１２では、取得した監視電圧Ｖｋに基づいて異常モードを判定する。詳しくは、図２１に示すように、監視電圧Ｖｋが１７．５Ｖであると判定した場合、定電圧電源５０からＵ相第１上アームスイッチング素子ＳＵＨＡのゲートまでの第１オン側電気経路と、定電圧電源５０からＵ相第２上アームスイッチング素子ＳＵＨＢのゲートまでの第２オン側電気経路とに異常が生じていないと判定する。これは、第１，第２オン側電気経路のいずれにもオープン異常及びショート異常が生じていない場合、監視電圧Ｖｋが、第１フィードバック電圧Ｖｏｕｔ１である１５Ｖと、第２フィードバック電圧Ｖｏｕｔ２である２０Ｖとの中央値になることに基づく。なお、第１オン側電気経路のショート異常とは、第１オン側電気経路とＵ相第１，第２上アームスイッチング素子ＳＵＨＡ，ＳＵＨＢのエミッタ，ソース側とが短絡する異常のことである。第２オン側電気経路のショート異常とは、第２オン側電気経路とＵ相第１，第２上アームスイッチング素子ＳＵＨＡ，ＳＵＨＢのエミッタ，ソース側とが短絡する異常のことである。

監視電圧Ｖｋが２０Ｖであると判定した場合、第１オン側電気経路のオープン異常が生じていると判定し、監視電圧Ｖｋが１５Ｖであると判定した場合、第２オン側電気経路のオープン異常が生じていると判定する。一方、監視電圧Ｖｋが１０Ｖであると判定した場合、第１オン側電気経路のショート異常が生じていると判定し、監視電圧Ｖｋが７．５Ｖであると判定した場合、第２オン側電気経路のショート異常が生じていると判定する。

先の図２０の説明に戻り、続くステップＳ１３では、ステップＳ１２での判定結果に基づいて、第１，第２オン側電気経路のいずれかにオープン異常又はショート異常が生じているか否かを判定する。

ステップＳ１３において肯定判定した場合には、ステップＳ１４に進み、異常が生じている旨を駆動制御部８０に通知する。なお、駆動制御部８０は、第１，第２オン側電気経路のいずれかにオープン異常が生じている旨の通知を受けた場合、Ｕ相第１，第２上アームスイッチング素子ＳＵＨＡ，ＳＵＨＢのうちオープン異常が生じていない方に対応するスイッチング素子のみで駆動を継続させる処理、又はＵ相第１，第２上アームスイッチング素子ＳＵＨＡ，ＳＵＨＢの駆動を停止させる処理を行ってもよい。また、駆動制御部８０は、第１，第２オン側電気経路のいずれかにショート異常が生じている旨の通知を受けた場合、例えば、インバータ２０を構成する各スイッチング素子ＳＵＨＡ〜ＳＷＬＢの駆動を停止させる処理を行ってもよい。

続いて、図２２に、駆動信号がオフ指令となる場合の異常判定処理の手順を示す。この処理は、電圧監視部１４０により実行される。

この一連の処理では、まずステップＳ２０において、駆動信号がオフ指令であって、かつ、駆動信号がオフ指令に切り替わってから第２所定時間経過したか否かを判定する。ここで、第２所定時間は、例えば、駆動信号がオフ指令に切り替わったと判定してから、Ｕ相第１，第２上アームスイッチング素子ＳＵＨＡ，ＳＵＨＢのゲート電圧が放電先の電圧である−２Ｖ，−４Ｖに到達すると想定される時間に設定されている。

ステップＳ２０において肯定判定した場合には、ステップＳ２１に進み、監視電圧Ｖｋを取得し、続くステップＳ２２では、取得した監視電圧Ｖｋに基づいて異常モードを判定する。詳しくは、図２３に示すように、監視電圧Ｖｋが−３Ｖであると判定した場合、第１オフ側電気経路と、第２オフ側電気経路とに異常が生じていないと判定する。ここで、第１オフ側電気経路は、Ｕ相第１上アームスイッチング素子ＳＵＨＡのゲートから第１放電用スイッチング素子６７を介してエミッタに至るまでの電気経路である。第２オフ側電気経路は、Ｕ相第２上アームスイッチング素子ＳＵＨＢのゲートから第２放電用スイッチング素子７７を介してＵ相第２上アームスイッチング素子ＳＵＨＢのソースに至るまでの電気経路である。

−３Ｖの場合に異常が生じていないと判定できるのは、第１，第２オフ側電気経路のいずれにもオープン異常及びショート異常が生じていない場合、監視電圧Ｖｋが、エミッタに対する電源６８の正極側の電位である−２Ｖと、Ｕ相第２上アームスイッチング素子ＳＵＨＢのソースに対するバイアス用電源７８の正極側の電位である−４Ｖとの中央値になることに基づく。なお、第１オフ側電気経路のショート異常とは、第１オフ側電気経路とＵ相第１，第２上アームスイッチング素子ＳＵＨＡ，ＳＵＨＢのエミッタ，ソース側とが短絡する異常のことである。第２オフ側電気経路のショート異常とは、第２オフ側電気経路とＵ相第１，第２上アームスイッチング素子ＳＵＨＡ，ＳＵＨＢのエミッタ，ソース側とが短絡する異常のことである。

監視電圧Ｖｋが−４Ｖであると判定した場合、第１オフ側電気経路のオープン異常が生じていると判定し、監視電圧Ｖｋが−２Ｖであると判定した場合、第２オフ側電気経路のオープン異常又は第１オフ側電気経路のショート異常が生じていると判定する。一方、監視電圧Ｖｋが−１Ｖであると判定した場合、第２オフ側電気経路のショート異常が生じていると判定する。

先の図２２の説明に戻り、続くステップＳ２３では、ステップＳ２２での判定結果に基づいて、第１，第２オフ側電気経路のいずれかにオープン異常又はショート異常が生じているか否かを判定する。

ステップＳ２３において肯定判定した場合には、ステップＳ２４に進み、異常が生じている旨を駆動制御部８０に通知する。なお、駆動制御部８０は、第１，第２オフ側電気経路のいずれかにオープン異常が生じている旨の通知を受けた場合、Ｕ相第１，第２上アームスイッチング素子ＳＵＨＡ，ＳＵＨＢのうちオープン異常が生じていない方に対応するスイッチング素子のみで駆動を継続させる処理、又はＵ相第１，第２上アームスイッチング素子ＳＵＨＡ，ＳＵＨＢの駆動を停止させる処理を行ってもよい。また、駆動制御部８０は、第１，第２オフ側電気経路のいずれかにショート異常が生じている旨の通知を受けた場合、例えば、インバータ２０を構成する各スイッチング素子ＳＵＨＡ〜ＳＷＬＢの駆動を停止させる処理を行ってもよい。

以上説明した本実施形態によれば、Ｕ相第１，第２上アームスイッチング素子ＳＵＨＡ，ＳＵＨＢのゲート電圧の異常及び異常モードを検知することができる。

（第８実施形態）
以下、第８実施形態について、上記第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、Ｕ相第２上アームスイッチング素子ＳＵＨＢの過熱保護機能を駆動回路Ｄｒが備えている。

図２４に、本実施形態に係る駆動回路Ｄｒを示す。なお図２４において、先の図３に示した構成と同一の構成については、便宜上、同一の符号を付している。

図示されるように、第２オペアンプ７２の非反転入力端子には、スイッチＳＷＡを介して、第４電源７５の正極、第４抵抗体７６ｂの第１端、及び第５抵抗体７６ｃの第１端のいずれかが選択的に接続される。第４抵抗体７６ｂ及び第５抵抗体７６ｃの第２端には、Ｕ相第２上アームスイッチング素子ＳＵＨＢのソースが接続されている。本実施形態において、第５抵抗体７６ｃの抵抗値Ｒｃは、第４抵抗体７６ｂの抵抗値Ｒｂよりも大きく設定されている。

Ｕ相第２上アームスイッチング素子ＳＵＨＢ付近には、Ｕ相第２上アームスイッチング素子ＳＵＨＢの温度を検出する温度検出部１５０が設けられている。なお、温度検出部１５０としては、例えば、感温ダイオード、又はサーミスタを用いることができる。

駆動回路Ｄｒは、過熱保護部１５１を備えている。過熱保護部１５１は、温度検出部１５０の温度検出値を取得する。

駆動制御部８０は、駆動信号がオフ指令からオン指令に切り替わったと判定した場合、第２オペアンプ７２の非反転入力端子と第４抵抗体７６ｂの第１端とが接続されるようにスイッチＳＷＡを駆動する。一方、駆動制御部８０は、駆動信号がオン指令からオフ指令に切り替わったと判定した場合、第２オペアンプ７２の非反転入力端子と第４電源７５の正極とが接続されるようにスイッチＳＷＡを駆動する。

続いて、図２５を用いて、過熱保護処理について説明する。この処理は、過熱保護部１５１により、例えば所定の処理周期毎に繰り返し実行される。

この一連の処理では、まずステップＳ３０において、温度検出部１５０により検出されたＵ相第２上アームスイッチング素子ＳＵＨＢの温度であるＭＯＳ温度Ｔｍｏｓを取得する。続くステップＳ３１では、取得したＭＯＳ温度Ｔｍｏｓが閾値温度Ｔαを超えているか否かを判定する。

ステップＳ３１において否定判定した場合には、ステップＳ３２に進み、第２オペアンプ７２の非反転入力端子と第４抵抗体７６ｂの第１端とが接続されるようにスイッチＳＷＡを駆動する。

一方、ステップＳ３１において肯定判定した場合には、ステップＳ３３に進み、第２オペアンプ７２の非反転入力端子と第５抵抗体７６ｃの第１端とが接続されるようにスイッチＳＷＡを駆動する。第５抵抗体７６ｃの抵抗値Ｒｃは、第４抵抗体７６ｂの抵抗値Ｒｂよりも大きく設定されている。このため、ステップＳ３３の処理により、第３抵抗体７６ａの第２オペアンプ７２側の電圧が高くなり、Ｕ相第２上アームスイッチング素子ＳＵＨＢのゲート電圧が低下する。その結果、Ｕ相第２上アームスイッチング素子ＳＵＨＢに流れるドレイン電流が減少し、Ｕ相第２上アームスイッチング素子ＳＵＨＢを過熱から保護することができる。

ちなみに、Ｕ相第２上アームスイッチング素子ＳＵＨＢのゲート電圧を、例えば、Ｕ相第１上アームスイッチング素子ＳＵＨＡのゲート電圧と同程度まで低下させるように第５抵抗体７６ｃの抵抗値Ｒｃが設定されればよい。

（第９実施形態）
以下、第９実施形態について、上記第８実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、Ｕ相第１上アームスイッチング素子ＳＵＨＡの過熱保護機能を駆動回路Ｄｒが備えている。

図２６に、本実施形態に係る駆動回路Ｄｒを示す。なお図２６において、先の図２４に示した構成と同一の構成については、便宜上、同一の符号を付している。

図示されるように、第２オペアンプ７２の非反転入力端子には、スイッチＳＷＡを介して、第４電源７５の正極、第４抵抗体７６ｂの第１端、及び第６抵抗体７６ｄの第１端のいずれかが選択的に接続される。第４抵抗体７６ｂ及び第６抵抗体７６ｄの第２端には、Ｕ相第２上アームスイッチング素子ＳＵＨＢのソースが接続されている。本実施形態において、第６抵抗体７６ｄの抵抗値Ｒｄは、第４抵抗体７６ｂの抵抗値Ｒｂよりも小さく設定されている。

Ｕ相第１上アームスイッチング素子ＳＵＨＡ付近には、Ｕ相第１上アームスイッチング素子ＳＵＨＡの温度を検出する温度検出部１５２が設けられている。なお、温度検出部１５２としては、例えば、感温ダイオード、又はサーミスタを用いることができる。温度検出部１５２の温度検出値は、過熱保護部１５１に入力される。

続いて、図２７を用いて、過熱保護処理について説明する。この処理は、過熱保護部１５１により、例えば所定の処理周期毎に繰り返し実行される。

この一連の処理では、まずステップＳ４０において、温度検出部１５２により検出されたＵ相第１上アームスイッチング素子ＳＵＨＡの温度であるＩＧＢＴ温度Ｔｉｇを取得する。続くステップＳ４１では、取得したＩＧＢＴ温度Ｔｉｇが閾値温度Ｔαを超えているか否かを判定する。

ステップＳ４１において否定判定した場合には、ステップＳ４２に進み、第２オペアンプ７２の非反転入力端子と第４抵抗体７６ｂの第１端とが接続されるようにスイッチＳＷＡを駆動する。

一方、ステップＳ４１において肯定判定した場合には、ステップＳ４３に進み、第２オペアンプ７２の非反転入力端子と第６抵抗体７６ｄの第１端とが接続されるようにスイッチＳＷＡを駆動する。第６抵抗体７６ｄの抵抗値Ｒｄは、第４抵抗体７６ｂの抵抗値Ｒｂよりも小さく設定されている。このため、ステップＳ４３の処理により、第３抵抗体７６ａの第２オペアンプ７２側の電圧が低くなり、Ｕ相第２上アームスイッチング素子ＳＵＨＢのゲートに印加される電圧が高くなる。その結果、Ｕ相第２上アームスイッチング素子ＳＵＨＢに流れるドレイン電流が増加するとともに、Ｕ相第１上アームスイッチング素子ＳＵＨＡに流れるコレクタ電流が減少する。これにより、Ｕ相第１上アームスイッチング素子ＳＵＨＡを過熱から保護することができる。

（第１０実施形態）
以下、第１０実施形態について、上記第６実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、Ｕ相第１上アームスイッチング素子ＳＵＨＡのゲートにゲートコンデンサが接続されている。

図２８に、本実施形態に係る駆動回路Ｄｒを示す。なお図２８において、先の図１７に示した構成と同一の構成については、便宜上、同一の符号を付している。また本実施形態では、放電ゲート抵抗体６１ｃを第１放電ゲート抵抗体６１ｃと称すこととする。

図示されるように、Ｕ相第２上アームスイッチング素子ＳＵＨＢのゲートには、第２放電ゲート抵抗体７１ｃの第１端が接続されている。第２放電ゲート抵抗体７１ｃの第２端には、第２放電用スイッチング素子７７を介してＵ相第２上アームスイッチング素子ＳＵＨＢのソースが接続されている。本実施形態において、Ｕ相第２上アームスイッチング素子ＳＵＨＢのゲートから第２オフ保持スイッチング素子１３０を介してＵ相第２上アームスイッチング素子ＳＵＨＢのソースまでの電気経路が「第２オフ保持用経路」に相当する。また、Ｕ相第１上アームスイッチング素子ＳＵＨＡのゲートから第１オフ保持スイッチング素子１２０を介してＵ相第１上アームスイッチング素子ＳＵＨＡのエミッタまでの電気経路が「第１オフ保持用経路」に相当する。

ちなみに、駆動制御部８０は、駆動信号としてオン指令が入力されていると判定した場合、第１放電用スイッチング素子６７、第２放電用スイッチング素子７７、第１オフ保持スイッチング素子１２０及び第２オフ保持スイッチング素子１３０をオフ状態に維持する。

駆動制御部８０は、駆動信号としてオフ指令が入力されていると判定した場合、まず、第２放電用スイッチング素子７７をオフ状態からオン状態に切り替え、その後、第１放電用スイッチング素子６７をオフ状態からオン状態に切り替える。

駆動制御部８０は、第１オフ保持スイッチング素子１２０に加えて、第２オフ保持スイッチング素子１３０を駆動するオフ保持処理を行う。詳しくは、駆動制御部８０は、駆動信号がオフ指令とされて、かつ、Ｕ相第１上アームスイッチング素子ＳＵＨＡのゲート電圧が第１規定電圧以下になったと判定した場合に第１オフ保持スイッチング素子１２０をオン状態に切り替え、それ以外の場合に第１オフ保持スイッチング素子１２０をオフ状態に維持する。ここで上記第１規定電圧は、Ｕ相第１上アームスイッチング素子ＳＵＨＡの第１閾値電圧Ｖｔｈ１以下の電圧に設定されている。また、駆動制御部８０は、駆動信号がオフ指令とされて、かつ、Ｕ相第２上アームスイッチング素子ＳＵＨＢのゲート電圧が第２規定電圧以下になったと判定した場合に第２オフ保持スイッチング素子１３０をオン状態に切り替え、それ以外の場合に第２オフ保持スイッチング素子１３０をオフ状態に維持する。ここで上記第２規定電圧は、Ｕ相第２上アームスイッチング素子ＳＵＨＢの第２閾値電圧Ｖｔｈ２以下の電圧に設定されている。

Ｕ相第１上アームスイッチング素子ＳＵＨＡのゲート及びエミッタは、ゲートコンデンサ１６０により接続されている。以下、ゲートコンデンサ１６０が設けられている理由について説明する。

まず、図２９にＵ相第１上アームスイッチング素子ＳＵＨＡが有する寄生容量を示す。Ｕ相第１上アームスイッチング素子ＳＵＨＡは、寄生容量として、入力容量、帰還容量及び出力容量を有している。

続いて図３０に、駆動信号と、Ｕ相第１上アームスイッチング素子ＳＵＨＡのゲート電圧Ｖｇｅと、Ｕ相第１上アームスイッチング素子ＳＵＨＡのコレクタ及びエミッタ間電圧Ｖｃｅとの推移を示す。

時刻ｔ１において駆動信号がオフ指令からオン指令に切り替えられる。このため、充電処理により、まず、定電圧電源５０を電力供給源として、図３１（ａ）に示すように、Ｕ相第１上アームスイッチング素子ＳＵＨＡの入力容量及びゲートコンデンサ１６０が充電され始める。入力容量が充電され始めることにより、ゲート電圧Ｖｇｅが上昇し始める。

その後時刻ｔ２において、ゲート電圧Ｖｇｅが第１閾値電圧Ｖｔｈ１になる。これにより、Ｕ相第１上アームスイッチング素子ＳＵＨＡがオン状態に切り替えられ、コレクタ電流Ｉｃが流れ始めるとともに、コレクタ及びエミッタ間電圧Ｖｃｅが低下し始める。

その後、帰還容量及び出力容量が充電され始める。この際、定電圧電源５０に加えて、ゲートコンデンサ１６０も電力供給源となる。このため、図３１（ｂ）に示すように、ゲートコンデンサ１６０がない場合よりも、帰還容量及び出力容量を迅速に充電できる。その結果、図３０（ｃ）の時刻ｔ２以降に実線にて示すように、コレクタ及びエミッタ間電圧Ｖｃｅの低下速度を高めることができる。これにより本実施形態によれば、スイッチング素子を高めることができ、ひいてはスイッチング損失を低減することができる。

また本実施形態では、Ｕ相第１上アームスイッチング素子ＳＵＨＡ及びＵ相第２上アームスイッチング素子ＳＵＨＢのうち、Ｕ相第１上アームスイッチング素子ＳＵＨＡのみに対応してゲートコンデンサ１６０が設けられている。このため、各スイッチング素子ＳＵＨＡ，ＳＵＨＢに対応してゲートコンデンサが設けられる構成と比較して、ゲートコンデンサ１６０を充電するために定電圧電源５０から持ち出される電力を低減できる。さらに、Ｕ相第１上アームスイッチング素子ＳＵＨＡのみに対応してゲートコンデンサ１６０が設けられていることにより、部品数を低減できる。

（第１１実施形態）
以下、第１１実施形態について、上記第１０実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図３２に示すように、Ｕ相第１上アームスイッチング素子ＳＵＨＡに代えて、Ｕ相第２上アームスイッチング素子ＳＵＨＢのゲート及びソースがゲートコンデンサ１７０によって接続されている。また図３２において、先の図２８に示した構成と同一の構成については、便宜上、同一の符号を付している。

本実施形態では、Ｕ相第１上アームスイッチング素子ＳＵＨＡ及びＵ相第２上アームスイッチング素子ＳＵＨＢのうち、閾値電圧が低い方であるＵ相第２上アームスイッチング素子ＳＵＨＢのみ対応してゲートコンデンサ１７０が設けられている。以下、この理由について説明する。

まず、図３３（ａ）に、Ｕ相第２上アームスイッチング素子ＳＵＨＢが有する寄生容量を示す。Ｕ相第２上アームスイッチング素子ＳＵＨＢは、寄生容量として、入力容量、帰還容量及び出力容量を有している。

続いて図３４に、Ｕ相第２上アームスイッチング素子ＳＵＨＢのゲート電圧Ｖｇｓと、対向アーム側のＵ相第１下アームスイッチング素子ＳＵＬＡのゲート電圧Ｖｇｅとの推移を示す。

図示されるように、時刻ｔ１において、放電処理によってＵ相第２上アームスイッチング素子ＳＵＨＢのゲート電圧Ｖｇｓが低下し始める。その後、時刻ｔ２において、ゲート電圧Ｖｇｓが第２閾値電圧Ｖｔｈ２になることで、Ｕ相第２上アームスイッチング素子ＳＵＨＢがオフ状態に切り替えられる。また、ゲート電圧Ｖｇｓが第２規定電圧になることで、第２オフ保持スイッチング素子１３０がオン状態に切り替えられる。

その後、対向アーム側のＵ相第１下アームスイッチング素子ＳＵＬＡのゲート電圧Ｖｇｅが充電処理により上昇し始める。その後、時刻ｔ３においてゲート電圧Ｖｇｅが第１閾値電圧Ｖｔｈ１になることで、Ｕ相第１下アームスイッチング素子ＳＵＬＡがオン状態に切り替えられる。この場合、Ｕ相第１下アームスイッチング素子ＳＵＬＡのコレクタ及びエミッタ間電圧が０に近い値となり、Ｕ相第２上アームスイッチング素子ＳＵＨＢのドレイン及びソース間にバッテリ１０の端子電圧が印加され、ドレイン及びソース間電圧が急上昇する。このことに起因して、Ｕ相第１，２上アームスイッチング素子ＳＵＨＡ，ＳＵＨＢのそれぞれについて、帰還容量を介して電荷がゲートに流れ込む。これにより、ゲート電圧Ｖｇｅ，Ｖｇｓが上昇してしまう。

ここで、Ｕ相第２上アームスイッチング素子ＳＵＨＢの第２閾値電圧Ｖｔｈ２は、Ｕ相第１上アームスイッチング素子ＳＵＨＡの第１閾値電圧Ｖｔｈ１よりも低い。このため、ゲートコンデンサ１７０が設けられていない場合、帰還容量を介して電荷がゲートに流れ込むことにより、第２オフ保持スイッチング素子１３０がオン状態にされていたとしても、Ｕ相第２上アームスイッチング素子ＳＵＨＢが意図せずオン状態に切り替わってしまうおそれがある。

そこで本実施形態では、閾値電圧の低い方のＵ相第２上アームスイッチング素子ＳＵＨＢに対応してゲートコンデンサ１７０が設けられている。このため、図３３（ｂ）に示すように、帰還容量を介して電荷がゲートに流れ込んだとしても、流れ込んだ電荷がゲートコンデンサ１７０に蓄えられることにより、Ｕ相第２上アームスイッチング素子ＳＵＨＢのゲート電圧Ｖｇｓの上昇が抑制される。その結果、図３４（ａ）の時刻ｔ３以降に実線にて示すように、ゲート電圧Ｖｇｓが第２閾値電圧Ｖｔｈ２まで上昇せず、Ｕ相第２上アームスイッチング素子ＳＵＨＢがオン状態に切り替えられるといった誤動作を防止することができる。

（第１２実施形態）
以下、第１２実施形態について、上記第１０実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、ゲートコンデンサに代えて、図３５に示すように、Ｕ相第１上アームスイッチング素子ＳＵＨＡのゲートに、「インダクタ素子」としてのチップビーズ１８０が接続されている。なお図３５において、先の図２８に示した構成と同一の構成については、便宜上、同一の符号を付している。

本実施形態では、Ｕ相第１上アームスイッチング素子ＳＵＨＡ及びＵ相第２上アームスイッチング素子ＳＵＨＢのうち、閾値電圧が高い方であるＵ相第１上アームスイッチング素子ＳＵＨＡのみ対応してチップビーズ１８０が設けられている。以下、この理由について説明する。

図３６に示すように、オフ保持処理により、第１オフ保持スイッチング素子１２０及び第２オフ保持スイッチング素子１３０がオン状態とされている。この場合、第１オフ保持スイッチング素子１２０、Ｕ相第１上アームスイッチング素子ＳＵＨＡの入力容量、Ｕ相第２上アームスイッチング素子ＳＵＨＢの入力容量、第２オフ保持スイッチング素子１３０、Ｕ相第２上アームスイッチング素子ＳＵＨＢのソース及びＵ相第１上アームスイッチング素子ＳＵＨＡのエミッタを含む閉回路が形成される。以下、この閉回路をオフ時閉回路と称すこととする。

ここで、何らかの要因によって発生したノイズがオフ時閉回路に伝達されることがある。この場合、オフ時閉回路において共振が発生し、各スイッチング素子ＳＵＨＡ，ＳＵＨＢの信頼性が低下する等の問題が発生し得る。この問題を解決すべく、オフ時閉回路にチープビーズを設けることが考えられる。チップビーズは、高周波側のインダクタンスが高くなるように構成されている。ここで、閾値電圧が低い方のＵ相第２上アームスイッチング素子ＳＵＨＢに対応してチップビーズが設けられると、オフ時閉回路に伝達されたノイズによりゲート電圧Ｖｇｓが第２閾値電圧Ｖｔｈ２まで上昇し、Ｕ相第２上アームスイッチング素子ＳＵＨＢが誤ってオン状態に切り替えられてしまうおそれがある。

そこで本実施形態では、閾値電圧が第２閾値電圧Ｖｔｈ２よりも高いＵ相第１上アームスイッチング素子ＳＵＨＡに対応してチップビーズ１８０が設けられている。このため、オフ時閉回路にノイズが伝達されたとしても、ゲート電圧Ｖｇｅが第１閾値電圧Ｖｔｈ１まで上昇しない。これにより、オフ保持処理中にＵ相第１上アームスイッチング素子ＳＵＨＡが誤ってオン状態に切り替えられることを防止することができる。

（第１３実施形態）
以下、第１３実施形態について、上記第１２実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、Ｕ相第１上アームスイッチング素子ＳＵＨＡに代えて、図３７に示すように、Ｕ相第２上アームスイッチング素子ＳＵＨＢのゲートにチップビーズ１９０が接続されている。なお図３７において、先の図３５に示した構成と同一の構成については、便宜上、同一の符号を付している。

本実施形態では、Ｕ相第１上アームスイッチング素子ＳＵＨＡ及びＵ相第２上アームスイッチング素子ＳＵＨＢのうち、後にオン状態に切り替えられ、また、先にオン状態に切り替えられる方であるＵ相第２上アームスイッチング素子ＳＵＨＢのみ対応してチップビーズ１９０が設けられている。以下、この理由について説明する。

図３８に示すように、充電処理時において、第２充電用スイッチング素子７０、第２充電ゲート抵抗体７１ｂ、Ｕ相第２上アームスイッチング素子ＳＵＨＢの入力容量、Ｕ相第１上アームスイッチング素子ＳＵＨＡの入力容量、第１充電ゲート抵抗体６１ｂ及び第１充電用スイッチング素子６０を含む閉回路が形成される。以下、この閉回路をオン時閉回路と称すこととする。

ここで、何らかの要因によって発生したノイズがオン時閉回路に伝達されることがある。この場合、オン時閉回路において共振が発生し、各スイッチング素子ＳＵＨＡ，ＳＵＨＢの信頼性が低下する等の問題が発生し得る。また、放電処理時においても、例えば上記オフ時閉回路が形成されるため、同様の問題が発生する。上述した問題を解決すべく、例えばオン時閉回路にチープビーズを設けることが考えられる。ここで、チップビーズは、充電処理時において電荷の充電を妨げ、ターンオン時のスイッチング損失を増加させてしまう。また、チップビーズは、放電処理時において電荷の放電を妨げ、ターンオフ時のスイッチング損失を増加させてしまう。

そこで本実施形態では、Ｕ相第２上アームスイッチング素子ＳＵＨＢのゲートにチップビーズが接続されている。Ｕ相第２上アームスイッチング素子ＳＵＨＢは、後にオン状態に切り替えられ、また、先にオン状態に切り替えられる。このため、Ｕ相第２上アームスイッチング素子ＳＵＨＢの駆動状態の切り替えは、Ｕ相第１上アームスイッチング素子ＳＵＨＡの駆動状態の切り替えほど、スイッチング損失に及ぼす影響が大きくない。したがって本実施形態によれば、チップビーズが設けられることによるスイッチング損失の増加を防止できる。

（第１４実施形態）
以下、第１４実施形態について、上記第３実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、インバータ２０を構成する各スイッチ部のスイッチング素子が、図２に示す特性を有し、かつ、互いに同じ仕様のＭＯＳＦＥＴとされている。図３９には、Ｕ相上アームスイッチ部２０ＵＨに対応する駆動回路Ｄｒを示す。なお図３９において、先の図９に示した構成と同一の構成については、便宜上、同一の符号を付している。

各スイッチ部のスイッチング素子のそれぞれは、ゲート電圧がその最大値である定電圧電源５０ａの出力電圧ＶＨａとされる場合において、流通可能なドレイン電流の最大値が互いに同一とされている。つまり、互いに並列接続されたスイッチング素子は、ゲート電圧が定電圧電源５０ａの出力電圧ＶＨａとされる場合において、想定されるオン抵抗値が同一とされている。そして本実施形態では、各スイッチ部のスイッチング素子が、直流電源としてのバッテリ１０に還流電流を流す同期整流のためにも用いられる。

なお図３９に示すように、本実施形態では、第２ゲート抵抗体７１のゲート抵抗値がＲｍｂとされ、第１ゲート抵抗体６１のゲート抵抗値がＲｍａとされている。第２ゲート抵抗体７１のゲート抵抗値Ｒｍｂは、第１ゲート抵抗体６１のゲート抵抗値Ｒｍａよりも小さく設定されている。

また本実施形態において、各上アームスイッチング素子ＳＵＨＡ〜ＳＷＨＢのドレインが上アーム入力端子に相当し、各上アームスイッチング素子ＳＵＨＡ〜ＳＷＨＢのソースが上アーム出力端子に相当する。また、各下アームスイッチング素子ＳＵＬＡ〜ＳＷＬＢのドレインが下アーム入力端子に相当し、各下アームスイッチング素子ＳＵＬＡ〜ＳＷＬＢのソースが下アーム出力端子に相当する。各上アームスイッチング素子ＳＵＨＡ〜ＳＷＨＢ及び各下アームスイッチング素子ＳＵＬＡ〜ＳＷＬＢは、オン状態とされている場合において、ドレインからソースへの電流の流通と、ソースからドレインへの電流の流通とのそれぞれを許容する。

図４０に、Ｕ相について、Ｕ相巻線３０ＵからＵ相第１，第２上アームスイッチング素子ＳＵＨＡ，ＳＵＨＢを介してバッテリ１０の正極側へと還流電流が流れる場合を示す。また図４１に、Ｕ相について、バッテリ１０の負極側からＵ相第１，第２下アームスイッチング素子ＳＵＬＡ，ＳＵＬＢを介してＵ相巻線３０Ｕへと還流電流が流れる場合を示す。

以下、各スイッチ部のスイッチング素子が同期整流のためにも用いられることをＵ相を例にして説明する。

まず、先の図４０に対応する場合の図４２を用いて説明する。図４２（ａ）は、駆動制御部８０に入力される駆動信号から把握されるＵ相第１，第２上アームスイッチング素子ＳＵＨＡ，ＳＵＨＢの上アーム駆動信号の推移を示す。図４２（ｂ）は、駆動制御部８０に入力される駆動信号から把握されるＵ相第１，第２下アームスイッチング素子ＳＵＬＡ，ＳＵＬＢの下アーム駆動信号の推移を示す。図４２（ｃ）〜（ｆ）は、Ｕ相の各スイッチング素子ＳＵＨＡ，ＳＵＨＢ，ＳＵＬＡ，ＳＵＬＢの駆動状態の推移を示す。

図４２に示す例では、時刻ｔ１よりも前において、下アーム駆動信号がオン指令とされ、Ｕ相第１，第２下アームスイッチング素子ＳＵＬＡ，ＳＵＬＢがオン状態とされている。この場合、Ｕ相巻線３０ＵからＵ相第１，第２下アームスイッチング素子ＳＵＬＡ，ＳＵＬＢを介してバッテリ１０の負極側へと電流が流れている。

時刻ｔ１において下アーム駆動信号がオフ指令に切り替えられると、その後時刻ｔ２においてＵ相第２下アームスイッチング素子ＳＵＬＢがオフ状態に切り替えられ、その後時刻ｔ３においてＵ相第１下アームスイッチング素子ＳＵＬＡがオフ状態に切り替えられる。

その後、時刻ｔ１からデッドタイムだけ離間して設定された時刻ｔ４において、同期整流を開始させるために上アーム駆動信号がオン指令に切り替えられる。このため時刻ｔ５において、ゲート電荷の充電速度の低い方のＵ相第１上アームスイッチング素子ＳＵＨＡがオン状態に切り替えられ、Ｕ相巻線３０ＵからＵ相第１上アームスイッチング素子ＳＵＨＡを介してバッテリ１０の正極側へと還流電流が流れ始める。その後時刻ｔ６において、充電速度の高い方のＵ相第２上アームスイッチング素子ＳＵＨＢがオン状態に切り替えられ、先の図４０に示すように還流電流が流れる。

その後時刻ｔ７において、同期整流を停止させるために上アーム駆動信号がオフ指令に切り替えられる。このため時刻ｔ８において、ゲート電荷の放電速度の高い方のＵ相第２上アームスイッチング素子ＳＵＨＢがオフ状態に切り替えられる。その後時刻ｔ９において、放電速度の低い方のＵ相第１上アームスイッチング素子ＳＵＨＡがオフ状態に切り替えられ、Ｕ相第１，第２上アームスイッチング素子ＳＵＨＡ，ＳＵＨＢを介した還流電流の流通が阻止される。

続いて、先の図４１に対応する場合の図４３を用いて説明する。図４３（ａ）〜（ｆ）は図４２（ａ）〜（ｆ）に対応している。

図４３に示す例では、時刻ｔ１よりも前において、上アーム駆動信号がオン指令とされ、Ｕ相第１，第２上アームスイッチング素子ＳＵＨＡ，ＳＵＨＢがオン状態とされている。この場合、バッテリ１０からＵ相第１，第２上アームスイッチング素子ＳＵＨＡ，ＳＵＨＢを介してＵ相巻線３０Ｕへと電流が流れている。

時刻ｔ１において上アーム駆動信号がオフ指令に切り替えられると、時刻ｔ２においてＵ相第２上アームスイッチング素子ＳＵＨＢがオフ状態に切り替えられ、その後時刻ｔ３においてＵ相第１上アームスイッチング素子ＳＵＨＡがオフ状態に切り替えられる。

その後、時刻ｔ１からデッドタイムだけ離間して設定された時刻ｔ４において、同期整流を開始させるために下アーム駆動信号がオン指令に切り替えられる。このため時刻ｔ５において、ゲート電荷の充電速度の低い方のＵ相第１下アームスイッチング素子ＳＵＬＡがオン状態に切り替えられ、バッテリ１０からＵ相第１下アームスイッチング素子ＳＵＬＡを介してＵ相巻線３０Ｕへと還流電流が流れ始める。その後時刻ｔ６において、充電速度の高い方のＵ相第２下アームスイッチング素子ＳＵＬＢがオン状態に切り替えられ、先の図４１に示すように還流電流が流れる。

その後時刻ｔ７において、同期整流を停止させるために下アーム駆動信号がオフ指令に切り替えられる。このため時刻ｔ８において、ゲート電荷の放電速度の高い方のＵ相第２下アームスイッチング素子ＳＵＬＢがオフ状態に切り替えられる。その後時刻ｔ９において、放電速度の低い方のＵ相第１下アームスイッチング素子ＳＵＬＡがオフ状態に切り替えられ、Ｕ相第１，第２下アームスイッチング素子ＳＵＬＡ，ＳＵＬＢを介した還流電流の流通が阻止される。

以上説明した本実施形態によれば、同期整流が行われる場合においても上記第１実施形態の効果と同様の効果を得ることができる。

（第１５実施形態）
以下、第１５実施形態について、上記第１４実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、各スイッチ部それぞれにおいて、互いに並列接続された第１，第２スイッチング素子の双方がオン状態とされている場合の第１，第２スイッチング素子のドレイン電流を均等化する。以下、Ｕ相上アームスイッチ部２０ＵＨを例にして説明する。

図４４に、Ｕ相上アームスイッチ部２０ＵＨに対応する駆動回路Ｄｒを示す。なお図４４において、先の図３９に示した構成と同一の構成については、便宜上、同一の符号を付している。

駆動回路Ｄｒは、定電圧電源５０ａに入力側が接続された第１電圧調整部２００ａ及び第２電圧調整部２００ｂを備えている。第１電圧調整部２００ａ及び第２電圧調整部２００ｂのそれぞれは、定電圧電源５０ａの出力電圧を変圧して出力する。第１電圧調整部２００ａ及び第２電圧調整部２００ｂそれぞれの出力電圧は、駆動制御部８０により調整される。

第１電圧調整部２００ａの出力側には、第１充電用スイッチング素子６０のソースが接続され、第２電圧調整部２００ｂの出力側には、第２充電用スイッチング素子７０のソースが接続されている。

制御システムは、Ｕ相第１上アームスイッチング素子ＳＵＨＡに流れるドレイン電流を検出する第１電流検出部２１０ａと、Ｕ相第２上アームスイッチング素子ＳＵＨＢに流れるドレイン電流を検出する第２電流検出部２１０ｂとを備えている。各電流検出部２１０ａ，２１０ｂとしては、例えば上述した電流検出部９０と同様に、センス端子及びセンス抵抗体と備える構成を採用できる。第１電流検出部２１０ａの検出値は、第１電流値ＩＡとして駆動制御部８０に入力され、第２電流検出部２１０ｂの検出値は、第２電流値ＩＢとして駆動制御部８０に入力される。

Ｕ相第１，第２上アームスイッチング素子ＳＵＨＡ，ＳＵＨＢのそれぞれは、ゲート電圧が互いに同一の値とされる場合において、理想的にはオン抵抗値が互いに同一とされ、ドレイン電流が互いに等しくなる。しかし実際には、各スイッチング素子ＳＵＨＡ，ＳＵＨＢの個体差等に起因して、Ｕ相第１，第２上アームスイッチング素子ＳＵＨＡ，ＳＵＨＢに流れるドレイン電流の差が大きくなるアンバランス現象が生じる。この現象が生じると、各スイッチング素子ＳＵＨＡ，ＳＵＨＢで生じる発熱量の偏りが大きくなり、例えば、各スイッチング素子ＳＵＨＡ，ＳＵＨＢのうち一方の寿命が他方よりも短くなる等の不都合が生じる。

そこで本実施形態において、駆動制御部８０は、第１電流値ＩＡ及び第２電流値ＩＢに基づいてアンバランス現象の解消を図る電流均等化処理を行う。図４５に、この処理の手順を示す。この処理は、例えば所定の処理周期毎に繰り返し実行される。

ステップＳ５０では、Ｕ相第１，第２上アームスイッチング素子ＳＵＨＡ，ＳＵＨＢがオン状態とされているか否かを判定する。

ステップＳ５１において肯定判定した場合には、ステップＳ５１に進み、今回の処理周期における第１電流値ＩＡ及び第２電流値ＩＢを取得する。ステップＳ５１の処理が電流取得部に相当する。

続くステップＳ５１では、取得した第１電流値ＩＡ及び第２電流値ＩＢに基づいて、Ｕ相第１，第２上アームスイッチング素子ＳＵＨＡ，ＳＵＨＢのそれぞれに流れるドレイン電流を均等化するように、第１，第２電圧調整部２００ａ，２００ｂを操作することによりＵ相第１，第２上アームスイッチング素子ＳＵＨＡ，ＳＵＨＢのそれぞれのゲート電圧を調整する。具体的には例えば、Ｕ相第１，第２上アームスイッチング素子ＳＵＨＡ，ＳＵＨＢが前回オン状態とされている場合に取得した第１電流値ＩＡ及び第２電流値ＩＢに基づいて、Ｕ相第１，第２上アームスイッチング素子ＳＵＨＡ，ＳＵＨＢのそれぞれのゲート電圧を調整する。

以上説明した本実施形態によれば、アンバランス現象を解消することができる。なお本実施形態の構成は、上記第１４実施形態で説明した同期整流が行われる場合にも適用できる。

（第１６実施形態）
以下、第１６実施形態について、上記第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図４６に示すように、駆動回路Ｄｒが第１駆動制御部８０ａ及び第２駆動制御部８０ｂを備えている。なお図４６は、Ｕ相上アームスイッチ部２０ＵＨに対応する駆動回路Ｄｒを示す。図４６において、先の図３等に示した構成と同一の構成については、便宜上、同一の符号を付している。

制御装置４０には、フォトカプラ等の絶縁素子を介して、第１電流値ＩＡ及び第２電流値ＩＢを取得する。制御装置４０は、取得した第１電流値ＩＡ及び第２電流値ＩＢに基づいて、位相が１２０°ずれた正弦波状の３相指令電圧を生成する。制御装置４０は、生成した指令電圧とキャリア信号との大小比較に基づくＰＷＭ処理により、Ｕ相第１上アームスイッチング素子ＳＵＨＡを駆動する第１駆動信号と、Ｕ相第２上アームスイッチング素子ＳＵＨＢを駆動する第２駆動信号とを個別に生成する。なお制御装置４０は、上記第４実施形態の図１１に示したように、駆動対象とするスイッチング素子の選択を行う。

第１駆動制御部８０ａには、フォトカプラ等の絶縁素子を介して、制御装置４０から第１駆動信号が入力される。第１駆動制御部８０ａは、第１駆動信号に基づいて、充電処理によりＵ相第１上アームスイッチング素子ＳＵＨＡをオン状態に切り替え、放電処理によりＵ相第１上アームスイッチング素子ＳＵＨＡをオフ状態に切り替える。第２駆動制御部８０ｂには、フォトカプラ等の絶縁素子を介して、制御装置４０から第２駆動信号が入力される。第２駆動制御部８０ｂは、第２駆動信号に基づいて、充電処理によりＵ相第２上アームスイッチング素子ＳＵＨＢをオン状態に切り替え、放電処理によりＵ相第２上アームスイッチング素子ＳＵＨＢをオフ状態に切り替える。

本実施形態では、各電流値ＩＡ，ＩＢに基づいて制御装置４０が指令電圧を算出する。このため制御装置４０は、Ｕ相第１，第２上アームスイッチング素子ＳＵＨＡ，ＳＵＨＢに今後流れると想定される電流を把握できる。したがって、Ｕ相第１，第２上アームスイッチング素子ＳＵＨＡ，ＳＵＨＢのスイッチング周期毎に駆動回路Ｄｒが各電流値ＩＡ，ＩＢを取得しつつＵ相第１，第２上アームスイッチング素子ＳＵＨＡ，ＳＵＨＢを駆動する構成と比較して、Ｕ相第１，第２上アームスイッチング素子ＳＵＨＡ，ＳＵＨＢに流れる電流の制御周期を過度に短く設定する必要がない。

また本実施形態では、インバータ２０を構成する各スイッチ部２０ＵＨ〜２０ＷＬそれぞれが基本的には図４６に示す構成とされている。そして制御装置４０は、各スイッチ部２０ＵＨ〜２０ＷＬを構成する第１，第２スイッチング素子の第１，第２駆動信号を、上アームスイッチ部と下アームスイッチ部との間のデッドタイムを考慮しつつ生成する。このため、デッドタイムが消失して上下アーム短絡が生じるおそれを解消できる。

（その他の実施形態）
なお、上記各実施形態は、以下のように変更して実施してもよい。

・上記各実施形態では、各スイッチ部において、互いに並列接続されたスイッチング素子の数が２つであったがこれに限らず、３つ以上であってもよい。この場合、例えば第１〜第１３，第１６実施形態において、３つのスイッチング素子のうち、２つをＩＧＢＴとし、１つをＭＯＳＦＥＴとすることができる。

また、スイッチング素子の数が３つ以上の場合、同時に先に切り替えられる又は同時に後に切り替えられるスイッチング素子の数は、上記各実施形態のように１つに限らない。例えば、複数のスイッチング素子のうち一部であってかつ２つ以上を、同時に先に切り替えられる又は同時に後に切り替えられるスイッチング素子としてもよい。

・互いに並列接続されたスイッチング素子の数が３つ以上であって、かつ、ＩＧＢＴが例えば２つである場合、これらＩＧＢＴ同士においてオン状態への切り替えタイミング又はオフ状態への切り替えタイミングをずらしてもよい。この場合、例えばオン状態への切り替え時において、後にオン状態に切り替えられるＩＧＢＴのゲート電荷の充電速度を、先にオン状態に切り替えられるＩＧＢＴのゲート電荷の充電速度よりも高くしてもよい。

・電荷の移動速度の調整手法としては、ゲート抵抗体の抵抗値を調整する手法に限らない。例えば、ゲート電圧を調整する手法であってもよい。具体的には例えば、上記第１実施形態の図３において、オン状態への切り替え時に、第１フィードバック電圧Ｖｏｕｔ１を高くしてゲートの印加電圧を高くするほど、充電速度が高くなる。一方、オフ状態への切り替え時においては、Ｕ相第１，第２上アームスイッチング素子ＳＵＨＡ，ＳＵＨＢのゲートに対するゲートの放電先の電位を低くするほど、放電速度が高くなる。ここで、放電先の電位を低くする手法としては、例えばＵ相第２上アームスイッチング素子ＳＵＨＢを例にして説明すると、バイアス用電源７８の出力電圧を高くするものが挙げられる。

・上記各実施形態では、オン状態への切り替え時、及びオフ状態への切り替え時の双方において、Ｕ相第２上アームスイッチング素子ＳＵＨＢのゲート電荷の充放電速度をＵ相第１上アームスイッチング素子ＳＵＨＡのゲート電荷の充放電速度よりも高くしたがこれに限らない。例えば、オン状態への切り替え時、及びオフ状態への切り替え時のいずれか一方において、充放電速度を高くしてもよい。

・上記第７実施形態において、第１分圧用抵抗体１４１の抵抗値と第２分圧用抵抗体１４２の抵抗値とが異なっていてもよい。

・上記第７実施形態において、スイッチ部を構成するスイッチング素子が３つ以上ある場合、これらスイッチング素子のうち２つのゲート電圧の分圧値を取得できる構成とすればよい。この構成により、２つのゲート電圧の異常を検知することができる。

・上記第７実施形態において、図２０に示す処理及び図２２に示す処理のいずれかを実施しなくてもよい。

・上記第８，第９実施形態において、温度検出部を備えることなく、駆動対象であるスイッチング素子の温度特性からスイッチング素子の温度を推定してもよい。この推定手法としては、例えば閾値電圧に基づくものがある。これは、スイッチング素子の温度が高いほど、閾値電圧が低くなる特性を利用したものである。なお、推定に用いる閾値電圧は、例えばミラー電圧で代用すればよい。ミラー電圧は、ゲート電圧を監視することにより取得できる。また例えば、コレクタ電流の変化速度に基づく推定手法もある。これは、スイッチング素子の温度が低いほど、コレクタ電流の変化速度が高くなる特性を利用したものである。

・上記第８，第９実施形態において、上記第７実施形態の構成を合わせて実施してもよい。

・上記第１実施形態では、定電圧電源の出力電圧を降圧してＭＯＳＦＥＴであるＵ相第２上アームスイッチング素子ＳＵＨＢのゲートに印加する構成としたがこれに限らない。例えば、定電圧電源の出力電圧を昇圧してＵ相第２上アームスイッチング素子ＳＵＨＢのゲートに印加する構成としてもよい。

・上記第１実施形態において、第１充電用スイッチング素子６０、第２充電用スイッチング素子７０、第１放電用スイッチング素子６７及び第２放電用スイッチング素子７７を駆動回路Ｄｒ外に設けてもよい。これにより、駆動回路Ｄｒにおける発熱を低減できる。

・上記第１０実施形態において、さらに、Ｕ相第２上アームスイッチング素子ＳＵＨＢのゲート及びソース間をゲートコンデンサで接続してもよい。

・上記第１０〜第１２実施形態において、充電側の構成として、定電圧駆動の構成に代えて、定電流駆動の構成を採用することもできる。

・上記第１２実施形態において、例えば、第１オフ保持経路のうち、第１オフ保持スイッチング素子１２０よりもＵ相第１上アームスイッチング素子ＳＵＨＡのエミッタ側にチップビーズ１８０が設けられていてもよい。

・上記第８実施形態において、過熱保護部１５１は、ステップＳ３１において肯定判定した場合、Ｕ相第２上アームスイッチング素子ＳＵＨＢのゲート電圧Ｖｇｓを低下させることに代えて、Ｕ相第１上アームスイッチング素子ＳＵＨＡのゲート電圧Ｖｇｅを上昇させてもよい。これにより、Ｕ相第１上アームスイッチング素子ＳＵＨＡのオン抵抗を低下させ、Ｕ相第１上アームスイッチング素子ＳＵＨＡに流れるコレクタ電流を増加させるとともに、Ｕ相第２上アームスイッチング素子ＳＵＨＢに流れるドレイン電流を減少させる。これにより、Ｕ相第２上アームスイッチング素子ＳＵＨＢを過熱から保護する。

・上記第９実施形態において、過熱保護部１５１は、ステップＳ４１において肯定判定した場合、Ｕ相第２上アームスイッチング素子ＳＵＨＢのゲート電圧Ｖｇｓを増加させることに代えて、Ｕ相第１上アームスイッチング素子ＳＵＨＡのゲート電圧Ｖｇｅを低下させてもよい。これにより、Ｕ相第１上アームスイッチング素子ＳＵＨＡのオン抵抗を増加させ、Ｕ相第１上アームスイッチング素子ＳＵＨＡに流れるコレクタ電流を減少させる。これにより、Ｕ相第１上アームスイッチング素子ＳＵＨＡを過熱から保護する。

・第１閾値電圧Ｖｔｈ１が第２閾値電圧Ｖｔｈ２よりも低く設定されていてもよい。この場合、例えば上記第１１実施形態において、Ｕ相第１上アームスイッチング素子ＳＵＨＡのみ対応してゲートコンデンサが設けられていてもよい。また、例えば上記第１２実施形態において、Ｕ相第２上アームスイッチング素子ＳＵＨＢのみ対応してチップビーズが設けられていてもよい。

・各スイッチ部を構成するスイッチング素子としては、ＩＧＢＴ及びＭＯＳＦＥＴの組み合わせに限らず、他の組み合わせであってもよい。

・モータジェネレータとしては、永久磁石同期機に限らず、例えば巻線界磁型同期機であってもよい。また、モータジェネレータとしては、同期機に限らず、例えば誘導機であってもよい。さらに、モータジェネレータとしては、車載主機として用いられるものに限らず、電動パワーステアリング装置や空調用電動コンプレッサを構成する電動機等、他の用途に用いられるものであってもよい。

２０…インバータ、ＳＵＨＡ〜ＳＷＬＢ…スイッチング素子、Ｄｒ…駆動回路。

Claims (30)

1. 互いに並列接続された複数の駆動対象スイッチング素子（ＳＵＨＡ，ＳＵＨＢ）を駆動するスイッチング素子の駆動回路において、
   オン状態及びオフ状態のうち一方の状態から他方の状態へと複数の前記駆動対象スイッチング素子それぞれの駆動状態を切り替えて、かつ、複数の前記駆動対象スイッチング素子の駆動状態の切り替えタイミングをずらすようにすべく、複数の前記駆動対象スイッチング素子それぞれの開閉制御端子の電荷の移動処理を行う制御部と、
   複数の前記駆動対象スイッチング素子のうち少なくとも１つの入出力端子間の電流の流通を許容する状態、及び複数の前記駆動対象スイッチング素子全ての入出力端子間の電流の流通を阻止する状態のうち、一方の状態から他方の状態への切り替えを完了するために駆動される前記駆動対象スイッチング素子が切替完了スイッチング素子（ＳＵＨＡ）として定義されており、複数の前記駆動対象スイッチング素子のうち、前記切替完了スイッチング素子以外の駆動対象スイッチング素子（ＳＵＨＢ）の開閉制御端子の電荷移動速度を、前記切替完了スイッチング素子の開閉制御端子の電荷移動速度よりも高くする速度調整部と、を備えるスイッチング素子の駆動回路。
2. 前記制御部は、前記電荷の移動処理として、複数の前記駆動対象スイッチング素子それぞれの駆動状態をオフ状態からオン状態へと切り替えて、かつ、複数の前記駆動対象スイッチング素子のオン状態への切り替えタイミングをずらすようにすべく、複数の前記駆動対象スイッチング素子それぞれの開閉制御端子の電荷の充電処理を行い、
   前記切替完了スイッチング素子は、複数の前記駆動対象スイッチング素子のうち最初にオン状態に切り替えられる駆動対象スイッチング素子であるオン切替スイッチング素子であり、
   前記速度調整部は、複数の前記駆動対象スイッチング素子のうち、前記オン切替スイッチング素子以外の駆動対象スイッチング素子の開閉制御端子の電荷充電速度を、前記オン切替スイッチング素子の開閉制御端子の電荷充電速度よりも高くする請求項１に記載のスイッチング素子の駆動回路。
3. 複数の前記駆動対象スイッチング素子は、互いに並列接続された複数の上アームスイッチング素子（ＳＵＨＡ，ＳＵＨＢ）、及び複数の前記上アームスイッチング素子に直列接続されて、かつ、互いに並列接続された複数の下アームスイッチング素子（ＳＵＬＡ，ＳＵＬＢ）であり、
   複数の前記上アームスイッチング素子は、第１スイッチング素子（ＳＵＨＡ）と、該第１スイッチング素子よりも入出力端子間に流通可能な電流の最大値が小さい第２スイッチング素子（ＳＵＨＢ）とであり、
   複数の前記下アームスイッチング素子は、前記第１スイッチング素子（ＳＵＬＡ）及び前記第２スイッチング素子（ＳＵＬＢ）であり、
   前記制御部は、前記上アームスイッチング素子及び前記下アームスイッチング素子のそれぞれについて、前記第１スイッチング素子をオン状態に切り替えた後、前記第２スイッチング素子をオン状態に切り替えるべく、前記充電処理を行う請求項２に記載のスイッチング素子の駆動回路。
4. 前記制御部は、前記第１スイッチング素子及び前記第２スイッチング素子の双方を駆動対象とする双方駆動モードと、前記第１スイッチング素子及び前記第２スイッチング素子のうち前記第２スイッチング素子のみを駆動対象とする第２駆動モードとのいずれかを選択して実行し、
   前記速度調整部は、前記第２スイッチング素子の開閉制御端子の電荷充電速度を、前記双方駆動モードが選択されている場合よりも前記第２駆動モードが選択されている場合に低くする請求項３に記載のスイッチング素子の駆動回路。
5. 前記制御部は、前記第１スイッチング素子及び前記第２スイッチング素子の双方を駆動対象とする双方駆動モードと、前記第１スイッチング素子及び前記第２スイッチング素子のうち前記第１スイッチング素子のみを駆動対象とする第１駆動モードとのいずれかを選択して実行し、
   前記速度調整部は、前記第１スイッチング素子の開閉制御端子の電荷充電速度を、前記双方駆動モードが選択されている場合よりも前記第１駆動モードが選択されている場合に低くする請求項３又は４に記載のスイッチング素子の駆動回路。
6. 複数の前記駆動対象スイッチング素子は、第１スイッチング素子（ＳＵＨＡ）と、該第１スイッチング素子よりも入出力端子間に流通可能な電流の最大値が小さい第２スイッチング素子（ＳＵＨＢ）とであり、
   前記制御部は、前記充電処理の実行時において、前記第２スイッチング素子の開閉制御端子の印加電圧を、前記第１スイッチング素子の開閉制御端子の印加電圧よりも高くする請求項２〜５のいずれか１項に記載のスイッチング素子の駆動回路。
7. 前記制御部は、前記充電処理として、前記第２スイッチング素子の開閉制御端子に所定の電源（５０ａ）の出力電圧を印加する処理と、前記第１スイッチング素子の開閉制御端子に前記所定の電源の出力電圧を降圧して印加する処理と、を行う請求項６に記載のスイッチング素子の駆動回路。
8. 前記制御部は、前記充電処理として、前記オン切替スイッチング素子の開閉制御端子に定電流制御にて電荷を充電する処理と、複数の前記駆動対象スイッチング素子のうち前記オン切替スイッチング素子以外の駆動対象スイッチング素子の開閉制御端子に定電圧制御にて電荷を充電する処理と、を行う請求項２〜７のいずれか１項に記載のスイッチング素子の駆動回路。
9. 前記制御部は、前記充電処理として、前記オン切替スイッチング素子と、複数の前記駆動対象スイッチング素子のうち前記オン切替スイッチング素子以外の駆動対象スイッチング素子とのそれぞれの開閉制御端子に、共通の電源（５０）の出力電圧を印加する処理を行う請求項２〜５のいずれか１項に記載のスイッチング素子の駆動回路。
10. 直流電源（１０）及び巻線（３０Ｕ〜２０Ｗ）を備えるシステムに適用されるスイッチング素子の駆動回路において、
    複数の前記駆動対象スイッチング素子は、互いに並列接続された複数の上アームスイッチング素子（ＳＵＨＡ，ＳＵＨＢ）、及び互いに並列接続された複数の下アームスイッチング素子（ＳＵＬＡ，ＳＵＬＢ）であり、
    複数の前記上アームスイッチング素子の入力端子である上アーム入力端子は、前記直流電源の正極側に接続され、複数の前記上アームスイッチング素子の出力端子である上アーム出力端子は、複数の前記下アームスイッチング素子の入力端子である下アーム入力端子と前記巻線とに接続され、複数の前記下アームスイッチング素子の出力端子である下アーム出力端子は、前記直流電源の負極側に接続され、
    複数の前記上アームスイッチング素子のそれぞれは、オン状態とされている場合において、前記上アーム入力端子から前記上アーム出力端子への電流の流通と、前記上アーム出力端子から前記上アーム入力端子への電流の流通とのそれぞれを許容し、
    複数の前記下アームスイッチング素子のそれぞれは、オン状態とされている場合において、前記下アーム入力端子から前記下アーム出力端子への電流の流通と、前記下アーム出力端子から前記下アーム入力端子への電流の流通とのそれぞれを許容し、
    前記速度調整部は、前記巻線から前記上アームスイッチング素子を介して前記直流電源の正極側へと還流電流を流す場合において、複数の前記上アームスイッチング素子のうち、前記オン切替スイッチング素子以外の上アームスイッチング素子の開閉制御端子の電荷充電速度を、前記オン切替スイッチング素子の開閉制御端子の電荷充電速度よりも高くし、前記直流電源の負極側から前記下アームスイッチング素子を介して前記巻線へと還流電流を流す場合において、複数の前記下アームスイッチング素子のうち、前記オン切替スイッチング素子以外の下アームスイッチング素子の開閉制御端子の電荷充電速度を、前記オン切替スイッチング素子の開閉制御端子の電荷充電速度よりも高くする請求項２〜９のいずれか１項に記載のスイッチング素子の駆動回路。
11. 複数の前記駆動対象スイッチング素子のうち前記切替完了スイッチング素子以外の駆動対象スイッチング素子と、前記切替完了スイッチング素子との少なくとも一方の開閉制御端子及び出力端子を接続しているゲートコンデンサ（１６０，１７０）を備える請求項１〜１０のいずれか１項に記載のスイッチング素子の駆動回路。
12. 前記切替完了スイッチング素子は、複数の前記駆動対象スイッチング素子のうち最初にオン状態に切り替えられる駆動対象スイッチング素子であるオン切替スイッチング素子であり、
    前記ゲートコンデンサ（１６０）は、前記オン切替スイッチング素子の開閉制御端子及び出力端子を接続している請求項１１に記載のスイッチング素子の駆動回路。
13. 前記ゲートコンデンサは、複数の前記駆動対象スイッチング素子のうち、前記オン切替スイッチング素子のみの開閉制御端子及び出力端子を接続している請求項１２に記載のスイッチング素子の駆動回路。
14. 前記切替完了スイッチング素子の開閉制御端子及び出力端子を短絡する第１オフ保持用経路と、
    複数の前記駆動対象スイッチング素子のうち前記切替完了スイッチング素子以外の駆動対象スイッチング素子の開閉制御端子及び出力端子を短絡する第２オフ保持用経路と、
    前記第１オフ保持用経路に設けられた第１オフ保持用スイッチング素子（１２０）と、
    前記第２オフ保持用経路に設けられた第２オフ保持用スイッチング素子（１３０）と、を備え、
    前記切替完了スイッチング素子の閾値電圧である第１閾値電圧（Ｖｔｈ１）と、複数の前記駆動対象スイッチング素子のうち前記切替完了スイッチング素子以外の駆動対象スイッチング素子の閾値電圧である第２閾値電圧（Ｖｔｈ２）とが異なる値に設定されており、
    前記制御部は、前記電荷の移動処理として、複数の前記駆動対象スイッチング素子それぞれの駆動状態をオン状態からオフ状態へと切り替えるべく、複数の前記駆動対象スイッチング素子それぞれの開閉制御端子の電荷の放電処理を行い、
    前記制御部は、前記放電処理が実行されて、かつ、前記切替完了スイッチング素子の開閉制御端子の電圧が前記第１閾値電圧以下になっていることを条件として、前記第１オフ保持用スイッチング素子をオン状態にする処理を行い、
    前記制御部は、前記放電処理が実行されて、かつ、複数の前記駆動対象スイッチング素子のうち前記切替完了スイッチング素子以外の駆動対象スイッチング素子の開閉制御端子の電圧が前記第２閾値電圧以下になっていることを条件として、前記第２オフ保持用スイッチング素子をオン状態にする処理を行い、
    前記ゲートコンデンサ（１７０）は、前記切替完了スイッチング素子と、複数の前記駆動対象スイッチング素子のうち前記切替完了スイッチング素子以外の駆動対象スイッチング素子とのうち、前記閾値電圧が低い方の開閉制御端子及び出力端子を接続している請求項１１に記載のスイッチング素子の駆動回路。
15. 前記切替完了スイッチング素子と、複数の前記駆動対象スイッチング素子のうち前記切替完了スイッチング素子以外の駆動対象スイッチング素子との少なくとも一方の開閉制御端子側に接続されているインダクタ素子（１８０，１９０）を備える請求項１〜１４のいずれか１項に記載のスイッチング素子の駆動回路。
16. 前記切替完了スイッチング素子の開閉制御端子及び出力端子を短絡する第１オフ保持用経路と、
    複数の前記駆動対象スイッチング素子のうち前記切替完了スイッチング素子以外の駆動対象スイッチング素子の開閉制御端子及び出力端子を短絡する第２オフ保持用経路と、
    前記第１オフ保持用経路に設けられた第１オフ保持用スイッチング素子（１２０）と、
    前記第２オフ保持用経路に設けられた第２オフ保持用スイッチング素子（１３０）と、を備え、
    前記切替完了スイッチング素子の閾値電圧である第１閾値電圧（Ｖｔｈ１）と、複数の前記駆動対象スイッチング素子のうち前記切替完了スイッチング素子以外の駆動対象スイッチング素子の閾値電圧である第２閾値電圧（Ｖｔｈ２）とが異なる値に設定されており、
    前記制御部は、前記電荷の移動処理として、複数の前記駆動対象スイッチング素子それぞれの駆動状態をオン状態からオフ状態へと切り替えるべく、複数の前記駆動対象スイッチング素子それぞれの開閉制御端子の電荷の放電処理を行い、
    前記制御部は、前記放電処理が実行されて、かつ、前記切替完了スイッチング素子の開閉制御端子の電圧が前記第１閾値電圧以下になっていることを条件として、前記第１オフ保持用スイッチング素子をオン状態にする処理を行い、
    前記制御部は、前記放電処理が実行されて、かつ、複数の前記駆動対象スイッチング素子のうち前記切替完了スイッチング素子以外の駆動対象スイッチング素子の開閉制御端子の電圧が前記第２閾値電圧以下になっていることを条件として、前記第２オフ保持用スイッチング素子をオン状態にする処理を行い、
    前記インダクタ素子（１８０）は、前記第１オフ保持用経路及び前記第２オフ保持用経路のうち、複数の前記駆動対象スイッチング素子の中で前記閾値電圧が高い方の前記駆動対象スイッチング素子の開閉制御端子に接続されている経路のみに設けられている請求項１５に記載のスイッチング素子の駆動回路。
17. 前記インダクタ素子（１９０）は、複数の前記駆動対象スイッチング素子のうち、前記切替完了スイッチング素子以外の駆動対象スイッチング素子のみの開閉制御端子側に接続されている請求項１５に記載のスイッチング素子の駆動回路。
18. 前記制御部は、前記電荷の移動処理として、複数の前記駆動対象スイッチング素子それぞれの駆動状態をオン状態からオフ状態へと切り替えて、かつ、複数の前記駆動対象スイッチング素子のオフ状態への切り替えタイミングをずらすようにすべく、複数の前記駆動対象スイッチング素子それぞれの開閉制御端子の電荷の放電処理を行い、
    前記切替完了スイッチング素子は、複数の前記駆動対象スイッチング素子のうち最後にオフ状態に切り替えられる駆動対象スイッチング素子であるオフ切替スイッチング素子であり、
    前記速度調整部は、複数の前記駆動対象スイッチング素子のうち、前記オフ切替スイッチング素子以外の駆動対象スイッチング素子の開閉制御端子の電荷放電速度を、前記オフ切替スイッチング素子の開閉制御端子の電荷放電速度よりも高くする請求項１〜１７のいずれか１項に記載のスイッチング素子の駆動回路。
19. 複数の前記駆動対象スイッチング素子は、第１スイッチング素子（ＳＵＨＡ）と、該第１スイッチング素子よりも入出力端子間に流通可能な電流の最大値が小さい第２スイッチング素子（ＳＵＨＢ）とであり、
    前記制御部は、前記第２スイッチング素子をオフ状態に切り替えた後、前記第１スイッチング素子をオフ状態に切り替えるべく、前記放電処理を行う請求項１８に記載のスイッチング素子の駆動回路。
20. 前記制御部は、前記第１スイッチング素子及び前記第２スイッチング素子の双方を駆動対象とする双方駆動モードと、前記第１スイッチング素子及び前記第２スイッチング素子のうち前記第２スイッチング素子のみを駆動対象とする第２駆動モードとのいずれかを選択して実行し、
    前記速度調整部は、前記第２スイッチング素子の開閉制御端子の電荷放電速度を、前記双方駆動モードが選択されている場合よりも前記第２駆動モードが選択されている場合に低くする請求項１９に記載のスイッチング素子の駆動回路。
21. 前記制御部は、前記第１スイッチング素子及び前記第２スイッチング素子の双方を駆動対象とする双方駆動モードと、前記第１スイッチング素子及び前記第２スイッチング素子のうち前記第１スイッチング素子のみを駆動対象とする第１駆動モードとのいずれかを選択して実行し、
    前記速度調整部は、前記第１スイッチング素子の開閉制御端子の電荷放電速度を、前記双方駆動モードが選択されている場合よりも前記第１駆動モードが選択されている場合に低くする請求項１９又は２０に記載のスイッチング素子の駆動回路。
22. 前記制御部は、前記放電処理として、前記オフ切替スイッチング素子の開閉制御端子から定電流制御にて電荷を放電する処理と、複数の前記駆動対象スイッチング素子のうち前記オフ切替スイッチング素子以外の駆動対象スイッチング素子の開閉制御端子から定電圧制御にて電荷を放電する処理と、を行う請求項１８〜２１のいずれか１項に記載のスイッチング素子の駆動回路。
23. 複数の前記駆動対象スイッチング素子は、第１スイッチング素子（ＳＵＨＡ）と、駆動状態の切り替えを規定する開閉制御端子の印加電圧である閾値電圧が前記第１スイッチング素子よりも低い第２スイッチング素子（ＳＵＨＢ）とであり、
    前記制御部は、前記放電処理として、前記第２スイッチング素子の出力端子に対する開閉制御端子の電位差を、前記第１スイッチング素子の出力端子に対する開閉制御端子の電位差よりも低くする処理を行う請求項１８〜２２のいずれか１項に記載のスイッチング素子の駆動回路。
24. 複数の前記駆動対象スイッチング素子のうち前記オフ切替スイッチング素子以外の駆動対象スイッチング素子の開閉制御端子及び出力端子を短絡するオフ保持用経路と、
    前記オフ保持用経路に設けられたオフ保持用スイッチング素子（１３０）と、を備え、
    前記制御部は、前記放電処理として、前記オフ保持用スイッチング素子をオン状態にする処理を行う請求項１８〜２３のいずれか１項に記載のスイッチング素子の駆動回路。
25. 直流電源（１０）及び巻線（３０Ｕ〜２０Ｗ）を備えるシステムに適用されるスイッチング素子の駆動回路において、
    複数の前記駆動対象スイッチング素子は、互いに並列接続された複数の上アームスイッチング素子（ＳＵＨＡ，ＳＵＨＢ）、及び互いに並列接続された複数の下アームスイッチング素子（ＳＵＬＡ，ＳＵＬＢ）であり、
    複数の前記上アームスイッチング素子の入力端子である上アーム入力端子は、前記直流電源の正極側に接続され、複数の前記上アームスイッチング素子の出力端子である上アーム出力端子は、複数の前記下アームスイッチング素子の入力端子である下アーム入力端子と前記巻線とに接続され、複数の前記下アームスイッチング素子の出力端子である下アーム出力端子は、前記直流電源の負極側に接続され、
    複数の前記上アームスイッチング素子のそれぞれは、オン状態とされている場合において、前記上アーム入力端子から前記上アーム出力端子への電流の流通と、前記上アーム出力端子から前記上アーム入力端子への電流の流通とのそれぞれを許容し、
    複数の前記下アームスイッチング素子のそれぞれは、オン状態とされている場合において、前記下アーム入力端子から前記下アーム出力端子への電流の流通と、前記下アーム出力端子から前記下アーム入力端子への電流の流通とのそれぞれを許容し、
    前記速度調整部は、前記巻線から前記上アームスイッチング素子を介して前記直流電源の正極側へと流れる還流電流の流通を阻止する場合において、複数の前記上アームスイッチング素子のうち、前記オフ切替スイッチング素子以外の上アームスイッチング素子の開閉制御端子の電荷放電速度を、前記オフ切替スイッチング素子の開閉制御端子の電荷放電速度よりも高くし、前記直流電源の負極側から前記下アームスイッチング素子を介して前記巻線へと流れる還流電流の流通を阻止する場合において、複数の前記下アームスイッチング素子のうち、前記オフ切替スイッチング素子以外の下アームスイッチング素子の開閉制御端子の電荷放電速度を、前記オフ切替スイッチング素子の開閉制御端子の電荷放電速度よりも高くする請求項１８〜２４のいずれか１項に記載のスイッチング素子の駆動回路。
26. 複数の前記駆動対象スイッチング素子のそれぞれは、オン状態とされて、かつ、前記開閉制御端子の印加電圧が互いに同一の値とされる場合において、入出力端子間に流れると想定される電流が互いに同一とされており、
    複数の前記駆動対象スイッチング素子それぞれの入出力端子間に流れる電流を取得する電流取得部と、
    複数の前記駆動対象スイッチング素子がオン状態とされている場合において、複数の前記駆動対象スイッチング素子それぞれの入出力端子間に流れる電流が均等化されるように複数の前記駆動対象スイッチング素子それぞれの前記開閉制御端子の印加電圧を調整する電圧調整部と、を備える請求項１，２又は１８に記載のスイッチング素子の駆動回路。
27. 複数の前記駆動対象スイッチング素子のうち２つの駆動対象スイッチング素子の開閉制御端子の印加電圧分圧値を取得する電圧取得部と、
    前記電圧取得部により取得された印加電圧分圧値に基づいて、該印加電圧分圧値に対応する前記駆動対象スイッチング素子の開閉制御端子の印加電圧に異常が生じていることを判定する電圧異常判定部と、を備える請求項１〜２６のいずれか１項に記載のスイッチング素子の駆動回路。
28. 複数の前記駆動対象スイッチング素子のうち、前記切替完了スイッチング素子以外の駆動対象スイッチング素子の温度を取得する温度取得部と、
    前記温度取得部により取得された温度が閾値温度を超えた場合、複数の前記駆動対象スイッチング素子のうち、前記切替完了スイッチング素子以外の駆動対象スイッチング素子の開閉制御端子の印加電圧を低下させる電圧低下部と、を備える請求項１〜２７のいずれか１項に記載のスイッチング素子の駆動回路。
29. 前記切替完了スイッチング素子の温度を取得する温度取得部と、
    前記温度取得部により取得された温度が閾値温度を超えた場合、複数の前記駆動対象スイッチング素子のうち、前記切替完了スイッチング素子以外の駆動対象スイッチング素子の開閉制御端子の印加電圧を上昇させる電圧上昇部と、を備える請求項１〜２７のいずれか１項に記載のスイッチング素子の駆動回路。
30. 複数の前記駆動対象スイッチング素子の駆動信号を生成する制御装置（４０）を備えるシステムに適用されるスイッチング素子の駆動回路において、
    複数の前記駆動対象スイッチング素子は、互いに並列接続された複数の上アームスイッチング素子（ＳＵＨＡ，ＳＵＨＢ）、及び互いに並列接続されて、かつ、前記上アームスイッチング素子に直列接続された複数の下アームスイッチング素子（ＳＵＬＡ，ＳＵＬＢ）であり、
    前記制御装置は、複数の前記駆動対象スイッチング素子それぞれの駆動信号を個別に生成し、
    前記制御部は、前記制御装置により生成された前記駆動信号のそれぞれを取得し、取得した前記駆動信号に基づいて、取得した前記駆動信号に対応する前記駆動対象スイッチング素子に対する前記電荷の移動処理を行う請求項１〜２９のいずれか１項に記載のスイッチング素子の駆動回路。

Images