JP2001223571A - 電圧駆動型半導体素子のゲート駆動装置 - Google Patents
電圧駆動型半導体素子のゲート駆動装置Info
- Publication number
- JP2001223571A JP2001223571A JP2000033721A JP2000033721A JP2001223571A JP 2001223571 A JP2001223571 A JP 2001223571A JP 2000033721 A JP2000033721 A JP 2000033721A JP 2000033721 A JP2000033721 A JP 2000033721A JP 2001223571 A JP2001223571 A JP 2001223571A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- gate
- switching means
- turning
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】主回路の電圧駆動型素子を低損失で低ノイズな
駆動が可能でしかも駆動能力が任意に変えられる駆動回
路を安価に提供する。 【解決手段】駆動信号のオン指令に基づいて電圧駆動型
半導体素子（ＩＧＢＴ１）のゲートへオン用電圧をオン
用の第１スイッチング手段（Ｍ１，Ｍ２）を介して印加
し、オフ指令に基づいてオフ用の第２スイッチング手段
（Ｍ３，Ｍ４）を介してゲートの電圧を引き抜くゲート
駆動装置において、前記オン用の第１スイッチング手段
とオフ用の第２スイッチング手段からなる出力段ユニッ
トが複数（出力段１〜３、１ａ〜３ａ）あり、該複数の
出力段ユニットの入力側端子（Ａ〜Ｅ）が並列に接続さ
れ、出力側端子（出力信号）が独立して設けられ１つの
電圧駆動型半導体素子（ＩＧＢＴ１）に対して該出力側
端子が任意に接続されるようにすることで、駆動能力が
任意に変えられる。
駆動が可能でしかも駆動能力が任意に変えられる駆動回
路を安価に提供する。 【解決手段】駆動信号のオン指令に基づいて電圧駆動型
半導体素子（ＩＧＢＴ１）のゲートへオン用電圧をオン
用の第１スイッチング手段（Ｍ１，Ｍ２）を介して印加
し、オフ指令に基づいてオフ用の第２スイッチング手段
（Ｍ３，Ｍ４）を介してゲートの電圧を引き抜くゲート
駆動装置において、前記オン用の第１スイッチング手段
とオフ用の第２スイッチング手段からなる出力段ユニッ
トが複数（出力段１〜３、１ａ〜３ａ）あり、該複数の
出力段ユニットの入力側端子（Ａ〜Ｅ）が並列に接続さ
れ、出力側端子（出力信号）が独立して設けられ１つの
電圧駆動型半導体素子（ＩＧＢＴ１）に対して該出力側
端子が任意に接続されるようにすることで、駆動能力が
任意に変えられる。
Description
【０００１】
【発明の属する技術分野】本発明は、モータ制御、エア
コン等のインバータあるいはＮＣ制御などに使用される
電力変換装置を構成するＩＧＢＴ，ＭＯＳＦＥＴ等の電
圧駆動型半導体素子のゲート駆動装置に関する。
コン等のインバータあるいはＮＣ制御などに使用される
電力変換装置を構成するＩＧＢＴ，ＭＯＳＦＥＴ等の電
圧駆動型半導体素子のゲート駆動装置に関する。
【０００２】
【従来の技術】半導体素子を用いた電力変換装置におい
ては、近年、種々の法的規制から該電力変換装置を構成
する前記電圧駆動型半導体素子のスイッチング動作に伴
って発生するノイズを低減させることが求められてい
る。図４はこの種の電力変換装置の従来例を示す回路構
成図である。図４において、１はこの電力変換装置の電
圧駆動型半導体素子としてのＩＧＢＴ、２はモータ等の
誘導性負荷を示し、主回路電源ＶＭからＩＧＢＴ１のオ
ン・オフに基づいて誘導性負荷２に電力が供給される。
実際のインバータ回路では、このＩＧＢＴ１が２個直列
接続された直列回路を３個並列接続にし、かつ各直列回
路の中点を出力としてモータ等の誘導性負荷に接続され
る。このＩＧＢＴ１をオン・オフさせる駆動回路には、
駆動回路電源ＶＤＤと基準電位点（ＩＧＢＴ１のエミッ
タ電位あるいは接地電位）との間に直列接続されるＰチ
ャネルのＭＯＳＦＥＴ１１及びＮチャネルのＭＯＳＦＥ
Ｔ１２と、駆動信号に基づいてＭＯＳＦＥＴ１１，１２
を制御する反転素子２１ａ〜２１ｅからなる制御回路と
を備えている。３はゲート抵抗である。ＰチャネルのＭ
ＯＳＦＥＴ１１側とＮチャネルのＭＯＳＦＥＴ１２側と
の反転素子の段数が異なるのは同時にＭＯＳＦＥＴ１
１，１２がオン状態となり短絡するのを防ぐための時間
的なずれを持たせたためである。この回路では、ＭＯＳ
ＦＥＴ１１，１２を低オン抵抗の素子を選定して用い、
ＩＧＢＴ１の駆動能力を高く設定し、ゲート抵抗３の値
を調整して前記駆動能力より低く使用できるようにして
いる。かかる回路において、回路構成は簡単であるが、
ＩＧＢＴ１のスイッチング動作を早くすると、ターンオ
ン・ターンオフ時のＩＧＢＴ１のコレクタ電流Ｉｃ及び
コレクタ−エミッタ電圧ＶＣＥの変化が急峻となり、コ
レクタ電流Ｉｃに振動現象が生じノイズが発生すること
となる。なお、本発明は電圧駆動型半導体素子のゲート
駆動装置に特徴を有するものであるので、以後主スイッ
チング素子であるＩＧＢＴ１を１つだけ記載して説明を
行っている。前記図４におけるノイズの低減手段として
図５の回路を提供した。図５は異なる従来例を示す回路
構成図であり、類似した回路を出願し公開（特開平９―
４７０１５号、特開平１０―３２９７６号、特開平１１
―９７９９４号）した。図５において、Ｍ１はオン抵抗
が低いＰチャネルＭＯＳＦＥＴであり、Ｍ２はオン抵抗
が高いＮチャネルＭＯＳＦＥＴであり、Ｍ３はオン抵抗
が低いＮチャネルＭＯＳＦＥＴであり、Ｍ４はオン抵抗
が高いＰチャネルＭＯＳＦＥＴであり、Ｍ５はＭ３より
更にオン抵抗の低いＮチャネルＭＯＳＦＥＴである。そ
して、ＭＯＳＦＥＴＭ１，Ｍ２が並列接続され、ＭＯＳ
ＦＥＴＭ３，Ｍ４，Ｍ５が並列接続され、更にこれらの
並列接続されたＭＯＳＦＥＴＭ１，Ｍ２の一端とMOSFET
Ｍ３，Ｍ４，Ｍ５の一端とが直列に接続される。ＭＯＳ
ＦＥＴＭ１，Ｍ２の他端は駆動回路電源ＶＤＤに接続さ
れ、MOSFETＭ３，Ｍ４，Ｍ５の他端は基準電位点（ＩＧ
ＢＴ１のエミッタ電位あるいは接地電位）に接続され
る。この直列接続された中点がＩＧＢＴ１のゲートに接
続される。各ＭＯＳＦＥＴＭ１〜Ｍ５のゲートはプリド
ライバを介して駆動信号により個々に制御される。コレ
クタ電流ＩＣが５０ＡのＩＧＢＴ１を駆動する場合に各
ＭＯＳＦＥＴのオン抵抗は、ＭＯＳＦＥＴＭ３が１７
Ω、Ｍ４が２２０Ω、Ｍ５が２Ω、Ｍ１，Ｍ２が両者オ
ンした状態で３４Ωに設定される。
ては、近年、種々の法的規制から該電力変換装置を構成
する前記電圧駆動型半導体素子のスイッチング動作に伴
って発生するノイズを低減させることが求められてい
る。図４はこの種の電力変換装置の従来例を示す回路構
成図である。図４において、１はこの電力変換装置の電
圧駆動型半導体素子としてのＩＧＢＴ、２はモータ等の
誘導性負荷を示し、主回路電源ＶＭからＩＧＢＴ１のオ
ン・オフに基づいて誘導性負荷２に電力が供給される。
実際のインバータ回路では、このＩＧＢＴ１が２個直列
接続された直列回路を３個並列接続にし、かつ各直列回
路の中点を出力としてモータ等の誘導性負荷に接続され
る。このＩＧＢＴ１をオン・オフさせる駆動回路には、
駆動回路電源ＶＤＤと基準電位点（ＩＧＢＴ１のエミッ
タ電位あるいは接地電位）との間に直列接続されるＰチ
ャネルのＭＯＳＦＥＴ１１及びＮチャネルのＭＯＳＦＥ
Ｔ１２と、駆動信号に基づいてＭＯＳＦＥＴ１１，１２
を制御する反転素子２１ａ〜２１ｅからなる制御回路と
を備えている。３はゲート抵抗である。ＰチャネルのＭ
ＯＳＦＥＴ１１側とＮチャネルのＭＯＳＦＥＴ１２側と
の反転素子の段数が異なるのは同時にＭＯＳＦＥＴ１
１，１２がオン状態となり短絡するのを防ぐための時間
的なずれを持たせたためである。この回路では、ＭＯＳ
ＦＥＴ１１，１２を低オン抵抗の素子を選定して用い、
ＩＧＢＴ１の駆動能力を高く設定し、ゲート抵抗３の値
を調整して前記駆動能力より低く使用できるようにして
いる。かかる回路において、回路構成は簡単であるが、
ＩＧＢＴ１のスイッチング動作を早くすると、ターンオ
ン・ターンオフ時のＩＧＢＴ１のコレクタ電流Ｉｃ及び
コレクタ−エミッタ電圧ＶＣＥの変化が急峻となり、コ
レクタ電流Ｉｃに振動現象が生じノイズが発生すること
となる。なお、本発明は電圧駆動型半導体素子のゲート
駆動装置に特徴を有するものであるので、以後主スイッ
チング素子であるＩＧＢＴ１を１つだけ記載して説明を
行っている。前記図４におけるノイズの低減手段として
図５の回路を提供した。図５は異なる従来例を示す回路
構成図であり、類似した回路を出願し公開（特開平９―
４７０１５号、特開平１０―３２９７６号、特開平１１
―９７９９４号）した。図５において、Ｍ１はオン抵抗
が低いＰチャネルＭＯＳＦＥＴであり、Ｍ２はオン抵抗
が高いＮチャネルＭＯＳＦＥＴであり、Ｍ３はオン抵抗
が低いＮチャネルＭＯＳＦＥＴであり、Ｍ４はオン抵抗
が高いＰチャネルＭＯＳＦＥＴであり、Ｍ５はＭ３より
更にオン抵抗の低いＮチャネルＭＯＳＦＥＴである。そ
して、ＭＯＳＦＥＴＭ１，Ｍ２が並列接続され、ＭＯＳ
ＦＥＴＭ３，Ｍ４，Ｍ５が並列接続され、更にこれらの
並列接続されたＭＯＳＦＥＴＭ１，Ｍ２の一端とMOSFET
Ｍ３，Ｍ４，Ｍ５の一端とが直列に接続される。ＭＯＳ
ＦＥＴＭ１，Ｍ２の他端は駆動回路電源ＶＤＤに接続さ
れ、MOSFETＭ３，Ｍ４，Ｍ５の他端は基準電位点（ＩＧ
ＢＴ１のエミッタ電位あるいは接地電位）に接続され
る。この直列接続された中点がＩＧＢＴ１のゲートに接
続される。各ＭＯＳＦＥＴＭ１〜Ｍ５のゲートはプリド
ライバを介して駆動信号により個々に制御される。コレ
クタ電流ＩＣが５０ＡのＩＧＢＴ１を駆動する場合に各
ＭＯＳＦＥＴのオン抵抗は、ＭＯＳＦＥＴＭ３が１７
Ω、Ｍ４が２２０Ω、Ｍ５が２Ω、Ｍ１，Ｍ２が両者オ
ンした状態で３４Ωに設定される。
【０００３】
【発明が解決しようとする課題】前記図５の駆動回路で
は、駆動信号に応じてプリドライバから出力される信号
により、各ＭＯＳＦＥＴのオンするタイミング（詳細は
後述する）を変化させて過渡的にオン抵抗を変化させて
駆動能力を変え（駆動能力高いと低損失と低スイッチン
グロス、駆動能力が低いと低ノイズ）低損失と低ノイズ
を達成している。しかしながら、この駆動回路では、各
ＭＯＳＦＥＴのオン抵抗によって駆動対象であるＩＧＢ
Ｔ１に対する駆動能力が決められるので、ＩＧＢＴ１の
機種毎にあわせて各ＭＯＳＦＥＴのオン抵抗を設定せね
ばならなかった。また、この図５の駆動回路において、
図４の如くゲート抵抗３を用いて駆動能力を変更しよう
とした場合に、ＭＯＳＦＥＴＭ１とＭ２の各オン抵抗が
例えば１００Ωと１ＫΩというようにかなり異なるた
め、ゲート抵抗３が入ることで、オン抵抗の比がくるっ
てしまうので単純にゲート抵抗３を付けることはできな
い。図６は図５の駆動能力を変えるための回路構成図で
ある。図６において、図５と異なる点はＭＯＳＦＥＴＭ
１〜Ｍ５の一端を連結せずにそれぞれ引き出し、異なる
抵抗値のゲート抵抗３a〜３ｅを介してＩＧＢＴ１に接
続した点である。この回路構成ではゲート抵抗の値を個
々に設定することにより駆動能力を任意に設定できる。
しかし、通常この駆動回路はＩＣとして形成されるが、
個々のゲート抵抗に接続するためにＩＣのピン数が増え
ることとゲート抵抗も端子分必要となりコストアップと
なる。
は、駆動信号に応じてプリドライバから出力される信号
により、各ＭＯＳＦＥＴのオンするタイミング（詳細は
後述する）を変化させて過渡的にオン抵抗を変化させて
駆動能力を変え（駆動能力高いと低損失と低スイッチン
グロス、駆動能力が低いと低ノイズ）低損失と低ノイズ
を達成している。しかしながら、この駆動回路では、各
ＭＯＳＦＥＴのオン抵抗によって駆動対象であるＩＧＢ
Ｔ１に対する駆動能力が決められるので、ＩＧＢＴ１の
機種毎にあわせて各ＭＯＳＦＥＴのオン抵抗を設定せね
ばならなかった。また、この図５の駆動回路において、
図４の如くゲート抵抗３を用いて駆動能力を変更しよう
とした場合に、ＭＯＳＦＥＴＭ１とＭ２の各オン抵抗が
例えば１００Ωと１ＫΩというようにかなり異なるた
め、ゲート抵抗３が入ることで、オン抵抗の比がくるっ
てしまうので単純にゲート抵抗３を付けることはできな
い。図６は図５の駆動能力を変えるための回路構成図で
ある。図６において、図５と異なる点はＭＯＳＦＥＴＭ
１〜Ｍ５の一端を連結せずにそれぞれ引き出し、異なる
抵抗値のゲート抵抗３a〜３ｅを介してＩＧＢＴ１に接
続した点である。この回路構成ではゲート抵抗の値を個
々に設定することにより駆動能力を任意に設定できる。
しかし、通常この駆動回路はＩＣとして形成されるが、
個々のゲート抵抗に接続するためにＩＣのピン数が増え
ることとゲート抵抗も端子分必要となりコストアップと
なる。
【０００４】本発明の目的は、主回路の電圧駆動型素子
を低損失で低ノイズな駆動が可能な駆動回路を安価に提
供することである。
を低損失で低ノイズな駆動が可能な駆動回路を安価に提
供することである。
【０００５】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、駆動信号のオン指令に基づいて電圧駆
動型半導体素子（ＩＧＢＴ１）のゲートへオン用電圧を
オン用の第１スイッチング手段（Ｍ１，Ｍ２）を介して
印加し、オフ指令に基づいてオフ用の第２スイッチング
手段（Ｍ３，Ｍ４）を介してゲートの電圧を引き抜くゲ
ート駆動装置において、前記オン用の第１スイッチング
手段とオフ用の第２スイッチング手段からなる出力段ユ
ニットが複数（出力段１〜３、１ａ〜３ａ）あり、該複
数の出力段ユニットの入力側端子（Ａ〜Ｅ）が並列に接
続され、出力側端子（出力信号）が独立して設けられ１
つの電圧駆動型半導体素子（ＩＧＢＴ１）に対して該出
力側端子が任意に接続されることが有効である。また、
オン用の第１スイッチング手段がＰチャネルＭＯＳＦＥ
Ｔ（Ｍ１）とＮチャネルＭＯＳＦＥＴ（Ｍ２）との並列
接続回路であり、オフ用の第２スイッチング手段がＰチ
ャネルＭＯＳＦＥＴ（Ｍ４）とＮチャネルＭＯＳＦＥＴ
（Ｍ３）との並列接続回路であることが有効である。Ｐ
チャネルＭＯＳＦＥＴ（Ｍ１、Ｍ４）はオン抵抗が高
く、ＮチャネルＭＯＳＦＥＴ（Ｍ２、Ｍ３）はオン抵抗
が低くする。また、ゲート駆動装置がＩＣであり、オフ
用の第２スイッチング手段のＮチャネルＭＯＳＦＥＴよ
りも低いオン抵抗のＮチャネルＭＯＳＦＥＴ（Ｍ５）を
前記ＩＧＢＴ１のゲートと基準電位との間に設けること
が有効である。複数の出力段ユニットの出力端子の出力
値は異なっている。
めに、本発明は、駆動信号のオン指令に基づいて電圧駆
動型半導体素子（ＩＧＢＴ１）のゲートへオン用電圧を
オン用の第１スイッチング手段（Ｍ１，Ｍ２）を介して
印加し、オフ指令に基づいてオフ用の第２スイッチング
手段（Ｍ３，Ｍ４）を介してゲートの電圧を引き抜くゲ
ート駆動装置において、前記オン用の第１スイッチング
手段とオフ用の第２スイッチング手段からなる出力段ユ
ニットが複数（出力段１〜３、１ａ〜３ａ）あり、該複
数の出力段ユニットの入力側端子（Ａ〜Ｅ）が並列に接
続され、出力側端子（出力信号）が独立して設けられ１
つの電圧駆動型半導体素子（ＩＧＢＴ１）に対して該出
力側端子が任意に接続されることが有効である。また、
オン用の第１スイッチング手段がＰチャネルＭＯＳＦＥ
Ｔ（Ｍ１）とＮチャネルＭＯＳＦＥＴ（Ｍ２）との並列
接続回路であり、オフ用の第２スイッチング手段がＰチ
ャネルＭＯＳＦＥＴ（Ｍ４）とＮチャネルＭＯＳＦＥＴ
（Ｍ３）との並列接続回路であることが有効である。Ｐ
チャネルＭＯＳＦＥＴ（Ｍ１、Ｍ４）はオン抵抗が高
く、ＮチャネルＭＯＳＦＥＴ（Ｍ２、Ｍ３）はオン抵抗
が低くする。また、ゲート駆動装置がＩＣであり、オフ
用の第２スイッチング手段のＮチャネルＭＯＳＦＥＴよ
りも低いオン抵抗のＮチャネルＭＯＳＦＥＴ（Ｍ５）を
前記ＩＧＢＴ１のゲートと基準電位との間に設けること
が有効である。複数の出力段ユニットの出力端子の出力
値は異なっている。
【０００６】本発明によれば、出力段ユニットの出力端
子が引き出されたＩＣの端子を任意に接続することによ
り、低損失、低ノイズを損なうことなくＩＣによる駆動
能力が簡単に変えることができる。
子が引き出されたＩＣの端子を任意に接続することによ
り、低損失、低ノイズを損なうことなくＩＣによる駆動
能力が簡単に変えることができる。
【０００７】
【発明の実施の形態】図１は、本発明の第１の実施例を
示す電力変換装置の回路構成図であり（ａ）は駆動回路
図であり（ｂ）は（ａ）の出力段１の部分拡大図であ
り、図５に示した従来例回路と同一機能を有するものに
は同一符号を付している。すなわち図１において、出力
段１〜３からなるユニットがＩＣ内において並列に接続
されている。これら出力段１〜３の回路構成は（ｂ）に
示すようになっており、図５のＭＯＳＦＥＴＭ１〜Ｍ５
と同じ回路構成となっている。但し、出力段１〜３での
各ＭＯＳＦＥＴＭ１〜Ｍ５のオン抵抗は異なるものを採
用しており、出力段１〜３の出力信号が異なる駆動能力
となっている。まず、図１（ｂ）の部分拡大図の動作を
図２に示す動作波形図を参照しつつ、以下に説明する。
なお、図２の動作波形を具現するためのＭＯＳＦＥＴＭ
１〜Ｍ５の選定条件は、図５におけるオン抵抗の選定条
件と同じとしている。まず、プリドライバを介して駆動
信号（図２（ｆ）参照）が図示の如くオフからオン（Ｔ
１時点）に変化してＩＧＢＴ１にオン指令が発せられる
と、Ｍ１の端子Ａの信号はハイからロー（図２（ａ）参
照）へ変わり、Ｍ２の端子Ｂの信号はローからハイ（図
２（ｂ）参照）に変わりＭ１，Ｍ２はオフ状態からオン
状態となる。このオン状態の時にＭ３〜Ｍ５はオフ状態
とされる（図２（ｃ）〜（ｅ）参照）。その結果ＩＧＢ
Ｔ１は駆動回路電源ＶＧＧからＭ１，Ｍ２を介してのゲ
ート電圧でオン状態となり、ＩＧＢＴ１のゲート電圧Ｖ
Ｇは急速に立ち上がり、ＩＧＢＴ１の閾値ＶＧ１を越え
て平坦期間（ＩＧＢＴ１のミラー容量充電期間）に入り
つつ、ＩＧＢＴ１がターンオン動作を開始する。このミ
ラー容量充電期間は、Ｍ２をＴ２時点でオフさせること
でＴ１〜Ｔ２時点の間のゲート容量充電にＭ１，Ｍ２が
寄与してこの時間の短縮が図られる。その後、ＩＧＢＴ
１のゲート電圧（図２（ｇ）参照）がＶＧ１に近づくに
つれてＭ２のゲート・ソース電圧はＭ２の閾値に近づき
オフするため、ＩＧＢＴ１のゲート電圧がＶＧ１以上の
領域ではＭ１のみがオン状態になり、その結果、図示の
如くＩＧＢＴ１のゲート電圧ＶＧのｄＶ／ｄｔが小さく
なり、ＩＧＢＴ１のコレクタ電流Ｉｃ（図示せず）及び
コレクタ・エミッタ電圧ＶＣＥ（図２（ｈ）参照）の変
化が緩やかになる。次に、駆動信号がオンからオフに変
化（Ｔ３時点）してＩＧＢＴ１にオフ指令が発せられる
と、Ｍ３〜Ｍ５はオフ状態からオン状態となる。このオ
ン状態の時にＭ１，Ｍ２はオフ状態とされる。その結
果、ＩＧＢＴ１のゲート電圧ＶＧＥは急速に立ち下が
り、平坦期間（ＩＧＢＴ１のミラー容量放電期間）を若
干残しつつ、ＩＧＢＴ１がターンオフ動作を開始する。
このミラー容量放電期間は、Ｍ５をＴ４時点でオフさせ
ることにより短縮することができ、一旦Ｍ３、Ｍ４のみ
がオン状態となり、その結果、図示の如くＩＧＢＴ１の
ゲート電圧ＶＧのｄＶ／ｄｔが小さくなり、ＩＧＢＴ１
のコレクタ電流Ｉｃ及びコレクタ・エミッタ電圧ＶＣＥ
の変化が緩やかになる。なお、Ｔ５時点でゲート電圧が
ＶＧ２（約５Ｖ）まで下降すると再びＭ５をオンさせて
Ｍ３〜Ｍ５をオン状態としてゲート電圧ＶＧの下降を速
め、ＩＧＢＴ１のターンオフ時間を短縮してオフ保持さ
せる。再び図１にもどり、出力段１〜３は、各ＭＯＳＦ
ＥＴのオン抵抗を変えるだけでよいので、ＩＣ内で容易
に実現が可能である。この出力段１〜３の出力信号を出
力すべく出力端子はこの例では３つとなり、ＩＣのピン
数が２つ増えるが、例えば、この出力端子をコレクタ電
流Ｉｃが２５Ａ，５０Ａ，７５ＡとすればＩＧＢＴ１へ
の接続ピンを組み合わせることで７種類の駆動能力を実
現できる。そして、出力段ユニットを４個とすれば１５
種類の駆動能力が実現できる。これらにおいて、外付け
のゲート抵抗を図６のように個々に設ける必要がないの
で部品数を増やすこともない。図３は異なる実施例であ
り、（ａ）は駆動回路図であり、（ｂ）は（ａ）の出力
段１ａの部分拡大図である。図３において図１と異なる
点は、出力段１〜３のそれぞれに設けられていたＭＯＳ
ＦＥＴＭ５を取出して独立してＭ５を設けた点である。
このＭ５はシンカーと呼ばれ、駆動対象であるＩＧＢＴ
１をオフに保持するためのオン抵抗が低抵抗のトランジ
スタである。この場合、ＩＧＢＴ１のゲートが低抵抗で
基準電位（接地）に落ちていればよいので、駆動対象毎
に駆動能力を変えなくてもよい。従って、各出力段のＭ
５を統合して１つの出力端子としている。この出力端子
はゲートの電圧を検出するための端子としてもよい。以
上のように本発明では、各ＭＯＳＦＥＴのオン抵抗を変
える手段にて説明したが、各ＭＯＳＦＥＴに拡散抵抗あ
るいはポリシリコンの抵抗を直列に介挿して抵抗値を設
定してもよい。
示す電力変換装置の回路構成図であり（ａ）は駆動回路
図であり（ｂ）は（ａ）の出力段１の部分拡大図であ
り、図５に示した従来例回路と同一機能を有するものに
は同一符号を付している。すなわち図１において、出力
段１〜３からなるユニットがＩＣ内において並列に接続
されている。これら出力段１〜３の回路構成は（ｂ）に
示すようになっており、図５のＭＯＳＦＥＴＭ１〜Ｍ５
と同じ回路構成となっている。但し、出力段１〜３での
各ＭＯＳＦＥＴＭ１〜Ｍ５のオン抵抗は異なるものを採
用しており、出力段１〜３の出力信号が異なる駆動能力
となっている。まず、図１（ｂ）の部分拡大図の動作を
図２に示す動作波形図を参照しつつ、以下に説明する。
なお、図２の動作波形を具現するためのＭＯＳＦＥＴＭ
１〜Ｍ５の選定条件は、図５におけるオン抵抗の選定条
件と同じとしている。まず、プリドライバを介して駆動
信号（図２（ｆ）参照）が図示の如くオフからオン（Ｔ
１時点）に変化してＩＧＢＴ１にオン指令が発せられる
と、Ｍ１の端子Ａの信号はハイからロー（図２（ａ）参
照）へ変わり、Ｍ２の端子Ｂの信号はローからハイ（図
２（ｂ）参照）に変わりＭ１，Ｍ２はオフ状態からオン
状態となる。このオン状態の時にＭ３〜Ｍ５はオフ状態
とされる（図２（ｃ）〜（ｅ）参照）。その結果ＩＧＢ
Ｔ１は駆動回路電源ＶＧＧからＭ１，Ｍ２を介してのゲ
ート電圧でオン状態となり、ＩＧＢＴ１のゲート電圧Ｖ
Ｇは急速に立ち上がり、ＩＧＢＴ１の閾値ＶＧ１を越え
て平坦期間（ＩＧＢＴ１のミラー容量充電期間）に入り
つつ、ＩＧＢＴ１がターンオン動作を開始する。このミ
ラー容量充電期間は、Ｍ２をＴ２時点でオフさせること
でＴ１〜Ｔ２時点の間のゲート容量充電にＭ１，Ｍ２が
寄与してこの時間の短縮が図られる。その後、ＩＧＢＴ
１のゲート電圧（図２（ｇ）参照）がＶＧ１に近づくに
つれてＭ２のゲート・ソース電圧はＭ２の閾値に近づき
オフするため、ＩＧＢＴ１のゲート電圧がＶＧ１以上の
領域ではＭ１のみがオン状態になり、その結果、図示の
如くＩＧＢＴ１のゲート電圧ＶＧのｄＶ／ｄｔが小さく
なり、ＩＧＢＴ１のコレクタ電流Ｉｃ（図示せず）及び
コレクタ・エミッタ電圧ＶＣＥ（図２（ｈ）参照）の変
化が緩やかになる。次に、駆動信号がオンからオフに変
化（Ｔ３時点）してＩＧＢＴ１にオフ指令が発せられる
と、Ｍ３〜Ｍ５はオフ状態からオン状態となる。このオ
ン状態の時にＭ１，Ｍ２はオフ状態とされる。その結
果、ＩＧＢＴ１のゲート電圧ＶＧＥは急速に立ち下が
り、平坦期間（ＩＧＢＴ１のミラー容量放電期間）を若
干残しつつ、ＩＧＢＴ１がターンオフ動作を開始する。
このミラー容量放電期間は、Ｍ５をＴ４時点でオフさせ
ることにより短縮することができ、一旦Ｍ３、Ｍ４のみ
がオン状態となり、その結果、図示の如くＩＧＢＴ１の
ゲート電圧ＶＧのｄＶ／ｄｔが小さくなり、ＩＧＢＴ１
のコレクタ電流Ｉｃ及びコレクタ・エミッタ電圧ＶＣＥ
の変化が緩やかになる。なお、Ｔ５時点でゲート電圧が
ＶＧ２（約５Ｖ）まで下降すると再びＭ５をオンさせて
Ｍ３〜Ｍ５をオン状態としてゲート電圧ＶＧの下降を速
め、ＩＧＢＴ１のターンオフ時間を短縮してオフ保持さ
せる。再び図１にもどり、出力段１〜３は、各ＭＯＳＦ
ＥＴのオン抵抗を変えるだけでよいので、ＩＣ内で容易
に実現が可能である。この出力段１〜３の出力信号を出
力すべく出力端子はこの例では３つとなり、ＩＣのピン
数が２つ増えるが、例えば、この出力端子をコレクタ電
流Ｉｃが２５Ａ，５０Ａ，７５ＡとすればＩＧＢＴ１へ
の接続ピンを組み合わせることで７種類の駆動能力を実
現できる。そして、出力段ユニットを４個とすれば１５
種類の駆動能力が実現できる。これらにおいて、外付け
のゲート抵抗を図６のように個々に設ける必要がないの
で部品数を増やすこともない。図３は異なる実施例であ
り、（ａ）は駆動回路図であり、（ｂ）は（ａ）の出力
段１ａの部分拡大図である。図３において図１と異なる
点は、出力段１〜３のそれぞれに設けられていたＭＯＳ
ＦＥＴＭ５を取出して独立してＭ５を設けた点である。
このＭ５はシンカーと呼ばれ、駆動対象であるＩＧＢＴ
１をオフに保持するためのオン抵抗が低抵抗のトランジ
スタである。この場合、ＩＧＢＴ１のゲートが低抵抗で
基準電位（接地）に落ちていればよいので、駆動対象毎
に駆動能力を変えなくてもよい。従って、各出力段のＭ
５を統合して１つの出力端子としている。この出力端子
はゲートの電圧を検出するための端子としてもよい。以
上のように本発明では、各ＭＯＳＦＥＴのオン抵抗を変
える手段にて説明したが、各ＭＯＳＦＥＴに拡散抵抗あ
るいはポリシリコンの抵抗を直列に介挿して抵抗値を設
定してもよい。
【０００８】
【発明の効果】本発明によれば、主回路の電圧駆動型素
子を低損失で低ノイズな駆動が可能でしかも駆動能力が
任意に変えられる駆動回路を安価に提供することができ
る。
子を低損失で低ノイズな駆動が可能でしかも駆動能力が
任意に変えられる駆動回路を安価に提供することができ
る。
【図１】本発明の実施例を示す回路構成図であり、
（ａ）は駆動回路図、（ｂ）は（ａ）の部分拡大図
（ａ）は駆動回路図、（ｂ）は（ａ）の部分拡大図
【図２】図１の動作を説明する波形図
【図３】本発明の他の実施例を示す回路構成図であり、
（ａ）は駆動回路図、（ｂ）は（ａ）の部分拡大図
（ａ）は駆動回路図、（ｂ）は（ａ）の部分拡大図
【図４】従来例を示す回路構成図
【図５】他の従来例を示す回路構成図
【図６】参考例を示す回路構成図
１ ＩＧＢＴ ２ 誘導性負荷 １１、 １２、Ｍ１〜Ｍ５ ＭＯＳＦＥＴ ２１ａ〜２１ｅ 反転素子 ３、３ａ〜３ｅ ゲート抵抗
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5H740 BA11 BA12 BB10 HH05 KK01 5J055 AX08 AX12 AX25 AX44 AX65 BX16 BX18 CX07 CX13 CX20 DX09 DX13 DX14 DX22 DX55 DX56 DX73 DX83 GX01 GX02 GX04
Claims (6)
- 【請求項１】駆動信号のオン指令に基づいて電圧駆動型
半導体素子のゲートへオン用電圧をオン用の第１スイッ
チング手段を介して印加し、オフ指令に基づいてオフ用
の第２スイッチング手段を介してゲートの電圧を引き抜
くゲート駆動装置において、前記オン用の第１スイッチ
ング手段とオフ用の第２スイッチング手段からなる出力
段ユニットが複数あり、該複数の出力段ユニットの入力
側端子が並列に接続され、出力側端子が独立して設けら
れ１つの電圧駆動型半導体素子に対して該出力側端子が
任意に接続されることを特徴とする電圧駆動型半導体素
子のゲート駆動装置。 - 【請求項２】オン用の第１スイッチング手段がＰチャネ
ルＭＯＳＦＥＴとＮチャネルＭＯＳＦＥＴとの並列接続
回路であり、オフ用の第２スイッチング手段がＰチャネ
ルＭＯＳＦＥＴとＮチャネルＭＯＳＦＥＴとの並列接続
回路である請求項１記載の電圧駆動型半導体素子のゲー
ト駆動装置。 - 【請求項３】ＰチャネルＭＯＳＦＥＴはオン抵抗が高
く、ＮチャネルＭＯＳＦＥＴはオン抵抗が低い請求項２
記載の電圧駆動型半導体素子のゲート駆動装置。 - 【請求項４】ゲート駆動装置がＩＣである請求項２記載
の電圧駆動型半導体素子のゲート駆動装置。 - 【請求項５】オフ用の第２スイッチング手段のＮチャネ
ルＭＯＳＦＥＴよりも低いオン抵抗のＮチャネルＭＯＳ
ＦＥＴを前記ゲートと基準電位との間に設けた請求項２
記載の電圧駆動型半導体素子のゲート駆動装置。 - 【請求項６】複数の出力段ユニットの出力端子の出力値
が異なる請求項１記載の電圧駆動型半導体素子のゲート
駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000033721A JP2001223571A (ja) | 2000-02-10 | 2000-02-10 | 電圧駆動型半導体素子のゲート駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000033721A JP2001223571A (ja) | 2000-02-10 | 2000-02-10 | 電圧駆動型半導体素子のゲート駆動装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001223571A true JP2001223571A (ja) | 2001-08-17 |
Family
ID=18558157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000033721A Pending JP2001223571A (ja) | 2000-02-10 | 2000-02-10 | 電圧駆動型半導体素子のゲート駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001223571A (ja) |
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003158868A (ja) * | 2001-11-16 | 2003-05-30 | Nissan Motor Co Ltd | パワー半導体駆動回路 |
| WO2006121143A1 (ja) * | 2005-05-11 | 2006-11-16 | Toyota Jidosha Kabushiki Kaisha | 電圧駆動型半導体素子の駆動装置 |
| US7151401B2 (en) | 2003-07-23 | 2006-12-19 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor apparatus |
| JP2008066929A (ja) * | 2006-09-06 | 2008-03-21 | Mitsubishi Electric Corp | 半導体装置 |
| JP2009055696A (ja) * | 2007-08-27 | 2009-03-12 | Fuji Electric Device Technology Co Ltd | 半導体素子のゲート駆動回路およびゲート駆動方法 |
| JP2010119184A (ja) * | 2008-11-12 | 2010-05-27 | Toyota Motor Corp | 半導体駆動装置 |
| JP2012016110A (ja) * | 2010-06-30 | 2012-01-19 | Denso Corp | スイッチング素子の駆動回路 |
| JP2012100489A (ja) * | 2010-11-04 | 2012-05-24 | Denso Corp | 電子装置 |
| JP2012130133A (ja) * | 2010-12-14 | 2012-07-05 | Denso Corp | スイッチング素子の駆動回路およびその製造方法 |
| WO2012157301A1 (ja) * | 2011-05-17 | 2012-11-22 | トヨタ自動車株式会社 | 絶縁ゲート型スイッチング素子のゲートの電位を制御する半導体装置、及び、回路 |
| JP2013102692A (ja) * | 2013-02-28 | 2013-05-23 | Denso Corp | スイッチング素子の駆動回路およびその製造方法 |
| JP2013126270A (ja) * | 2011-12-13 | 2013-06-24 | Denso Corp | スイッチング素子の駆動回路 |
| JP2013230081A (ja) * | 2012-04-24 | 2013-11-07 | Ls Industrial Systems Co Ltd | ゲート駆動装置 |
| JP2016019096A (ja) * | 2014-07-07 | 2016-02-01 | 株式会社デンソー | ゲート駆動回路 |
| US9660636B2 (en) | 2014-03-27 | 2017-05-23 | Denso Corporation | Drive device |
| US9722594B2 (en) | 2014-03-27 | 2017-08-01 | Denso Corporation | Drive device |
| JP2019134622A (ja) * | 2018-02-01 | 2019-08-08 | ローム株式会社 | ドライバ回路及びスイッチングレギュレータ |
| JP2019153846A (ja) * | 2018-02-28 | 2019-09-12 | 株式会社デンソー | スイッチの駆動回路 |
| JP2020005098A (ja) * | 2018-06-27 | 2020-01-09 | 株式会社デンソー | スイッチング素子駆動装置 |
| JP2020109907A (ja) * | 2019-01-04 | 2020-07-16 | 株式会社東芝 | ゲート抵抗調整装置、電源装置、ゲート抵抗設計装置及びゲート抵抗設計方法 |
| JP2022090544A (ja) * | 2020-12-07 | 2022-06-17 | 日清紡マイクロデバイス株式会社 | 半導体スイッチ回路 |
| JP7190226B1 (ja) | 2022-09-08 | 2022-12-15 | イサハヤ電子株式会社 | マルチレベル出力ゲート駆動装置及びゲート電圧制御方法 |
-
2000
- 2000-02-10 JP JP2000033721A patent/JP2001223571A/ja active Pending
Cited By (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003158868A (ja) * | 2001-11-16 | 2003-05-30 | Nissan Motor Co Ltd | パワー半導体駆動回路 |
| US7151401B2 (en) | 2003-07-23 | 2006-12-19 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor apparatus |
| US7746158B2 (en) | 2005-05-11 | 2010-06-29 | Toyota Jidosha Kabushiki Kaisha | Driving device of voltage drive type semiconductor device |
| WO2006121143A1 (ja) * | 2005-05-11 | 2006-11-16 | Toyota Jidosha Kabushiki Kaisha | 電圧駆動型半導体素子の駆動装置 |
| JP2008066929A (ja) * | 2006-09-06 | 2008-03-21 | Mitsubishi Electric Corp | 半導体装置 |
| JP2009055696A (ja) * | 2007-08-27 | 2009-03-12 | Fuji Electric Device Technology Co Ltd | 半導体素子のゲート駆動回路およびゲート駆動方法 |
| JP2010119184A (ja) * | 2008-11-12 | 2010-05-27 | Toyota Motor Corp | 半導体駆動装置 |
| JP2012016110A (ja) * | 2010-06-30 | 2012-01-19 | Denso Corp | スイッチング素子の駆動回路 |
| JP2012100489A (ja) * | 2010-11-04 | 2012-05-24 | Denso Corp | 電子装置 |
| JP2012130133A (ja) * | 2010-12-14 | 2012-07-05 | Denso Corp | スイッチング素子の駆動回路およびその製造方法 |
| WO2012157301A1 (ja) * | 2011-05-17 | 2012-11-22 | トヨタ自動車株式会社 | 絶縁ゲート型スイッチング素子のゲートの電位を制御する半導体装置、及び、回路 |
| JP2012244295A (ja) * | 2011-05-17 | 2012-12-10 | Toyota Motor Corp | 絶縁ゲート型スイッチング素子のゲートの電位を制御する半導体装置、及び、回路 |
| JP2013126270A (ja) * | 2011-12-13 | 2013-06-24 | Denso Corp | スイッチング素子の駆動回路 |
| EP2658127A3 (en) * | 2012-04-24 | 2014-09-03 | LSIS Co., Ltd. | Gate driving apparatus |
| JP2013230081A (ja) * | 2012-04-24 | 2013-11-07 | Ls Industrial Systems Co Ltd | ゲート駆動装置 |
| JP2013102692A (ja) * | 2013-02-28 | 2013-05-23 | Denso Corp | スイッチング素子の駆動回路およびその製造方法 |
| US9660636B2 (en) | 2014-03-27 | 2017-05-23 | Denso Corporation | Drive device |
| US9722594B2 (en) | 2014-03-27 | 2017-08-01 | Denso Corporation | Drive device |
| JP2016019096A (ja) * | 2014-07-07 | 2016-02-01 | 株式会社デンソー | ゲート駆動回路 |
| JP2019134622A (ja) * | 2018-02-01 | 2019-08-08 | ローム株式会社 | ドライバ回路及びスイッチングレギュレータ |
| JP2019153846A (ja) * | 2018-02-28 | 2019-09-12 | 株式会社デンソー | スイッチの駆動回路 |
| JP7176200B2 (ja) | 2018-02-28 | 2022-11-22 | 株式会社デンソー | スイッチの駆動回路 |
| JP2020005098A (ja) * | 2018-06-27 | 2020-01-09 | 株式会社デンソー | スイッチング素子駆動装置 |
| JP2020109907A (ja) * | 2019-01-04 | 2020-07-16 | 株式会社東芝 | ゲート抵抗調整装置、電源装置、ゲート抵抗設計装置及びゲート抵抗設計方法 |
| JP2022090544A (ja) * | 2020-12-07 | 2022-06-17 | 日清紡マイクロデバイス株式会社 | 半導体スイッチ回路 |
| JP7190226B1 (ja) | 2022-09-08 | 2022-12-15 | イサハヤ電子株式会社 | マルチレベル出力ゲート駆動装置及びゲート電圧制御方法 |
| JP2024038888A (ja) * | 2022-09-08 | 2024-03-21 | イサハヤ電子株式会社 | マルチレベル出力ゲート駆動装置及びゲート電圧制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001223571A (ja) | 電圧駆動型半導体素子のゲート駆動装置 | |
| EP2015453B1 (en) | Drive circuit for voltage driven switching element | |
| KR100641862B1 (ko) | 반도체장치 | |
| JP3141613B2 (ja) | 電圧駆動形素子の駆動方法及びその回路 | |
| JP3307712B2 (ja) | 駆動回路及び駆動方法 | |
| JP4161737B2 (ja) | 半導体装置の駆動方法および装置 | |
| JP2006229454A (ja) | ゲート駆動回路 | |
| CN101171739A (zh) | 电压驱动型半导体元件的驱动装置 | |
| JP3430878B2 (ja) | Ｍｏｓゲート形素子の駆動回路 | |
| JP2008193717A (ja) | 半導体装置の駆動方法および装置 | |
| JP4909684B2 (ja) | 半導体装置 | |
| CN101346881B (zh) | 用于借助微处理器的输出信号驱动电子部件的电路装置和方法 | |
| US20040145918A1 (en) | Inverter device capable of reducing through-type current | |
| JP2020195213A (ja) | スイッチングトランジスタの駆動回路 | |
| JPH01133414A (ja) | カスコードＢｉＭＯＳ駆動回路 | |
| JP2004328413A (ja) | ハーフブリッジ形出力回路 | |
| JPH0446486B2 (ja) | ||
| JP2004088892A (ja) | 絶縁ゲート型半導体素子のゲート回路 | |
| JP3278205B2 (ja) | ドライバ回路及び駆動方法 | |
| JP3399737B2 (ja) | ゲート駆動装置およびパワーモジュール | |
| US6809559B2 (en) | Method of forming a power device and structure therefor | |
| JP2000139071A (ja) | 電力変換装置のゲート駆動回路 | |
| JP4396059B2 (ja) | 直列接続された電圧駆動型半導体素子の制御装置 | |
| JPH0752829B2 (ja) | 出力回路 | |
| JP2003143831A (ja) | ゲート駆動回路 |