JP2011521444A - 凹型ソケットを有する環状バイアを備えるダイスタッキング - Google Patents

Abstract

凹型導電性ソケットを備える環状バイアを有するダイを含むダイスタックおよびそのダイスタックを形成する方法は、様々な電子システムで使用するための構造を提供する。一実施形態において、ダイスタックは、別のダイの凹型導電性ソケット中に挿入されたダイの頂部上に導電性ピラーを含む。
【選択図】図１

Description

（関連出願）
本特許出願は、２００８年４月２２日付けで出願された米国特許出願第１２／１０７，５７６号に基づく優先権の恩恵を主張するものであり、当該米国特許出願は、参照として本明細書に組み込まれる。

例示的な諸実施形態は、一般的には、電子デバイスおよびシステムの集積回路製造に関する技術分野に関する。

マイクロエレクトロニクスにおける焦点が、パッケージに一層重点を置くように徐々に変化していくにつれて、システムインパッケージ（ＳｉＰ）方法を使用することによって、パッケージにおいて付加価値を達成することができる。ＳｉＰ方法は、機能集積において進行している潮流に対する先進的で実行可能な解決法とみなすことができる。ＳｉＰ方法は、いくつかのダイを１つのパッケージ中に、横に並べて、あるいは、上下に重ねて配置することを含む。しかしながら、小型化の潮流は、多かれ少なかれ、横に並べられたダイの使用を少なくする場合がある。したがって、さらなる複数の手法により、高速で信頼できるインターフェースを提供しつつ、ダイ面積を最小にするための潮流をさらに進めることができる。

添付の図面の各図には、いくつかの実施形態が、例としてかつ限定的ではなく示される。

凹型導電性ソケットおよび導電性ピラーを備える環状バイアを使用して接続されたダイのスタックの一部分の例示的な一実施形態を示す断面図である。 凹型導電性ソケットを備える環状バイアを含む底部ダイの一部分の例示的な一実施形態を示す断面図である。 凹型導電性ソケットおよび導電性ピラーを備える環状バイアを含む中間ダイの一部分の例示的な一実施形態を示す断面図である。 環状開口の形成後の、処理中のダイの例示的な一実施形態を示す断面図である。 図４の処理中のダイの上面図である。 環状開口の側壁を覆うパッシベーション層の形成後の、図４の処理中のダイの断面図である。 導電性バイアおよび平坦な端部部分の形成後、の図６の処理中のダイの断面図である。 凹型導電性ソケットの形成後の、図７の処理中のダイの断面図である。 バイアの平坦な端部部分を覆う円筒形の導電性ピラーの形成後の、図８の処理中のダイの断面図である。 例示的な一実施形態における、凹型導電性ソケットを備える環状バイアの形成のための方法を示す高レベルなフロー図である。 例示的な一実施形態における、凹型導電性ソケットおよび導電性ピラーを備える環状バイアを使用してダイを積層するための方法を示す高レベルなフロー図である。 例示的な一実施形態における、凹型導電性ソケットを備える環状バイアの形成のための方法を示すフロー図である。 凹型導電性ソケットおよび円筒形ピラーを備えるバイアを含むダイの一部分を形成する構造の例示的な一実施形態を示す断面図である。 図１１の方法によって形成された電子パッケージを含むシステムの例示的な一実施形態を示すブロック図である。

凹型導電性ソケットおよび形成された導電性ピラーを備える環状バイアを使用するダイスタッキングのための例示的な構造および方法に関する諸実施形態が記載される。以下の記載では、説明を目的として、例示的な特定の詳細を有する数多くの例が、例示的な諸実施形態の完全な理解を提供するために記載される。しかしながら、これらの例示的な特定の詳細なしにこれらの複数の例を実施し得ることは、当業者には明らかであろう。

例示的な諸実施形態は、基板の底面に、環状バイアの内壁によって取り囲まれた凹部を有するように構成される導電性の環状ＴＳＶ（当技術分野において、ＴＳＶとは貫通シリコンバイア（ｔｈｒｏｕｇｈ ｓｉｌｉｃｏｎ ｖｉａ）の略語であり、本明細書では、貫通基板バイアを表すために使用される）を形成することを含むことができる。この方法は、凹型導電性ソケットを形成するために、環状バイアの凹部を覆い、かつ、被覆するための導電性層を形成することを含むことができる。この方法はさらに、環状バイアの平坦な端部部分から延びる導電性の円筒形ピラーを（たとえば、隣接する積層されたダイの前側部のボンドパッド構造の頂部に）形成することを含むことができる。

図１は、凹型導電性ソケットおよび導電性ピラーを備える環状バイアを使用することによって接続されたダイのスタック１００の一部分の例示的な一実施形態を示す断面図である。スタック１００は、導電性の凹型ソケット１１５を含む底部ダイ１１０、導電性の凹型ソケット１１５および導電性ピラー１２５を含む１つまたは複数の中間ダイ１２０、ならびに、ボンドパッド１３５上に形成された導電性ピラー１２５を含む頂部ダイ１３０を含むことができる。導電性ピラー１２５および導電性の凹型ソケット１１５は、サイズが合うように、かつ、隣接するダイ同士（たとえば、底部ダイ１１０と中間ダイ１２０、中間ダイ１２０同士、または、中間ダイ１２０と頂部ダイ１３０）間の安定した導電結合を形成するために互いに嵌合できるように構成することができる。例示的な一実施形態では、スタックは、底部ダイ１１０および頂部ダイ１３０で構成してもよい。

いくつかの例示的な実施形態では、ダイ１１０、１２０または１３０は、半導体ウエハを含むことができる。半導体ウエハは、シリコンを含むことができるが、これに限定されるものではない。ダイはまた、電子デバイス、たとえば、ＤＲＡＭ、ＳＤＲＡＭ、ＰＣＲＡＭ、フラッシュメモリ、イメージャなどを含むことができる。導電性ピラーは、銅から製造することができ、導電性の凹型ソケットは、アンダーバンプ材料（ＵＢＭ）、たとえば、ニッケル／パラジウム／金合金から作成することができる。また、導電性ピラーまたは導電性の凹型ソケットのいずれかの製造のために、その他の導電性材料を使用してもよい。

本出願に示されたダイスタッキング方法は、既存の技術を上回る多くの利点を提供する。たとえば、導電性の凹型ソケット１１５および導電性ピラー１２５は、積層されたダイが、ダイスタッキングプロセスから後続のプロセス（たとえば、リフロー、アンダーフィルなど）に移る際に、アライメントの安定性を高めることができるインターロックフィーチャを提供することができる。この方法の別の利点は、凹型ソケット１１５および導電性ピラー１２５によって可能になるボンドラインがゼロに近いダイスタッキングを達成することを含むことができる。

図２は、凹型導電性ソケット２１０を備える環状バイアを含む底部ダイの部分２００の例示的な一実施形態を示す断面図である。部分２００は、図１の底部ダイ１１０の一部とすることができる。部分２００は、基板２０６（たとえば、シリコンウエハ）と、導電性の環状ＴＳＶ２３０と、たとえばＵＢＭソケットを形成する凹んだ導電性のＵＢＭ層２１０とを含むことができる。例示的な諸実施形態では、部分２００は、裏側パッシベーション２０４およびボンドパッド２０８を含むことができる。ＵＢＭソケットは、基板２０６の底面に、環状バイアの内壁によって形成される。環状ＴＳＶ２３０は、平坦な端部部分２３５を含むことができる。環状ＴＳＶ２３０および平坦な端部部分２３５は銅を含むことができる。基板の上面は、底部ダイ１１０のアクティブ表面（集積電子デバイスを含む）とすることができる。

図３は、凹型導電性ソケット２１０および導電性ピラー３１０を備える環状バイアを含む中間ダイの部分３００の例示的な一実施形態を示す断面図である。部分３００は、図１の中間ダイ１２０の一部とすることができる。部分３００は、基板２０６と、導電性環状ＴＳＶ２３０と、ＵＢＭソケットと、裏側パッシベーション２０４と、ボンドパッド２０８とを含むことができる。さらに、部分３００は、平坦な端部部分２３５の上に形成された導電性の、たとえば銅の円筒形ピラー３１０（本明細書では、導電性ピラーとも呼ばれる）を含むことができる。例示的な諸実施形態では、導電性ピラー３１０は、基板の平面に対して垂直とすることができる。導電性ピラー３１０は、ＵＢＭソケット中に嵌合するようにサイズ設定することができ、したがって、ＵＢＭソケット内に導電性ピラーを配置することによって積層されると、底部ダイ１１０と中間ダイ１２０の間の導電性結合が可能になる。例示的な一実施形態では、導電性ピラー３１０は、凹型導電性ソケット２１０と位置合わせすることができる。

図４は、環状開口４２０の形成後の、処理中のダイ４００の例示的な一実施形態を示す断面図である。例示的な諸実施形態では、基板のリング状の領域から基板材料、たとえばシリコンを除去する（たとえば、ドライエッチング、ウェットエッチングなどを使用してエッチングする）ことによって、環状開口４２０を形成することができる。ボンドパッド層４４０を含む基板４１０の上面を覆って被覆されたフォトレジスト層４３０を使用して、リング状の領域をパターニングすることができる（図５の環形状の領域５２０を参照）。リング状の開口を用いてフォトレジストをパターニングするために、リソグラフィを使用することができる。フォトレジストは、ＴＳＶエッチングプロセス中に、一時的なエッチングマスクとして機能することができる。ボンドパッド層４４０は、導電性材料，たとえば銅でメッキすることによって、基板４１０上に形成しておくこともできる。基板のＴＳＶエッチングにより、約５０〜１５０ミクロンの典型的な深さを有する環状開口４２０を形成することができる。

図４の処理中のダイの上面図が図５に示され、基板４１０の上面を覆うフォトレジスト層４３０が示されている。また、図５には、フォトレジスト層４３０を除去したリング状の領域５２０も示されている。

図６は、環状開口４２０の側壁を覆うパッシベーション層６１０の形成後の、図４の処理中のダイの断面図である。例示的な諸実施形態によると、パッシベーション層６１０は、たとえばパルス蒸着層（ＰＤＬ）プロセスを使用して、環状開口（側壁および底部領域６２０）の表面を覆って、パッシベーション材料、たとえば酸化アルミニウムを堆積させることによって作成することができる。次のステップにおいて、パッシベーション層６１０を、全ての水平表面から除去することができる。底部領域６２０および上面からのパッシベーション層６１０の除去は、たとえば、堆積物を選択的に水平表面から除去できるスペーサエッチングによって実行することができる。

環状開口を、図７に示されるように導電性材料で充填して、垂直部分７３０および平坦な端部部分７２０を形成することができる。側壁パッシベーション層６１０は、構築されたパッケージまたはデバイスの動作中に、金属バイアから側壁を通って基板４１０へと電流が漏れるのを防ぐことができる。例示的な一実施形態では、環状開口の充填は、金属バイアを形成する次のステップを容易にすることができる導電性材料、たとえば、銅の薄いシード層の堆積から開始することができる。

金属バイアの形成は、所望の領域を覆って、たとえば、導電性材料、たとえば銅を堆積させる、たとえば電気メッキすることによって実行することができる。所望の領域は、ボンドパッドの表面領域および環状開口を含むことができる。フォトリソグラフィパターニングプロセスを通じて、この所望の領域を規定することができる。電気メッキされた銅は、中実の金属バイアを形成することができる。中実の金属バイアの形成後、シード層およびフォトレジスト層７５０（フォトリソグラフィパターニングプロセスで堆積される）は、基板の表面から除去、たとえば剥離することができる。例示的な一実施形態では、シード層の形成前にバリア層を堆積させることができる。バリア層は、電気メッキされた銅が基板中に拡散するのを防ぐことができる。バリア層はまた、電気メッキプロセスによって覆われていない複数の領域から取り除くことができる。

図８は、凹型導電性ソケット８４０の形成後の、図７の処理中のダイの断面図である。基板の上面に金属バイアを形成した後、裏側表面に凹型導電性ソケット８４０を形成する。凹型導電性ソケット８４０を実現することは、たとえば裏面研削プロセスを使用して、平坦な端部部分７２０に対向する背面からの基板の薄層化を含むことができる。裏面研削プロセス中の任意の損傷から基板を保護するために、接着層８２０を使用して、一時的キャリア８１０（たとえば、ガラスまたはシリコンウエハ）を基板の上面に接着することができる。

裏面研削は、基板４１０に典型的には５０〜１５０ミクロンの厚さを残すことができる。裏面研削は、基板材料が、金属バイアの底部部分と実質的に水平になるまで続けることができる。しかしながら、凹型導電性ソケット８４０を形成するためには、環状金属バイアの高さのいくつかの部分、たとえば１０〜１５ミクロンを露出しなければならない。これは、金属バイアに対して基板材料を凹ませ、環状の金属バイアの内部側壁によって取り囲まれた開口を形成するために、たとえば全体的なウェットエッチングまたはドライエッチングを使用して、基板材料を選択的に除去することによって達成することができる。

凹型導電性ソケットの形成前の次のステップは、凹型導電性ソケットが形成されるべき領域を除いて、凹んだ表面全体を覆って裏側パッシベーション層８３０を形成することとすることができる。凹型導電性ソケット８４０が金属バイアと導電性接触するために、金属バイアを（環状ＴＳＶの側壁パッシベーションを除去することによって）露出される必要があるこの領域は、参照番号８５０によって示される。例示的な一実施形態では、選択された領域を覆う裏側パッシベーション層８３０の堆積は、リソグラフィプロセスを通じてパターニングすることができるフォトアクティブなスピンオン誘電性ポリマー層を使用することによって実行することができる。

凹型導電性ソケット８４０の形成は、裏側パッシベーション層８３０によって覆われていない領域を覆って、導電性材料、たとえばＵＢＭを選択的に堆積させることによって実行することができる。この段階において、処理されたダイは、導電性の金属バイアおよびＵＢＭソケット（すなわち、凹型導電性ソケット８４０）によって形成されたＴＳＶを含むことができ、底部ダイとして使用することができる。

図９は、バイアの平坦な端部部分から延びる円筒形の導電性ピラー９２０の形成後の、図７の処理中のダイの断面図を示す。図１に示されるような中間ダイ１２０は、参照番号９２０を付された図９に示される導電性ピラーを含むことができる。例示的な一実施形態では、導電性ピラー９２０の形成は、金属バイアの形成に続いて達成することができる。導電性ピラー９２０の形成のプロセスは、最初に、環状バイアの平坦な端部部分を含む基板の上面を覆って厚いマスク層９１０を堆積させ、次いで、導電性ピラー９２０がそれを覆って形成されるべき領域から厚いマスク層９１０を選択的に除去することによって開始することができる。マスク層９１０の厚さは、導電性ピラー９２０の高さと等しくすることができる。導電性ピラーがＵＢＭソケット８４０中に嵌合できるように、導電性ピラー９２０の高さを選択することができる。例示的な一実施形態では、導電性ピラー９２０を、金属バイアと位置合わせすることができる。

導電性ピラー９２０の形成のために考慮された領域（たとえば、環状バイアの内側の中央部分の領域よりも小さな領域）からマスク層９１０を選択的に除去した後で、マスク層９１０を選択的に除去することによって形成された孔の内側に、導電性層（たとえば、銅，はんだ材料など）を選択的に堆積させる、たとえば電気メッキすることによって、導電性ピラー９２０を形成することができる。次のステップでは、導電性ピラー９２０を露出するために、マスク層９１０を選択的に除去することができる。図９の処理中のダイから中間ダイを形成することは、図８に関する議論の下で明確に示された複数のプロセスを必要とすることができる。

図１０は、例示的な一実施形態における、凹型導電性ソケットを備える環状バイアの形成に関する方法１０００を示す高レベルなフロー図である。方法１０００は、環状バイア７３０の内壁によって取り囲まれた凹部を形成するように構成された導電性の環状バイアを基板４１０の底面に形成することができるオペレーション１０１０で始まる。この方法はまた、オペレーション１０２０において、図８に示すような凹型導電性ソケット８４０を構成するために、凹部を覆うための導電性層を形成することを含むことができる。

図１１は、例示的な一実施形態における、凹型導電性ソケットおよび導電性ピラーを備える環状バイアを使用して、ダイを積層するための方法１１００を示す高レベルのフロー図である。この方法１１００は、第１のダイ１１０（図１参照）を構成することができるオペレーション１１０２で始まることができる。この構成は、以下の構造成分を含むことができる。すなわち、Ａ．環状の貫通基板バイア（ＴＳＶ）を形成することは、基板２０６の第１の表面の一部分を覆う平坦な端部部分２３５を形成し、環状ＴＳＶの一部分が基板２０６の第２の表面から延びることを含み、Ｂ．環状ＴＳＶを取り囲む基板の第２の表面の一部分を覆い、かつ、環状ＴＳＶの内側の凹部をそのまま残すように、非導電性層（たとえば、裏側パッシベーション層２０４）を形成すること、ならびに、Ｃ．第１のダイ１１０の底面にＵＢＭソケットを構成するために、凹部を覆ってアンダーバンプ層２１０を堆積させ、第１のダイ１１０の底面が基板２０６の第２の表面と同じであることである。

オペレーション１１０４において、第２のダイ、たとえば図１の中間ダイ１２０を構成することができる。第２のダイの構成は、第２のダイの上面に、平坦な端部部分２３５から延びる導電性の円筒形ピラー３１０をさらに堆積させることを除いて、第１のダイに関して上述されたものと実質的の同じ構造成分を形成することを含むことができる。例示的な一実施形態では、第１のダイのＵＢＭ層２１０によって形成された凹型導電性ソケット中に嵌合するように、導電性ピラー３１０をサイズ設定することができる。

図１２は、例示的な一実施形態における、凹型導電性ソケットを備える環状バイアの形成のための方法１２００を示すフロー図である。この方法は、環状開口４２０を形成するために、基板４１０の第１の表面から基板４１０がエッチングされるオペレーション１２１０で始まる。オペレーション１２２０において、環状開口４２０の側壁を覆って第１のパッシベーション層６１０を堆積させることができる。オペレーション１２３０において、金属バイア７３０が形成されるように、環状開口４２０を第1の導電性材料、たとえば銅で充填することができる。金属バイア７３０は、第１の表面の一部分、たとえば基板４１０の上側部を覆い、かつ、環状開口４２０の外側縁部から外向きに第１の表面上に延びる平坦な端部部分７２０を含むことができる。

オペレーション１２４０において、環状バイア７３０によって取り囲まれた領域を含む基板４１０の第２の表面から基板材料を除去する、たとえば、裏面研削およびエッチングすることによって、基板４１０を金属バイア７３０の一部分が基板４１０の第２の表面から外に延びる程度まで薄くすることができる。金属バイアの露出された端部の内壁および内側部分８５０から、第１のパッシベーション層６１０を除去する、たとえばエッチングして取り除くことができる（オペレーション１２５０）。オペレーション１２６０において、金属バイア７３０の内壁によって取り囲まれた凹領域を形成できるように、金属バイア７３０の露出された端部の内側部分を取り囲む基板４１０の第２の表面の一部分を覆って、第２のパッシベーション層８３０を堆積させることができる。オペレーション１２７０において、導電性ＵＢＭソケットを形成するために、凹領域の表面を覆って、第２の導電性材料の層、たとえばＵＢＭを被覆することができる。

図１３は、凹型導電性ソケット１３５０および円筒形ピラー１３３０を備えるバイア１３１０を含むダイの一部分を形成する構造１３００の例示的な一実施形態を示す断面図である。バイア１３１０は、ボンドパッド１３６０およびピラー１３３０と導電接触する平坦な端部セクション１３２０を含む中実な円筒形のバイア１３１０として形成することができる。バイア１３１０は、ＵＢＭソケット１３４０を形成するＵＢＭ層１３５０によって覆われた凹部を含むことができる。裏側パッシベーション層１３７０をパターニングし、中実な円筒形のバイア１３１０中に凹部に関するエッチングマスクとして提供するために利用することができる。裏側パッシベーション層１３７０はまた、絶縁層として使用することもできる。例示的な一実施形態では、ＵＢＭソケット１３４０と実質的に同様のＵＢＭソケット中に嵌合するように、ピラー１３３０をサイズ設定することができる。例示的な実施形態では、基板４１０は、電子回路を含むダイの一部とすることができる。電子回路は、ＤＲＡＭ、ＳＤＲＡＭ、ＰＣＲＡＭ、フラッシュメモリ、イメージャなどを含むことができる。

図１４は、図１１の方法によって形成された電子パッケージを含むシステム１４００の例示的な一実施形態のブロック図である。例示的な諸実施形態によると、システム１４００は、メインフレーム、デスクトップまたはラップトップコンピュータ、携帯情報端末（ＰＤＡ）、セルラ式電話などを表すことができる。システム１４００は、１つまたは複数のプロセッサ１４１０と、１つまたは複数のＲＡＭ１４２０と、複数の入出力デバイス１４３０と、バス１４５０に結合された１つまたは複数のストレージデバイス１４４０とを含むことができる。例示的な一実施形態では、ＲＡＭ１４２０は、ＳＲＡＭ、ＤＲＡＭ、ＰＣＲＡＭまたはフラッシュメモリを含むことができる。ストレージデバイス１４４０は、ハードディスク、コンパクトディスク（ＣＤ）またはデジタル多用途ディスク（ＤＶＤ）を含むことができる。例示的な諸実施形態では、プロセッサ１４１０またはＲＡＭ１４２０は、図１に示されるような凹型導電性ソケットを備える環状バイアを用いて積層された複数のダイで構成される電子パッケージを含むことができる。

凹型導電性ソケットおよび導電性ピラーを備える環状バイアを用いるダイスタッキングのためのダイソケット構造および方法について記載してきた。特定の諸実施形態について記載してきたが、これらの諸実施形態に対して様々な修正および変更を行い得ることが明らかであろう。したがって、明細書および図面は、限定的な意味ではなく例示的に解釈されるべきである。

読者が技術的開示の本質を迅速に確認できるようにする要約を求める米国特許法施行規則３７Ｃ．Ｆ．Ｒ．１．７２（ｂ）に適合するように、要約書が提供される。特許請求の範囲を解釈または限定するために要約書を使用すべきでないことを理解して、提出される。さらに、前述の詳細な説明において、本開示を合理化することを目的として、様々な特徴が、単一の実施形態とともにグループ化されていることが分かる。この開示の方法は、特許請求の範囲を制限するものとして解釈されるべきではない。したがって、添付の特許請求の範囲は、ここで、別個の実施形態としてそれ自体で成立する各請求項とともに、詳細な説明中に組み込まれる。

Claims (33)

1. 導電性の環状バイアを含む基板であって、前記導電性の環状バイアが、前記基板の底面に、前記環状バイアの内壁によって取り囲まれた凹部を有する基板と、
   導電性ソケットとして構成される前記凹部を覆う導電性層と、を備える装置。
2. 前記基板がシリコンを含み、前記導電性の環状バイアが銅を含み、前記導電性層がアンダーバンプ材料を含む、請求項１に記載される装置。
3. 前記環状バイアが、前記基板の上面の一部分を覆う平坦な端部部分を含む、請求項１に記載される装置。
4. 前記環状バイアの前記平坦な端部部分から延びる導電性の円筒形ピラーをさらに含む、請求項３に記載される装置。
5. 前記導電性の円筒形ピラーが、前記基板の平面に対して垂直である、請求項４に記載される装置。
6. 前記基板が、ダイの一部であり、前記基板の前記上面が、前記ダイのアクティブ表面である、請求項１に記載される装置。
7. 前記ダイの前記アクティブ表面が、集積電子デバイスを含む、請求項６に記載される装置。
8. 前記基板の底面に、環状バイアの内壁によって取り囲まれた凹部を有する導電性の環状バイアを形成することと、
   導電性ソケットを構成するために、前記凹部を覆う導電性層を形成すること、を含む方法。
9. 前記導電性の環状バイアを形成することが、前記基板の上面の一部分を覆う平坦な端部部分を形成することを含む、請求項８に記載される方法。
10. 前記環状バイアの前記平坦な端部部分上に、前記基板から外に延びる導電性の円筒形ピラーを形成することをさらに含む、請求項９に記載される方法。
11. 電子パッケージにおいて、
    第１のダイであって、
    基板の第１の表面の一部分を覆う平坦な端部部分を含む環状の貫通基板バイア（ＴＳＶ）を有する基板、
    前記環状ＴＳＶを取り囲む前記基板の第２の表面の一部分を覆う非導電性層、および、
    前記第２の表面において前記環状ＴＳＶの凹部内に設けられたアンダーバンプ層であって、前記アンダーバンプ層が、前記第１のダイの底面に導電性ソケットとして構成され、前記第１のダイの前記底面が、前記基板の前記第２の表面であるアンダーバンプ層を含む第１のダイと、
    前記電子パッケージ内において前記第１のダイに相対的に配列された第２のダイであって、前記第２のダイが、前記第２のダイの上面に形成された導電性の円筒形ピラーを有し、前記導電性の円筒形ピラーが、前記第１のダイの前記導電性ソケット中に嵌合するようにサイズ設定される第２のダイと、を備える電子パッケージ。
12. 前記基板と前記環状ＴＳＶの前記平坦な端部部分の間に設けられた導電性パッドをさらに含む、請求項１１に記載される電子パッケージ。
13. 前記基板がシリコンを含む、請求項１１に記載される電子パッケージ。
14. 前記第１のダイまたは前記第２のダイのうち少なくとも１つが、複数の集積電子デバイスを含む、請求項１１に記載される電子パッケージ。
15. 前記環状ＴＳＶが銅を含む、請求項１１に記載される電子パッケージ。
16. 前記非導電性層が、裏側パッシベーション層を含む、請求項１１に記載される電子パッケージ。
17. 前記第２のダイの前記導電性の円筒形ピラーが、前記第１のダイの前記導電性ソケット中に嵌合し、前記第２のダイの前記導電性の円筒形ピラーと前記第１のダイの前記導電性ソケットの間に導電性接続を形成するように、前記第１のダイおよび前記第２のダイが積層される、請求項１１に記載される電子パッケージ。
18. 頂部ダイをさらに含み、前記頂部ダイは、前記第２のダイの環状バイア内の導電性ソケット中に嵌合するようにサイズ設定される金属ピラーを含み、それにより、前記金属ピラーを前記第２のダイの前記導電性ソケット中に設けて、前記金属ピラーと前記第２のダイの前記導電性ソケットの間に導電性接続が形成される、請求項１７に記載される電子パッケージ。
19. 前記電子パッケージが、１つまたは複数の追加のダイを含み、前記追加のダイが、前記第２のダイの環状バイアの導電性ソケット内に設けられた追加のダイのうち１つの導電性の円筒形ピラーによりスタックに接続される、請求項１７に記載される電子パッケージ。
20. 電子パッケージを製造するための方法において、
    第１のダイを構成することであって、
    平坦な端部部分が基板の第１の表面の一部分を覆い、環状貫通基板バイア（ＴＳＶ）の一部分が前記基板の第２の表面で露出された環状貫通基板バイア（ＴＳＶ）を形成すること、
    前記環状ＴＳＶを取り囲む前記基板の前記第２の表面の一部分を覆い、前記第２の表面において前記環状ＴＳＶの内側の凹部を覆わずに残す非導電性層を形成すること、および、
    前記第１のダイの底面に導電性ソケットを形成する前記凹部上にアンダーバンプ層を設けることであって、前記第１のダイの前記底面が、前記基板の前記第２の表面であること、を含む第１のダイを構成することと、
    前記第１のダイと相対的に前記電子パッケージ内に第２のダイを構成することであって、導電性の円筒形ピラーが、前記第１のダイの前記導電性ソケット中に嵌合するようにサイズ設定されるように、前記第２のダイの上面に導電性の円筒形ピラーを形成することを含むこと、とを含む方法。
21. 前記第２のダイの前記導電性の円筒形ピラーと前記第１のダイの前記導電性ソケットの間に導電性接続を形成するために、前記第２のダイの前記導電性の円筒形ピラーが、前記第１のダイの前記導電性ソケット中に嵌合するように、前記第１のダイおよび前記第２のダイをスタック中に構成することをさらに含む、請求項２０に記載される方法。
22. 前記第１のダイおよび前記第２のダイの前記スタックの上に頂部ダイを設けることをさらに含み、それにより、前記頂部ダイの金属ピラーを前記第２のダイの環状バイアの導電性ソケット内に設けて、前記金属ピラーと前記第２のダイの前記導電性ソケットの間に導電性接続が形成される、請求項２１に記載される方法。
23. 前記方法が、前記第２のダイの環状バイアの導電性ソケット内に、１つまたは複数の追加のダイのうち１つの導電性の円筒形ピラーを設けることによって、前記追加のダイを前記スタックに接続することを含む、請求項２１に記載される方法。
24. 電子パッケージを製造するための方法において、前記方法が、
    環状開口を形成するために、基板の第１の表面から前記基板をエッチングすることと、
    前記環状開口の側壁を覆って第１のパッシベーション層を形成することと、
    金属バイアが形成されるように第１の導電性材料で前記環状開口を充填することであって、前記金属バイアが、前記基板の前記第１の表面の一部分を覆い、かつ、前記第１の表面上で前記環状開口の外側縁部から外向きに延びる平坦な端部部分を含むことと、
    前記金属バイアによって取り囲まれた領域を含む前記基板の第２の表面から基板材料を除去することによって前記基板を薄層化することであって、前記金属バイアの一部分が、薄層化された基板の前記第２の表面から延びる程度まで薄層化することと、
    前記薄層化された基板の前記第２の表面において、前記金属バイアの内壁および露出された端部の内側部分から前記第１のパッシベーション層を除去することと、
    前記金属バイアの内壁によって取り囲まれた凹領域が形成されるように、前記金属バイアの前記露出した端部の前記内側部分を取り囲む前記基板の前記第２の表面の一部分を覆って、第２のパッシベーション層を形成することと、
    導電性ソケットを形成するために、前記凹領域上に第２の導電性材料の層を被覆することと、を備える方法。
25. 前記基板の前記第１の表面から外に垂直に延び、かつ、前記導電性ソケット中に嵌合するようにサイズ設計される導電性の円筒形ピラーを形成することをさらに含む、請求項２４に記載される方法。
26. 前記導電性の円筒形ピラーを形成することが、前記金属バイアの前記平坦な端部部分上に前記ピラーを形成することを含む、請求項２５に記載される方法。
27. 前記基板のエッチングが、導電性パッドで被覆された前記基板の前記第１の表面の領域にわたって実行され、前記環状開口が、前記導電性パッドと同心である、請求項２４に記載される方法。
28. 前記環状開口の側壁を覆って前記第１のパッシベーション層を形成することが、前記環状開口の表面全体を覆って前記第１のパッシベーション層を形成し、次いで、前記環状開口の底面から前記第１のパッシベーション層を除去することを含む、請求項２４に記載される方法。
29. 前記第１の導電性材料が銅を含み、前記第２の導電性材料がアンダーバンプ材料を含み、前記基板材料がシリコンを含む、請求項２４に記載される方法。
30. 複数のダイを積層することによって形成された電子パッケージを含むプロセッサであって、前記複数のダイのうち少なくとも１つのダイが、環状バイア上に形成された凹型導電性ソケットを含むプロセッサと、
    少なくとも１つのランダムアクセスメモリパッケージを含むメモリと、を備えるシステム。
31. 前記複数のダイのうち少なくとも１つのダイが、前記凹型導電性ソケット中に嵌合するようにサイズ設計された導電性の円筒形ピラーを含む、請求項３０に記載されるシステム。
32. 前記少なくとも１つのランダムアクセスメモリパッケージが、複数のダイを積層することによって形成され、前記複数のダイのうち少なくとも１つのダイが、環状バイア上に形成された凹型導電性ソケットを含む、請求項３０に記載されるシステム。
33. 前記複数のダイのうち少なくとも１つのダイが、前記凹型導電性ソケット中に嵌合するようにサイズ設定された導電性の円筒形ピラーを含む、請求項３０に記載されるシステム。