JP2007318143A - 半導体構造体及びその製造方法 - Google Patents

Abstract

【課題】突出部が形成される前面及び凹部が形成される後面を有する半導体ユニットを含む半導体構造体及びその製造方法を提供する。
【解決手段】本発明の半導体構造体は、パッケージ単位体３００を含み、前記パッケージ単位体３００の前面には突出部である補助プラグパターン１７０が形成され、前記半導体ユニットの後面には凹部が形成される。また、本発明の半導体構造体の製造方法は、半導体ユニットの前面に突出部である補助プラグパターン１７０を形成するステップと、前記半導体ユニットの後面に凹部を形成するステップと、を含む。
【選択図】図１４

Description

本発明は、半導体構造体及びその製造方法に関する。

多様な類型の３次元ボンディング技術があり、これらは一般に３つのカテゴリーに分類することができる。パッケージの場合、ウェーハはパッケージされるチップに切断（ｓａｗｉｎｇ）された後に積層されて、マルチスタックパッケージ（ｍｕｌｔｉ−ｓｔａｃｋｅｄ ｐａｃｋａｇｅ）を構成する。チップの場合、ウェーハはビアを有するか、または有しないように形成されることができ、チップに切断（ｓａｗｉｎｇ）された後に積層されて、マルチチップパッケージ（ｍｕｌｔｉ−ｃｈｉｐ ｐａｃｋａｇｅ；ＭＣＰ）または３次元スタックパッケージ（３Ｄ ｃｈｉｐ ｓｔａｃｋ ｐａｃｋａｇｅ；ＣＳＰ）を形成する。ウェーハの場合、２つ以上のウェーハがビアを有するか、または有しないように形成することができ、積層した後に切断して、ウェーハレベル３次元チップスタックパッケージ（ｗａｆｅｒ−ｌｅｖｅｌ ３Ｄ ｃｈｉｐ ｓｔａｃｋ ｐａｃｋａｇｅ；ＷＬ−３ＤＣＳＰ）を形成する。

ウェーハレベル３次元ボンディングは、多様なレベルにおける長所及び短所を有する。パッケージレベル及びチップレベルでの長所は、現在の技術の拡張可能性、他の工程または他の物質の集積の容易さ、短い開発期間及び極めて小さな歩留まりの減少などがある。ウェーハレベルでの長所は、改善された性能、高い集積度、短い垂直配線及び少ない費用などがある。

ウェーハレベル３次元ボンディングを達成するための従来の技術は、１）ビアホールを形成するステップ及びボイドなしにビアホールを満たすステップをさらに含むスルービア形成技術、２）（例えば、略５０オｍの厚さに）ウェーハを薄膜化するステップ、３）高精密の均一ボンディングステップ及び／または、４）マイクロギャップフィル（ｍｉｃｒｏ−ｇａｐ ｆｉｌｌｉｎｇ）技術を含むことができる。図１は、このような技術の各ステップが適用される位置を示す。

一方、積層されたウェーハを製造するのには技術的困難がある。このようなものには、１）アライメント、２）ボンディング、３）薄膜化及び４）高い縦横比のスルービア形成などが含まれる。アライメントと関連した技術的困難としては、１オｍ以下の高い精密度が求められ、アライメント精密度は、バウ／ストレスビルドアップ（ｂｏｗ／ｓｔｒｅｓｓ ｂｕｉｌｄ−ｕｐ）により影響を受ける。ボンディングと関連した技術的困難には、ボンディング強度（ｂｏｎｄｉｎｇ ｓｔｒｅｎｇｔｈ）及び欠陥、接着特性及び厚さ変動の制御、及び低い温度のボンディングなどが含まれる。薄膜化と関連した技術的困難には、エッチング停止のための均一性、そしてエッジの破損及び損失などが含まれる。高い縦横比のスルービア形成では、プラズマまたはレーザーを使用したスルービアエッチング、蒸着技術を使用するビアホール埋め込み、そしてビアホールクリーニング（ｃｌｅａｎｉｎｇ）と関連した技術的問題があり得る。

図２は、従来の突出型３次元積層構造体を示す。図２に示すように、チップの表面から突出した電極及びボンディングパッドは、従来のチップ積層のために結合される。そういう配列においては、１）ボンディング信頼性を低下させ得る結合欠陥の危険があり、２）積層の高さは、チップの表面から突出する電極の一部だけ増加し、３）そのような積層を形成するためには、フラックス（ｆｌｕｘ）が必要である。

図３Ａないし図３Ｄは、従来の突出型電極を形成する従来の方法を示す。図３Ａに示すように、電極２が分離膜３により取り囲まれた基板１内に形成される。図３Ｂに示すように、基板１の後面は、バックラップ（ｂａｃｋ−ｌａｐ）される。図３Ｃに示すように、前記基板１は、スピンウェットエッチングのような方法により分離膜３の一部が露出するように、エッチングされる。図３Ｄに示すように、前記分離膜３は同様にスピンウェットエッチングのような方法により前記電極２の一部が露出するように、エッチングされる。その結果、図３Ｄに示すように、電極２は、前記チップから突出する。

本発明は、上述の問題を解決するためになされたもので、その目的は、自然酸化膜の生成及びフラックスの使用により引き起こされる電気的接続の信頼性の低下を防止する半導体パッケージの製造方法を提供することにある。

また、本発明の他の目的は、突出した突起電極による電気的接続の信頼性の低下を防止する半導体パッケージの製造方法を提供することにある。
また、本発明のさらに他の目的は、自然酸化膜の生成、フラックスの使用及び突出した突起電極から引き起こされる接続信頼性の低下のうち、少なくとも１つを防止できる半導体パッケージを提供することにある。

上記の目的を達成するために、本発明は、半導体チップを貫通する耐酸化金属パターンに挿入されたプラグを備える半導体パッケージの製造方法を提供する。この方法は、複数の半導体チップを製作した後、前記半導体チップを貫通し、前記半導体チップの一面から凹んだソケット領域を画定し、かつ前記半導体チップの他の面から突出する、プラグ構造体を形成するステップを含む。その後、各半導体チップのプラグ構造体を他の半導体チップのソケット領域に挿入して、前記ソケット領域の内側壁に各半導体チップのプラグ構造体を直接接続させる。

本発明の一実施形態によれば、前記プラグ構造体を形成するステップは、前記半導体チップの所定領域をエッチングして、空洞（ｃａｖｉｔｙ）を形成し、前記空洞の内壁を覆うソケット層を形成し、前記ソケット層の形成された空洞を満たす主プラグパターンを形成し、前記主プラグパターンの上部に補助プラグパターンを形成し、前記半導体チップ及び前記ソケット層を順に研磨することで、前記半導体チップを貫通するソケットパターンを形成した後、前記半導体チップの研磨された表面側から前記ソケットパターンの内壁を露出させる前記ソケット領域を形成するステップを含む。

本発明の一実施形態によれば、前記ソケット層を形成するステップは、前記空洞の形成された結果物の上に絶縁膜を形成した後、前記絶縁膜の形成された結果物の上に、耐酸化金属膜（ｏｘｉｄａｔｉｏｎ−ｐｒｅｖｅｎｔｉｎｇ ｍｅｔａｌ ｌａｙｅｒ）を形成するステップを含む。このとき、前記補助プラグパターンは、他の半導体チップのソケット領域において前記耐酸化金属膜と直接接触するように形成される。

また、上記の目的を達成するために、本発明は、半導体チップを貫通する耐酸化金属パターンに挿入されたプラグを備える半導体パッケージを提供する。このパッケージは、接続端子を備える配線基板と、前記配線基板上に順に積層された複数の半導体チップ及び前記半導体チップを貫通するビアホールの所定領域を満たすプラグ構造体とを有する。このとき、前記プラグ構造体は、前記ビアホールの下部領域にソケット領域を画定し、かつ前記ビアホールの上部領域に配置される主プラグパターンと、前記半導体チップと前記主プラグパターンとの間に介在して前記ビアホールの内壁を覆うソケットパターンと、前記主プラグパターンの上部に配置される補助プラグパターンと、を有する。また、前記半導体チップは、前記ソケット領域において前記補助プラグと前記ソケットパターンの内側壁との直接的な接触により、互いに電気的に接続される。

本発明によれば、陥没したソケット領域を画定し、かつ他のパッケージ単位体のソケット領域に挿入されるプラグ構造体を備えるパッケージが提供される。これにより、本発明に係るパッケージは、突出したプラグ構造体（すなわち、突起電極）を接続する従来の技術に見られる、物理的な力の集中による突起電極の破損のような問題をもたない。

さらに、本発明によれば、前記プラグ構造体は、前記ソケット領域において他のパッケージ単位体の耐酸化金属パターンと直接接触する。このとき、前記耐酸化金属パターンは、酸化度の低い物質から形成されるため、本発明に係るパッケージは、自然酸化膜の形成及びフラックス使用の必要性などの問題を有さない。その結果、本発明に係るパッケージは、従来の技術に比べて改善された接続に対する信頼性を有する。

以上の本発明の目的、他の目的、特徴及び利点は、添付した図面と関連した以下の好ましい実施形態により容易に理解できるであろう。しかし、本発明は、ここで説明される実施形態に限定されず、他の形態に具体化され得る。むしろ、ここで紹介される実施形態は、開示された内容が徹底、かつ完全になるように、そして当業者に本発明の思想が十分に伝達され得るようにするために提供されるものである。

本明細書において、ある膜が他の膜または基板上にあると言及される場合、それは他の膜または基板上に直接形成されることができるか、またはそれらの間に第３の膜が介在することもできるということを意味する。また、図面において、膜及び領域の厚さは、技術的内容の効果的な説明のために誇張されたものである。また、本明細書の多様な実施形態において第１、第２、第３などの用語が多様な領域、膜などを記述するために使用されたが、これらの領域、膜がこのような用語によって限定されてはならない。これらの用語は、単にある所定の領域または膜を他の領域または膜と区別させるために使用されただけである。したがって、ある一実施形態において第１膜質と言及された膜質は、他の実施形態では第２膜質と言及され得る。ここに説明され例示される各実施形態は、それの相補的な実施形態も含む。

図４、図６ないし図１３は、本発明の一実施形態に係る半導体構造体の製造方法を説明するための断面図である。この実施形態に係る半導体構造体は、プラグ構造体が形成された複数の半導体チップを備える。以下では、説明を簡略にするために、これらの半導体チップのうちの何れか１つを備える半導体装置３００に、前記プラグ構造体を形成する方法を説明する。

まず、図４に示すように、内部回路（図示せず）及び内部回路に接続する入出力パッド（Ｉ／Ｏ ｐａｄｓ）１１０を備える半導体チップ１００を用意した後、前記半導体チップ１００の所定領域に側壁及び底面を有する空洞（ｃａｖｉｔｉｅｓ）１０５を形成する。次に、前記空洞１０５の内壁を等角に覆いながら、前記入出力パッド１１０に接続するソケット層（ｓｏｃｋｅｔ ｌａｙｅｒ）１３０を形成する。

本発明によれば、前記半導体チップ１００は、（切断工程が行われない）ウェーハの一部分であり得る。すなわち、半導体チップを分離するための切断工程は、図１１を参照して以下で説明される、後面の研磨工程（ｂａｃｋ−ｇｒｉｎｄｉｎｇ ｐｒｏｃｅｓｓ）以後に行われることが好ましい。一方、前記半導体チップ１００の上部には、前記入出力パッド１１０の上部面を露出させる保護膜パターン１２０が形成される。

前記空洞１０５は、写真及びエッチングステップを含む通常のパターニング技術またはレーザーを利用するレーザー穿孔（ｌａｓｅｒ ｄｒｉｌｌｉｎｇ）技術などを使用して形成される。このとき、前記空洞１０５は、前記内部回路及び前記入出力パッド１１０から離隔された位置に形成されることが好ましい。

前記ソケット層１３０は、図５に示すように、順に積層された絶縁膜１３１、第１外部金属膜１３２、耐酸化金属膜１３３及び第１内部金属膜１３４を有することができる（前記耐酸化金属膜１３３は、以下で第２金属膜と言及され得る）。一方、周知のように、前記半導体チップ１００は、シリコンまたはゲルマニウムなどのような半導体物質を基板として利用するため、前記空洞１０５は、前記基板として用いられる半導体層を露出させる。前記絶縁膜１３１は、このように前記空洞１０５により露出した半導体層が前記第１外部金属膜１３２または前記耐酸化金属膜１３３と電気的に接続する短絡（ｅｌｅｃｔｒｉｃ ｓｈｏｒｔ）を予防する。このために、前記絶縁膜１３１は、シリコン酸化膜、シリコン窒化膜及びポリマーを含む絶縁性物質のうちの少なくとも１つで形成されることができる。このとき、前記第１外部金属膜１３２、耐酸化金属膜１３３及び第１内部金属膜１３４が前記入出力パッド１１０に接続できるように、前記第１絶縁膜１３１は、前記入出力パッド１１０の上部面が露出するように形成される。

前記第１外部金属膜１３２は、不純物（例えば、銅）が前記半導体層に拡散されるのを防止し、かつ前記耐酸化金属膜１３３と前記絶縁膜１３１との接着特性を向上させ得る物質で形成されることが好ましい。例えば、前記第１外部金属膜１３２は、チタン（Ｔｉ）、チタン窒化膜（ＴｉＮ）、タンタル（Ｔａ）、タンタル窒化膜（ＴａＮ）、タングステン（Ｗ）、タングステン窒化膜（ＷＮ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、タングステンチタン（ＴｉＷ）及びそれらの合金（Ａｌｌｏｙ）のうちの少なくとも１つで形成することができる。

前記耐酸化金属膜１３３は、前記第１及び第１内部金属膜１３２、１３４より低い酸化度（ｌｏｗｅｒ ｏｘｉｄａｔｉｏｎ ｄｅｇｒｅｅ）を有する金属性物質からなる。例えば、前記耐酸化金属膜１３３は、金（Ａｕ）、銀（Ａｇ）及びパラジウム（Ｐｄ）などのような貴金属（ｎｏｂｌｅ ｍｅｔａｌ）のうちの少なくとも１つで形成される。本発明によれば、前記耐酸化金属膜１３３は、後述するように他の半導体チップの補助プラグパターン（図１４の１７０参照）と直接接触されるため、電気的接続の信頼性を低下させる物質であるフラックス（ｆｌｕｘ）などを使用して自然酸化膜を除去する工程を省略することを可能にする。また、前記耐酸化金属膜１３３は、前記貴金属からなる膜を含む多層膜であり得る。この場合、前記補助プラグパターン１７０は、前記貴金属からなる膜に直接接触する。

本発明の他の実施形態によれば、前記耐酸化金属膜１３３は、前記絶縁膜１３１上に直接形成される。すなわち、この実施形態によれば、前記第１外部金属膜１３２を形成しなくても良い。
前記第１内部金属膜１３４は、後続の工程において主プラグパターン（図７の１５０参照）を電気メッキ技術により形成するとき、電気メッキのためのシード電極（ｓｅｅｄ ｅｌｅｃｔｒｏｄｅ）として用いることができる。このために、前記第１内部金属膜１３４は、スパッタリング技術を使用して形成される銅膜であり得る。本発明の他の実施形態によれば、後述するように、前記主プラグパターン１５０は、電気メッキ技術以外の方法により形成することもできる。この場合、前記ソケット層１３０は、前記第１内部金属膜１３４を有さなくても良い。また、本発明のさらに他の実施形態によれば、前記第１内部金属膜１３４は、前記耐酸化金属膜１３３と前記主プラグパターン１５０との接着特性を改善させるために形成され得る。この場合、前記第１内部金属膜１３４は、チタン（Ｔｉ）、チタン窒化膜（ＴｉＮ）、タンタル（Ｔａ）、タンタル窒化膜（ＴａＮ）、タングステン（Ｗ）、タングステン窒化膜（ＷＮ）及びタングステンチタン（ＴｉＷ）のうちの少なくとも１つで形成される。

図６に示すように、前記ソケット層１３０の形成された結果物の上に、第１開口部１４１を画定する第１鋳型パターン（ｆｉｒｓｔ ｍｏｌｄｉｎｇ ｐａｔｔｅｒｎ）１４０を形成する。前記第１開口部１４１は、前記入出力パッド１１０及び前記空洞１０５の上部において前記ソケット層１３０を露出させるように形成される。

前記第１鋳型パターン１４０は、前記ソケット層１３０に対してエッチング選択性を有する物質のうちの何れか１つで形成される。例えば、前記第１鋳型パターン１４０は、日常的な絶縁性物質またはフォトレジストのような感光性ポリマーのうちの何れかであり得る。感光性ポリマーを使用する場合、前記第１鋳型パターン１４０を形成するステップは、感光性ポリマーをスピンコート方式により形成した後、写真及び現像工程を利用してこれをパターニングするステップを含むことができる。また、絶縁性物質を使用する場合、前記第１鋳型パターン１４０は、蒸着及びパターニング工程により形成される。

本発明の一実施形態によれば、前記空洞１０５には、その下部領域を満たす犠牲パターン（ｓａｃｒｉｆｉｃｉａｌ ｐａｔｔｅｒｎｓ）１４５を形成することができる。前記犠牲パターン１４５は、前記空洞１０５の上部領域において、前記ソケット層１３０の内壁を露出させるように形成される。製造工程の単純化のために、前記犠牲パターン１４５は、前記第１鋳型パターン１４０を形成するステップを利用して形成されることが好ましく、この場合、前記犠牲パターン１４５は、前記第１鋳型パターン１４０と同じ物質から形成される。

例えば、前記犠牲パターン１４５を形成するステップは、前記空洞１０５を満たす第１鋳型膜を形成した後、前記空洞１０５の下部領域に前記第１鋳型膜が所定の厚さに残存するように、前記第１鋳型膜を局所的にエッチングするステップを含む。このような局所的エッチングのためには、前記第１開口部１４１の領域を画定する所定のマスクが用いられ、前記犠牲パターン１４５の厚さは、前記鋳型膜をエッチングするステップで工程条件を調節する方法により決定される。

前記感光性ポリマーを使用する実施形態によれば、前記スピンコートの方法の優れた埋め込み特性のため、前記空洞１０５は、前記感光性ポリマーにより満たされる。この場合、前記犠牲パターン１４５は、前記写真及び現像工程の工程条件（例えば、露光ビームの強度及び現像工程の時間）を調節する方法により、前記空洞１０５の下部領域に選択的に残存するように形成されることができる。この実施形態によれば、上述のように、前記犠牲パターン１４５は、前記第１鋳型パターン１４０と同じ物質から形成される。

本発明の他の実施形態によれば、前記犠牲パターン１４５と前記第１鋳型パターン１４０とは互いに異なる工程を利用して形成することができる。例えば、前記第１鋳型パターン１４０を形成した後、公知のスクリーンプリント（ｓｃｒｅｅｎ ｐｒｉｎｔｉｎｇ）技術などを使用して、前記空洞１０５の下部領域を選択的に満たす犠牲パターン１４５を形成することができる。

図７に示すように、前記犠牲パターン１４５の形成された結果物の上に、前記空洞１０５の上部領域及び前記第１開口部１４１の下部領域を満たす主プラグパターン１５０を形成する。結果的に、前記ソケット層１３０の形成された空洞１０５の下部領域は、前記犠牲パターン１４５により満たされ、その上部領域は、前記主プラグパターン１５０により満たされる。このとき、前記主プラグパターン１５０は、前記入出力パッド１１０の上部領域を露出させる前記第１開口部１４１を満たすから、前記空洞１０５の上部領域から（これに隣接する）前記入出力パッド１１０の上部に伸びた形状を有する。

本発明によれば、前記第１開口部１４１の上部領域には、前記主プラグパターン１５０と後続補助プラグパターン（図８の１７０）との間の接着安定性の増大及び拡散を防止するために、前記主プラグパターン１５０の上部面に接続するＵＢＭ（ｕｎｄｅｒ ｂｕｍｐ ｍｅｔａｌ）パターン１５５が形成される。

前記主プラグパターン１５０及びＵＢＭパターン１５５を形成するステップは、前記空洞１０５及び前記第１開口部１４１を順に満たす主プラグ導電膜及びＵＢＭ膜を形成するステップと、前記第１鋳型パターン１４０の上部面が露出するまで前記主プラグ導電膜及びＵＢＭ膜をエッチングするステップとを含むことができる。このとき、前記主プラグ導電膜は、少なくとも前記空洞１０５の上部領域を完全に満たすように形成されることが好ましく、前記エッチングステップは、ドライエッチング、ウェットエッチング及び研磨のうちの何れか１つの方法を使用して行われる。

また、主プラグ導電膜及びＵＢＭ膜は、それぞれ電気メッキ、物理的蒸着及び化学的蒸着のうちの何れか１つの方法を使用して形成される。前記ソケット層１３０を構成する第１内部金属膜１３４は、前記電気メッキ技術を利用した主プラグ導電膜形成工程においてシード電極として用いることができる。したがって、前記電気メッキ技術を利用しない場合、前記ソケット層１３０は、前記第１内部金属膜１３４を含まなくても良い。

前記主プラグパターン１５０は、銅、金、銀及びパラジウムなどのような低い比抵抗を有する導電性金属のうちの少なくとも１つで形成され、前記ＵＢＭパターン１５５は、ニッケル（Ｎｉ）、クロム（Ｃｒ）、銅（Ｃｕ）、タングステンチタン（ＴｉＷ）、金（Ａｕ）及びこれらの合金（ａｌｌｏｙ）の中から選択された少なくとも１つの金属で形成される。

本発明によれば、前記主プラグパターン１５０は、上述のように前記犠牲パターン１４５が形成された前記空洞１０５を満たすように形成される。その結果、前記主プラグパターン１５０は、前記空洞１０５の上部領域において前記ソケット層１３０の内壁と直接接触し、前記犠牲パターン１４５は、前記ソケット層１３０及び前記主プラグパターン１５０により取り囲まれる。

図８に示すように、前記第１鋳型パターン１４０を除去して、その下部に配置された前記ソケット層１３０の上部面を露出させる。次に、前記ＵＢＭパターン１５５をエッチングマスクとして前記露出したソケット層１３０をエッチングすることによって、前記主プラグパターン１５０の周囲で前記保護膜１２０を露出させる予備ソケットパターン１３０ａを形成する。これにより、前記入出力パッド１１０及び前記主プラグパターン１５０のそれぞれは、隣接する入出力パッド１１０及び隣接する主プラグパターン１５０から電気的に分離される。

前記予備ソケットパターン１３０ａの形成された結果物の上に、前記ＵＢＭパターン１５５の上部面を露出させる第２開口部１６５を画定する第２鋳型パターン１６０を形成する。本発明によれば、前記第２開口部１６５は、半導体チップを電気的に接続させる補助プラグパターン１７０を形成するための鋳型として用いられる。したがって、前記第２開口部１６５は、前記空洞１０５の主軸（ｐｒｉｎｃｉｐａｌ ａｘｉｓ）上に形成されることが好ましい。前記第２鋳型パターン１６０は、前記保護膜１２０、前記予備ソケットパターン１３０ａ、前記主プラグパターン１５０、前記ＵＢＭパターン１５５及び前記補助プラグパターン１７０に対してエッチング選択性を有する物質のうちの何れか１つで形成することができる。例えば、前記第２鋳型パターン１６０は、フォトレジストのような感光性ポリマーのうちの１つであり得、これを形成するステップは、感光性ポリマーをスピンコート方式により形成した後、写真及び現像工程を利用してこれをパターニングするステップを含むことができる。本発明の他の実施形態によれば、前記第２鋳型パターン１６０は、シリコン窒化膜、シリコン酸化膜及びポリマーを含む絶縁性物質のうちの何れか１つで形成される。

次に、前記第２鋳型パターン１６０を鋳型として使用して、前記第２開口部１６５を満たす補助プラグパターン１７０を形成する。前記補助プラグパターン１７０は、ハンダ付け用合金（ｓｏｌｄｅｒ）を含む低融点金属のうちの何れか１つで形成することが好ましい（このとき、前記低融点金属は、３００℃以下の融点を有する金属を意味する）。例えば、前記補助プラグパターン１７０は、Ｓｎ、ＳｎＰｂ、ＳｎＡｇ及びＳｎＡｇＣｕなどのような錫（ｔｉｎ）を含む物質及びインジウム（ｉｎｄｉｕｍ、Ｉｎ）を含む物質のうちの何れか１つで形成できる。前記補助プラグパターン１７０を形成するステップは、前記第２開口部１６５を満たす補助プラグ導電膜（図示せず）を形成した後、前記第２鋳型パターン１６０が露出するまで、前記補助プラグ導電膜を平坦化エッチングするステップを含む。このとき、前記補助プラグ導電膜は、電気メッキ及びスパッタリングの方法のうちの何れか１つを使用して形成される。

一方、本発明によれば、前記補助プラグパターン１７０は、後続の半導体チップの接続ステップにおいて、他の半導体チップの主プラグパターン１５０及び耐酸化金属膜１３３に接続される。このとき、前記主プラグパターン１５０との安定的な接続のために、前記補助プラグパターン１７０の上部には、導電性接着パターン（図示せず）をさらに形成することもできる。前記導電性接着パターンは、プリンティング技術などを使用して形成されるＩＣＰ（ｉｓｏｔｒｏｐｉｃ ｃｏｎｄｕｃｔｉｖｅ ｐａｓｔｅ）であり得る。

図９に示すように、前記第２鋳型パターン１６０のみを選択的に除去する。次に、その結果物上に前記補助プラグパターン１７０の上部領域を露出するように接着性絶縁膜１８０を形成する。すなわち、前記接着性絶縁膜１８０は、前記補助プラグパターン１７０より低い上部面を有するように形成される。結果的に、前記接着性絶縁膜１８０は、前記ＵＢＭパターン１５５及び前記保護膜１２０を覆い、前記空洞１０５の上部において前記補助プラグパターン１７０の上部領域を露出させる。

本発明によれば、前記接着性絶縁膜１８０は、メラミンフェノール（ｍｅｌａｍｉｎｅ−ｐｈｅｎｏｌ）、ポリベンゾオキサゾール（ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ;ＰＢＯ）、ベンゾシクロブテン（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ；ＢＣＢ）、ポリイミド（Ｐｏｌｙｉｍｉｄｅ）、エラストマー（ｅｌａｓｔｏｍｅｒ）、エポキシ及び感光性ポリマーのうちの少なくとも１つで形成される。前記接着性絶縁膜１８０を形成するステップは、前記補助プラグパターン１７０の上部領域を露出させるために、前記補助プラグパターン１７０に対してエッチング選択性を有するエッチングレシピを使用するエッチングステップをさらに含むことができる。

図１０及び図１１に示すように、前記接着性絶縁膜１８０を形成した後、その結果物の上に後面の研磨（ｂａｃｋ−ｇｒｉｎｄｉｎｇ）のために用いられる支持膜１９２を形成する。本発明によれば、前記支持膜１９２と前記接着性絶縁膜１８０との間には、仮接着膜（ｔｅｍｐｏｒａｒｙ ａｄｈｅｓｉｖｅ ｌａｙｅｒ）１９１をさらに形成することもできる。前記仮接着膜１９１及び前記支持膜１９２は、全て後続の工程ステップでの加熱により変形または変性しない物質から形成されることが好ましい。特に、前記支持膜１９２は、半導体チップを含むウェーハと実質的に同じ熱膨張係数を有する物質から形成されることが好ましい。反面、前記仮接着膜１９１は、前記支持膜１９２の容易な分離のために、所定強度の紫外線または所定温度ではその接着特性が減少する物質から形成されることが好ましい。

次に、少なくとも前記犠牲パターン１４５の下部面が露出するまで、前記半導体チップ１００及び前記予備ソケットパターン１３０ａの下部面を研磨することにより、前記半導体チップ１００を貫通するビアホール１０１及び前記ビアホール１０１の内壁を覆うソケットパターン１３５を形成する。このとき、前記ビアホール１０１は、前記空洞１０５の底面が露出するまで前記半導体チップ１００の下部面を研磨した結果形成され、前記ソケットパターン１３５は、前記予備ソケットパターン１３０ａの前記空洞１０５の底面を覆う部分が除去された結果、形成される。

本発明によれば、前記仮接着膜１９１及び支持膜１９２の形成ステップ及び前記研磨ステップは、通常知られた後面の研磨技術のうちの１つを使用して行われることができ、これらのステップは、上述のように（切断工程が行われない）ウェーハ状態で行われることが好ましい。その結果、前記半導体チップ１００を含むウェーハは、図４に示す厚さｈ１より薄くなった厚さｈ２を有する。

次に、前記露出した犠牲パターン１４５を除去して、半導体チップ１００の接続工程で前記補助プラグパターン１７０が挿入されるソケット領域９９を形成する。このとき、前記ソケット領域９９は、前記ビアホール１０１の下部領域で前記主プラグパターン１５０の下部面及び前記ソケットパターン１３５の内壁を露出させるように形成される。前記犠牲パターン１４５を除去するステップは、前記ソケットパターン１３５及び前記ウェーハに対してエッチング選択性を有するエッチング方法を使用して行われる。

一方、前記ソケットパターン１３５は、図４を参照して説明された前記ソケット層１３０がパターニングされる結果物であるという点で、前記ソケットパターン１３５は、前記ビアホール１０１の内壁を順に覆う絶縁パターン１３６、第１外部金属パターン１３７、耐酸化金属パターン１３８及び第１内部金属パターン１３９で形成される（図１５及び図１６参照）（このとき、上述の製造方法によれば、前記絶縁パターン１３６、第１外部金属パターン１３７、耐酸化金属パターン１３８及び第１内部金属パターン１３９は、それぞれ前記絶縁膜１３１、第１外部金属膜１３２、耐酸化金属膜１３３及び第１内部金属膜１３４がパターニングされた結果物である。）。

本発明によれば、前記犠牲パターン１４５を除去した後、前記ソケット領域９９から前記第１内部金属パターン１３９を除去する。これにより、図１５に示すように、前記ビアホール１０１において、前記第１内部金属パターン１３９は、前記ビアホール１０１の上部領域（すなわち、前記主プラグパターン１５０と前記耐酸化金属パターン１３８との間）にのみ残存する。このとき、前記第１内部金属パターン１３９を含む前記ソケットパターン１３５は、前記ビアホール１０１から前記入出力パッド１１０の上部に伸びる。

一方、上述の他の実施形態によれば、前記ソケット層１３０は、前記第１内部金属膜１３４を含まなくても良い。この場合、前記ソケットパターン１３５は、図１６に示すように、前記第１内部金属パターン１３９を含まなくても良い。
上述のように、本発明によれば、前記空洞１０５の下部領域を満たす犠牲パターン１４５が形成されなくても良い。この実施形態によれば、前記後面の研磨工程は、前記ビアホール１０１において前記主プラグパターン１５０の下部面を露出させる。この場合、前記ソケット領域９９を形成するステップは、前記半導体チップ１００及び前記ソケットパターン１３５に対してエッチング選択性を有するエッチングレシピを使用して、前記露出した主プラグパターン１５０の下部面をエッチングするステップをさらに含む。

図１２に示すように、前記ソケット領域９９の形成された結果物から、前記支持膜１９２及び前記仮接着膜１９１を分離する。このとき、前記仮接着膜１９１の上述の熱接着特性は、このような分離のために利用されることができる。すなわち、前記分離工程のために、前記仮接着膜１９１を含むウェーハは、所定強度の紫外線を照射するか、または所定の温度まで加熱する。

本発明によれば、前記仮接着膜１９１及び前記支持膜１９２を前記ウェーハから分離する前またはその後に、前記半導体チップ１００それぞれを分離するためのウェーハ切断工程（ｗａｆｅｒ ｓａｗｉｎｇ ｐｒｏｃｅｓｓ）を行うことができる。前記ウェーハ切断工程は、通常知られた技術のうちの１つを使用して行われる。

図１３に示すように、上部及び下部接続端子２１０、２２０を備える配線基板２００に、上述の製造工程により形成されたプラグ構造体を備えるパッケージ単位体３００を付着させる。前記パッケージ単位体３００は、前記半導体チップ１００及び前記半導体チップ１００に形成された前記プラグ構造体で構成される。前記パッケージ単位体３００には、前記ソケット領域９９を画定し、かつ前記補助プラグパターン１７０を備える前記プラグ構造体を利用して、さらに異なるパッケージ単位体３００が順に接続される。

さらに具体的に、図１４に示すように、前記パッケージ単位体３００と前記配線基板２００とは、前記補助プラグパターン１７０と前記上部接続端子２１０との接触により電気的に接続される。また、前記パッケージ単位体３００は、異なるパッケージ単位体３００のソケット領域９９に挿入された補助プラグパターン１７０を介して互いに電気的に接続される。このとき、図１５及び図１６を参照して上述したように、本発明に係る前記補助プラグパターン１７０は、前記ソケット領域９９において、前記ソケットパターン１３５を構成する耐酸化金属パターン１３８の内壁に直接接触する。

また、前記上部接続端子２１０と前記下部接続端子２２０とは、前記配線基板２００に形成された配線構造体（図示せず）を介して互いに接続される。さらに、外部電子装置との接続のために、前記下部接続端子２２０の下部にはバンプ２３０が形成される。

図１４は、上述の製造方法により形成された半導体構造体を示す断面図である。
図１４に示すように、上部及び下部接続端子２１０、２２０を備える配線基板２００上に、複数のパッケージ単位体３００が積層される（以下では、同じ構造を有する３つのパッケージ単位体３００を備える実施形態を説明するが、前記パッケージ単位体３００の数は、ユーザの必要性によって変化でき、各パッケージ単位体３００は、互いに異なる構造を有してもよい。互いに異なる構造を有するパッケージ単位体に関する実施形態は、以後の図１９及び図２１を参照して再び説明する）。前記配線基板２００上に複数のパッケージ単位体３００が付着した結果物の外壁には、図１４に示すように、外部保護膜４００が形成される。

前記パッケージ単位体３００のそれぞれは、内部回路及びこれに接続する入出力パッド１１０を備える半導体チップ１００及び前記入出力パッド１１０に接続するプラグ構造体１９９を備える。さらに具体的に、前記半導体チップ１００の所定領域には、他のパッケージ単位体との電気的接続のために、前記半導体チップ１００を貫通する複数のビアホール１０１が形成される。前記プラグ構造体１９９のそれぞれは、前記ビアホール１０１の内壁を覆うソケットパターン１３５及び前記ソケットパターン１３５が形成された前記ビアホール１０１の所定領域を満たす主プラグパターン１５０及び前記主プラグパターン１５０に接続する補助プラグパターン１７０を含む。前記主プラグパターン１５０と前記補助プラグパターン１７０との間には、前記プラグ構造体１９９を構成するＵＢＭパターン１５５をさらに配置することができる。

本発明によれば、前記ソケットパターン１３５は、前記ビアホール１０１から伸びて前記入出力パッド１１０に電気的に接続される。また、前記主プラグパターン１５０も、前記ビアホール１０１から前記入出力パッド１１０の上部に伸びる。このとき、前記主プラグパターン１５０は、前記ビアホール１０１の上部領域に配置され、前記ビアホール１０１の下部領域において、前記ソケットパターン１３５の内側壁を露出させるソケット領域９９を画定する。前記ソケット領域９９には、他のパッケージ単位体３００の補助プラグパターン１７０が挿入される。本発明によれば、前記補助プラグパターン１７０は、前記ソケット領域９９において、前記ソケットパターン１３５の露出した内壁に直接接触する。さらに、前記補助プラグパターン１７０は、前記ソケット領域９９において他のパッケージ単位体３００の主プラグパターン１５０と直接接触することもできる。

本発明の一実施形態によれば、前記ソケットパターン１３５は、図１５に示すように、前記ビアホール１０１を順に覆う絶縁パターン１３６、第１外部金属パターン１３７、耐酸化金属パターン１３８及び第１内部金属パターン１３９を含む。

前記絶縁パターン１３６は、シリコン酸化膜、シリコン窒化膜及びポリマーを含む絶縁性物質のうちの少なくとも１つで形成され、前記入出力パッド１１０の上部面を露出させる開口部を有する。
前記第１外部金属パターン１３７は、不純物（例えば、銅）の拡散を防止し、かつ前記耐酸化金属パターン１３８と前記絶縁パターン１３６との接着特性を向上させ得る物質から形成される。例えば、前記第１外部金属パターン１３７は、チタン（Ｔｉ）、チタン窒化膜（ＴｉＮ）、タンタル（Ｔａ）、タンタル窒化膜（ＴａＮ）、タングステン（Ｗ）、タングステン窒化膜（ＷＮ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、タングステンチタン（ＴｉＷ）及びそれらの合金（Ａｌｌｏｙ）のうちの少なくとも１つで形成される。

前記耐酸化金属パターン１３８は、前記第１外部金属パターン１３７及び第１内部金属パターン１３９より低い酸化度を有する金属性物質からなる。例えば、前記耐酸化金属パターン１３８は、金（Ａｕ）、銀（Ａｇ）及びパラジウム（Ｐｄ）などのような貴金属のうちの少なくとも１つで形成される。

本発明の一実施形態によれば、前記第１内部金属パターン１３９は、前記耐酸化金属パターン１３８と前記主プラグパターン１５０との接着特性を向上させ得る物質から形成されることができる。例えば、前記第１内部金属パターン１３９は、チタン（Ｔｉ）、チタン窒化膜（ＴｉＮ）、タンタル（Ｔａ）、タンタル窒化膜（ＴａＮ）、タングステン（Ｗ）、タングステン窒化膜（ＷＮ）及びタングステンチタン（ＴｉＷ）のうちの少なくとも１つで形成されることができる。本発明の他の実施形態によれば、前記第１内部金属パターン１３９は、主プラグパターンを電気メッキ技術により形成するステップにおいてシード電極として用いることができる。この場合、前記第１内部金属パターン１３９は、銅膜で形成される。

一方、本発明の実施形態によれば、前記補助プラグパターン１７０は、前記ソケット領域９９において前記耐酸化金属パターン１３８の内壁と直接接触する。このために、前記第１内部金属パターン１３９は、図１５に示すように、前記ソケット領域９９において前記耐酸化金属パターン１３８の内壁を露出するように形成される。すなわち、前記第１内部金属パターン１３９は、前記ビアホール１０１の上部領域（すなわち、前記主プラグパターン１５０と前記耐酸化金属パターン１３８との間）に局所的に配置される。

本発明の一実施形態によれば、１つ以上の主プラグパターン１５０は前記１つ以上の空洞１０５の一部を満たす埋め込みパターンとして用いられる。本発明の一実施形態によれば、前記１つ以上の主プラグパターン１５０は、銅または他の類似の物質から形成される。

本発明の実施形態によれば、前記半導体装置３００は、露出しない側壁構造体及び露出した側壁構造体を有する側壁構造体をさらに備えることができる。実施形態によれば、前記露出しない側壁構造体は、前記埋め込みパターンに隣接し、前記露出した側壁構造体は、前記凹部９９に隣接する。

実施形態において、前記露出しない側壁構造体は、少なくとも１つの絶縁膜１３６、前記第１外部金属膜１３７、前記耐酸化金属膜１３８及び前記第１内部金属膜１３９を含む。前記露出した側壁構造体は、前記絶縁膜１３６、前記第１外部金属膜１３７、前記耐酸化金属膜１３８または前記第１内部金属膜１３９のうちの何れも有さないか、または前記絶縁膜１３６、前記第１外部金属膜１３７、前記耐酸化金属膜１３８及び前記第１内部金属膜１３９の全てではないが、前記絶縁膜１３６、前記第１外部金属膜１３７、前記耐酸化金属膜１３８または前記第１内部金属膜１３９の何れかの下部集合を有することができる。

実施形態において、金属間ボンド（ｉｎｔｅｒｍｅｔａｌｌｉｃ ｂｏｎｄ）を前記ソケット層１３０、１３５及び前記補助プラグパターン、すなわちボンディングパッド１７０の間に形成することができる。２つの異なる金属原子が拡散するとき、これら２つの物質の組み合わせとしての金属間組成物が生成される。金属間組成物の成長は、欠陥、汚染、不純物、結晶粒境界（ｇｒａｉｎ ｂｏｕｎｄａｒｉｅｓ）及び機械的ストレスにより生成され得る結晶空間（ｃｒｙｓｔａｌｖａｃａｎｃｉｅｓ）を介して１つの物質が異なる物質へと拡散された結果である。第１物質の第２物質への拡散率は、通常、第２物質の第１物質への拡散率と異なる。このような拡散率は、温度の関数である。１つの物質が他の物質に比べて圧倒的に多く、かつ、十分に速く拡散されるとき、少数の物質は多数の物質により完全に「消耗（ｃｏｎｓｕｍｅｄ）」され得る。拡散は、１つの物質の原子が異なる物質の結晶空間に運動することによって可能である。前記空間は、このような動きの特徴を示し、これらは互いに合体する傾向を有し、ボイドまたは微細穴（ｖｏｉｄｓ ｏｒ ｐｏｒｅｓ）の形態に可視化される。

実施形態において、前記突出部及び前記半導体装置は、金属間ボンドを形成できる２つの物質から形成される。
実施形態において、前記突出部は、低融点の金属で形成され、前記凹部を画定する半導体装置の側壁は、高融点の金属で形成される。例えば、前記突出部は、アルミニウムまたは錫を含み、前記凹部を画定する半導体装置の側壁は、金またはパラジウムを含む。

図１５に示すように、ボンディング界面は、主に前記補助プラグパターン（すなわち、ボンディングパッド）１７０と前記耐酸化金属パターン１３８との間に形成される。
本発明のさらに他の実施形態によれば、図１６に示すように、前記ソケットパターン１３５は、前記第１内部金属パターン１３９なしに、前記絶縁パターン１３６、第１外部金属パターン１３７及び耐酸化金属パターン１３８のみで構成されることができる。これにより、前記補助プラグパターン１７０は、前記ソケット領域９９において前記耐酸化金属パターン１３８の内壁と直接接触され得る。

上述のように、本発明の実施形態によれば、１つまたはそれ以上のプラグパターン、すなわち埋め込みパターン１５０は、前記半導体装置から突出しない。実施形態において、前記補助プラグパターン、すなわちボンディングパッド１７０は突出し、２つの隣接した半導体装置内に部分的にまたは完全に挿入される。図１７Ａは、本発明の一実施形態に係る他の半導体パッケージの断面図を示す。図１７Ａに示すように、この実施形態に係る半導体パッケージは、Ｈ１の高さを有する。

図１７Ｂは、従来の技術に係る半導体パッケージの断面図を示す。図１７Ｂに示すように、従来の技術の半導体パッケージは、Ｈ２の高さを有するが、Ｈ２はＨ１より大きい。
図１８ないし図２０は、本発明の変形された実施形態に係る半導体構造体を示す断面図である。具体的に、図１８及び図１９は、本発明の変形された実施形態に係るパッケージ単位体を説明するための断面図であり、図２０は、これらを備えるパッケージを説明するための断面図である。

図１８に示すように、第１変形された実施形態に係るパッケージ単位体３０１は、前記入出力パッド１１０に接続せず、かつ前記半導体チップ１００を貫通する第１変形されたプラグ構造体１９８ａを備えることができる。しかし、この実施形態に係るパッケージ単位体３０１は、その内部回路と前記配線基板２００との接続のために、前記入出力パッド１１０に接続する（すなわち、上述の実施形態において説明した）プラグ構造体１９９をさらに備えることができる。

本発明の一実施形態によれば、図１８に示すように、前記入出力パッド１１０の上部には、前記プラグ構造体１９８ａの製造工程で共に作られるダミー構造体１９８ｂが形成される。しかし、本発明の他の実施形態によれば、前記パッケージ単位体３０１は、前記ダミー構造体１９８ｂを含まなくても良い（図示せず）。

図１９に示すように、第２変形された実施形態に係るパッケージ単位体３０２は、前記入出力パッド１１０に接続し、前記半導体チップ１００を貫通しない第２変形されたプラグ構造体１９７を有する。この実施形態によれば、前記第２変形されたプラグ構造体１９７は、他のパッケージ単位体に挿入される補助プラグパターン１７０を有し、ソケットパターン１３５及び主プラグパターン１５０は、前記入出力パッド１１０と前記補助プラグパターン１７０とを接続するように形成される。

製造方法と関連して、前記半導体チップ１００を貫通するビアホール１０１を形成するためには、図４を参照して説明した空洞を必要な領域に形成する必要がある。このような点で、前記第２変形されたプラグ構造体１９７のための領域に前記空洞を形成しない場合、前記第２変形されたプラグ構造体１９７は容易に作ることができる。

図２０に示すように、前記配線基板２００上には、（図６を参照して説明した）パッケージ単位体３００及び（図１８及び図１９を参照して説明した）前記第１及び第２変形されたパッケージ単位体３０１、３０２が配置される。このとき、ビアホールを有さない前記第２変形されたパッケージ３０２は、前記配線基板２００から最も離隔した位置に配置されることが好ましい。

この実施形態によれば、前記プラグ構造体１９９は、該当パッケージ単位体（すなわち、３００）の内部回路だけでなく、他のパッケージ単位体（すなわち、３０１、３０２）の内部回路を前記配線基板２００に接続し、前記第１変形されたプラグ構造体１９８ａは、他のパッケージ単位体（すなわち、３０２）の内部回路を前記配線基板２００に接続する。また、前記第２変形されたプラグ構造体１９７は、該当パッケージ単位体（すなわち、３０２）の内部回路を前記配線基板２００に接続する経路として用いられる。

図２１Ａ及び図２１Ｂは、本発明の変形された実施形態に係る補助プラグパターンを説明する断面図である。
図２１Ａに示すように、この実施形態に係る前記補助プラグパターン１７０は、前記パッケージ単位体の接続を容易にするために、前記ソケット領域９９の幅ｗ１より狭い幅ｗ２を有してもよい。このとき、前記補助プラグパターン１７０が前記ソケットパターン１３５（さらに具体的には、前記耐酸化金属パターン１３８）と直接接触するように形成される。

このために、前記補助プラグパターン１７０の突出部の体積は、前記ソケット領域９９の体積より大きいか、または同じであることが好ましい。さらに具体的に、前記補助プラグパターン１７０の突出部の高さｈ４は、前記ソケット領域９９の深さｈ３より大きいことが好ましい。本発明によれば、このような幅または体積の差を克服し、前記補助プラグパターン１７０と前記ソケット領域９９の側壁を接触させるために、前記補助プラグパターン１７０をリフロー方式によりはんだ付けする方法が用いられる。

前記補助プラグパターン１７０は、上述のように低融点金属で形成されるため、前記パッケージ単位体の接続工程において前記パッケージ単位体に印加される熱及び圧力は、前記補助プラグパターン１７０の変形をもたらす。このような点で、上述の体積と関連した要求は、図２１Ｂに示すように、前記補助プラグパターン１７０が溶融されて前記耐酸化金属パターン１３８の内壁と直接接触できるようにする。

ウェーハレベル３次元ボンディングを実現するための従来の技術を説明するための図である。 従来の突出型３次元積層構造を示す図である。 突出型電極を形成する従来の方法を説明するための図である。 突出型電極を形成する従来の方法を説明するための図である。 突出型電極を形成する従来の方法を説明するための図である。 突出型電極を形成する従来の方法を説明するための図である。 本発明の実施形態に係る半導体装置の工程断面図である。 本発明の実施形態に係る半導体装置をさらに詳細に示す工程断面図である。 本発明の実施形態に係る半導体構造体を製造する方法を示す断面図である。 本発明の実施形態に係る半導体構造体を製造する方法を示す断面図である。 本発明の実施形態に係る半導体構造体を製造する方法を示す断面図である。 本発明の実施形態に係る半導体構造体を製造する方法を示す断面図である。 本発明の実施形態に係る半導体構造体を製造する方法を示す断面図である。 本発明の実施形態に係る半導体構造体を製造する方法を示す断面図である。 本発明の実施形態に係る半導体構造体を製造する方法を示す断面図である。 本発明の実施形態に係る半導体構造体を製造する方法を示す断面図である。 本発明の実施形態に係る半導体パッケージの断面をさらに詳細に示す断面図である。 本発明の実施形態に係る半導体装置の断面をさらに詳細に示す断面図である。 本発明の実施形態に係る半導体装置の断面をさらに詳細に示す断面図である。 本発明の実施形態に係る半導体パッケージの断面図である。 従来の技術に係る半導体パッケージの断面図である。 本発明の変形された実施形態に係る半導体構造体を示す断面図である。 本発明の変形された実施形態に係る半導体構造体を示す断面図である。 本発明の変形された実施形態に係る半導体構造体を示す断面図である。 本発明の変形された実施形態に係る補助プラグパターンを説明するための断面図である。 本発明の変形された実施形態に係る補助プラグパターンを説明するための断面図である。

符号の説明

１００：半導体チップ、１０１：ビアホール、１１０：入出力パッド、１３０：ソケット層、１３５：ソケットパターン、１４０：第１鋳型パターン、１５０：主プラグパターン、１７０：補助プラグパターン、１８０：接着性絶縁膜、１９９：プラグ構造体、２００：配線基板、３００：パッケージ単位体

Claims (29)

1. 半導体ユニットを備え、
   前記半導体ユニットの前面には突出部を有し、前記半導体ユニットの後面には凹部を有することを特徴とする半導体構造体。
2. 前記半導体ユニットは、前記凹部を有する半導体チップを含むことを特徴とする請求項１に記載の半導体構造体。
3. 前記半導体チップは、
   埋め込みパターン及び側壁構造体、
   前記凹部の周辺において前記埋め込みパターン及び前記露出した側壁構造体に隣接する露出しない側壁構造体を有することを特徴とする請求項２に記載の半導体構造体。
4. 前記露出した側壁構造体は、絶縁膜、少なくとも１つの第１外部金属膜及び第２金属膜を有し、
   前記第１外部金属膜の酸化の程度は、前記第２金属膜の酸化の程度より大きく、前記第２金属膜の酸化の程度は、前記埋め込みパターンの酸化の程度より小さいことを特徴とする請求項２に記載の半導体構造体。
5. 前記第１外部金属膜は、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ、Ｗ、ＷＮ、及びＴｉＷを含むグループから選択される物質で形成され、
   前記第２金属膜は、ＡｕまたはＰｄを含むグループから選択される物質で形成され、
   前記埋め込みパターンは、Ｃｕを含むグループから選択される物質で形成されることを特徴とする請求項４に記載の半導体構造体。
6. 前記埋め込みパターンに隣接する前記露出しない側壁構造体は、
   絶縁膜、
   少なくとも１つの第１外部金属膜
   及び第２金属膜、
   及び第１内部金属膜を有し、前記第１外部金属膜の酸化の程度は、前記第２金属膜の酸化の程度より大きく、前記第２金属膜の酸化の程度は、前記第１内部金属膜の酸化の程度より小さいことを特徴とする請求項４に記載の半導体構造体。
7. 前記第１外部金属膜は、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ、Ｗ、ＷＮ、及びＴｉＷを含むグループから選択される物質で形成され、
   前記第２金属膜は、ＡｕまたはＰｄを含むグループから選択される物質で形成され、
   前記第１内部金属膜は、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ、Ｗ、ＷＮ、及びＴｉＷを含むグループから選択される物質で形成され、
   前記埋め込みパターンは、Ｃｕを含むグループから選択される物質で形成されることを特徴とする請求項６に記載の半導体構造体。
8. 前記突出部の幅は、前記凹部の幅より小さいか、または同じであることを特徴とする請求項１に記載の半導体構造体。
9. 前記突出部は、ボンディングパッドであることを特徴とする請求項１に記載の半導体構造体。
10. 前記突出部は、接着絶縁膜から突出することを特徴とする請求項９に記載の半導体構造体。
11. 前記半導体チップの上部面上の保護膜と、
    前記半導体チップの上部面の入出力パッドに接続する、前記保護膜上の前記側壁構造体の伸びまたは一部であるソケット膜と、
    前記埋め込みパターン上のＵＢＭ膜をさらに含み、
    前記接着絶縁膜は、前記ＵＢＭ膜及び前記保護膜を覆い、かつ前記突出部を露出させることを特徴とする請求項１０に記載の半導体構造体。
12. 半導体構造体は、前記突出部または前記凹部を介して他の半導体構造体に接続されることを特徴とする請求項１に記載の半導体構造体。
13. 請求項１の半導体構造体を有し、前記半導体構造体は、それぞれの突出部及び凹部により接続されることを特徴とするパッケージ。
14. 少なくとも１つの凹部を有する上部半導体構造体と、
    少なくとも１つの突出部を有する下部半導体構造体と、
    請求項１の半導体構造体を含み、前記請求項１の半導体構造体の前記突出部は、前記上部半導体構造体の前記凹部に接続され、前記請求項１の半導体構造体の前記凹部は、前記下部半導体構造体の前記突出部に接続されることを特徴とするパッケージ。
15. 前記上部半導体構造体の突出部に接続する凹部を有するボードと、
    前記ボードに付着するモールディング物質をさらに含み、
    前記モールディング物質及び前記ボードは、前記半導体構造体のそれぞれを取り囲むことを特徴とする請求項１４に記載のパッケージ。
16. 前記突出部及び前記凹部を画定する前記半導体ユニットの側壁は、金属間ボンドを形成することを特徴とする請求項１４に記載のパッケージ。
17. 前記金属間ボンドは、前記半導体構造体を他の半導体構造体に固定させることを特徴とする請求項１６に記載のパッケージ。
18. 前記突出部は、低融点金属で形成され、前記凹部を画定する前記半導体ユニットの側壁は、金またはパラジウムで形成されることを特徴とする請求項１７に記載のパッケージ。
19. 半導体ユニットの前面に突出部を形成するステップと、
    前記半導体ユニットの後面に凹部を形成するステップと、を含むことを特徴する半導体構造体の製造方法。
20. 前記凹部を形成するステップは、
    前記半導体ユニットにスルービアホールを形成するステップと、
    前記スルービアホール内に側壁構造体を形成するステップと、
    前記側壁構造体の一部分を覆うように、フォトレジストで前記スルービアホールを部分的に満たすステップと、
    埋め込みパターンで前記スルービアホールの残りの部分を満たすステップと、
    前記フォトレジストが露出するように、前記半導体ユニットの後面を薄膜化するステップと、
    前記凹部を形成し、かつ前記側壁構造体の一部分を露出させるように前記フォトレジストを除去するステップと、を含むことを特徴とする請求項１９に記載の半導体構造体の製造方法。
21. 前記側壁構造体を形成するステップは、
    前記スルービアホール内に絶縁膜を形成するステップと、
    前記絶縁膜上に第１外部金属膜を形成するステップと、
    前記第１外部金属膜上に第２金属膜を形成するステップと、を含み、
    前記第１外部金属膜の酸化の程度は、前記第２金属膜の酸化の程度より大きく、前記第２金属膜の酸化の程度は、前記埋め込みパターンの酸化の程度より小さいことを特徴とする請求項２０に記載の半導体構造体の製造方法。
22. 前記側壁構造体を形成するステップは、
    前記スルービアホール内に絶縁膜を形成するステップと、
    前記絶縁膜上に第１外部金属膜を形成するステップと、
    前記第１外部金属膜上に第２金属膜を形成するステップと、
    前記第２金属膜上に第１内部金属膜を形成するステップと、を含み、
    前記第１外部金属膜の酸化程度は、前記第２金属膜の酸化程度より大きく、前記第２金属膜の酸化程度は、前記第１内部金属膜の酸化程度より小さいことを特徴とする請求項２０に記載の半導体構造体の製造方法。
23. 前記突出部を形成するステップは、
    前記側壁構造体上に主プラグパターンを形成するステップと、
    前記主プラグパターン上に補助プラグパターンを形成するステップと、
    前記補助プラグパターンの一部を露出させることによって、前記突出部を形成するステップと、を含むことを特徴とする請求項２０に記載の半導体構造体の製造方法。
24. 半導体ユニット内にスルービアホールを形成するステップと、
    前記半導体ユニットの前面上にソケット膜を形成し、かつ前記スルービアホール内に側壁構造体を形成するステップと、
    前記側壁構造体の一部分を覆うように、フォトレジストで前記スルービアホールを部分的に満たすステップと、
    埋め込み膜で前記スルービアホールの残りの部分を満たすことによって、前記側壁構造体の残りの部分を覆うステップと、
    前記ソケット膜上に主プラグパターンを形成するステップと、
    前記主プラグパターン上に補助プラグパターンを形成するステップと、
    前記補助プラグパターンの一部を露出させることによって、突出部を形成するステップと、
    前記半導体ユニットの前面に支持膜を付着するステップと、
    前記フォトレジストが露出するように、前記半導体ユニットの後面を薄膜化するステップと、
    前記フォトレジストを除去して凹部を形成するステップと、
    前記半導体ユニットの前面から前記支持膜を取り外すステップと、を含むことを特徴とする半導体構造体の製造方法。
25. 前記突出部または前記凹部を介して前記半導体ユニットを他の半導体ユニットに付着するステップを含むことを特徴とする請求項２４に記載の半導体構造体の製造方法。
26. 前記他の半導体ユニットは、ボードであり、
    前記半導体ユニットの前記突出部を前記ボードの凹部に接続するステップを含むことを特徴とする請求項２４に記載の半導体構造体の製造方法。
27. 半導体ユニット内にスルービアホールを形成するステップと、
    前記スルービアホール内に側壁構造体を形成するステップと、
    前記側壁構造体の一部分を覆うように、フォトレジストで前記スルービアホールを部分的に満たすステップと、
    埋め込みパターンで前記スルービアホールの残りの部分を満たすステップと、
    前記半導体ユニットの後面を薄膜化することによって、前記フォトレジストを露出させるステップと、
    前記フォトレジストを除去して前記凹部を形成し、かつ前記側壁構造体の一部分を露出させるステップと、を含むことを特徴とする半導体ユニット内に凹部を形成する方法。
28. 前記側壁構造体を形成するステップは、
    前記スルービアホール内に絶縁膜を形成するステップと、
    前記絶縁膜上に第１外部金属膜を形成するステップと、
    前記第１外部金属膜上に第２金属膜を形成するステップと、を含み、
    前記第１外部金属膜の酸化程度は、前記第２金属膜の酸化程度より大きく、前記第２金属膜の酸化程度は、前記埋め込みパターンの酸化程度より小さいことを特徴とする請求項２７に記載の半導体ユニット内に凹部を形成する方法。
29. 前記側壁構造体を形成するステップは、
    前記スルービアホール内に絶縁膜を形成するステップと、
    前記絶縁膜上に第１外部金属膜を形成するステップと、
    前記第１外部金属膜上に第２金属膜を形成するステップと、
    前記第２金属膜上に第１内部金属膜を形成するステップと、を含み、
    前記第１外部金属膜の酸化程度は、前記第２金属膜の酸化程度より大きく、前記第２金属膜の酸化程度は、前記第１内部金属膜の酸化程度より小さいことを特徴とする請求項２７に記載の半導体ユニット内に凹部を形成する方法。

Images