JP2011243668A

JP2011243668A - 半導体パッケージの製造方法

Info

Publication number: JP2011243668A
Application number: JP2010112729A
Authority: JP
Inventors: Kazuji Azuma; 和司東
Original assignee: Panasonic Corp
Current assignee: Panasonic Corp
Priority date: 2010-05-17
Filing date: 2010-05-17
Publication date: 2011-12-01

Abstract

【課題】薄型で高品質な半導体パッケージを製造できるようにする。
【解決手段】シリコン基板８上に形成された配線層１２に第１の半導体チップ１１Ａ，１１Ｂを実装する工程と、絶縁樹脂１３，１４を第１の半導体チップ１１Ａ，１１Ｂの周囲に充填する工程と、絶縁樹脂１３，１４および／または第１の半導体チップ１１Ａ，１１Ｂをシリコン基板８側とは反対側から薄型研磨することにより絶縁樹脂１３，１４および第１の半導体チップ１１Ａ，１１Ｂをシリコン基板８側とは反対側で面一にする工程と、第１の半導体チップ１１Ａ，１１Ｂにおけるシリコン基板８側とは反対側に再配線層２２を形成し、この再配線層２２に第２の半導体チップ２１Ａ，２１Ｂを実装する工程と、絶縁樹脂２３，２４を第２の半導体チップ２１Ａ，２１Ｂの周囲に充填する工程と、を備える。
【選択図】図１

Description

本発明は、半導体パッケージの製造方法に関するものである。

従来の半導体パッケージには、半導体チップに貫通電極を形成し、複数の半導体チップを、それぞれの貫通電極で連なるように、複数層に積層しているものがある（例えば、特許文献１参照）。

この特許文献１に記載された上記従来の半導体パッケージを示す図が、図１０である。この図１０に示すように、半導体パッケージは、樹脂基板７の上に配置されたシリコン基板８と、このシリコン基板８上に複数層に積層された半導体チップ１１，２１，３１，４１と、上記シリコン基板８および各層の半導体チップ１１，２１，３１をそれぞれ貫通して直列に設けられた貫通電極６，１６，２６，３６と、樹脂基板７に設けられるとともに前記貫通電極６，１６，２６，３６を介して各層の半導体チップ１１，２１，３１，４１と外部とを電気的に接続するボールグリッド電極２とから構成されている。

このような構成により、ワイヤボンディングを用いた半導体パッケージと比べて、ボンディングエリアを確保する必要がないので、半導体パッケージを小型、薄型化することができる。

特開２００５−３４０３８９号公報

しかしながら、前記従来の構成では、各層に１つずつの半導体チップを実装し、且つ全ての半導体チップが同一の電極レイアウトであることを前提にしている。
したがって、１つの層に複数の半導体チップを配置する場合や、各半導体チップの電極レイアウトが同一でない場合だと、前記従来の構成では対応できなかった。

例えば、１つの層に複数の半導体チップを配置する場合であれば、図１１に示すように、各半導体チップ１１Ａ，１１Ｂが同一であっても、これら複数の半導体チップ１１Ａ，１１Ｂに配線する配線層５２と、これら半導体チップ１１Ａ，１１Ｂを実装する絶縁層５３とを新たに形成する必要があり、その分だけ半導体パッケージが厚くなる。

一方、半導体チップの電極レイアウトが同一でない場合、例えば図１２に示すように、シリコン基板８に実装する層の２つの半導体チップ（以下、第１の半導体チップという）１１Ａ，１１Ｂの厚さがそれぞれ異なり、これら２つの第１の半導体チップ１１Ａ，１１Ｂを接続する状態で半導体チップ（以下、第２の半導体チップという）２１を実装する場合であれば、第１の半導体チップ１１Ａ，１１Ｂをそれぞれ個別に研磨して厚さを揃えてからシリコン基板８に実装する方法がある。しかし、研磨加工の誤差が±１０μｍであるため、これら第１の半導体チップ１１Ａ，１１Ｂを個別に研磨してシリコン基板に実装すれば、これら半導体チップ１１Ａ，１１Ｂの高さで最大２０μｍの差が発生する。このため、第１の半導体チップ１１Ａ，１１Ｂを接続する状態で第２の半導体チップ２１を実装すると、半導体パッケージはオープン不良により品質劣化となる。また、他の方法として、第１の半導体チップ１１Ａ，１１Ｂと第２の半導体チップ２１とを接続するために第２の半導体チップ２１に形成される第一層突起電極１５の高さを、第１の半導体チップ１１Ａ，１１Ｂの厚さに応じて変える方法がある。しかし、この方法では第一層突起電極１５の高さ精度の誤差によりオープン不良が発生し、また第一層突起電極１５の揃えた高さ分だけさらにパッケージが厚くなる。なお、図１１および図１２でのボールグリッド電極２の取り付け位置は、図１０とは異なり、樹脂基板７の下面ではなくシリコン基板８の下面である例を示す。

以上のように、１つの層に複数の半導体チップを配置する場合や、各半導体チップの電極レイアウトが同一でない場合だと、パッケージが厚くなるとともに、この半導体パッケージを高品質にするのが困難であった。

そこで、本発明は、上記従来の問題を解決し、薄型で高品質な半導体パッケージの製造方法を提供することを目的とする。

上記課題を解決するために請求項１に記載の発明は、基板上に形成された配線電極に第１の半導体チップを実装する工程と、絶縁樹脂を第１の半導体チップの周囲に充填する工程と、前記絶縁樹脂および／または第１の半導体チップを基板側とは反対側から薄型研磨することにより絶縁樹脂および第１の半導体チップを基板側とは反対側で面一にする工程と、第１の半導体チップにおける基板側とは反対側に再配線層を形成し、この再配線層に第２の半導体チップを実装する工程と、絶縁樹脂を第２の半導体チップの周囲に充填する工程と、を備えたことを特徴とする。

請求項２に記載の発明は、請求項１に記載の製造方法において、半導体チップがシリコン、シリコンカーバイト、ＧａＡｓまたはＧａＮであることを特徴とする。
請求項３に記載の発明は、請求項１または２に記載の製造方法において、第２の半導体チップが、複数の第１の半導体チップを接続する状態で実装されることを特徴とする。

第１の半導体チップおよび絶縁樹脂の上面を研磨して面一にした後に第２の半導体チップを実装するので、オープン不良の発生を防止して半導体パッケージを高品質にでき、さらに薄型にすることができる。

本発明の製造方法により製造される半導体パッケージの横断面図である。同製造方法において第１の半導体チップおよび第１の層部絶縁樹脂が埋没するように第１の外周絶縁樹脂を充填するまでの工程を説明する図である。同製造方法において第１の半導体チップおよび第１の外周絶縁樹脂を研磨する工程を説明する図である。同製造方法においてシリコン基板を研磨する工程を説明する図である。同製造方法において基板貫通電極を設ける工程を説明する図である。同製造方法においてチップ貫通電極を設けて再配線層を形成する工程を説明する図である。同製造方法において第２の半導体チップおよび第２の層部絶縁樹脂が埋没するように第１の外周絶縁樹脂を充填するまでの工程を説明する図である。同製造方法において第２の半導体チップおよび第２の外周絶縁樹脂を研磨する工程を説明する図である。同製造方法において半製品を樹脂基板に実装する工程を説明する図である。従来の半導体パッケージの横断面図である。従来の半導体パッケージにおいて同一の半導体チップを１つの層に複数実装した場合の横断面図である。従来の半導体パッケージにおいて厚さの異なる半導体チップを１つの層に複数実装した場合の横断面図である。

以下、本発明の実施の形態に係る半導体パッケージの製造方法について、図１〜図９を参照しながら、図１０に示したものと同一の部材には同一の符号を付して、具体的に示した実施例に基づき詳細に説明する。

まず、図１は、本実施例において製造される半導体パッケージ１の横断面図である。この半導体パッケージ１も、図１０で示したものと同様にボールグリッド電極２を有するので、便宜上、樹脂基板７から見てボールグリッド電極２側を下側とし、その反対側を上側として説明する。

この半導体パッケージ１は、樹脂基板７の上に配置されたシリコン基板８と、このシリコン基板８の上に実装された２つの第１の半導体チップ１１Ａ，１１Ｂと、上記樹脂基板７とシリコン基板８との間に充填されるとともに当該シリコン基板８の外周を覆う基板層絶縁樹脂３と、上記第１の半導体チップ１１Ａ，１１Ｂとシリコン基板８との間に充填される第１の層部絶縁樹脂１３と、これら第１の半導体チップ１１Ａ，１１Ｂおよび第１の層部絶縁樹脂１３を側方から覆う第１の外周絶縁樹脂１４と、これら第１の半導体チップ１１Ａ，１１Ｂおよび第１の外周絶縁樹脂１４の上に実装された２つの第２の半導体チップ２１Ａ，２１Ｂと、これら第２の半導体チップ２１Ａ，２１Ｂと第１の半導体チップ１１Ａ，１１Ｂおよび第１の外周絶縁樹脂１４との間に充填される第２の層部絶縁樹脂２３と、これら第２の半導体チップ２１Ａ，２１Ｂと第２の層部絶縁樹脂２３を側方から覆う第２の外周絶縁樹脂２４とを有する。なお、上記の第１、第２の半導体チップ１１Ａ，１１Ｂ，２１Ａ，２１Ｂの材質は、例えばシリコンである。

また、この半導体パッケージ１の電気的な接続について説明すると、樹脂基板７の下面に取り付けられたボールグリッド電極２により外部から供給された電気信号は、樹脂基板７の上面に取り付けられた基板層突起電極５と、シリコン基板８に貫通して設けられた基板貫通電極６と、シリコン基板８の上面に形成された配線層（配線電極の一例である）１２と、この配線層１２の上面に取り付けられた第一層突起電極１５とを介して第１の半導体チップ１１Ａ，１１Ｂに供給される。また、上記第一層突起電極１５から供給される電気信号は、一方で、第１の半導体チップ１１Ａ，１１Ｂに貫通して設けられたチップ貫通電極１６と、第１の半導体チップ１１Ａ，１１Ｂの上面に形成された再配線層２２と、第２の半導体チップ２１Ａ，２１Ｂの下面側に設けられた電極２５とを介して、第２の半導体チップ２１Ａ，２１Ｂに供給される。

以下に、上記構成の半導体パッケージ１を製造する方法について説明する。なお、以下の説明で用いる図２〜図９も、全て半導体パッケージ（半製品も含む）の横断面図である。

まず、図２に示すように、厚いシリコン基板８の上面に配線層１２を形成するとともに、この配線層１２の上面に第一層突起電極１５を取り付けて電気的に接続し、これら第一層突起電極１５と電気的に接続するようにして、厚さの異なる２つの第１の半導体チップ１１Ａ，１１Ｂをシリコン基板８に実装する。つまり、薄い方の第１の半導体チップ１１Ａと、厚い方の第１の半導体チップ１１Ｂとを実装する。また、これら第１の半導体チップ１１Ａ，１１Ｂは、その回路側が下面となるようにして配置される。

次に、第１の半導体チップ１１Ａ，１１Ｂとシリコン基板８との間に第１の層部絶縁樹脂１３をそれぞれ充填し、その後、これら第１の半導体チップ１１Ａ，１１Ｂおよび第１の層部絶縁樹脂１３が完全に埋没するように、第１の外周絶縁樹脂１４を充填する。

そして、第１の外周絶縁樹脂１４を上面側から研磨し、第１の半導体チップ１１Ｂを露出させる。そのまま、この研磨を中断することなく、第１の外周絶縁樹脂１４および第１の半導体チップ１１Ｂを研磨し、他方の第１の半導体チップ１１Ａを露出させる。続けて、第１の外周絶縁樹脂１４および両方の第１の半導体チップ１１Ａ，１１Ｂを研磨し、図３に示すように、第１の半導体チップ１１Ａ，１１Ｂが所定の厚さになれば、研磨を中止する。このとき、第１の外周絶縁樹脂１４および両方の第１の半導体チップ１１Ａ，１１Ｂは、同時に研磨されていたことにより、上面（研磨面）側で面一になる。なお、第１の半導体チップ１１Ａ，１１Ｂは、回路側が下面（研磨面の反対面）となるように配置されているので、回路は研磨されず、その機能を失わない。その後、図４に示すように、シリコン基板８を所定の厚さにまで下面側から研磨する。次に、図５に示すように、シリコン基板８の下面側から、ドライエッチングやメタライズなどにより基板貫通電極６を設ける。

そして、図６に示すように、第１の半導体チップ１１Ａ，１１Ｂの上面側から、ドライエッチングやメタライズなどによりチップ貫通電極１６を設け、さらに第１の半導体チップ１１Ａ，１１Ｂの上面において、フォトリソグラフィ、スパッタ、エッチングなどにより、再配線層２２を形成する。その後、図７に示すように、２つの第２の半導体チップ２１Ａ，２１Ｂを、この再配線層２２に対して水平方向に位置合わせをした上で、電気的に接続して実装する。また、これら第２の半導体チップ２１Ａ，２１Ｂも、第１の半導体チップ１１Ａ，１１Ｂと同様に、その回路側が下面となるようにして配置する。ここで、一方の第２の半導体チップである２１Ｂを、２つの第１の半導体チップ１１Ａ，１１Ｂを接続する状態で実装する。なお、図７では、２つの第２の半導体チップ２１Ａ，２１Ｂは同じ厚さとして図示したが、異なる厚さであってもよい。

次に、第２の半導体チップ２１Ａ，２１Ｂと第１の半導体チップ１１Ａ，１１Ｂおよび第１の外周絶縁樹脂１４との間に第２の層部絶縁樹脂２３をそれぞれ充填し、その後、これら第２の半導体チップ２１Ａ，２１Ｂおよび第２の層部絶縁樹脂２３が完全に埋没するように、第２の外周絶縁樹脂２４を充填する。

そして、第２の外周絶縁樹脂２４を上面側から研磨し、第２の半導体チップ２１Ａ，２１Ｂを露出させる。同様に、図８に示すように、この研磨を中断することなく、第２の外周絶縁樹脂２４および第２の半導体チップ２１Ａ，２１Ｂを研磨し、第２の半導体チップ２１Ａ，２１Ｂが所定の厚さになれば、研磨を中止する。

最後に、図９に示すように、上記半製品を、基板層突起電極５が上面に取り付けた樹脂基板７の上面に実装し、基板層絶縁樹脂３を、樹脂基板７とシリコン基板８との間に充填するとともに、樹脂基板７の上面においてシリコン基板８の外周をこの基板層絶縁樹脂３で側方から覆う。そして、この樹脂基板７の下面にボールグリッド電極２を接続して、半導体パッケージ１が完成する。

上述したように、第１の半導体チップ１１Ａ，１１Ｂおよび第１の外周絶縁樹脂１４の上面を研磨して面一にした後に第２の半導体チップ２１Ａ，２１Ｂを実装するので、オープン不良の発生を防止して半導体パッケージ１を高品質にでき、さらに薄型にすることができる。

ところで、上記実施例では、第１の外周絶縁樹脂１４を、第１の半導体チップ１１Ａ，１１Ｂおよび第１の層部絶縁樹脂１３が完全に埋没するように充填すると説明したが、一方（厚い方）の第１の半導体チップ１１Ｂ、または両方の第１の半導体チップ１１Ａ，１１Ｂの上面が露出するように充填してもよい。ただし、いずれの場合も、第１の外周絶縁樹脂１４の充填後の研磨は、第１の外周絶縁樹脂１４および第１の半導体チップ１１Ａ，１１Ｂの上面側を面一にするものとする。ここで、一方（厚い方）の第１の半導体チップ１１Ｂのみの上面が露出するような第１の外周絶縁樹脂１４の充填である場合は、この第１の半導体チップ１１Ｂおよび第１の外周絶縁樹脂１４のみを研磨し、他方（薄い方）の第１の半導体チップ１１Ａを露出させることで、第１の外周絶縁樹脂１４および第１の半導体チップ１１Ａ，１１Ｂの上面側を面一にしてもよい。また、両方の第１の半導体チップ１１Ａ，１１Ｂの上面が露出し、第１の外周絶縁樹脂１４の上面と薄い方の第１の半導体チップ１１Ａの上面が面一になるような充填である場合は、厚い方の第１の半導体チップ１１Ｂのみを研磨してもよい。さらに、両方の第１の半導体チップ１１Ａ，１１Ｂの上面が露出し、第１の外周絶縁樹脂１４の上面が薄い方の第１の半導体チップ１１Ａの上面より下方になるような充填である場合は、両方の第１の半導体チップ１１Ａ，１１Ｂのみを研磨してもよい。すなわち、第１の外周絶縁樹脂１４および第１の半導体チップ１１Ａ，１１Ｂの上面側を面一にする研磨であれば、薄い方の第１の半導体チップ１１Ａまたは第１の外周絶縁樹脂１４を研磨しなくてもよい。

また、上記実施例では、第１、第２の半導体チップ１１Ａ，１１Ｂ，２１Ａ，２１Ｂともに、それぞれ２つとして説明したが、この数に限定されるものではない。さらに、３つ以上の第１の半導体チップを接続する状態で、１つの第２の半導体チップが実装されるものであってもよい。

なお、上記半導体チップ１１Ａ，１１Ｂ，２１Ａ，２１Ｂの材質はシリコンであるとして説明したが、シリコンカーバイト、ＧａＡｓまたはＧａＮなど他の化学化合物であってもよい。

第１の半導体チップおよび絶縁樹脂の上面を研磨して面一にした後に第２の半導体チップを実装するので、オープン不良の発生を防止して半導体パッケージを高品質且つ薄型にすることができ、半導体チップを積層する半導体パッケージの製造方法として有用である。

１半導体パッケージ
２ボールグリッド電極
３基板層絶縁樹脂
５基板層突起電極
６基板貫通電極
７樹脂基板
８シリコン基板
１１Ａ第１の半導体チップ
１１Ｂ第１の半導体チップ
１２配線層
１３第１の層部絶縁樹脂
１４第１の外周絶縁樹脂
１５第一層突起電極
１６チップ貫通電極
２１Ａ第２の半導体チップ
２１Ｂ第２の半導体チップ
２２再配線層
２３第２の層部絶縁樹脂
２４第２の外周絶縁樹脂
２５電極

Claims

基板上に形成された配線電極に第１の半導体チップを実装する工程と、
絶縁樹脂を第１の半導体チップの周囲に充填する工程と、
前記絶縁樹脂および／または第１の半導体チップを基板側とは反対側から薄型研磨することにより絶縁樹脂および第１の半導体チップを基板側とは反対側で面一にする工程と、
第１の半導体チップにおける基板側とは反対側に再配線層を形成し、この再配線層に第２の半導体チップを実装する工程と、
絶縁樹脂を第２の半導体チップの周囲に充填する工程と、
を備えたことを特徴とする半導体パッケージの製造方法。
半導体チップがシリコン、シリコンカーバイト、ＧａＡｓまたはＧａＮであることを特徴とする請求項１に記載の半導体パッケージの製造方法。
第２の半導体チップが、複数の第１の半導体チップを接続する状態で実装されることを特徴とする請求項１または２に記載の半導体パッケージの製造方法。