[go: up one dir, main page]

JP2011139050A - 半導体装置及びその作製方法 - Google Patents

半導体装置及びその作製方法 Download PDF

Info

Publication number
JP2011139050A
JP2011139050A JP2010268289A JP2010268289A JP2011139050A JP 2011139050 A JP2011139050 A JP 2011139050A JP 2010268289 A JP2010268289 A JP 2010268289A JP 2010268289 A JP2010268289 A JP 2010268289A JP 2011139050 A JP2011139050 A JP 2011139050A
Authority
JP
Japan
Prior art keywords
oxide semiconductor
film
semiconductor film
electrode
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010268289A
Other languages
English (en)
Other versions
JP5735786B2 (ja
JP2011139050A5 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Junichiro Sakata
淳一郎 坂田
Hiroki Ohara
宏樹 大原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2010268289A priority Critical patent/JP5735786B2/ja
Publication of JP2011139050A publication Critical patent/JP2011139050A/ja
Publication of JP2011139050A5 publication Critical patent/JP2011139050A5/ja
Application granted granted Critical
Publication of JP5735786B2 publication Critical patent/JP5735786B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H10P50/20—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6728—Vertical TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6758—Thin-film transistors [TFT] characterised by the insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes
    • H10D64/01338—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H10P14/3426—
    • H10P14/3434—
    • H10P52/00—
    • H10P95/70—
    • H10P95/90—

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Recrystallisation Techniques (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】量産性の高い新たな半導体材料を用いた大電力向けの半導体装置を提供することを目的の一とする。
【解決手段】酸化物半導体膜中の水分または水素などの不純物を低減するために、酸化物半導体膜を形成した後、酸化物半導体膜が露出した状態で第１の加熱処理を行う。次いで、酸化物半導体膜中の水分、または水素などの不純物をさらに低減するために、イオン注入法またはイオンドーピング法などを用いて、酸化物半導体膜に酸素を添加した後、再び、酸化物半導体膜が露出した状態で第２の加熱処理を行う。
【選択図】図１

Description

酸化物半導体を用いる半導体装置及びその作製方法に関する。
絶縁表面上に形成される半導体膜を用いたトランジスタは、半導体装置にとって必要不可欠な半導体素子である。トランジスタの製造には基板の耐熱温度という制約があるため、比較的低温での成膜が可能なアモルファスシリコン、レーザ光または触媒元素を用いた結晶化により得られるポリシリコンなどを活性層に有するトランジスタが、半導体表示装置に用いられるトランジスタの主流となっている。
近年では、ポリシリコンによって得られる高い移動度と、アモルファスシリコンによって得られる均一な素子特性とを兼ね備えた新たな半導体材料として、酸化物半導体と呼ばれる、半導体特性を示す金属酸化物に注目が集まっている。金属酸化物は様々な用途に用いられており、例えば、よく知られた金属酸化物である酸化インジウムは、液晶表示装置などで透明電極材料として用いられている。半導体特性を示す金属酸化物としては、例えば、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛などがあり、このような半導体特性を示す金属酸化物をチャネル形成領域に用いるトランジスタが、既に知られている（特許文献１及び特許文献２）。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報
半導体装置に用いられるトランジスタは、経時劣化による閾値電圧のばらつきが小さいこと、また、オフ電流が低いことなどが望まれる。経時劣化による閾値電圧のばらつきが小さいトランジスタを用いることで、半導体装置の信頼性を高めることができる。また、オフ電流が低いトランジスタを用いることで、半導体装置の消費電力を抑えることができる。
本発明は、信頼性の高い半導体装置の作製方法の提供を目的の一とする。或いは、本発明は、消費電力が低い半導体装置の作製方法の提供を目的の一とする。或いは、本発明は、信頼性の高い半導体装置の提供を目的の一とする。或いは、本発明は、消費電力が低い半導体装置の提供を目的の一とする。
また、高耐圧であって、且つ大電流を制御するためのパワーデバイスと呼ばれる半導体装置では、現状、半導体材料として主にシリコンが用いられている。しかし、シリコンを用いた半導体素子では、その物理的な特性が理論値の限界にきていると言われており、さらなる高耐圧と大電流の制御が可能なパワーデバイスを実現するためには、特性の向上が可能な新たな半導体材料が求められている。高耐圧、高変換効率、高速スイッチングなどの諸特性を向上させる可能性がある半導体材料として、例えば、炭化シリコンや窒化ガリウムなどの化合物半導体を挙げることができる。炭化シリコンのバンドギャップは３．２６ｅＶ、窒化ガリウムのバンドギャップは３．３９ｅＶと、ともにシリコンの約３倍程度の大きなバンドギャップを有しており、半導体装置の耐圧向上、電力損失の低減などに有利であることが知られている。
ところが、炭化シリコンや窒化ガリウムなどの化合物半導体は、プロセス温度が高いという問題があった。炭化シリコンのプロセス温度は約１５００℃、窒化ガリウムのプロセス温度は約１１００℃と、いずれも耐熱温度の低いガラス基板上への成膜は不可能である。よって、安価なガラス基板を利用できない上に、基板の大型化には対応できないため、炭化シリコンや窒化ガリウムなどの化合物半導体を用いた半導体装置は量産性が低く、そのことが実用化の足かせとなっている。
上述した問題に鑑み、量産性の高い新たな半導体材料を用いた大電力向けの半導体装置を提供することを目的の一とする。
本発明者らは、酸化物半導体膜中に存在する水素、水などの不純物が、閾値電圧のシフトなどの経時劣化をトランジスタにもたらす要因であることに着目した。スパッタ等で成膜された酸化物半導体膜中には、不純物としての水素または水が多量に含まれていることが判明している。そこで、本発明の一態様では、酸化物半導体膜中の水分または水素などの不純物を低減するために、酸化物半導体膜を形成した後、酸化物半導体膜が露出した状態で、減圧雰囲気下、窒素や希ガスなどの不活性ガス雰囲気下、酸素ガス雰囲気下、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）雰囲気下で第１の加熱処理を行う。次いで、酸化物半導体膜中の水分、または水素などの不純物をさらに低減するために、イオン注入法またはイオンドーピング法などを用いて、酸化物半導体膜に酸素を添加した後、再び、酸化物半導体膜が露出した状態で、減圧雰囲気下、窒素や希ガスなどの不活性ガス雰囲気下、酸素ガス雰囲気下、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）雰囲気下で第２の加熱処理を行う。
第１の加熱処理により、酸化物半導体膜中の水分または水素などの不純物は低減されるが、完全には取り除かれてはおらず、改善の余地が残されている。これは、酸化物半導体を構成している金属と結合している水素または水酸基が原因であると考えられる。本発明では、イオン注入法またはイオンドーピング法などを用いて、酸化物半導体膜に酸素を添加することで、酸化物半導体を構成している金属と水素の間の結合、或いは該金属と水酸基の間の結合を切断するとともに、これら水素または水酸基を酸素と反応させて、水を生成する。そして、酸素の添加後に第２の加熱処理を行うことで、強固に残存していた水素または水酸基などの不純物を、水として、脱離させやすくすることができる。
水分、水素などの不純物の脱離により、ｉ型（真性半導体）又はｉ型に限りなく近い酸化物半導体を得ることができれば、上記不純物により閾値電圧がシフトするなどのトランジスタの特性の劣化が促進されるのを防ぎ、オフ電流を低減させることができる。具体的に、酸化物半導体に含まれる水素若しくは水などの不純物を除去し、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）による酸化物半導体に含まれる水素濃度の測定値が、５×１０１９／ｃｍ３以下、好ましくは５×１０１８／ｃｍ３以下、より好ましくは５×１０１７／ｃｍ３以下、さらに好ましくは１×１０１６／ｃｍ３未満とする。また、ホール効果測定により測定できる酸化物半導体膜のキャリア密度は、１×１０１４ｃｍ−３未満、好ましくは１×１０１２ｃｍ−３未満、さらに好ましくは測定限界以下の１×１０１１ｃｍ−３未満とする。即ち、酸化物半導体膜のキャリア密度は、限りなくゼロに近い。また、バンドギャップは２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。水素濃度が十分に低減されて高純度化された酸化物半導体膜を用いることにより、トランジスタのオフ電流を下げることができる。
上記２回の加熱処理は、５００℃以上８５０℃以下（若しくはガラス基板の歪点以下）、好ましくは５５０℃以上７５０℃以下の温度範囲で行うのが望ましい。なお、この加熱処理は、用いる基板の耐熱温度を超えないものとする。水または水素の加熱処理による脱離の効果については、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ；昇温脱離ガス分析）により確認済みである。
加熱処理は、炉での熱処理、またはラピッドサーマルアニール法（ＲＴＡ法）を用いる。ＲＴＡ法は、ランプ光源を用いる方法と、加熱されたガス中に基板を移動させて短時間の熱処理を行う方法がある。ＲＴＡ法を用いると熱処理に要する時間を０．１時間よりも短時間とすることもできる。
具体的に、上述したように高純度化された酸化物半導体膜を用いたトランジスタは、例えば、チャネル幅Ｗが１×１０４μｍでチャネル長Ｌが３μｍの素子であっても、オフ電流が１０−１３Ａ以下、サブスレッショルドスイング値（Ｓ値）が０．１Ｖ／ｄｅｃ．程度（ゲート絶縁膜厚１００ｎｍ）の特性が得られる。従って、ゲート電極とソース電極間の電圧が０以下の状態におけるオフ電流、すなわちリーク電流が、結晶性を有するシリコンを用いたトランジスタに比べて著しく低い。
また、高純度化された酸化物半導体（ｐｕｒｉｆｉｅｄ ＯＳ）を用いたトランジスタは、オフ電流の温度依存性がほとんど現れない。これは、酸化物半導体中で電子供与体（ドナー）となる不純物を除去して、酸化物半導体が高純度化することによって、導電型が限りなく真性型に近づき、フェルミ準位が禁制帯の中央に位置するためと言える。また、これは、酸化物半導体のエネルギーギャップが３ｅＶ以上であり、熱励起キャリアが極めて少ないことにも起因する。また、ソース電極及びドレイン電極が縮退した状態にあることも、温度依存性が現れない要因となっている。トランジスタの動作は、縮退したソース電極から酸化物半導体に注入されたキャリアによるものがほとんどであり、キャリア密度の温度依存性がないことから上記特性（オフ電流の温度依存性無し）を説明することができる。
また、第１の加熱処理において、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ：ラピッドサーマルアニール）法等で酸化物半導体膜に高温短時間の脱水または脱水素化処理を行うことで、酸化物半導体膜の表層部は粒子サイズが１ｎｍ以上２０ｎｍ以下の所謂ナノクリスタル（ナノ結晶とも表記する）を含む結晶領域を有するようになり、その他の部分は非晶質、または、非晶質領域中に微結晶が点在した非晶質と微結晶の混合物となる。なお、ナノ結晶の大きさは一例に過ぎず、発明が上記数値範囲に限定して解釈されるものではない。
なお、酸化物半導体膜の表層部に形成された結晶領域は、イオン注入法またはイオンドーピング法などを用いた酸素の添加により損傷を受ける。しかし、酸化物半導体膜では、第１の加熱処理により水または水素が除去されるとともに酸素欠損が生じており、イオン注入法またはイオンドーピング法などを用いた酸素の添加により、この酸素欠損が生じた酸化物半導体膜に十分に酸素を供給させることができる。そして、第１の加熱処理により除去した水素または水は、酸化物半導体の構成元素ではなく、いわゆる不純物であり、後に添加された酸素は、酸化物半導体の構成元素の一つであるので、化学量論的組成比を満たす構成とすることができる。そのため、第１の加熱処理と酸素の添加を行った後において、第２の加熱処理を行うことにより、損傷を受けた結晶領域を修復するとともに、酸化物半導体膜の表層部から半導体膜のさらに内部にまで結晶成長を促進させて、結晶領域を拡大させることができる。そして、この第２の加熱処理では、第１の加熱処理よりも結晶成長がさらに促進されるため、結晶領域内において、結晶粒どうしが隣接し、なおかつ、酸化物半導体を構成している金属元素が、隣接する結晶粒間において連なった状態、すなわち、連接している状態を呈する。従って、上記結晶領域をチャネル形成領域に有するトランジスタでは、結晶粒界におけるポテンシャル障壁が低くなるため、高移動度、高耐圧という良好な特性を得ることができる。
酸化物半導体は、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−Ｏ系酸化物半導体、Ｓｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｇａ−Ｏ系酸化物半導体や、Ｉｎ−Ｏ系酸化物半導体、Ｓｎ−Ｏ系酸化物半導体、Ｚｎ−Ｏ系酸化物半導体などを用いることができる。なお、本明細書においては、例えば、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とは、インジウム（Ｉｎ）、錫（Ｓｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する金属酸化物、という意味であり、その化学量論的組成比は特に問わない。また、上記酸化物半導体は、珪素を含んでいてもよい。
或いは、酸化物半導体は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記することができる。ここで、Ｍは、Ｇａ、Ａｌ、Ｍｎ及びＣｏから選ばれた一又は複数の金属元素を示す。
ここで、酸化物半導体膜中及び導電膜中の、水素濃度の分析について触れておく。酸化物半導体膜中及び導電膜中の水素濃度測定は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）で行う。ＳＩＭＳ分析は、その原理上、試料表面近傍や、材質が異なる膜との積層界面近傍のデータを正確に得ることが困難であることが知られている。そこで、膜中における水素濃度の厚さ方向の分布を、ＳＩＭＳで分析する場合、対象となる膜が存在する範囲において、値に極端な変動がなく、ほぼ一定の値が得られる領域における平均値を、水素濃度として採用する。また、測定の対象となる膜の厚さが薄い場合、隣接する膜内の水素濃度の影響を受けて、ほぼ一定の値が得られる領域を見いだせない場合がある。この場合、当該膜が存在する領域における、水素濃度の極大値又は極小値を、当該膜中の水素濃度として採用する。更に、当該膜が存在する領域において、極大値を有する山型のピーク、極小値を有する谷型のピークが存在しない場合、変曲点の値を水素濃度として採用する。
トランジスタは、ボトムゲート型であっても良いし、トップゲート型であっても良いし、ボトムコンタクト型であっても良い。ボトムゲート型トランジスタは、絶縁表面上のゲート電極と、ゲート電極上のゲート絶縁膜と、ゲート絶縁膜上においてゲート電極と重なる酸化物半導体膜と、酸化物半導体膜上のソース電極、ドレイン電極と、ソース電極、ドレイン電極及び酸化物半導体膜上の絶縁膜とを有する。トップゲート型トランジスタは、絶縁表面上の酸化物半導体膜と、酸化物半導体膜上のゲート絶縁膜と、ゲート絶縁膜上において酸化物半導体膜と重なり、なおかつ導電膜として機能するゲート電極と、ソース電極と、ドレイン電極と、ソース電極、ドレイン電極及び酸化物半導体膜上の絶縁膜とを有する。ボトムコンタクト型トランジスタは、絶縁表面上のゲート電極と、ゲート電極上のゲート絶縁膜と、ゲート絶縁膜上のソース電極、ドレイン電極と、ソース電極、ドレイン電極上にあり、なおかつゲート絶縁膜上においてゲート電極と重なる酸化物半導体膜と、ソース電極、ドレイン電極及び酸化物半導体膜上の絶縁膜とを有する。
また、酸化物半導体膜は、スパッタ等による成膜時のみならず、成膜後においても酸化物半導体膜の周囲に存在する水素または水を膜中に取り込みやすい。水または水素はドナー準位を形成しやすいため、酸化物半導体自体にとっては不純物である。よって、本発明の一態様では、ソース電極とドレイン電極を形成した後は、ソース電極、ドレイン電極及び酸化物半導体膜を覆うように、バリア性の高い絶縁材料を用いた絶縁膜を形成しても良い。上記絶縁膜には、バリア性の高い絶縁材料を用いるのが望ましい。例えば、バリア性の高い絶縁膜として、窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などを用いることができる。複数の積層された絶縁膜を用いる場合、上記バリア性の高い絶縁膜よりも、含まれる窒素の比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜を、酸化物半導体膜に近い側に形成する。そして、窒素の比率が低い絶縁膜を間に挟んで、ソース電極、ドレイン電極及び酸化物半導体膜と重なるように、バリア性を有する絶縁膜を形成する。バリア性を有する絶縁膜を用いることで、酸化物半導体膜内、ゲート絶縁膜内、或いは、酸化物半導体膜と他の絶縁膜の界面とその近傍に、水分、または水素などの不純物が入り込むのを防ぐことができる。
また、ゲート電極と酸化物半導体膜の間に、バリア性の高い材料を用いた絶縁膜と、含まれる窒素の比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜とを積層させた構造を有するゲート絶縁膜を、形成しておいても良い。酸化珪素膜、酸化窒化珪素膜などの絶縁膜は、バリア性を有する絶縁膜と酸化物半導体膜の間に形成する。バリア性を有する絶縁膜を用いることで、水分、または水素などの雰囲気中の不純物、或いは基板内に含まれるアルカリ金属、重金属などの不純物が、酸化物半導体膜内、ゲート絶縁膜内、或いは、酸化物半導体膜と他の絶縁膜の界面とその近傍に入り込むのを防ぐことができる。
信頼性の高い半導体装置の作製方法を提供することができる。また、消費電力が低い半導体装置の作製方法を提供することができる。また、信頼性の高い半導体装置を提供することができる。また、消費電力が低い半導体装置を提供することができる。
また、低い成膜温度で高耐圧の半導体素子を作製することができるので、量産性の高い大電力向けの半導体装置を提供することができる。
半導体装置の作製方法を示す図。 半導体装置の作製方法を示す図。 半導体装置の作製方法を示す図。 半導体装置の断面図。 半導体装置の作製方法を示す図。 半導体装置の作製方法を示す図。 半導体装置の上面図。 半導体装置の作製方法を示す図。 半導体装置の上面図。 半導体装置の作製方法を示す図。 トランジスタの断面図。 トランジスタの断面図。 電子ペーパーの上面図及び断面図。 半導体表示装置のブロック図。 信号線駆動回路の構成を説明する図。 シフトレジスタの構成を示す回路図。 シフトレジスタの一態様を示す図、及びその動作を説明するタイミングチャート。 液晶表示装置の断面図。 液晶表示装置のモジュールの構成を示す図。 発光装置の断面図。 半導体装置を用いた電子機器の図。 酸化物半導体を用いた逆スタガ型のトランジスタの縦断面図。 図２２に示すＡ−Ａ’断面におけるエネルギーバンド図（模式図）。 （Ａ）ゲート電極（ＧＥ）に正の電圧（ＶＧ＞０）が印加された状態を示し、（Ｂ）ゲート電極（ＧＥ）に負の電圧（ＶＧ＜０）が印加された状態を示す図。 真空準位と金属の仕事関数（φＭ）、酸化物半導体の電子親和力（χ）の関係を示す図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
なお本発明は、マイクロプロセッサ、画像処理回路などの集積回路や、ＲＦタグ、半導体表示装置等、ありとあらゆる半導体装置の作製に用いることができる。半導体装置とは、半導体特性を利用することで機能しうる装置全般を意味し、半導体表示装置、半導体回路および電子機器は全て半導体装置である。半導体表示装置は、液晶表示装置、有機発光素子（ＯＬＥＤ）に代表される発光素子を各画素に備えた発光装置、電子ペーパー、ＤＭＤ（Ｄｉｇｉｔａｌ Ｍｉｃｒｏｍｉｒｒｏｒ Ｄｅｖｉｃｅ）、ＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）、ＦＥＤ（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）等や、半導体膜を用いた回路素子を駆動回路に有しているその他の半導体表示装置がその範疇に含まれる。
（実施の形態１）
チャネルエッチ構造のボトムゲート型のトランジスタを例に挙げ、本発明の一態様に係る半導体装置が有する、トランジスタの構造とその作製方法について説明する。
図１（Ａ）に示すように、基板１００上にゲート電極１０１を形成する。
絶縁表面を有する基板１００として使用することができる基板に大きな制限はないが、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、フュージョン法やフロート法で作製されるガラス基板を用いることができる。ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上のものを用いると良い。また、ガラス基板には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている。なお、一般に、酸化ホウ素と比較して酸化バリウム（ＢａＯ）を多く含ませることで、より実用的な耐熱ガラスが得られる。このため、Ｂ２Ｏ３よりＢａＯを多く含むガラス基板を用いることが好ましい。
なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶縁体でなる基板を用いても良い。他にも、結晶化ガラスなどを用いることができる。ステンレス合金などの金属基板の表面に絶縁膜を設けた基板を適用しても良い。
また、プラスチック等の可撓性を有する合成樹脂からなる基板は、耐熱温度が一般的に低い傾向にあるが、後の作製工程における処理温度に耐え得るのであれば、基板１００として用いることが可能である。プラスチック基板として、ポリエチレンテレフタレート（ＰＥＴ）に代表されるポリエステル、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネート（ＰＣ）、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリスルホン（ＰＳＦ）、ポリエーテルイミド（ＰＥＩ）、ポリアリレート（ＰＡＲ）、ポリブチレンテレフタレート（ＰＢＴ）、ポリイミド、アクリロニトリルブタジエンスチレン樹脂、ポリ塩化ビニル、ポリプロピレン、ポリ酢酸ビニル、アクリル樹脂などが挙げられる。
基板１００とゲート電極１０１の間に、下地膜となる絶縁膜を形成しておいても良い。下地膜として、例えば、酸化珪素膜、酸化窒化珪素膜、窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜のいずれか１つを単層で、或いは複数を積層させて用いることができる。特に、下地膜に、バリア性の高い絶縁膜、例えば窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などを用いることで、水分、または水素などの雰囲気中の不純物、或いは基板１００内に含まれるアルカリ金属、重金属などの不純物が、酸化物半導体膜内、ゲート絶縁膜内、或いは、酸化物半導体膜と他の絶縁膜の界面とその近傍に入り込むのを防ぐことができる。
なお、本明細書において酸化窒化物とは、その組成として、窒素よりも酸素の含有量が多い物質であり、また、窒化酸化物とは、その組成として、酸素よりも窒素の含有量が多い物質をいう。
ゲート電極１０１の材料は、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム等の金属材料、これら金属材料を主成分とする合金材料を用いた導電膜、或いはこれら金属の窒化物を、単層で又は積層で用いることができる。なお、後の工程において行われる加熱処理の温度に耐えうるのであれば、上記金属材料としてアルミニウム、銅を用いることも出来る。アルミニウムまたは銅は、耐熱性や腐食性の問題を回避するために、高融点金属材料と組み合わせて用いると良い。高融点金属材料としては、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム等を用いることができる。
例えば、二層の積層構造を有するゲート電極１０１として、アルミニウム膜上にモリブデン膜が積層された二層の積層構造、または銅膜上にモリブデン膜を積層した二層構造、または銅膜上に窒化チタン膜若しくは窒化タンタル膜を積層した二層構造、窒化チタン膜とモリブデン膜とを積層した二層構造とすることが好ましい。３層の積層構造を有するゲート電極１０１としては、アルミニウム膜、アルミニウムとシリコンの合金膜、アルミニウムとチタンの合金膜またはアルミニウムとネオジムの合金膜を中間層とし、タングステン膜、窒化タングステン膜、窒化チタン膜またはチタン膜を上下層として積層した構造とすることが好ましい。
また、ゲート電極１０１に酸化インジウム、酸化インジウム酸化スズ合金、酸化インジウム酸化亜鉛合金、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウム、または酸化亜鉛ガリウム等の透光性を有する酸化物導電膜を用いることで、画素部の開口率を向上させることができる。
ゲート電極１０１の膜厚は、１０ｎｍ〜４００ｎｍ、好ましくは１００ｎｍ〜２００ｎｍとする。本実施の形態では、タングステンターゲットを用いたスパッタ法により１５０ｎｍのゲート電極用の導電膜を形成した後、該導電膜をエッチングにより所望の形状に加工（パターニング）することで、ゲート電極１０１を形成する。なお、形成されたゲート電極の端部がテーパ形状であると、上に積層するゲート絶縁膜の被覆性が向上するため好ましい。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
次いで、ゲート電極１０１上に、ゲート絶縁膜１０２を形成する。ゲート絶縁膜１０２は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜、酸化ハフニウム膜または酸化タンタル膜を単層で又は積層させて形成することができる。ゲート絶縁膜１０２は、水分や、水素などの不純物を極力含まないことが望ましい。スパッタリング法により酸化珪素膜を成膜する場合には、ターゲットとしてシリコンターゲット又は石英ターゲットを用い、スパッタガスとして酸素又は、酸素及びアルゴンの混合ガスを用いて行う。
不純物を除去することによりｉ型化又は実質的にｉ型化された酸化物半導体（高純度化された酸化物半導体）は界面準位、界面電荷に対して極めて敏感であるため、ゲート絶縁膜１０２との界面は重要である。そのため高純度化された酸化物半導体に接するゲート絶縁膜（ＧＩ）は、高品質化が要求される。
例えば、μ波（２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤは、緻密で絶縁耐圧の高い高品質な絶縁膜を形成できるので好ましい。高純度化された酸化物半導体と高品質ゲート絶縁膜とが密接することにより、界面準位を低減して界面特性を良好なものとすることができるからである。
もちろん、ゲート絶縁膜として良質な絶縁膜を形成できるものであれば、スパッタリング法やプラズマＣＶＤ法など他の成膜方法を適用することができる。また、成膜後の熱処理によってゲート絶縁膜の膜質、酸化物半導体との界面特性が改質される絶縁膜であっても良い。いずれにしても、ゲート絶縁膜としての膜質が良好であることは勿論のこと、酸化物半導体との界面準位密度を低減し、良好な界面を形成できるものであれば良い。
バリア性の高い材料を用いた絶縁膜と、含まれる窒素の比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜とを積層させた構造を有するゲート絶縁膜１０２を形成しても良い。この場合、酸化珪素膜、酸化窒化珪素膜などの絶縁膜は、バリア性を有する絶縁膜と酸化物半導体膜の間に形成する。バリア性の高い絶縁膜として、例えば窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などが挙げられる。バリア性を有する絶縁膜を用いることで、水分または水素などの雰囲気中の不純物、或いは基板内に含まれるアルカリ金属、重金属などの不純物が、酸化物半導体膜内、ゲート絶縁膜１０２内、或いは、酸化物半導体膜と他の絶縁膜の界面とその近傍に入り込むのを防ぐことができる。また、酸化物半導体膜に接するように窒素の比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜を形成することで、バリア性の高い材料を用いた絶縁膜が直接酸化物半導体膜に接するのを防ぐことができる。
例えば、第１のゲート絶縁膜としてスパッタリング法により膜厚５０ｎｍ以上２００ｎｍ以下の窒化珪素膜（ＳｉＮｙ（ｙ＞０））を形成し、第１のゲート絶縁膜上に第２のゲート絶縁膜として膜厚５ｎｍ以上３００ｎｍ以下の酸化珪素膜（ＳｉＯｘ（ｘ＞０））を積層して、膜厚１００ｎｍのゲート絶縁膜１０２としても良い。ゲート絶縁膜１０２の膜厚は、トランジスタに要求される特性によって適宜設定すればよく３５０ｎｍ乃至４００ｎｍ程度でもよい。
本実施の形態では、スパッタ法で形成された膜厚５０ｎｍの窒化珪素膜上に、スパッタ法で形成された膜厚１００ｎｍの酸化珪素膜を積層させた構造を有する、ゲート絶縁膜１０２を形成する。
なお、ゲート絶縁膜１０２に水素、水酸基及び水分がなるべく含まれないようにするために、成膜の前処理として、スパッタリング装置の予備加熱室でゲート電極１０１が形成された基板１００を予備加熱し、基板１００に吸着した水素、水分などの不純物を脱離し排気することが好ましい。なお、予備加熱の温度としては、１００℃以上４００℃以下好ましくは１５０℃以上３００℃以下である。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。
次いで、ゲート絶縁膜１０２上に膜厚２ｎｍ以上２００ｎｍ以下、好ましくは膜厚３ｎｍ以上５０ｎｍ以下、さらに好ましくは膜厚３ｎｍ以上２０ｎｍ以下の酸化物半導体膜１０３を形成する。酸化物半導体膜１０３は、酸化物半導体をターゲットとして用い、スパッタ法により成膜する。また、酸化物半導体膜１０３は、希ガス（例えばアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（例えばアルゴン）及び酸素雰囲気下においてスパッタ法により形成することができる。
なお、酸化物半導体膜１０３をスパッタ法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁膜１０２の表面に付着している塵埃を除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、アルゴン雰囲気に酸素、亜酸化窒素などを加えた雰囲気で行ってもよい。また、アルゴン雰囲気に塩素、四フッ化炭素などを加えた雰囲気で行ってもよい。
酸化物半導体膜１０３は、上述したような酸化物半導体を用いることができる。
本実施の形態では、Ｉｎ（インジウム）、Ｇａ（ガリウム）、及びＺｎ（亜鉛）を含む酸化物半導体ターゲットを用いたスパッタ法により得られる膜厚３０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を、酸化物半導体膜１０３として用いる。上記ターゲットとして、例えば、各金属の原子比がＩｎ：Ｇａ：Ｚｎ＝１：１：０．５、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、またはＩｎ：Ｇａ：Ｚｎ＝１：１：２の組成比を有する酸化物半導体ターゲットを用いることができる。また、酸化物半導体膜１０３は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（代表的にはアルゴン）及び酸素雰囲気下においてスパッタリング法により形成することができる。また、スパッタリング法を用いる場合、ＳｉＯ２を２重量％以上１０重量％以下含むターゲットを用いて成膜を行ってもよい。また、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上９９．９％以下である。充填率の高い酸化物半導体ターゲットを用いることにより、成膜した酸化物半導体膜は緻密な膜となる。
減圧状態に保持された処理室内に基板を保持し、処理室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、金属酸化物をターゲットとして基板１００上に酸化物半導体膜１０３を成膜する。成膜時に、基板温度を１００℃以上６００℃以下好ましくは２００℃以上４００℃以下としても良い。基板を加熱しながら成膜することにより、成膜した酸化物半導体膜に含まれる不純物濃度を低減することができる。また、スパッタリングによる損傷が軽減される。処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、当該成膜室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。
成膜条件の一例としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用される。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生するパーティクルと呼ばれる塵埃が軽減でき、膜厚分布も均一となるために好ましい。酸化物半導体膜は好ましくは５ｎｍ以上３０ｎｍ以下とする。なお、適用する酸化物半導体材料により適切な厚みは異なり、材料に応じて適宜厚みを選択すればよい。
なお、酸化物半導体膜１０３に水素、水酸基及び水分がなるべく含まれないようにするために、成膜の前処理として、スパッタリング装置の予備加熱室でゲート絶縁膜１０２までが形成された基板１００を予備加熱し、基板１００に吸着した水素、水分などの不純物を脱離し排気することが好ましい。なお、予備加熱の温度としては、１００℃以上４００℃以下好ましくは１５０℃以上３００℃以下である。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。またこの予備加熱は、絶縁膜１１３の成膜前に、ソース電極１１１及びドレイン電極１１２まで形成した基板１００にも同様に行ってもよい。
スパッタリング法にはスパッタ用電源に高周波電源を用いるＲＦスパッタリング法と、ＤＣスパッタリング法があり、さらにパルス的にバイアスを与えるパルスＤＣスパッタリング法もある。ＲＦスパッタリング法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタリング法は主に金属膜を成膜する場合に用いられる。
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種類の材料を同時に放電させて成膜することもできる。
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタリング法を用いるスパッタ装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタリング法を用いるスパッタ装置がある。
また、スパッタリング法を用いる成膜方法として、成膜中にターゲット物質とスパッタガス成分とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタリング法や、成膜中に基板にも電圧をかけるバイアススパッタリング法もある。
ゲート絶縁膜１０２、及び酸化物半導体膜１０３を大気に触れさせることなく連続的に形成してもよい。大気に触れさせることなく連続成膜することで、界面が、水やハイドロカーボンなどの、大気成分や大気中に浮遊する不純物元素に汚染されることなく各積層界面を形成することができるので、トランジスタ特性のばらつきを低減することができる。
次いで、図１（Ｂ）に示すように、酸化物半導体膜１０３をエッチングなどにより所望の形状に加工（パターニング）し、ゲート電極１０１と重なる位置において、ゲート絶縁膜１０２上に島状の酸化物半導体膜１０４を形成する。
島状の酸化物半導体膜１０４を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
また、ゲート絶縁膜１０２にコンタクトホールを形成する場合、その工程は島状の酸化物半導体膜１０４の形成時に行うことができる。
なお、島状の酸化物半導体膜１０４を形成するためのエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例えば塩素（Ｃｌ２）、三塩化硼素（ＢＣｌ３）、四塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）など）が好ましい。また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、六弗化硫黄（ＳＦ６）、三弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（ＨＢｒ）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス、などを用いることができる。
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングできるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節する。
ウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液、クエン酸やシュウ酸などの有機酸などを用いることができる。また、ＩＴＯ−０７Ｎ（関東化学社製）を用いてもよい。また、ウェットエッチング後のエッチング液はエッチングされた材料とともに洗浄によって除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を再利用してもよい。当該エッチング後の廃液から酸化物半導体膜に含まれるインジウム等の材料を回収して再利用することにより、資源を有効活用し低コスト化することができる。
なお、次工程の導電膜を形成する前に逆スパッタを行い、島状の酸化物半導体膜１０４及びゲート絶縁膜１０２の表面に付着しているレジスト残渣などを除去することが好ましい。
次いで、減圧雰囲気下、窒素や希ガスなどの不活性ガス雰囲気下、酸素ガス雰囲気下、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、さらに好ましくは１０ｐｐｂ以下の空気）雰囲気下において、酸化物半導体膜１０４に第１の加熱処理を施す。酸化物半導体膜１０４に加熱処理を施すことで、図１（Ｃ）に示すように、水分、水素が脱離した酸化物半導体膜１０５が形成される。具体的には、５００℃以上８５０℃以下（若しくはガラス基板の歪点以下の温度）、好ましくは５５０℃以上７５０℃以下で加熱処理を行えば良い。例えば、６００℃、３分間以上６分間以下で行えばよい。ＲＴＡ法を用いれば、短時間に脱水化または脱水素化が行えるため、ガラス基板の歪点を超える温度でも処理することができる。本実施の形態では、加熱処理装置の一つである電気炉を用い、酸化物半導体膜１０４に対して、窒素雰囲気下において、基板温度が６００℃に達した状態で６分間、加熱処理を行った後、大気に触れることなく、水や水素の再混入を防ぎ、酸化物半導体膜１０５を得る。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。気体には、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。
例えば、第１の加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基板を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中から出すＧＲＴＡを行ってもよい。ＧＲＴＡを用いると短時間での高温加熱処理が可能となる。
なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水分、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
そして、図１（Ｃ）に示すように、第１の加熱処理により、島状の酸化物半導体膜１０５は、その表層部に結晶領域１０６が形成される。結晶領域１０６は、粒子サイズが１ｎｍ以上２０ｎｍ以下の所謂ナノクリスタル（ナノ結晶とも表記する）を含んでいる。そして、島状の酸化物半導体膜１０５は、結晶領域１０６以外の領域において、非晶質、または、非晶質領域中に微結晶が点在した非晶質と微結晶の混合物を含む。なお、ナノ結晶の大きさは一例に過ぎず、発明が上記数値範囲に限定して解釈されるものではない。各金属の原子比がＩｎ：Ｇａ：Ｚｎ＝１：１：１であるターゲットを用いてスパッタリング法で形成されたＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体膜の場合、他の原子比を有するターゲットを用いた場合に比べて、酸化物半導体膜の表層部における結晶化がより進みやすいため、結晶領域１０６がより深い領域にまで形成されやすい。
次いで、図１（Ｄ）に示すように、表層部に結晶領域を有する酸化物半導体膜に、イオン注入法またはイオンドーピング法を用いて、酸素を添加する。イオン注入法またはイオンドーピング法などを用いて、酸化物半導体膜１０５に酸素を添加することで、酸素が過剰に添加された酸化物半導体膜１０７が形成される。酸素の添加により、酸化物半導体を構成している金属と水素の間の結合、或いは該金属と水酸基の間の結合を切断するとともに、これら水素、または水酸基が、酸素と反応することで水を生成する。よって、後に行われる第２の加熱処理により、不純物である水素、または水酸基を、水として、脱離させやすくすることができる。
イオン注入法は、ソースガスをプラズマ化し、このプラズマに含まれるイオン種を引き出し、質量分離して、所定の質量を有するイオン種を加速して、イオンビームとして、被処理物に注入する方法である。また、イオンドーピング法は、ソースガスをプラズマ化し、所定の電界の作用によりプラズマからイオン種を引き出し、引き出したイオン種を質量分離せずに加速して、イオンビームとして被処理物に注入する方法である。質量分離を伴うイオン注入法を用いて酸素の添加を行うことで、金属元素等の不純物が酸素と共に酸化物半導体膜に添加されてしまうのを防ぐことができる。また、イオンドーピング法はイオン注入法に比べてイオンビームの照射される面積を大きくすることができるので、イオンドーピング法を用いて酸素の添加を行うことで、タクトタイムを短縮することができる。
酸素ガスを用いて、イオン注入法で酸素の添加を行う場合、加速電圧を５ｋＶ以上１００ｋＶ以下、ドーズ量を１×１０１３ｉｏｎｓ／ｃｍ２以上１×１０１６ｉｏｎｓ／ｃｍ２以下とすれば良い。
なお、イオン注入法で酸化物半導体膜１０５への酸素の添加を行うのと並行して、酸化物半導体膜１０５が形成された基板に対して、５００℃以上８５０℃以下（若しくはガラス基板の歪点以下の温度）、好ましくは５５０℃以上７５０℃以下の範囲で、加熱処理を行うようにしても良い。
なお、酸化物半導体膜１０５の表層部に形成されていた結晶領域１０６に含まれる結晶は、イオン注入法またはイオンドーピング法などを用いた酸素の添加により損傷を受ける。よって、酸化物半導体膜１０７の表層部は、酸素の添加前の酸化物半導体膜１０５が有する結晶領域１０６よりも、結晶性が低下する。酸素のドーズ量によっては、上述した、酸化物半導体膜１０５が有する非晶質領域と同様の構成となる。
次いで、第２の加熱処理を行う。第２の加熱処理は、第１の加熱処理と同様の条件で行うことができる。具体的には、減圧雰囲気下、窒素や希ガスなどの不活性ガス雰囲気下、酸素ガス雰囲気下、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、さらに好ましくは１０ｐｐｂ以下の空気）雰囲気下において、５００℃以上８５０℃以下（若しくはガラス基板の歪点以下の温度）、好ましくは５５０℃以上７５０℃以下で加熱処理を行えばよい。ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）処理で加熱処理を行う場合は、例えば、６００℃、３分間以上６分間以下で行えばよい。ＲＴＡ法を用いれば、短時間に脱水化または脱水素化が行えるため、ガラス基板の歪点を超える温度でも処理することができる。本実施の形態では、加熱処理装置の一つである電気炉を用い、窒素雰囲気下において、基板温度が６００℃に達した状態で６分間、加熱処理を行った後、大気に触れることなく、水や水素の再混入を防ぐことで、図１（Ｅ）に示すように酸化物半導体膜１０８を得る。なお、上記加熱処理は、島状の酸化物半導体膜１０８形成後に複数回行っても良い。
本発明の一態様では、酸化物半導体膜１０５への酸素の添加により、酸化物半導体を構成している金属と水素の間の結合、或いは該金属と水酸基の間の結合を切断するとともに、これら水素または水酸基を酸素と反応させて、水を生成する。そのため、酸素の添加後に第２の加熱処理を行うことで、強固に残存していた水素または水酸基などの不純物を、水として、脱離させやすくすることができる。よって、上記加熱処理によって形成された島状の酸化物半導体膜１０８は、第１の加熱処理によってもなお取り除かれなかった水分または水素などの不純物が、除去されるので、第１の加熱処理後の酸化物半導体膜１０５よりも、さらに、ｉ型（真性半導体）又はｉ型に限りなく近くなる。水分、水素などの不純物が脱離し、ｉ型（真性半導体）又はｉ型に限りなく近くなるため、上記不純物により閾値電圧がシフトするなどのトランジスタの特性の劣化が促進されるのを防ぎ、オフ電流を低減させることができる。
また、８５℃、２×１０６Ｖ／ｃｍ、１２時間のゲートバイアス・熱ストレス試験（ＢＴ試験）においては、不純物が酸化物半導体に添加されていると、不純物と酸化物半導体の主成分との結合手が、強電界（Ｂ：バイアス）と高温（Ｔ：温度）により切断され、生成された不対結合手がしきい値電圧（Ｖｔｈ）のドリフトを誘発することとなる。しかし、上述したように、ゲート絶縁膜と酸化物半導体膜との界面特性を良好にし、なおかつ、酸化物半導体膜中の不純物、特に水素や水等を極力除去することにより、ＢＴ試験に対しても安定なトランジスタが得られる。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。気体には、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。
例えば、第２の加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基板を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中から出すＧＲＴＡを行ってもよい。ＧＲＴＡを用いると短時間での高温加熱処理が可能となる。
なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水分、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
酸化物半導体膜１０５では、第１の加熱処理により水または水素が除去されるとともに酸素欠損が生じているが、イオン注入法またはイオンドーピング法などを用いた酸素の添加により、この酸素欠損が生じた酸化物半導体膜に十分に酸素を供給させることができる。そして、第１の加熱処理により除去した水素または水は、酸化物半導体の構成元素ではなく、いわゆる不純物であり、後に添加された酸素は、酸化物半導体の構成元素の一つであるので、化学量論的組成比を満たす構成とすることができる。そのため、第１の加熱処理と酸素の添加を行った後において、上記の第２の加熱処理を行うことにより、損傷を受けた結晶領域１０６を修復するとともに、酸化物半導体膜１０８の表層部から半導体膜のさらに内部にまで結晶成長を促進させ、図１（Ｅ）に示すように酸化物半導体膜１０８のより深部にまで拡大した結晶領域１０９を形成することができる。そして、この第２の加熱処理では、第１の加熱処理よりも結晶成長がさらに促進されるため、結晶領域１０９内において、結晶粒どうしが隣接し、なおかつ、酸化物半導体を構成している金属元素が、隣接する結晶粒間において連なった状態、すなわち、連接している状態を呈する。
以下、結晶領域１０９について、より詳細に説明する。表層部の結晶領域１０９の結晶は、酸化物半導体膜１０８の表面に対して略垂直な方向にｃ軸（ｃ−ａｘｉｓ）が配向した結晶であり、当該結晶が隣接している。例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体材料を用いる場合には、結晶領域１０９の結晶は、ＩｎＧａＺｎＯ４結晶のｃ軸が酸化物半導体膜１０８の表面に対して略垂直な方向に配向したものとなる。
上記ＩｎＧａＺｎＯ４の結晶は、Ｉｎ、Ｇａ、Ｚｎのいずれかを含有し、ａ軸（ａ−ａｘｉｓ）およびｂ軸（ｂ−ａｘｉｓ）に平行なレイヤーの積層構造として捉えることができる。すなわち、ＩｎＧａＺｎＯ４の結晶は、Ｉｎを含有する第１のレイヤーと、Ｉｎを含有する第２のレイヤーと、Ｉｎを含有する第３のレイヤーとがｃ軸方向に積層された構造を備える。
ＩｎＧａＺｎＯ４結晶の電気伝導は、主としてＩｎによって制御されるため、Ｉｎを含有する第１のレイヤー乃至第３のレイヤーの、ａ軸およびｂ軸に平行な方向に関する電気特性は良好である。これは、Ｉｎを含有する第１のレイヤー乃至第３のレイヤーのいずれか一以上では、一のＩｎの５ｓ軌道が、隣接するＩｎの５ｓ軌道と重なりを有することにより、キャリアパスが形成されるためである。
このような結晶が配向することで、酸化物半導体膜１０８の電気的特性にも影響が現れる。具体的には、例えば、酸化物半導体膜１０８の表面と平行な方向の電気特性が向上する。これは、ＩｎＧａＺｎＯ４結晶のｃ軸が酸化物半導体膜１０８の表面に対して略垂直な方向に配向しており、ＩｎＧａＺｎＯ４結晶において、ａ軸およびｂ軸に平行な方向に電流が流れるためである。
また、本発明の一態様では、結晶領域内において、結晶粒どうしが隣接し、なおかつ、酸化物半導体を構成している金属元素が、隣接する結晶粒間において連なった状態、すなわち、連接している状態を呈する。よって、図４に示すように、矢印で示した、ａ軸およびｂ軸に平行な方向に電流が流れやすくなり、酸化物半導体膜１０８の表面と平行な方向の電気特性がさらに向上する。なお、図１（Ｅ）に示す酸化物半導体膜１０８は、非晶質を主たる構成とする非晶質領域１１０と、酸化物半導体膜１０８の表層部に形成される結晶領域１０９とを有する。
なお、結晶領域１０９の結晶構造は上記に限定されず、他の結晶構造の結晶を含んでいても良い。例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体材料を用いる場合には、ＩｎＧａＺｎＯ４の結晶に加え、Ｉｎ２Ｇａ２ＺｎＯ７、ＩｎＧａＺｎ５Ｏ８等の結晶などを含んでいても良い。もちろん、結晶領域１０９全体に渡ってＩｎＧａＺｎＯ４の結晶が存在する場合には、より効果的であり、好適である。
以上において説明したように、酸化物半導体膜１０８では、表層部に結晶領域１０９を有することで、良好な電気特性を実現できる。特に、結晶領域１０９が、ＩｎＧａＺｎＯ４結晶のｃ軸が酸化物半導体膜１０８の表面に対して略垂直な方向に配向したものを含んで構成される場合には、ＩｎＧａＺｎＯ４結晶の電気特性によって、酸化物半導体膜１０８表層部におけるキャリア移動度が上昇する。このため、当該酸化物半導体膜１０８を有するトランジスタの電界効果移動度が上昇し、良好な電気特性を実現できる。
また、結晶領域１０９は、結晶領域１０９以外の非晶質領域１１０と比較して安定であるため、これを酸化物半導体膜１０８の表層部に有することで、非晶質領域１１０に不純物（例えば水素、水、水酸基または水素化物など）が取り込まれることを低減することが可能である。このため、酸化物半導体膜１０８の信頼性を向上させることができる。
以上の工程により酸化物半導体膜中の水素の濃度を低減し、高純度化することができる。それにより酸化物半導体膜の安定化を図ることができる。また、ガラス転移温度以下の加熱処理で、キャリア密度が極端に少なく、バンドギャップの広い酸化物半導体膜を形成することができる。このため、大面積基板を用いてトランジスタを作製することができるため、量産性を高めることができる。また、当該水素濃度が低減され高純度化された酸化物半導体膜を用いることで、耐圧性が高く、ショートチャネル効果が低く、オンオフ比の高いトランジスタを作製することができる。
なお、非晶質領域１１０は、非晶質酸化物半導体膜を主たる構成としている。なお、「主たる」とは、例えば、５０％以上を占める状態をいい、この場合には、非晶質酸化物半導体膜が体積％（または重量％）で５０％以上を占める状態をいうものとする。つまり、非晶質酸化物半導体膜以外にも、酸化物半導体膜の結晶などを含むことがあるが、その含有率は体積％（または重量％）で５０％未満であることが望ましいがこれらの範囲に限定される必要はない。
酸化物半導体膜の材料としてＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体膜を用いる場合には、上記の非晶質領域１１０の組成は、Ｚｎの含有量（原子％）が、ＩｎまたはＧａの含有量（原子％）以上となるようにするのが好適である。このような組成とすることにより、所定の組成の結晶領域１０９を形成することが容易になるためである。
なお、本実施の形態では、酸化物半導体膜１０３を所望の形状に加工して島状の酸化物半導体膜１０４を形成した後に、第１の加熱処理、酸素の添加、第２の加熱処理を行う作製方法について説明したが、本発明はこの構成に限定されない。島状の酸化物半導体膜１０４を形成する前の酸化物半導体膜１０３に対して、第１の加熱処理、酸素の添加、第２の加熱処理を行った後、酸化物半導体膜の形状を加工して島状の酸化物半導体膜を形成しても良い。或いは、酸化物半導体膜１０３に対して、第１の加熱処理を行った後に酸化物半導体膜の形状を加工して島状の酸化物半導体膜を形成し、次いで当該島状の酸化物半導体膜に対して酸素の添加、第２の加熱処理を行うようにしても良い。或いは、酸化物半導体膜１０３に対して、第１の加熱処理、酸素の添加を行った後に、酸化物半導体膜の形状を加工して島状の酸化物半導体膜を形成し、次いで当該島状の酸化物半導体膜に対して第２の加熱処理を行うようにしても良い。
次いで、図２（Ａ）に示すように、ゲート絶縁膜１０２、及び酸化物半導体膜１０８上に、ソース電極及びドレイン電極（これと同じ層で形成される配線を含む）となる導電膜を形成した後、該導電膜をパターニングすることで、ソース電極１１１、ドレイン電極１１２を形成する。導電膜をスパッタ法や真空蒸着法で形成すればよい。ソース電極及びドレイン電極（これと同じ層で形成される配線を含む）となる導電膜の材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗからから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられる。また、Ａｌ、Ｃｕなどの金属膜の下側もしくは上側にＣｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗなどの高融点金属膜を積層させた構成としても良い。また、Ｓｉ、Ｔｉ、Ｔａ、Ｗ、Ｍｏ、Ｃｒ、Ｎｄ、Ｓｃ、ＹなどＡｌ膜に生ずるヒロックやウィスカーの発生を防止する元素が添加されているＡｌ材料を用いることで耐熱性を向上させることが可能となる。
また、導電膜は、単層構造でも、２層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する２層構造、Ｔｉ膜と、そのＴｉ膜上に重ねてアルミニウム膜を積層し、さらにその上にＴｉ膜を成膜する３層構造などが挙げられる。
また、ソース電極及びドレイン電極（これと同じ層で形成される配線を含む）となる導電膜としては導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）または前記金属酸化物材料にシリコン若しくは酸化シリコンを含ませたものを用いることができる。
導電膜形成後に加熱処理を行う場合には、この加熱処理に耐える耐熱性を導電膜に持たせることが好ましい。
そして、導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極１１１、ドレイン電極１１２を形成した後、レジストマスクを除去する。
フォトリソグラフィ工程でのレジストマスク形成時の露光には、紫外線やＫｒＦレーザ光やＡｒＦレーザ光を用いる。酸化物半導体膜１０８上で隣り合うソース電極の下端部とドレイン電極の下端部との間隔幅によって後に形成されるトランジスタのチャネル長Ｌが決定される。なお、チャネル長Ｌ＝２５ｎｍ未満の露光を行う場合には、数ｎｍ〜数１０ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）を用いてフォトリソグラフィ工程でのレジストマスク形成時の露光を行う。超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に形成されるトランジスタのチャネル長Ｌを１０ｎｍ以上１０００ｎｍ以下とすることも可能であり、回路の動作速度を高速化でき、さらにオフ電流値が極めて小さいため、低消費電力化も図ることができる。
なお、導電膜のエッチングの際に、酸化物半導体膜１０８がなるべく除去されないようにそれぞれの材料及びエッチング条件を適宜調節する。
本実施の形態では、導電膜にチタン膜を用い、アンモニアと過酸化水素水を含む溶液（アンモニア過水）を用いて、導電膜をウェットエッチングすることで、ソース電極１１１、ドレイン電極１１２を形成する。アンモニア過水を含む溶液は、具体的には、３１重量％の過酸化水素水と、２８重量％のアンモニア水と水とを、体積比５：２：２で混合した水溶液を用いる。或いは、塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）などを含むガスを用いて、導電膜をドライエッチングしても良い。
上記パターニングによりソース電極１１１とドレイン電極１１２を形成する際に、島状の酸化物半導体膜１０８の露出した部分が一部エッチングされることで、島状の酸化物半導体膜１０８に溝部（凹部）が形成されることもある。また、ソース電極１１１、ドレイン電極１１２を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過した光に多段階の強度をもたせる多階調マスクによって形成されたレジストマスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマスクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形することができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
ソース電極１１１、ドレイン電極１１２は、酸化物半導体膜１０８が有する結晶領域１０９と接している。導電性の高い結晶領域１０９と、ソース電極１１１、ドレイン電極１１２が接することで、ソース電極１１１及びドレイン電極１１２と、酸化物半導体膜１０８との間の接触抵抗を低減させることができるので、最終的に形成されるトランジスタのオン電流を高めることができる。
次いで、Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理を行う。このプラズマ処理によって露出している酸化物半導体膜の表面に付着した吸着水などを除去する。また、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。
なお、プラズマ処理を行った後、図２（Ｂ）に示すように、ソース電極１１１、ドレイン電極１１２及び酸化物半導体膜１０８を覆うように絶縁膜１１３を形成する。絶縁膜１１３は、水分や、水素などの不純物を極力含まないことが望ましく、単層の絶縁膜であっても良いし、積層された複数の絶縁膜で構成されていても良い。絶縁膜１１３に水素が含まれると、その水素の酸化物半導体膜への侵入、又は水素が酸化物半導体膜中の酸素の引き抜きが生じ、酸化物半導体膜のバックチャネル部が低抵抗化（ｎ型化）してしまい、寄生チャネルが形成されるおそれがある。よって、絶縁膜１１３はできるだけ水素を含まない膜になるように、成膜方法に水素を用いないことが重要である。上記絶縁膜１１３には、バリア性の高い材料を用いるのが望ましい。例えば、バリア性の高い絶縁膜として、窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などを用いることができる。複数の積層された絶縁膜を用いる場合、上記バリア性の高い絶縁膜よりも、窒素の比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜を、酸化物半導体膜１０８に近い側に形成する。そして、窒素の比率が低い絶縁膜を間に挟んで、ソース電極１１１、ドレイン電極１１２及び酸化物半導体膜１０８と重なるように、バリア性を有する絶縁膜を形成する。バリア性を有する絶縁膜を用いることで、酸化物半導体膜１０８内、ゲート絶縁膜１０２内、或いは、酸化物半導体膜１０８と他の絶縁膜の界面とその近傍に、水分または水素などの不純物が入り込むのを防ぐことができる。また、酸化物半導体膜１０８に接するように窒素の比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜を形成することで、バリア性の高い材料を用いた絶縁膜が直接酸化物半導体膜１０８に接するのを防ぐことができる。
本実施の形態では、スパッタ法で形成された膜厚２００ｎｍの酸化珪素膜上に、スパッタ法で形成された膜厚１００ｎｍの窒化珪素膜を積層させた構造を有する、絶縁膜１１３を形成する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃とする。
なお、絶縁膜１１３を形成した後に、加熱処理を施しても良い。加熱処理は、不活性ガス雰囲気（窒素、またはヘリウム、ネオン、アルゴン等）下において、好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下で行う。本実施の形態では、例えば、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。または、ソース電極１１１、ドレイン電極１１２を形成する前に、酸化物半導体膜に対して行った先の加熱処理と同様に、高温短時間のＲＴＡ処理を行っても良い。ソース電極１１１又はドレイン電極１１２の間に設けられた酸化物半導体膜１０８の露出領域と、酸素を含む絶縁膜１１３とが接して設けられた後に、加熱処理が施されることによって、酸化物半導体膜１０８に酸素が供与されるため、酸化物半導体膜１０８の絶縁膜１１３と接する領域を選択的に酸素過剰な状態とすることができる。その結果、化学量論的組成比を満たす構成とすることが可能であり、ゲート電極１０１と重なるチャネル形成領域はＩ型となり、トランジスタの電気特性の向上および、電気特性のばらつきを軽減することができる。この加熱処理を行うタイミングは、絶縁膜１１３の形成後であれば特に限定されず、他の工程、例えば樹脂膜形成時の加熱処理や、透明導電膜を低抵抗化させるための加熱処理と兼ねることで、工程数を増やすことなく行うことができる。
以上の工程でトランジスタ１１４が形成される。
図２（Ｃ）に、図２（Ｂ）に示すトランジスタ１１４の上面図を示す。なお、図２（Ｃ）の破線Ａ１−Ａ２における断面図が、図２（Ｂ）に相当する。
トランジスタ１１４は、絶縁表面を有する基板１００上に形成されたゲート電極１０１と、ゲート電極１０１上のゲート絶縁膜１０２と、ゲート絶縁膜１０２上においてゲート電極１０１と重なっている酸化物半導体膜１０８と、酸化物半導体膜１０８上に形成された一対のソース電極１１１またはドレイン電極１１２とを有する。さらに、トランジスタ１１４は、酸化物半導体膜１０８上に形成された絶縁膜１１３を、その構成要素に含めても良い。図２（Ｃ）に示すトランジスタ１１４は、ソース電極１１１とドレイン電極１１２の間において、酸化物半導体膜１０８の一部がエッチングされたチャネルエッチ構造である。
また、トランジスタ１１４はシングルゲート構造のトランジスタを用いて説明したが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造のトランジスタも形成することができる。
なお、図１及び図２に示した作製方法を用いて形成されたトランジスタ１１４は、ソース電極１１１とドレイン電極１１２の間に位置する結晶領域１０９がエッチングにより除去されることで、非晶質領域１１０が露出している構成を示している。しかし、非晶質領域１１０が露出するか否かは、結晶領域１０９の存在する表層部が、酸化物半導体膜１０８の表面からどれぐらいの深さまで占めているのかということと、ソース電極１１１とドレイン電極１１２を形成する際に、酸化物半導体膜１０８の表面がどの程度エッチングされるかということに依存する。
図１１（Ａ）に、酸化物半導体膜１０８が結晶領域１０９と非晶質領域１１０とを有しており、なおかつ、結晶領域１０９の存在する表層部は、表面からの距離（深さ）が酸化物半導体膜１０８の厚さの半分以上である場合の、酸化物半導体膜１０８の断面図を示す。そして、図１１（Ｂ）に、図１１（Ａ）に示した酸化物半導体膜１０８を用いて作製された、チャネルエッチ型のトランジスタの断面図の一例を示す。図１１（Ｂ）では、結晶領域１０９の存在する表層部が、図１及び図２に示したトランジスタ１１４よりも、表面からより深い領域にまで及んでいるので、ソース電極１１１とドレイン電極１１２の間に位置する結晶領域１０９が残存している。
本発明は、図２（Ｂ）に示すように、ソース電極１１１とドレイン電極１１２の間において非晶質領域１１０が露出している構成であっても良いし、図１１（Ｂ）に示すように結晶領域１０９が残存している構成であっても良い。ただし、ボトムゲート構造を有するチャネルエッチ型のトランジスタの場合、酸化物半導体膜１０８のうち、ゲート電極１０１から遠いバックチャネル部に寄生チャネルが形成されるのを防ぐためには、バックチャネル部は抵抗の高い非晶質領域１１０で形成されることが望ましい。従って、図２（Ｂ）に示すように、ソース電極１１１とドレイン電極１１２の間において非晶質領域１１０が露出している構成の方が、よりトランジスタのオンオフ比を高くすることができる。
また、酸化物半導体膜１０８の結晶化がさらに深部にまで及ぶと、酸化物半導体膜１０８の殆ど全てが結晶領域１０９で占められる場合もあり得る。図１２（Ａ）に、酸化物半導体膜１０８の殆ど全てが結晶領域１０９で占められている場合の、酸化物半導体膜１０８の断面図を示す。そして、図１２（Ｂ）に、図１２（Ａ）に示した酸化物半導体膜１０８を用いて作製された、チャネルエッチ型のトランジスタの断面図の一例を示す。図１２（Ｂ）では、酸化物半導体膜１０８のうちゲート電極１０１と重なる領域、すなわちチャネル形成領域が、全て結晶領域１０９で構成されている。上記構成により、チャネル形成領域におけるキャリア移動度が高まるため、トランジスタの電界効果移動度が上昇し、良好な電気特性を実現できる。
次いで、絶縁膜１１３上に導電膜を形成した後、該導電膜をパターニングすることで、図３（Ａ）に示すように、酸化物半導体膜１０８と重なる位置にバックゲート電極１１５を形成しても良い。バックゲート電極１１５は、ゲート電極１０１、或いはソース電極１１１及びドレイン電極１１２と同様の材料、構造を用いて形成することが可能である。
バックゲート電極１１５の膜厚は、１０ｎｍ〜４００ｎｍ、好ましくは１００ｎｍ〜２００ｎｍとする。本実施の形態では、チタン膜、アルミニウム膜、チタン膜が積層された構造を有する導電膜を形成する。そして、フォトリソグラフィ法によりレジストマスクを形成し、エッチングにより不要な部分を除去して、該導電膜を所望の形状に加工（パターニング）することで、バックゲート電極１１５を形成する。
次いで、図３（Ｂ）に示すように、バックゲート電極１１５を覆うように絶縁膜１１６を形成する。絶縁膜１１６は、雰囲気中の水分、水素、酸素などがトランジスタ１１４の特性に影響を与えるのを防ぐことができる、バリア性の高い材料を用いるのが望ましい。例えば、バリア性の高い絶縁膜として、窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などを、プラズマＣＶＤ法又はスパッタリング法等により単層で又は積層させて形成することができる。バリア性の効果を得るには、絶縁膜１１６は、例えば厚さ１５ｎｍ〜４００ｎｍの膜厚で形成することが好ましい。
本実施の形態では、プラズマＣＶＤ法により３００ｎｍの絶縁膜を形成する。成膜条件は、シランガスの流量４ｓｃｃｍとし、一酸化二窒素（Ｎ２Ｏ）の流量８００ｓｃｃｍとし、基板温度４００℃とする。
図３（Ｃ）に、図３（Ｂ）に示す半導体装置の上面図を示す。図３（Ｂ）は、図３（Ｃ）の破線Ａ１−Ａ２における断面図に相当する。
なお、図３（Ｂ）では、バックゲート電極１１５が酸化物半導体膜１０８全体を覆っている場合を例示しているが、本発明はこの構成に限定されない。バックゲート電極１１５は、酸化物半導体膜１０８が有するチャネル形成領域の一部と少なくとも重なっていれば良い。
バックゲート電極１１５は、電気的に絶縁しているフローティングの状態であっても良いし、電位が与えられる状態であっても良い。後者の場合、バックゲート電極１１５には、ゲート電極１０１と同じ高さの電位が与えられていても良いし、グラウンドなどの固定電位が与えられていても良い。バックゲート電極１１５に与える電位の高さを制御することで、トランジスタ１１４の閾値電圧を制御することができる。
本実施の形態のように酸化物半導体膜中に含まれる水素、水などの不純物を極力除去し、酸化物半導体膜を高純度化することが、トランジスタの特性にどのように影響を与えるかを以下に説明する。
図２２は、酸化物半導体を用いた逆スタガ型のトランジスタの縦断面図を示す。ゲート電極（ＧＥ）上にゲート絶縁膜（ＧＩ）を介して酸化物半導体膜（ＯＳ）が設けられ、その上にソース電極（Ｓ）及びドレイン電極（Ｄ）が設けられている。
図２３は、図２２に示すＡ−Ａ’断面におけるエネルギーバンド図（模式図）を示す。図２３中の黒丸（●）は電子を示し、白丸（○）は正孔を示し、それぞれは電荷（−ｑ、＋ｑ）を有している。ドレイン電極に正の電圧（ＶＤ＞０）を印加した上で、破線はゲート電極に電圧を印加しない場合（ＶＧ＝０）、実線はゲート電極に正の電圧（ＶＧ＞０）を印加する場合を示す。ゲート電極に電圧を印加しない場合は高いポテンシャル障壁のために電極から酸化物半導体側へキャリア（電子）が注入されず、電流を流さないオフ状態を示す。一方、ゲート電極に正の電圧を印加すると、ポテンシャル障壁が低下し、電流を流すオン状態を示す。
図２４は、図２２におけるＢ−Ｂ’の断面におけるエネルギーバンド図（模式図）である。図２４（Ａ）はゲート電極（ＧＥ）に正の電位（ＶＧ＞０）が印加された状態であり、ソース電極とドレイン電極間にキャリア（電子）が流れるオン状態を示している。また、図２４（Ｂ）は、ゲート電極（ＧＥ）に負の電位（ＶＧ＜０）が印加された状態であり、オフ状態（少数キャリアは流れない）である場合を示す。
図２５は、真空準位と金属の仕事関数（φＭ）、酸化物半導体の電子親和力（χ）の関係を示す。
常温において、金属中の電子は縮退しており、フェルミ準位は伝導帯内に位置する。一方、従来の酸化物半導体は一般にｎ型であり、その場合のフェルミ準位（Ｅｆ）は、バンドギャップ中央に位置する真性フェルミ準位（Ｅｉ）から離れて、伝導帯（Ｅｃ）寄りに位置している。なお、酸化物半導体において水素の一部はドナーとなり、酸化物半導体がｎ型化する一つの要因であることが知られている。また、酸素欠損もｎ型化する一つの要因であることが知られている。
これに対して、本発明に係る酸化物半導体は、ｎ型不純物である水素を酸化物半導体から除去して酸化物半導体の主成分以外の不純物が極力含まれないように高純度化し、かつ、酸素欠損を除去することにより、酸化物半導体を真性（ｉ型）又は真性型とせんとしたものである。すなわち、不純物を添加して酸化物半導体をｉ型化するのでなく、水素や水等の不純物や酸素欠損を極力除去して高純度化することにより、ｉ型（真性半導体）又はｉ型（真性半導体）に限りなく近い酸化物半導体を得ることを特徴としている。上記構成により、矢印で示すように、フェルミ準位（Ｅｆ）は真性フェルミ準位（Ｅｉ）と同じレベルに限りなく近づけることができる。
酸化物半導体のバンドギャップ（Ｅｇ）は３．１５ｅＶで、電子親和力（χ）は４．３Ｖと言われている。ソース電極及びドレイン電極を構成するチタン（Ｔｉ）の仕事関数は、酸化物半導体の電子親和力（χ）とほぼ等しい。この場合、金属−酸化物半導体界面において、電子に対してショットキー型の障壁は形成されない。
このとき電子は、図２４（Ａ）で示すようにゲート絶縁膜と高純度化された酸化物半導体との界面における、酸化物半導体側のエネルギー的に安定な最低部を移動する。
また、図２４（Ｂ）において、ゲート電極（ＧＥ）に負の電位（逆バイアス）が印加されると、少数キャリアであるホールは実質的にゼロであるため、電流は限りなくゼロに近い値となる。
このように、酸化物半導体の主成分以外の元素（不純物元素）が極力含まれないように高純度化することにより、真性（ｉ型）とし、または実質的に真性となるため、ゲート絶縁膜との界面特性が顕在化する。そのため、ゲート絶縁膜には、酸化物半導体と良好な界面を形成できるものが要求される。具体的には、例えば、ＶＨＦ帯〜マイクロ波帯の電源周波数で生成される高密度プラズマを用いたＣＶＤ法で作製される絶縁膜や、スパッタリング法で作製される絶縁膜などを用いることが好ましい。
例えば、トランジスタのチャネル幅Ｗが１×１０４μｍでチャネル長Ｌが３μｍの素子であっても、オフ電流が１０−１３Ａ以下であり、サブスレッショルドスイング値（Ｓ値）が０．１Ｖ／ｄｅｃ．（ゲート絶縁膜厚１００ｎｍ）が得られる。
このように、酸化物半導体の主成分以外の水、水素などの不純物が極力含まれないように、酸化物半導体膜を高純度化することにより、トランジスタの動作を良好なものとすることができる。
（実施の形態２）
本実施の形態では、さらに高電圧または大電流の制御が可能な、パワーデバイス向きであるトランジスタの構造及び作製方法について、説明する。なお、実施の形態１と同一部分又は同様な機能を有する部分、及び工程は、実施の形態１と同様に行うことができるため、繰り返しの説明は省略する。
図５（Ａ）に示すように、基板２００上に下地膜となる絶縁膜２０１を形成した後、第１の電極２０２を形成する。
基板２００に用いられる基板については、実施の形態１に示した基板１００についての記載を参照すれば良い。また、絶縁膜２０１の材料、構造及び膜厚については、実施の形態１に示した下地膜についての記載を参照すれば良い。
第１の電極２０２は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステン、イットリウムから選ばれた金属元素、または上述した金属元素を成分とする合金、上述した金属元素を組み合わせた合金などで形成する。また、マンガン、マグネシウム、ジルコニウム、ベリリウム、トリウムのいずれか一または複数から選択された金属元素を用いることができる。また、第１の電極２０２は、単層構造、または二層以上の積層構造とすることができる。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造、チタン膜と、そのチタン膜上に重ねてアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造などが挙げられる。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素を単数、または複数組み合わせた膜、合金膜、もしくは窒化膜を用いてもよい。
また、第１の電極２０２として、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。
第１の電極２０２は、基板２００上に導電膜をスパッタリング法、ＣＶＤ法、または真空蒸着法で形成し、当該導電膜上にフォトリソグラフィ工程によりレジストマスクを形成し、当該レジストマスクを用いて導電膜をエッチングして、形成することができる。または、フォトリソグラフィ工程を用いず、印刷法、インクジェット法で第１の電極２０２を形成することで、工程数を削減することができる。なお、第１の電極２０２の端部をテーパ形状とすると、後に形成されるゲート絶縁膜の被覆性が向上するため好ましい。第１の電極２０２の端部と絶縁膜２０１のなす角の角度を３０°以上６０°以下、好ましくは４０°以上５０°以下とすることで、後に形成されるゲート絶縁膜の被覆性を向上させることができる。
本実施の形態では、第１の電極２０２となる導電膜として、スパッタリング法により膜厚５０ｎｍのチタン膜を形成し、厚さ１００ｎｍのアルミニウム膜を形成し、厚さ５０ｎｍのチタン膜を形成する。次に、フォトリソグラフィ工程により形成したレジストマスクを用いてエッチングして、第１の電極２０２を形成する。なお、フォトリソグラフィ工程により形成したレジストマスクの代わりに、インクジェット法を用いてレジストマスクを作製することで、工程数を削減することができる。
次いで、第１の電極２０２上に島状の酸化物半導体膜２０３を形成する。酸化物半導体膜２０３は、スパッタリング法、塗布法、印刷法等により形成することができる。本実施の形態では、スパッタリング法により第１の電極２０２上に酸化物半導体膜を形成した後、エッチング等により当該酸化物半導体膜を所望の形状に加工することで、島状の酸化物半導体膜２０３を形成する。また、酸化物半導体膜は、希ガス（例えばアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（例えばアルゴン）及び酸素雰囲気下においてスパッタ法により形成することができる。
なお、島状の酸化物半導体膜２０３を形成するためのエッチングは、実施の形態１に示した島状の酸化物半導体膜２０３を形成するためのエッチングについての記載を参照して実施すれば良い。ただし、エッチングにより形成される島状の酸化物半導体膜２０３の端部と、第１の電極２０２のなす角の角度を３０°以上６０°以下、好ましくは４０°以上５０°以下とすることで、後に形成されるゲート絶縁膜の被覆性を向上させることができるため好ましい。
なお、酸化物半導体膜をスパッタ法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、第１の電極２０２の表面に付着している塵埃を除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、アルゴン雰囲気に酸素、亜酸化窒素などを加えた雰囲気で行ってもよい。また、アルゴン雰囲気に塩素、四フッ化炭素などを加えた雰囲気で行ってもよい。
酸化物半導体膜２０３は、上述したような酸化物半導体を用いることができる。
本実施の形態では、Ｉｎ（インジウム）、Ｇａ（ガリウム）、及びＺｎ（亜鉛）を含む酸化物半導体ターゲットを用いたスパッタ法により得られる膜厚３０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を、酸化物半導体膜２０３として用いる。上記ターゲットとして、例えば、各金属の原子比がＩｎ：Ｇａ：Ｚｎ＝１：１：０．５、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、またはＩｎ：Ｇａ：Ｚｎ＝１：１：２の組成比を有する酸化物半導体ターゲットを用いることができる。また、酸化物半導体膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（代表的にはアルゴン）及び酸素雰囲気下においてスパッタリング法により形成することができる。また、スパッタリング法を用いる場合、ＳｉＯ２を２重量％以上１０重量％以下含むターゲットを用いて成膜を行ってもよい。また、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上９９．９％以下である。充填率の高い酸化物半導体ターゲットを用いることにより、成膜した酸化物半導体膜は緻密な膜となる。
減圧状態に保持された処理室内に基板を保持し、処理室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、金属酸化物をターゲットとして基板２００上に酸化物半導体膜２０３を成膜する。成膜時に、基板温度を１００℃以上６００℃以下好ましくは２００℃以上４００℃以下としても良い。基板を加熱しながら成膜することにより、成膜した酸化物半導体膜に含まれる不純物濃度を低減することができる。また、スパッタリングによる損傷が軽減される。処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、当該成膜室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。
本実施の形態では、酸化物半導体膜の成膜条件の一例として、基板温度室温、基板とターゲットの間との距離を１１０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素及びアルゴン（酸素流量１５ｓｃｃｍ：アルゴン流量３０ｓｃｃｍ）雰囲気下の条件が適用される。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生するパーティクルと呼ばれる塵埃が軽減でき、膜厚分布も均一となるために好ましい。酸化物半導体膜の厚さは、１μｍ以上、好ましくは３μｍ以上、さらに好ましくは１０μｍ以上とする。なお、適用する酸化物半導体膜材料により適切な厚みは異なり、材料に応じて適宜厚みを選択すればよい。
なお、酸化物半導体膜２０３に水素、水酸基及び水分がなるべく含まれないようにするために、成膜の前処理として、スパッタリング装置の予備加熱室で第１の電極２０２までが形成された基板２００を予備加熱し、基板２００に吸着した水素、水分などの不純物を脱離し排気することが好ましい。なお、予備加熱の温度としては、１００℃以上４００℃以下好ましくは１５０℃以上３００℃以下である。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。またこの予備加熱は、ゲート絶縁膜の成膜前に、ゲート電極まで形成した基板２００にも同様に行ってもよい。
スパッタリング法にはスパッタ用電源に高周波電源を用いるＲＦスパッタリング法と、ＤＣスパッタリング法があり、さらにパルス的にバイアスを与えるパルスＤＣスパッタリング法もある。ＲＦスパッタリング法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタリング法は主に金属膜を成膜する場合に用いられる。
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種類の材料を同時に放電させて成膜することもできる。
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタリング法を用いるスパッタ装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタリング法を用いるスパッタ装置がある。
また、スパッタリング法を用いる成膜方法として、成膜中にターゲット物質とスパッタガス成分とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタリング法や、成膜中に基板にも電圧をかけるバイアススパッタリング法もある。
次いで、減圧雰囲気下、窒素や希ガスなどの不活性ガス雰囲気下、酸素ガス雰囲気下、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）雰囲気下において、酸化物半導体膜２０３に第１の加熱処理を施す。酸化物半導体膜２０３に加熱処理を施すことで、図５（Ｂ）に示すように、水分、水素が脱離した酸化物半導体膜２０５が形成される。具体的には、５００℃以上８５０℃以下（若しくはガラス基板の歪点以下の温度）、好ましくは５５０℃以上７５０℃以下で加熱処理を行えば良い。例えば、６００℃、３分間以上６分間以下程度で行えばよい。ＲＴＡ法を用いれば、短時間に脱水化または脱水素化が行えるため、ガラス基板の歪点を超える温度でも処理することができる。本実施の形態では、加熱処理装置の一つである電気炉を用い、酸化物半導体膜２０３に対して、窒素雰囲気下において、基板温度が６００℃に達した状態で６分間、加熱処理を行った後、大気に触れることなく、水や水素の再混入を防ぎ、酸化物半導体膜２０５を得る。
なお、第１の加熱処理に用いられる加熱処理装置についての詳しい説明については、実施の形態１に既に述べたので、ここでは省略する。
また、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水分、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
そして、図５（Ｂ）に示すように、第１の加熱処理により、島状の酸化物半導体膜２０５は、その表層部に結晶領域２０６が形成される。結晶領域２０６は、粒子サイズが１ｎｍ以上２０ｎｍ以下の所謂ナノクリスタル（ナノ結晶とも表記する）を含んでいる。そして、島状の酸化物半導体膜２０５は、結晶領域２０６以外の領域において、非晶質、または、非晶質領域中に微結晶が点在した非晶質と微結晶の混合物を含む。なお、ナノ結晶の大きさは一例に過ぎず、発明が上記数値範囲に限定して解釈されるものではない。各金属の原子比がＩｎ：Ｇａ：Ｚｎ＝１：１：１であるターゲットを用いてスパッタリング法で形成されたＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体膜の場合、他の原子比を有するターゲットを用いた場合に比べて、酸化物半導体膜の表層部における結晶化がより進みやすいため、結晶領域２０６がより深い領域にまで形成されやすい。
次いで、図５（Ｃ）に示すように、表層部に結晶領域２０６を有する酸化物半導体膜２０５に、イオン注入法またはイオンドーピング法を用いて、酸素を添加する。イオン注入法またはイオンドーピング法などを用いて、酸化物半導体膜２０５に酸素を添加することで、酸素が過剰に添加された酸化物半導体膜２０７が形成される。酸素の添加により、酸化物半導体を構成している金属と水素の間の結合、或いは該金属と水酸基の間の結合を切断するとともに、これら水素または水酸基が、酸素と反応することで水を生成する。よって、後に行われる第２の加熱処理により、不純物である水素、または水酸基を、水として脱離させやすくすることができる。
酸素ガスを用いて、イオン注入法で酸素の添加を行う場合、加速電圧を５ｋＶ以上１００ｋＶ以下、ドーズ量を１×１０１３ｉｏｎｓ／ｃｍ２以上１×１０１６ｉｏｎｓ／ｃｍ２以下とすれば良い。
なお、イオン注入法で酸化物半導体膜２０５への酸素の添加を行うのと並行して、酸化物半導体膜２０５が形成された基板に対して、５００℃以上８５０℃以下（若しくはガラス基板の歪点以下の温度）、好ましくは５５０℃以上７５０℃以下の範囲で、加熱処理を行うようにしても良い。
また、酸化物半導体膜２０５の表層部に形成されていた結晶領域２０６に含まれる結晶は、イオン注入法またはイオンドーピング法などを用いた酸素の添加により損傷を受ける。よって、酸化物半導体膜２０７の表層部は、酸素の添加前の酸化物半導体膜２０５が有する結晶領域２０６よりも、結晶性が低下する。酸素のドーズ量によっては、上述した、酸化物半導体膜２０５が有する非晶質領域と同様の構成となる。
次いで、第２の加熱処理を行う。第２の加熱処理は、第１の加熱処理と同様の条件で行うことができる。具体的には、減圧雰囲気下、窒素や希ガスなどの不活性ガス雰囲気下、酸素ガス雰囲気下、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）雰囲気下において、５００℃以上８５０℃以下（若しくはガラス基板の歪点以下の温度）、好ましくは５５０℃以上７５０℃以下で加熱処理を行えばよい。ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）処理で加熱処理を行う場合は、例えば、６００℃、３分間以上６分間以下程度で行えばよい。ＲＴＡ法を用いれば、短時間に脱水化または脱水素化が行えるため、ガラス基板の歪点を超える温度でも処理することができる。本実施の形態では、加熱処理装置の一つである電気炉を用い、窒素雰囲気下において、基板温度が６００℃に達した状態で６分間、加熱処理を行った後、大気に触れることなく、水や水素の再混入を防ぎ、酸化物半導体膜２０８を得る。なお、上記加熱処理は、島状の酸化物半導体膜２０８形成後に複数回行っても良い。
本発明の一態様では、酸化物半導体膜２０５への酸素の添加により、酸化物半導体を構成している金属と水素の間の結合、或いは該金属と水酸基の間の結合を切断するとともに、これら水素または水酸基を酸素と反応させて、水を生成する。そのため、酸素の添加後に第２の加熱処理を行うことで、強固に残存していた水素または水酸基などの不純物を、水として、脱離させやすくすることができる。よって、上記加熱処理によって形成された島状の酸化物半導体膜２０８は、第１の加熱処理によってもなお取り除かれなかった水分または水素などの不純物が、除去されるので、第１の加熱処理後の酸化物半導体膜２０５よりも、さらに、ｉ型（真性半導体）又はｉ型に限りなく近くなる。水分、水素などの不純物が脱離し、ｉ型（真性半導体）又はｉ型に限りなく近くなるため、上記不純物により閾値電圧がシフトするなどのトランジスタの特性の劣化が促進されるのを防ぎ、オフ電流を低減させることができる。
また、８５℃、２×１０６Ｖ／ｃｍ、１２時間のゲートバイアス・熱ストレス試験（ＢＴ試験）においては、不純物が酸化物半導体に添加されていると、不純物と酸化物半導体の主成分との結合手が、強電界（Ｂ：バイアス）と高温（Ｔ：温度）により切断され、生成された不対結合手がしきい値電圧（Ｖｔｈ）のドリフトを誘発することとなる。しかし、上述したように、ゲート絶縁膜と酸化物半導体膜との界面特性を良好にし、なおかつ、酸化物半導体膜中の不純物、特に水素や水等を極力除去することにより、ＢＴ試験に対しても安定なトランジスタが得られる。
なお、第２の加熱処理に用いられる加熱処理装置についての詳しい説明については、実施の形態１に既に述べたので、ここでは省略する。
なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水分、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
酸化物半導体膜２０５では、第１の加熱処理により水または水素が除去されるとともに酸素欠損が生じているが、イオン注入法またはイオンドーピング法などを用いた酸素の添加により、この酸素欠損が生じた酸化物半導体膜に十分に酸素を供給させることができる。そして、第１の加熱処理により除去した水素または水は、酸化物半導体の構成元素ではなく、いわゆる不純物であり、後に添加された酸素は、酸化物半導体の構成元素の一つであるので、化学量論的組成比を満たす構成とすることができる。そのため、第１の加熱処理と酸素の添加を行った後において、上記の第２の加熱処理を行うことにより、損傷を受けた結晶領域２０６を修復するとともに、酸化物半導体膜２０８の表層部から半導体膜のさらに内部にまで結晶成長を促進させ、酸化物半導体膜のより深部にまで拡大した結晶領域２０９を形成することができる。そして、この第２の加熱処理では、第１の加熱処理よりも結晶成長がさらに促進されるため、結晶領域２０９内において、結晶粒どうしが隣接し、なおかつ、酸化物半導体を構成している金属元素が、隣接する結晶粒間において連なった状態、すなわち、連接している状態を呈する。従って、上記結晶領域をチャネル形成領域に有するトランジスタでは、結晶粒界におけるポテンシャル障壁が低くなるため、高移動度、高耐圧という良好な特性を得ることができる。
なお、図５（Ｄ）に示す酸化物半導体膜２０８は、非晶質を主たる構成とする非晶質領域２１０と、酸化物半導体膜２０８の表層部に形成される結晶領域２０９とを有する。
また、結晶領域２０９は、結晶領域２０９以外の非晶質領域２１０と比較して安定であるため、これを酸化物半導体膜２０８の表層部に有することで、非晶質領域２１０に不純物（例えば水素、水、水酸基または水素化物など）が取り込まれることを低減することが可能である。このため、酸化物半導体膜２０８の信頼性を向上させることができる。
なお、本実施の形態では、酸化物半導体膜２０８が結晶領域２０９と非晶質領域２１０とを有しているが、酸化物半導体膜２０８の殆ど全てが結晶領域２０９で占められていても良い。また、酸化物半導体膜２０８が結晶領域２０９と非晶質領域２１０とを有している場合でも、結晶領域２０９が酸化物半導体膜２０８の表面からどれぐらいの深さまで占めているのかということは、図５及び図６に示した構成に限定されない。
以上の工程により酸化物半導体膜中の水素の濃度を低減し、高純度化することができる。それにより酸化物半導体膜の安定化を図ることができる。また、ガラス転移温度以下の加熱処理で、キャリア密度が極端に少なく、バンドギャップの広い酸化物半導体膜を形成することができる。このため、大面積基板を用いてトランジスタを作製することができるため、量産性を高めることができる。また、当該水素濃度が低減され高純度化された酸化物半導体膜を用いることで、耐圧性が高く、ショートチャネル効果が低く、オンオフ比の高いトランジスタを作製することができる。
なお、非晶質領域２１０は、非晶質酸化物半導体膜を主たる構成としている。なお、「主たる」とは、例えば、５０％以上を占める状態をいい、この場合には、非晶質酸化物半導体膜が体積％（または重量％）で５０％以上を占める状態をいうものとする。つまり、非晶質酸化物半導体膜以外にも、酸化物半導体膜の結晶などを含むことがあるが、その含有率は体積％（または重量％）で５０％未満であることが望ましいがこれらの範囲に限定される必要はない。
酸化物半導体膜の材料としてＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体膜を用いる場合には、上記の非晶質領域２１０の組成は、Ｚｎの含有量（原子％）が、ＩｎまたはＧａの含有量（原子％）以上となるようにするのが好適である。このような組成とすることにより、所定の組成の結晶領域２０９を形成することが容易になるためである。
次いで、図５（Ｅ）に示すように、酸化物半導体膜２０８上に、第２の電極２１１を形成する。第２の電極２１１に用いられる導電膜の材料、構造については、第１の電極２０２と同様の形態を採用することができる。また、第２の電極２１１の作製方法については、第１の電極２０２と同様に実施することができる。
本実施の形態では、フォトリソグラフィ工程により第２の電極２１１となる導電膜上にレジストマスクを形成し、当該レジストマスクを用いて導電膜をエッチングして、第２の電極２１１を形成する。ここでは、第２の電極２１１となる導電膜として、厚さ５０ｎｍのチタン膜、厚さ１００ｎｍのアルミニウム膜、及び厚さ５０ｎｍのチタン膜を順に積層する。第２の電極２１１の端部と、酸化物半導体膜２０８のなす角の角度を３０°以上６０°以下、好ましくは４０°以上５０°以下とすることで、後に形成されるゲート絶縁膜の被覆性を向上させることができるため好ましい。そして、第２の電極２１１は、第１の電極２０２から離隔した位置において、第１の電極２０２と接することなく形成される。
第１の電極２０２と第２の電極２１１は、いずれか一方がトランジスタのソース電極、他方がドレイン電極として機能する。
第２の電極２１１を形成した後、加熱処理を施しても良い。加熱処理の温度は、４００℃以上８５０℃以下、好ましくは４００℃以上基板の歪み点未満とする。本実施の形態では、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体膜２０８に対して窒素、希ガスなどの不活性ガス雰囲気下において４５０℃において１時間の加熱処理を行った後、大気に触れさせないことで、酸化物半導体膜への水素、水、水酸基または水素化物などの再侵入を防ぐことで、水素濃度がさらに低減され高純度化され、ｉ型化または実質的にｉ型化された酸化物半導体膜を得ることができる。
なお、上記加熱処理においては、窒素、またはヘリウム、ネオン、アルゴンなどの希ガスに、水素、水、水酸基または水素化物などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴンなどの希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
図７（Ａ）に、図５（Ｅ）の第１の電極２０２、酸化物半導体膜２０８、第２の電極２１１の上面図を示す。なお、図７（Ａ）の破線Ｂ１−Ｂ２における断面図が、図５（Ｅ）に相当する。
次いで、図６（Ａ）に示すように、第１の電極２０２、酸化物半導体膜２０８、第２の電極２１１を覆うように、ゲート絶縁膜２１２を形成し、ゲート絶縁膜２１２上にゲート電極２１３を形成する。ゲート絶縁膜２１２は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜、酸化ハフニウム膜または酸化タンタル膜を単層で又は積層させて形成することができる。
また、ゲート絶縁膜２１２として、ハフニウムシリケート（ＨｆＳｉＯｘ）、Ｎが添加されたＨｆＳｉｘＯｙ、窒素が添加されたハフニウムアルミネート（ＨｆＡｌＯｘ）、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ−ｋ材料を用いることでゲートリークを低減できる。さらには、ｈｉｇｈ−ｋ材料と、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、または酸化アルミニウム膜のいずれか一以上との積層構造とすることができる。ゲート絶縁膜２１２の厚さは、５０ｎｍ以上５００ｎｍ以下とするとよい。ゲート絶縁膜２１２の厚さを厚くすることで、ゲートリーク電流を低減することができる。
ゲート絶縁膜２１２は、水分や、水素などの不純物を極力含まないことが望ましい。スパッタリング法により酸化珪素膜を成膜する場合には、ターゲットとしてシリコンターゲット又は石英ターゲットを用い、スパッタガスとして酸素又は、酸素及びアルゴンの混合ガスを用いて行う。
不純物を除去することによりｉ型化又は実質的にｉ型化された酸化物半導体（高純度化された酸化物半導体）は界面準位、界面電荷に対して極めて敏感であるため、ゲート絶縁膜２１２との界面は重要である。そのため高純度化された酸化物半導体に接するゲート絶縁膜（ＧＩ）は、高品質化が要求される。
例えば、μ波（２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤは、緻密で絶縁耐圧の高い高品質な絶縁膜を形成できるので好ましい。高純度化された酸化物半導体と高品質ゲート絶縁膜とが密接することにより、界面準位を低減して界面特性を良好なものとすることができるからである。
もちろん、ゲート絶縁膜２１２として良質な絶縁膜を形成できるものであれば、スパッタリング法やプラズマＣＶＤ法など他の成膜方法を適用することができる。また、成膜後の熱処理によってゲート絶縁膜２１２の膜質、酸化物半導体との界面特性が改質される絶縁膜であっても良い。いずれにしても、ゲート絶縁膜としての膜質が良好であることは勿論のこと、酸化物半導体との界面準位密度を低減し、良好な界面を形成できるものであれば良い。
バリア性の高い材料を用いた絶縁膜と、含まれる窒素の比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜とを積層させた構造を有するゲート絶縁膜２１２を形成しても良い。この場合、酸化珪素膜、酸化窒化珪素膜などの絶縁膜は、バリア性を有する絶縁膜と酸化物半導体膜の間に形成する。バリア性の高い絶縁膜として、例えば窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などが挙げられる。バリア性を有する絶縁膜を用いることで、水分または水素などの雰囲気中の不純物、或いは基板内に含まれるアルカリ金属、重金属などの不純物が、酸化物半導体膜内、ゲート絶縁膜２１２内、或いは、酸化物半導体膜と他の絶縁膜の界面とその近傍に入り込むのを防ぐことができる。また、酸化物半導体膜に接するように窒素の比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜を形成することで、バリア性の高い材料を用いた絶縁膜が直接酸化物半導体膜に接するのを防ぐことができる。
例えば、第１のゲート絶縁膜として膜厚５ｎｍ以上３００ｎｍ以下の酸化シリコン膜（ＳｉＯｘ（ｘ＞０））を形成し、第１のゲート絶縁膜上に第２のゲート絶縁膜としてスパッタリング法により膜厚５０ｎｍ以上２００ｎｍ以下の窒化シリコン膜（ＳｉＮｙ（ｙ＞０））を積層して、膜厚１００ｎｍのゲート絶縁膜としてもよい。本実施の形態では、圧力０．４Ｐａ、高周波電源１．５ｋＷ、酸素及びアルゴン（酸素流量２５ｓｃｃｍ：アルゴン流量２５ｓｃｃｍ＝１：１）雰囲気下でＲＦスパッタリング法により膜厚１００ｎｍの酸化シリコン膜を形成する。
なお、ゲート絶縁膜２１２に水素、水酸基及び水分がなるべく含まれないようにするために、成膜の前処理として、スパッタリング装置の予備加熱室で第１の電極２０２、酸化物半導体膜２０８及び第２の電極２１１が形成された基板２００を予備加熱し、基板２００に吸着した水素、水分などの不純物を脱離し排気することが好ましい。なお、予備加熱の温度としては、１００℃以上４００℃以下好ましくは１５０℃以上３００℃以下である。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。
なお、ゲート絶縁膜２１２を形成した後に、加熱処理を施しても良い。加熱処理は、不活性ガス雰囲気（窒素、またはヘリウム、ネオン、アルゴン等）下において、好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下で行う。本実施の形態では、例えば、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。上記加熱処理を行うと、酸化物半導体膜２０８がゲート絶縁膜２１２を構成する酸化珪素と接した状態で加熱されることになり、第２の加熱処理で酸素欠損が発生していたとしても、酸化珪素から酸素が供給されることで、ドナーとなる酸素欠損を低減し、化学量論的組成比を満たす構成とすることが可能であり、酸化物半導体膜２０８をｉ型化または実質的にｉ型化にすることができる。この加熱処理を行うタイミングは、ゲート絶縁膜２１２の形成後であれば特に限定されず、他の工程、例えば後に形成されるゲート電極２１３、絶縁膜２１４、または配線２１５、配線２１６、配線２１７のいずれかを形成した後に行ってもよい。また、透明導電膜を低抵抗化させるための加熱処理などの、他の加熱処理と兼ねることで、工程数を増やすことなく行うことができる。
ゲート電極２１３の材料は、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム等の金属材料、これら金属材料を主成分とする合金材料を用いた導電膜、或いはこれら金属の窒化物を、単層で又は積層で用いることができる。なお、後の工程において行われる加熱処理の温度に耐えうるのであれば、上記金属材料としてアルミニウム、銅を用いることも出来る。アルミニウムまたは銅は、耐熱性や腐食性の問題を回避するために、高融点金属材料と組み合わせて用いると良い。高融点金属材料としては、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム等を用いることができる。
例えば、二層の積層構造を有するゲート電極２１３として、アルミニウム膜上にモリブデン膜が積層された二層の積層構造、または銅膜上にモリブデン膜を積層した二層構造、または銅膜上に窒化チタン膜若しくは窒化タンタル膜を積層した二層構造、窒化チタン膜とモリブデン膜とを積層した二層構造とすることが好ましい。３層の積層構造を有するゲート電極２１３としては、アルミニウム膜、アルミニウムとシリコンの合金膜、アルミニウムとチタンの合金膜またはアルミニウムとネオジムの合金膜を中間層とし、タングステン膜、窒化タングステン膜、窒化チタン膜またはチタン膜を上下層として積層した構造とすることが好ましい。
また、ゲート電極２１３に酸化インジウム、酸化インジウム酸化スズ合金、酸化インジウム酸化亜鉛合金、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウム、または酸化亜鉛ガリウム等の透光性を有する酸化物導電膜をゲート電極２１３に用いることで、画素部の開口率を向上させることができる。
ゲート電極２１３の膜厚は、１０ｎｍ〜４００ｎｍ、好ましくは１００ｎｍ〜２００ｎｍとする。本実施の形態では、タングステンターゲットを用いたスパッタ法により１５０ｎｍのゲート電極用の導電膜を形成した後、該導電膜をエッチングにより所望の形状に加工（パターニング）することで、ゲート電極２１３を形成する。ゲート電極２１３は、少なくとも、ゲート絶縁膜２１２を間に挟んで、酸化物半導体膜２０８の端部と重なる位置に形成されていれば良い。酸化物半導体膜２０８の端部では、このゲート絶縁膜２１２を間に挟んでゲート電極２１３と重なる部分２１８において、チャネル形成領域が形成される。なお、形成されたゲート電極２１３の端部がテーパ形状であると、上に積層する絶縁膜２１４の被覆性が向上するため好ましい。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
次いで、図６（Ｂ）に示すように、第１の電極２０２、酸化物半導体膜２０８、第２の電極２１１、ゲート絶縁膜２１２及びゲート電極２１３を覆うように、絶縁膜２１４を形成した後、コンタクトホール２２１、コンタクトホール２２２、コンタクトホール２２３を形成する。絶縁膜２１４は、水分や、水素などの不純物を極力含まないことが望ましく、単層の絶縁膜であっても良いし、積層された複数の絶縁膜で構成されていても良い。絶縁膜２１４は、例えば、酸化珪素膜、酸化窒化珪素膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などの酸化物絶縁膜、窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などの窒化物絶縁膜を用いる。または、酸化物絶縁膜及び窒化物絶縁膜の積層とすることもできる。上記絶縁膜２１４に、バリア性の高い絶縁膜、例えば、窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などを用いることで、酸化物半導体膜２０８内、ゲート絶縁膜２１２内、或いは、酸化物半導体膜２０８と他の絶縁膜の界面とその近傍に、水分または水素などの不純物が入り込むのを防ぐことができる。
本実施の形態では、スパッタ法で形成された膜厚２００ｎｍの酸化珪素膜上に、スパッタ法で形成された膜厚１００ｎｍの窒化珪素膜を積層させた構造を有する、絶縁膜２１４を形成する。なお、スパッタリング法で絶縁膜２１４を形成する場合、基板２００を１００℃〜４００℃の温度に加熱し、水素、水、水酸基または水素化物などが除去された高純度窒素を含むスパッタガスを導入しシリコン半導体のターゲットを用いて絶縁膜２１４を形成してもよい。この場合においても、処理室内に残留する水素、水、水酸基または水素化物などを除去しつつ絶縁膜を形成することが好ましい。
なお、絶縁膜２１４を形成した後に、加熱処理を施しても良い。加熱処理は、不活性ガス雰囲気（窒素、またはヘリウム、ネオン、アルゴン等）下において、好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）で行う。
コンタクトホール２２１、コンタクトホール２２２、コンタクトホール２２３は、フォトリソグラフィ工程によりレジストマスクを形成し、ゲート絶縁膜２１２及び絶縁膜２１４の一部をエッチングにより選択的に除去することで形成できる。コンタクトホール２２１により、ゲート電極２１３の一部が露出される。コンタクトホール２２２により、第２の電極２１１の一部が露出される。コンタクトホール２２３により、ゲート電極２１３の一部が露出される。また、これらコンタクトホールの形成時に、第１の電極２０２のゲート電極２１３に覆われていない領域において、第１の電極２０２が露出するようなコンタクトホールを形成しても良い。
次に、図６（Ｃ）に示すように、コンタクトホール２２１、コンタクトホール２２２、コンタクトホール２２３を覆うように、絶縁膜２１４上に導電膜を形成した後、エッチング等により、当該導電膜を所望の形状に加工して、配線２１５、配線２１６、配線２１７を形成する。なお、エッチングに用いるレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを削減できる。
配線２１５は、コンタクトホール２２１を介してゲート電極２１３に接続されている。配線２１６は、コンタクトホール２２２を介して第２の電極２１１に接続されている。配線２１７は、コンタクトホール２２３を介してゲート電極２１３に接続されている。なお、これら配線の形成時に、コンタクトホールを介して第１の電極２０２に接続される配線を形成しても良い。
配線２１５、配線２１６、配線２１７は、第１の電極２０２と同様の構造、材料を有する導電膜を用いて、同様の作製方法にて形成することができる。
以上の工程でトランジスタ２２０が形成される。
図７（Ｂ）に、図６（Ｃ）に示すトランジスタ２２０の上面図を示す。なお、図７（Ｂ）の破線Ｂ１−Ｂ２における断面図が、図６（Ｃ）に相当する。図７（Ｂ）において、配線２３０は、配線２１５、配線２１６、配線２１７と同時に形成される配線であり、コンタクトホール２３１を介して第１の電極２０２に接続されている。
上記のように酸化物半導体膜中の水素の濃度を低減し、高純度化することができる。それにより酸化物半導体膜の安定化を図ることができる。また、ガラス転移温度以下の加熱処理で、キャリア密度が極端に少なく、バンドギャップの広い酸化物半導体膜を形成することができる。このため、大面積基板を用いてトランジスタを作製することができるため、量産性を高めることができる。また、当該水素濃度が低減され高純度化された酸化物半導体膜を用いることで、耐圧性が高く、ショートチャネル効果が低く、オンオフ比の高いトランジスタを作製することができる。
なお、本実施の形態では、酸化物半導体膜２０８のうち、第２の電極２１１とは異なる領域に形成されている部分全てが、ゲート電極２１３に覆われているが、本発明はこの構成に限定されない。酸化物半導体膜２０８のうち、第２の電極２１１とは異なる領域に形成されている部分の少なくとも一部が、ゲート電極２１３により覆われていれば良い。また、第１の電極２０２と第２の電極２１１のうち、ドレイン電極として機能する電極が、ゲート電極２１３に接続されていても良い。ドレイン電極として機能する電極がゲート電極２１３に接続されていることで、当該トランジスタをダイオードとして機能させることができる。
なお、トランジスタが有するソース電極とドレイン電極は、トランジスタの極性及び各電極に与えられる電位の高低差によって、その呼び方が入れ替わる。一般的に、ｎチャネル型トランジスタでは、低い電位の与えられる電極がソース電極と呼ばれ、高い電位の与えられる電極がドレイン電極と呼ばれる。また、ｐチャネル型トランジスタでは、低い電位の与えられる電極がドレイン電極と呼ばれ、高い電位の与えられる電極がソース電極と呼ばれる。本明細書では、便宜上、ソース電極とドレイン電極とが固定されているものと仮定して、トランジスタの接続関係を説明しているが、実際には上記電位の関係に従ってソース電極とドレイン電極の呼び方が入れ替わる。
また、本明細書において接続とは電気的な接続を意味しており、電流または電圧が伝送可能な状態に相当する。
ここで、本実施の形態で示したトランジスタのドレイン耐圧について説明する。
半導体中の電界があるしきい値に達すると、衝突イオン化が生じ、空乏層内で高電界により加速されたキャリアが結晶格子に衝突し、電子と正孔の対を生成する。さらに電界が高くなると、衝突イオン化により発生した電子と正孔の対もさらに電界によって加速され、衝突イオン化を繰り返し、電流が指数関数的に増加するアバランシェ降伏が生じる。衝突イオン化は、キャリア（電子、正孔）が半導体のバンドギャップ以上の運動エネルギーを有することにより発生する。このため、バンドギャップが大きいほど、衝突イオン化を発生させる電界が高くなる。
酸化物半導体のバンドギャップは、３．１５ｅＶであり、シリコンのバンドギャップの１．７４ｅＶとくらべて大きいため、アバランシェ降伏が起こりにくい。このため、酸化物半導体を用いたトランジスタはドレイン耐圧が高くなり、高電界が印加されてもオン電流の指数関数的急上昇が生じにくい。
次に、酸化物半導体を用いたトランジスタのホットキャリア劣化について説明する。
ホットキャリア劣化とは、高速に加速された電子がチャネル中のドレイン近傍でゲート絶縁膜中に注入されて固定電荷となる、或いは、ゲート絶縁膜界面にトラップ準位を形成することにより、閾値電圧の変動やゲートリーク等のトランジスタ特性の劣化が生じることであり、ホットキャリア劣化の要因としては、チャネルホットエレクトロン注入（ＣＨＥ注入）とドレインアバランシェホットキャリア注入（ＤＡＨＣ注入）がある。
シリコンはバンドギャップが狭いため、アバランシェ降伏によって雪崩的に電子が発生しやすく、ゲート絶縁膜へのポテンシャル障壁を越えられるほど高速に加速される電子数が増加する。しかしながら、本実施の形態で示す酸化物半導体は、バンドギャップが広いため、アバランシェ降伏が生じにくく、シリコンと比べてホットキャリア劣化の耐性が高い。なお、高耐圧材料の一つであるシリコンカーバイドのバンドキャップと酸化物半導体のバンドギャップは同等であるが、酸化物半導体の方が、移動度が２桁程小さいため、電子が加速されにくく、シリコンカーバイドよりホットキャリア劣化が生じにくく、ドレイン耐圧が高いといえる。
以上のことから、酸化物半導体を用いたトランジスタはドレイン耐圧が高く、具体的には１００Ｖ以上、好ましくは５００Ｖ、より好ましくは１ｋＶ以上のドレイン耐圧を有することが可能である。
ここで、トランジスタの代表例であるシリコンカーバイドと酸化物半導体の比較について以下に示す。ここでは、シリコンカーバイドとして、４Ｈ−ＳｉＣを用いる。
酸化物半導体と４Ｈ−ＳｉＣはいくつかの共通点を有している。真性キャリア密度はその一例である。フェルミ・ディラック分布に従えば、酸化物半導体の真性キャリア密度は１０−７ｃｍ−３程度と見積もられるが、これは、４Ｈ−ＳｉＣにおける６．７×１０−１１ｃｍ−３と同様、極めて低い値である。
また、酸化物半導体のエネルギーバンドギャップは３．０ｅＶ〜３．５ｅＶであり、４Ｈ−ＳｉＣのエネルギーバンドギャップは３．２６ｅＶであるから、ワイドギャップ半導体という点においても、酸化物半導体とシリコンカーバイドとは共通している。
しかしながら、酸化物半導体及びシリコンカーバイドにおいて、製造温度が大きく異なる。シリコンカーバイドは一般に１５００℃〜２０００℃の熱処理を必要とする。一方、酸化物半導体は、３００℃〜５００℃（ガラス転移温度以下、最大でも７００℃程度）の熱処理で作製することが可能であり、大面積基板上にトランジスタを作製することができる。また、スループットを高めることができる。
また、シリコンカーバイドを用いたトランジスタはＰＮ接合を用いるため、ドナーまたはアクセプターとなりうる不純物（リン、ボロン等）のドーピング工程が必要であるため、製造工程数が増大する。一方、酸化物半導体を用いたトランジスタは、ＰＮ接合を設けずともよいため、製造工程の削減、スループットの向上が可能であり、更には大面積基板を用いることが可能である。
なお、酸化物半導体において、バンドギャップ内のＤＯＳ（ｄｅｎｓｉｔｙ ｏｆ ｓｔａｔｅ）等の物性研究は多くなされているが、これらの研究は、ＤＯＳそのものを十分に減らすという思想を含まない。本実施の形態では、ＤＯＳの原因たり得る水や水素を酸化物半導体中より除去することで、高純度化した酸化物半導体を作製する。これは、ＤＯＳそのものを十分に減らすという思想に基づくものである。そして、これによって極めて優れた工業製品の製造を可能とするものである。
さらに、酸素欠乏により発生する金属の不対結合手に対して酸素を供給し、酸素欠陥によるＤＯＳを減少させることにより、いっそう高純度化された（ｉ型の）酸化物半導体とすることも可能である。たとえば、チャネル形成領域に密接して酸素過剰の酸化膜を形成し、当該酸化膜から酸素を供給して、酸素欠陥によるＤＯＳを減少させることが可能である。
酸化物半導体の欠陥は、過剰な水素による伝導帯下０．１〜０．２ｅＶの浅い準位や、酸素の不足による深い準位、などに起因するものとされている。これらの欠陥を無くすために、水素を徹底的に除去し、酸素を十分に供給する、という技術思想は正しいものであろう。
また、酸化物半導体は一般にｎ型とされているが、本実施の形態では、不純物、特に水や水素を除去することによりｉ型化を実現する。この点、シリコンなどのように不純物を添加してのｉ型化ではなく、従来にない技術思想を含むものといえる。
また、酸化物半導体をｉ型化することにより、トランジスタの温度特性が良好であり、代表的には、−２５℃から１５０℃までの温度範囲において、トランジスタの電流電圧特性において、オン電流、オフ電流、電界効果移動度、Ｓ値、及びしきい値電圧の変動がほとんどなく、温度による電流電圧特性の劣化がほとんどない。
なお、本実施の形態で示す酸化物半導体を用いたトランジスタは、シリコンカーバイドを用いたトランジスタと比較して、移動度が２桁ほど低いが、ドレイン電圧を高くする、チャネル幅（Ｗ）を大きくすることで、トランジスタの電流値を高め、デバイス特性を向上させることができる。
本実施の形態の技術思想は、酸化物半導体中に、不純物をさらに加えることをせずに、逆に不本意に存在する水、水素という不純物を意図的に除去することにより、酸化物半導体自体を高純度化することである。すなわち、ドナー準位を構成する水または水素を除去し、さらに酸素欠損を低減し、酸化物半導体を構成する主成分材料の酸素を十分に供給することにより、酸化物半導体を高純度化することである。
酸化物半導体を成膜することで１０２０ｃｍ−３のレベルの水素がＳＩＭＳ（二次イオン質量分析）で測定される。このドナー準位の原因となる水または水素を意図的に除去し、さらに水または水素の除去に伴い同時に減少してしまう酸素（酸化物半導体の成分の一つ）を酸化物半導体に加えることにより、酸化物半導体を高純度化し、電気的にｉ型（真性）半導体とする。
また、本実施の形態においては、酸化物半導体中の水、水素の量は少なければ少ないほど好ましく、キャリアも少なければ少ないほど良い。すなわち、キャリア密度は１×１０１４ｃｍ−３未満、好ましくは１×１０１２ｃｍ−３未満、さらに好ましくは測定限界以下の１×１０１１ｃｍ−３未満が求められる。更には本実施の形態の技術思想的には、ゼロに近いまたはゼロが理想である。酸化物半導体のキャリアを低減し、好ましくは無くしてしまうことで、トランジスタにおいて酸化物半導体はキャリアを通過させる通路（パス）として機能させる。その結果、酸化物半導体は高純度化したｉ型（真性）半導体であり、キャリアがない、または極めて少なくせしめることにより、トランジスタのオフ状態ではＩｏｆｆを極めて低くできるというのが本実施の形態の技術思想である。
また、酸化物半導体は通路（パス）として機能し、酸化物半導体自体がキャリアを有さない、または極めて少ないように高純度化したｉ型（真性）とすると、キャリアはソース電極、ドレイン電極により供給される。
なお、本実施の形態で示した構造を有するトランジスタは、実施の形態１に示したような、チャネルが基板と概略平行に形成される横型のトランジスタに比べて基板表面における占有面積を低減することができる。この結果、トランジスタの微細化が可能である。
このように、酸化物半導体膜の主成分以外の不純物、代表的には水素、水、水酸基または水素化物などが極力含まれないように高純度化することにより、トランジスタの動作を良好なものとすることができる。特に、耐圧性を高め、ショートチャネル効果を低減し、オンオフ比を高めることができる。
また、実施の形態１の結晶領域１０９と同様に、表層部の結晶領域２０９の結晶は、酸化物半導体膜２０８の表面に対して略垂直な方向にｃ軸（ｃ−ａｘｉｓ）が配向した結晶であり、当該結晶が隣接している。よって、実施の形態１にて説明したように、結晶領域２０９を有することで、酸化物半導体膜２０８は、その表面と平行な方向の電気特性が向上する。また、本発明の一態様では、結晶領域内において、結晶粒どうしが隣接し、なおかつ、酸化物半導体を構成している金属元素が、隣接する結晶粒間において連なった状態、すなわち、連接している状態を呈する。よって、酸化物半導体膜２０８の表面と平行な方向の電気特性が、さらに向上する。従って、酸化物半導体膜２０８表層部におけるキャリア移動度が上昇するため、当該酸化物半導体膜２０８を有するトランジスタの電界効果移動度が上昇し、良好な電気特性を実現できる。
なお、結晶領域２０９の結晶構造は上記に限定されず、他の結晶構造の結晶を含んでいても良い。例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体材料を用いる場合には、ＩｎＧａＺｎＯ４の結晶に加え、Ｉｎ２Ｇａ２ＺｎＯ７、ＩｎＧａＺｎ５Ｏ８等の結晶などを含んでいても良い。もちろん、結晶領域２０９全体に渡ってＩｎＧａＺｎＯ４の結晶が存在する場合には、より効果的であり、好適である。
また、結晶領域２０９は、結晶領域２０９以外の非晶質領域２１０と比較して安定であるため、これを酸化物半導体膜２０８の表層部に有することで、非晶質領域２１０に不純物（例えば水素、水、水酸基または水素化物など）が取り込まれることを低減することが可能である。このため、酸化物半導体膜２０８の信頼性を向上させることができる。
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態３）
本実施の形態では、チャネル保護構造のボトムゲート型のトランジスタを例に挙げ、半導体装置の構造及び作製方法について説明する。なお、実施の形態１と同一部分又は同様な機能を有する部分、及び工程は、実施の形態１と同様に行うことができるため、繰り返しの説明は省略する。
実施の形態１の図１（Ｅ）に示すように、第２の加熱処理の工程まで、同様に行う。次いで、図８（Ａ）に示すように、酸化物半導体膜１０８内のゲート電極１０１と重なる領域、すなわちチャネル形成領域と重なるように、酸化物半導体膜１０８上にチャネル保護膜１３０を形成する。チャネル保護膜１３０を設けることによって、酸化物半導体膜１０８のチャネル形成領域となる部分に対する、後の工程時におけるダメージ（エッチング時のプラズマやエッチング剤による膜減りなど）を防ぐことができる。従ってトランジスタの信頼性を向上させることができる。
チャネル保護膜１３０には、酸素を含む無機材料（酸化珪素、酸化窒化珪素、窒化酸化珪素など）を用いることができる。チャネル保護膜１３０は、プラズマＣＶＤ法や熱ＣＶＤ法などの気相成長法やスパッタリング法を用いて形成することができる。チャネル保護膜１３０は成膜後にエッチングにより形状を加工する。ここでは、スパッタ法により酸化珪素膜を形成し、フォトリソグラフィによるマスクを用いてエッチング加工することでチャネル保護膜１３０を形成する。
なお、チャネル保護膜１３０を形成した後に、加熱処理を施しても良い。加熱処理は、不活性ガス雰囲気（窒素、またはヘリウム、ネオン、アルゴン等）下において、好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）で行う。本実施の形態では、例えば、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。酸化物半導体膜１０８のチャネル形成領域となる部分と、酸素を含む絶縁膜であるチャネル保護膜１３０とが接して設けられた後に、加熱処理が施されることによって、酸化物半導体膜１０８に酸素が供与されるため、酸化物半導体膜１０８のチャネル保護膜１３０と接する領域を選択的に酸素過剰な状態とすることができる。その結果、酸化物半導体膜１０８の少なくともチャネル保護膜１３０と接する領域において、第２の加熱処理により酸素欠損が発生していたとしても、ドナーとなる酸素欠損を低減して化学量論的組成比を満たす構成とすることが可能であり、ゲート電極１０１と重なるチャネル形成領域はｉ型化または実質的にｉ型化となり、トランジスタの電気特性の向上および、電気特性のばらつきを軽減することができる。この加熱処理を行うタイミングは、チャネル保護膜１３０の形成後であれば特に限定されず、他の工程、例えば樹脂膜形成時の加熱処理や、透明導電膜を低抵抗化させるための加熱処理と兼ねることで、工程数を増やすことなく行うことができる。
次いで、図８（Ｂ）に示すように、酸化物半導体膜１０８上に、ソース電極及びドレイン電極（これと同じ層で形成される配線を含む）となる導電膜を形成した後、該導電膜をエッチング等により所望の形状に加工することで、ソース電極１３１、ドレイン電極１３２を形成する。ソース電極１３１、ドレイン電極１３２の材料、膜厚及び構造と、作製方法については、実施の形態１に示したソース電極１１１、ドレイン電極１１２についての記載を参照すれば良い。
ソース電極１３１、ドレイン電極１３２は、酸化物半導体膜１０８が有する結晶領域１０９と接している。導電性の高い結晶領域１０９と、ソース電極１３１、ドレイン電極１３２が接することで、ソース電極１３１及びドレイン電極１３２と、酸化物半導体膜１０８との間の接触抵抗を低減させることができるので、最終的に形成されるトランジスタのオン電流を高めることができる。
次いで、Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理を行う。このプラズマ処理によって露出している酸化物半導体膜の表面に付着した吸着水などを除去する。また、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。
なお、プラズマ処理を行った後、図８（Ｃ）に示すように、ソース電極１３１、ドレイン電極１３２、チャネル保護膜１３０及び酸化物半導体膜１０８を覆うように、絶縁膜１３３を形成する。絶縁膜１３３の材料、膜厚及び構造と、作製方法については、実施の形態１に示した絶縁膜１１３についての記載を参照すれば良い。
なお、絶縁膜１３３を形成した後に、加熱処理を施しても良い。加熱処理は、不活性ガス雰囲気（窒素、またはヘリウム、ネオン、アルゴン等）下において、好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）で行う。本実施の形態では、例えば、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。
以上の工程でトランジスタ１４０が形成される。
なお、本実施の形態では、酸化物半導体膜１０８が結晶領域１０９と非晶質領域１１０とを有しているが、酸化物半導体膜１０８の殆ど全てが結晶領域１０９で占められていても良い。また、酸化物半導体膜１０８が結晶領域１０９と非晶質領域１１０とを有している場合でも、結晶領域１０９が酸化物半導体膜１０８の表面からどれぐらいの深さまで占めているのかということは、図８に示した構成に限定されない。
図９に、図８（Ｃ）に示すトランジスタ１４０の上面図を示す。なお、図９の破線Ｃ１−Ｃ２における断面図が、図８（Ｃ）に相当する。
上記作製方法に従って形成されたトランジスタ１４０は、ゲート電極１０１と、ゲート電極１０１上のゲート絶縁膜１０２と、ゲート絶縁膜１０２上の酸化物半導体膜１０８と、酸化物半導体膜１０８上のチャネル保護膜１３０と、酸化物半導体膜１０８上のソース電極１３１及びドレイン電極１３２とを有する。トランジスタ１４０は、さらに、酸化物半導体膜１０８、ソース電極１３１、ドレイン電極１３２及びチャネル保護膜１３０上の絶縁膜１３３を有していても良い。
また、トランジスタ１４０はシングルゲート構造のトランジスタを用いて説明したが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造のトランジスタも形成することができる。
次いで、絶縁膜１３３上に導電膜を形成した後、該導電膜をパターニングすることで、図１０（Ａ）に示すように、酸化物半導体膜１０８と重なる位置にバックゲート電極１４５を形成しても良い。バックゲート電極１４５は、ゲート電極１０１、或いはソース電極１３１及びドレイン電極１３２と同様の材料、構造を用いて形成することが可能である。
バックゲート電極１４５の膜厚は、１０ｎｍ〜４００ｎｍ、好ましくは１００ｎｍ〜２００ｎｍとする。本実施の形態では、チタン膜、アルミニウム膜、チタン膜が積層された構造を有する導電膜を形成する。そして、フォトリソグラフィ法によりレジストマスクを形成し、エッチングにより不要な部分を除去して、該導電膜を所望の形状に加工（パターニング）することで、バックゲート電極１４５を形成する。
次いで、図１０（Ｂ）に示すように、バックゲート電極１４５を覆うように絶縁膜１４６を形成する。絶縁膜１４６は、雰囲気中の水分、水素、酸素などがトランジスタ１４０の特性に影響を与えるのを防ぐことができる、バリア性の高い材料を用いるのが望ましい。例えば、バリア性の高い絶縁膜として、窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などを、プラズマＣＶＤ法又はスパッタリング法等により単層で又は積層させて形成することができる。バリア性の効果を得るには、絶縁膜１４６は、例えば厚さ１５ｎｍ〜４００ｎｍの膜厚で形成することが好ましい。
本実施の形態では、プラズマＣＶＤ法により３００ｎｍの絶縁膜を形成する。成膜条件は、シランガスの流量４ｓｃｃｍとし、亜酸化窒素の流量８００ｓｃｃｍとし、基板温度４００℃とする。
図１０（Ｃ）に、図１０（Ｂ）に示す半導体装置の上面図を示す。図１０（Ｂ）は、図１０（Ｃ）の破線Ｃ１−Ｃ２における断面図に相当する。
なお、図１０（Ｂ）では、バックゲート電極１４５が酸化物半導体膜１０８全体を覆っている場合を例示しているが、本発明はこの構成に限定されない。バックゲート電極１４５は、酸化物半導体膜１０８が有するチャネル形成領域の一部と少なくとも重なっていれば良い。
バックゲート電極１４５は、電気的に絶縁しているフローティングの状態であっても良いし、電位が与えられる状態であっても良い。後者の場合、バックゲート電極１４５には、ゲート電極１０１と同じ高さの電位が与えられていても良いし、グラウンドなどの固定電位が与えられていても良い。バックゲート電極１４５に与える電位の高さを制御することで、トランジスタ１４０の閾値電圧を制御することができる。
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態４）
本実施の形態では、本発明の作製方法を用いて形成される半導体表示装置の一つである、電子ペーパー或いはデジタルペーパーと呼ばれる半導体表示装置の構成について説明する。
電子ペーパーは、電圧の印加により階調を制御することができ、なおかつメモリ性を有する表示素子を用いる。具体的に、電子ペーパーに用いられる表示素子には、非水系電気泳動型の表示素子、２つの電極間の高分子材料中に液晶のドロップレットを分散させたＰＤＬＣ（ｐｏｌｙｍｅｒ ｄｉｓｐｅｒｓｅｄ ｌｉｑｕｉｄ ｃｒｙｓｔａｌ）方式の表示素子、２つの電極間にカイラルネマチック液晶またはコレステリック液晶を有する表示素子、２つの電極間に帯電した微粒子を有し、該微粒子を電界により粉体中で移動させる粉体移動方式の表示素子などを用いることができる。また非水系電気泳動型の表示素子には、２つの電極間に帯電した微粒子を分散させた分散液を挟み込んだ表示素子、帯電した微粒子を分散させた分散液を、絶縁膜を間に挟んだ２つの電極上に有する表示素子、それぞれ異なる電荷に帯電する二色の半球を有するツイスティングボールを、２つの電極間において溶媒中に分散させた表示素子、溶液中に帯電した微粒子が複数分散されているマイクロカプセルを２つの電極間に有する表示素子などが含まれる。
図１３（Ａ）に、電子ペーパーの画素部７００と、信号線駆動回路７０１と、走査線駆動回路７０２の上面図を示す。
画素部７００は複数の画素７０３を有している。また、信号線駆動回路７０１から複数の信号線７０７が、画素部７００内まで引き回されている。走査線駆動回路７０２から複数の走査線７０８が、画素部７００内まで引き回されている。
各画素７０３はトランジスタ７０４と、表示素子７０５と、保持容量７０６とを有している。トランジスタ７０４のゲート電極は、走査線７０８の一つに接続されている。またトランジスタ７０４のソース電極とドレイン電極は、一方が信号線７０７の一つに、他方が表示素子７０５の画素電極に接続されている。
なお図１３（Ａ）では、表示素子７０５の画素電極と対向電極の間に印加された電圧を保持するために、表示素子７０５と並列に保持容量７０６が接続されているが、表示素子７０５のメモリ性の高さが表示を維持するのに十分な程度に高いのであれば、保持容量７０６を必ずしも設ける必要はない。
なお、図１３（Ａ）では、各画素にスイッチング素子として機能するトランジスタを一つ設けたアクティブマトリクス型の画素部の構成について説明したが、本発明の一態様に係る電子ペーパーは、この構成に限定されない。画素に設けるトランジスタの数は複数であっても良いし、トランジスタ以外に容量、抵抗、コイルなどの素子が接続されていても良い。
図１３（Ｂ）に、マイクロカプセルを有する電気泳動型の電子ペーパーを例に挙げ、各画素７０３に設けられた表示素子７０５の断面図を示す。
表示素子７０５は、画素電極７１０と、対向電極７１１と、画素電極７１０及び対向電極７１１によって電圧が印加されるマイクロカプセル７１２とを有する。トランジスタ７０４のソース電極またはドレイン電極７１３の一方は、画素電極７１０に接続されている。
マイクロカプセル７１２内には、酸化チタンなどのプラスに帯電した白色顔料と、カーボンブラックなどのマイナスに帯電した黒色顔料とが、オイルなどの分散媒と共に封入されている。画素電極７１０に印加されるビデオ信号の電圧に従って、画素電極と対向電極の間に電圧を印加し、正の電極側に黒色顔料を、負の電極側に白色顔料を引き寄せることで、階調の表示を行うことができる。
また、図１３（Ｂ）では、マイクロカプセル７１２が、画素電極７１０と対向電極７１１の間において透光性を有する樹脂７１４により固定されている。しかし、本発明はこの構成に限定されず、マイクロカプセル７１２、画素電極７１０、対向電極７１１によって形成される空間には、空気、不活性ガスなどの気体が充填されていても良い。ただし、この場合、マイクロカプセル７１２は、接着剤などにより画素電極７１０と対向電極７１１の両方、或いはいずれか一方に、固定しておくことが望ましい。
また、表示素子７０５が有するマイクロカプセル７１２の数は、図１３（Ｂ）に示すように複数であるとは限らない。１つの表示素子７０５が複数のマイクロカプセル７１２を有していても良いし、複数の表示素子７０５が１つのマイクロカプセル７１２を有していても良い。例えば２つの表示素子７０５が１つのマイクロカプセル７１２を共有し、一方の表示素子７０５が有する画素電極７１０にプラスの電圧が、他方の表示素子７０５が有する画素電極７１０にマイナスの電圧が印加されていたとする。この場合、プラスの電圧が印加された画素電極７１０と重なる領域において、マイクロカプセル７１２内では黒色顔料が画素電極７１０側に引き寄せられ、白色顔料が対向電極７１１側に引き寄せられる。逆に、マイナスの電圧が印加された画素電極７１０と重なる領域において、マイクロカプセル７１２内では白色顔料が画素電極７１０側に引き寄せられ、黒色顔料が対向電極７１１側に引き寄せられる。
次に、電子ペーパーの具体的な駆動方法について、上述した電気泳動型の電子ペーパーを例に挙げて説明する。
電子ペーパーの動作は、初期化期間と、書込期間と、保持期間とに分けて説明することが出来る。
表示する画像を切り替える前に、まず初期化期間において画素部内の各画素の階調を一旦統一することで、表示素子を初期化する。表示素子を初期化することで、残像が残るのを防ぐことが出来る。具体的に、電気泳動型では、各画素の表示が白または黒となるように、表示素子７０５が有するマイクロカプセル７１２によって表示される階調を調整する。
本実施の形態では、黒を表示するような初期化用ビデオ信号を画素に入力した後、白を表示するような初期化用ビデオ信号を画素に入力する場合の、初期化の動作について説明する。例えば、画像の表示を対向電極７１１側に向かって行う電気泳動型の電子ペーパーの場合、まず、マイクロカプセル７１２内の黒色顔料が対向電極７１１側に、白色顔料が画素電極７１０側に向くように、表示素子７０５に電圧を印加する。次いで、マイクロカプセル７１２内の白色顔料が対向電極７１１側に、黒色顔料が画素電極７１０側に向くように、表示素子７０５に電圧を印加する。
また、画素への初期化用ビデオ信号の入力が１回のみだと、初期化期間の前に表示されていた階調によっては、マイクロカプセル７１２内の白色顔料と黒色顔料の移動が中途半端に終わってしまい、初期化期間が終了した後においても画素間において表示される階調に差が生じてしまう可能性もある。そのため、共通電圧Ｖｃｏｍに対してマイナスの電圧−Ｖｐを、複数回、画素電極７１０に印加することで黒を表示し、共通電圧Ｖｃｏｍに対してプラスの電圧Ｖｐを、複数回、画素電極７１０に印加することで白を表示することが望ましい。
なお、初期化期間前に各画素の表示素子によって表示されていた階調が異なると、初期化用ビデオ信号を入力する必要最低限の回数も異なってくる。よって、初期化期間前に表示されていた階調に合わせて、画素間で、初期化用ビデオ信号を入力する回数を変えるようにしても良い。この場合、初期化用ビデオ信号を入力する必要がなくなった画素には、共通電圧Ｖｃｏｍを入力しておくと良い。
なお、画素電極７１０に初期化用ビデオ信号の電圧Ｖｐまたは電圧−Ｖｐを複数回印加するためには、選択信号のパルスが各走査線に与えられている期間において、当該走査線を有するラインの画素に、初期化用ビデオ信号を入力するという一連の動作を、複数回行う。初期化用ビデオ信号の電圧Ｖｐまたは電圧−Ｖｐを画素電極７１０に複数回印加することで、マイクロカプセル７１２内における白色顔料と黒色顔料の移動を収束させて画素間に階調の差が生じるのを防ぎ、画素部の画素を初期化することができる。
なお、初期化期間では、各画素において黒を表示した後に白を表示するのではなく、白を表示した後に黒を表示するようにしても良い。或いは、初期化期間では、各画素において白を表示した後に黒を表示し、更にその後、白を表示しするようにしても良い。
また、初期化期間の開始されるタイミングは、画素部内の全ての画素において同じである必要はない。例えば、画素ごと、或いは同じラインに属する画素ごと、といったように、初期化期間の開始されるタイミングを異ならせるようにしても良い。
次に、書込期間では、画素に画像情報を有するビデオ信号を入力する。
画素部全体で画像の表示を行う場合は、１フレーム期間において、全ての走査線に順に電圧のパルスがシフトしている選択信号が入力される。そして、選択信号にパルスが出現している１ライン期間内において、全ての信号線に画像情報を有するビデオ信号が入力される。
画素電極７１０に印加されるビデオ信号の電圧に従って、マイクロカプセル７１２内の白色顔料と黒色顔料が画素電極７１０側または対向電極７１１側に移動することで、表示素子７０５は階調を表示する。
なお、書込期間でも、初期化期間と同様に、画素電極７１０にビデオ信号の電圧を複数回印加することが望ましい。よって、選択信号のパルスが各走査線に与えられている期間において、当該走査線を有するラインの画素にビデオ信号を入力するという一連の動作を、複数回行う。
次に、保持期間では、全ての画素に信号線を介して共通電圧Ｖｃｏｍを入力した後、走査線への選択信号の入力または信号線へのビデオ信号の入力は行わない。よって、表示素子７０５が有するマイクロカプセル７１２内の白色顔料と黒色顔料は、画素電極７１０と対向電極７１１の間にプラスまたはマイナスの電圧が印加されない限りその配置は保持されるので、表示素子７０５の表示する階調は保たれる。よって、書込期間において書き込まれた画像は、保持期間においても表示が維持される。
なお、電子ペーパーに用いられる表示素子は、階調を変化させるのに必要な電圧が、液晶表示装置に用いられる液晶素子や、発光装置に用いられる有機発光素子などの発光素子に比べて高い傾向にある。そのため、スイッチング素子として用いられる画素のトランジスタ７０４は、書込期間において、そのソース電極とドレイン電極間の電位差が大きくなるため、オフ電流が高くなり、そのために画素電極７１０の電位が変動して表示に乱れが生じやすい。トランジスタ７０４のオフ電流により画素電極７１０の電位が変動するのを防ぐためには、保持容量７０６の容量を大きくすることが有効である。また、画素電極７１０と対向電極７１１の間の電圧だけではなく、信号線７０７と対向電極７１１の間に生じる電圧が、マイクロカプセル７１２に印加されることで、表示素子７０５の表示にノイズが生じることがある。このノイズの発生を防ぐためには、画素電極７１０の面積を広く確保し、信号線７０７と対向電極７１１の間に生じる電圧がマイクロカプセル７１２に印加されるのを防ぐことが有効である。しかし、上述したように、画素電極７１０の電位が変動するのを防ぐために保持容量７０６の容量を大きくする、または表示にノイズが生じるのを防ぐために画素電極７１０の面積を広くすると、書込期間において画素に供給するべき電流値が高くなってしまい、ビデオ信号の入力に時間がかかってしまう。本発明の一態様に係る電子ペーパーでは、スイッチング素子として画素に用いられているトランジスタ７０４において、酸化物半導体膜の有する結晶領域とソース電極またはドレイン電極が接しているため、酸化物半導体膜とソース電極またはドレイン電極間の接触抵抗が低減され、オン電流及び電界効果移動度を高めることができる。よって、保持容量７０６の容量を大きくしても、または画素電極７１０の面積を広くとっても、画素へのビデオ信号の入力を迅速に行うことができる。したがって、書込期間の長さを抑えることができ、表示する画像に切り替えをスムーズに行うことができる。
また、本発明の一態様では、不純物濃度が極めて低い酸化物半導体膜を、トランジスタ７０４の活性層に用いている。よって、トランジスタ７０４は、ゲート電極とソース電極間の電圧がほぼ０の状態におけるオフ電流、すなわちリーク電流が著しく低い。そのため、書込期間において、トランジスタ７０４のソース電極とドレイン電極間の電位差が大きくなっても、オフ電流を抑え、画素電極７１０の電位の変動に起因する表示の乱れが発生するのを防ぐことができる。また、スイッチング素子として用いられる画素のトランジスタ７０４は、書込期間において、そのソース電極とドレイン電極間の電位差が大きくなるため、劣化しやすい。しかし、本発明の一態様では、トランジスタ７０４の経時劣化による閾値電圧のばらつきを小さく抑えることができるので、電子ペーパーの信頼性を高めることができる。
本実施の形態は、上記実施の形態と組み合わせて実施することが可能である。
（実施の形態５）
アクティブマトリクス型の半導体表示装置のブロック図の一例を図１４（Ａ）に示す。表示装置の基板５３００上には、画素部５３０１、第１の走査線駆動回路５３０２、第２の走査線駆動回路５３０３、信号線駆動回路５３０４を有する。画素部５３０１には、複数の信号線が信号線駆動回路５３０４から延伸して配置され、複数の走査線が第１の走査線駆動回路５３０２、及び第２の走査線駆動回路５３０３から延伸して配置されている。なお走査線と信号線との交差領域には、各々、表示素子を有する画素がマトリクス状に配置されている。また、表示装置の基板５３００はＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）等の接続部を介して、タイミング制御回路５３０５（コントローラ、制御ＩＣともいう）に接続されている。
図１４（Ａ）では、第１の走査線駆動回路５３０２、第２の走査線駆動回路５３０３、信号線駆動回路５３０４は、画素部５３０１と共に一つの基板５３００上に形成される。そのため、外部に設ける駆動回路等の部品の数が減るので、表示装置の小型化のみならず、組立工程や検査工程の削減によるコストダウンを図ることができる。また、基板５３００外部に駆動回路を設けた場合、配線を延伸させる必要が生じ、配線間の接続数が増える。同じ基板５３００上に駆動回路を設けた場合、その配線間の接続数を減らすことができる。よって、駆動回路と画素部の接続不良に起因する歩留まり低下を防ぎ、接続箇所における機械的強度の低さにより信頼性が低下するのを防ぐことができる。
なお、タイミング制御回路５３０５は、第１の走査線駆動回路５３０２に対し、一例として、第１の走査線駆動回路用スタート信号（ＧＳＰ１）、走査線駆動回路用クロック信号（ＧＣＫ１）を供給する。また、タイミング制御回路５３０５は、第２の走査線駆動回路５３０３に対し、一例として、第２の走査線駆動回路用スタート信号（ＧＳＰ２）（スタートパルスともいう）、走査線駆動回路用クロック信号（ＧＣＫ２）を供給する。信号線駆動回路５３０４に、信号線駆動回路用スタート信号（ＳＳＰ）、信号線駆動回路用クロック信号（ＳＣＫ）、ビデオ信号用データ（ＤＡＴＡ）（単にビデオ信号ともいう）、ラッチ信号（ＬＡＴ）を供給するものとする。なお、第１の走査線駆動回路５３０２と第２の走査線駆動回路５３０３との一方を省略することが可能である。
図１４（Ｂ）では、駆動周波数が低い回路（例えば、第１の走査線駆動回路５３０２、第２の走査線駆動回路５３０３）を、画素部５３０１と共に一つの基板５３００上に形成し、信号線駆動回路５３０４を画素部５３０１とは別の基板上に形成する構成について示している。また、信号線駆動回路５３０４のうち、サンプリング回路に用いられているアナログスイッチなどの駆動周波数の低い回路を、部分的に、画素部５３０１と共に一つの基板５３００上に形成することも可能である。このように、部分的にシステムオンパネルを採用することで、上述した接続不良に起因する歩留まり低下、接続箇所における機械的強度の低さなどを回避する、組立工程や検査工程の削減によるコストダウン、といったシステムオンパネルのメリットをある程度享受できる。さらに、画素部５３０１、走査線駆動回路５３０２、走査線駆動回路５３０３及び信号線駆動回路５３０４を全て一基板上に形成するシステムオンパネルに比べて、駆動周波数が高い回路の性能をより高めることができ、なおかつ、単結晶半導体を用いた場合は実現することが難しい、面積の広い画素部を形成することができる。
次に、ｎチャネル型トランジスタを用いた信号線駆動回路の構成について説明する。
図１５（Ａ）に示す信号線駆動回路は、シフトレジスタ５６０１、及びサンプリング回路５６０２を有する。サンプリング回路５６０２は、複数のスイッチング回路５６０２＿１〜５６０２＿Ｎ（Ｎは自然数）を有する。スイッチング回路５６０２＿１〜５６０２＿Ｎは、各々、複数のｎチャネル型トランジスタ５６０３＿１〜５６０３＿ｋ（ｋは自然数）を有する。
信号線駆動回路の接続関係について、スイッチング回路５６０２＿１を例に挙げて説明する。なお、トランジスタが有するソース電極とドレイン電極のうち、いずれか一方を第１端子、他方を第２端子として、以下、記述する。
トランジスタ５６０３＿１〜５６０３＿ｋの第１端子は、各々、配線５６０４＿１〜５６０４＿ｋと接続されている。配線５６０４＿１〜５６０４＿ｋには、各々、ビデオ信号が入力される。トランジスタ５６０３＿１〜５６０３＿ｋの第２端子は、各々、信号線Ｓ１〜Ｓｋと接続されている。トランジスタ５６０３＿１〜５６０３＿ｋのゲート電極は、シフトレジスタ５６０１と接続される。
シフトレジスタ５６０１は、配線５６０５＿１〜５６０５＿Ｎの順番に高いレベルの電圧（Ｈレベル）を有するタイミング信号を出力し、スイッチング回路５６０２＿１〜５６０２＿Ｎを順番に選択する機能を有する。
スイッチング回路５６０２＿１は、トランジスタ５６０３＿１〜５６０３＿ｋのスイッチングにより、配線５６０４＿１〜５６０４＿ｋと信号線Ｓ１〜Ｓｋとの導通状態（第１端子と第２端子との間の導通）を制御する機能、即ち配線５６０４＿１〜５６０４＿ｋの電位を信号線Ｓ１〜Ｓｋに供給するか否かを制御する機能を有する。
次に、図１５（Ａ）の信号線駆動回路の動作について、図１５（Ｂ）のタイミングチャートを参照して説明する。図１５（Ｂ）には、シフトレジスタ５６０１から配線５６０５＿１〜５６０５＿Ｎにそれぞれ入力されるタイミング信号Ｓｏｕｔ＿１〜Ｓｏｕｔ＿Ｎと、配線５６０４＿１〜５６０４＿ｋにそれぞれ入力されるビデオ信号Ｖｄａｔａ＿１〜Ｖｄａｔａ＿ｋのタイミングチャートを一例として示す。
なお、信号線駆動回路の１動作期間は、表示装置における１ライン期間に相当する。図１５（Ｂ）では、１ライン期間を期間Ｔ１〜期間ＴＮに分割する場合を例示している。期間Ｔ１〜ＴＮは、各々、選択された行に属する一画素に、ビデオ信号を書き込むための期間である。
期間Ｔ１〜期間ＴＮにおいて、シフトレジスタ５６０１は、Ｈレベルのタイミング信号を配線５６０５＿１〜５６０５＿Ｎに順番に出力する。例えば、期間Ｔ１において、シフトレジスタ５６０１は、Ｈレベルの信号を配線５６０５＿１に出力する。すると、スイッチング回路５６０２＿１が有するトランジスタ５６０３＿１〜５６０３＿ｋはオンになるので、配線５６０４＿１〜５６０４＿ｋと、信号線Ｓ１〜Ｓｋとが導通状態になる。このとき、配線５６０４＿１〜５６０４＿ｋには、Ｄａｔａ（Ｓ１）〜Ｄａｔａ（Ｓｋ）が入力される。Ｄａｔａ（Ｓ１）〜Ｄａｔａ（Ｓｋ）は、各々、トランジスタ５６０３＿１〜５６０３＿ｋを介して、選択される行に属する画素のうち、１列目〜ｋ列目の画素に書き込まれる。こうして、期間Ｔ１〜ＴＮにおいて、選択された行に属する画素に、ｋ列ずつ順番にビデオ信号が書き込まれる。
以上のように、ビデオ信号が複数の列ずつ画素に書き込まれることによって、ビデオ信号の数、又は配線の数を減らすことができる。よって、コントローラなどの外部回路との接続数を減らすことができる。また、ビデオ信号が複数の列ずつ画素に書き込まれることによって、書き込み時間を長くすることができ、ビデオ信号の書き込み不足を防止することができる。
次に、信号線駆動回路または走査線駆動回路に用いるシフトレジスタの一形態について図１６及び図１７を用いて説明する。
シフトレジスタは、第１のパルス出力回路１０＿１乃至第Ｎのパルス出力回路１０＿Ｎ（Ｎは３以上の自然数）を有している（図１６（Ａ）参照）。第１のパルス出力回路１０＿１乃至第Ｎのパルス出力回路１０＿Ｎには、第１の配線１１より第１のクロック信号ＣＫ１、第２の配線１２より第２のクロック信号ＣＫ２、第３の配線１３より第３のクロック信号ＣＫ３、第４の配線１４より第４のクロック信号ＣＫ４が供給される。また第１のパルス出力回路１０＿１では、第５の配線１５からのスタートパルスＳＰ１（第１のスタートパルス）が入力される。また２段目以降の第ｎのパルス出力回路１０＿ｎ（ｎは、２以上Ｎ以下の自然数）では、一段前段のパルス出力回路１０＿ｎ−１からの信号（前段信号ＯＵＴ（ｎ−１）という）が入力される。また第１のパルス出力回路１０＿１では、２段後段の第３のパルス出力回路１０＿３からの信号が入力される。同様に、２段目以降の第ｎのパルス出力回路１０＿ｎでは、２段後段の第（ｎ＋２）のパルス出力回路１０＿（ｎ＋２）からの信号（後段信号ＯＵＴ（ｎ＋２）という）が入力される。従って、各段のパルス出力回路からは、後段及び／または二つ前段のパルス出力回路に入力するための第１の出力信号（ＯＵＴ（１）（ＳＲ）〜ＯＵＴ（Ｎ）（ＳＲ））、及び別の回路等に入力される第２の出力信号（ＯＵＴ（１）〜ＯＵＴ（Ｎ））が出力される。なお、図１６（Ａ）に示すように、シフトレジスタの最終段の２つの段には、後段信号ＯＵＴ（ｎ＋２）が入力されないため、一例としては、別途第２のスタートパルスＳＰ２、第３のスタートパルスＳＰ３をそれぞれ入力する構成とすればよい。
なお、クロック信号（ＣＫ）は、一定の間隔でＨレベルとＬレベル（低いレベルの電圧）を繰り返す信号である。ここで、第１のクロック信号（ＣＫ１）〜第４のクロック信号（ＣＫ４）は、順に１／４周期分遅延している。本実施の形態では、第１のクロック信号（ＣＫ１）〜第４のクロック信号（ＣＫ４）を利用して、パルス出力回路の駆動の制御等を行う。
第１の入力端子２１、第２の入力端子２２及び第３の入力端子２３は、第１の配線１１〜第４の配線１４のいずれかと電気的に接続されている。例えば、図１６（Ａ）において、第１のパルス出力回路１０＿１は、第１の入力端子２１が第１の配線１１と電気的に接続され、第２の入力端子２２が第２の配線１２と電気的に接続され、第３の入力端子２３が第３の配線１３と電気的に接続されている。また、第２のパルス出力回路１０＿２は、第１の入力端子２１が第２の配線１２と電気的に接続され、第２の入力端子２２が第３の配線１３と電気的に接続され、第３の入力端子２３が第４の配線１４と電気的に接続されている。
第１のパルス出力回路１０＿１〜第Ｎのパルス出力回路１０＿Ｎの各々は、第１の入力端子２１、第２の入力端子２２、第３の入力端子２３、第４の入力端子２４、第５の入力端子２５、第１の出力端子２６、第２の出力端子２７を有しているとする（図１６（Ｂ）参照）。第１のパルス出力回路１０＿１において、第１の入力端子２１に第１のクロック信号ＣＫ１が入力され、第２の入力端子２２に第２のクロック信号ＣＫ２が入力され、第３の入力端子２３に第３のクロック信号ＣＫ３が入力され、第４の入力端子２４にスタートパルスが入力され、第５の入力端子２５に後段信号ＯＵＴ（３）が入力され、第１の出力端子２６より第１の出力信号ＯＵＴ（１）（ＳＲ）が出力され、第２の出力端子２７より第２の出力信号ＯＵＴ（１）が出力されていることとなる。
次に、パルス出力回路の具体的な回路構成の一例を、図１７（Ａ）に示す。
各パルス出力回路は、第１のトランジスタ３１〜第１３のトランジスタ４３を有している（図１７（Ａ）参照）。また、上述した第１の入力端子２１〜第５の入力端子２５、及び第１の出力端子２６、第２の出力端子２７に加え、第１の高電源電位ＶＤＤが供給される電源線５１、第２の高電源電位ＶＣＣが供給される電源線５２、低電源電位ＶＳＳが供給される電源線５３から、第１のトランジスタ３１〜第１３のトランジスタ４３に信号、または電源電位が供給される。ここで図１７（Ａ）の各電源線の電源電位の高さの関係は、第１の電源電位ＶＤＤは第２の電源電位ＶＣＣ以上の電位とし、第２の電源電位ＶＣＣは第３の電源電位ＶＳＳより大きい電位とする。なお、第１のクロック信号（ＣＫ１）〜第４のクロック信号（ＣＫ４）は、一定の間隔でＨレベルとＬレベルを繰り返す信号であるが、ＨレベルのときＶＤＤ、ＬレベルのときＶＳＳであるとする。なお電源線５１の電位ＶＤＤを、電源線５２の電位ＶＣＣより高くすることにより、動作に影響を与えることなく、トランジスタのゲート電極に印加される電位を低く抑えることができ、トランジスタのしきい値電圧のシフトを低減し、劣化を抑制することができる。
図１７（Ａ）において第１のトランジスタ３１は、第１端子が電源線５１に電気的に接続され、第２端子が第９のトランジスタ３９の第１端子に電気的に接続され、ゲート電極が第４の入力端子２４に電気的に接続されている。第２のトランジスタ３２は、第１端子が電源線５３に電気的に接続され、第２端子が第９のトランジスタ３９の第１端子に電気的に接続され、ゲート電極が第４のトランジスタ３４のゲート電極に電気的に接続されている。第３のトランジスタ３３は、第１端子が第１の入力端子２１に電気的に接続され、第２端子が第１の出力端子２６に電気的に接続されている。第４のトランジスタ３４は、第１端子が電源線５３に電気的に接続され、第２端子が第１の出力端子２６に電気的に接続されている。第５のトランジスタ３５は、第１端子が電源線５３に電気的に接続され、第２端子が第２のトランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的に接続され、ゲート電極が第４の入力端子２４に電気的に接続されている。第６のトランジスタ３６は、第１端子が電源線５２に電気的に接続され、第２端子が第２のトランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的に接続され、ゲート電極が第５の入力端子２５に電気的に接続されている。第７のトランジスタ３７は、第１端子が電源線５２に電気的に接続され、第２端子が第８のトランジスタ３８の第２端子に電気的に接続され、ゲート電極が第３の入力端子２３に電気的に接続されている。第８のトランジスタ３８は、第１端子が第２のトランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的に接続され、ゲート電極が第２の入力端子２２に電気的に接続されている。第９のトランジスタ３９は、第１端子が第１のトランジスタ３１の第２端子及び第２のトランジスタ３２の第２端子に電気的に接続され、第２端子が第３のトランジスタ３３のゲート電極及び第１０のトランジスタ４０のゲート電極に電気的に接続され、ゲート電極が電源線５２に電気的に接続されている。第１０のトランジスタ４０は、第１端子が第１の入力端子２１に電気的に接続され、第２端子が第２の出力端子２７に電気的に接続され、ゲート電極が第９のトランジスタ３９の第２端子に電気的に接続されている。第１１のトランジスタ４１は、第１端子が電源線５３に電気的に接続され、第２端子が第２の出力端子２７に電気的に接続され、ゲート電極が第２のトランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的に接続されている。第１２のトランジスタ４２は、第１端子が電源線５３に電気的に接続され、第２端子が第２の出力端子２７に電気的に接続され、ゲート電極が第７のトランジスタ３７のゲート電極に電気的に接続されている。第１３のトランジスタ４３は、第１端子が電源線５３に電気的に接続され、第２端子が第１の出力端子２６に電気的に接続され、ゲート電極が第７のトランジスタ３７のゲート電極に電気的に接続されている。
図１７（Ａ）において、第３のトランジスタ３３のゲート電極、第１０のトランジスタ４０のゲート電極、及び第９のトランジスタ３９の第２端子の接続箇所をノードＡとする。また、第２のトランジスタ３２のゲート電極、第４のトランジスタ３４のゲート電極、第５のトランジスタ３５の第２端子、第６のトランジスタ３６の第２端子、第８のトランジスタ３８の第１端子、及び第１１のトランジスタ４１のゲート電極の接続箇所をノードＢとする（図１７（Ａ）参照）。
図１７（Ａ）に示したパルス出力回路を複数具備するシフトレジスタのタイミングチャートについて、図１７（Ｂ）に示す。
なお、図１７（Ａ）に示すように、ゲート電極に第２の電源電位ＶＣＣが印加される第９のトランジスタ３９を設けておくことにより、ブートストラップ動作の前後において、以下のような利点がある。
ゲート電極に第２の電位ＶＣＣが印加される第９のトランジスタ３９がない場合、ブートストラップ動作によりノードＡの電位が上昇すると、第１のトランジスタ３１の第２端子であるソース電極の電位が上昇していき、第１の電源電位ＶＤＤより高くなる。そして、第１のトランジスタ３１のソース電極が第１端子側、即ち電源線５１側に切り替わる。そのため、第１のトランジスタ３１においては、ゲート電極とソース電極の間、ゲート電極とドレイン電極の間ともに、大きなバイアス電圧が印加されるために大きなストレスがかかり、トランジスタの劣化の要因となりうる。そこで、ゲート電極に第２の電源電位ＶＣＣが印加される第９のトランジスタ３９を設けておくことにより、ブートストラップ動作によりノードＡの電位は上昇するものの、第１のトランジスタ３１の第２端子の電位の上昇を生じないようにすることができる。つまり、第９のトランジスタ３９を設けることにより、第１のトランジスタ３１のゲート電極とソース電極の間に印加される負のバイアス電圧の値を小さくすることができる。よって、本実施の形態の回路構成とすることにより、第１のトランジスタ３１のゲート電極とソース電極の間に印加される負のバイアス電圧も小さくできるため、ストレスによる第１のトランジスタ３１の劣化を抑制することができる。
なお、第９のトランジスタ３９を設ける箇所については、第１のトランジスタ３１の第２端子と第３のトランジスタ３３のゲート電極との間に第１端子と第２端子を介して接続されるように設ける構成であればよい。なお、本実施形態でのパルス出力回路を複数具備するシフトレジスタの場合、走査線駆動回路より段数の多い信号線駆動回路では、第９のトランジスタ３９を省略してもよく、トランジスタ数を削減できるという利点がある。
なお第１のトランジスタ３１乃至第１３のトランジスタ４３の活性層として、酸化物半導体を用いることにより、トランジスタのオフ電流を低減すると共に、オン電流及び電界効果移動度を高めることができ、さらに劣化の度合いを低減することが出来るため、回路内の誤動作を低減することができる。また酸化物半導体を用いたトランジスタは、アモルファスシリコンを用いたトランジスタに比べ、ゲート電極に高電位が印加されることによるトランジスタの劣化の程度が小さい。そのため、第２の電源電位ＶＣＣを供給する電源線に、第１の電源電位ＶＤＤを供給しても同様の動作が得られ、且つ回路間を引き回す電源線の数を低減することができるため、回路の小型化を図ることが出来る。
なお、第７のトランジスタ３７のゲート電極に第３の入力端子２３によって供給されるクロック信号、第８のトランジスタ３８のゲート電極に第２の入力端子２２によって供給されるクロック信号は、第７のトランジスタのゲート電極に第２の入力端子２２によって供給されるクロック信号、第８のゲート電極に第３の入力端子２３によって供給されるクロック信号となるように、結線関係を入れ替えても同様の作用を奏する。このとき、図１７（Ａ）に示すシフトレジスタにおいて、第７のトランジスタ３７及び第８のトランジスタ３８が共にオンの状態から、第７のトランジスタ３７がオフ、第８のトランジスタ３８がオンの状態、次いで第７のトランジスタ３７がオフ、第８のトランジスタ３８がオフの状態とすることによって、第２の入力端子２２及び第３の入力端子２３の電位が低下することで生じる、ノードＢの電位の低下が第７のトランジスタ３７のゲート電極の電位の低下、及び第８のトランジスタ３８のゲート電極の電位の低下に起因して２回生じることとなる。一方、図１７（Ａ）に示すシフトレジスタにおいて、第７のトランジスタ３７及び第８のトランジスタ３８が共にオンの状態から、第７のトランジスタ３７がオン、第８のトランジスタ３８がオフの状態、次いで、第７のトランジスタ３７がオフ、第８のトランジスタ３８がオフの状態とすることによって、第２の入力端子２２及び第３の入力端子２３の電位が低下することで生じるノードＢの電位の低下を、第８のトランジスタ３８のゲート電極の電位の低下による一回に低減することができる。そのため、第７のトランジスタ３７のゲート電極に第３の入力端子２３からクロック信号ＣＫ３が供給され、第８のトランジスタ３８のゲート電極に第２の入力端子２２からクロック信号ＣＫ２が供給される結線関係とすることが好適である。なぜなら、ノードＢの電位の変動回数が低減され、またノイズを低減することが出来るからである。
このように、第１の出力端子２６及び第２の出力端子２７の電位をＬレベルに保持する期間に、ノードＢに定期的にＨレベルの信号が供給される構成とすることにより、パルス出力回路の誤動作を抑制することができる。
本実施の形態は、上記実施の形態と組み合わせて実施することが可能である。
（実施の形態６）
本発明の一態様に係る液晶表示装置は、オフ電流が低く、なおかつ信頼性の高いトランジスタを用いているため、視認性が高く、信頼性も高い。本実施の形態では、本発明の一態様に係る液晶表示装置の構成について説明する。
図１８に、本発明の一態様に係る液晶表示装置の、画素の断面図を一例として示す。図１８に示すトランジスタ１４０１は、絶縁表面上に形成されたゲート電極１４０２と、ゲート電極１４０２上のゲート絶縁膜１４０３と、ゲート絶縁膜１４０３上においてゲート電極１４０２と重なっている酸化物半導体膜１４０４と、酸化物半導体膜１４０４上に順に積層するように形成され、ソース電極またはドレイン電極として機能する導電膜１４０６ａ及び導電膜１４０６ｂとを有する。さらに、トランジスタ１４０１は、酸化物半導体膜１４０４上に形成された絶縁膜１４０７を、その構成要素に含めても良い。絶縁膜１４０７は、ゲート電極１４０２と、ゲート絶縁膜１４０３と、酸化物半導体膜１４０４と、導電膜１４０６ａ及び導電膜１４０６ｂとを覆うように形成されている。また、酸化物半導体膜１４０４は、非晶質領域１４３０と、非晶質領域１４３０上の結晶領域１４３１とを有しており、結晶領域１４３１は導電膜１４０６ａ及び導電膜１４０６ｂに接している。
絶縁膜１４０７上には絶縁膜１４０８が形成されている。絶縁膜１４０７、絶縁膜１４０８の一部には開口部が設けられており、該開口部において導電膜１４０６ｂと接するように、画素電極１４１０が形成されている。
また、絶縁膜１４０８上には、液晶素子のセルギャップを制御するためのスペーサ１４１７が形成されている。スペーサ１４１７は絶縁膜を所望の形状にエッチングすることで形成することが可能であるが、フィラーを絶縁膜１４０８上に分散させることでセルギャップを制御するようにしても良い。
そして、画素電極１４１０上には、配向膜１４１１が形成されている。また画素電極１４１０と対峙する位置には、対向電極１４１３が設けられており、対向電極１４１３の画素電極１４１０に近い側には配向膜１４１４が形成されている。配向膜１４１１、配向膜１４１４は、ポリイミド、ポリビニルアルコールなどの有機樹脂を用いて形成することができ、その表面には、ラビングなどの、液晶分子を一定方向に配列させるための配向処理が施されている。ラビングは、配向膜に圧力をかけながら、ナイロンなどの布を巻いたローラーを回転させて、上記配向膜の表面を一定方向に擦ることで、行うことが出来る。なお、酸化珪素などの無機材料を用い、配向処理を施すことなく、蒸着法で配向特性を有する配向膜１４１１、配向膜１４１４を直接形成することも可能である。
そして、画素電極１４１０と、対向電極１４１３の間においてシール材１４１６に囲まれた領域には、液晶１４１５が設けられている。液晶１４１５の注入は、ディスペンサ式（滴下式）を用いても良いし、ディップ式（汲み上げ式）を用いていても良い。なお、シール材１４１６にはフィラーが混入されていても良い。
また、画素電極１４１０と、対向電極１４１３と、液晶１４１５とで形成される液晶素子は、特定の波長領域の光を通すことができるカラーフィルタと重なっていても良い。カラーフィルタは、対向電極１４１３が形成されている基板（対向基板）１４２０上に形成すれば良い。カラーフィルタは、顔料を分散させたアクリル系樹脂などの有機樹脂を基板１４２０上に塗布した後、フォトリソグラフィを用いて選択的に形成することができる。また、顔料を分散させたポリイミド系樹脂を基板１４２０上に塗布した後、エッチングを用いて選択的に形成することもできる。或いは、インクジェットなどの液滴吐出法を用いることで、選択的にカラーフィルタを形成することもできる。
また、画素間における液晶１４１５の配向の乱れに起因するディスクリネーションが視認されるのを防ぐために、画素間に、光を遮蔽することが出来る遮蔽膜を形成しても良い。遮蔽膜には、カーボンブラック、低次酸化チタンなどの黒色顔料を含む有機樹脂を用いることができる。または、クロムを用いた膜で、遮蔽膜を形成することも可能である。
画素電極１４１０と対向電極１４１３は、例えば酸化珪素が含有された酸化インジウムスズ（ＩＴＳＯ）、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などの透明導電材料を用いることができる。なお、本実施の形態では、画素電極１４１０及び対向電極１４１３に光を透過する導電膜を用い、透過型の液晶素子を作製する例を示すが、本発明はこの構成に限定されない。本発明の一態様に係る液晶表示装置は、半透過型または反射型であっても良い。
なお、本実施の形態では、液晶表示装置として、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）型を示したが、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）型、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）型、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）型等の、その他の液晶表示装置にも、本発明のトランジスタを用いることができる。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶１４１５に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１０μｓｅｃ．以上１００μｓｅｃ．以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。
図１９は、本発明の液晶表示装置の構造を示す斜視図の一例である。図１９に示す液晶表示装置は、一対の基板間に液晶素子が形成された液晶パネル１６０１と、第１の拡散板１６０２と、プリズムシート１６０３と、第２の拡散板１６０４と、導光板１６０５と、反射板１６０６と、光源１６０７と、回路基板１６０８とを有している。
液晶パネル１６０１と、第１の拡散板１６０２と、プリズムシート１６０３と、第２の拡散板１６０４と、導光板１６０５と、反射板１６０６とは、順に積層されている。光源１６０７は導光板１６０５の端部に設けられており、導光板１６０５内部に拡散された光源１６０７からの光は、第１の拡散板１６０２、プリズムシート１６０３及び第２の拡散板１６０４によって、均一に液晶パネル１６０１に照射される。
なお、本実施の形態では、第１の拡散板１６０２と第２の拡散板１６０４とを用いているが、拡散板の数はこれに限定されず、単数であっても３以上であっても良い。そして、拡散板は導光板１６０５と液晶パネル１６０１の間に設けられていれば良い。よって、プリズムシート１６０３よりも液晶パネル１６０１に近い側にのみ拡散板が設けられていても良いし、プリズムシート１６０３よりも導光板１６０５に近い側にのみ拡散板が設けられていても良い。
またプリズムシート１６０３は、図１９に示した断面が鋸歯状の形状に限定されず、導光板１６０５からの光を液晶パネル１６０１側に集光できる形状を有していれば良い。
回路基板１６０８には、液晶パネル１６０１に入力される各種信号を生成する回路、またはこれら信号に処理を施す回路などが設けられている。そして図１９では、回路基板１６０８と液晶パネル１６０１とが、ＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）１６０９を介して接続されている。なお、上記回路は、ＣＯＧ（Ｃｈｉｐ ＯＮ Ｇｌａｓｓ）法を用いて液晶パネル１６０１に接続されていても良いし、上記回路の一部がＦＰＣ１６０９にＣＯＦ（Ｃｈｉｐ ＯＮ Ｆｉｌｍ）法を用いて接続されていても良い。
図１９では、光源１６０７の駆動を制御する制御系の回路が回路基板１６０８に設けられており、該制御系の回路と光源１６０７とがＦＰＣ１６１０を介して接続されている例を示している。ただし、上記制御系の回路は液晶パネル１６０１に形成されていても良く、この場合は液晶パネル１６０１と光源１６０７とがＦＰＣなどにより接続されるようにする。
なお、図１９は、液晶パネル１６０１の端に光源１６０７を配置するエッジライト型の光源を例示しているが、本発明の液晶表示装置は光源１６０７が液晶パネル１６０１の直下に配置される直下型であっても良い。
本実施の形態は、上記実施の形態と適宜組み合わせて実施することができる。
（実施の形態７）
本実施の形態では、本発明の一態様に係るトランジスタを画素に用いた、発光装置の構成について説明する。本実施の形態では、発光素子を駆動させるためのトランジスタがｎ型の場合における、画素の断面構造について、図２０を用いて説明する。なお図２０では、第１の電極が陰極、第２の電極が陽極の場合について説明するが、第１の電極が陽極、第２の電極が陰極であっても良い。
図２０（Ａ）に、トランジスタ６０３１がｎ型で、発光素子６０３３から発せられる光を第１の電極６０３４側から取り出す場合の、画素の断面図を示す。トランジスタ６０３１は絶縁膜６０３７で覆われており、絶縁膜６０３７上には開口部を有する隔壁６０３８が形成されている。隔壁６０３８の開口部において第１の電極６０３４が一部露出しており、該開口部において第１の電極６０３４、電界発光層６０３５、第２の電極６０３６が順に積層されている。
第１の電極６０３４は、光を透過する材料または膜厚で形成し、なおかつ仕事関数の小さい金属、合金、電気伝導性化合物、およびこれらの混合物などで形成することができる。具体的には、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、これらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉ、Ｍｇ：Ｉｎなど）、およびこれらの化合物（フッ化カルシウム、窒化カルシウム）の他、ＹｂやＥｒ等の希土類金属を用いることができる。また電子注入層を設ける場合、アルミニウムなどの他の導電膜を用いることも可能である。そして第１の電極６０３４を、光が透過する程度の膜厚（好ましくは、５ｎｍ〜３０ｎｍ程度）で形成する。さらに、光が透過する程度の膜厚を有する上記導電膜の上または下に接するように、透光性酸化物導電材料を用いて透光性を有する導電膜を形成し、第１の電極６０３４のシート抵抗を抑えるようにしても良い。なお、インジウム錫酸化物（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などその他の透光性酸化物導電材料を用いた導電膜だけを用いることも可能である。またＩＴＳＯや、酸化珪素を含んだ酸化インジウムに、さらに２〜２０％の酸化亜鉛（ＺｎＯ）を混合したものを用いても良い。透光性酸化物導電材料を用いる場合、電界発光層６０３５に電子注入層を設けるのが望ましい。
また第２の電極６０３６は、光を反射もしくは遮蔽する材料及び膜厚で形成し、なおかつ陽極として用いるのに適する材料で形成する。例えば、窒化チタン、窒化ジルコニウム、チタン、タングステン、ニッケル、白金、クロム、銀、アルミニウム等の１つまたは複数からなる単層膜の他、窒化チタンとアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との三層構造等を第２の電極６０３６に用いることができる。
電界発光層６０３５は、単数または複数の層で構成されている。複数の層で構成されている場合、これらの層は、キャリア輸送特性の観点から正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層などに分類することができる。電界発光層６０３５が発光層の他に、正孔注入層、正孔輸送層、電子輸送層、電子注入層のいずれかを有している場合、第１の電極６０３４から、電子注入層、電子輸送層、発光層、正孔輸送層、正孔注入層の順に積層する。なお各層の境目は必ずしも明確である必要はなく、互いの層を構成している材料が一部混合し、界面が不明瞭になっている場合もある。各層には、有機系の材料、無機系の材料を用いることが可能である。有機系の材料として、高分子系、中分子系、低分子系のいずれの材料も用いることが可能である。なお中分子系の材料とは、構造単位の繰返しの数（重合度）が２から２０程度の低重合体に相当する。正孔注入層と正孔輸送層との区別は必ずしも厳密なものではなく、これらは正孔輸送性（正孔移動度）が特に重要な特性である意味において同じである。便宜上正孔注入層は陽極に接する側の層であり、正孔注入層に接する層を正孔輸送層と呼んで区別する。電子輸送層、電子注入層についても同様であり、陰極に接する層を電子注入層と呼び、電子注入層に接する層を電子輸送層と呼んでいる。発光層は電子輸送層を兼ねる場合もあり、発光性電子輸送層とも呼ばれる。
図２０（Ａ）に示した画素の場合、発光素子６０３３から発せられる光を、白抜きの矢印で示すように第１の電極６０３４側から取り出すことができる。
次に図２０（Ｂ）に、トランジスタ６０４１がｎ型で、発光素子６０４３から発せられる光を第２の電極６０４６側から取り出す場合の、画素の断面図を示す。トランジスタ６０４１は絶縁膜６０４７で覆われており、絶縁膜６０４７上には開口部を有する隔壁６０４８が形成されている。隔壁６０４８の開口部において第１の電極６０４４が一部露出しており、該開口部において第１の電極６０４４、電界発光層６０４５、第２の電極６０４６が順に積層されている。
第１の電極６０４４は、光を反射もしくは遮蔽する材料及び膜厚で形成し、なおかつ仕事関数の小さい金属、合金、電気伝導性化合物、およびこれらの混合物などで形成することができる。具体的には、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、これらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉ、Ｍｇ：Ｉｎなど）、およびこれらの化合物（フッ化カルシウム、窒化カルシウム）の他、ＹｂやＥｒ等の希土類金属を用いることができる。また電子注入層を設ける場合、アルミニウムなどの他の導電膜を用いることも可能である。
また第２の電極６０４６は、光を透過する材料または膜厚で形成し、なおかつ陽極として用いるのに適する材料で形成する。例えば、インジウム錫酸化物（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などその他の透光性酸化物導電材料を第２の電極６０４６に用いることが可能である。またＩＴＳＯや、酸化珪素を含んだ酸化インジウムに、さらに２〜２０％の酸化亜鉛（ＺｎＯ）を混合したものを第２の電極６０４６に用いても良い。また上記透光性酸化物導電材料の他に、例えば窒化チタン、窒化ジルコニウム、チタン、タングステン、ニッケル、白金、クロム、銀、アルミニウム等の１つまたは複数からなる単層膜の他、窒化チタンとアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との三層構造等を第２の電極６０４６に用いることもできる。ただし透光性酸化物導電材料以外の材料を用いる場合、光が透過する程度の膜厚（好ましくは、５ｎｍ〜３０ｎｍ程度）で第２の電極６０４６を形成する。
電界発光層６０４５は、図２０（Ａ）の電界発光層６０３５と同様に形成することができる。
図２０（Ｂ）に示した画素の場合、発光素子６０４３から発せられる光を、白抜きの矢印で示すように第２の電極６０４６側から取り出すことができる。
次に図２０（Ｃ）に、トランジスタ６０５１がｎ型で、発光素子６０５３から発せられる光を第１の電極６０５４側及び第２の電極６０５６側から取り出す場合の、画素の断面図を示す。トランジスタ６０５１は絶縁膜６０５７で覆われており、絶縁膜６０５７上には開口部を有する隔壁６０５８が形成されている。隔壁６０５８の開口部において第１の電極６０５４が一部露出しており、該開口部において第１の電極６０５４、電界発光層６０５５、第２の電極６０５６が順に積層されている。
第１の電極６０５４は、図２０（Ａ）の第１の電極６０３４と同様に形成することができる。また第２の電極６０５６は、図２０（Ｂ）の第２の電極６０４６と同様に形成することができる。電界発光層６０５５は、図２０（Ａ）の電界発光層６０３５と同様に形成することができる。
図２０（Ｃ）に示した画素の場合、発光素子６０５３から発せられる光を、白抜きの矢印で示すように第１の電極６０５４側及び第２の電極６０５６側から取り出すことができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが出来る。
本発明の一態様に係る半導体装置を用いることで、信頼性が高い電子機器、消費電力の低い電子機器、高速駆動の電子機器を提供することが可能である。また、本発明の一態様に係る半導体表示装置を用いることで、信頼性が高い電子機器、視認性が高い電子機器、消費電力の低い電子機器を提供することが可能である。特に電力の供給を常時受けることが困難な携帯用の電子機器の場合、本発明の一態様に係る消費電力の低い半導体装置または半導体表示装置をその構成要素に追加することにより、連続使用時間が長くなるといったメリットが得られる。また、オフ電流が低いトランジスタを用いることで、オフ電流の高さをカバーするための冗長な回路設計が不要となるため、半導体装置に用いられている集積回路の集積度を高めることができ、半導体装置を高機能化させることが出来る。
また、本発明の半導体装置では、作製工程における加熱処理の温度を抑えることができるので、ガラスよりも耐熱性の劣る、プラスチック等の可撓性を有する合成樹脂からなる基板上においても、特性が優れており、信頼性が高いトランジスタを作製することが可能である。従って、本発明の一態様に係る作製方法を用いることで、信頼性が高く、軽量かつフレキシブルな半導体装置を提供することが可能である。プラスチック基板として、ポリエチレンテレフタレート（ＰＥＴ）に代表されるポリエステル、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネート（ＰＣ）、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリスルホン（ＰＳＦ）、ポリエーテルイミド（ＰＥＩ）、ポリアリレート（ＰＡＲ）、ポリブチレンテレフタレート（ＰＢＴ）、ポリイミド、アクリロニトリルブタジエンスチレン樹脂、ポリ塩化ビニル、ポリプロピレン、ポリ酢酸ビニル、アクリル樹脂などが挙げられる。
本発明の一態様に係る半導体装置は、表示装置、ノート型パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いることができる。その他に、本発明の一態様に係る半導体装置を用いることができる電子機器として、携帯電話、携帯型ゲーム機、携帯情報端末、電子書籍、ビデオカメラ、デジタルスチルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンター、プリンター複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図２１に示す。
図２１（Ａ）は電子書籍であり、筐体７００１、表示部７００２等を有する。本発明の一態様に係る半導体表示装置は、表示部７００２に用いることができる。表示部７００２に本発明の一態様に係る半導体表示装置を用いることで、信頼性が高い電子書籍、視認性が高い表示が可能な電子書籍、消費電力の低い電子書籍を提供することができる。また、本発明の一態様に係る半導体装置は、電子書籍の駆動を制御するための集積回路に用いることができる。電子書籍の駆動を制御するための集積回路に本発明の一態様に係る半導体装置を用いることで、信頼性が高い電子書籍、消費電力の低い電子書籍、高速駆動の電子書籍、高機能の電子書籍を提供することができる。また、可撓性を有する基板を用いることで、半導体装置、半導体表示装置に可撓性を持たせることができるので、フレキシブルかつ軽くて使い勝手の良い電子書籍を提供することができる。
図２１（Ｂ）は表示装置であり、筐体７０１１、表示部７０１２、支持台７０１３等を有する。本発明の一態様に係る半導体表示装置は、表示部７０１２に用いることができる。表示部７０１２に本発明の一態様に係る半導体表示装置を用いることで、信頼性が高い表示装置、視認性が高い表示が可能な表示装置、消費電力の低い表示装置を提供することができる。また、本発明の一態様に係る半導体装置は、表示装置の駆動を制御するための集積回路に用いることができる。表示装置の駆動を制御するための集積回路に本発明の一態様に係る半導体装置を用いることで、信頼性が高い表示装置、消費電力の低い表示装置、高速駆動の表示装置、高機能の表示装置を提供することができる。なお、表示装置には、パーソナルコンピュータ用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
図２１（Ｃ）は表示装置であり、筐体７０２１、表示部７０２２等を有する。本発明の一態様に係る半導体表示装置は、表示部７０２２に用いることができる。表示部７０２２に本発明の一態様に係る半導体表示装置を用いることで、信頼性が高い表示装置、視認性が高い表示が可能な表示装置、消費電力の低い表示装置を提供することができる。また、本発明の一態様に係る半導体装置は、表示装置の駆動を制御するための集積回路に用いることができる。表示装置の駆動を制御するための集積回路に本発明の一態様に係る半導体装置を用いることで、信頼性が高い表示装置、消費電力の低い表示装置、高速駆動の表示装置、高機能の表示装置を提供することができる。また、可撓性を有する基板を用いることで、半導体装置、半導体表示装置に可撓性を持たせることができるので、フレキシブルかつ軽くて使い勝手の良い表示装置を提供することができる。よって、図２１（Ｃ）に示すように、布地などに固定させて表示装置を使用することができ、表示装置の応用の幅が格段に広がる。
図２１（Ｄ）は携帯型ゲーム機であり、筐体７０３１、筐体７０３２、表示部７０３３、表示部７０３４、マイクロホン７０３５、スピーカー７０３６、操作キー７０３７、スタイラス７０３８等を有する。本発明の一態様に係る半導体表示装置は、表示部７０３３、表示部７０３４に用いることができる。表示部７０３３、表示部７０３４に本発明の一態様に係る半導体表示装置を用いることで、信頼性が高い携帯型ゲーム機、視認性が高い表示が可能な携帯型ゲーム機、消費電力の低い携帯型ゲーム機を提供することができる。また、本発明の一態様に係る半導体装置は、携帯型ゲーム機の駆動を制御するための集積回路に用いることができる。携帯型ゲーム機の駆動を制御するための集積回路に本発明の一態様に係る半導体装置を用いることで、信頼性が高い携帯型ゲーム機、消費電力の低い携帯型ゲーム機、高速駆動の携帯型ゲーム機、高機能の携帯型ゲーム機を提供することができる。なお、図２１（Ｄ）に示した携帯型ゲーム機は、２つの表示部７０３３と表示部７０３４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。
図２１（Ｅ）は携帯電話であり、筐体７０４１、表示部７０４２、音声入力部７０４３、音声出力部７０４４、操作キー７０４５、受光部７０４６等を有する。受光部７０４６において受信した光を電気信号に変換することで、外部の画像を取り込むことができる。本発明の一態様に係る半導体表示装置は、表示部７０４２に用いることができる。表示部７０４２に本発明の一態様に係る半導体表示装置を用いることで、信頼性が高い携帯電話、視認性が高い表示が可能な携帯電話、消費電力の低い携帯電話を提供することができる。また、本発明の一態様に係る半導体装置は、携帯電話の駆動を制御するための集積回路に用いることができる。携帯電話の駆動を制御するための集積回路に本発明の一態様に係る半導体装置を用いることで、信頼性が高い携帯電話、消費電力の低い携帯電話、高速駆動の携帯電話、高機能の携帯電話を提供することができる。
図２１（Ｆ）は携帯情報端末であり、筐体７０５１、表示部７０５２、操作キー７０５３等を有する。図２１（Ｆ）に示す携帯情報端末は、モデムが筐体７０５１に内蔵されていても良い。本発明の一態様に係る半導体表示装置は、表示部７０５２に用いることができる。表示部７０５２に本発明の一態様に係る半導体表示装置を用いることで、信頼性が高い携帯情報端末、視認性が高い表示が可能な携帯情報端末、消費電力の低い携帯情報端末を提供することができる。また、本発明の一態様に係る半導体装置は、携帯情報端末の駆動を制御するための集積回路に用いることができる。携帯情報端末の駆動を制御するための集積回路に本発明の一態様に係る半導体装置を用いることで、信頼性が高い携帯情報端末、消費電力の低い携帯情報端末、高速駆動の携帯情報端末、高機能の携帯情報端末を提供することができる。
本実施例は、上記実施の形態と適宜組み合わせて実施することが可能である。
１０ パルス出力回路
１１ 配線
１２ 配線
１３ 配線
１４ 配線
１５ 配線
２１ 入力端子
２２ 入力端子
２３ 入力端子
２４ 入力端子
２５ 入力端子
２６ 出力端子
２７ 出力端子
３１ トランジスタ
３２ トランジスタ
３３ トランジスタ
３４ トランジスタ
３５ トランジスタ
３６ トランジスタ
３７ トランジスタ
３８ トランジスタ
３９ トランジスタ
４０ トランジスタ
４１ トランジスタ
４２ トランジスタ
４３ トランジスタ
５１ 電源線
５２ 電源線
５３ 電源線
１００ 基板
１０１ ゲート電極
１０２ ゲート絶縁膜
１０３ 酸化物半導体膜
１０４ 酸化物半導体膜
１０５ 酸化物半導体膜
１０６ 結晶領域
１０７ 酸化物半導体膜
１０８ 酸化物半導体膜
１０９ 結晶領域
１１０ 非晶質領域
１１１ ソース電極
１１２ ドレイン電極
１１３ 絶縁膜
１１４ トランジスタ
１１５ バックゲート電極
１１６ 絶縁膜
１３０ チャネル保護膜
１３１ ソース電極
１３２ ドレイン電極
１３３ 絶縁膜
１４０ トランジスタ
１４５ バックゲート電極
１４６ 絶縁膜
２００ 基板
２０１ 絶縁膜
２０２ 電極
２０３ 酸化物半導体膜
２０５ 酸化物半導体膜
２０６ 結晶領域
２０７ 酸化物半導体膜
２０８ 酸化物半導体膜
２０９ 結晶領域
２１０ 非晶質領域
２１１ 電極
２１２ ゲート絶縁膜
２１３ ゲート電極
２１４ 絶縁膜
２１５ 配線
２１６ 配線
２１７ 配線
２１８ 部分
２２０ トランジスタ
２２１ コンタクトホール
２２２ コンタクトホール
２２３ コンタクトホール
２３０ 配線
２３１ コンタクトホール
７００ 画素部
７０１ 信号線駆動回路
７０２ 走査線駆動回路
７０３ 画素
７０４ トランジスタ
７０５ 表示素子
７０６ 保持容量
７０７ 信号線
７０８ 走査線
７１０ 画素電極
７１１ 対向電極
７１２ マイクロカプセル
７１３ ソース電極またはドレイン電極
７１４ 樹脂
１４０１ トランジスタ
１４０２ ゲート電極
１４０３ ゲート絶縁膜
１４０４ 酸化物半導体膜
１４０６ａ 導電膜
１４０６ｂ 導電膜
１４０７ 絶縁膜
１４０８ 絶縁膜
１４１０ 画素電極
１４１１ 配向膜
１４１３ 対向電極
１４１４ 配向膜
１４１５ 液晶
１４１６ シール材
１４１７ スペーサ
１４２０ 基板
１４３０ 非晶質領域
１４３１ 結晶領域
１６０１ 液晶パネル
１６０２ 拡散板
１６０３ プリズムシート
１６０４ 拡散板
１６０５ 導光板
１６０６ 反射板
１６０７ 光源
１６０８ 回路基板
１６０９ ＦＰＣ
１６１０ ＦＰＣ
５３００ 基板
５３０１ 画素部
５３０２ 走査線駆動回路
５３０３ 走査線駆動回路
５３０４ 信号線駆動回路
５３０５ タイミング制御回路
５６０１ シフトレジスタ
５６０２ サンプリング回路
５６０３ トランジスタ
５６０４ 配線
５６０５ 配線
６０３１ トランジスタ
６０３３ 発光素子
６０３４ 電極
６０３５ 電界発光層
６０３６ 電極
６０３７ 絶縁膜
６０３８ 隔壁
６０４１ トランジスタ
６０４３ 発光素子
６０４４ 電極
６０４５ 電界発光層
６０４６ 電極
６０４７ 絶縁膜
６０４８ 隔壁
６０５１ トランジスタ
６０５３ 発光素子
６０５４ 電極
６０５５ 電界発光層
６０５６ 電極
６０５７ 絶縁膜
６０５８ 隔壁
７００１ 筐体
７００２ 表示部
７０１１ 筐体
７０１２ 表示部
７０１３ 支持台
７０２１ 筐体
７０２２ 表示部
７０３１ 筐体
７０３２ 筐体
７０３３ 表示部
７０３４ 表示部
７０３５ マイクロホン
７０３６ スピーカー
７０３７ 操作キー
７０３８ スタイラス
７０４１ 筐体
７０４２ 表示部
７０４３ 音声入力部
７０４４ 音声出力部
７０４５ 操作キー
７０４６ 受光部
７０５１ 筐体
７０５２ 表示部
７０５３ 操作キー

Claims (12)

  1. 酸化物半導体膜に５００℃以上８５０℃以下の第１の加熱処理を施し、
    前記第１の加熱処理が施された酸化物半導体膜に酸素を添加し、
    前記酸素が添加された前記酸化物半導体膜に５００℃以上８５０℃以下の第２の加熱処理を施す半導体装置の作製方法。
  2. 酸化物半導体膜をエッチングにより加工することで、島状の酸化物半導体膜を形成し、
    前記島状の酸化物半導体膜に５００℃以上８５０℃以下の第１の加熱処理を施し、
    前記第１の加熱処理が施された前記島状の酸化物半導体膜に酸素を添加し、
    前記酸素が添加された前記島状の酸化物半導体膜に５００℃以上８５０℃以下の第２の加熱処理を施す半導体装置の作製方法。
  3. 絶縁表面上において、ゲート絶縁膜を間に挟んでゲート電極上に酸化物半導体膜を形成し、
    前記酸化物半導体膜をエッチングにより加工することで、ゲート絶縁膜を間に挟んでゲート電極と重なる位置に島状の酸化物半導体膜を形成し、
    前記島状の酸化物半導体膜に５００℃以上８５０℃以下の第１の加熱処理を施し、
    前記第１の加熱処理が施された前記島状の酸化物半導体膜に酸素を添加し、
    前記酸素が添加された前記島状の酸化物半導体膜に５００℃以上８５０℃以下の第２の加熱処理を施し、
    前記第２の加熱処理が施された島状の酸化物半導体膜上に、ソース電極及びドレイン電極を形成する半導体装置の作製方法。
  4. 絶縁表面上において、ゲート絶縁膜を間に挟んでゲート電極上に酸化物半導体膜を形成し、
    前記酸化物半導体膜をエッチングにより加工することで、ゲート絶縁膜を間に挟んでゲート電極と重なる位置に島状の酸化物半導体膜を形成し、
    前記島状の酸化物半導体膜に５００℃以上８５０℃以下の第１の加熱処理を施し、
    前記第１の加熱処理が施された前記島状の酸化物半導体膜に酸素を添加し、
    前記酸素が添加された前記島状の酸化物半導体膜に５００℃以上８５０℃以下の第２の加熱処理を施し、
    前記第２の加熱処理が施された島状の酸化物半導体膜上に、ソース電極及びドレイン電極を形成し、
    前記島状の酸化物半導体膜、前記ソース電極及び前記ドレイン電極上に、前記島状の酸化物半導体膜と接するように、酸素を含む絶縁膜を形成する半導体装置の作製方法。
  5. 絶縁表面上において、ゲート絶縁膜を間に挟んでゲート電極上に酸化物半導体膜を形成し、
    前記酸化物半導体膜に５００℃以上８５０℃以下の第１の加熱処理を施し、
    前記第１の加熱処理が施された前記酸化物半導体膜に酸素を添加し、
    前記酸素が添加された前記酸化物半導体膜に５００℃以上８５０℃以下の第２の加熱処理を施し、
    前記第２の加熱処理が施された前記酸化物半導体膜をエッチングにより加工することで、ゲート絶縁膜を間に挟んでゲート電極と重なる位置に島状の酸化物半導体膜を形成し、
    前記島状の酸化物半導体膜上に、ソース電極及びドレイン電極を形成する半導体装置の作製方法。
  6. 絶縁表面上において、ゲート絶縁膜を間に挟んでゲート電極上に酸化物半導体膜を形成し、
    前記酸化物半導体膜に５００℃以上８５０℃以下の第１の加熱処理を施し、
    前記第１の加熱処理が施された前記酸化物半導体膜に酸素を添加し、
    前記酸素が添加された前記酸化物半導体膜に５００℃以上８５０℃以下の第２の加熱処理を施し、
    前記第２の加熱処理が施された前記酸化物半導体膜をエッチングにより加工することで、ゲート絶縁膜を間に挟んでゲート電極と重なる位置に島状の酸化物半導体膜を形成し、
    前記島状の酸化物半導体膜上に、ソース電極及びドレイン電極を形成し、
    前記島状の酸化物半導体膜、前記ソース電極及び前記ドレイン電極上に、前記島状の酸化物半導体膜と接するように、酸素を含む絶縁膜を形成する半導体装置の作製方法。
  7. 絶縁表面上において、ゲート絶縁膜を間に挟んでゲート電極上に酸化物半導体膜を形成し、
    前記酸化物半導体膜をエッチングにより加工することで、ゲート絶縁膜を間に挟んでゲート電極と重なる位置に島状の酸化物半導体膜を形成し、
    前記島状の酸化物半導体膜に５００℃以上８５０℃以下の第１の加熱処理を施し、
    前記第１の加熱処理が施された前記島状の酸化物半導体膜に酸素を添加し、
    前記酸素が添加された前記島状の酸化物半導体膜に５００℃以上８５０℃以下の第２の加熱処理を施し、
    前記第２の加熱処理が施された島状の酸化物半導体膜上に、前記ゲート電極と重なる位置にチャネル保護膜を形成する半導体装置の作製方法。
  8. 絶縁表面上において、ゲート絶縁膜を間に挟んでゲート電極上に酸化物半導体膜を形成し、
    前記酸化物半導体膜に５００℃以上８５０℃以下の第１の加熱処理を施し、
    前記第１の加熱処理が施された前記酸化物半導体膜に酸素を添加し、
    前記酸素が添加された前記酸化物半導体膜に５００℃以上８５０℃以下の第２の加熱処理を施し、
    前記第２の加熱処理が施された酸化物半導体膜をエッチングにより加工することで、ゲート絶縁膜を間に挟んでゲート電極と重なる位置に島状の酸化物半導体膜を形成し、
    前記島状の酸化物半導体膜上に、前記ゲート電極と重なる位置にチャネル保護膜を形成する半導体装置の作製方法。
  9. 請求項７または請求項８において、
    前記チャネル保護膜は、酸素を含む絶縁膜である半導体装置の作製方法。
  10. 絶縁表面上に第１の電極を形成し、
    前記第１の電極上に酸化物半導体膜を形成し、
    前記酸化物半導体膜をエッチングにより加工することで、前記第１の電極と重なる位置に島状の酸化物半導体膜を形成し、
    前記島状の酸化物半導体膜に５００℃以上８５０℃以下の第１の加熱処理を施し、
    前記第１の加熱処理が施された前記島状の酸化物半導体膜に酸素を添加し、
    前記酸素が添加された前記島状の酸化物半導体膜に５００℃以上８５０℃以下の第２の加熱処理を施し、
    前記第２の加熱処理が施された前記島状の酸化物半導体膜上に、前記第１の電極と離隔する第２の電極を形成し、
    前記第１の電極、前記島状の酸化物半導体膜、及び前記第２の電極を覆うようにゲート絶縁膜を形成し、
    前記ゲート絶縁膜を間に挟んで、前記島状の酸化物半導体膜の端部と重なるように、ゲート電極を形成する半導体装置の作製方法。
  11. 絶縁表面上に第１の電極を形成し、
    前記第１の電極上に酸化物半導体膜を形成し、
    前記酸化物半導体膜に５００℃以上８５０℃以下の第１の加熱処理を施し、
    前記第１の加熱処理が施された前記酸化物半導体膜に酸素を添加し、
    前記酸素が添加された前記酸化物半導体膜に５００℃以上８５０℃以下の第２の加熱処理を施し、
    前記第２の加熱処理が施された前記酸化物半導体膜をエッチングにより加工することで、島状の酸化物半導体膜を形成し、
    前記島状の酸化物半導体膜上に、前記第１の電極と離隔する第２の電極を形成し、
    前記第１の電極、前記島状の酸化物半導体膜、及び前記第２の電極を覆うようにゲート絶縁膜を形成し、
    前記ゲート絶縁膜を間に挟んで、前記島状の酸化物半導体膜の端部と重なるように、ゲート電極を形成する半導体装置の作製方法。
  12. 請求項１乃至請求項１１のいずれか１項において、
    前記酸素の添加は、イオン注入法またはイオンドーピング法を用いて行う半導体装置の作製方法。
JP2010268289A 2009-12-04 2010-12-01 半導体装置の作製方法 Active JP5735786B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010268289A JP5735786B2 (ja) 2009-12-04 2010-12-01 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009277078 2009-12-04
JP2009277078 2009-12-04
JP2010268289A JP5735786B2 (ja) 2009-12-04 2010-12-01 半導体装置の作製方法

Related Child Applications (3)

Application Number Title Priority Date Filing Date
JP2012164265A Division JP5490858B2 (ja) 2009-12-04 2012-07-25 半導体装置
JP2014250535A Division JP5876921B2 (ja) 2009-12-04 2014-12-11 半導体装置、及び、半導体装置の作製方法
JP2014250536A Division JP5876922B2 (ja) 2009-12-04 2014-12-11 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2011139050A true JP2011139050A (ja) 2011-07-14
JP2011139050A5 JP2011139050A5 (ja) 2012-03-15
JP5735786B2 JP5735786B2 (ja) 2015-06-17

Family

ID=44082438

Family Applications (12)

Application Number Title Priority Date Filing Date
JP2010268289A Active JP5735786B2 (ja) 2009-12-04 2010-12-01 半導体装置の作製方法
JP2012164265A Active JP5490858B2 (ja) 2009-12-04 2012-07-25 半導体装置
JP2014250536A Active JP5876922B2 (ja) 2009-12-04 2014-12-11 半導体装置の作製方法
JP2014250535A Active JP5876921B2 (ja) 2009-12-04 2014-12-11 半導体装置、及び、半導体装置の作製方法
JP2016009376A Active JP6232084B2 (ja) 2009-12-04 2016-01-21 半導体装置の作製方法
JP2017010876A Active JP6366753B2 (ja) 2009-12-04 2017-01-25 半導体装置の作製方法
JP2017010878A Active JP6209293B2 (ja) 2009-12-04 2017-01-25 半導体装置
JP2018098433A Withdrawn JP2018157219A (ja) 2009-12-04 2018-05-23 半導体装置の作製方法
JP2019188868A Withdrawn JP2020010065A (ja) 2009-12-04 2019-10-15 半導体装置の作製方法
JP2021107583A Active JP7258081B2 (ja) 2009-12-04 2021-06-29 半導体装置の作製方法
JP2023060634A Active JP7733050B2 (ja) 2009-12-04 2023-04-04 半導体装置
JP2025137608A Pending JP2025168383A (ja) 2009-12-04 2025-08-21 表示装置

Family Applications After (11)

Application Number Title Priority Date Filing Date
JP2012164265A Active JP5490858B2 (ja) 2009-12-04 2012-07-25 半導体装置
JP2014250536A Active JP5876922B2 (ja) 2009-12-04 2014-12-11 半導体装置の作製方法
JP2014250535A Active JP5876921B2 (ja) 2009-12-04 2014-12-11 半導体装置、及び、半導体装置の作製方法
JP2016009376A Active JP6232084B2 (ja) 2009-12-04 2016-01-21 半導体装置の作製方法
JP2017010876A Active JP6366753B2 (ja) 2009-12-04 2017-01-25 半導体装置の作製方法
JP2017010878A Active JP6209293B2 (ja) 2009-12-04 2017-01-25 半導体装置
JP2018098433A Withdrawn JP2018157219A (ja) 2009-12-04 2018-05-23 半導体装置の作製方法
JP2019188868A Withdrawn JP2020010065A (ja) 2009-12-04 2019-10-15 半導体装置の作製方法
JP2021107583A Active JP7258081B2 (ja) 2009-12-04 2021-06-29 半導体装置の作製方法
JP2023060634A Active JP7733050B2 (ja) 2009-12-04 2023-04-04 半導体装置
JP2025137608A Pending JP2025168383A (ja) 2009-12-04 2025-08-21 表示装置

Country Status (6)

Country Link
US (11) US8377744B2 (ja)
EP (1) EP2507822B1 (ja)
JP (12) JP5735786B2 (ja)
KR (5) KR20210043743A (ja)
TW (10) TWI495015B (ja)
WO (1) WO2011068033A1 (ja)

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013018447A1 (ja) * 2011-07-29 2013-02-07 富士フイルム株式会社 半導体素子の製造方法
JP2013102145A (ja) * 2011-10-14 2013-05-23 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013138189A (ja) * 2011-11-30 2013-07-11 Semiconductor Energy Lab Co Ltd 酸化物半導体膜の作製方法及び半導体装置の作製方法
JP2013138188A (ja) * 2011-12-01 2013-07-11 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2013149953A (ja) * 2011-12-20 2013-08-01 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2013153156A (ja) * 2011-12-27 2013-08-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2013183156A (ja) * 2012-03-03 2013-09-12 Chunghwa Picture Tubes Ltd ピクセル構造の製造方法及びピクセル構造
KR20140001117A (ko) * 2012-06-27 2014-01-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP2014007396A (ja) * 2012-05-31 2014-01-16 Semiconductor Energy Lab Co Ltd 半導体装置
JP2015111663A (ja) * 2013-11-01 2015-06-18 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2015233135A (ja) * 2014-05-15 2015-12-24 株式会社半導体エネルギー研究所 半導体装置、該半導体装置を有する表示装置
WO2016067161A1 (ja) * 2014-10-28 2016-05-06 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TWI548933B (zh) * 2011-09-07 2016-09-11 Ｈｏｙａ股份有限公司 遮罩基底、轉印用遮罩以及半導體裝置之製造方法
JP2017216476A (ja) * 2011-09-29 2017-12-07 株式会社半導体エネルギー研究所 半導体装置
JP2018093227A (ja) * 2012-04-13 2018-06-14 株式会社半導体エネルギー研究所 半導体装置
JP2018191009A (ja) * 2013-09-13 2018-11-29 株式会社半導体エネルギー研究所 半導体装置
JP2019134173A (ja) * 2011-10-27 2019-08-08 株式会社半導体エネルギー研究所 半導体装置
JP2020025119A (ja) * 2013-06-21 2020-02-13 株式会社半導体エネルギー研究所 半導体装置
JP2021132214A (ja) * 2011-11-30 2021-09-09 株式会社半導体エネルギー研究所 表示装置
JP2022084703A (ja) * 2012-02-29 2022-06-07 株式会社半導体エネルギー研究所 縦型のトランジスタ及び半導体装置
JP2022173216A (ja) * 2012-05-31 2022-11-18 株式会社半導体エネルギー研究所 半導体装置
JP2023145453A (ja) * 2011-08-29 2023-10-11 株式会社半導体エネルギー研究所 トランジスタ
US12062722B2 (en) 2011-07-22 2024-08-13 Semiconductor Energy Laboratory Co., Ltd. Method for fabrication of semiconductor device
JP2025028898A (ja) * 2012-07-20 2025-03-05 株式会社半導体エネルギー研究所 半導体装置
US12550447B2 (en) 2012-02-29 2026-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Families Citing this family (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USD589322S1 (en) 2006-10-05 2009-03-31 Lowe's Companies, Inc. Tool handle
KR101944656B1 (ko) * 2009-06-30 2019-04-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
KR101422362B1 (ko) * 2009-07-10 2014-07-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 표시 패널 및 전자 기기
KR101669476B1 (ko) 2009-10-30 2016-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리 회로 및 반도체 장치
KR20190093705A (ko) 2009-11-27 2019-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
CN102640272B (zh) 2009-12-04 2015-05-20 株式会社半导体能源研究所 半导体装置及其制造方法
WO2011068033A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101921619B1 (ko) 2009-12-28 2018-11-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
CN102782859B (zh) * 2010-02-26 2015-07-29 株式会社半导体能源研究所 半导体装置的制造方法
WO2011135987A1 (en) * 2010-04-28 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
DE112011102644B4 (de) * 2010-08-06 2019-12-05 Semiconductor Energy Laboratory Co., Ltd. Integrierte Halbleiterschaltung
KR101856722B1 (ko) 2010-09-22 2018-05-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 파워 절연 게이트형 전계 효과 트랜지스터
TWI541904B (zh) * 2011-03-11 2016-07-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI521612B (zh) * 2011-03-11 2016-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US8797303B2 (en) 2011-03-21 2014-08-05 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
US8916868B2 (en) 2011-04-22 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8878288B2 (en) 2011-04-22 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8809854B2 (en) 2011-04-22 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8932913B2 (en) 2011-04-22 2015-01-13 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
CN105931967B (zh) 2011-04-27 2019-05-03 株式会社半导体能源研究所 半导体装置的制造方法
US8847233B2 (en) 2011-05-12 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a trenched insulating layer coated with an oxide semiconductor film
JP6006975B2 (ja) 2011-05-19 2016-10-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9299852B2 (en) 2011-06-16 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2013001579A1 (ja) * 2011-06-30 2013-01-03 パナソニック株式会社 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法
US8643008B2 (en) 2011-07-22 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6004308B2 (ja) * 2011-08-12 2016-10-05 Ｎｌｔテクノロジー株式会社 薄膜デバイス
JP5825744B2 (ja) 2011-09-15 2015-12-02 株式会社半導体エネルギー研究所 パワー絶縁ゲート型電界効果トランジスタ
WO2013042696A1 (en) * 2011-09-23 2013-03-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9431545B2 (en) 2011-09-23 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8637864B2 (en) 2011-10-13 2014-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US9287405B2 (en) * 2011-10-13 2016-03-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor
JP5912394B2 (ja) 2011-10-13 2016-04-27 株式会社半導体エネルギー研究所 半導体装置
US9379254B2 (en) * 2011-11-18 2016-06-28 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
JP6125211B2 (ja) 2011-11-25 2017-05-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8951899B2 (en) 2011-11-25 2015-02-10 Semiconductor Energy Laboratory Method for manufacturing semiconductor device
JP6053490B2 (ja) 2011-12-23 2016-12-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI605597B (zh) 2012-01-26 2017-11-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US8999773B2 (en) 2012-04-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Processing method of stacked-layer film and manufacturing method of semiconductor device
KR102113160B1 (ko) 2012-06-15 2020-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102161077B1 (ko) 2012-06-29 2020-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6006558B2 (ja) 2012-07-17 2016-10-12 株式会社半導体エネルギー研究所 半導体装置及びその製造方法
JP6134598B2 (ja) 2012-08-02 2017-05-24 株式会社半導体エネルギー研究所 半導体装置
KR101614398B1 (ko) 2012-08-13 2016-05-02 엘지디스플레이 주식회사 박막 트랜지스터 기판과 그 제조방법 및 그를 이용한 유기 발광장치
TWI605593B (zh) * 2012-11-15 2017-11-11 半導體能源研究所股份有限公司 半導體裝置
JP6121149B2 (ja) * 2012-11-28 2017-04-26 富士フイルム株式会社 酸化物半導体素子、酸化物半導体素子の製造方法、表示装置及びイメージセンサ
US11217565B2 (en) * 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
JP6370048B2 (ja) * 2013-01-21 2018-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9312392B2 (en) * 2013-05-16 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6400336B2 (ja) * 2013-06-05 2018-10-03 株式会社半導体エネルギー研究所 半導体装置
JP2015065424A (ja) * 2013-08-27 2015-04-09 株式会社半導体エネルギー研究所 酸化物膜の形成方法、半導体装置の作製方法
KR20160091968A (ko) * 2013-11-29 2016-08-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치를 제작하는 방법, 및 표시 장치
US9991392B2 (en) 2013-12-03 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6537264B2 (ja) * 2013-12-12 2019-07-03 株式会社半導体エネルギー研究所 半導体装置
WO2015132697A1 (en) * 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9887291B2 (en) 2014-03-19 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, or the display module
US10043913B2 (en) 2014-04-30 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor device, display device, module, and electronic device
TWI669761B (zh) * 2014-05-30 2019-08-21 日商半導體能源研究所股份有限公司 半導體裝置、包括該半導體裝置的顯示裝置
JP6436660B2 (ja) * 2014-07-07 2018-12-12 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
TWI566388B (zh) * 2014-08-12 2017-01-11 群創光電股份有限公司 顯示面板
CN104300007A (zh) * 2014-10-27 2015-01-21 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
JP6613116B2 (ja) 2014-12-02 2019-11-27 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
KR20170093912A (ko) * 2015-01-28 2017-08-16 후지필름 가부시키가이샤 산화물 보호막의 제조 방법, 산화물 보호막, 박막 트랜지스터의 제조 방법, 박막 트랜지스터, 및 전자 디바이스
JP6736321B2 (ja) * 2015-03-27 2020-08-05 株式会社半導体エネルギー研究所 半導体装置の製造方法
US11189736B2 (en) * 2015-07-24 2021-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI593024B (zh) * 2015-07-24 2017-07-21 友達光電股份有限公司 薄膜電晶體的製造方法
US10043917B2 (en) 2016-03-03 2018-08-07 United Microelectronics Corp. Oxide semiconductor device and method of manufacturing the same
CN105789120B (zh) * 2016-05-23 2019-05-31 深圳市华星光电技术有限公司 Tft基板的制作方法及tft基板
KR102675912B1 (ko) * 2016-06-30 2024-06-17 엘지디스플레이 주식회사 백플레인 기판과 이의 제조 방법 및 이를 적용한 유기 발광 표시 장치
KR102589754B1 (ko) 2016-08-05 2023-10-18 삼성디스플레이 주식회사 트랜지스터 및 이를 포함하는 표시 장치
WO2018181296A1 (ja) * 2017-03-29 2018-10-04 シャープ株式会社 チャネルエッチ型薄膜トランジスタの製造方法
TWI667796B (zh) 2017-05-31 2019-08-01 Lg Display Co., Ltd. 薄膜電晶體、包含該薄膜電晶體的閘極驅動器、及包含該閘極驅動器的顯示裝置
CN109148592B (zh) 2017-06-27 2022-03-11 乐金显示有限公司 包括氧化物半导体层的薄膜晶体管，其制造方法和包括其的显示设备
KR102448483B1 (ko) * 2017-06-27 2022-09-27 엘지디스플레이 주식회사 고 이동도 반도체 물질을 구비한 박막 트랜지스터 기판 및 그 제조 방법
US20190157429A1 (en) * 2017-11-21 2019-05-23 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Back-channel-etched tft substrate and manufacturing method thereof
TWI646691B (zh) * 2017-11-22 2019-01-01 友達光電股份有限公司 主動元件基板及其製造方法
CN108766972B (zh) * 2018-05-11 2021-10-22 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示基板
CN112335058B (zh) * 2018-06-21 2024-03-08 株式会社爱发科 氧化物半导体薄膜、薄膜晶体管及其制造方法、以及溅射靶材
US20200006570A1 (en) * 2018-06-29 2020-01-02 Intel Corporation Contact structures for thin film transistor devices
CN110858035B (zh) * 2018-08-24 2022-12-02 夏普株式会社 液晶显示装置
JP7287970B2 (ja) * 2018-09-07 2023-06-06 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP2020043252A (ja) * 2018-09-12 2020-03-19 三菱電機株式会社 薄膜トランジスタ基板及びその製造方法並びに表示装置
US10483287B1 (en) 2018-09-21 2019-11-19 Qualcomm Incorporated Double gate, flexible thin-film transistor (TFT) complementary metal-oxide semiconductor (MOS) (CMOS) circuits and related fabrication methods
CN113056821B (zh) * 2018-11-20 2025-03-25 美光科技公司 具有半导体氧化物沟道材料的集成组合件和形成集成组合件的方法
CN110600553A (zh) * 2019-08-09 2019-12-20 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制造方法
US11923459B2 (en) * 2020-06-23 2024-03-05 Taiwan Semiconductor Manufacturing Company Limited Transistor including hydrogen diffusion barrier film and methods of forming same
TWI757845B (zh) * 2020-08-24 2022-03-11 友達光電股份有限公司 超音波換能元件及其製造方法
CN112530978B (zh) * 2020-12-01 2024-02-13 京东方科技集团股份有限公司 开关器件结构及其制备方法、薄膜晶体管膜层、显示面板
US12009432B2 (en) 2021-03-05 2024-06-11 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
US12449327B2 (en) 2022-07-19 2025-10-21 Applied Materials, Inc. Method and apparatus for lamp housing crack detection

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123861A (ja) * 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US20090298226A1 (en) * 2008-05-30 2009-12-03 Fujifilm Corporation Method for producing semiconductor device

Family Cites Families (195)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE444278B (sv) * 1979-10-11 1986-04-07 Charmilles Sa Ateliers Tradformig elektrod samt sett att tillverka sadan elektrod
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS6422066A (en) * 1987-07-17 1989-01-25 Toshiba Corp Thin film transistor
JPH0548096A (ja) 1991-08-07 1993-02-26 Hitachi Ltd 薄膜トランジスタ
JPH05243223A (ja) * 1992-02-28 1993-09-21 Fujitsu Ltd 集積回路装置の製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
US5891809A (en) * 1995-09-29 1999-04-06 Intel Corporation Manufacturable dielectric formed using multiple oxidation and anneal steps
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US7056381B1 (en) * 1996-01-26 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of semiconductor device
JP3981426B2 (ja) * 1996-07-12 2007-09-26 シャープ株式会社 ゲート絶縁膜形成方法
JP2000026119A (ja) 1998-07-09 2000-01-25 Hoya Corp 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6358819B1 (en) * 1998-12-15 2002-03-19 Lsi Logic Corporation Dual gate oxide process for deep submicron ICS
JP3492634B2 (ja) * 1999-03-17 2004-02-03 インフィネオン テクノロジース エスシー３００ ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー コマンディートゲゼルシャフト 半導体ウェーハ上のギャップの充填方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
KR20010057116A (ko) * 1999-12-18 2001-07-04 박종섭 전기적 특성을 개선시키기 위한 박막 트랜지스터의 제조방법
WO2002016679A1 (en) 2000-08-18 2002-02-28 Tohoku Techno Arch Co., Ltd. Polycrystalline semiconductor material and method of manufacture thereof
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3694737B2 (ja) 2001-07-27 2005-09-14 独立行政法人物質・材料研究機構 酸化亜鉛基ホモロガス化合物薄膜の製造法
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
WO2003040441A1 (fr) * 2001-11-05 2003-05-15 Japan Science And Technology Agency Film mince monocristallin homologue a super-reseau naturel, procede de preparation et dispositif dans lequel est utilise ledit film mince monocristallin
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP2004053784A (ja) * 2002-07-18 2004-02-19 Sharp Corp 液晶表示装置およびその製造方法
KR100464935B1 (ko) * 2002-09-17 2005-01-05 주식회사 하이닉스반도체 불화붕소화합물 도핑에 의한 초박형 에피채널을 갖는반도체소자의 제조 방법
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
TWI399580B (zh) * 2003-07-14 2013-06-21 半導體能源研究所股份有限公司 半導體裝置及顯示裝置
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4248987B2 (ja) * 2003-10-01 2009-04-02 奇美電子股▲ふん▼有限公司 アレイ基板の製造方法
JP4194508B2 (ja) * 2004-02-26 2008-12-10 三洋電機株式会社 半導体装置の製造方法
CN102867855B (zh) 2004-03-12 2015-07-15 独立行政法人科学技术振兴机构 薄膜晶体管及其制造方法
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006005116A (ja) * 2004-06-17 2006-01-05 Casio Comput Co Ltd 膜形成方法、半導体膜、及び積層絶縁膜
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5126730B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 電界効果型トランジスタの製造方法
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CA2585190A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
JP5138163B2 (ja) * 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
US7303971B2 (en) * 2005-07-18 2007-12-04 Sharp Laboratories Of America, Inc. MSM binary switch memory device
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4870403B2 (ja) * 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR20090130089A (ko) 2005-11-15 2009-12-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
JP5376750B2 (ja) 2005-11-18 2013-12-25 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
US7998372B2 (en) 2005-11-18 2011-08-16 Idemitsu Kosan Co., Ltd. Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP5015473B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタアレイ及びその製法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
EP2025004A1 (en) * 2006-06-02 2009-02-18 Kochi Industrial Promotion Center Semiconductor device including an oxide semiconductor thin film layer of zinc oxide and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US7906415B2 (en) * 2006-07-28 2011-03-15 Xerox Corporation Device having zinc oxide semiconductor and indium/zinc electrode
JP5328083B2 (ja) 2006-08-01 2013-10-30 キヤノン株式会社 酸化物のエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP5127183B2 (ja) 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP4785721B2 (ja) 2006-12-05 2011-10-05 キヤノン株式会社 エッチング方法、パターン形成方法、薄膜トランジスタの製造方法及びエッチング液
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP4662075B2 (ja) 2007-02-02 2011-03-30 株式会社ブリヂストン 薄膜トランジスタ及びその製造方法
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP2008276212A (ja) 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
WO2008126492A1 (ja) * 2007-04-05 2008-10-23 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP5197058B2 (ja) 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP5043499B2 (ja) * 2007-05-02 2012-10-10 財団法人高知県産業振興センター 電子素子及び電子素子の製造方法
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5364293B2 (ja) 2007-06-01 2013-12-11 株式会社半導体エネルギー研究所 表示装置の作製方法およびプラズマｃｖｄ装置
US8450732B2 (en) 2007-06-19 2013-05-28 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
US7935964B2 (en) 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
US7682882B2 (en) 2007-06-20 2010-03-23 Samsung Electronics Co., Ltd. Method of manufacturing ZnO-based thin film transistor
US8566502B2 (en) 2008-05-29 2013-10-22 Vmware, Inc. Offloading storage operations to storage hardware using a switch
KR101402189B1 (ko) * 2007-06-22 2014-06-02 삼성전자주식회사 Ｚｎ 산화물계 박막 트랜지스터 및 Ｚｎ 산화물의 식각용액
KR100884883B1 (ko) 2007-06-26 2009-02-23 광주과학기술원 아연산화물 반도체 및 이를 제조하기 위한 방법
KR20090002841A (ko) 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
WO2009034953A1 (ja) * 2007-09-10 2009-03-19 Idemitsu Kosan Co., Ltd. 薄膜トランジスタ
KR101375831B1 (ko) 2007-12-03 2014-04-02 삼성전자주식회사 산화물 반도체 박막 트랜지스터를 이용한 디스플레이 장치
KR101270174B1 (ko) 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
WO2009075161A1 (ja) * 2007-12-12 2009-06-18 Idemitsu Kosan Co., Ltd. パターン化結晶質半導体薄膜、薄膜トランジスタの製造方法、及び電界効果型トランジスタ
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP2009147192A (ja) 2007-12-17 2009-07-02 Fujifilm Corp 結晶性無機膜とその製造方法、半導体装置
WO2009084537A1 (ja) 2007-12-27 2009-07-09 Nippon Mining & Metals Co., Ltd. ａ－ＩＧＺＯ酸化物薄膜の製造方法
JP5264197B2 (ja) 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
JP5540517B2 (ja) * 2008-02-22 2014-07-02 凸版印刷株式会社 画像表示装置
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) * 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101563138B1 (ko) * 2008-04-25 2015-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
KR101461127B1 (ko) 2008-05-13 2014-11-14 삼성디스플레이 주식회사 반도체 장치 및 이의 제조 방법
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP2010040552A (ja) 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
WO2010029866A1 (en) 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101772377B1 (ko) 2008-09-12 2017-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
WO2010032629A1 (en) 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102246123B1 (ko) 2008-09-19 2021-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR102133478B1 (ko) 2008-10-03 2020-07-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
EP2172977A1 (en) 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
WO2010047288A1 (en) 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductordevice
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
JP5616012B2 (ja) 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8741702B2 (en) 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101980167B1 (ko) 2008-11-07 2019-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP2010123595A (ja) 2008-11-17 2010-06-03 Sony Corp 薄膜トランジスタおよび表示装置
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
TW201034207A (en) * 2009-01-29 2010-09-16 First Solar Inc Photovoltaic device with improved crystal orientation
KR101593443B1 (ko) 2009-02-19 2016-02-12 엘지디스플레이 주식회사 어레이 기판의 제조방법
JP5564331B2 (ja) 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
JP4415062B1 (ja) * 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
EP3540772A1 (en) 2009-09-16 2019-09-18 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
KR101730347B1 (ko) 2009-09-16 2017-04-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101693544B1 (ko) 2009-09-24 2017-01-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR101991006B1 (ko) 2009-10-08 2019-06-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101669476B1 (ko) 2009-10-30 2016-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리 회로 및 반도체 장치
KR101931206B1 (ko) 2009-11-13 2018-12-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN103151266B (zh) 2009-11-20 2016-08-03 株式会社半导体能源研究所 用于制造半导体器件的方法
CN102640272B (zh) * 2009-12-04 2015-05-20 株式会社半导体能源研究所 半导体装置及其制造方法
WO2011068033A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011155295A1 (en) * 2010-06-10 2011-12-15 Semiconductor Energy Laboratory Co., Ltd. Dc/dc converter, power supply circuit, and semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123861A (ja) * 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US20090298226A1 (en) * 2008-05-30 2009-12-03 Fujifilm Corporation Method for producing semiconductor device
JP2009290111A (ja) * 2008-05-30 2009-12-10 Fujifilm Corp 半導体素子の製造方法

Cited By (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12062722B2 (en) 2011-07-22 2024-08-13 Semiconductor Energy Laboratory Co., Ltd. Method for fabrication of semiconductor device
JP2013030681A (ja) * 2011-07-29 2013-02-07 Fujifilm Corp 半導体素子の製造方法及び電界効果型トランジスタの製造方法
WO2013018447A1 (ja) * 2011-07-29 2013-02-07 富士フイルム株式会社 半導体素子の製造方法
US9171942B2 (en) 2011-07-29 2015-10-27 Fujifilm Corporation Semiconductor element manufacturing method
JP2025137514A (ja) * 2011-08-29 2025-09-19 株式会社半導体エネルギー研究所 半導体装置
JP7555460B2 (ja) 2011-08-29 2024-09-24 株式会社半導体エネルギー研究所 半導体装置
JP2024170607A (ja) * 2011-08-29 2024-12-10 株式会社半導体エネルギー研究所 トランジスタ
JP7702028B2 (ja) 2011-08-29 2025-07-02 株式会社半導体エネルギー研究所 半導体装置
JP2023145453A (ja) * 2011-08-29 2023-10-11 株式会社半導体エネルギー研究所 トランジスタ
JP7761804B2 (ja) 2011-08-29 2025-10-28 株式会社半導体エネルギー研究所 半導体装置
TWI548933B (zh) * 2011-09-07 2016-09-11 Ｈｏｙａ股份有限公司 遮罩基底、轉印用遮罩以及半導體裝置之製造方法
US12218251B2 (en) 2011-09-29 2025-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2017216476A (ja) * 2011-09-29 2017-12-07 株式会社半導体エネルギー研究所 半導体装置
US10622485B2 (en) 2011-09-29 2020-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US11217701B2 (en) 2011-09-29 2022-01-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10290744B2 (en) 2011-09-29 2019-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US11791415B2 (en) 2011-09-29 2023-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US12225739B2 (en) 2011-09-29 2025-02-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2016184744A (ja) * 2011-10-14 2016-10-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2013102145A (ja) * 2011-10-14 2013-05-23 Semiconductor Energy Lab Co Ltd 半導体装置
JP2019134173A (ja) * 2011-10-27 2019-08-08 株式会社半導体エネルギー研究所 半導体装置
JP2013138189A (ja) * 2011-11-30 2013-07-11 Semiconductor Energy Lab Co Ltd 酸化物半導体膜の作製方法及び半導体装置の作製方法
JP2021132214A (ja) * 2011-11-30 2021-09-09 株式会社半導体エネルギー研究所 表示装置
JP2017022423A (ja) * 2011-11-30 2017-01-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2013138188A (ja) * 2011-12-01 2013-07-11 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
US9954115B2 (en) 2011-12-01 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US10269979B2 (en) 2011-12-01 2019-04-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9466728B2 (en) 2011-12-01 2016-10-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US10658517B2 (en) 2011-12-01 2020-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20140107529A (ko) * 2011-12-20 2014-09-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제작 방법
KR102102585B1 (ko) * 2011-12-20 2020-04-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제작 방법
JP2013149953A (ja) * 2011-12-20 2013-08-01 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
US9502572B2 (en) 2011-12-27 2016-11-22 Semiconductor Energy Laboratory Co., Ltd. Bottom-gate transistor including an oxide semiconductor layer contacting an oxygen-rich insulating layer
JP2013153156A (ja) * 2011-12-27 2013-08-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP7470142B2 (ja) 2012-02-29 2024-04-17 株式会社半導体エネルギー研究所 半導体装置
US11923372B2 (en) 2012-02-29 2024-03-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US12382723B2 (en) 2012-02-29 2025-08-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US12550447B2 (en) 2012-02-29 2026-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2023002775A (ja) * 2012-02-29 2023-01-10 株式会社半導体エネルギー研究所 半導体装置
JP2022084703A (ja) * 2012-02-29 2022-06-07 株式会社半導体エネルギー研究所 縦型のトランジスタ及び半導体装置
JP2013183156A (ja) * 2012-03-03 2013-09-12 Chunghwa Picture Tubes Ltd ピクセル構造の製造方法及びピクセル構造
JP2021010019A (ja) * 2012-04-13 2021-01-28 株式会社半導体エネルギー研究所 半導体装置
US11355645B2 (en) 2012-04-13 2022-06-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising stacked oxide semiconductor layers
US10559699B2 (en) 2012-04-13 2020-02-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2018093227A (ja) * 2012-04-13 2018-06-14 株式会社半導体エネルギー研究所 半導体装置
US12414335B2 (en) 2012-04-13 2025-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising conductive layers functioning as first and second gate electrodes of a transistor
JP7075975B2 (ja) 2012-04-13 2022-05-26 株式会社半導体エネルギー研究所 半導体装置
US10872981B2 (en) 2012-04-13 2020-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor
US11929437B2 (en) 2012-04-13 2024-03-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising various thin-film transistors
JP2022173216A (ja) * 2012-05-31 2022-11-18 株式会社半導体エネルギー研究所 半導体装置
US9799290B2 (en) 2012-05-31 2017-10-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2014007396A (ja) * 2012-05-31 2014-01-16 Semiconductor Energy Lab Co Ltd 半導体装置
JP2024150522A (ja) * 2012-05-31 2024-10-23 株式会社半導体エネルギー研究所 半導体装置
JP7521092B2 (ja) 2012-05-31 2024-07-23 株式会社半導体エネルギー研究所 表示装置
JP7785862B2 (ja) 2012-05-31 2025-12-15 株式会社半導体エネルギー研究所 表示装置
JP7362861B2 (ja) 2012-05-31 2023-10-17 株式会社半導体エネルギー研究所 半導体装置
JP2023178336A (ja) * 2012-05-31 2023-12-14 株式会社半導体エネルギー研究所 表示装置
JP7178448B2 (ja) 2012-06-27 2022-11-25 株式会社半導体エネルギー研究所 半導体装置
KR20200001582A (ko) * 2012-06-27 2020-01-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102062201B1 (ko) * 2012-06-27 2020-01-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR20140001117A (ko) * 2012-06-27 2014-01-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102179515B1 (ko) 2012-06-27 2020-11-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP2021119627A (ja) * 2012-06-27 2021-08-12 株式会社半導体エネルギー研究所 半導体装置
JP7762282B2 (ja) 2012-07-20 2025-10-29 株式会社半導体エネルギー研究所 半導体装置
JP2025028898A (ja) * 2012-07-20 2025-03-05 株式会社半導体エネルギー研究所 半導体装置
JP7019791B2 (ja) 2013-06-21 2022-02-15 株式会社半導体エネルギー研究所 半導体装置
JP2020025119A (ja) * 2013-06-21 2020-02-13 株式会社半導体エネルギー研究所 半導体装置
JP2021061424A (ja) * 2013-06-21 2021-04-15 株式会社半導体エネルギー研究所 半導体装置
JP2018191009A (ja) * 2013-09-13 2018-11-29 株式会社半導体エネルギー研究所 半導体装置
JP2020004987A (ja) * 2013-09-13 2020-01-09 株式会社半導体エネルギー研究所 半導体装置
JP2015111663A (ja) * 2013-11-01 2015-06-18 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2015233135A (ja) * 2014-05-15 2015-12-24 株式会社半導体エネルギー研究所 半導体装置、該半導体装置を有する表示装置
US11594642B2 (en) 2014-05-15 2023-02-28 Semiconductor Energy Laboratory Co., Ltd. Thin film semiconductor device including back gate comprising oxide semiconductor material
US10998448B2 (en) 2014-05-15 2021-05-04 Semiconductor Energy Laboratory Co., Ltd. Thin film semiconductor device including back gate comprising oxide semiconductor material
WO2016067161A1 (ja) * 2014-10-28 2016-05-06 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JPWO2016067161A1 (ja) * 2014-10-28 2017-08-31 株式会社半導体エネルギー研究所 半導体装置およびその作製方法

Also Published As

Publication number Publication date
US20170352551A1 (en) 2017-12-07
KR102241766B1 (ko) 2021-04-19
WO2011068033A1 (en) 2011-06-09
TW201126611A (en) 2011-08-01
EP2507822A4 (en) 2014-05-14
KR101943109B1 (ko) 2019-01-28
JP2020010065A (ja) 2020-01-16
TW201234488A (en) 2012-08-16
JP2017092494A (ja) 2017-05-25
EP2507822A1 (en) 2012-10-10
JP6209293B2 (ja) 2017-10-04
TWI523105B (zh) 2016-02-21
TWI495015B (zh) 2015-08-01
US8957414B2 (en) 2015-02-17
TW201533802A (zh) 2015-09-01
TWI453826B (zh) 2014-09-21
US20210090900A1 (en) 2021-03-25
US10490420B2 (en) 2019-11-26
TW201631665A (zh) 2016-09-01
US20230019824A1 (en) 2023-01-19
KR101396102B1 (ko) 2014-05-15
TWI702656B (zh) 2020-08-21
TWI609427B (zh) 2017-12-21
TW201921509A (zh) 2019-06-01
TW201234489A (en) 2012-08-16
JP2016106413A (ja) 2016-06-16
JP2015097272A (ja) 2015-05-21
JP2015109448A (ja) 2015-06-11
TWI545656B (zh) 2016-08-11
JP2012238880A (ja) 2012-12-06
JP7258081B2 (ja) 2023-04-14
US20240258119A1 (en) 2024-08-01
US9721811B2 (en) 2017-08-01
KR20120099159A (ko) 2012-09-06
US20110136301A1 (en) 2011-06-09
US20160204231A1 (en) 2016-07-14
JP5876922B2 (ja) 2016-03-02
US20120149147A1 (en) 2012-06-14
JP2025168383A (ja) 2025-11-07
US11456187B2 (en) 2022-09-27
KR20200062383A (ko) 2020-06-03
US20200090950A1 (en) 2020-03-19
JP6366753B2 (ja) 2018-08-01
JP2021158384A (ja) 2021-10-07
KR20120094091A (ko) 2012-08-23
US11923204B2 (en) 2024-03-05
EP2507822B1 (en) 2016-08-31
JP5876921B2 (ja) 2016-03-02
TW201246389A (en) 2012-11-16
TWI750761B (zh) 2021-12-21
US8841163B2 (en) 2014-09-23
TWI534898B (zh) 2016-05-21
TW202211324A (zh) 2022-03-16
TW202044413A (zh) 2020-12-01
JP2018157219A (ja) 2018-10-04
JP5490858B2 (ja) 2014-05-14
US8377744B2 (en) 2013-02-19
KR20210043743A (ko) 2021-04-21
JP7733050B2 (ja) 2025-09-02
TWI781821B (zh) 2022-10-21
KR102117506B1 (ko) 2020-06-01
TWI648794B (zh) 2019-01-21
JP2023090716A (ja) 2023-06-29
US20150155373A1 (en) 2015-06-04
JP2017108151A (ja) 2017-06-15
US10109500B2 (en) 2018-10-23
US20120146019A1 (en) 2012-06-14
US20190027377A1 (en) 2019-01-24
KR20190009841A (ko) 2019-01-29
US10714358B2 (en) 2020-07-14
JP5735786B2 (ja) 2015-06-17
TW201810432A (zh) 2018-03-16
JP6232084B2 (ja) 2017-11-15
US9240467B2 (en) 2016-01-19

Similar Documents

Publication Publication Date Title
JP7733050B2 (ja) 半導体装置
JP5127914B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120201

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141211

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150414

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150417

R150 Certificate of patent or registration of utility model

Ref document number: 5735786

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250