JP4785721B2

JP4785721B2 - エッチング方法、パターン形成方法、薄膜トランジスタの製造方法及びエッチング液

Info

Publication number: JP4785721B2
Application number: JP2006328204A
Authority: JP
Inventors: 建六張
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2006-12-05
Filing date: 2006-12-05
Publication date: 2011-10-05
Anticipated expiration: 2026-12-05
Also published as: WO2008069057A3; EP2100326A2; ATE482467T1; JP2008141113A; WO2008069057A2; DE602007009424D1; US7960289B2; US20100035378A1; EP2100326B1; KR101102315B1; CN101548367B; KR20090085699A; CN101548367A

Description

本発明は、半導体素子、集積回路、電極等の微細電子部品等の作製に用いられるエッチング方法、パターン形成方法、薄膜トランジスタの製造方法及びエッチング液に関する。

近年、電子機器の小型化、軽量化および低消費電力化が進む中で、ディスプレイの分野においては、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を含み構成される酸化物（ＩＧＺＯ）の半導体が注目されている。ＩＧＺＯのアモルファス酸化物半導体膜（アモルファス酸化物半導体層ともいう）は、低温で樹脂フィルム上に成膜することが可能なため、将来軽量の携帯電子製品などへの応用を検討されている。
Ｋ．Ｎｏｍｕｒａｅｔ．ａｌ，Ｎａｔｕｒｅ，Ｖｏｌ．４３２，２５Ｎｏｖ２００４，ｐ．４８８−４９２ＡｐｐｌｉｅｄＰｈｙｓｉｃｓＬｅｔｔｅｒｓ、１１Ｓｅｐ２００６、Ｖｏｌ８９、Ｎｏ．１１、ｐｐ．１１２１２３−１から１１２１２３−３特開２００５−２５８１１５号公報

従来、製作したＩｎ、Ｇａ、Ｚｎを含み構成されるアモルファス酸化物膜のパターニングはリフトオフ（Ｌｉｆｔ−ｏｆｆ）法で行なわれていた（非特許文献１）。しかしながら、リフトオフ法は、フォトレジストの耐熱性が小さいため、高温処理工程が必要な場合には、当該フォトレジストが融けて変形してしまうことがある。また、フォトレジストを除去する工程で、被蒸着膜のパターン端が捲くれ上がることがある。

一方、インジウムと亜鉛とを含む酸化物（ＩＺＯ）は、シュウ酸や、リン酸・酢酸・硝酸の混酸や、硝酸第二セリウムアンモニウム水溶液などでエッチングできることが知られている（特許文献１）。

しかし、上記のような酸系のエッチング液では、Ｇａ又はＺｎの少なくともいずれか一方と、Ｉｎとを含み構成される酸化物（ＩＧＺＯ、ＩＺＯ、ＩＧＯ）のアモルファス酸化物半導体をエッチングする際に、共存する別の膜をも同じようなエッチングレートでエッチングしてしまうことがある。

本発明は、上記課題を解決することを目的として鋭意研究した結果、完成に至ったものでありその骨子とするところは、
ＩｎとＧａとＺｎとを含むアモルファス酸化物膜、又はＩｎとＺｎとを含むアモルファス酸化物膜、又はＩｎとＧａとを含むアモルファス酸化物膜のＩＴＯ膜に対するエッチング方法であって、４．６重量％以上２８重量％以下の範囲内から選択される濃度のアンモニアを含むエッチング液によって前記アモルファス酸化物膜の前記ＩＴＯ膜に対する選択エッチングを行うことを特徴とするエッチング方法である。
また、本発明の別の骨子はＩｎとＧａとＺｎとを含むアモルファス酸化物膜のＩｎとＧａとを含むアモルファス酸化物膜に対するエッチング方法であって、６．４重量％以上１０．５重量％以下の範囲内から選択される濃度のアンモニアを含むエッチング液によって前記ＩｎとＧａとＺｎとを含むアモルファス酸化物膜の前記ＩｎとＧａとを含むアモルファス酸化物膜に対する選択エッチングを行うことを特徴とするエッチング方法である。

更に、本発明の他の骨子は、ソース電極と、ドレイン電極と、ゲート電極と、ゲート絶縁層と、半導体層と、を形成する工程を含む薄膜トランジスタの製造方法において、前記ソース電極、ドレイン電極、又はゲート電極の少なくとも１つがＩＴＯからなる電極であり、前記半導体層の形成工程は、ＩｎとＧａとＺｎとを含むアモルファス酸化物膜、又はＩｎとＺｎとを含むアモルファス酸化物膜、又はＩｎとＧａとを含むアモルファス酸化物膜を形成する工程と、４．６重量％以上２８重量％以下の範囲内から選択される濃度のアンモニアを含むエッチング液によって前記アモルファス酸化物膜の選択エッチングを行うエッチング工程と、を含むことを特徴とする薄膜トランジスタの製造方法である。

本発明によれば、ＩＧＺＯ、ＩＺＯ、およびＩＧＯから選ばれたアモルファス酸化物半導体膜を別の膜や基板表面に対して高いエッチングの選択性を達成することができる。

こうしたエッチング方法を利用したパターン形成方法や薄膜トランジスタの製造方法を用いれば、素子特性のバラツキを抑制し、素子特性の安定性、均一性を高めることができる。

本発明に用いることができるアモルファス酸化物半導体膜は、Ｇａ又はＺｎの少なくともいずれか一方とＩｎとを含む。

以下の説明では、記述を簡潔するため、Ｉｎ、Ｇａ、Ｚｎを含む酸化物（Ｉｎ−Ｇａ−Ｚｎ−Ｏ）は以降ＩＧＺＯで記す。同様に、Ｉｎ、Ｚｎを含む酸化物（Ｉｎ−Ｚｎ−Ｏ）は以降ＩＺＯで記し、Ｉｎ、Ｇａを含む酸化物（Ｉｎ−Ｇａ−Ｏ）は以降ＩＧＯと記す。

本発明に用いられるアモルファス酸化物半導体膜（アモルファス酸化物半導体層ともいう）は、Ｓｎ、Ａｌ、Ｓｂ、Ｃｄ、Ｇｅ、Ｐ、Ａｓ、Ｎ、Ｍｇから選択される不純物の一種以上がＩＺＯ、ＩＧＺＯ、ＩＧＯなどに添加されていてもよい。但し、この場合、半導体膜の特性に悪影響を与える場合があるので許容される上記不純物の含有量は１０原子％以下である。

本発明においては、Ｇａ又はＺｎの少なくともいずれか一方とＩｎと酸素（Ｏ）との合計が９０原子％以上が好ましく、９５原子％以上がより好ましく、最適には９９原子％以上である。

また、本発明に用いられるＩＧＺＯにおけるＧａ原子とＺｎ原子とは、少なくとも５原子％以上含まれることが好ましく、１０原子％以上含まれることがより好ましいものである。

また、本発明に用いられるＩＺＯにおける、Ｚｎ原子は、少なくとも５原子％以上含まれることが好ましく、１０原子％以上含まれることがより好ましいものである。

或いは、本発明に用いられるＩＧＯにおける、Ｇａ原子は、少なくとも２原子％以上含まれることが好ましく、５原子％以上含まれることがより好ましいものである。

本発明に用いられるアモルファス酸化物半導体膜の材料としては、電子キャリア濃度が１０^１８／ｃｍ^３未満のアモルファス酸化物半導体であることが好ましい。また、本発明において、当該アモルファス酸化物とは、アモルファス酸化物膜中にＩＧＺＯ、ＩＺＯ、ＩＧＯなどの微結晶領域を含むものであってもよい。具体的には、上記アモルファス酸化物膜はＩｎ−Ｇａ−Ｚｎ−Ｏを含み構成されるものであり、仮に結晶であるとすると、その組成がＩｎＧａＯ_３（ＺｎＯ）_ｍ（ｍは６未満の自然数）で表される。

前記アモルファス酸化物半導体膜は、当該アモルファス酸化物半導体膜と異なる組成比を有する膜（層ともいう）または基板の上に形成され得る。特に、アモルファス酸化物半導体膜と異なる組成比を有する膜として酸化物膜の上に形成される場合であっても、高いエッチング選択性を達成することができる。更には、本発明は、互いに異なる組成比を有するインジウムを含む酸化物が共存するデバイスを作る際に、エッチングの精密な制御を行なうことができる。具体的には、２層構造のＩＺＯ／ＩＴＯ、ＩＧＺＯ／ＩＴＯ、ＩＧＯ／ＩＴＯに対し、良好な選択エッチングができる。

本発明に用いられるアルカリ性のエッチング液は、好ましくは、アンモニアを含む。

本発明においてエッチング液にアンモニアを含有させる場合のアンモニア濃度は４．６重量％から２８重量％の範囲が好ましい。

アンモニアの濃度を上記本発明の濃度範囲に調整することにより、ＩＧＺＯ対ＩＴＯ、ＩＺＯ対ＩＴＯ、およびＩＧＯ対ＩＴＯのエッチング選択比はそれぞれ８６０から３５００、９６０から２２００、および５８０から１５００である。

さらに、ＩＧＺＯ対ＩＧＯの選択比として、約３．１から３．８を得る場合には、アンモニア濃度を６重量％以上１０重量％以下の範囲に調整することが望ましい。

本発明に用いられるエッチング液を用いた場合、インジウム酸化物のエッチング速度の速さは、ＩＧＺＯ、ＩＺＯ、ＩＧＯ、ＩＴＯの順に小さくなる。ＩＧＺＯ、ＩＺＯ、およびＩＧＯのＩＴＯに対するエッチング選択比は全て２桁以上である。

なお、本発明は、前記ＩＺＯ、ＩＧＺＯ、ＩＧＯなどのインジウム酸化物半導体膜を半導体活性層として用いて、半導体素子を製造する場合には、生産歩留まりを向上させることができる。特に大面積な基板上に半導体素子を製造する場合に有効である。

本発明のエッチング工程においては、ネガレジストやポジレジストのいずれを用いても良い。ポジレジストをエッチングマスクとして使う場合、アンモニアを含むエッチング液は当該ポジレジストを剥離する恐れがあるので、長時間の浸漬エッチングは好ましくない。従って、アンモニアの濃度が２８重量％のように高い溶液を用いる場合にはエッチング時間は３０分以下が望ましく、１５分以下がより望ましい。

このように、エッチング速度も含めて考慮し、ポジレジストをエッチングマスクとして使う場合、望ましいエッチング厚さ上限は、ＩＧＺＯの場合１５０ｎｍ、ＩＺＯの場合１００ｎｍ、ＩＧＯの場合６５ｎｍである。

レジストの剥離問題を回避するため、エッチングマスクの材料としては、アルカリ液に耐性が強いネガレジスト、例えば、感光性ポリイミドを用いることも好ましいものである。

本発明のエッチング工程におけるエッチング液の温度は、室温（約２０℃）のでありうる。一方で、ＩＺＯ、ＩＧＺＯ、ＩＧＯなどのアモルファス酸化物半導体膜の伝導度は温度よって大きく変化するため、エッチング過程中に出来るだけ温度を変動させない方が好ましい。また、エッチング液の温度が高いと、前記アンモニア、および水分が蒸発して濃度の変動が起こるため、エッチングプロセス温度は１２０℃以下にすることが好ましい。さらにエッチングプロセス温度を１００℃以下にすることがより好ましい。

プラスチック基板上に形成されたアモルファス酸化物膜を選択的にエッチングする場合、好ましいアンモニア濃度は、４．６重量％以上１０．５重量％以下である。このような濃度範囲にアンモニア液を調整することにより、一定の時間（少なくとも１５分以上）プラスチック基板の溶解、膨潤などの顕著な劣化、分解を抑制することができる。

前記アンモニアを含むアルカリ性エッチング液は、ゲート絶縁膜などに用いられる、例えば窒化シリコン（ＳｉＮ）をエッチングすることは殆ど無い。さらには、酸化シリコン（ＳｉＯ）、窒化酸化シリコン（ＳｉＯＮ）、酸化ハフニウム（ＨｆＯ）、酸化ハフニウムアルミニウム（ＨｆＡｌＯ）、窒化酸化ハフニウム珪化物（ＨｆＳｉＯＮ）、酸化イットリウム（ＹＯ）、などの誘電体材料をも実質的にエッチングしない。よって、これらの材料をゲート絶縁膜に採用した薄膜トランジスタ（ＴＦＴ）を製造する際に、本発明のエッチング工程を採用することは好ましいものである。

なお、本発明においては、ＩＧＺＯ、ＩＧＯ、ＩＺＯなどのアモルファル酸化物半導体膜のエッチング液として、例えば、水酸化ナトリウム、水酸化カリウム、水酸化カルシウム等のアルカリ性エッチング液を用いることもできる。

以下、本発明のエッチング工程が採用されうる薄膜トランジスタの構成について説明する。

図１はトップゲート型薄膜トランジスタの断面概略図である。図１に示すように４は、ガラス、石英ガラス、表面に絶縁層を形成したシリコンなどの基板である。５、６はそれぞれ、ＩＴＯなどの酸化物半導体やアルミニウムなどの金属からなるドレイン電極及びソース電極である。７はＩＧＺＯ、ＩＧＯ、ＩＺＯなどのアモルファル酸化物半導体膜からなる半導体層（活性層またはチャネル層と呼ばれる）である。また、８は上述した誘電体材料からなるゲート絶縁膜、９はＩＴＯなどの酸化物半導体やアルミニウムなどの金属からなるゲート電極である。Ｌはチャネル長である。本発明のエッチング工程は、半導体層７のエッチングの際に好適に用いられる。

図２はボトムゲート型薄膜トランジスタの断面概略図である。図１と同じ部位には、同じ符号を付している。本発明のエッチング工程は、半導体層７のエッチングの際に好適に用いられる。

（薄膜トランジスタの製造方法１）
以下図３を参照して、トップゲート型ＴＦＴの製造方法について説明する。

図３（ａ）に示すように、基板４として、例えば、５００μｍ厚さのガラス（Ｃｏｒｎｉｎｇ１７３７，ガラス転移温度６４０℃）を用いる。そして、基板表面に、例えば、膜厚２５０ｎｍの多結晶ＩＴＯを反応性スパッタ法で成膜する。次に、ドライエッチングでパターニングを行いＩＴＯのドレイン電極５及びソース電極６を形成する。

図３（ｂ）に示すように、ドレイン電極５及びソース電極６の上に半導体層７となる膜厚５０ｎｍのＩＧＺＯ膜を反応スパッタ法で成膜する。上記ＩＧＺＯ膜としては、電子キャリア濃度は１０^１８／ｃｍ^３未満のものを用いることが好ましい。

図３（ｃ）から図３（ｅ）は、ドレイン電極５およびソース電極６の配線用のコンタクト部を露出するための工程である。図３（ｃ）に示すように、レジストパターン３をエッチングマスクとして形成する。そして、図３（ｄ）、図３（ｅ）に示すように、アルカリ性のエッチング液によって、ＩＧＺＯ膜エッチングして半導体層７を形成する。こうして、ドレイン電極５およびソース電極６のコンタクト部が露出することになる。この際に、室温で濃度１０．５重量％のアンモニア水溶液を用いる場合、ＩＧＺＯ対ＩＴＯのエッチング選択比は約３０００である。即ち、ＩＧＺＯのエッチング速度が十分に大きく、ＩＴＯのエッチング速度が十分に小さいため、ＩＧＺＯは選択的にエッチング除去され、ＩＴＯはほとんどエッチングされない。

図３（ｅ）に示すように、半導体層７を形成した後に、アセトンのようなレジスト剥離媒体でレジスト層３を除去する。

図３（ｆ）に示すように、基板４の上側の最表面に反応性スパッタ法でゲート絶縁膜８として、例えば、膜厚１００ｎｍシリコン窒化膜（ＳｉＮ）を成膜する。

シリコン窒化膜の代わりにゲート絶縁膜８として、上述した誘電体材料を用いることも可能である。

次に図３（ｇ）に示すように、フォトリソグラフィ法とＲＩＥ（ＲｅａｃｔｉｖｅＩｏｎＥｔｃｈｉｎｇ）法でゲート絶縁膜８のパターンを形成する。ＲＩＥ法によりシリコン窒化膜をドライエッチングする際には、炭素系ガス（例えば、ＣＦ_４）を用いることにより、ＩＴＯのドレイン電極５およびソース電極６に損傷を与えることを抑制できる。これは以下の理由によるものと考えられる。即ち、プラズマ中の反応によってフッ化炭素系ガスから生成したイオン、ラジカルはインジウム酸化物をエッチングしにくい。これはインジウムとフッ素の反応生成物ＩｎＦ_３の沸点は約１２００℃であり、揮発性が低く、蒸気圧が低いため室温で基板表面から脱離しにくく、エッチングが進行しにくいからである。

また、図３（ｇ）にゲート絶縁膜８が半導体層７を覆う理由は、ゲート電極９と半導体層７が接触することを回避するためである。この半導体層７が露出してゲート層９と接触すると、図３（ｊ）に示す工程においてゲート電極９のドレイン電極５、ソース電極６のエッチング選択比を大きくする必要がある。さらに、半導体層７に対するゲート電極のエッチング選択比をも大きくする必要がある。従って、エッチング条件の調整が困難になる。

図３（ｈ）に示すように、基板４の最上側の表面に反応スパッタ法でゲート電極９となる膜厚９０ｎｍの低抵抗のＩＺＯ膜を成膜する。

図３（ｉ）に示すように、ＩＺＯ膜の上にフォトリソグラフィ法でレジストパターン１０を形成する。この際、上記のレジストの材料としてはネガレジストが好ましい。

図３（ｊ）に示すように、アンモニアを含むエッチング液を用い、ＩＺＯ膜をエッチングしてゲート電極９を形成する。例えば、室温で濃度は１０．５重量％のアンモニア水溶液を用いる場合、ＩＺＯ対ＩＴＯのエッチング選択比は約８００となる。即ち、上記アンモニアを含むエッチング液を用いて、ゲート電極９となるＩＺＯ膜の選択エッチングが出来る。

なお、前記アンモニアを含むエッチング液はゲート絶縁膜層８を実質的にエッチングすることはない。

図３（ｋ）に示すように、オゾンのようなレジスト剥離媒体を用いたアッシングでレジスト層１０を除去する。このようにして、ゲート電極、ソース電極及びドレイン電極の３つの電極と半導体がインジウムを含む酸化物で構成されるＴＦＴを製造することが出来る。

（薄膜トランジスタの製造方法２）
以下図４を参照して、ボトムゲート型ＴＦＴの製造方法について説明する。

先ず、基板４として５００μｍ厚さのガラスを用いて、基板４表面に膜厚２５０ｎｍのＩＴＯ層を反応性スパッタリング法により成膜する。

次にフォトリソグラフィ法でゲート電極層９となるＩＴＯ層の表面にレジストをエッチングマスクとしてパターニングする。次にＩＴＯ層を王水系のエッチング液でエッチングし、その後、レジストを除去する。次に反応性スパッタリング法により、ゲート絶縁膜８となる膜厚１００ｎｍの窒化シリコン膜を成膜し、フォトリソグラフィ法とドライエッチング法でパターニングする。

図４（ａ）は、窒化シリコンからなるゲート絶縁膜８のドライエッチング後、レジストを除去した状態の構造体を示す模式的断面図である。窒化シリコン膜の代わりにゲート絶縁膜８として以下の材料を使用することが可能である。例えば、酸化シリコン（ＳｉＯ）、窒化酸化シリコン（ＳｉＯＮ）、酸化ハフニウム（ＨｆＯ）、酸化ハフニウムアルミニウム（ＨｆＡｌＯ）、窒化酸化ハフニウム珪化物（ＨｆＳｉＯＮ）、酸化イットリウム（ＹＯ）、などである。

ゲート電極９に電圧を印加するために、ゲート電極９の上部を全てゲート絶縁膜８で覆うことなく、コンタクトパッドとなる一部のゲート電極９を露出する。ゲート電極９のコンタクトパッドは、図４（ａ）の紙面垂直方向にあるが、図４（ａ）では図示されていない。

次に、その上には活性層又はチャネル層と呼ばれる半導体層７となる膜厚６０ｎｍのＩＧＯ層を反応性スパッタリング法により成膜する。次にＩＧＯ層の表面にフォトリソグラフィ法で表面にレジスト層３をエッチングマスクとして形成する。

次に図４（ｂ）に示すように、上述したアンモニアを含むアルカリ性エッチング液を用い、ＩＧＯ層をエッチングして半導体層７を形成する。

後述する実施例１に示すように、室温でアンモニア濃度が１０．５重量％のアンモニア水溶液を用いる場合、ＩＧＯのＩＴＯに対するエッチングの選択比は約９３０である。即ち、上記アンモニアを含むエッチング液を用いることにより、ＩＴＯからなるゲート電極９の一部のコンタクトパッドが露出していてもＩＧＯ層を選択的にエッチングできる。

この工程で、選択性のないエッチング液を用いると、エッチング液がゲート電極９とゲート絶縁膜８との界面に染み込み、ＴＦＴのチャネル幅が設計値より狭くなる。これによりＴＦＴのオン電流が低下する。また、ＴＦＴ毎の特性が制御しにくく、量産に不向きである。

次に、レジスト３を除去し、反応性スパッタリング法でドレイン電極、およびソース電極となる膜厚１００ｎｍの低抵抗のＩＧＺＯ膜を成膜する。この低抵抗のＩＧＺＯ膜はスパッタ方により形成でき、上記ＩＧＯからなる半導体層７より抵抗率が低い。

次にＩＧＺＯ膜の表面にフォトリソグラフィ法でレジスト層１０をエッチングマスクとしてパターニングする。次に、図４（ｃ）に示すように、後述するアンモニアを含むアルカリ性のエッチング液を用い、ＩＧＺＯ膜をエッチングしてドレイン電極５、およびソース電極６を形成する。この場合には、ＩＴＯからなるゲート電極層９のコンタクトパッドとＩＧＺＯ膜とが密接するので、ＩＧＺＯ対ＩＴＯの選択的エッチングも必要になる。この場合、後述する実施例１に示すように、室温で濃度６．４重量％に調整したアンモニア水溶液を用いてエッチングする。この場合のＩＧＺＯのＩＴＯに対するエッチングの選択比は約２５００であり、かつＩＧＺＯのＩＧＯに対するエッチングの選択比は約３．８である。

即ち、ＩＧＺＯからなるドレイン電極層５およびソース電極層６を、ＩＧＯからなる半導体７、及びＩＴＯからなるゲート電極層９を実質的にエッチングすることなく、選択的にエッチング出来る。

ＩＧＺＯ対ＩＧＯのエッチング選択比は３．８であるから、前記ドレイン電極層５、およびソース電極層６をエッチングする工程で時間を精密に制御することがより好ましい。

最後に、図４（ｄ）に示すように、アセトンなどのレジスト剥離媒体でレジスト層１０を除去する。

このようにして、全ての電極と活性層がインジウムを含む酸化物で構成された薄膜トランジスタが出来る。

実施例１（エッチング速度測定）
実施例１は、本発明のＩＺＯ、ＩＧＺＯ、ＩＧＯ、およびＩＴＯを含むアモルファス酸化物膜のエッチング方法の具体的な実施例を説明する。なお、以下の実施例は本発明の範囲内の好ましい条件により説明している。

先ず、実験用試料を以下に説明するような手順により作製した。

ＩＧＺＯ膜、ＩＺＯ膜、ＩＧＯ膜のエッチング速度を調べる為に、膜厚１００ｎｍの酸化膜を形成したＳｉ基板（厚さ５２５μｍ）を基板として使用した。当該酸化膜は、エッチングストッパーとして機能する。具体的には、Ｓｉ基板上を３個用意した。そして、表１に示すような条件下で、各Ｓｉ基板上に、非特許文献２に記載されているような反応性スパッタリングによりＩＧＺＯ膜、ＩＺＯ膜、ＩＧＯ膜のいずれかの酸化物半導体膜を形成した。形成したＩＧＺＯ、ＩＺＯ、ＩＧＯ薄膜の入射Ｘ線回折（入射角０．５度）を行ったところ、明瞭な回折ピークは認めらなかった。この結果から、作製した前記ＩＧＺＯ、ＩＺＯ、ＩＧＯ薄膜はアモルファスであることを確認した。

また、ＩＴＯのエッチング速度を調べるために、ガラス基板上に膜厚２９ｎｍの多結晶ＩＴＯを形成した。当該ＩＴＯの試料は、ガラス基板がエッチングストッパーとして機能する。

次に、エッチング部分と非エッチング部分とに分けてエッチングの状態を精度良く観察するために、前記各薄膜の一部の表面にマスク材をパターニングした。具体的には、前記ＩＧＺＯ、ＩＺＯ、ＩＧＯ、およびＩＴＯ膜上に公知のフォトリソグラフィ法によりライン幅及びスペース幅が各々１００μｍであるレジストパターンを形成した。レジストとしては、はＣｌａｒｉａｎｔ社のポジレジストＡＺ１５００（２０ｃｐ）を使用した。

次に、アンモニア液（アンモニア濃度：２８．０重量％）にＤＩ水（Ｄｅｉｏｎｉｚｅｄｗａｔｅｒ）を添加し、濃度の異なるアンモニア水を調整した。室温（２０℃）で、当該濃度調整したエッチング液に前記試料を浸漬して、試料上にレジストパターンから露出している各ＩＧＺＯ、ＩＺＯ、ＩＧＯ、およびＩＴＯ薄膜をウェットエッチングした。

エッチング終了後、各試料のレジストをアセトンで剥離しインジウム酸化膜のパターンを測定、観察した。エッチングされた段差はＴｅｎｃｏｒ社の段差計（ａｌｐｈａｓｔｅｐ）およびＥｌｌｉｐｓｏｍｅｔｅｒで測定して、エッチング速度を正確に算出した。

結果を図５に示す。図５は、室温（約２０℃）における、ＩＺＯ、ＩＧＺＯ、ＩＧＯおよびＩＴＯのエッチング速度のアンモニア濃度依存性を示すものである。図５において、縦軸はエッチング速度（ｎｍ／ｍｉｎ．）を示し、横軸はアンモニア濃度（重量％）を示す。

図６は図５のデータを換算して、ＩＺＯ、ＩＧＺＯおよびＩＧＯのＩＴＯに対するエッチング選択比のアンモニア濃度依存性を示すものである。図６において、縦軸はＩＴＯに対するエッチング選択比を示し、横軸はアンモニア濃度（重量％）を示す。

図５から明らかなようにアンモニア濃度が４．６重量％以上２８．０重量％以下（希釈用の純水対アンモニア原液の容積比は０．０から３．０の範囲）で、選択性が高いことがわかる。即ち、ガリウム又は亜鉛の少なくともいずれか一方とインジウムとを含むアモルファス酸化物半導体膜のエッチング速度が、ＩＴＯより明らかに大きい。

図６から、このアンモニアの濃度範囲でＩＧＺＯ、ＩＺＯ、およびＩＧＯのＩＴＯに対するエッチング選択比は、それぞれ、８６０から３５００、９６０から２２００、および５８０から１５００である。

なお、アンモニア濃度３．６重量％以下の範囲では、ＩＧＺＯ、ＩＺＯ、およびＩＧＯのエッチング速度、およびＩＴＯに対するエッチング選択比が約５０分の１に急減した。即ち、アンモニア濃度４．６重量％未満であると、対ＩＴＯのエッチング選択性が実質的に失われるとともに、エッチング速度小さくなる。

以上の結果から、アンモニアを含むエッチング液のアンモニア濃度は４．６重量％以上２８重量％以下の範囲であることが望ましい。

なお、上記濃度範囲のアンモニアを含むエッチング液を用いることにより、インジウム酸化物のエッチング速度が、ＩＧＺＯ、ＩＺＯ、ＩＧＯ、ＩＴＯの順になるような条件でエッチングすることも出来る。特にＩＧＺＯ、ＩＺＯ、およびＩＧＯのＩＴＯに対するエッチング選択比は全て２桁以上に制御することができる。ただし、ＩＧＺＯ、ＩＺＯ、およびＩＧＯ三者の相対エッチング選択比は大きくないため、この濃度領域でエッチングを行う際には、エッチング時間や、エッチング対象物の膜厚等を調整する必要がある。例えば、ＩＺＯ対ＩＧＯのエッチング選択比は０．８５から１．６５である。

ＩＧＺＯ対ＩＧＯの選択比（約３．１から３．８）を維持する場合には、アンモニア濃度を約６．４重量％以上１０．５重量％以下の範囲に調整することが望ましい。

実施例２：（選択的エッチング方法）
図７（ａ）、（ｂ）は本発明の実施例２による選択的エッチング方法を説明するための模式的断面図である。図７中、１はエッチング速度が相対的に遅い材料層、２はエッチング速度が相対的に速い材料層である。３はレジストであって、エッチングマスクとして使われる。材料層１、材料層２の選択比が低い場合、材料層１の過剰なエッチング深さ△ｄ、と材料層２のアンダーカット量△ｗは近くなる。このような構造体を用いた薄膜トランンジスタを作製する場合には、薄膜トランジスタの特性が不均一になるというバラツキ問題が生じる。

材料層１にＩＴＯ層を用い、材料層２をＩＺＯ、ＩＧＺＯ、およびＩＧＯから成る群より選択された少なくとも一つを用いることで材料層２の材料層１に対するエッチングの選択比を２桁以上とすることができる。

また、材料層１にＩＧＯ、材料層２にＩＧＺＯを用いた場合、アンモニア濃度が６．４％以上１０．５重量％以下の範囲内のアルカリ性エッチング液を用いると材料層２の材料層１に対する選択比を約３．１から３．８にできる。本実施例のエッチングを行なうことにより、材料層２のみを選択的にエッチングし、材料層１の表面でエッチングを止めることができる。つまり、△ｄがほぼゼロになるようなエッチングができる。

こうすれば、図７の構造体を有する薄膜トランジスタを作製する場合に、抵抗のバラツキ問題を解決することができ、薄膜トランジスタの特性を均一化することができる。

本発明により作製されるＴＦＴは、
例えば、プラスチックフィルム上に作製することができるので、フレキシブル・ディスプレイの画素ドライバや、認証用のＩＣカードや、商品ＩＤタグなどの分野にも応用できる。

本発明方法のＴＦＴの構造を示す断面概略図である。本発明方法のＴＦＴの構造を示す断面概略図である。（ａ）〜（ｋ）は本発明方法のＴＦＴの概略的な作製工程図である。（ａ）〜（ｄ）は本発明方法のＴＦＴの概略的な作製工程図である。本発明方法の実施例１によるアンモニアを含むエッチング液を説明するためにインジウム酸化膜のエッチング速度のアンモニア濃度依存性を示す図である。本発明方法の実施例１によるアンモニアを含むエッチング液を説明するためにインジウム酸化膜対ＩＴＯのエッチング選択比のアンモニア濃度依存性を示す図である。（ａ）本発明方法の実施例２によるエッチング方法を説明するため、エッチング前の断面概略図である。（ｂ）本発明方法の実施例２によるエッチング方法を説明するため、エッチング後の断面概略図である。

符号の説明

１エッチング速度がより遅い材料層
２エッチング速度がより速い材料層
３フォトレジスト
４基板
５ドレイン電極
６ソース電極
７半導体層
８ゲート絶縁膜
９ゲート電極
１０フォトレジスト

Claims

ＩｎとＧａとＺｎとを含むアモルファス酸化物膜、又はＩｎとＺｎとを含むアモルファス酸化物膜、又はＩｎとＧａとを含むアモルファス酸化物膜のＩＴＯ膜に対するエッチング方法であって、
４．６重量％以上２８重量％以下の範囲内から選択される濃度のアンモニアを含むエッチング液によって前記アモルファス酸化物膜の前記ＩＴＯ膜に対する選択エッチングを行うことを特徴とするエッチング方法。
ＩｎとＧａとＺｎとを含むアモルファス酸化物膜のＩｎとＧａとを含むアモルファス酸化物膜に対するエッチング方法であって、
６．４重量％以上１０．５重量％以下の範囲内から選択される濃度のアンモニアを含むエッチング液によって前記ＩｎとＧａとＺｎとを含むアモルファス酸化物膜の前記ＩｎとＧａとを含むアモルファス酸化物膜に対する選択エッチングを行うことを特徴とするエッチング方法。
ソース電極と、ドレイン電極と、ゲート電極と、ゲート絶縁膜と、半導体膜と、を形成する工程を含む薄膜トランジスタの製造方法において、
前記ソース電極、ドレイン電極、又はゲート電極の少なくとも１つがＩＴＯからなる電極であり、
前記半導体膜の形成工程は、
ＩｎとＧａとＺｎとを含むアモルファス酸化物膜、又はＩｎとＺｎとを含むアモルファス酸化物膜、又はＩｎとＧａを含むアモルファス酸化物膜を形成する工程と、
４．６重量％以上２８重量％以下の範囲内から選択される濃度のアンモニアを含むエッチング液によって前記アモルファス酸化物膜の前記ＩＴＯからなる電極に対する選択エッチングを行うエッチング工程と、
を含むことを特徴とする薄膜トランジスタの製造方法。