JP2011114304A5 - - Google Patents

Description

本半導体装置内蔵基板の製造方法は、半導体集積回路に形成された電極パッド上に接続端子を形成する工程と、前記接続端子を覆うように前記半導体集積回路上に第１絶縁層を形成する工程と、前記第１絶縁層上に、前記第１絶縁層と対向する側の面が粗面とされた板状体を配設する工程と、前記板状体の前記粗面を前記第１絶縁層に圧着することにより、前記接続端子の一部を前記第１絶縁層から露出させる工程と、前記板状体を除去する工程と、を含む工程により半導体装置を製造する第１工程と、一方の面に凸部が設けられた支持体を前記接続端子の露出部側に配置し、前記半導体装置の少なくとも側面部を埋めるように、前記接続端子の露出部側の面に前記凸部によって凹部が設けられた第２絶縁層を形成する第２工程と、前記第１絶縁層の前記接続端子の露出部側の面、及び前記第２絶縁層の前記凹部を含む領域に、前記第２絶縁層の前記凹部の形状に対応する凹部を有し前記接続端子の露出部と電気的に接続する配線パターンを形成する第３工程と、を有することを要件とする。

Claims (12)

1. 半導体集積回路に形成された電極パッド上に接続端子が形成され、前記半導体集積回路上に前記接続端子の一部を露出する第１絶縁層が形成された半導体装置と、
   前記半導体装置の少なくとも側面部を埋め、前記接続端子の露出部側の面に凹部が形成された第２絶縁層と、
   前記第１絶縁層の前記接続端子の露出部側の面、及び前記第２絶縁層の前記凹部を含む領域に形成され、前記第２絶縁層の前記凹部の形状に対応する凹部を有し前記接続端子の露出部と電気的に接続する配線パターンと、
   前記第１絶縁層の前記接続端子の露出部側の面、及び前記第２絶縁層の前記凹部を含む領域に、前記第２絶縁層の前記凹部に形成された前記配線パターンの一部のみを露出する開口部が設けられた第３絶縁層と、を有する半導体装置内蔵基板。
2. 前記開口部は、前記配線パターンの凹部の底面及び内側面の一部を露出するように前記第３絶縁層に設けられている請求項１記載の半導体装置内蔵基板。
3. 前記開口部は、前記配線パターンの凹部の全面を露出するように前記第３絶縁層に設けられている請求項１記載の半導体装置内蔵基板。
4. 前記第２絶縁層は、前記半導体装置の側面部及び裏面部を覆うように形成されている請求項１乃至３の何れか一項記載の半導体装置内蔵基板。
5. 半導体集積回路に形成された電極パッド上に接続端子を形成する工程と、前記接続端子を覆うように前記半導体集積回路上に第１絶縁層を形成する工程と、前記第１絶縁層上に、前記第１絶縁層と対向する側の面が粗面とされた板状体を配設する工程と、前記板状体の前記粗面を前記第１絶縁層に圧着することにより、前記接続端子の一部を前記第１絶縁層から露出させる工程と、前記板状体を除去する工程と、を含む工程により半導体装置を製造する第１工程と、
   一方の面に凸部が設けられた支持体を前記接続端子の露出部側に配置し、前記半導体装置の少なくとも側面部を埋めるように、前記接続端子の露出部側の面に前記凸部によって凹部が設けられた第２絶縁層を形成する第２工程と、
   前記第１絶縁層の前記接続端子の露出部側の面、及び前記第２絶縁層の前記凹部を含む領域に、前記第２絶縁層の前記凹部の形状に対応する凹部を有し前記接続端子の露出部と電気的に接続する配線パターンを形成する第３工程と、を有する半導体装置内蔵基板の製造方法。
6. 前記第２工程は、一方の面に凸部が設けられた支持体を準備し、前記接続端子の露出部が前記支持体の前記一方の面と対向するように、前記半導体装置を前記支持体の前記一方の面の前記凸部を含まない領域に配置する第２Ａ工程と、
   前記支持体の前記一方の面に配置された前記半導体装置の少なくとも側面部を埋めるように、前記支持体の前記一方の面の前記凸部を含む領域に第２絶縁層を形成する第２Ｂ工程と、
   前記支持体を除去し、前記第２絶縁層に前記凸部に対応する前記凹部を形成する第２Ｃ工程と、を有する請求項５記載の半導体装置内蔵基板の製造方法。
7. 前記第２工程は、第１支持体を準備し、前記接続端子の露出部が前記第１支持体の一方の面と対向するように、前記半導体装置を前記第１支持体の前記一方の面に配置する第２Ｄ工程と、
   一方の面に凸部が設けられた第２支持体を準備し、前記半導体装置が配置された前記第１支持体の他方の面を前記第２支持体の前記一方の面と対向させ、前記第２支持体の前記凸部を含まない領域に前記半導体装置が配置されるように、前記第１支持体を前記第２支持体の前記一方の面に吸着保持させ、前記第１支持体の前記一方の面に前記第２支持体の前記凸部の形状に対応する凸部を形成する第２Ｅ工程と、
   前記第１支持体の前記一方の面に配置された前記半導体装置の少なくとも側面部を埋めるように、前記第１支持体の前記一方の面の前記凸部を含む領域に第２絶縁層を形成する第２Ｆ工程と、
   前記第１支持体及び前記第２支持体を除去し、前記第２絶縁層に前記第１支持体の前記凸部に対応する前記凹部を形成する第２Ｇ工程と、を有する請求項５記載の半導体装置内蔵基板の製造方法。
8. 前記第１絶縁層の前記接続端子の露出部側の面、及び前記第２絶縁層の前記凹部を含む領域に、前記第２絶縁層の前記凹部に形成された前記配線パターンの少なくとも一部を露出する開口部が設けられた第３絶縁層を形成する第４工程を更に有する請求項５乃至７の何れか一項記載の半導体装置内蔵基板の製造方法。
9. 前記第３絶縁層上に、前記開口部内に露出する前記配線パターンと電気的に接続される外部接続端子を形成する第５工程を更に有する請求項８記載の半導体装置内蔵基板の製造方法。
10. 前記第４工程では、前記第２絶縁層の前記凹部に形成された前記配線パターンの一部のみを前記開口部から露出する請求項８又は９記載の半導体装置内蔵基板の製造方法。
11. 前記第４工程では、前記第２絶縁層の前記凹部の底面に形成された前記配線パターンのみを前記開口部から露出する請求項１０記載の半導体装置内蔵基板の製造方法。
12. 前記第２工程において、前記半導体装置の前記側面部及び裏面部を埋めるように、前記第２絶縁層を形成する請求項５乃至１１の何れか一項記載の半導体装置内蔵基板の製造方法。