JP2011167010A - 半導体回路 - Google Patents

Abstract

【課題】並列に設けられた複数のトランジスタと、これに共通に接続されるコンデンサとを有する半導体回路において、各トランジスタのターンオン電流に関して各トランジスタ間における過渡的な電流アンバランスを低減することである。
【解決手段】半導体回路１０において、コンデンサ３０と、並列接続される複数のトランジスタと、コンデンサ３０の一方側端子から延伸する一方側バスバーと、コンデンサの他方側端子から分岐して、その分岐の先端がそれぞれ各トランジスタの他方側端子に向かって延伸する他方側バスバーであって、各分岐バスバーと一方側バスバーとの間の各相互インダクタンスを調整することで各分岐バスバーのバスバインダクタンスが同一となるように一方側バスバーに並走して設けられる他方側バスバーと、を備えることを特徴とする。
【選択図】図１

Description

本発明は、半導体回路に係り、特に、コンデンサとトランジスタを備える半導体回路に関する。

複数の半導体スイッチング素子が並列に設けられ、さらに、各半導体スイッチング素子に接続される平滑用の直流コンデンサが設けられる昇圧回路において、例えば、半導体スイッチング素子としてＩＧＢＴ等の高速スイッチング素子が用いられる場合には、可能な限り配線インダクタンスを低減することで、各半導体スイッチング素子に流れる電流の変化率を低減することが求められる。さらに、各半導体スイッチング素子が並列に設けられているため、各半導体スイッチング素子が常時ターンオンとなる場合に各半導体スイッチング素子に流れる電流のバランスをとることが望まれる。

本発明に関連する技術として、例えば、特許文献１には、昇圧チョッパ装置として、第１の導体板と第２の導体板を間隔をおいて直線上に配置し、これらと平行に第３の導体板を取付け、第２の導体板と第３の導体板との間にＩＧＢＴを、また第１の導体板と第２の導体板の間にダイオードを、それぞれ両端子が導体板の長手方向に沿うように配置することが述べられている。さらに、第１の導体板に直流コンデンサの一方の接続端子を、これと対向する位置の第３の導体板に直流コンデンサの他方の接続端子を接続して、スイッチング動作を行なわない際に上記導体板上に流れる全ての電流経路の距離をほぼ等しく形成し、スイッチング動作を行なった際に電流を遮断する経路において、導体板上の電流の向きが磁束の変化をキャンセルするように往復導体構造としたものであることが述べられている。

特開２００７−２２８６３９号公報

上記特許文献１の構成を用い、並列に設けられた複数の半導体スイッチング素子に関する一巡電流経路の長さをほぼ等しくすることで、各半導体スイッチング素子のターンオン状態での電流バラツキを抑制することができる。しかし、特許文献１の構成では、並列に設けられた個々の半導体スイッチング素子のエミッタ端子と各半導体スイッチング素子に共通に接続される直流コンデンサとの間を１本のバスバーを共用して接続しているため、半導体スイッチング素子が接続される部分によってバスバインダクタンスに差が生じてしまう。このように、半導体スイッチング素子が接続される部分によってバスバインダクタンスに差が生じてしまうと、バスバインダクタンスの値に応じて各半導体スイッチング素子に発生する誘起電圧の値が異なることとなる。したがって、バスバーにおいてバスバインダクタンスの大きい部分に接続された半導体スイッチング素子のエミッタ端子電圧が持ち上げられ、当該半導体スイッチング素子に流れるゲート電流は減少する。このため、当該半導体スイッチング素子のターンオン速度が遅くなるため、当該半導体スイッチング素子と他の半導体スイッチング素子との間で過渡的な電流のアンバランスを生じてしまう。

本発明の目的は、並列に設けられた複数のトランジスタと、これに共通に接続されるコンデンサとを有する半導体回路において、各トランジスタのターンオン電流に関して各トランジスタ間における過渡的な電流アンバランスを低減することである。

本発明に係る半導体回路は、コンデンサと、並列接続される複数のトランジスタと、コンデンサの一方側端子に接続するための一方側取付部から延伸する一方側バスバーと、コンデンサの他方側端子に接続するための他方側取付部から分岐して、その分岐バスバーの先端がそれぞれ各トランジスタの他方側端子に向かって延伸する他方側バスバーであって、各分岐バスバーと一方側バスバーとの間の各相互インダクタンスを調整することで各分岐バスバーのバスバインダクタンスが同一となるように一方側バスバーに並走して設けられる他方側バスバーと、を備えることを特徴とする。

また、本発明に係る半導体回路において、他方側バスバーは、各分岐バスバーと一方側バスバーとの間の距離を調整して各バスバインダクタンスを同一とすることが好ましい。

また、本発明に係る半導体回路において、他方側バスバーは、各分岐バスバーの面積を調整して各バスバインダクタンスを同一とすることが好ましい。

上記構成の半導体回路によれば、コンデンサのマイナス端子と各トランジスタのエミッタ端子との間を接続する各分岐バスバーのバスバインダクタンスは等しくなる。したがって、各トランジスタのターンオン電流に関し各トランジスタ間における過渡的な電流アンバランスを低減することができる。

本発明の実施の形態において、半導体回路の構成を示す図である。 本発明の実施の形態において、左側に図１におけるバスバーの平面図を示し、右側にバスバーの右側面図を示している。 本発明の実施の形態において、左側に図１におけるバスバーの平面図を示し、右側にバスバーの右側面図を示している。 本発明の実施の形態において、左側に図１におけるバスバーの平面図を示し、右側にバスバーの右側面図を示している。 本発明の実施の形態において、左側に図１におけるバスバーの平面図を示し、右側にバスバーの右側面図を示している。 本発明の実施の形態において、並走するバスバーの間の距離と、相互インダクタンスの関係を示す図である。 比較のために示された従来の半導体回路の構成図である。 比較のために示された従来の半導体回路を作動させた場合のコレクタ電流およびゲートチャージ電荷量の時間変化を示す図である。 本発明の実施の形態において、半導体回路を作動させた場合のコレクタ電流およびゲートチャージ電荷量の時間変化を示す図である。 本発明の実施の形態の半導体回路の第１変形例において各バスバーの関係を示す図（図２に対応する図）である。 本発明の実施の形態の半導体回路の第２変形例において各バスバーの関係を示す図（図２に対応する図）である。 本発明の実施の形態の半導体回路の第３変形例において各バスバーの関係を示す図（図２に対応する図）である。 本発明の実施の形態の半導体回路の第４変形例において各バスバーの関係を示す図（図２に対応する図）である。 本発明の実施の形態の半導体回路の第５変形例において各バスバーの関係を示す図（図２に対応する図）である。

以下に、本発明に係る実施の形態について添付図面を参照しながら詳細に説明する。また、以下では、全ての図面において同様の要素には同一の符号を付し、重複する説明を省略する。

図１は、半導体回路１０の構成を示す図である。半導体回路１０は、電源８０と、リアクトル６０と、コンデンサ３０と、スイッチング回路１１，１２と、フライホイールダイオード２１，２２と、制御ユニット９０と、ゲート抵抗１１ｇＲ，１２ｇＲとを含んで構成される。ここで、フライホイールダイオード２１，２２と、スイッチング回路１１，１２とはケース１００内部に設けられている。そして、ケース１００には、ケース１００内部に設けられるフライホイールダイオード２１，２２、スイッチング回路１１，１２と、ケース１００外部に設けられるリアクトル６０、コンデンサ３０、ゲート抵抗１１ｇＲ，１２ｇＲとを接続するための取付部７１，４１，５１，１１１，１２１が設けられている。

電源８０は、正極側端子８１がワイヤによってリアクトル６０の一方側端子に接続され、負極側端子８２がワイヤによってケース１００の取付部５１に接続され、負荷側に一定の電圧を供給する直流電圧源である。

コンデンサ３０は、プラス側端子が比較的幅の広いワイヤ（例えば、バスバー）によって取付部４１に接続され、マイナス側端子が比較的幅の広いワイヤ（例えば、バスバー）によって取付部５１に接続される容量素子である。

リアクトル６０は、一方側端子がワイヤによって電源８０のプラス側端子に接続され、他方側端子がワイヤによって取付部７１に接続されるコイル素子である。

バスバー７は、取付部７１からフライホイールダイオード２２のアノード端子の近傍まで延伸し、さらに、フライホイールダイオード２１のアノード端子の近傍まで延伸する。その後、フライホイールダイオード２１を迂回してスイッチング回路１１のコレクタ端子の近傍まで延伸し、さらに、スイッチング回路１２のコレクタ端子の近傍まで延伸する。

バスバー４は、取付部４１からフライホイールダイオード２２を迂回してフライホイールダイオード２２のカソード端子の近傍まで延伸し、さらに、フライホイールダイオード２１のカソード端子の近傍まで延伸する。

バスバー５Ａは、取付部５１からバスバー４に沿って並走し、スイッチング回路１１の近傍まで延伸する。バスバー５Ｂは、取付部５１からバスバー４およびバスバー５Ａと並走（バスバー４とバスバー５Ｂとの間の距離がバスバーＡとバスバー５Ａとの間の距離よりも長くなる状態で並走）してスイッチング回路１２の近傍まで延伸する。ここで、図１に示されるように、取付部５１とスイッチング回路１１，１２のコレクタ端子との位置関係を比べると、取付部５１とスイッチング回路１２との位置関係に比べ、取付部５１とスイッチング回路１１の位置関係の方が遠くなっている。つまり、取付部５１とスイッチング回路１１を結ぶバスバーの長さは、取付部５１とスイッチング回路１２を結ぶバスバーの長さよりも長くなる。したがって、取付部５１との間の位置関係が遠いスイッチング回路１１と接続するためのバスバー５Ａについては、バスバー４からの距離がバスバー４とバスバー５Ｂとの間の距離に比べて短くなるようにバスバー４に並走している。そして、取付部５１との間の位置関係が近いスイッチング回路１２と接続するためのバスバー５Ｂについては、バスバー４からの距離がバスバー４とバスバー５Ａとの間の距離に比べて長くなるようにバスバー４に並走している。

ここで、従来では、コンデンサ３０とスイッチング回路１１，１２とを一本のバスバーを用いて接続していたが、上記のように、半導体回路１０では、取付部５１からバスバー５Ａとバスバー５Ｂに分岐し、コンデンサ３０とスイッチング回路１１との間は分岐バスバーであるバスバー５Ａを用いて接続し、コンデンサ３０とスイッチング回路１２との間は分岐バスバーであるバスバー５Ｂを用いて接続している。

フライホイールダイオード２１，２２は、アノード端子がボンディングワイヤ２１ａ，２２ａによってバスバー７に接続される。また、フライホイールダイオード２１，２２は、カソード端子がボンディングワイヤ２１ｋ，２２ｋによってバスバー４に接続される。

スイッチング回路１１，１２は、制御ユニット９０からの制御信号によって端子間の開閉が制御可能な半導体スイッチング素子と、当該半導体スイッチング素子に並列に接続されるダイオードを含んで構成される。スイッチング回路１１，１２の半導体スイッチング素子は、例えば、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）や電界効果型トランジスタ（ＭＯＳＦＥＴ）等とすることができる。スイッチング回路１１，１２の半導体スイッチング素子をＩＧＢＴとした場合、制御ユニット９０からの制御信号はゲート端子に印加されるゲート電圧であり、当該制御信号によってコレクタ−エミッタ間が開閉制御される。スイッチング回路１１，１２の半導体スイッチング素子をＭＯＳＦＥＴとした場合、制御ユニット９０からの制御信号はゲート端子に印加されるゲート電圧であり、当該制御信号によってドレイン−ソース間が開閉制御される。以下では、半導体スイッチング素子は、ＩＧＢＴとして説明するが、もちろんＭＯＳＦＥＴであってもよい。

スイッチング回路１１，１２の半導体スイッチング素子のコレクタ端子は、ボンディングワイヤ１１ｃ，１２ｃによってバスバー７に接続される。スイッチング回路１１の半導体スイッチング素子のエミッタ端子は、ボンディングワイヤ１１ｅによってバスバー５Ａに接続される。また、スイッチング回路１２の半導体スイッチング素子のエミッタ端子は、ボンディングワイヤ１２ｅによってバスバー５Ｂに接続されている。スイッチング回路１１の半導体スイッチング素子のゲート端子は、ボンディングワイヤ１１ｇによって取付部１１１に接続される。スイッチング回路１２の半導体スイッチング素子のゲート端子は、ボンディングワイヤ１２ｇによって取付部１２１に接続される。

ゲート抵抗１１ｇＲは、一方側端子がワイヤによって取付部１１１に接続され、他方側端子がワイヤによって制御ユニット９０の出力端子に接続される抵抗素子である。ゲート抵抗１２ｇＲは、一方側端子がワイヤによって取付部１２１に接続され、他方側端子がワイヤによって制御ユニット９０の出力端子に接続される抵抗素子である。

制御ユニット９０は、スイッチング回路１１，１２の半導体スイッチング素子に対する制御信号を生成し、ゲート抵抗１１ｇＲ，１２ｇＲを介してスイッチング回路１１，１２の半導体スイッチング素子のゲート端子に制御信号を入力する。制御ユニット９０からの制御信号によりスイッチング回路１１，１２の半導体スイッチング素子のコレクタ−エミッタ間が開閉される。制御ユニット９０の出力端子は、ワイヤによってゲート抵抗１１ｇＲ，１２ｇＲの他方側端子と接続される。

図２ａは、左側に図１におけるバスバー４の平面図を示し、右側にバスバー４の右側面図を示している。ここで、バスバー４のうち延伸先端部４Ｃに設けられる領域４８は、フライホイールダイオード２１，２２のカソード端子に接続するためのボンディングワイヤ２１ｋ，２２ｋが接続される領域である。なお、図２ａに示されるバスバー４の基端部４Ｔが取付部４１に接続される。

図２ｂは、左側に図１におけるバスバー５Ａの平面図を示し、右側にバスバー５Ａの右側面図を示している。ここで、バスバー５Ａのうち延伸先端部５ＡＣに設けられる領域５Ａ８は、スイッチング回路１１のエミッタ端子に接続するためのボンディングワイヤ１１ｅが接続される領域である。なお、図２ｂに示されるバスバー５Ａの基端部５ＡＴが取付部５１に接続される。

図２ｃは、左側に図１におけるバスバー５Ｂの平面図を示し、右側にバスバー５Ｂの右側面図を示している。ここで、バスバー５Ｂのうち延伸先端部５ＢＣに設けられる領域５Ｂ８は、スイッチング回路１２のエミッタ端子に接続するためのボンディングワイヤ１２ｅが接続される領域である。なお、図２ｃに示されるバスバー５Ｂの基端部５ＢＴが取付部５１に接続される。

図２ｄは、左側に図１におけるバスバー４，５Ａ，５Ｂのそれぞれの位置関係を示す平面図を示し、右側に、バスバー４，５Ａ，５Ｂのそれぞれの位置関係を示す右側面図を示している。ここで、取付部５１との間の位置関係が遠いスイッチング回路１１と接続するためのバスバー５Ａは、バスバー４と空間５ＡＳを設けて配置される。そして、取付部５１との間の位置関係が近いスイッチング回路１２と接続するためのバスバー５Ｂは、バスバー４からの距離が、バスバー４とバスバー５Ａとの間の距離に比べて遠くなるように、バスバー５Ａと空間５ＢＳを設けて配置される。ここで、図２ｄに示されるように延伸先端部４Ｃと、延伸先端部５ＡＣと、延伸先端部５ＢＣとは隙間が矢印Ｘ方向に沿った隙間が空くようにそれぞれ延伸している。

図３は、並走するバスバーの間の距離と、相互インダクタンスの関係を示す図である。図３に示されるように、並走するバスバーの間の距離が小さいと、並走するバスバー間の結合係数が大きくなるため、相互インダクタンスが小さくなる。そして、並走するバスバーの間の距離が大きくなると、並走するバスバー間の結合係数が小さくなるため、相互インダクタンスが大きくなる。

なお、図示しないがバスバー７とボンディングワイヤ１１ｃ，１２ｃ，２１ａ，２２ａの接続についてもバスバー７のボンディング領域にそれぞれボンディングワイヤ１１ｃ，１２ｃ，２１ａ，２２ａが接続されている。

ここで、半導体回路１０の作用を分かりやすくするために、比較例である半導体回路９を用いて説明する。図４は、半導体回路９の構成を示す図である。図５は、半導体回路９を作動させた場合のコレクタ電流およびゲートチャージ電荷量の時間変化を示す図である。半導体回路９と半導体回路１０の相違点は、バスバー５だけである。バスバー５は、取付部５１から一本のバスバーでスイッチング回路１１，１２の近傍まで延伸される（換言すれば、半導体回路１０のように、取付部５１からバスバー５Ａ，５Ｂに分岐してスイッチング回路１１，１２の近傍まで延伸されない）。そして、制御ユニット９０から連続したパルス電圧（制御信号）がスイッチング回路１１，１２の半導体スイッチング素子のゲート端子に印加されると、当該半導体スイッチング素子がターンオンした瞬間にバスバー５において誘起電圧が発生する。このとき、図４に示されるように、スイッチング回路１１の半導体スイッチング素子のエミッタ端子には、スイッチング回路１２の半導体スイッチング素子のエミッタ端子よりもバスバー５の５Ｌ分だけ長い状態（換言すれば、バスバインダクタンスが大きくなった状態）で接続されている。これにより、スイッチング回路１１の半導体スイッチング素子のエミッタ端子は、バスバインダクタンスが大きくなった分だけ電位が高く持ち上げられるため、ゲート電流が流れにくくなる。したがって、図５に示されるように、スイッチング回路１１の半導体スイッチング素子のゲート端子にチャージされるゲートチャージ電荷量１１Ｑｇとスイッチング回路１２の半導体スイッチング素子のゲート端子にチャージされるゲートチャージ電荷量１２Ｑｇとがバランスが悪い状態となる。さらに、スイッチング回路１１の半導体スイッチング素子のコレクタ電流１１Ｉｃとスイッチング回路１２の半導体スイッチング素子のコレクタ電流１２Ｉｃとがバランスが悪い状態となる。

続いて、半導体回路１０の作用について図１等を用いて説明する。図６は、半導体回路１０を作動させた場合のコレクタ電流およびゲートチャージ電荷量の時間変化を示す図である。制御ユニット９０から連続したパルス電圧（制御信号）をスイッチング回路１１，１２の半導体スイッチング素子のゲート端子に印加されると、当該半導体スイッチング素子がターンオンした瞬間にバスバー５Ａとバスバー５Ｂに誘起電圧が発生する。ここで、取付部５１との間の位置関係が遠いスイッチング回路１１と接続するためのバスバー５Ａは、バスバー４からの距離が近くなるように配置され、取付部５１との間の位置関係が近いスイッチング回路１２と接続するためのバスバー５Ｂは、バスバー４からの距離が遠くなるように配置されている。ここで、並走するバスバー４とバスバー５Ａとの間の距離は、並走するバスバー４とバスバー５Ｂとの間に距離よりも短いため、図３に示されるように、バスバー５Ａの相互インダクタンスは、バスバー５Ｂの相互インダクタンスに比べて小さくなる。一方、バスバー５Ａの長さは、バスバー５Ｂの長さよりも長く自己インダクタンスが大きい。したがって、バスバー５Ａは、バスバー５Ｂに比べて自己インダクタンスが大きくなるものの、上述したようにバスバー５Ｂに比べて相互インダクタンスが小さくなるため、自己インダクタンスと相互インダクタンスを併せたバスバインダクタンス（合成インダクタンス）は、バスバー５Ａ，５Ｂともにほぼ同じものとなる。これにより、図６に示されるように、スイッチング回路１１の半導体スイッチング素子のゲート端子にチャージされるゲートチャージ電荷量１１Ｑｇとスイッチング回路１２の半導体スイッチング素子のゲート端子にチャージされるゲートチャージ電荷量１２Ｑｇとがほぼ一致したバランスが良い状態となる。さらに、スイッチング回路１１の半導体スイッチング素子のコレクタ電流１１Ｉｃとスイッチング回路１２の半導体スイッチング素子のコレクタ電流１２Ｉｃとが一致したバランスが良い状態となる。

このように、半導体回路１０によれば、取付部５１との間の位置関係が異なるスイッチング回路に対し、分岐したバスバーを用いて接続する場合において、バスバー５Ａ,５Ｂの長さの相違により生じる自己インダクタンスの差分が、バスバー４とバスバー５Ａ，５Ｂとの間で生じる相互インダクタンスの差分によって相殺され、バスバインダクタンス（自己インダクタンスと相互インダクタンスの和）がほぼ同一となるように、バスバー５Ａとバスバー５Ｂについてバスバー４との配置関係を調整することができる。したがって、半導体回路１０によれば、スイッチング回路１１，１２の各半導体スイッチング素子のターンオン電流に関し各半導体スイッチング素子間における過渡的な電流アンバランスを低減することができる。

次に、半導体回路１０の第１変形例について説明する。図７は、半導体回路１０の第１変形例のバスバー４，５Ａ，５Ｂとの関係を示す図（図２に対応する図）であり、左側に平面図を右側に右側面図を示している。ここで、半導体回路１０の第１変形例と半導体回路１０の相違は、バスバー５Ｂだけである。バスバー５Ｂは、図７に示されるように、取付部５１からスイッチング回路１２の近傍まで延伸する途中において、バスバー４との間の距離が一部で大きくなるように一部曲げられた突出部５ＢＷを有している。これにより、バスバー４とバスバー５Ｂとの結合係数を調整し、換言すれば相互インダクタンスを調整することで、バスバー５Ａとバスバー５Ｂのバスバインダクタンスを同一としても半導体回路１０と同様の効果を得ることができる。

次に、半導体回路１０の第２変形例について説明する。図８は、半導体回路１０の第２変形例のバスバー４，５Ａ，５Ｂとの関係を示す図（図２に対応する図）であり、左側に平面図を右側に右側面図を示している。ここで、半導体回路１０の第２変形例と半導体回路１０の相違は、バスバー５Ｂだけである。バスバー５Ｂは、図８に示されるように取付部５１からバスバー５Ａと隙間の無い状態で延伸し、途中からバスバー５Ａとの間で空間５ＢＳを設けてバスバー４と並走するように折り曲げ部５ＢＯが設けられている。これにより、バスバー４とバスバー５Ｂとの結合係数を調整し、換言すれば相互インダクタンスを調整することで、バスバー５Ａとバスバー５Ｂのバスバインダクタンスを同一としても半導体回路１０と同様の効果を得ることができる。

次に、半導体回路１０の第３変形例について説明する。図９は、半導体回路１０の第３変形例のバスバー４，５Ａ，５Ｂとの関係を示す図（図２に対応する図）であり、左側に平面図を右側に側面図を示している。ここで、半導体回路１０の第３変形例と半導体回路１０の相違は、バスバー５Ａとバスバー５Ｂだけである。バスバー５Ａ，５Ｂは、半導体回路１０において平面図上で見た場合に分岐されているが、半導体回路１０の第３変形例のバスバー５Ａ，５Ｂは、右側面図上で見た場合に分岐されており、さらにバスバー５Ｂは、平面図上で見た場合においてもバスバー５Ａとの間で空間５ＢＳが設けられるように折り曲げ部５ＢＯを有している。これにより、バスバー４とバスバー５Ｂとの結合係数を調整し、換言すれば相互インダクタンスを調整することで、バスバー５Ａとバスバー５Ｂのバスバインダクタンスを同一としても半導体回路１０と同様の効果を得ることができる。

次に、半導体回路１０の第４変形例について説明する。図１０は、半導体回路１０の第４変形例のバスバー４，５Ａ，５Ｂとの関係を示す図（図２に対応する図）であり、左側に平面図を右側に右側面図を示している。ここで、半導体回路１０の第４変形例と半導体回路１０の相違は、バスバー５Ａとバスバー５Ｂだけである。バスバー５Ａ，５Ｂは、半導体回路１０において平面図上で見た場合に分岐されているが、半導体回路１０の第４変形例のバスバー５Ａ，５Ｂは、右側面図上で見た場合に分岐されており、さらに、右側面図上で見た場合にバスバー５Ａとバスバー５Ｂの面積（バスバーの幅）が異なるように設けられている。これにより、バスバー４とバスバー５Ｂとの結合係数を調整し、換言すれば相互インダクタンスを調整することで、バスバー５Ａとバスバー５Ｂのバスバインダクタンスを同一としても半導体回路１０と同様の効果を得ることができる。

次に、半導体回路１０の第５変形例について説明する。図１１は、半導体回路１０の第５変形例のバスバー４，５Ａ，５Ｂとの関係を示す図（図２に対応する図）であり、左側に平面図を右側に右側面図を示している。ここで、半導体回路１０の第５変形例と半導体回路１０の相違は、バスバー５Ａとバスバー５Ｂだけである。バスバー５Ａ，５Ｂは、半導体回路１０において平面図上で見た場合に分岐されているが、半導体回路１０の第５変形例のバスバー５Ａ，５Ｂは、右側面図上で見た場合に分岐されており、さらに、右側面図上で見た場合にバスバー５Ａとバスバー５Ｂの面積（バスバーの幅）が異なるように設けられている。これに加えて、右側面図上で見た場合にバスバー５Ａとバスバー５Ｂの間に空間５ＢＹが設けられるようにバスバー５Ｂが折り曲げられている。これにより、バスバー４とバスバー５Ｂとの結合係数を調整し、換言すれば相互インダクタンスを調整することで、バスバー５Ａとバスバー５Ｂのバスバインダクタンスを同一としても半導体回路１０と同様の効果を得ることができる。

４，５Ａ，５Ｂ，７ バスバー、４Ｃ，５ＡＣ 延伸先端部、４Ｔ，５ＡＴ，５ＢＴ 基端部、５Ａ８，５Ｂ８ 領域、５ＡＣ，５ＢＣ 延伸先端部、５ＡＳ，５ＢＳ，５ＢＹ 空間、５ＢＯ 折り曲げ部、５ＢＷ 突出部、９，１０ 半導体回路、１１，１２ スイッチング回路、１１Ｉｃ，１２Ｉｃ コレクタ電流、１１Ｑｇ，１２Ｑｇ ゲートチャージ電荷量、１１ｃ，１１ｅ，１１ｇ，１２ｃ，１２ｅ，１２ｇ，２１ａ，２１ｋ，２２ａ，２２ｋ ボンディングワイヤ、１１ｇＲ，１２ｇＲ ゲート抵抗、２１，２２ フライホイールダイオード、３０ コンデンサ、４１,５１，７１，１１１，１２１ 取付部、４８ 領域、６０ リアクトル、８０ 電源、８１ 正極側端子、８２ 負極側端子、９０ 制御ユニット、１００ ケース。

Claims (3)

1. コンデンサと、
   並列接続される複数のトランジスタと、
   コンデンサの一方側端子に接続するための一方側取付部から延伸する一方側バスバーと、
   コンデンサの他方側端子に接続するための他方側取付部から分岐して、その分岐バスバーの先端がそれぞれ各トランジスタの他方側端子に向かって延伸する他方側バスバーであって、各分岐バスバーと一方側バスバーとの間の各相互インダクタンスを調整することで各分岐バスバーのバスバインダクタンスが同一となるように一方側バスバーに並走して設けられる他方側バスバーと、
   を備えることを特徴とする半導体回路。
2. 請求項１に記載の半導体回路において、
   他方側バスバーは、各分岐バスバーと一方側バスバーとの間の距離を調整して各バスバインダクタンスを同一とすることを特徴とする半導体回路。
3. 請求項１または請求項２に記載の半導体回路において、
   他方側バスバーは、各分岐バスバーの面積を調整して各バスバインダクタンスを同一とすることを特徴とする半導体回路。

Images