JP2013059260A - インバータ回路 - Google Patents

Abstract

【課題】下アーム側のスイッチング素子を駆動する駆動電圧の変動を低減する。
【解決手段】駆動電圧（Vgx）を上アーム側スイッチング素子（10）のゲート端子に印加して該上アーム側スイッチング素子（10）を駆動する複数の上アーム側ドライブ回路（30）をそれぞれの上アーム側スイッチング素子（10）に対応して設ける。また、駆動電圧（Vgx）を下アーム側スイッチング素子（20）のゲート端子に印加して該下アーム側スイッチング素子（20）を駆動する複数の下アーム側ドライブ回路（40）をそれぞれの下アーム側スイッチング素子（20）に対応して設ける。そして、調整回路（50）によって、下アーム側スイッチング素子（20）のソース端子の電位変動に応じ、下アーム側ドライブ回路（40）が印加する駆動電圧（Vgx）を調整する。
【選択図】図１

Description

本発明は、直流を交流に変換し、電動機（例えば多相モータ）等の負荷を駆動するインバータ回路に関するものである。

従来より、空気調和装置の圧縮機を駆動する多相モータ等の運転状態を制御するために、いわゆる多相インバータ回路が用いられる。この多相インバータ回路では、それぞれの相に対して、上アーム側用及び下アーム側用のスイッチング素子が設けられ、上アーム側のスイッチング素子が駆動されてオンになることによって、所定の高電圧が出力線に接続され、下アーム側のスイッチング素子が駆動されてオンになることによって出力線が接地される。このように各スイッチング素子を駆動するため、多相インバータ回路では、上アーム側のスイッチング素子を駆動する上アーム側ドライブ回路に対して電源電圧を供給する、いわゆるブートストラップ回路が用いられる（例えば特許文献１を参照）。このブートストラップ回路は、上アーム側ドライブ回路に電源電圧を供給するブートストラップキャパシタを備えており、下アーム側スイッチング素子がオンになった際にこのブートストラップキャパシタが充電され、このブートストラップキャパシタによって上アーム側スイッチング素子に電源電圧が供給される。

ところで、このような多相インバータ回路では、Ｓｉ（Silicon）半導体を用いたＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）やＩＧＢＴ（Insulated Gate Bipolar Transistor）等のスイッチング素子が用いられるのが一般的である。また、近年ではＳｉＣ（Silicon Carbite）のような材料を用いたワイドバンドギャップ半導体が盛んに開発されており、低損失で耐熱性が高い等の特性から上記のスイッチング素子としての応用が期待されている。とりわけ、ＳｉＣを用いた半導体素子は、ＭＯＳＦＥＴ構造とするよりも接合型電界効果トランジスタ（以下、ＪＦＥＴと略記する。JFET：Junction Field Effect Transistor）構造とした方が損失を小さくしやすいため、接合型電界効果トランジスタとしての応用が期待されている。
特開２００１-２７５２６６号公報

ところで、一般的なインバータ回路では、下アーム側のスイッチング素子のソース端子と、下アーム側のスイッチング素子を駆動する駆動回路の電源回路とは、何れも共通の接地線に接続される。この状態で下アーム側のスイッチング素子がスイッチング動作を行って接地線に流れる電流が急峻に変化すると、配線等のインピーダンスによって接地線の電圧が変動する。そして上記のように、下アーム側のスイッチング素子を駆動する駆動回路もこの接地線に接続されているので、この駆動回路の接地電位も同様に変化し、その結果スイッチング素子の駆動電圧が変動することになる。この駆動電圧の変動により、例えばスイッチング素子の駆動電圧が低下すると、スイッチング素子のオン抵抗が大きくなり、その結果、スイッチング素子のオン損失が増大するという問題を生ずる。

ノーマリオフタイプのＪＦＥＴをインバータ回路のスイッチング素子として用いると、ＪＦＥＴのオン電圧（例えば３Ｖ）はＭＯＳＦＥＴのオン電圧（例えば１５Ｖ）と比べて一般的には低いので、駆動電圧が増大してゲート・ソース間のｐｎ接合電圧を超えると、駆動電力が増大するうえ、小数キャリアが蓄積されてターンオフ時間や損失が増大するという問題を生ずるなど、上記のように駆動電圧が変動することによって生ずる上記のような問題が、Ｓｉ（Silicon）半導体を用いたＭＯＳＦＥＴをスイッチング素子として用いた場合に比べてより顕著になる。

本発明は上記の問題に着目してなされたものであり、下アーム側のスイッチング素子を駆動する駆動電圧の変動を低減することを目的としている。

上記の課題を解決するため、第１の発明は、
上アーム側スイッチング素子（10）を含んだ上アームと、下アーム側スイッチング素子（20）を含んだ下アームとからなるアームを複数備えて、複数相の交流電力を出力するインバータ回路であって、
それぞれの上アーム側スイッチング素子（10）に対応して設けられ、駆動電圧（Vgx） を、対応した上アーム側スイッチング素子（10）のゲート端子に印加して該上アーム側スイッチング素子（10）を駆動する複数の上アーム側ドライブ回路（30）と、
それぞれの下アーム側スイッチング素子（20）に対応して設けられ、駆動電圧（Vgx）を、対応した下アーム側スイッチング素子（20）のゲート端子に印加して該下アーム側スイッチング素子（20）を駆動する複数の下アーム側ドライブ回路（40）と、
前記下アーム側スイッチング素子（20）のソース端子の電位変動に応じ、前記下アーム側ドライブ回路（40）が印加する駆動電圧（Vgx）を調整する調整回路（50）と、
を備えていることを特徴とする。

これにより、調整回路（50）が、下アーム側スイッチング素子（20）のソース端子の電位変動に応じ、下アーム側ドライブ回路（40）の印加する駆動電圧（Vgx）の変動が低減される。

また、第２の発明は、
第１の発明のインバータ回路において、
前記調整回路（50）は、
前記下アーム側ドライブ回路（40）の負側と前記下アーム側スイッチング素子（20）のソース端子とを接続する接続線（52）と、
各下アーム側スイッチング素子（20）のスイッチングに起因する高周波成分の電圧変動を低減させるインピーダンス素子（51）と、
を備えていることを特徴とする。

これにより、調整回路（50）がインピーダンス素子（51）と接続線（52）とによって構成される。そして、接続線（52）は、各下アーム側スイッチング素子（20）のソース端子、各下アーム側ドライブ回路（40）の負側、及び駆動電源（Vg）の負側を共通に接続する。このとき、接続線（52）等はインピーダンスを有しているので各下アーム側スイッチング素子（20）のスイッチングに起因する高周波成分の電圧変動（ノイズ）が生じ、接続線（52）にはこのノイズが流れる場合があるが、インピーダンス素子（51）がこのノイズを低減させる。すなわち、スイッチングに起因する高周波成分の電圧変動は打ち消され、接続線（52）で接続された、各下アーム側スイッチング素子（20）のソース端子、各下アーム側ドライブ回路（40）の負側、及び駆動電源（Vg）の負側は同電位になる。これにより、下アーム側ドライブ回路（40）が下アーム側スイッチング素子（20）のゲート端子に印加する直流電圧は、下アーム側スイッチング素子（20）のソース端子と同じ電位が基準となる。このとき、下アーム側ドライブ回路（40）が印加する電圧は一定の直流電圧（大きさは一定のＶｃｘ）であるので、下アーム側スイッチング素子（20）のゲート端子の電位は、ソース端子の電位の変動に合わせて変動する。すなわち、駆動電圧（Vgx）（すなわち、ゲート・ソース端子間の電圧）の大きさは一定のＶｃｘになる。

また、第３の発明は、
第２の発明のインバータ回路において、
前記下アーム側ドライブ回路（40）に対して前記駆動電圧（Vgx）を供給する駆動電源（Vg）をさらに備え、
前記接続線（52）は、各下アーム側スイッチング素子（20）のソース端子、各下アーム側ドライブ回路（40）の負側、及び前記駆動電源（Vg）の負側を共通に接続し、
前記インピーダンス素子（51）は、前記駆動電源（Vg）の負側と該インバータ回路における接地線（60）との間に設けられていることを特徴とする。

これにより、接続線（52）が、各下アーム側スイッチング素子（20）のソース端子、各下アーム側ドライブ回路（40）の負側、及び前記駆動電源（Vg）を接続する。また、インピーダンス素子（51）が、高周波成分の電圧変動を低減させる。すなわち、スイッチングに起因する高周波成分の電圧変動は打ち消され、接続線（52）で接続された、各下アーム側スイッチング素子（20）のソース端子、各下アーム側ドライブ回路（40）の負側、及び前記駆動電源（Vg）が同電位になる。

また、第４の発明は、
第２の発明のインバータ回路において、
前記下アーム側ドライブ回路（40）に対して前記駆動電圧（Vgx）を供給する駆動電源（Vg）と、
前記駆動電源（Vg）の負側と該インバータ回路における接地線（60）とを接続する配線と、
をさらに備え、
前記接続線（52）は、アーム毎に対応して設けられ、対応したそれぞれのアームにおいて、前記下アーム側ドライブ回路（40）の負側と下アーム側スイッチング素子（20）のソース端子とを接続し、
前記インピーダンス素子（51）は、アーム毎に対応して設けられ、対応したそれぞれのアームにおいて、前記接続線（52）と前記駆動電源（Vg）の負側とを接続することを特徴とする。

これにより、各アームに対応した接続線（52）が、それぞれのアームにおいて、下アーム側ドライブ回路（40）の負側と下アーム側スイッチング素子（20）のソース端子とを接続する。また、インピーダンス素子（51）が、各アームから接地線（60）に回り込む、高周波成分の電圧変動を低減させる。すなわち、スイッチングに起因する高周波成分の電圧変動は打ち消され、各アームにおいて接続線（52）で接続された下アーム側ドライブ回路（40）の負側と下アーム側スイッチング素子（20）のソース端子とが同電位になる。

また、第５の発明は、
第２の発明のインバータ回路において、
前記下アーム側ドライブ回路（40）に対して前記駆動電圧（Vgx）を供給する駆動電源（Vg）をさらに備え、
前記接続線（52）は、アーム毎に対応して設けられ、対応したそれぞれのアームにおいて、前記下アーム側ドライブ回路（40）の負側と下アーム側スイッチング素子（20）のソース端子とを接続し、
前記インピーダンス素子（51）は、少なくとも何れか１つのアームに対応して設けられ、対応したアームにおける接続線（52）と前記駆動電源（Vg）の負側とを接続することを特徴とする。

これにより、アーム毎に設けられた接続線（52）が、対応したそれぞれのアームにおいて、下アーム側ドライブ回路（40）の負側と下アーム側スイッチング素子（20）のソース端子とを接続する。また、少なくとも何れか１つのアームには、そのアームにおける接続線（52）と駆動電圧（Vgx）の負側とを接続するインピーダンス素子（51）が設けられ、それぞれのインピーダンス素子（51）が、下アーム側スイッチング素子（20）のソース端子から駆動電圧（Vgx）の負側に回り込むノイズを低減させる。すなわち、スイッチングに起因する高周波成分の電圧変動は打ち消され、各アームにおいて接続線（52）で接続された、下アーム側ドライブ回路（40）の負側と下アーム側スイッチング素子（20）のソース端子とが同電位になる。

また、第６の発明は、
第１の発明のインバータ回路において、
前記調整回路（50）は、
それぞれの下アーム側ドライブ回路（40）に対応して設けられた複数の駆動電源（Vg1,Vg2,Vg3）と、
各アームにおいて、そのアームにおける、前記駆動電源（Vg1,Vg2,Vg3）の負側、前記下アーム側スイッチング素子（20）のソース端子、及び前記下アーム側ドライブ回路（40）の負側を互いに接続する複数の接続線（52）と、
を備えていることを特徴とする。

これにより、接続線（52）が、それぞれのアームにおいて、そのアームにおける、駆動電源（Vg1,Vg2,Vg3）の負側、下アーム側スイッチング素子（20）のソース端子、及び下アーム側ドライブ回路（40）の負側を接続してこれらを同電位にする。すなわち、下アーム側スイッチング素子（20）のソース端子の電位が変動すると、この変動に応じて下アーム側ドライブ回路（40）の負側の電位も変動（平行移動）する。

また、第７の発明は、
第１の発明のインバータ回路において、
前記調整回路（50）は、
前記下アーム側ドライブ回路（40）の負側と前記下アーム側スイッチング素子（20）のソース端子とを接続する接続線（52）と、
各下アーム側スイッチング素子（20）のスイッチングに起因する高周波成分の電圧変動を低減させるインピーダンス素子（51）もしくは、駆動電源（Vg1,Vg2,Vg3）の負側を個々に接続するための端子と、
を備えていることを特徴とする。

これにより、接続線（52）が、下アーム側ドライブ回路（40）の負側と下アーム側スイッチング素子（20）のソース端子とを接続する。また、インピーダンス素子（51）もしくは、駆動電源（Vg1,Vg2,Vg3）の負側を上記端子に接続すれば、そのインピーダンス素子（51）が、各下アーム側スイッチング素子（20）のスイッチングに起因する高周波成分の電圧変動を低減させる。すなわち、スイッチングに起因する高周波成分の電圧変動は打ち消され、接続線（52）で接続された下アーム側ドライブ回路（40）の負側と下アーム側スイッチング素子（20）のソース端子とが同電位になる。

また、第８の発明は、
第１から第７の発明の何れかの１つインバータ回路において、
前記それぞれのスイッチング素子（10,20）は、ワイドバンドギャップ半導体を用いたことを特徴とする。

これにより、これにより、ワイドバンドギャップ半導体で構成された上アーム側スイッチング素子（10）がスイッチング動作を行う。

第１の発明から第５の発明によれば、各下アーム側ドライブ回路（40）の負側の電位がソース端子の電位変動に応じて調整されて、駆動電圧（Vgx）の変動が低減されるので、各スイッチング素子を高速にスイッチングさせても、スイッチング素子のオン抵抗の増大、オン損失の増大、駆動電力の増大、或いはターンオフ時間や損失の増大といった問題が起こらないようにできる。

また、第６の発明によれば、下アーム側スイッチング素子（20）のソース端子の電位の変動に応じて下アーム側ドライブ回路（40）の負側の電位も変動（平行移動）するので、下アーム側スイッチング素子（20）を駆動する駆動電圧の変動が低減する。

また、第７の発明によれば、例えば各アームのスイッチング素子と駆動回路を同一パッケージに収納したインテリジェントパワーモジュール（ＩＰＭ）を容易に実現できる。すなわち、ＩＰＭのパッケージ内にインピーダンス素子（51）を設けるのは困難であるが、インピーダンス素子（51）を接続する端子をそのパッケージに設けて、該インピーダンス素子（51）を外付けすれば容易に本発明のインバータ回路をＩＰＭとして実現できる。しかも、実際の使用状態でのノイズレベルに合わせて、インピーダンス素子（51）の特性を調整することが可能になる。

また、第８の発明によれば、スイッチング素子（10,20）を低損失且つ高耐熱性にすることが可能になる。

本発明の実施形態に係るインバータ回路（1）の主要部分を抜粋した回路図である。 駆動電圧（Vgx）の変動を説明する図である。 本発明の実施形態に係るインバータ回路（2）の主要部分を抜粋した回路図である。 本発明の実施形態に係るインバータ回路（3）の主要部分を抜粋した回路図である。 本発明の実施形態に係るインバータ回路（4）の主要部分を抜粋した回路図である。

以下、本発明の実施形態について図面を参照しながら説明する。なお、以下の実施形態は、本質的に好ましい例示であって、本発明、その適用物、あるいはその用途の範囲を制限することを意図するものではない。また、以下の各実施形態の説明において、一度説明した構成要素と同様の機能を有する構成要素については、同一の符号を付して説明を省略する。

《発明の実施形態１》
本発明の実施形態に係るインバータ回路は、例えば、空気調和装置の圧縮機を回転駆動する電動機（三相モータ）等の負荷を駆動するために用いられる。

図１は、本発明の実施形態１に係るインバータ回路（1）の主要部分を抜粋した回路図である。このインバータ回路（1）は、端子（T1,T2）に接続されたコンバータ回路（図示省略）から直流電力が供給され、出力端子に接続された三相モータ（図示省略）などの負荷に対して、三相交流（Ｕ相、Ｖ相、Ｗ相）を出力する。

−インバータ回路（1）の構成−
インバータ回路（1）は、三相交流を出力するため、三相交流のＵ相、Ｖ相、Ｗ相の各相に対応した電力を出力する３組のアームと、駆動電源（Vg）と、調整回路（50）とを備えている。それぞれのアームは、上アーム側スイッチング素子（10）を含んだ上アームと、下アーム側スイッチング素子（20）を含んだ下アームとからなる。

より具体的には、図１に示すように、このインバータ回路（1）は、それぞれの上アームに、上アーム側スイッチング素子（10）、上アーム側ドライブ回路（30）、ダイオード（D1）、コンデンサ（C1）、及び抵抗（R1）を備えている。また、それぞれの下アームには、下アーム側スイッチング素子（20）、下アーム側ドライブ回路（40）、ダイオード（D2）、コンデンサ（C2）、及び抵抗（R2）を備えている。

本実施形態では、これらのスイッチング素子（10,20）に、ＳｉＣのようなワイドバンドギャップ半導体を用いてＪＦＥＴ構造を採用している。このＪＦＥＴは、ＭＯＳＦＥＴよりもオン電圧が低いスイッチング素子であり、例えばゲート電圧が３Ｖでオンになり、−１５Ｖでオフになる。また、ＪＦＥＴは、ＭＯＳＦＥＴのように寄生ダイオードがないので、帰還用のダイオードとして、上アーム側スイッチング素子（10）及び下アーム側スイッチング素子（20）には、それぞれダイオード（D1,D2）をそれぞれのドレイン・ソース端子間に設けている。なお、それぞれのスイッチング素子（10,20）として採用したＪＦＥＴは例示であり、その他にも例えば、静電誘導トランジスタ（SIT：Static induction transistor）、金属半導体電界効果型トランジスタ（MESFET：Metal-Semiconductor Field-Effect-Transistor）、ヘテロ接合電界効果トランジスタ（HFET：Hetero junction Field Effect Transistor）、高電子移動度トランジスタ（HEMT：High Electron Mobility Transistor）等を採用することも可能である。

各アームにおけるスイッチング素子等の接続関係は何れも同様である。具体的には各アームでは、上アーム側スイッチング素子（10）と下アーム側スイッチング素子（20）とは直列接続、すなわち上アーム側スイッチング素子（10）のソース端子と下アーム側スイッチング素子（20）のドレイン端子とが接続されている。また、上アーム側スイッチング素子（10）のドレインは端子（T1）に接続され、下アーム側スイッチング素子（20）のソース端子は、パワーグランドライン（60）に接続されている。パワーグランドライン（60）は、このインバータ回路（1）における接地線であり、端子（T2）に接続されている。なお、端子（T2）は、コンバータ回路（図示省略）の負側と繋がっている。また、上アーム側スイッチング素子（10）のソース端子は、その上アーム側スイッチング素子（10）が対応した出力線（Ｕ相、Ｖ相、Ｗ相の何れか）に接続されている。

以上の構成により各アームでは、上アーム側スイッチング素子（10）がオンの場合に端子（T1）と、該上アーム側スイッチング素子（10）が対応した出力線とが導通し、下アーム側スイッチング素子（20）がオンの場合に、該下アーム側スイッチング素子（20）が対応した出力線がパワーグランドライン（60）を介して接地する。なお、図１では、各下アーム側スイッチング素子（20）のソース端子とパワーグランドライン（60）との間にコイルと抵抗が図示してあるが、これらのコイルや抵抗は実際に素子として設けてあるのではなく、ソース端子とパワーグランドライン（60）とを接続する配線に存在するインピーダンス（Z1）を模式的に表すために表記してある。なお、煩雑をさけるため省略しているが、パワーグランドライン等にもインピーダンスが存在し、同様の問題が生じる。

上アーム側ドライブ回路（30）も、図１に示すように、アーム毎に設けられている。この上アーム側ドライブ回路（30）は、制御回路（図示省略）に制御されて、同じアーム内の上アーム側スイッチング素子（10）のゲート端子に対して、抵抗（R1）を介して所定の電圧（例えば３Ｖ）を印加して駆動する。具体的には、この上アーム側ドライブ回路（30）にはコンデンサ（C1）が接続されており、下アーム側スイッチング素子（20）がオンのときに、このコンデンサ（C1）が充電される。また、上アーム側ドライブ回路（30）には前記制御回路からの駆動信号（Gu）が入力されており、この駆動信号（Gu）がアクティブ状態のときに、上アーム側ドライブ回路（30）は充電されたコンデンサ（C1）から供給された電圧（駆動電圧）によって上アーム側スイッチング素子（10）を駆動する。なお、図１では、コンデンサ（C1）の充電に関係する回路（いわゆるブートストラップ回路）は記載を省略している。

同様に、下アーム側ドライブ回路（40）も、図１に示すように、アーム毎に設けられている。下アーム側ドライブ回路（40）は、前記制御回路に制御されて、同じアーム内の下アーム側スイッチング素子（20）のゲート端子に対して、抵抗（R2）を介して所定の電圧（例えば３Ｖ）を印加して駆動する。具体的には、それぞれの下アーム側ドライブ回路（40）は、各アームに共通の駆動電源（Vg）が接続されるとともに、前記駆動信号（Gu）とは別の駆動信号（Gx）が入力されている。そして、下アーム側ドライブ回路（40）は、駆動信号（Gx）がアクティブ状態のときに、駆動電源（Vg）から供給された直流電圧を、抵抗（R2）を介して下アーム側スイッチング素子（20）のゲート端子に印加する。ここで、下アーム側ドライブ回路（40）が下アーム側スイッチング素子（20）のゲート端子に印加する電圧を駆動電圧（Vgx）と呼ぶことにする。

調整回路（50）は、下アーム側ドライブ回路（40）が印加する駆動電圧（Vgx）を、下アーム側スイッチング素子（20）のソース端子の電位変動に応じて調整する。本実施形態では、この調整回路（50）は、接続線（52）とインピーダンス素子（51）とを備えている。

接続線（52）は、図１に示すように、各下アーム側スイッチング素子（20）のソース端子、各下アーム側ドライブ回路（40）の負側、及び駆動電源（Vg）の負側（駆動電源グランドライン）を共通に接続する。なお、駆動電源グランドラインはパワーグランドライン（60）とは別のものである。また、それぞれの下アーム側ドライブ回路（40）には、駆動電源（Vg）と並列にコンデンサ（C2）が接続されている。これらのコンデンサ（C2）は、駆動電源（Vg）から供給される電圧を平滑化するために設けてある。

また、インピーダンス素子（51）は具体的にはコイルである。このインピーダンス素子（51）は、駆動電源（Vg）の負側（駆動電源グランドライン）とパワーグランドライン（60）との間に設けられ、各下アーム側スイッチング素子（20）のスイッチングに起因する高周波成分の電圧変動を低減させる。接続線（52）等はインピーダンスを有しているので各下アーム側スイッチング素子（20）のスイッチングに起因する高周波成分の電圧変動（ノイズ）が生じ、接続線（52）にはこのノイズが流れる場合がある。インピーダンス素子（51）はこのノイズはが低減させる。なお、コイルは直流抵抗の成分も有していることから、図１では、直列接続したコイル（51a）と抵抗（51b）とによってインピーダンス素子（51）を表記してある。

−インバータ回路（1）における駆動電圧（Vgx）の変動−
インバータ回路（1）では、図２に示すように、例えばＵ相に対応したアームの下アーム側ドライブ回路（40）に入力された駆動信号（Gx）がアクティブ状態（この例ではＨレベル）になると、下アーム側ドライブ回路（40）は、駆動電源（Vg）から供給された直流電圧を、抵抗（R2）を介して下アーム側スイッチング素子（20）のゲート端子に印加する。これにより、Ｕ相に対応した下アーム側スイッチング素子（20）がオンになり、図１に実線矢印で示した経路に電流（Ｕ相電流（iu））が流れる。Ｕ相電流（iu）は、図２に示すように、駆動信号（Gx）がアクティブ状態になってから所定の立ち上がり時間をかけて増大して一定状態になる。

本実施形態のように、ワイドバンドギャップ半導体（例えばＳｉＣ）を用いて、従来のＳｉ（Ｓｉｌｉｃｏｎ）半導体を用いたスイッチング素子よりも高速にスイッチングを行うと、Ｕ相電流（iu）が急峻に変化する（すなわちｄｉ／ｄｔが大きくなる）。その結果、図２に示すように、下アーム側スイッチング素子（20）のソース端子とパワーグランドライン（60）との間の配線のインピーダンス（Z1）によって電圧（Vz1）が発生し、下アーム側スイッチング素子（20）のソース端子の電位が変動する。図２の例では、Ｕ相電流（iu）が立ち上がる場合には、電圧（Vz1）が０Ｖよりも上がり、Ｕ相電流（iu）が立ち下がる場合には、電圧（Vz1）が０Ｖよりも下がっている。なお、Ｖ相やＷ相に対応したアームでも同様に、下アーム側スイッチング素子（20）がスイッチング動作を行うと、それぞれのアームにおける、下アーム側スイッチング素子（20）のソース端子とパワーグランドライン（60）との間の配線のインピーダンス（Z2,Z3）によってそれぞれ電圧（Vz2,Vz3）が発生する。

このとき、もし従来のインバータ回路のように、下アーム側のスイッチング素子のソース端子と、下アーム側のスイッチング素子を駆動する駆動回路の電源回路とが、パワーグランドライン（60）に接続されているとすれば、ソース端子の電位がＶｚ１なので、駆動電圧（Vgx）はＶｇｘ＝Ｖｃｘ−Ｖｚ１となる。ただし、Ｖｃｘは駆動電源（Vg）の両端子間の電位差である。したがって、この場合には、電圧（Vz1）の変動に応じて、駆動電圧（Vgx）も変動することになる。例えば、図２に示すように、電圧（Vz1）が増大すると駆動電圧（Vgx）が低下し、逆に電圧（Vz1）が低下すると駆動電圧（Vgx）が増大する。

これに対し本実施形態では、下アーム側スイッチング素子（20）のソース端子の電位変動に応じ、調整回路（50）が駆動電圧（Vgx）を以下のようにして調整する。すなわち、このインバータ回路（1）では、接続線（52）が、各下アーム側スイッチング素子（20）のソース端子、各下アーム側ドライブ回路（40）の負側、及び駆動電源（Vg）の負側を共通に接続する。このとき、接続線（52）等はインピーダンスを有しているので各下アーム側スイッチング素子（20）のスイッチングに起因する高周波成分の電圧変動（ノイズ）が生じ、接続線（52）にはこのノイズが流れる場合があるが、このノイズはインピーダンス素子（51）が低減させる。すなわち、スイッチングに起因する高周波成分の電圧変動は打ち消され、接続線（52）で接続された、各下アーム側スイッチング素子（20）のソース端子、各下アーム側ドライブ回路（40）の負側、及び駆動電源（Vg）の負側は同電位になる。これにより、下アーム側ドライブ回路（40）が下アーム側スイッチング素子（20）のゲート端子に印加する直流電圧は、下アーム側スイッチング素子（20）のソース端子と同じ電位が基準となる。このとき、下アーム側ドライブ回路（40）が印加する電圧は一定の直流電圧（大きさはＶｃｘ）なので、下アーム側スイッチング素子（20）のゲート端子の電位は、ソース端子の電位の変動に合わせて変動する。すなわち、駆動電圧（Vgx）（すなわち、ゲート・ソース端子間の電圧）の大きさは一定のＶｃｘになる。すなわち、インバータ回路（1）では、調整回路（50）によって駆動電圧（Vgx）の変動を低減させることができるのである。

以上のように本実施形態によれば、駆動電圧（Vgx）の変動を低減させることができ、ＳｉＣのようなワイドバンドギャップ半導体を各スイッチング素子（10,20）に用いて高速スイッチングを行っても、スイッチング素子のオン抵抗の増大、オン損失の増大、駆動電力の増大、或いはターンオフ時間や損失の増大といった問題が起こらないようにできる。

《発明の実施形態２》
図３は、本発明の実施形態２に係るインバータ回路（2）の主要部分を抜粋した回路図である。このインバータ回路（2）は、調整回路（50）の構成が実施形態１のインバータ回路（1）とは異なっている。

本実施形態の調整回路（50）もインピーダンス素子（51）と接続線（52）を備えているが、これらの配置が実施形態１のインバータ回路（1）とは異なっている。具体的には、図３に示すように、インピーダンス素子（51）と接続線（52）とが、それぞれのアームに設けられている。すなわち、それぞれのアームの接続線（52）は、それぞれのアームにおいて、下アーム側ドライブ回路（40）の負側と下アーム側スイッチング素子（20）のソース端子とを接続する。また、インピーダンス素子（51）は、それぞれのアームにおいて、そのアームの接続線（52）と駆動電源（Vg）の負側とを接続し、駆動電源（Vg）の負側とインバータ回路における接地線（60）とを接続する。

また、本実施形態では、各アームにおいて下アーム側ドライブ回路（40）の正側と駆動電源（Vg）の正側とを接続するインピーダンス素子（70）を設けている。このように、下アーム側ドライブ回路（40）の正側にもインピーダンス素子（70）を設けることにより、そのアーム内の下アーム側スイッチング素子（20）のスイッチングに起因する高周波成分の電圧変動をより効果的に低減させることができる。なお、コイルは直流抵抗の成分も有していることから、図３では、直列接続したコイル（70a）と抵抗（70b）とによってインピーダンス素子（70）を表記してある。

−インバータ回路（2）における駆動電圧（Vgx）の変動−
インバータ回路（2）でも、例えばＵ相に対応した下アーム側スイッチング素子（20）がスイッチング動作を行うと、図３に実線矢印で示した経路にＵ相電流（iu）が流れる。そして、このスイッチング動作が高速なほど、Ｕ相電流（iu）が急峻に変化し、これに伴って配線のインピーダンス（Z1）によって、電圧（Vz1）が発生し、下アーム側スイッチング素子（20）のソース端子の電位が変動する。

このように電圧（Vz1）が発生しても、駆動電圧（Vgx）の変動は、本実施形態においても調整回路（50）により低減される。すなわち、このインバータ回路（2）では、それぞれのアームにおいて、接続線（52）が、下アーム側スイッチング素子（20）のソース端子と下アーム側ドライブ回路（40）の負側を接続する。このとき、接続線（52）等はインピーダンスを有しているので各下アーム側スイッチング素子（20）のスイッチングに起因する高周波成分の電圧変動（ノイズ）が生じ、接続線（52）にはこのノイズが流れる場合があるが、このノイズはそれぞれの接続線（52）と駆動電源（Vg）との間に接続されたインピーダンス素子（51）が低減させる。すなわち、スイッチングに起因する高周波成分の電圧変動は打ち消され、接続線（52）で接続された下アーム側スイッチング素子（20）のソース端子と下アーム側ドライブ回路（40）の負側は同電位になる。このように、下アーム側スイッチング素子（20）のソース端子と下アーム側ドライブ回路（40）の負側が同電位になると、実施形態１のインバータ回路（1）と同様にして、駆動電圧（Vgx）（すなわち、ゲート・ソース端子間の電圧）の大きさは一定電圧になる。すなわち、インバータ回路（2）でも、調整回路（50）によって駆動電圧（Vgx）の変動を低減させることができる。

したがって、本実施形態でもやはり駆動電圧（Vgx）の変動を低減させることができ、ＳｉＣのようなワイドバンドギャップ半導体を各スイッチング素子（10,20）に用いて高速スイッチングを行っても、スイッチング素子のオン抵抗の増大、オン損失の増大、駆動電力の増大、或いはターンオフ時間や損失の増大といった問題が起こらないようにできる。

なお、本実施形態では、下アーム側ドライブ回路（40）の正側にもインピーダンス素子を設けたが、これは必ずしも必須ではない。すなわち、スイッチングによる電圧変動の大きさによっては省略してもかまわない。

《発明の実施形態３》
図４は、本発明の実施形態３に係るインバータ回路（3）の主要部分を抜粋した回路図である。このインバータ回路（3）は、調整回路（50）の構成が実施形態１のインバータ回路（1）とは異なっている。

本実施形態の調整回路（50）もインピーダンス素子（51）と接続線（52）を備えているが、これらの配置が実施形態１のインバータ回路（1）とは異なっている。具体的には、図４に示すように、接続線（52）が、それぞれのアームに設けられている。これら接続線（52）は、各アームにおいて、下アーム側ドライブ回路（40）の負側と下アーム側スイッチング素子（20）のソース端子とを接続する。

また、少なくとも何れか１つのアームに対応して、インピーダンス素子（51）が設けられている。このインピーダンス素子（51）は、対応したアームにおける接続線（52）と駆動電源（Vg）の負側とを接続するようになっている。本実施形態では、インピーダンス素子（51）は２つ設けられている。２つのインピーダンス素子（51）一方は、Ｖ相に対応したアームにおいて、Ｖ相の接続線（52）と駆動電圧（Vgx）の負側とを接続する。また、もう一方のインピーダンス素子（51）は、Ｗ相に対応したアームにおいて、Ｗ相の接続線（52）と駆動電圧（Vgx）の負側とを接続する。

上記の構成により、駆動電圧（Vgx）の負側とパワーグランドライン（60）を直接接続せず、下アーム側スイッチング素子（20）のソース端子と下アーム側ドライブ回路（40）の負側が接続線（52）により接続されているので、本実施形態においてもやはり、電圧（Vz1）が変動しても、下アーム側スイッチング素子（20）のソース端子と下アーム側ドライブ回路（40）の負側が同電位になっている。これにより、電圧（Vz1）の変動に応じて下アーム側スイッチング素子（20）のソース端子の電位が変動すると、この変動に応じて下アーム側ドライブ回路（40）の負側の電位も変動（平行移動）する。

また、他相の下アーム側スイッチング素子がスイッチングをした場合に、駆動電圧（Vgx）の変動も、調整回路（50）により低減される。すなわち、このインバータ回路（3）では、それぞれのアームにおいて、接続線（52）が、下アーム側スイッチング素子（20）のソース端子と下アーム側ドライブ回路（40）の負側を共通に接続する。このとき、接続線（52）等はインピーダンスを有しているので他相下アーム側スイッチング素子（20）のスイッチングに起因する高周波成分の電圧変動（ノイズ）が生じ、接続線（52）にはこのノイズが流れる場合があるが、このノイズはインピーダンス素子（51）が低減させる。すなわち、スイッチングに起因する高周波成分の電圧変動は打ち消され、接続線（52）で接続された下アーム側スイッチング素子（20）のソース端子と下アーム側ドライブ回路（40）の負側は同電位になる。このように、下アーム側スイッチング素子（20）のソース端子と下アーム側ドライブ回路（40）の負側が同電位になると、実施形態１のインバータ回路（1）と同様にして、駆動電圧（Vgx）（すなわち、ゲート・ソース端子間の電圧）の大きさは一定電圧になる。すなわち、インバータ回路（3）でも、調整回路（50）によって駆動電圧（Vgx）の変動を低減させることができる。

《発明の実施形態４》
図５は、本発明の実施形態４に係るインバータ回路（4）の主要部分を抜粋した回路図である。このインバータ回路（4）は、調整回路（50）の構成が実施形態１のインバータ回路（1）とは異なっている。

本実施形態の調整回路（50）は、図５に示すように、駆動電源（Vg1,Vg2,Vg3）と、接続線（52）とが、それぞれのアームに設けられている。すなわち、接続線（52）は、各アームにおいて、下アーム側ドライブ回路（40）の負側と下アーム側スイッチング素子（20）のソース端子とを接続する。また、各アームの下アーム側ドライブ回路（40）は、それぞれ別個の駆動電源に接続されて駆動電圧（Vgx）を生成する。

−インバータ回路（4）における駆動電圧（Vgx）の変動−
インバータ回路（4）でも、例えばＵ相に対応した下アーム側スイッチング素子（20）がスイッチング動作を行うと、図５に実線矢印で示した経路にＵ相電流（iu）が流れる。そして、このスイッチング動作が高速なほど、Ｕ相電流（iu）が急峻に変化し（すなわちｄｉ／ｄｔが大きくなる）、これに伴って配線のインピーダンス（Z1）によって電圧（Vz1）が発生し、下アーム側スイッチング素子（20）のソース端子の電位が変動する。

このように電圧（Vz1）が変動しても、駆動電圧（Vgx）の変動は、本実施形態においても調整回路（50）により低減される。すなわち、インバータ回路（4）でも、それぞれのアームでは、下アーム側スイッチング素子（20）のソース端子と下アーム側ドライブ回路（40）の負側が接続線（52）により接続されて、下アーム側スイッチング素子（20）のソース端子と下アーム側ドライブ回路（40）の負側が同電位になっている。これにより、電圧（Vz1）の変動に応じて下アーム側スイッチング素子（20）のソース端子の電位が変動すると、この変動に応じて下アーム側ドライブ回路（40）の負側の電位も変動（平行移動）する。したがって、このインバータ回路（4）でもやはり、駆動電圧（Vgx）の変動を低減することが可能になる。

《その他の実施形態》
各アームのスイッチング素子と駆動回路を同一パッケージに収納したインテリジェントパワーモジュール（ＩＰＭ）として本発明を構成する場合には、下アームのドライブ回路それぞれに個別の駆動電源（Vg1,Vg2,Vg3）を設けることや、インピーダンス素子（51）をパッケージ内に設けるのは困難である。そこで、ＩＰＭとして本発明を構成する場合には、そのパッケージには駆動電源（Vg1,Vg2,Vg3）の負側やインピーダンス素子（51）を接続する端子を設けて、該インピーダンス素子（51）を外付けするなどすれば、本発明に係るインバータ回路をＩＰＭとして容易に実現できる。しかも、このようにすることで、実際の使用状態でのノイズレベルに合わせて、インピーダンス素子（51）の特性を調整することが可能になる。

本発明に係るインバータ回路は、直流を交流に変換し、電動機（例えば三相モータ）等の負荷を駆動するインバータ回路として有用である。

１，２，３，４ インバータ回路
１０ 上アーム側スイッチング素子
２０ 下アーム側スイッチング素子
３０ 上アーム側ドライブ回路
４０ 下アーム側ドライブ回路
５０ 調整回路
５１ インピーダンス素子
５２ 接続線
６０ パワーグランドライン（接地線）
Ｖｇ１ 駆動電源
Ｖｇ２ 駆動電源
Ｖｇ３ 駆動電源

本発明は、直流を交流に変換し、電動機（例えば多相モータ）等の負荷を駆動するインバータ回路に関するものである。

従来より、空気調和装置の圧縮機を駆動する多相モータ等の運転状態を制御するために、いわゆる多相インバータ回路が用いられる。この多相インバータ回路では、それぞれの相に対して、上アーム側用及び下アーム側用のスイッチング素子が設けられ、上アーム側のスイッチング素子が駆動されてオンになることによって、所定の高電圧が出力線に接続され、下アーム側のスイッチング素子が駆動されてオンになることによって出力線が接地される。このように各スイッチング素子を駆動するため、多相インバータ回路では、上アーム側のスイッチング素子を駆動する上アーム側ドライブ回路に対して電源電圧を供給する、いわゆるブートストラップ回路が用いられる（例えば特許文献１を参照）。このブートストラップ回路は、上アーム側ドライブ回路に電源電圧を供給するブートストラップキャパシタを備えており、下アーム側スイッチング素子がオンになった際にこのブートストラップキャパシタが充電され、このブートストラップキャパシタによって上アーム側スイッチング素子に電源電圧が供給される。

ところで、このような多相インバータ回路では、Ｓｉ（Silicon）半導体を用いたＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）やＩＧＢＴ（Insulated Gate Bipolar Transistor）等のスイッチング素子が用いられるのが一般的である。また、近年ではＳｉＣ（Silicon Carbite）のような材料を用いたワイドバンドギャップ半導体が盛んに開発されており、低損失で耐熱性が高い等の特性から上記のスイッチング素子としての応用が期待されている。とりわけ、ＳｉＣを用いた半導体素子は、ＭＯＳＦＥＴ構造とするよりも接合型電界効果トランジスタ（以下、ＪＦＥＴと略記する。JFET：Junction Field Effect Transistor）構造とした方が損失を小さくしやすいため、接合型電界効果トランジスタとしての応用が期待されている。
特開２００１-２７５２６６号公報

ところで、一般的なインバータ回路では、下アーム側のスイッチング素子のソース端子と、下アーム側のスイッチング素子を駆動する駆動回路の電源回路とは、何れも共通の接地線に接続される。この状態で下アーム側のスイッチング素子がスイッチング動作を行って接地線に流れる電流が急峻に変化すると、配線等のインピーダンスによって接地線の電圧が変動する。そして上記のように、下アーム側のスイッチング素子を駆動する駆動回路もこの接地線に接続されているので、この駆動回路の接地電位も同様に変化し、その結果スイッチング素子の駆動電圧が変動することになる。この駆動電圧の変動により、例えばスイッチング素子の駆動電圧が低下すると、スイッチング素子のオン抵抗が大きくなり、その結果、スイッチング素子のオン損失が増大するという問題を生ずる。

ノーマリオフタイプのＪＦＥＴをインバータ回路のスイッチング素子として用いると、ＪＦＥＴのオン電圧（例えば３Ｖ）はＭＯＳＦＥＴのオン電圧（例えば１５Ｖ）と比べて一般的には低いので、駆動電圧が増大してゲート・ソース間のｐｎ接合電圧を超えると、駆動電力が増大するうえ、小数キャリアが蓄積されてターンオフ時間や損失が増大するという問題を生ずるなど、上記のように駆動電圧が変動することによって生ずる上記のような問題が、Ｓｉ（Silicon）半導体を用いたＭＯＳＦＥＴをスイッチング素子として用いた場合に比べてより顕著になる。

本発明は上記の問題に着目してなされたものであり、下アーム側のスイッチング素子を駆動する駆動電圧の変動を低減することを目的としている。

上記の課題を解決するため、第１の発明は、
上アーム側スイッチング素子（10）を含んだ上アームと、下アーム側スイッチング素子（20）を含んだ下アームとからなるアームを複数備えて、複数相の交流電力を出力するインバータ回路であって、
それぞれの上アーム側スイッチング素子（10）に対応して設けられ、駆動電圧（Vgx） を、対応した上アーム側スイッチング素子（10）のゲート端子に印加して該上アーム側スイッチング素子（10）を駆動する複数の上アーム側ドライブ回路（30）と、
それぞれの下アーム側スイッチング素子（20）に対応して設けられ、駆動電圧（Vgx）を、対応した下アーム側スイッチング素子（20）のゲート端子に印加して該下アーム側スイッチング素子（20）を駆動する複数の下アーム側ドライブ回路（40）と、
前記下アーム側スイッチング素子（20）のソース端子の電位変動に応じ、前記下アーム側ドライブ回路（40）が印加する駆動電圧（Vgx）を調整するとともに前記下アーム側ドライブ回路（40）の負側と前記下アーム側スイッチング素子（20）のソース端子とを接続する接続線（52）と、各下アーム側スイッチング素子（20）のスイッチングに起因する高周波成分の電圧変動を低減させるインピーダンス素子（51）と、を備えた調整回路（50）と、
前記下アーム側ドライブ回路（40）に対して前記駆動電圧（Vgx）を供給する駆動電源（Vg）と、
を備え、
前記接続線（52）は、アーム毎に対応して設けられ、対応したそれぞれのアームにおいて、前記下アーム側ドライブ回路（40）の負側と下アーム側スイッチング素子（20）のソース端子とを接続し、
前記インピーダンス素子（51）は、少なくとも何れか１つのアームに対応して設けられ、対応したアームにおける接続線（52）と前記駆動電源（Vg）の負側とを接続することを特徴とする。

これにより、調整回路（50）が、下アーム側スイッチング素子（20）のソース端子の電位変動に応じ、下アーム側ドライブ回路（40）の印加する駆動電圧（Vgx）の変動が低減される。

これにより、調整回路（50）がインピーダンス素子（51）と接続線（52）とによって構成される。そして、接続線（52）は、各下アーム側スイッチング素子（20）のソース端子、各下アーム側ドライブ回路（40）の負側、及び駆動電源（Vg）の負側を共通に接続する。このとき、接続線（52）等はインピーダンスを有しているので各下アーム側スイッチング素子（20）のスイッチングに起因する高周波成分の電圧変動（ノイズ）が生じ、接続線（52）にはこのノイズが流れる場合があるが、インピーダンス素子（51）がこのノイズを低減させる。すなわち、スイッチングに起因する高周波成分の電圧変動は打ち消され、接続線（52）で接続された、各下アーム側スイッチング素子（20）のソース端子、各下アーム側ドライブ回路（40）の負側、及び駆動電源（Vg）の負側は同電位になる。これにより、下アーム側ドライブ回路（40）が下アーム側スイッチング素子（20）のゲート端子に印加する直流電圧は、下アーム側スイッチング素子（20）のソース端子と同じ電位が基準となる。このとき、下アーム側ドライブ回路（40）が印加する電圧は一定の直流電圧（大きさは一定のＶｃｘ）であるので、下アーム側スイッチング素子（20）のゲート端子の電位は、ソース端子の電位の変動に合わせて変動する。すなわち、駆動電圧（Vgx）（すなわち、ゲート・ソース端子間の電圧）の大きさは一定のＶｃｘになる。

これにより、アーム毎に設けられた接続線（52）が、対応したそれぞれのアームにおいて、下アーム側ドライブ回路（40）の負側と下アーム側スイッチング素子（20）のソース端子とを接続する。また、少なくとも何れか１つのアームには、そのアームにおける接続線（52）と駆動電圧（Vgx）の負側とを接続するインピーダンス素子（51）が設けられ、それぞれのインピーダンス素子（51）が、下アーム側スイッチング素子（20）のソース端子から駆動電圧（Vgx）の負側に回り込むノイズを低減させる。すなわち、スイッチングに起因する高周波成分の電圧変動は打ち消され、各アームにおいて接続線（52）で接続された、下アーム側ドライブ回路（40）の負側と下アーム側スイッチング素子（20）のソース端子とが同電位になる。

また、第２の発明は、
第１の発明のインバータ回路において、
前記調整回路（50）は、前記インピーダンス素子（51）もしくは、前記駆動電源（Vg）の負側を接続するための端子を備えていることを特徴とする
これにより、接続線（52）が、下アーム側ドライブ回路（40）の負側と下アーム側スイッチング素子（20）のソース端子とを接続する。また、インピーダンス素子（51）もしくは、駆動電源（Vg1,Vg2,Vg3）の負側を上記端子に接続すれば、そのインピーダンス素子（51）が、各下アーム側スイッチング素子（20）のスイッチングに起因する高周波成分の電圧変動を低減させる。すなわち、スイッチングに起因する高周波成分の電圧変動は打ち消され、接続線（52）で接続された下アーム側ドライブ回路（40）の負側と下アーム側スイッチング素子（20）のソース端子とが同電位になる。

また、第３の発明は、
第１又は第２の発明のインバータ回路において、
前記それぞれのスイッチング素子（10,20）は、ワイドバンドギャップ半導体を用いたことを特徴とする。

これにより、これにより、ワイドバンドギャップ半導体で構成された上アーム側スイッチング素子（10）がスイッチング動作を行う。

第１の発明によれば、各下アーム側ドライブ回路（40）の負側の電位がソース端子の電位変動に応じて調整されて、駆動電圧（Vgx）の変動が低減されるので、各スイッチング素子を高速にスイッチングさせても、スイッチング素子のオン抵抗の増大、オン損失の増大、駆動電力の増大、或いはターンオフ時間や損失の増大といった問題が起こらないようにできる。

また、第２の発明によれば、例えば各アームのスイッチング素子と駆動回路を同一パッケージに収納したインテリジェントパワーモジュール（ＩＰＭ）を容易に実現できる。すなわち、ＩＰＭのパッケージ内にインピーダンス素子（51）を設けるのは困難であるが、インピーダンス素子（51）を接続する端子をそのパッケージに設けて、該インピーダンス素子（51）を外付けすれば容易に本発明のインバータ回路をＩＰＭとして実現できる。しかも、実際の使用状態でのノイズレベルに合わせて、インピーダンス素子（51）の特性を調整することが可能になる。

また、第３の発明によれば、スイッチング素子（10,20）を低損失且つ高耐熱性にすることが可能になる。

本発明の関連技術に係るインバータ回路（1）の主要部分を抜粋した回路図である。 駆動電圧（Vgx）の変動を説明する図である。 本発明の関連技術に係るインバータ回路（2）の主要部分を抜粋した回路図である。 本発明の実施形態に係るインバータ回路（3）の主要部分を抜粋した回路図である。 本発明の関連技術に係るインバータ回路（4）の主要部分を抜粋した回路図である。

以下、本発明の実施形態について図面を参照しながら説明する。なお、以下の実施形態は、本質的に好ましい例示であって、本発明、その適用物、あるいはその用途の範囲を制限することを意図するものではない。また、以下の各実施形態の説明において、一度説明した構成要素と同様の機能を有する構成要素については、同一の符号を付して説明を省略する。

《発明の関連技術１》
本発明の関連技術に係るインバータ回路は、例えば、空気調和装置の圧縮機を回転駆動する電動機（三相モータ）等の負荷を駆動するために用いられる。

図１は、本発明の関連技術１に係るインバータ回路（1）の主要部分を抜粋した回路図である。このインバータ回路（1）は、端子（T1,T2）に接続されたコンバータ回路（図示省略）から直流電力が供給され、出力端子に接続された三相モータ（図示省略）などの負荷に対して、三相交流（Ｕ相、Ｖ相、Ｗ相）を出力する。

−インバータ回路（1）の構成−
インバータ回路（1）は、三相交流を出力するため、三相交流のＵ相、Ｖ相、Ｗ相の各相に対応した電力を出力する３組のアームと、駆動電源（Vg）と、調整回路（50）とを備えている。それぞれのアームは、上アーム側スイッチング素子（10）を含んだ上アームと、下アーム側スイッチング素子（20）を含んだ下アームとからなる。

より具体的には、図１に示すように、このインバータ回路（1）は、それぞれの上アームに、上アーム側スイッチング素子（10）、上アーム側ドライブ回路（30）、ダイオード（D1）、コンデンサ（C1）、及び抵抗（R1）を備えている。また、それぞれの下アームには、下アーム側スイッチング素子（20）、下アーム側ドライブ回路（40）、ダイオード（D2）、コンデンサ（C2）、及び抵抗（R2）を備えている。

本関連技術では、これらのスイッチング素子（10,20）に、ＳｉＣのようなワイドバンドギャップ半導体を用いてＪＦＥＴ構造を採用している。このＪＦＥＴは、ＭＯＳＦＥＴよりもオン電圧が低いスイッチング素子であり、例えばゲート電圧が３Ｖでオンになり、−１５Ｖでオフになる。また、ＪＦＥＴは、ＭＯＳＦＥＴのように寄生ダイオードがないので、帰還用のダイオードとして、上アーム側スイッチング素子（10）及び下アーム側スイッチング素子（20）には、それぞれダイオード（D1,D2）をそれぞれのドレイン・ソース端子間に設けている。なお、それぞれのスイッチング素子（10,20）として採用したＪＦＥＴは例示であり、その他にも例えば、静電誘導トランジスタ（SIT：Static induction transistor）、金属半導体電界効果型トランジスタ（MESFET：Metal-Semiconductor Field-Effect-Transistor）、ヘテロ接合電界効果トランジスタ（HFET：Hetero junction Field Effect Transistor）、高電子移動度トランジスタ（HEMT：High Electron Mobility Transistor）等を採用することも可能である。

各アームにおけるスイッチング素子等の接続関係は何れも同様である。具体的には各アームでは、上アーム側スイッチング素子（10）と下アーム側スイッチング素子（20）とは直列接続、すなわち上アーム側スイッチング素子（10）のソース端子と下アーム側スイッチング素子（20）のドレイン端子とが接続されている。また、上アーム側スイッチング素子（10）のドレインは端子（T1）に接続され、下アーム側スイッチング素子（20）のソース端子は、パワーグランドライン（60）に接続されている。パワーグランドライン（60）は、このインバータ回路（1）における接地線であり、端子（T2）に接続されている。なお、端子（T2）は、コンバータ回路（図示省略）の負側と繋がっている。また、上アーム側スイッチング素子（10）のソース端子は、その上アーム側スイッチング素子（10）が対応した出力線（Ｕ相、Ｖ相、Ｗ相の何れか）に接続されている。

以上の構成により各アームでは、上アーム側スイッチング素子（10）がオンの場合に端子（T1）と、該上アーム側スイッチング素子（10）が対応した出力線とが導通し、下アーム側スイッチング素子（20）がオンの場合に、該下アーム側スイッチング素子（20）が対応した出力線がパワーグランドライン（60）を介して接地する。なお、図１では、各下アーム側スイッチング素子（20）のソース端子とパワーグランドライン（60）との間にコイルと抵抗が図示してあるが、これらのコイルや抵抗は実際に素子として設けてあるのではなく、ソース端子とパワーグランドライン（60）とを接続する配線に存在するインピーダンス（Z1）を模式的に表すために表記してある。なお、煩雑をさけるため省略しているが、パワーグランドライン等にもインピーダンスが存在し、同様の問題が生じる。

上アーム側ドライブ回路（30）も、図１に示すように、アーム毎に設けられている。この上アーム側ドライブ回路（30）は、制御回路（図示省略）に制御されて、同じアーム内の上アーム側スイッチング素子（10）のゲート端子に対して、抵抗（R1）を介して所定の電圧（例えば３Ｖ）を印加して駆動する。具体的には、この上アーム側ドライブ回路（30）にはコンデンサ（C1）が接続されており、下アーム側スイッチング素子（20）がオンのときに、このコンデンサ（C1）が充電される。また、上アーム側ドライブ回路（30）には前記制御回路からの駆動信号（Gu）が入力されており、この駆動信号（Gu）がアクティブ状態のときに、上アーム側ドライブ回路（30）は充電されたコンデンサ（C1）から供給された電圧（駆動電圧）によって上アーム側スイッチング素子（10）を駆動する。なお、図１では、コンデンサ（C1）の充電に関係する回路（いわゆるブートストラップ回路）は記載を省略している。

同様に、下アーム側ドライブ回路（40）も、図１に示すように、アーム毎に設けられている。下アーム側ドライブ回路（40）は、前記制御回路に制御されて、同じアーム内の下アーム側スイッチング素子（20）のゲート端子に対して、抵抗（R2）を介して所定の電圧（例えば３Ｖ）を印加して駆動する。具体的には、それぞれの下アーム側ドライブ回路（40）は、各アームに共通の駆動電源（Vg）が接続されるとともに、前記駆動信号（Gu）とは別の駆動信号（Gx）が入力されている。そして、下アーム側ドライブ回路（40）は、駆動信号（Gx）がアクティブ状態のときに、駆動電源（Vg）から供給された直流電圧を、抵抗（R2）を介して下アーム側スイッチング素子（20）のゲート端子に印加する。ここで、下アーム側ドライブ回路（40）が下アーム側スイッチング素子（20）のゲート端子に印加する電圧を駆動電圧（Vgx）と呼ぶことにする。

調整回路（50）は、下アーム側ドライブ回路（40）が印加する駆動電圧（Vgx）を、下アーム側スイッチング素子（20）のソース端子の電位変動に応じて調整する。本関連技術では、この調整回路（50）は、接続線（52）とインピーダンス素子（51）とを備えている。

接続線（52）は、図１に示すように、各下アーム側スイッチング素子（20）のソース端子、各下アーム側ドライブ回路（40）の負側、及び駆動電源（Vg）の負側（駆動電源グランドライン）を共通に接続する。なお、駆動電源グランドラインはパワーグランドライン（60）とは別のものである。また、それぞれの下アーム側ドライブ回路（40）には、駆動電源（Vg）と並列にコンデンサ（C2）が接続されている。これらのコンデンサ（C2）は、駆動電源（Vg）から供給される電圧を平滑化するために設けてある。

また、インピーダンス素子（51）は具体的にはコイルである。このインピーダンス素子（51）は、駆動電源（Vg）の負側（駆動電源グランドライン）とパワーグランドライン（60）との間に設けられ、各下アーム側スイッチング素子（20）のスイッチングに起因する高周波成分の電圧変動を低減させる。接続線（52）等はインピーダンスを有しているので各下アーム側スイッチング素子（20）のスイッチングに起因する高周波成分の電圧変動（ノイズ）が生じ、接続線（52）にはこのノイズが流れる場合がある。インピーダンス素子（51）はこのノイズはが低減させる。なお、コイルは直流抵抗の成分も有していることから、図１では、直列接続したコイル（51a）と抵抗（51b）とによってインピーダンス素子（51）を表記してある。

−インバータ回路（1）における駆動電圧（Vgx）の変動−
インバータ回路（1）では、図２に示すように、例えばＵ相に対応したアームの下アーム側ドライブ回路（40）に入力された駆動信号（Gx）がアクティブ状態（この例ではＨレベル）になると、下アーム側ドライブ回路（40）は、駆動電源（Vg）から供給された直流電圧を、抵抗（R2）を介して下アーム側スイッチング素子（20）のゲート端子に印加する。これにより、Ｕ相に対応した下アーム側スイッチング素子（20）がオンになり、図１に実線矢印で示した経路に電流（Ｕ相電流（iu））が流れる。Ｕ相電流（iu）は、図２に示すように、駆動信号（Gx）がアクティブ状態になってから所定の立ち上がり時間をかけて増大して一定状態になる。

本関連技術のように、ワイドバンドギャップ半導体（例えばＳｉＣ）を用いて、従来のＳｉ（Ｓｉｌｉｃｏｎ）半導体を用いたスイッチング素子よりも高速にスイッチングを行うと、Ｕ相電流（iu）が急峻に変化する（すなわちｄｉ／ｄｔが大きくなる）。その結果、図２に示すように、下アーム側スイッチング素子（20）のソース端子とパワーグランドライン（60）との間の配線のインピーダンス（Z1）によって電圧（Vz1）が発生し、下アーム側スイッチング素子（20）のソース端子の電位が変動する。図２の例では、Ｕ相電流（iu）が立ち上がる場合には、電圧（Vz1）が０Ｖよりも上がり、Ｕ相電流（iu）が立ち下がる場合には、電圧（Vz1）が０Ｖよりも下がっている。なお、Ｖ相やＷ相に対応したアームでも同様に、下アーム側スイッチング素子（20）がスイッチング動作を行うと、それぞれのアームにおける、下アーム側スイッチング素子（20）のソース端子とパワーグランドライン（60）との間の配線のインピーダンス（Z2,Z3）によってそれぞれ電圧（Vz2,Vz3）が発生する。

このとき、もし従来のインバータ回路のように、下アーム側のスイッチング素子のソース端子と、下アーム側のスイッチング素子を駆動する駆動回路の電源回路とが、パワーグランドライン（60）に接続されているとすれば、ソース端子の電位がＶｚ１なので、駆動電圧（Vgx）はＶｇｘ＝Ｖｃｘ−Ｖｚ１となる。ただし、Ｖｃｘは駆動電源（Vg）の両端子間の電位差である。したがって、この場合には、電圧（Vz1）の変動に応じて、駆動電圧（Vgx）も変動することになる。例えば、図２に示すように、電圧（Vz1）が増大すると駆動電圧（Vgx）が低下し、逆に電圧（Vz1）が低下すると駆動電圧（Vgx）が増大する。

これに対し本関連技術では、下アーム側スイッチング素子（20）のソース端子の電位変動に応じ、調整回路（50）が駆動電圧（Vgx）を以下のようにして調整する。すなわち、このインバータ回路（1）では、接続線（52）が、各下アーム側スイッチング素子（20）のソース端子、各下アーム側ドライブ回路（40）の負側、及び駆動電源（Vg）の負側を共通に接続する。このとき、接続線（52）等はインピーダンスを有しているので各下アーム側スイッチング素子（20）のスイッチングに起因する高周波成分の電圧変動（ノイズ）が生じ、接続線（52）にはこのノイズが流れる場合があるが、このノイズはインピーダンス素子（51）が低減させる。すなわち、スイッチングに起因する高周波成分の電圧変動は打ち消され、接続線（52）で接続された、各下アーム側スイッチング素子（20）のソース端子、各下アーム側ドライブ回路（40）の負側、及び駆動電源（Vg）の負側は同電位になる。これにより、下アーム側ドライブ回路（40）が下アーム側スイッチング素子（20）のゲート端子に印加する直流電圧は、下アーム側スイッチング素子（20）のソース端子と同じ電位が基準となる。このとき、下アーム側ドライブ回路（40）が印加する電圧は一定の直流電圧（大きさはＶｃｘ）なので、下アーム側スイッチング素子（20）のゲート端子の電位は、ソース端子の電位の変動に合わせて変動する。すなわち、駆動電圧（Vgx）（すなわち、ゲート・ソース端子間の電圧）の大きさは一定のＶｃｘになる。すなわち、インバータ回路（1）では、調整回路（50）によって駆動電圧（Vgx）の変動を低減させることができるのである。

以上のように本関連技術によれば、駆動電圧（Vgx）の変動を低減させることができ、ＳｉＣのようなワイドバンドギャップ半導体を各スイッチング素子（10,20）に用いて高速スイッチングを行っても、スイッチング素子のオン抵抗の増大、オン損失の増大、駆動電力の増大、或いはターンオフ時間や損失の増大といった問題が起こらないようにできる。

《発明の関連技術２》
図３は、本発明の関連技術２に係るインバータ回路（2）の主要部分を抜粋した回路図である。このインバータ回路（2）は、調整回路（50）の構成が関連技術１のインバータ回路（1）とは異なっている。

本関連技術の調整回路（50）もインピーダンス素子（51）と接続線（52）を備えているが、これらの配置が関連技術１のインバータ回路（1）とは異なっている。具体的には、図３に示すように、インピーダンス素子（51）と接続線（52）とが、それぞれのアームに設けられている。すなわち、それぞれのアームの接続線（52）は、それぞれのアームにおいて、下アーム側ドライブ回路（40）の負側と下アーム側スイッチング素子（20）のソース端子とを接続する。また、インピーダンス素子（51）は、それぞれのアームにおいて、そのアームの接続線（52）と駆動電源（Vg）の負側とを接続し、駆動電源（Vg）の負側とインバータ回路における接地線（60）とを接続する。

また、本関連技術では、各アームにおいて下アーム側ドライブ回路（40）の正側と駆動電源（Vg）の正側とを接続するインピーダンス素子（70）を設けている。このように、下アーム側ドライブ回路（40）の正側にもインピーダンス素子（70）を設けることにより、そのアーム内の下アーム側スイッチング素子（20）のスイッチングに起因する高周波成分の電圧変動をより効果的に低減させることができる。なお、コイルは直流抵抗の成分も有していることから、図３では、直列接続したコイル（70a）と抵抗（70b）とによってインピーダンス素子（70）を表記してある。

−インバータ回路（2）における駆動電圧（Vgx）の変動−
インバータ回路（2）でも、例えばＵ相に対応した下アーム側スイッチング素子（20）がスイッチング動作を行うと、図３に実線矢印で示した経路にＵ相電流（iu）が流れる。そして、このスイッチング動作が高速なほど、Ｕ相電流（iu）が急峻に変化し、これに伴って配線のインピーダンス（Z1）によって、電圧（Vz1）が発生し、下アーム側スイッチング素子（20）のソース端子の電位が変動する。

このように電圧（Vz1）が発生しても、駆動電圧（Vgx）の変動は、本関連技術においても調整回路（50）により低減される。すなわち、このインバータ回路（2）では、それぞれのアームにおいて、接続線（52）が、下アーム側スイッチング素子（20）のソース端子と下アーム側ドライブ回路（40）の負側を接続する。このとき、接続線（52）等はインピーダンスを有しているので各下アーム側スイッチング素子（20）のスイッチングに起因する高周波成分の電圧変動（ノイズ）が生じ、接続線（52）にはこのノイズが流れる場合があるが、このノイズはそれぞれの接続線（52）と駆動電源（Vg）との間に接続されたインピーダンス素子（51）が低減させる。すなわち、スイッチングに起因する高周波成分の電圧変動は打ち消され、接続線（52）で接続された下アーム側スイッチング素子（20）のソース端子と下アーム側ドライブ回路（40）の負側は同電位になる。このように、下アーム側スイッチング素子（20）のソース端子と下アーム側ドライブ回路（40）の負側が同電位になると、関連技術１のインバータ回路（1）と同様にして、駆動電圧（Vgx）（すなわち、ゲート・ソース端子間の電圧）の大きさは一定電圧になる。すなわち、インバータ回路（2）でも、調整回路（50）によって駆動電圧（Vgx）の変動を低減させることができる。

したがって、本関連技術でもやはり駆動電圧（Vgx）の変動を低減させることができ、ＳｉＣのようなワイドバンドギャップ半導体を各スイッチング素子（10,20）に用いて高速スイッチングを行っても、スイッチング素子のオン抵抗の増大、オン損失の増大、駆動電力の増大、或いはターンオフ時間や損失の増大といった問題が起こらないようにできる。

なお、本関連技術では、下アーム側ドライブ回路（40）の正側にもインピーダンス素子を設けたが、これは必ずしも必須ではない。すなわち、スイッチングによる電圧変動の大きさによっては省略してもかまわない。

《発明の実施形態》
図４は、本発明の実施形態に係るインバータ回路（3）の主要部分を抜粋した回路図である。このインバータ回路（3）は、調整回路（50）の構成が関連技術１のインバータ回路（1）とは異なっている。

本実施形態の調整回路（50）もインピーダンス素子（51）と接続線（52）を備えているが、これらの配置が関連技術１のインバータ回路（1）とは異なっている。具体的には、図４に示すように、接続線（52）が、それぞれのアームに設けられている。これら接続線（52）は、各アームにおいて、下アーム側ドライブ回路（40）の負側と下アーム側スイッチング素子（20）のソース端子とを接続する。

また、少なくとも何れか１つのアームに対応して、インピーダンス素子（51）が設けられている。このインピーダンス素子（51）は、対応したアームにおける接続線（52）と駆動電源（Vg）の負側とを接続するようになっている。本実施形態では、インピーダンス素子（51）は２つ設けられている。２つのインピーダンス素子（51）一方は、Ｖ相に対応したアームにおいて、Ｖ相の接続線（52）と駆動電圧（Vgx）の負側とを接続する。また、もう一方のインピーダンス素子（51）は、Ｗ相に対応したアームにおいて、Ｗ相の接続線（52）と駆動電圧（Vgx）の負側とを接続する。

上記の構成により、駆動電圧（Vgx）の負側とパワーグランドライン（60）を直接接続せず、下アーム側スイッチング素子（20）のソース端子と下アーム側ドライブ回路（40）の負側が接続線（52）により接続されているので、本実施形態においてもやはり、電圧（Vz1）が変動しても、下アーム側スイッチング素子（20）のソース端子と下アーム側ドライブ回路（40）の負側が同電位になっている。これにより、電圧（Vz1）の変動に応じて下アーム側スイッチング素子（20）のソース端子の電位が変動すると、この変動に応じて下アーム側ドライブ回路（40）の負側の電位も変動（平行移動）する。

また、他相の下アーム側スイッチング素子がスイッチングをした場合に、駆動電圧（Vgx）の変動も、調整回路（50）により低減される。すなわち、このインバータ回路（3）では、それぞれのアームにおいて、接続線（52）が、下アーム側スイッチング素子（20）のソース端子と下アーム側ドライブ回路（40）の負側を共通に接続する。このとき、接続線（52）等はインピーダンスを有しているので他相下アーム側スイッチング素子（20）のスイッチングに起因する高周波成分の電圧変動（ノイズ）が生じ、接続線（52）にはこのノイズが流れる場合があるが、このノイズはインピーダンス素子（51）が低減させる。すなわち、スイッチングに起因する高周波成分の電圧変動は打ち消され、接続線（52）で接続された下アーム側スイッチング素子（20）のソース端子と下アーム側ドライブ回路（40）の負側は同電位になる。このように、下アーム側スイッチング素子（20）のソース端子と下アーム側ドライブ回路（40）の負側が同電位になると、関連技術１のインバータ回路（1）と同様にして、駆動電圧（Vgx）（すなわち、ゲート・ソース端子間の電圧）の大きさは一定電圧になる。すなわち、インバータ回路（3）でも、調整回路（50）によって駆動電圧（Vgx）の変動を低減させることができる。

《発明の関連技術３》
図５は、本発明の関連技術３に係るインバータ回路（4）の主要部分を抜粋した回路図である。このインバータ回路（4）は、調整回路（50）の構成が関連技術１のインバータ回路（1）とは異なっている。

本関連技術の調整回路（50）は、図５に示すように、駆動電源（Vg1,Vg2,Vg3）と、接続線（52）とが、それぞれのアームに設けられている。すなわち、接続線（52）は、各アームにおいて、下アーム側ドライブ回路（40）の負側と下アーム側スイッチング素子（20）のソース端子とを接続する。また、各アームの下アーム側ドライブ回路（40）は、それぞれ別個の駆動電源に接続されて駆動電圧（Vgx）を生成する。

−インバータ回路（4）における駆動電圧（Vgx）の変動−
インバータ回路（4）でも、例えばＵ相に対応した下アーム側スイッチング素子（20）がスイッチング動作を行うと、図５に実線矢印で示した経路にＵ相電流（iu）が流れる。そして、このスイッチング動作が高速なほど、Ｕ相電流（iu）が急峻に変化し（すなわちｄｉ／ｄｔが大きくなる）、これに伴って配線のインピーダンス（Z1）によって電圧（Vz1）が発生し、下アーム側スイッチング素子（20）のソース端子の電位が変動する。

このように電圧（Vz1）が変動しても、駆動電圧（Vgx）の変動は、本関連技術においても調整回路（50）により低減される。すなわち、インバータ回路（4）でも、それぞれのアームでは、下アーム側スイッチング素子（20）のソース端子と下アーム側ドライブ回路（40）の負側が接続線（52）により接続されて、下アーム側スイッチング素子（20）のソース端子と下アーム側ドライブ回路（40）の負側が同電位になっている。これにより、電圧（Vz1）の変動に応じて下アーム側スイッチング素子（20）のソース端子の電位が変動すると、この変動に応じて下アーム側ドライブ回路（40）の負側の電位も変動（平行移動）する。したがって、このインバータ回路（4）でもやはり、駆動電圧（Vgx）の変動を低減することが可能になる。

《その他の実施形態》
各アームのスイッチング素子と駆動回路を同一パッケージに収納したインテリジェントパワーモジュール（ＩＰＭ）として本発明を構成する場合には、下アームのドライブ回路それぞれに個別の駆動電源（Vg1,Vg2,Vg3）を設けることや、インピーダンス素子（51）をパッケージ内に設けるのは困難である。そこで、ＩＰＭとして本発明を構成する場合には、そのパッケージには駆動電源（Vg1,Vg2,Vg3）の負側やインピーダンス素子（51）を接続する端子を設けて、該インピーダンス素子（51）を外付けするなどすれば、本発明に係るインバータ回路をＩＰＭとして容易に実現できる。しかも、このようにすることで、実際の使用状態でのノイズレベルに合わせて、インピーダンス素子（51）の特性を調整することが可能になる。

本発明に係るインバータ回路は、直流を交流に変換し、電動機（例えば三相モータ）等の負荷を駆動するインバータ回路として有用である。

１，２，３，４ インバータ回路
１０ 上アーム側スイッチング素子
２０ 下アーム側スイッチング素子
３０ 上アーム側ドライブ回路
４０ 下アーム側ドライブ回路
５０ 調整回路
５１ インピーダンス素子
５２ 接続線
６０ パワーグランドライン（接地線）
Ｖｇ１ 駆動電源
Ｖｇ２ 駆動電源
Ｖｇ３ 駆動電源

Claims (8)

1. 上アーム側スイッチング素子（10）を含んだ上アームと、下アーム側スイッチング素子（20）を含んだ下アームとからなるアームを複数備えて、複数相の交流電力を出力するインバータ回路であって、
   それぞれの上アーム側スイッチング素子（10）に対応して設けられ、駆動電圧（Vgx） を、対応した上アーム側スイッチング素子（10）のゲート端子に印加して該上アーム側スイッチング素子（10）を駆動する複数の上アーム側ドライブ回路（30）と、
   それぞれの下アーム側スイッチング素子（20）に対応して設けられ、駆動電圧（Vgx）を、対応した下アーム側スイッチング素子（20）のゲート端子に印加して該下アーム側スイッチング素子（20）を駆動する複数の下アーム側ドライブ回路（40）と、
   前記下アーム側スイッチング素子（20）のソース端子の電位変動に応じ、前記下アーム側ドライブ回路（40）が印加する駆動電圧（Vgx）を調整する調整回路（50）と、
   を備えていることを特徴とするインバータ回路。
2. 請求項１のインバータ回路において、
   前記調整回路（50）は、
   前記下アーム側ドライブ回路（40）の負側と前記下アーム側スイッチング素子（20）のソース端子とを接続する接続線（52）と、
   各下アーム側スイッチング素子（20）のスイッチングに起因する高周波成分の電圧変動を低減させるインピーダンス素子（51）と、
   を備えていることを特徴とするインバータ回路。
3. 請求項２のインバータ回路において、
   前記下アーム側ドライブ回路（40）に対して前記駆動電圧（Vgx）を供給する駆動電源（Vg）をさらに備え、
   前記接続線（52）は、各下アーム側スイッチング素子（20）のソース端子、各下アーム側ドライブ回路（40）の負側、及び前記駆動電源（Vg）の負側を共通に接続し、
   前記インピーダンス素子（51）は、前記駆動電源（Vg）の負側と該インバータ回路における接地線（60）との間に設けられていることを特徴とするインバータ回路。
4. 請求項２のインバータ回路において、
   前記下アーム側ドライブ回路（40）に対して前記駆動電圧（Vgx）を供給する駆動電源（Vg）と、
   前記駆動電源（Vg）の負側と該インバータ回路における接地線（60）とを接続する配線と、
   をさらに備え、
   前記接続線（52）は、アーム毎に対応して設けられ、対応したそれぞれのアームにおいて、前記下アーム側ドライブ回路（40）の負側と下アーム側スイッチング素子（20）のソース端子とを接続し、
   前記インピーダンス素子（51）は、アーム毎に対応して設けられ、対応したそれぞれのアームにおいて、前記接続線（52）と前記駆動電源（Vg）の負側とを接続することを特徴とするインバータ回路。
5. 請求項２のインバータ回路において、
   前記下アーム側ドライブ回路（40）に対して前記駆動電圧（Vgx）を供給する駆動電源（Vg）をさらに備え、
   前記接続線（52）は、アーム毎に対応して設けられ、対応したそれぞれのアームにおいて、前記下アーム側ドライブ回路（40）の負側と下アーム側スイッチング素子（20）のソース端子とを接続し、
   前記インピーダンス素子（51）は、少なくとも何れか１つのアームに対応して設けられ、対応したアームにおける接続線（52）と前記駆動電源（Vg）の負側とを接続することを特徴とするインバータ回路。
6. 請求項１のインバータ回路において、
   前記調整回路（50）は、
   それぞれの下アーム側ドライブ回路（40）に対応して設けられた複数の駆動電源（Vg1,Vg2,Vg3）と、
   各アームにおいて、そのアームにおける、前記駆動電源（Vg1,Vg2,Vg3）の負側、前記下アーム側スイッチング素子（20）のソース端子、及び前記下アーム側ドライブ回路（40）の負側を互いに接続する複数の接続線（52）と、
   を備えていることを特徴とするインバータ回路。
7. 請求項１のインバータ回路において、
   前記調整回路（50）は、
   前記下アーム側ドライブ回路（40）の負側と前記下アーム側スイッチング素子（20）のソース端子とを接続する接続線（52）と、
   各下アーム側スイッチング素子（20）のスイッチングに起因する高周波成分の電圧変動を低減させるインピーダンス素子（51）もしくは、駆動電源（Vg1,Vg2,Vg3）の負側を個々に接続するための端子と、
   を備えていることを特徴とするインバータ回路。
8. 請求項１から請求項７の何れか１つのインバータ回路において、
   前記それぞれのスイッチング素子（10,20）は、ワイドバンドギャップ半導体を用いたことを特徴とするインバータ回路。

Images