JP2011061116A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2011061116A JP2011061116A JP2009211414A JP2009211414A JP2011061116A JP 2011061116 A JP2011061116 A JP 2011061116A JP 2009211414 A JP2009211414 A JP 2009211414A JP 2009211414 A JP2009211414 A JP 2009211414A JP 2011061116 A JP2011061116 A JP 2011061116A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- resin substrate
- semiconductor device
- back surface
- support plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H10W40/778—
-
- H10P72/74—
-
- H10W70/09—
-
- H10P72/7424—
-
- H10P72/743—
-
- H10W70/099—
-
- H10W70/60—
-
- H10W72/0198—
-
- H10W72/073—
-
- H10W72/874—
-
- H10W72/9413—
-
- H10W74/114—
-
- H10W74/142—
-
- H10W90/736—
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【解決手段】表面側に接続電極20aを備えた半導体チップ20と、半導体チップ20の周囲を封止すると共に、半導体チップ20の背面から下側に厚みTをもって形成されて、下面が半導体チップの背面より下側に配置された樹脂基板30とを含む。半導体チップ20の接続電極20aにはんだを介さずに配線層50が直接接続される。
【選択図】図6
Description
本発明の実施形態を説明する前に、本発明に関連する関連技術の問題点について説明する。図1及び図2は関連技術の半導体装置の製造方法を示す断面図である。
図3〜図6は本発明の第1実施形態の半導体装置の製造方法を示す図である。本発明の半導体装置は半導体パッケージとも呼称される。
また、図6(c)、図7(b)、図9の半導体装置1,1bにおいて、半導体チップ20の背面にヒートスプレッダを接合してもよい。また、図8の半導体装置1aにおいて、放熱部24にさらにヒートスプレッダを接合してもよい。
図11〜図13は本発明の第2実施形態の半導体装置の製造方法を示す図である。第2実施形態の特徴は、銅基板をエッチングして凸部を形成する代わりに、支持板の上に銅ペーストを印刷して凸部を形成する点にある。第2実施形態では、第1実施形態と同様な工程についてはその詳しい説明を省略する。
Claims (11)
- 表面側に接続電極を備えた半導体チップと、
前記半導体チップの周囲を封止すると共に、前記半導体チップの背面から下側に厚みをもって形成されて、下面が前記半導体チップの背面より下側に配置された樹脂基板とを有することを特徴とする半導体装置。 - 前記半導体チップの表面側及び前記樹脂基板の上面側に形成され、前記接続電極に直接接続された配線層をさらに有することを特徴とする請求項1に記載の半導体装置。
- 前記樹脂基板は前記半導体チップの背面内の一部を被覆して形成され、前記半導体チップの背面上に前記樹脂基板の開口部が配置されていることを特徴とする請求項1乃至3のいずれか一項に記載の半導体装置。
- 前記樹脂基板の前記開口部は複数に分割されて配置されていることを特徴とする請求項3に記載の半導体装置。
- 前記樹脂基板の開口部に、前記半導体チップの背面に接続される放熱部が設けられていることを特徴とする請求項1乃至3のいずれか一項に記載の半導体装置。
- 前記放熱部は銅からなることを特徴とする請求項5に記載の半導体装置。
- 凸部が設けられた支持板を用意する工程と、
半導体チップをその接続電極を上側に向けて前記凸部の上に配置する工程と、
前記支持板上から前記半導体チップの周囲に、前記接続電極を露出させた状態で樹脂基板を形成する工程と、
前記支持板を除去することにより、前記半導体チップの周囲を封止すると共に、前記半導体チップの背面内から下側に厚みをもつ前記樹脂基板を得る工程とを有することを特徴とする半導体装置の製造方法。 - 前記凸部が設けられた支持板を用意する工程において、
金属基板を厚み方向の途中までエッチングして前記凸部を設けることにより前記支持体を形成し、
前記支持板を除去する工程において、
前記凸部を同時に除去して前記半導体チップの背面側を露出させるか、あるいは前記凸部を残して前記半導体チップの背面に接続される放熱部として利用することを特徴とする請求項7に記載の半導体装置の製造方法。 - 前記凸部が設けられた支持板を用意する工程において、
前記支持板の上に金属ペーストを形成して前記凸部を設け、
前記支持板を除去する工程において、
前記凸部に対して前記支持板を選択的に除去することにより、前記凸部を前記半導体チップの背面に接続される放熱部として利用することを特徴とする請求項7に記載の半導体装置の製造方法。 - 前記樹脂基板を形成する工程の後であって、前記支持板を除去する工程の前に、
前記半導体チップ及び前記樹脂基板の上に、前記接続電極に直接接続される配線層を形成する工程をさらに有することを特徴とする請求項7乃至9のいずれか一項に記載の半導体装置の製造方法。 - 前記半導体チップの面積は、前記支持板に設けられた前記凸部の面積と同等以上であることを特徴とする請求項7乃至9のいずれか一項に記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009211414A JP5588137B2 (ja) | 2009-09-14 | 2009-09-14 | 半導体装置の製造方法 |
| US12/856,934 US20110062578A1 (en) | 2009-09-14 | 2010-08-16 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009211414A JP5588137B2 (ja) | 2009-09-14 | 2009-09-14 | 半導体装置の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2011061116A true JP2011061116A (ja) | 2011-03-24 |
| JP2011061116A5 JP2011061116A5 (ja) | 2012-08-16 |
| JP5588137B2 JP5588137B2 (ja) | 2014-09-10 |
Family
ID=43729684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009211414A Active JP5588137B2 (ja) | 2009-09-14 | 2009-09-14 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20110062578A1 (ja) |
| JP (1) | JP5588137B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018163599A1 (ja) * | 2017-03-08 | 2018-09-13 | 三菱電機株式会社 | 半導体装置、その製造方法および半導体モジュール |
| WO2019021720A1 (ja) * | 2017-07-24 | 2019-01-31 | 株式会社村田製作所 | 半導体装置及び半導体装置の製造方法 |
| KR20190063219A (ko) * | 2017-11-29 | 2019-06-07 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 |
| KR20190125913A (ko) * | 2018-04-30 | 2019-11-07 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 통합 팬-아웃 패키지 및 이의 형성 방법 |
| KR20200002556A (ko) * | 2018-06-29 | 2020-01-08 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 휨 감소를 위한 인포 패키지 지지 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8901755B2 (en) * | 2012-03-20 | 2014-12-02 | Stats Chippac, Ltd. | Semiconductor device and method of forming conductive layer over metal substrate for electrical interconnect of semiconductor die |
| US9673162B2 (en) * | 2012-09-13 | 2017-06-06 | Nxp Usa, Inc. | High power semiconductor package subsystems |
| US9986663B2 (en) * | 2013-01-29 | 2018-05-29 | The United States Of America, As Represented By The Secretary Of The Navy | High thermal conductivity materials for thermal management applications |
| US10141201B2 (en) | 2014-06-13 | 2018-11-27 | Taiwan Semiconductor Manufacturing Company | Integrated circuit packages and methods of forming same |
| US20200258750A1 (en) * | 2017-08-17 | 2020-08-13 | Semiconductor Components Industries, Llc | Die support structures and related methods |
| US12230502B2 (en) * | 2017-08-17 | 2025-02-18 | Semiconductor Components Industries, Llc | Semiconductor package stress balance structures and related methods |
| US11404276B2 (en) * | 2017-08-17 | 2022-08-02 | Semiconductor Components Industries, Llc | Semiconductor packages with thin die and related methods |
| US10998202B2 (en) * | 2018-09-27 | 2021-05-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor package and manufacturing method thereof |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07183425A (ja) * | 1993-12-24 | 1995-07-21 | Toshiba Corp | 半導体装置とその製造方法 |
| JP2004214543A (ja) * | 2003-01-08 | 2004-07-29 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2006222164A (ja) * | 2005-02-08 | 2006-08-24 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2008205123A (ja) * | 2007-02-19 | 2008-09-04 | Fujikura Ltd | 電子部品内蔵型配線基板及びその実装部品 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06209054A (ja) * | 1993-01-08 | 1994-07-26 | Mitsubishi Electric Corp | 半導体装置 |
| JPH0955459A (ja) * | 1995-06-06 | 1997-02-25 | Seiko Epson Corp | 半導体装置 |
| US20020020898A1 (en) * | 2000-08-16 | 2002-02-21 | Vu Quat T. | Microelectronic substrates with integrated devices |
| US6734534B1 (en) * | 2000-08-16 | 2004-05-11 | Intel Corporation | Microelectronic substrate with integrated devices |
| US6423570B1 (en) * | 2000-10-18 | 2002-07-23 | Intel Corporation | Method to protect an encapsulated die package during back grinding with a solder metallization layer and devices formed thereby |
| US8101868B2 (en) * | 2005-10-14 | 2012-01-24 | Ibiden Co., Ltd. | Multilayered printed circuit board and method for manufacturing the same |
-
2009
- 2009-09-14 JP JP2009211414A patent/JP5588137B2/ja active Active
-
2010
- 2010-08-16 US US12/856,934 patent/US20110062578A1/en not_active Abandoned
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07183425A (ja) * | 1993-12-24 | 1995-07-21 | Toshiba Corp | 半導体装置とその製造方法 |
| JP2004214543A (ja) * | 2003-01-08 | 2004-07-29 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2006222164A (ja) * | 2005-02-08 | 2006-08-24 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2008205123A (ja) * | 2007-02-19 | 2008-09-04 | Fujikura Ltd | 電子部品内蔵型配線基板及びその実装部品 |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2018163599A1 (ja) * | 2017-03-08 | 2019-03-14 | 三菱電機株式会社 | 半導体装置、その製造方法および半導体モジュール |
| WO2018163599A1 (ja) * | 2017-03-08 | 2018-09-13 | 三菱電機株式会社 | 半導体装置、その製造方法および半導体モジュール |
| WO2019021720A1 (ja) * | 2017-07-24 | 2019-01-31 | 株式会社村田製作所 | 半導体装置及び半導体装置の製造方法 |
| US11380601B2 (en) | 2017-07-24 | 2022-07-05 | Murata Manufacturing Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| US10832986B2 (en) | 2017-11-29 | 2020-11-10 | Samsung Electronics Co., Ltd. | Fan-out semiconductor package |
| KR20190063219A (ko) * | 2017-11-29 | 2019-06-07 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 |
| KR102073956B1 (ko) * | 2017-11-29 | 2020-02-05 | 삼성전자주식회사 | 팬-아웃 반도체 패키지 |
| US11257715B2 (en) | 2018-04-30 | 2022-02-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated fan-out packages and methods of forming the same |
| KR102241696B1 (ko) * | 2018-04-30 | 2021-04-20 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 통합 팬-아웃 패키지 및 이의 형성 방법 |
| KR20190125913A (ko) * | 2018-04-30 | 2019-11-07 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 통합 팬-아웃 패키지 및 이의 형성 방법 |
| US12148661B2 (en) | 2018-04-30 | 2024-11-19 | Taiwan Semiconductor Manufacturing Company, Ltd | Method of forming integrated fan-out packages with built-in heat sink |
| KR102170575B1 (ko) * | 2018-06-29 | 2020-10-28 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 휨 감소를 위한 인포 패키지 지지 |
| US10651131B2 (en) | 2018-06-29 | 2020-05-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Supporting InFO packages to reduce warpage |
| US10886238B2 (en) | 2018-06-29 | 2021-01-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Supporting InFO packages to reduce warpage |
| KR20200002556A (ko) * | 2018-06-29 | 2020-01-08 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 휨 감소를 위한 인포 패키지 지지 |
| US11764165B2 (en) | 2018-06-29 | 2023-09-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Supporting InFO packages to reduce warpage |
| US12368115B2 (en) | 2018-06-29 | 2025-07-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Supporting InFO packages to reduce warpage |
Also Published As
| Publication number | Publication date |
|---|---|
| US20110062578A1 (en) | 2011-03-17 |
| JP5588137B2 (ja) | 2014-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5588137B2 (ja) | 半導体装置の製造方法 | |
| US8410614B2 (en) | Semiconductor device having a semiconductor element buried in an insulating layer and method of manufacturing the same | |
| US9040361B2 (en) | Chip scale package with electronic component received in encapsulant, and fabrication method thereof | |
| TWI649845B (zh) | 半導體封裝結構及其製造方法 | |
| CN102082102B (zh) | 形成柔性应力消除缓冲区的半导体器件和方法 | |
| US8334174B2 (en) | Chip scale package and fabrication method thereof | |
| TW201919190A (zh) | 封裝結構及其製造方法 | |
| CN110233112A (zh) | 电子封装件及其制法 | |
| KR20080093909A (ko) | 히트 싱크 및 그라운드 차폐의 기능들을 개선하기 위한반도체 디바이스 패키지 | |
| TW201312713A (zh) | 半導體裝置、垂直堆疊有該半導體裝置之半導體模組構造及其製造方法 | |
| CN114765142B (zh) | 电子封装件及其制法 | |
| TW201921529A (zh) | 半導體裝置及其製造方法 | |
| TWI247371B (en) | Semiconductor package and method for manufacturing the same | |
| CN113594051B (zh) | 半导体封装方法 | |
| US10685943B2 (en) | Semiconductor chip package with resilient conductive paste post and fabrication method thereof | |
| JP3618330B2 (ja) | 半導体装置及びその製造方法 | |
| TW202105639A (zh) | 電子封裝件 | |
| CN104835745A (zh) | 封装集成电路的方法 | |
| JP2018056285A (ja) | 電子装置、電子装置の製造方法及び電子機器 | |
| CN106663672A (zh) | 批量封装低引脚计数嵌入式半导体芯片的结构及方法 | |
| CN105304580B (zh) | 半导体装置及其制造方法 | |
| JP2020004926A (ja) | 配線基板及び配線基板の製造方法 | |
| WO2011136363A1 (ja) | 回路装置の製造方法 | |
| US8436471B2 (en) | Semiconductor package with its surface edge covered by resin | |
| CN115966520A (zh) | 电子封装件及其制法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120704 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120704 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130307 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130409 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140311 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140430 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140715 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140725 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5588137 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |