[go: up one dir, main page]

JP2011044508A - 電力用半導体装置 - Google Patents

電力用半導体装置 Download PDF

Info

Publication number
JP2011044508A
JP2011044508A JP2009190527A JP2009190527A JP2011044508A JP 2011044508 A JP2011044508 A JP 2011044508A JP 2009190527 A JP2009190527 A JP 2009190527A JP 2009190527 A JP2009190527 A JP 2009190527A JP 2011044508 A JP2011044508 A JP 2011044508A
Authority
JP
Japan
Prior art keywords
layer
type
conductivity type
semiconductor layer
base layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009190527A
Other languages
English (en)
Inventor
Tsuneo Ogura
常雄 小倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009190527A priority Critical patent/JP2011044508A/ja
Priority to US12/852,193 priority patent/US8217420B2/en
Publication of JP2011044508A publication Critical patent/JP2011044508A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/141—Anode or cathode regions of thyristors; Collector or emitter regions of gated bipolar-mode devices, e.g. of IGBTs
    • H10D62/142—Anode regions of thyristors or collector regions of gated bipolar-mode devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/231—Emitter or collector electrodes for bipolar transistors

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】 ＩＧＢＴ領域に逆並列接続して形成された環流ダイオードのオン抵抗が低い電力用半導体装置を提供する。
【解決手段】 第２導電型コレクタ層の上に第1導電型ベース層を具備したＩＧＢＴ素子として機能するＩＧＢＴ領域を囲むように、第１導電型ベース層の表面に第２導電型第１ガードリング層が形成され、前記第２導電型コレクタ層と前記第1導電型ベース層の間には第１導電型第１半導体層が形成され、前記第２導電型第１ガードリング層を囲んで前記第１導電型ベース層の表面から前記第１導電型第１半導体層へ到達して電気的に接続する第1導電型第２半導体層が形成されることにより、ＩＧＢＴ領域に逆並列接続する環流ダイオードを具備する電力用半導体装置が提供される。
【選択図】 図２

Description

本発明は電力機器に用いられる電力用半導体装置に関し、特に同一チップ上に逆並列接合したダイオードを有する電力用半導体装置に関する。
３００Ｖ程度以上の耐圧を有する電力用半導体素子としてＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）が広く用いられている。このＩＧＢＴは、電源回路やインバーター回路内でスイッチング素子として使用されることが多い。この場合、これら回路内あるいはこれら回路に接続された負荷内のインダクターによる持続電流を流すためにＩＧＢＴと逆並列接続された環流ダイオードが必要となる。電力用半導体装置の小型化が求められており、環流ダイオードとＩＧＢＴ素子を同一チップ内に内蔵する電力用半導体装置が求められている。
既にＩＧＢＴと環流ダイオードを同一チップ内に内蔵した電力用半導体装置が発明提案されている（特許文献１）。この電力用半導体装置では、チップのダイシングラインに空乏層が伸びることを防止するため、ＩＧＢＴのチップの終端部表面にｎ型のチャネルストッパ層が設けられている。これがカソード層としてＩＧＢＴのコレクタ電極に電気的に接続している。また、ＩＧＢＴ素子領域の外周に形成されたｐ型拡散層がアノード層としてＩＧＢＴ素子のエミッタ電極に接続している。このｐ型拡散層をアノード層として、チャネルストッパ層をカソード層とした環流ダイオードがＩＧＢＴ領域と逆並列接続するように一体形成されている。
この従来の電力半導体装置では、ＩＧＢＴのコレクタ電極に対してエミッタ電極に正の電圧が印加されたときに、エミッタ電極、ｐ型半導体層、ｎ型エピタキシャル層、チャネルストッパ層、コレクタ電極を経路とする電流が流れる。しかしながら、この環流ダイオードでは、ｎエピタキシャル層の表面近傍に電流が集中するため、環流ダイオードのオン抵抗は比較的高い。
特開平１１−５４７４７
同一チップ内でＩＧＢＴ領域に逆並列接続した環流ダイオードが形成された電力用半導体装置において、環流ダイオードのオン抵抗が低い電力用半導体装置を提供する。
本発明の一態様による電力用半導体装置は、第１の表面及び前記第１の表面に対向する第２の表面を有する第１導電型ベース層と、前記第１導電型ベース層の前記第１の表面上に選択的に形成された第２導電型ベース層と、前記第２導電型ベース層の前記第１導電型ベース層と反対側の表面に形成された第１導電型エミッタ層と、前記第１導電型ベース層、前記第２導電型ベース層及び前記第１導電型エミッタ層上にゲート絶縁膜を介して形成されたゲート電極と、前記第１導電型ベース層の第２の表面上に形成された前記第１導電型ベース層よりも不純物濃度が高い第１導電型第１半導体層と、前記第１導電型第１半導体層の前記第１導電型ベース層と反対側の表面に形成された第２導電型コレクタ層と、を具備するＩＧＢＴユニットを複数有するＩＧＢＴ領域と、前記ＩＧＢＴ領域を囲むように前記第１導電型ベース層の第１の表面に形成された第２導電型第１ガードリング層と、前記第２導電型コレクタ層の前記第１導電型第１半導体層と反対側の表面に形成された第１の主電極と、前記第１導電型エミッタ層と前記第２導電型ベース層上及び前記第２導電型第１ガードリング層上に電気的に接続し、層間絶縁膜により前記ゲート電極と絶縁された第２の主電極と、前記ＩＧＢＴ領域及び前記第２導電型第１ガードリング層の周囲に前記第１導電型ベース層の第１の表面から前記第１導電型第１半導体層へ到達し、且つ前記第１の主電極と電気的に接続している第１導電型第２半導体層と、を具備したことを特徴とする。
また本発明の別態様の電力用半導体装置は、第１の表面及び前記第１の表面に対向する第２の表面を有する第１導電型ベース層と、前記第１導電型ベース層の前記第１の表面上に選択的に形成された第２導電型ベース層と、前記第２導電型ベース層の前記第１導電型ベース層と反対側の表面に形成された第１導電型エミッタ層と、前記第１導電型ベース層、前記第２導電型ベース層及び前記第１導電型エミッタ層上にゲート絶縁膜を介して形成されたゲート電極と、前記第１導電型ベース層の第２の表面上に形成された前記第１導電型のベース層よりも不純物濃度が高い第１導電型第１半導体層と、前記第１導電型第１半導体層の前記第１導電型ベース層と反対側の表面に形成された第２導電型コレクタ層と、を具備するＩＧＢＴユニットを複数有する複数のＩＧＢＴ領域と、前記複数のＩＧＢＴ領域の各々を囲むように前記第１導電型ベース層の第１の表面に形成された複数の第２導電型第１ガードリング層と、前記第２導電型コレクタ層の前記第１導電型第１半導体層と反対側の表面に形成された第１の主電極と、前記第１導電型エミッタ層と前記第２導電型ベース層上及び前記第２導電型第１ガードリング層上に電気的に接続し、層間絶縁膜により前記ゲート電極と絶縁された第２の主電極と、前記複数のＩＧＢＴ領域及び前記複数の第２導電型第１ガードリング層を個々に囲んで前記第１導電型ベース層の第１の表面から前記第１の半導体層へ到達し、且つ前記第１の電極と電気的に接続している第１導電型第２半導体層と、を具備したことを特徴とする。
本発明によれば、同一チップ内でＩＧＢＴ領域に逆並列接続した環流ダイオードが形成された電力用半導体装置において、環流ダイオードのオン抵抗を低減することが可能である。
本発明の実施例１の電力用半導体装置の平面図。 本発明の実施例１の電力用半導体装置の主要部の断面図。 本発明の実施例１の電力用半導体装置の電圧−電流特性を示す図。 本発明の実施例１の変形例の電力用半導体装置の主要部の断面図。 本発明の実施例１の別の変形例の電力用半導体装置の主要部の断面図。 本発明の実施例２の電力用半導体装置の主要部の断面図。 本発明の実施例３の電力用半導体装置の平面図。 本発明の実施例３の電力用半導体装置の主要部の断面図。 本発明の実施例４の電力用半導体装置の主要部の断面図。 本発明の実施例５の電力用半導体装置の平面図と主要部の断面図。
以下、本発明の実施例について図を参照しながら説明する。なお、実施例中では、第１導電型をｎ型とし、第２導電型をｐ型とし説明するが、両者を入れ替えて実施することも可能である。ｎ型不純物層として、ｎ（−）、ｎ、ｎ（＋）の記号を用いる場合は、その層中のｎ型不純物濃度は、ｎ（−）＜ｎ＜ｎ（＋）の順に高いものとする。ｐ型不純物層に関しても同様である。さらに、特に断りがない限り不純物濃度とは、それぞれの導電型の補償後の正味の不純物濃度をさすものとする。
また、実施例中の説明で使用する図は、説明を容易にするための模式的なものであり、図中の各要素の形状、寸法、大小関係などは、実際の実施においては必ずしも図に示されたとおりとは限らない。さらに、本発明の効果が得られる範囲内での形状、寸法、大小関係、不純物濃度、材料等の変更は可能である。
また、半導体層（ベース層、コレクタ層、エミッタ層、アノード層、カソード層等含む）とは特に断りがない限りは、一例としてＳｉ（シリコン）からなる半導体層を示すものとするが、その他の例えばＳｉＣなどによる半導体層でも可能である。
図１は、本発明の実施例１の電力用半導体装置の平面図であり、図２は、図１のＡ−Ａ断面を矢印の方向に見た図である。なお、図１においては、第１ガードリング層８、ｎ（−）型ベース層１、ｎ型第２半導体層９及び、ＩＧＢＴ領域１３の平面図を示しており、ＩＧＢＴ領域１３の中の詳細な構造および他の要素は省略している。
本実施例の電力用半導体装置１００は、第１の表面及び第１の表面に対向する第２の表面を有するｎ（−）型（第１導電型）ベース層１を有する。ｎ型ベース層１の不純物濃度は例えば１ｅ１２〜１ｅ１５／ｃｍ３程度であり電力用半導体装置１００の求められる耐圧に応じて適宜選択する。ｎ（−）型ベース層１の第１の表面には、ｐ型（第２導電型）ベース層２が形成されている。ｐ型ベース層２の不純物濃度は例えば１ｅ１６〜１ｅ１８／ｃｍ３程度である。ｐ型ベース層２の表面には、選択的にｎ型エミッタ層３が形成されている。ｎ型エミッタ層３の不純物濃度は、後述のエミッタ電極（第２の主電極）１１とオーミックコンタクトが形成できるように適宜選択する。ｎ型エミッタ層３の表面からｎ型エミッタ層３及びｐ型ベース層２を貫通してｎ（−）ベース層中に達するトレンチ１６を形成し、このトレンチ内にゲート絶縁膜４を介してゲート電極５がトレンチ１６を埋め込むように形成されている。ゲート絶縁膜としては、例えばトレンチ１６のＳｉ表面を熱酸化した酸化膜が使用される。ゲート電極５としては、例えばポリシリコンなどが使用される。ゲート電極５の上部には、層間絶縁膜１４が形成され、ゲート電極５は、ｎ（−）型ベース層１、ｐ型ベース層２、ｎ型エミッタ層３、及び後述のエミッタ電極１１から絶縁されている。
ｎ（−）型ベース層１の第２表面上にｎ型第１半導体層６が形成されており、不純物濃度はｎ（−）型ベース層１よりも高く設定され、例えば１ｅ１５〜１ｅ１７／ｃｍ３に設定されている。ｎ型第１半導体層６のｎ（−）型ベース層１とは反対側の表面にｐ（＋）型コレクタ層７が形成されている。
ゲート電極５を中心として、ｐ（＋）型コレクタ層７、ｎ型第１半導体層６、ｎ（−）型ベース層１、ｐベース層２、ゲート電極５、及びゲート絶縁膜４を介してゲート電極５の両端でゲート電極５と対向するｎ型エミッタ層３からなる領域は、一つのＩＧＢＴ素子として機能するＩＧＢＴユニット１２である。このＩＧＢＴユニット１２が、ｎ（−）型ベース層１内の面内で繰り返し形成されることによりＩＧＢＴ領域１３が形成されている。なお、図２に示したように、最も外周に位置するＩＧＢＴユニット１２のうちの外周側には、ｐベース層２の端部でのアパランシェ電流によるラッチアップを抑制するためにｎエミッタ層３が設けられていない構造とすることも可能である。
ＩＧＢＴ領域１３を囲むようにｐ型第１ガードリング層８がｎ（−）型ベース層１の第１の表面から第２の表面方向に向かって延伸している。より具体的には、第１ガードリング層８はＩＧＢＴ領域１３を囲む環状構造とすることができる。第１ガードリング層８の深さはｐ型ベース層２の底部より深く形成されている。第１ガードリング層８の不純物濃度は、１ｅ１８〜１ｅ２０／ｃｍ３程度であり、ｐ型ベース層２の外周端部でｐ型ベース層２とｎ（−）型ベース層１の界面から広がる空乏層を、ｎ型第１半導体層６に向かって広げる働きをする。これによりｐ型ベース層２の外周端部での電界集中による破壊を抑制している。第１ガードリング層８は、例えばボロン等のｐ型不純物のイオン注入及びその後の熱拡散工程により形成することができる。
ＩＧＢＴ領域１３の外側でさらに第１ガードリング層８を囲むように、ｎ（＋）型第２半導体層９がｎ（−）型ベース層１の第１の表面からｎ型第１半導体層６に到達するように延伸している。図１に示したように、第１ガードリング層８が一例として平面図において矩形型、例えば正方形の場合は、その４辺の全てを囲むように、ｎ（＋）型第２半導体層９は矩形型の環状構造としてもよいし、平面図において第１ガードリング層８の１辺を残して３辺が包み込まれるようにコの字型の形状としてもよい（図示せず）。或は、平面図において第１ガードリング層８のいずれか１辺に対向する部分にだけ、ｎ（＋）型第２半導体層９が形成されていても良い（図示せず）。ただし、この場合は、カソード層となるｎ（＋）型第２半導体層９の第１ガードリング層８に対向する面積、すなわち環流ダイオードの電流経路の断面積が狭くなるので、ｎ（＋）型第２半導体層９が環状構造の場合に比べてオン抵抗が高くなる。
また、ｎ型（＋）第２半導体層９がｎ型第１半導体層６に到達して電気的に接合していればよく、ｎ型第１半導体層６のｎ（−）型ベース層１側の表面で接合、ｎ型の第１半導体層６中に食い込んで接合、あるいは、ｎ型第１半導体層６を貫通してｐ型コレクタ層７まで達していてもよい。ｎ（＋）型第２半導体層９の不純物濃度は、少なくともｎ型第１半導体層６の不純物濃度と同等、好ましくはそれ以上とすればよい。ｎ（＋）型第２半導体層９は、後述の環流ダイオードのカソード層となるため、例えば、環流ダイオードのオン抵抗低減のためには、１ｅ１８〜１ｅ２０／ｃｍ３程度に設定することが望ましいが、これ以下の不純物濃度とした場合でも、環流ダイオードのスイッチング速度が速くなるなどの効果がある。
ｎ（＋）型第２半導体層９の形成は、ｎ（−）型ベース層１の第１の表面からイオン注入及びその後の熱拡散工程により形成可能である。あるいはまた、ドライエッチング等の異方性エッチングもしくはウェットエッチング等の等方性エッチングなどによりトレンチを形成し、そのトレンチ内にＳｉのエピタキシャル層もしくはポリシリコン層などのｎ型半導体層を埋め込むことにより形成することもできる。
ｐ（＋）型コレクタ層７のｎ型第１半導体層６とは反対側の表面に第１の主電極１０が形成され、第１の主電極１０はｐ（＋）型コレクタ層７と電気的に接続している。第２の主電極は、ｐ型ベース層２及びｎ型エミッタ層３それぞれの上面と電気的に接続し、ゲート電極５とは層間絶縁膜１４により絶縁されゲート電極５を跨いで、第１ガードリング層８の上面と電気的に接続している。
ｎ（＋）型第２半導体層９の第１の主電極側と反対側の表面上にカソード電極１５が形成されており、カソード電極は電気的に第１の主電極と接合している。例えば第１の主電極を介し電力用半導体装置１０に電気的に接合しているリードフレームとカソード電極１５をボンディングワイヤ等（図示せず）により電気的に接合することにより、そのような接合が可能である。
上記電極接続により、ＩＢＧＴ領域１３では、第１の主電極はコレクタ電極として、第２の主電極はエミッタ電極として作用し、第１の主電極から第２の主電極に向かって流れる電流をゲート電極で制御するＩＢＧＴの構造が形成される。また、ｐ型第１ガードリング層８及びｐベース層２がアノード層として、ｎ型第１半導体層６及びｎ（＋）型第２半導体層９がカソード層として機能する環流ダイオードが形成されている。この環流ダイオードは、アノード層であるｐ型第１ガードリング層８及びｐベース層２が第２の主電極１１に接続され、カソード層であるｎ型第１半導体層６及びｎ（＋）型第２の半導体層９がカソード電極１５を介して、第１の主電極１０に電気的に接続されることにより、ＩＢＧＴ領域１３と逆並列接続を構成し、同一の半導体チップ内に形成されている。
次に本実施例の電力用半導体装置１００の動作について説明する。第２の主電極１１に対して第１の主電極１０が正電位となるように電圧を印加した状態で、ゲート電極５が第２の主電極１１に対して閾値以上の正電位となるように電圧を印加すると、ｐ型ベース層２のゲート電極５に対向する部分には反転分布によるｎチャネル層が形成され、第２の主電極から、ｎ型エミッタ層３、及びチャネル層を経由してｎ（−）型ドリフト層１に電子が注入されると、第１の主電極からｐ（＋）型コレクタ層７及びｎ型第１半導体層６を経由してｎ（−）型ドリフト層１に正孔が注入されて伝導度変調を起こしてオン状態となる。正孔は、その後ｐ型ベース層２を経由して第２の主電極へ流れ、電子はｎ型第１半導体層６、及びｐ（＋）型コレクタ層７を経由して第１の主電極へ流れる。この結果、ＩＧＢＴ領域１３では、電流が第１の主電極から第２の主電極へ流れる。また、ＩＧＢＴ領域がオフ状態で、第１の主電極に対して第２の主電極が正電位となるように電圧が印加されると、電流が第２の主電極からｐ型第１ガードリング層８へ流れ、（１）一部の電流は、ｐ型第１ガードリング層８からｎ型第２半導体層９に向かってｎ（−）型ドリフト層１の表面において放射状に広がった電流経路Ｃ１を介して第２の半導体層９へ流れこみ、（２）他の一部はｐ型第１ガードリング層８からｎ型第１半導体層６に向かってｎ（−）型ドリフト層１の深さ方向に放射状に広がる電流経路Ｃ２を介して第１の半導体層６に流れ込み、第１の半導体層を面内に沿って流れて第２の半導体層９へと流れ込む。（３）さらにまた、電流が第２の主電極からｐ型ベース層２へながれ、ｐ型ベース層２からｎ型第１半導体層６に向かってｎ（−）型ドリフト層１の深さ方向に電流経路Ｃ３を介して第１の半導体層６に流れ込み、第１の半導体層６を面内に沿って流れて第２の半導体層９へと流れ込む。この電流経路Ｃ１を介した電流と電流経路Ｃ２及びＣ３を介した電流は第２の半導体層９で合流してカソード電極１５を介して第１の主電極へと流れる。この結果、第１のガードリング層８及びｐベース層２をアノード層とし、第１の半導体層６及び第２の半導体層９をカソード層とする環流ダイオードがオン状態になり、第２の主電極から第１の主電極に向かって電流が流れる。
本実施例の電力用半導体装置１００の環流ダイオードは、カソード層として働くｎ（＋）型第２半導体層９がｎ（−）型ベース層１の第１の表面から第２の表面に向かって延伸し、ｎ型第１半導体層６に達してｎ型第１半導体層６と電気的に接続する構造となっているので、ｎ（＋）型第２半導体層９だけをカソード層として機能させるのではなく、ｎ型第１半導体層６もカソード層として機能することに特徴がある。この結果、従来の特許文献１に記載の環流ダイオードを内蔵する電力用半導体装置では、環流ダイオードの電流がｎ（−）型ベース層１の表面近傍だけでしか流れていなかった（表面近傍の電流経路Ｃ１しか備えなかった）のに対して、本実施例の環流ダイオードでは、さらにｎ（−）型ベース層１の深さ方向に向かって流れる電流経路Ｃ２及びＣ３をも備えている点で、環流ダイオードのオン抵抗をさらに低減することができる。ここで、図３に、カソード層をｎ（−）ドリフト層の表面に環状に形成した従来構造による環流ダイオードと本実施例による環流ダイオードの電圧−電流特性をシミュレーションにより比較した結果を示す。このように本発明によれば、同一のオン電圧において電流密度を３０％以上増大することができる。この効果は、本実施例による環流ダイオードのカソードの面積が増大していることの他に一般にｐ型第１ガードリング層８及びｐ型ベース層２とｎ型第１半導体層６の距離の方が、ｐ型第１ガードリング層８とｎ（＋）型第２半導体層９の距離より短縮化されていることによるものであり、本発明の特別の効果である。
なお、本実施例の環流ダイオードのオン抵抗は、ｐ型第１ガードリング層８及びｐ型ベース層２と、ｎ型第１半導体層６及びｎ（＋）型第２半導体層９間の距離及びそれぞれの不純物濃度できまる。ｎ型第１半導体層６の不純物濃度を高くするとＩＧＢＴの動作においてｐ（＋）型コレクタ層７からの正孔の注入が抑制されるために好ましくなく、１ｅ１５〜１ｅ１７／ｃｍ３程度に抑えることが望ましい。そのため、環流ダイオードのオン抵抗の低減は、ｎ（＋）型第２半導体層９の不純物濃度を高くして低減することが望ましい。ｎ（＋）型第２半導体層の不純物濃度としては、１ｅ１８〜１ｅ２０／ｃｍ３程度に設定することが望ましいが、ｎ型第１半導体層６と同程度にまで低くすることも可能である。この場合、オン抵抗は犠牲になるが、環流ダイオードの高速応答性が向上する。
なお、ＩＧＢＴ領域内のトレンチゲート電極は一方向に延伸するストライプ形状でもよく、格子状、あるいは千鳥格子状などの構造とすることもできる。また、ゲート電極５がストライプ上の場合は、ｎ型エミッタ層３はゲート電極５のストライプ方向に沿って延伸するストライプ形状でもよく、あるいは、ｎ型エミッタ層３とｐ型ベース層３が交互に配列する構造とすることもできる。さらに、ゲート電極はトレンチゲート構造の場合で説明したが、後述の本実施例の変形例１で説明するプレーナ型のゲート電極とすることも勿論可能である。さらに、公知のＩＧＢＴの構造は全て本発明に係る環流ダイオードと組合せることが可能であることは明らかである。
また、第１ガードリング層８は、ｐ型ベース層２とは独立してより深い層として説明したが、実際にはｐ型ベース層２が、主としてコストダウンのために第１ガードリング層８の働きを兼ねるように形成することもあるが、この場合でも本発明に係る環流ダイオードのアノード層としての機能を有し、本発明の構造に適用できることは明らかである。
以後の実施例及び変形例でも、これらの変更は全て可能である。
図４は、本発明の実施例１の変形例１の電力用半導体装置２００の主要部の断面図を示す。電力用半導体装置２００の平面図は図１とほぼ同様であり、図４は図１のＡ−Ａ断面を矢印方向にみた断面図に相当する。以下、上記実施例１と同一又は類似の箇所には同一符号を付して説明し、実施例１と違う部分のみを説明する。
本変形例の電力用半導体装置２００は、ゲート電極をトレンチ構造ではなく、プレーナ構造としている点で実施例１の電力用半導体装置１００と違う。また、ｐ型第１ガードリング層８とｎ（＋）型第２半導体層９の間にｐ型第２ガードリング層２９を具備している点で第１の実施例の電力用半導体装置１００と違う。それ以外は第１の実施例と同様である。この相違点に関して以下に説明する。
本変形例の電力用半導体装置２００は、ｎ（−）型ベース層１の第１の表面上に、ｐ型ベース層２２が選択的に形成されている。ｐ型ベース層２２の表面には、ｎ型エミッタ層２３が選択的に形成されている。ｎ型エミッタ層２３、ｐ型ベース層２２、及びｎ（−）型ベース層１の表面上にはゲート絶縁膜２４を介してプレーナ型のゲート電極２５が形成されている。ゲート電極２５を覆うように層間絶縁膜２６が形成されている。第２の主電極は、層間絶縁膜２６によりゲート電極２５と絶縁され、ｎ型エミッタ層３、ｐ型ベース層２及びｐ型第１ガードリング層８の表面に電気的に接続している。
ｐ型第２ガードリング層２９は、ｐ型第１ガードリング層８とｎ型第２半導体層９との間で、ｐ型第１ガードリング層８を囲んで、より具体的には環状構造で、ｎ（−）型ベース層１の表面から第１の主電極に向かって延伸している。この第２ガードリング層２９は、第１ガードリング層と同一の工程で一体形成されたものであり、深さ及び不純物濃度は同一のものである。これらは、ｐ型不純物のイオン注入及びその後の熱拡散により形成することができる。あるいは、トレンチを形成後にＳｉのエピタキシャル層又はポリシリコン層などにより埋め込み形成されてもよい。なお、図４には、第２ガードリング層２９がＩＧＢＴ領域の中心を同心とする３箇所に環状構造として形成されているが、単一でも複数でも適宜選択すればよい。
３箇所の第２ガードリング層２９のそれぞれの表面には電気的に接続したガードリング電極３０が形成され、これらは互いに絶縁されており、フローティング状態である。
本変形例の電力用半導体装置２００においても、実施例１の電力用半導体装置１００の環流ダイオードと同様に、カソード層として働くｎ（＋）型第２半導体層９がｎ（−）型ベース層１の第１の表面から第２の表面に向かって延伸し、ｎ型第１半導体層６に達してｎ型第１半導体層６と電気的に接続する構造となっているので、ｎ（＋）型第２の半導体層９だけをカソード層として機能させるのではなく、ｎ型第１半導体層６もカソード層として機能することに特徴がある。この結果、環流ダイオードの電流はｎ（−）型ベース層１の表面近傍を流れる（表面近傍の電流経路を備える）とともに、さらに深さ方向に向かって流れる電流経路をも備えているので、環流ダイオードのオン抵抗を低減することができる。
さらに、第２ガードリング層２９を具備することにより、実施例１の電力用半導体装置１００に比べて、チップ終端部での耐圧が向上する。
図５は、本発明の実施例１の変形例２の電力用半導体装置３００の主要部の断面図を示す。電力用半導体装置３００の平面図は図１とほぼ同様であり、図５は図１のＡ−Ａ断面を矢印方向にみた断面図に相当する。以下、上記実施例１と同一又は類似の箇所には同一符号を付して説明し、実施例１と違う部分のみを説明する。
本変形例の電力用半導体装置３００は、ｎ型第１半導体層６がさらにｎ（＋）型第３半導体層４２をその平面内に含んでいる点で実施例１の電力用半導体装置１００とは違う。すなわち、電力用半導体装置３００では、ｎ型第１半導体層６のうち、少なくともｐ型第１ガードリング層８の直下から、ｎ型（＋）第２半導体層９がｎ型第１半導体層６に到達する部分までの領域が、ｎ型第１半導体層６よりも不純物濃度が高いｎ（＋）型第３半導体層４２となっている。それ以外は実施例１と同様である。
本変形例の電力用半導体装置３００においても、実施例１の電力用半導体装置１００の環流ダイオードと同様に、カソード層として働くｎ（＋）型第２半導体層９がｎ（−）型ベース層１の第１の表面から第２の表面に向かって延伸し、ｎ型第１半導体層６の一部であるｎ（＋）型第３半導体層４２に達してｎ型第１半導体層６及びｎ（＋）型第３半導体層４２と電気的に接続する構造となっているので、ｎ（＋）型第２半導体層９だけをカソード層として機能させるのではなく、ｎ型第１半導体層６及びｎ（＋）型第３半導体層４２もカソード層として機能することに特徴がある。この結果、環流ダイオードの電流はｎ（−）型ベース層１の表面近傍を流れる（表面近傍の電流経路Ｃ１を備える）とともに、さらに深さ方向に向かって流れる電流経路Ｃ２及びＣ３をも備えているので、環流ダイオードのオン抵抗を低減することができる。
さらに、少なくともｎ型第１半導体層６のうち、ｐ型第１ガードリング層８の直下から、ｎ型第２半導体層９がｎ型第１半導体層６に到達する部分までの領域が、ｎ型第１半導体層６よりも不純物濃度が高いｎ型第３半導体層となっていることにより、第１のガードリング層からｎ（−）型ベース層１、ｎ（＋）型第３半導体層４２を経由して、ｎ型第２半導体層９へ流れる電流経路Ｃ２の抵抗を実施例１より低くすることができる。この結果、実施例１よりもさらに環流ダイオードのオン抵抗を低減できる。
なお、本変形例では、ｎ型第１半導体層６をすべて不純物濃度が高いｎ（＋）型第３半導体層４２としていない。これは、ＩＧＢＴ領域１３において、ｎ型第１半導体層６の不純物濃度を高くしてしまうと、ＩＧＢＴのオン状態におけるＩＧＢＴ領域１３でのｐ（＋）型コレクタ層７からｎ（−）型ベース層１への正孔の注入が抑えられるため、ＩＧＢＴ領域１３でのコレクタ−エミッタ間のオン抵抗が増大するためである。
なお、ｎ（＋）型第３半導体層４２の形成方法の一例として、ｎ型第１半導体層６を形成後に、ｎ型第１半導体層６の、ｐ型第１ガードリング層８の直下からｎ（＋）型第２半導体層９がｎ型第１半導体層６に到達する部分までの領域に、ｎ型不純物をイオン注入しその後ｎ（−）型ベース層１をエピタキシャル成長法により形成する工程により、ｎ（＋）型第３半導体層４２を形成可能である。
図６は、本発明の実施例２の電力用半導体装置４００の主要部の断面図である。電力用半導体装置４００の平面図は図１とほぼ同様であり、図６は図１のＡ−Ａ断面を矢印方向にみた断面図に相当する。以下、上記実施例１と同一又は類似の箇所には同一符号を付して説明し、実施例１と違う部分のみを説明する。
本実施例の電力用半導体装置４００は、ｎ型第１半導体層６に到達していたｎ（＋）型第２半導体層９に代えて第１の主電極１０に到達するｎ（＋）型第２半導体層５１としている点で、第１の実施例の電力用半導体装置１００と違う。それ以外は第１の実施例と同様である。この相違点に関して以下に説明する。
本実施例の電力用半導体装置４００のｎ（＋）型第２半導体層５１は、第１のガードリング層８を囲む構造、好ましくは、第１のガードリング層８を囲む環状構造であり、ｎ（−）型ベース層１の第１の表面から第２の表面に向かって延伸し、ｎ型第１半導体層６及びｐ（＋）型コレクタ層７を貫通して第１の主電極１０に到達し、第１の主電極と電気的に接続する。なお、第２半導体層５１の環状構造の全ての領域において、ｎ型第１半導体層６及びｐ（＋）型コレクタ層７を貫通して第１の主電極１０に到達してもよいが必ずしもその必要はなく、すなわち、環状構造のままｎ型第１半導体層６及びｐ（＋）型コレクタ層７を貫通して第１の主電極１０と接続してもよいが必ずしもその必要はない。例えばｎ型第２半導体層５１は、ｎ（−）型ベース層１の第１の表面から第２の表面に向かって環状構造のまま延伸してｎ型第１半導体層６に接続し、環状構造のうちの一部分は、さらに柱状構造となってｎ型第１半導体層６及びｐ（＋）型コレクタ層７を貫通し第１の主電極１０に到達する構造であってもよい。ｎ（＋）型第２半導体層５１のｎ型第１半導体層６及びｐ（＋）型コレクタ層７を貫通している部分は、ｎ型第１半導体層６及びｎ（＋）型第２半導体層５１を第１の主電極１０と電気的に接続できる構造であればよい。
上記のｎ（＋）型第２半導体層５１が直接第１主電極１０と接合することにより、ｐ型第１ガードリング層８及びｐ型ベース層２をアノード層とし、ｎ型第１半導体層６及びｎ（＋）型第２半導体層５１をカソード層とする環流ダイオードが、ＩＧＢＴ領域１３と逆並列に接続されている。実施例１と異なり、ｎ（＋）型第２半導体層５１の上面に電気的に接合したカソード電極１５を設ける必要がなく、電力用半導体装置４００が第１主電極を介してマウントされたリードフレームとカソード電極１５とを電気的に接合するワイヤボンディングなどを設ける必要がない。このため、半導体装置の組み立てがさらに簡易になる。
本変形例の電力用半導体装置４００においても、実施例１の電力用半導体装置１００の環流ダイオードと同様に、カソード層として働くｎ（＋）型第２半導体層５１がｎ（−）型ベース層１の第１の表面から第２の表面に向かって延伸し、ｎ型第１の半導体層６に達してｎ型第１半導体層６と電気的に接続する構造となっているので、ｎ（＋）型第２半導体層５１だけをカソード層として機能させるのではなく、ｎ型第１半導体層６もカソード層として機能することに特徴がある。この結果、環流ダイオードの電流はｎ（−）型ベース層１の表面近傍を流れる（表面近傍の電流経路Ｃ１を備える）とともに、さらに深さ方向に向かって流れる電流経路Ｃ２及びＣ３をも備えているので、環流ダイオードのオン抵抗を低減することができる。
図７は、本発明の実施例３の電力用半導体装置５００の平面図を示し、図８は、図７中のＢ−Ｂ断面を矢印方向に見た断面図である。図７のＡ−Ａ断面を矢印方向に見た断面図は、図２と同じである。以下、上記実施例１と同一又は類似の箇所には同一符号を付して説明し、実施例１と違う部分のみを説明する。
本実施例の電力用半導体装置５００は、ｐ型第１ガードリング層８を囲むｎ（＋）型第２半導体層９のｎ（−）型ベース１の第１の表面と平行な断面の一部分をとおり、ｎ（−）型ベース１の第１の表面から第１の主電極１０に到達し第１の主電極１０と電気的に接続する導電体７１をさらに備えている点で、第１の実施例の電力用半導体装置１００と違う。すなわち、導電体７１は、ｎ（−）型ベース１の第１の表面からｎ（＋）型第２半導体層９及びｐ（＋）型コレクタ層７を貫通し第１の主電極１０に到達して、第１の主電極１０と電気的に接続することで、ｎ（＋）型第２半導体層９が第１の主電極１０と電気的に接続する。これにより、ｐ型第１ガードリング層８及びｐ型ベース層２をアノード層とし、ｎ型第１半導体層６及びｎ（＋）型第２半導体層９をカソード層とする環流ダイオードが、ＩＧＢＴ領域１３と逆並列に接続されている。
導電体７１は、導電性のある材料であればよく、半導体層でも金属でもよい。例えば半導体であればポリシリコンの、金属であればタングステン等の、埋め込み性が良好な導電性材料が好ましい。導電体７１の形成は、ｎ（−）型ベース１の第１の表面からｎ（＋）型第２半導体層９及びｐ（＋）型コレクタ層７を貫通し第１の主電極１０に到達するビアをエッチング等により形成し、このビアの中に導電体７１を埋め込み形成することにより可能である。
本実施例の電力用半導体装置５００においても、実施例２の電力用半導体装置４００と同様に、実施例１の電力用半導体装置１００と異なりｎ（＋）型第２半導体層９の上面に電気的に接合したカソード電極１５を設ける必要がなく、電力用半導体装置５００が第１の主電極を介してマウントされたリードフレームとカソード電極１５とを電気的に接合するワイヤボンディングなどを設ける必要がない。このため、半導体装置の組み立てがさらに簡易になる。
本実施例の電力用半導体装置５００においても、実施例１の電力用半導体装置１００の環流ダイオードと同様に、カソード層として働く第２の半導体層９がｎ（−）型ベース層１の第１の表面から第２の表面に向かって延伸し、ｎ型第１半導体層６に達してｎ型第１の半導体層６と電気的に接続する構造となっているので、ｎ（＋）型第２半導体層９だけをカソード層として機能させるのではなく、ｎ型第１半導体層６もカソード層として機能することに特徴がある。この結果、環流ダイオードの電流はｎ（−）型ベース層１の表面近傍を流れる（表面近傍の電流経路Ｃ１を備える）とともに、さらに深さ方向に向かって流れる電流経路Ｃ２及びＣ３をも備えているので、環流ダイオードのオン抵抗を低減することができる。
なお、本実施例の電力用半導体装置５００においては、導電体７１を金属材料とすることで、実施例２の電力用半導体装置４００よりもさらに環流ダイオードのオン抵抗を低減することが可能である。
また、本実施例においては、ｎ（＋）型第２半導体層９に、ｎ（−）型ベース層１の第１の表面から第１の主電極１０に達するビアを形成し、このビアの中に導電体７１が埋め込まれた構造となっており、導電体７１が電力用半導体装置５００のチップ端部に露出した構造となっていない。しかしながら、チップをｎ（＋）型第２半導体層９の延在する方向に沿ってダイシングする際に、ダイシングラインが導電体７１を分断するようにダイシングしてチップを分離することにより、チップの端部（ダイシングした面）に導電体７１が露出した構造とすることも可能である。
図９は、本発明の実施例４の電力用半導体装置６００の主要部の断面図である。電力用半導体装置６００の平面図は図１とほぼ同様であり、図９は図１のＡ−Ａ断面を矢印方向にみた断面図に相当する。以下、上記実施例１と同一又は類似の箇所には同一符号を付して説明し、実施例１と違う部分のみを説明する。
本実施例の電力用半導体装置６００は、ｎ（＋）型第２半導体層８１内に絶縁膜８２を介して埋め込み層８３が形成されている点で、実施例１の電力用半導体装置１００と違う。絶縁膜８２は絶縁性を有する材料であればよく、例えば酸化膜や窒化膜でよい。また、埋め込み層８３は埋め込むことが目的であるため、導電性の材料でも絶縁性の材料でもかまわない。一例としては、ポリシリコン層などが上げられる。
ｎ（＋）型第２半導体層８１、絶縁膜８２、及び埋め込み層８３の形成方法の一例としては、例えば、ｐ型第１ガードリング層８を囲んで、好ましくは、環状構造になるように囲んで、ｎ（−）型ベース層の第１の表面から第２の表面に延伸する、トレンチを形成する。そのトレンチの側面及び底部にｎ型不純物例えばＰ（燐）又はＡｓ（砒素）などをイオン注入しその後熱拡散させることでｎ（＋）型第２半導体層８１を形成することができる。あるいはまた、トレンチを形成後、トレンチの側壁及び底部をＰＯＣｌ３（オキシ塩化リン）を含んだ雰囲気中に高温でさらすことで、燐がトレンチ側壁及び底部からｎ（−）型ベース層１に拡散してｎ（＋）型第２半導体層８１を形成することができる。
その後、トレンチ側壁及び底部に形成されたｎ（＋）型第２半導体層８１の表面を熱酸化させて絶縁膜８２となる酸化膜（ＳｉＯ２）を形成させる。この絶縁膜８２の形成はＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）によるＳｉＯ２膜もしくは窒化膜（ＳｉＮ）の堆積により形成してもよい。いずれにしても、絶縁膜８２の形成は、トレンチの側壁及び底部に沿って形成され、トレンチ形状をそのまま引き継ぐ。
その後、トレンチを埋め込むように埋め込み層８３を形成後、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）やＣＤＥ（Ｃｈｅｍｉｃａｌ Ｄｒｙ Ｅｔｃｈｉｎｇ）などの表面を平坦化させる処理により、埋め込み層８３の表面がｎ（−）型ベース層１の第１の表面と同一平面を形成するようにする。なお、埋め込み層８３は、平坦に埋め込むことができるものであればよく、導電性材料でも絶縁性材料でもよい。埋め込み性の優れた材料の一例としては、半導体としてはポリシリコンが、金属としてはタングステンなどが可能である。本実施例では、絶縁膜８２を介して埋め込み層８３を形成しているが、絶縁膜８２を介さずに直接埋め込み層８３をｎ（＋）型第２半導体層８１の表面に形成してトレンチを埋め込むことも可能である。絶縁膜８２の表面にＣＶＤでシリコンを形成する場合は、シリコンのエピタキシャル層が形成されずにポリシリコンが堆積される。ポリシリコンは、シリコンのエピタキシャル層よりもトレンチの埋め込み性が高いため、絶縁膜８２を介してポリシリコンからなる埋め込み層８３を埋め込むことが好ましい。この実施例による構造の特徴は、ダイオードのカソード領域となる深いｎ型第２半導体層８１を容易に形成できることにある。すなわち、実施例１などによる深いｎ型第２半導体層９を形成するためには、深い拡散又はトレンチ形成後のエピタキシャル形成が必要になるのに対して、ポリシリコンなどにより容易に埋め込みができることが特徴である。
本実施例の電力用半導体装置６００においても、実施例１の電力用半導体装置１００の環流ダイオードと同様に、カソード層として働くｎ（＋）型第２半導体層８１がｎ（−）型ベース層１の第１の表面から第２の表面に向かって延伸し、ｎ型第１半導体層６に達してｎ型第１半導体層６と電気的に接続する構造となっているので、ｎ（＋）型第２半導体層８１だけをカソード層として機能させるのではなく、ｎ型第１の半導体層６もカソード層として機能することに特徴がある。この結果、環流ダイオードの電流はｎ（−）型ベース層１の表面近傍を流れる（表面近傍の電流経路Ｃ１を備える）とともに、さらに深さ方向に向かって流れる電流経路Ｃ２及びＣ３をも備えているので、環流ダイオードのオン抵抗を低減することができる。
なお、本実施例の電力用半導体装置６００においては、カソード電極が少なくともｎ（＋）型第２半導体層８１に電気的に接続するように、ｎ（＋）型第２半導体層８１の表面上に形成され、好ましくは、埋め込み層８３の表面上にも形成されている。
図１０は、本発明の実施例５の電力用半導体装置７００の概略図を示し、図１０（ａ）はその平面図を、図１０（ｂ）は図１０（ａ）のＣ−Ｃ断面を矢印方向にみた断面の概略図である。なお、図１０（ａ）においては、ｐ型第１ガードリング層８、ｎ（−）型ベース層１、ｎ（＋）型第２半導体層９１及び、ＩＧＢＴ領域１３の平面図を示しており、ＩＧＢＴ領域１３の中の詳細な構造および他の要素は省略している。図１０（ｂ）においては、ＩＧＢＴ領域１３の構造の詳細は図２の断面に示されているとおりなので省略している。
本実施例の電力用半導体装置７００は、実施例１に示した電力用半導体装置１００をユニットとして、図１０（ａ）の平面図に示したように、半導体チップ内の横方向に電力用半導体装置１００の構造を３個繰り返して形成している。ここで、ＩＧＢＴ領域１３の構造は実施例１で図２に示したＩＧＢＴ領域の断面構造と同じ断面構造を有するものであり、その詳細は省略してある。また、電力用半導体装置１００が連続的に繰り返し形成されることにより、隣り合う電力用半導体装置１００は各々のｎ（＋）型第２半導体領域９の隣接する部分を共有するように形成される。この結果、実施例１のｎ（＋）型第２半導体領域９は、梯子状に形成され、その梯子の開口部のなかにＩＧＢＴ領域１３が形成された、ｎ（＋）型第２半導体領域９１となる。ｎ（＋）型第２半導体領域９１は、その梯子の開口部において、各々のＩＧＢＴ領域１３を取り囲む平面形状になっている。
すなわち、電力用半導体装置７００は以下のように構成される。ＩＧＢＴ領域１３は、実施例１にて説明した複数のＩＧＢＴユニットから構成されている。各々のＩＧＢＴユニットは、第１の表面及び前記第１の表面に対向する第２の表面を有するｎ型（第１導電型）ベース層１を有している。そのｎ（−）型ベース層の第１の表面上には、ｐ型（第２導電型）ベース層が選択的に形成されている。そのｐ型ベース層２のｎ（−）型ベース層１と反対側の表面には、ｎ型エミッタ層３が形成されている。ｎ（−）型ベース層１、ｐ型ベース層２及びｎ型エミッタ層３上にゲート絶縁膜４を介してゲート電極５が形成されている。ｎ（−）型ベース層１の第２の表面上には、ｎ（−）型のベース層１よりも不純物濃度が高いｎ型の第１の半導体層６が形成されている。ｎ型第１半導体層６のｎ（−）型ベース層１と反対側の表面には、ｐ（＋）型コレクタ層７が形成されている。
上記ＩＧＢＴ領域１３は、ユニットとして３周期繰り返すように配置され、各々のＩＧＢＴ領域１３を環状に囲むように、ｐ型第１ガードリング層８がｎ（−）型ベース１の第１の表面から第２の表面に向かってｐ型ベース層２よりも深く形成されている。ｐ（＋）型コレクタ層７のｎ型第１半導体層６と反対側の表面には、第１の主電極１０が形成されている。ｎ型エミッタ層３とｐ型ベース層２上及びｐ型第１ガードリング層８上に電気的に接続し、層間絶縁膜により前記ゲート電極５と絶縁された、第２の主電極１１（図示せず）が形成されている。
さらに、各々のＩＧＢＴ領域１３及びｐ型第１ガードリング層８を環状に囲むように、ｎ（＋）型第２半導体層９１がｎ（−）型ベース層１の第１の表面からｎ型第１半導体層６へ到達するように形成されている。すなわち、ｎ（＋）型第２半導体層９１は、梯子状に形成され、その開口部にｐ型第１ガードリング層８で囲まれた各々のＩＧＢＴ領域１３が配置されている。
ｎ（＋）型第２半導体層９１は、実施例１と同様に、その表面にカソード電極１５が電気的に接続して形成されている（図示せず）。ワイヤボンディング等により、電力用半導体装置７００が第１の主電極１０を介して電気的に接続してマウントされたリードフレームとカソード電極１５とが電気的に接続している（図示せず）。
上記電極接続により、実施例１同様に、複数のＩＢＧＴ領域１３では、第１の主電極はコレクタ電極として、第２の主電極１１はエミッタ電極として作用し、第１の主電極１０から第２の主電極１１に向かって流れる電流をゲート電極５で制御するＩＢＧＴの構造が形成される。また、ｐ型第１ガードリング層８及びｐ型ベース層２がアノード層として、ｎ型第１半導体層６及びｎ（＋）型第２半導体層９１がカソード層として機能する環流ダイオードが形成されている。アノード層であるｐ型第１ガードリング層８及びｐ型ベース層２が第２の主電極に接続され、カソード層であるｎ型第１半導体層６及びｎ（＋）型第２半導体層９１がカソード電極１５を介して、第１の主電極１０に電気的に接続されることにより、この環流ダイオードは、ＩＢＧＴ領域と逆並列接続を構成し、同一の半導体チップ内に形成されている。
本変形例の電力用半導体装置７００においても、実施例１の電力用半導体装置１００の環流ダイオードと同様に、カソード層として働くｎ（＋）型第２半導体層９１がｎ（−）型ベース層１の第１の表面から第２の表面に向かって延伸し、ｎ型第１の半導体層６に達してｎ型第１半導体層６と電気的に接続する構造となっているので、ｎ（＋）型第２半導体層９１だけをカソード層として機能させるのではなく、ｎ型第１半導体層６もカソード層として機能することに特徴がある。この結果、環流ダイオードの電流はｎ（−）型ベース層１の表面近傍を流れる（表面近傍の電流経路Ｃ１を備える）とともに、さらに深さ方向に向かって流れる電流経路Ｃ２及びＣ３をも備えているので、環流ダイオードのオン抵抗を低減することができる。さらに、実施例１の電力用半導体装置１００に比べて、同一チップ内に占める環流ダイオードの占める面積を大きくすることができるので、環流電流ダイオードの電流容量を大きくすることができる。
本実施例では、ＩＧＢＴ領域１３を横方向に３回繰り返した構造であるが、これ以上繰り返すことはもちろん可能である。さらに、縦方向及び横方向いずれの方向にも複数回繰り返しマトリックス状に配置されることも可能である。なお、本実施例においても、実施例１の変形例１乃至２の技術的特長を適用することは可能である。すなわち、トレンチゲート構造をプレーナゲート構造に置換可能であり、ｐ型の第２ガードリング層、及びｎ型第３半導体層を本実施例にも適用することは勿論可能である。
以上、本発明に係る発明の形態を上記各実施例を用いて説明したが、各実施例に示した構成に限られることなく、本発明の要旨を逸脱しない範囲内で、各構成材料、各層の厚さ及びパターン形状等を変更してもよいことは勿論のことである。また、各層の成膜方法や成膜条件、エッチング方法やエッチング条件、又は、基板表面上を平坦化する方法なども、本発明の要旨を逸脱しない範囲内で変更することも可能である。
特に実施例２乃至５に記載した実施例１との構造上の違いは、それぞれ実施例１の変形例１乃至２に対して適用することも勿論可能である。
１ ｎ型ベース層
２、２２ ｐ型ベース層
３、２３ ｎ型エミッタ層
４、２４ ゲート絶縁膜
５、２５ ゲート電極
６ ｎ型第１半導体層
７ ｐ型コレクタ層
８ 第１ガードリング層
９、５１、８１、９１ ｎ型第２半導体層
１０ 第１主電極
１１ 第２主電極
１２、２７ ＩＧＢＴユニット
１３、２８ ＩＧＢＴ領域
１４、２６ 層間絶縁膜
１５ カソード電極
１６ トレンチ
２９ 第２ガードリング層
３０ ガードリング電極
４２ ｎ型第３半導体層
７１ 導電体
８２ 絶縁膜
１００、２００、３００、４００、５００、６００、７００ 半導体装置
Ｃ１、Ｃ２、Ｃ３ オフ状態の電流経路

Claims (7)

  1. 第１の表面及び前記第１の表面に対向する第２の表面を有する第１導電型ベース層と、前記第１導電型ベース層の前記第１の表面上に選択的に形成された第２導電型ベース層と、前記第２導電型ベース層の前記第１導電型ベース層と反対側の表面に形成された第１導電型エミッタ層と、前記第１導電型ベース層、前記第２導電型ベース層及び前記第１導電型エミッタ層上にゲート絶縁膜を介して形成されたゲート電極と、前記第１導電型ベース層の第２の表面上に形成された前記第１導電型ベース層よりも不純物濃度が高い第１導電型第１半導体層と、前記第１導電型第１半導体層の前記第１導電型ベース層と反対側の表面に形成された第２導電型コレクタ層と、を具備するＩＧＢＴユニットを複数有するＩＧＢＴ領域と、
    前記ＩＧＢＴ領域を囲むように前記第１導電型ベース層の第１の表面に形成された第２導電型第１ガードリング層と、
    前記第２導電型コレクタ層の前記第１導電型第１半導体層と反対側の表面に形成された第１の主電極と、
    前記第１導電型エミッタ層と前記第２導電型ベース層上及び前記第２導電型第１ガードリング層上に電気的に接続し、層間絶縁膜により前記ゲート電極と絶縁された第２の主電極と、
    前記ＩＧＢＴ領域及び前記第２導電型第１ガードリング層の周囲に前記第１導電型ベース層の第１の表面から前記第１導電型第１半導体層へ到達し、且つ前記第１の主電極と電気的に接続している第１導電型第２半導体層と、
    を具備したことを特徴とする電力用半導体装置。
  2. 前記第１導電型第２半導体層は少なくともその一部でさらに前記第１導電型第１半導体層及び前記第２導電型コレクタ層を貫通し前記第１の主電極に到達して電気的に接続していることを特徴とする請求項１に記載の電力用半導体装置。
  3. 前記第１導電型第２半導体層の前記第２の主電極側の表面から前記第１導電型第２半導体層中を通り、前記第１の主電極に到達して電気的に接続する導電体をさらに有することを特徴とする請求項１に記載の電力用半導体装置。
  4. 前記第１導電型第２半導体層に形成されたトレンチの底部及び側壁の表面に絶縁体膜を介して形成された埋め込み層をさらに有することを特徴とする請求項１に記載の電力用半導体装置。
  5. 第１の表面及び前記第１の表面に対向する第２の表面を有する第１導電型ベース層と、前記第１導電型ベース層の前記第１の表面上に選択的に形成された第２導電型ベース層と、前記第２導電型ベース層の前記第１導電型ベース層と反対側の表面に形成された第１導電型エミッタ層と、前記第１導電型ベース層、前記第２導電型ベース層及び前記第１導電型エミッタ層上にゲート絶縁膜を介して形成されたゲート電極と、前記第１導電型ベース層の第２の表面上に形成された前記第１導電型のベース層よりも不純物濃度が高い第１導電型第１半導体層と、前記第１導電型第１半導体層の前記第１導電型ベース層と反対側の表面に形成された第２導電型コレクタ層と、を具備するＩＧＢＴユニットを複数有する複数のＩＧＢＴ領域と、前記複数のＩＧＢＴ領域の各々を囲むように前記第１導電型ベース層の第１の表面に形成された複数の第２導電型第１ガードリング層と、
    前記第２導電型コレクタ層の前記第１導電型第１半導体層と反対側の表面に形成された第１の主電極と、
    前記第１導電型エミッタ層と前記第２導電型ベース層上及び前記第２導電型第１ガードリング層上に電気的に接続し、層間絶縁膜により前記ゲート電極と絶縁された第２の主電極と、
    前記複数のＩＧＢＴ領域及び前記複数の第２導電型第１ガードリング層を個々に囲んで前記第１導電型ベース層の第１の表面から前記第１の半導体層へ到達し、且つ前記第１の電極と電気的に接続している第１導電型第２半導体層と、
    を具備したことを特徴とする電力用半導体装置。
  6. 前記第２導電型第１ガードリング層と前記第１導電型第２半導体層の間の前記第１導電型ベース層の第１の表面に前記第２導電型第１ガードリング層及び前記第１導電型第２半導体層と離間形成された第２導電型第２ガードリング層、または、前記第２導電型第１ガードリング層と前記第１導電型第２半導体層の間の前記第１導電型ベース層の第１の表面に前記第２導電型第１ガードリング層に接続し前記第２導電型第１ガードリング層より浅く形成された前記第１導電型第２半導体層に向かって延伸する第２導電型リサーフ層、をさらに具備することを特徴とする請求項１乃至５のいずれか１項に記載の電力用半導体装置。
  7. 前記第１導電型第１半導体層は、少なくとも前記第２導電型第１ガードリング層の直下から前記第１導電型第２半導体層が前記第１導電型第１半導体層に到達する部分までの領域が前記第１導電型第１半導体層よりも不純物濃度が高い第１導電型第３半導体層であることを特徴とする請求項１乃至６いずれか１項に記載の電力用半導体装置。
JP2009190527A 2009-08-19 2009-08-19 電力用半導体装置 Pending JP2011044508A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009190527A JP2011044508A (ja) 2009-08-19 2009-08-19 電力用半導体装置
US12/852,193 US8217420B2 (en) 2009-08-19 2010-08-06 Power semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009190527A JP2011044508A (ja) 2009-08-19 2009-08-19 電力用半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012049835A Division JP5475815B2 (ja) 2012-03-06 2012-03-06 電力用半導体装置

Publications (1)

Publication Number Publication Date
JP2011044508A true JP2011044508A (ja) 2011-03-03

Family

ID=43604614

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009190527A Pending JP2011044508A (ja) 2009-08-19 2009-08-19 電力用半導体装置

Country Status (2)

Country Link
US (1) US8217420B2 (ja)
JP (1) JP2011044508A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013038329A (ja) * 2011-08-10 2013-02-21 Toshiba Corp 半導体装置
JP2017059662A (ja) * 2015-09-16 2017-03-23 富士電機株式会社 半導体装置
JP2023141092A (ja) * 2022-03-23 2023-10-05 株式会社東芝 半導体装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8482029B2 (en) * 2011-05-27 2013-07-09 Infineon Technologies Austria Ag Semiconductor device and integrated circuit including the semiconductor device
JP6037499B2 (ja) 2011-06-08 2016-12-07 ローム株式会社 半導体装置およびその製造方法
WO2013080806A1 (ja) * 2011-11-28 2013-06-06 富士電機株式会社 絶縁ゲート型半導体装置およびその製造方法
CN103199101A (zh) * 2012-01-06 2013-07-10 立锜科技股份有限公司 半导体结构及其制造方法
US9219038B2 (en) * 2013-03-12 2015-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. Shielding for through-silicon-via
JP2016171268A (ja) 2015-03-16 2016-09-23 株式会社東芝 半導体装置
US10424635B2 (en) * 2016-04-06 2019-09-24 Littelfuse, Inc. High voltage semiconductor device with guard rings and method associated therewith

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004363328A (ja) * 2003-06-04 2004-12-24 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP2009021557A (ja) * 2007-06-14 2009-01-29 Denso Corp 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3432708B2 (ja) 1997-07-31 2003-08-04 株式会社東芝 半導体装置と半導体モジュール
JP3927111B2 (ja) * 2002-10-31 2007-06-06 株式会社東芝 電力用半導体装置
JP3906181B2 (ja) * 2003-05-26 2007-04-18 株式会社東芝 電力用半導体装置
JP2005340626A (ja) * 2004-05-28 2005-12-08 Toshiba Corp 半導体装置
JP5564161B2 (ja) * 2007-05-08 2014-07-30 ローム株式会社 半導体装置およびその製造方法
JP5013436B2 (ja) * 2009-06-04 2012-08-29 三菱電機株式会社 電力用半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004363328A (ja) * 2003-06-04 2004-12-24 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP2009021557A (ja) * 2007-06-14 2009-01-29 Denso Corp 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013038329A (ja) * 2011-08-10 2013-02-21 Toshiba Corp 半導体装置
JP2017059662A (ja) * 2015-09-16 2017-03-23 富士電機株式会社 半導体装置
JP2023141092A (ja) * 2022-03-23 2023-10-05 株式会社東芝 半導体装置
JP7723633B2 (ja) 2022-03-23 2025-08-14 株式会社東芝 半導体装置
JP7723633B6 (ja) 2022-03-23 2025-09-19 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
US20110042714A1 (en) 2011-02-24
US8217420B2 (en) 2012-07-10

Similar Documents

Publication Publication Date Title
US8217420B2 (en) Power semiconductor device
TWI427792B (zh) Semiconductor device
JP5787853B2 (ja) 電力用半導体装置
CN102194879B (zh) 半导体装置
US7867855B2 (en) Method of fabricating high voltage semiconductor devices with JFET regions containing dielectrically isolated junctions
JP2023101007A (ja) 絶縁ゲート型半導体装置の製造方法
US20140225126A1 (en) Semiconductor device, and manufacturing method for same
JP7643621B2 (ja) 半導体装置
JP5687582B2 (ja) 半導体素子およびその製造方法
JP2013201360A (ja) 半導体装置
CN100536162C (zh) 绝缘栅型双极晶体管
TWI659459B (zh) Semiconductor device
CN103890954B (zh) 半导体装置以及制造半导体装置的方法
JP2006278826A (ja) 半導体素子及びその製造方法
US8841719B2 (en) Semiconductor device and method for manufacturing the same
JP2005311075A (ja) 誘電体分離型半導体装置
JP2013191734A (ja) 半導体装置および半導体装置の製造方法
JP2018098221A (ja) 半導体装置
JP3998454B2 (ja) 電力用半導体装置
CN101847656A (zh) 绝缘栅双极性晶体管
JP2011243915A (ja) 半導体装置及びその製造方法
JP2011204711A (ja) 半導体装置およびその製造方法
CN103579236A (zh) 横向半导体器件及其制造方法
JP7056742B2 (ja) 半導体装置
JP2003031821A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110801

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111125

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120106

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120622