JP2010207058A

JP2010207058A - 電力変換器の制御装置

Info

Publication number: JP2010207058A
Application number: JP2009053019A
Authority: JP
Inventors: Shinichi Furuya; 真一古谷; Akira Satake; 彰佐竹
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2009-03-06
Filing date: 2009-03-06
Publication date: 2010-09-16
Anticipated expiration: 2029-03-06
Also published as: JP5166324B2

Abstract

【課題】電力変換器を用いて負荷の電流制御を行う場合、半導体スイッチング素子によるスイッチングノイズのための電流制御精度の低下を防止した電力変換器を提供する。
【解決手段】ノイズ区間判定器１１が、電流検出器９が検出する検出電流を所定のサンプリングタイミングでサンプルホールドするサンプリングホールド器１４の出力する検出電流信号１０と、電流制御器３の出力する電圧指令信号４と、キャリア発生器７の出力するキャリア信号８からスイッチングノイズ発生区間を予測し、電流サンプリングタイミングと重複の場合、電流制御器３の制御ゲインを低下させる。
【選択図】図１

Description

この発明は複数の半導体スイッチ素子で構成された電力変換器（以後、インバータと記述する）の制御装置に関するもので、特にパルス幅変調（以後、ＰＷＭと記述する）インバータの制御装置に係るものである。

ＰＷＭインバータを用いて負荷に電力を供給する場合、そのインバータの制御装置では負荷電流を検出して電流値が所望の値となるよう電流制御を行うことが多い。電流制御器は電流指令と電流検出値から所定の方法で電圧指令を出力する。電圧指令はＰＷＭ（パルス幅変調）によってスイッチングパターン指令に変換され、ＰＷＭインバータを構成するスイッチング素子のオン・オフ動作に用いられる。前記の電流制御器の動作タイミングであるが、スイッチング素子のオン・オフ動作に際してノイズが発生することから、ノイズの発生が少ないタイミングに設定されることが多い。例えばＰＷＭに用いられる三角波キャリアの山・谷などの頂点タイミングである。しかし近年、制御応答の高速化をねらって三角波キャリアの頂点同期に拘らず、三角波キャリア周期よりも高速に電流制御系を動作させる場合も多くなっている。このような場合、検出電流信号に上記のスイッチングノイズを含んでしまい、電流制御が乱れる場合があった。
このような問題に対して、インバータのスイッチング素子のオン・オフ動作から所定の期間電流検出動作を停止し、スイッチング素子のオン・オフ動作の直前にホールドした電流値を検出値として出力することによりノイズ成分を含まない検出電流信号を得る技術が示されている（例えば、特許文献１）。

特開２００２−０３４２６４号公報

しかしながら上記特許文献１に開示されている技術は、スイッチングパターンによってはオンとオフのタイミングが近接し、電流値をホールドする期間が連続し、結果としてホールド期間が増加するという問題がある。例えば電圧指令の絶対値が大きく、三角波キャリアの山・谷などの頂点付近でキャリア波と電圧指令波形がクロスするような場合である。また多相のインバータでは、ある相のスイッチングノイズは容易に他の相に伝播するため、それぞれの相電圧指令が近い値となると、スイッチング素子のオン・オフタイミングが近接し、それに伴いスイッチングノイズ発生タイミングも近接する。その結果、電流値がホールドされる時間が増加することとなる。上記のような現象が発生すると、電流制御系に無駄時間が挿入されることと等価であり、かえって電流制御応答が低下する。
また近年注目を集めている、ＳｉＣやＧａＮ、ダイヤモンドなどワイドバンドギャップパワー半導体素子を適用したインバータでは、スイッチング速度の高速化に伴い、三角波キャリア周波数をＳｉパワー半導体素子と比較し大幅に高めることができる。前記特許文献１の技術を上記のような高キャリア周波数で駆動されるインバータに適用した場合、高キャリア周波数化によってスイッチング回数が増加するため単位時間あたりの電流値ホールド期間も増加する。この結果、前述したような無駄時間が大幅に増加し、電流制御系の応答が低下するばかりか、不安定化するという問題点があった。

この発明は上記のような課題を解決するためになされたものであって、無駄時間の増加が発生せず安定な電流制御系が実現可能な制御装置を備えたインバータを得ることを目的としている。

この発明に係る半導体スイッチング素子が設けられた電力変換器の制御装置は、電力変換器に接続される負荷を制御するための電流指令信号を出力する電流指令発生器と、負荷の電流を検出する電流検出器と、検出された負荷電流を所定のサンプリングタイミングでサンプルホールドして検出電流信号を出力するサンプリングホールド器と、電流指令信号検出電流信号とを入力、演算して電圧指令信号を出力する電流制御器と、キャリア信号を発生するキャリア発生器と、ノイズ区間判定器とが設けられており、このノイズ区間判定器は検出電流信号と電圧指令信号とキャリア信号とから、電力変換器のスイッチングノイズ発生区間を予測し、このスイッチングノイズ発生区間がサンプリングタイミングと重複するか否かの判定を行い、電流制御器はノイズ区間判定器が出力する重複有りの判定信号に基づき、制御ゲインを低下させるものである。

この発明に係る電力変換器の制御装置は、前記のような構成を備えているので、電流制御器はノイズ区間判定器にて次回の電流検出信号にノイズ混入が予測された場合、その電流制御ゲインを低下させることにより、電流検出信号に半導体スイッチ素子の発するスイッチングノイズが混入した場合でも、電圧指令の乱れを抑制し、電流の乱れを抑制することが可能となり、電流検出から電流制御処理、ＰＷＭパターン発生といった一連の処理を継続して行うため無駄時間が発生せず、安定した電流制御系が実現するとともに、構成要素の増加を抑制し、小型、軽量化した制御装置が提供可能という効果がある。

実施の形態１による電力変換器の制御装置を示すブロック図である。実施の形態１による制御装置のタイミングチャート図である。実施の形態１による転流発生のタイミングを示す図である。実施の形態１によるノイズ区間判定器を示すブロック図である。実施の形態２による電力変換器の制御装置を示すブロック図である。

実施の形態１．
図１に実施の形態１による電力変換器であるインバータ１６の制御装置２０をブロック図にて示す。以後、説明のためインバータ１６は２レベルの単相インバータとする。なおインバータ１６の相数やレベル数は問わず、他の実施の形態においても同様である。
図１において、負荷１７の制御装置などからの指令を受けて電流指令発生器１から出力された電流指令信号２は電流制御器３に入力される。電流制御器３ではさらに電流検出器９からサンプリングホールド器１４を介して出力される検出電流信号１０を入力して、インバータ１６に接続される負荷１７に流れる電流が電流指令と一致するよう電圧指令を演算する電流制御動作を行い、電圧指令信号４を出力する。電流制御器３はＰＩ制御器などのフィードバック制御器で構成されるが、フィードバック制御器とフィードフォワード制御器を組み合わせた２自由度型制御器で構成されるものであってもよい。キャリア発生器７ではパルス幅変調（ＰＷＭ）用のキャリア信号８を出力する。ＰＷＭパターン発生器５では、電圧指令信号４とキャリア信号８を入力してスイッチングパターン指令６を出力する。インバータ１６はスイッチングパターン指令６に従って各半導体素子を駆動して負荷１７に電力を供給する。
電流検出器９は負荷１７の電流を検出して検出電流信号１０を出力する。サンプリングホールド器１４は電流サンプリングタイミングに従い、検出電流信号１０をサンプルホールドし、この検出電流信号１０は前記したように電流制御器３で利用される。タイミング発生器１５は各サンプリングタイミング信号を出力する。ノイズ区間判定器１１は前記電圧指令信号４とキャリア信号８と検出電流信号１０を入力し、検出電流信号１０にノイズ発生区間（スイッチングノイズが発生してから減衰しつつ継続する区間）を予測する。さらに電流サンプリングタイミングと前記予想したノイズ発生区間を比較して、両者の重複の有無を判定信号１２として出力する。電流制御器３はノイズ発生区間と電流サンプリングタイミングの重複があるとする判定信号１２に基づき、該電流制御器３内に設けられているフィードバック制御器の電流制御ゲイン（電流フィードバック制御ゲイン）を低下させる。重複がない場合は電流制御ゲインを低下させず通常の電流制御ゲインで制御動作を実施する。この電流制御ゲイン低下の作用は後に詳述する。
これにより検出電流信号１０にスイッチングノイズが混入した場合でも、電圧指令信号４への影響を抑制することができ、電流制御系の安定性の確保と、電流制御精度の向上が可能となる。

次にノイズ区間判定器１１の動作について図２を用いて説明する。
図２（Ａ）はインバータ１６の構成図であり、図２（Ｂ）は実施の形態１による制御装置２０のタイミングチャートを示す図である。図２（Ａ）において、インバータ１６には半導体スイッチング素子であるＰ側スイッチとＮ側スイッチとが設けられている。Ｐ側スイッチとＮ側スイッチは直列接続されて上下アームを構成している。本実施の形態においては、Ｐ側スイッチおよびＮ側スイッチとしてＩＧＢＴ（Insulated Gate Bipolar Transistor）を用いており、各スイッチにはＦＷＤ（Free Wheeling Diode）が逆並列接続されている。
図２（Ｂ）において、サンプリングホールド器１４は電流サンプリングタイミングに従い、検出電流信号１０をサンプルホールドする（ａ）。この電流サンプリングタイミングは所定の周期ｔにて繰り返し行われる。
図２（Ｂ）に記載した制御演算とは、電流指令発生器１が電流指令信号２を発生する動作、電流制御器３が検出電流信号１０と判定信号１２と電流指令信号２とを用いて、電圧指令信号４を演算する動作、およびノイズ区間判定器１１が、検出電流信号１０とキャリア信号８と電圧指令４とを用いて判定信号１２を演算する動作である。この一連の制御演算は所定の時間を要するので、電流サンプルホールドから所定の時間後、すなわち電圧指令更新タイミングに電圧指令信号（デューティ指令）４を出力する（ｂ）。この電圧指令信号４の更新周期もｔとなる。図２（Ｂ）中の（ア）のタイミングに注目する。制御演算に要する時間は予め把握されている。電流制御の一連の動作は周期ｔで行われるが、キャリア信号８はそれよりも高速で値が更新される。（ア）のタイミングでキャリア信号値がわかれば、キャリア信号８の変化率は一定であるので、電圧指令信号４、演算時間などの情報から電圧指令信号４とキャリア信号８がクロスするタイミング（ｈ）が予測できる。その予測クロスタイミングに基づく図２（Ａ）に示すＰ側とＮ側スイッチのスイッチング指令はそれぞれ図２（Ｂ）の（ｃ）と（ｄ）となる。ただし、デッドタイム（素子保護のため上下スイッチともオフ）ｔ_Ｄが設けられている。一般にオフ→オンのタイミングにディレイをかけて設けられることが多い。Ｐ側とＮ側のスイッチング指令（ｃ）と（ｄ）にしたがってインバータ１６が動作すると、インバータ１６の端子間には図２（ｅ）のような出力電圧が発生する。Ｖｄｃは直流側の電圧である。デッドタイムｔ_Ｄ区間中の電流が正（インバータ１６から負荷１７に向かう側を正）の場合、出力電圧は０Ｖとなる。Ｐ側スイッチング指令がオンからオフに変わると電流の経路は、Ｐ側スイッチからＮ側ダイオードに変化する。すなわち転流がおきる。このため（ｆ）に示すようなスイッチングノイズが発生し始める。スイッチングノイズの発生開始タイミングをスイッチングノイズタイミングとする。
スイッチングノイズは徐々に減衰するがある程度の期間継続する。これは負荷配線やインバータ１６に現れるＬＣなどで決まるが、問題ないレベルまで減衰する期間は予め把握できる。こうするとスイッチングノイズの影響が懸念される区間、すなわちスイッチングノイズ発生区間Ｔが得られる。スイッチングノイズ発生区間Ｔとタイミング（ア）の次のタイミング（イ）の比較を行い、両者の重複があるとノイズ区間判定器１１は判定信号１２を「重複有り」として出力する。（イ）のタイミングは（ア）のタイミングのｔ「ｓｅｃ」後であり、容易にわかる。
時間が経過し、（イ）のタイミングになると電流制御器３は判定信号１２の重複の有無を確認し、重複がある場合（検出した電流信号にノイズ成分が含まれる場合）には電流制御系の電流制御ゲインを低下させる。
図２（Ｂ）では、電流の極性を正（インバータ１６から負荷１７に向かう方向が正）としたため、Ｐ側スイッチング指令のオフと同じタイミングで転流が発生しスイッチングノイズが発生する。つまりＰ側指令がオン→オフ、Ｎ側指令がオフ→オン、電流が正という場合を示している。
ノイズ対策には、ノイズ発生の原因となる転流の発生タイミングを知ることが重要であり、実際には全部で以下の（あ）〜（い）の場合がある。すなわち、
（あ）Ｐ側指令がオン→オフ、Ｎ側指令がオフ→オン、電流が正
（い）Ｐ側指令がオン→オフ、Ｎ側指令がオフ→オン、電流が負
（う）Ｐ側指令がオフ→オン、Ｎ側指令がオン→オフ、電流が正
（え）Ｐ側指令がオフ→オン、Ｎ側指令がオン→オフ、電流が負
図３には、キャリア信号と電圧指令および電流極性とスイッチングノイズの発生のタイミグ（あ）〜（え）を示している。

ノイズ区間判定器１１については、例えば図４のブロック図に示すような構成がある。図４において、ノイズ区間判定器１１は、キャリア予測器１１ａ、クロスタイミング演算器１１ｃ、転流タイミング演算器１１ｅ、判定器１１ｇで構成される。キャリア予測器１１ａは起動時のキャリア信号８をサンプリングして、次回の電流サンプリングタイミングまでのキャリア信号波形を予測して、予測キャリア信号１１ｂとして出力する。クロスタイミング演算器１１ｃでは電圧指令信号４と予測キャリア信号１１ｂから両者がクロスするタイミングを求め、クロスタイミング信号１１ｄを出力する。転流タイミング演算器１１ｅでは、クロスタイミング信号１１ｄと検出電流信号１０とデッドタイムｔ_Ｄの長さを考慮し転流タイミング信号１１ｆを出力する。判定器１１ｇは転流タイミングから始まるスイッチングノイズ発生区間Ｔと、次回の電流サンプリングタイミングを比較し、両者の重複の有無を判定信号１２として出力する。
図４においては電力変換器として単相インバータを適用した場合を示した。インバータの相数やレベル数やデッドタイム補正機構によっては転流タイミング予測までは異なった構成となるが、転流タイミングを求めた後に判定動作を行う機能は同じである。前記特許文献１に示される技術ではインバータスイッチング素子へのオン・オフ指令に基づいてスイッチングノイズ発生タイミングを判定するため、デッドタイムによりスイッチングノイズ発生タイミングがずれる場合があった。この発明の実施の形態１では上記に説明したような構成とすることで正確なスイッチングノイズ発生タイミングを求めることが可能となる。
また電流制御ゲインであるが、前記の説明では電流制御器３は判定信号１２に従って電流制御器３に設けられているフィードバック制御器の電流フィードバック制御ゲインを下げるとしたが、フィードバック制御器中の全ゲインを下げても良いし、検出電流信号１０と電圧指令信号４の偏差を所定倍して出力する比例項のゲインを下げるだけでもよい。これは比例項がスイッチングノイズのような突発的な信号に対して大きく反応するためである。

ここで電流制御ゲインを下げることの重要性を説明する。
電流制御ゲインを下げるということは、電流制御応答の帯域を落としシステム全体の性能を落とすことになる。しかし、スイッチングノイズが顕著な場合ではノイズによって電圧指令が大きく揺さぶられる。この結果、ノイズ以外の正味の電流（制御したい電流）が大きく乱れ、さらにそれを抑制すべく電流制御系が動作し電圧指令が乱れ……といった具合に伝播していく。電流制御応答の帯域を上げ（すなわち電流制御ゲインを上げる）ほど、このような現象が顕著となり不安定化する場合がある。

以上説明したように、実施の形態１による電力変換器の制御装置２０は、スイッチングタイミングが近接した場合や、単位時間あたりのスイッチング回数が増加した場合でも、検出電流信号１０への影響を判断して、電流フィードバック制御ゲインを下げることで、システムの安定性を確保するとともに、スイッチングノイズに対して過剰に反応せず高精度な電流制御を実現することができる。また、ＳｉＣなどのワイドバンドギャップ半導体を用いたインバータでは、高キャリア周波数での利用や、高スイッチング速度のためスイッチングノイズが特に顕著になると想定されるが、本発明を適用することによってスイッチングノイズによる電流の乱れを抑制することが可能となり、高精度な電流制御を実現することができ、その結果、エネルギー消費量の削減等の効果がある。

実施の形態２．
以下、実施の形態２について説明する。
図５は、実施の形態２による電力変換器の制御装置２０である。実施の形態１における図１と同じ符号を持つものは、実施の形態１での説明と同様の機能を持つので説明を省略する。本実施の形態２では、検出電流信号１０をフィルタ１３に入力する構成としている。フィルタ１３から出力されるフィルタリング済み検出電流信号１８が電流制御器３に入力され、電流制御処理に用いられる。ノイズ区間判定器１１は実施の形態１で説明した機能と同じであり、検出電流信号１０にスイッチングノイズタイミングと電流サンプリングタイミングの重複を判定する。フィルタ１３は遮断周波数が異なるサブフィルタを複数内蔵しており、判定信号１２を入力としてフィルタ切り替えを行う。すなわち判定信号１２により検出電流信号１０にスイッチングノイズが混入していると予測される場合には、遮断周波数が低くスイッチングノイズ成分が除去可能なサブフィルタの出力を選択してフィルタリング済み検出電流信号１８として出力する。すなわち、スイッチングノイズの発生時においてのみフィルタを使用しているので、スイッチングノイズを回避しつつ全体として位相遅れの少ない検出電流信号を得ることができる。制御装置全体を固定小数点プロセッサやＡＳＩＣで実装する場合、実施の形態１に比較してより実装が容易となる。なおフィルタ１３にてサブフィルタを切り替える構成の他に、フィルタのゲインを切り替える構成としても同様の効果が得られることは言うまでもない。

１電流指令発生器、２電流指令信号、３電流制御器、４電圧指令信号、
７キャリア発生器、８キャリア信号、１０検出電流信号、
１１ノイズ区間判定器、１２判定信号、１３フィルタ、
１４サンプリングホールド器、１７負荷、２０制御装置。

Claims

半導体スイッチング素子が設けられた電力変換器の制御装置であって、該制御装置には、電流指令信号を出力する電流指令発生器と、前記電力変換器に接続される負荷の電流を検出する電流検出器と、該検出された負荷電流を所定のサンプリングタイミングでサンプルホールドして検出電流信号を出力するサンプリングホールド器と、前記電流指令信号と前記検出電流信号とを入力、演算して電圧指令信号を出力する電流制御器と、キャリア信号を発生するキャリア発生器と、ノイズ区間判定器とが設けられており、該ノイズ区間判定器は前記検出電流信号と前記電圧指令信号と前記キャリア信号とから、前記電力変換器のスイッチングノイズ発生区間を予測し、該スイッチングノイズ発生区間が前記サンプリングタイミングと重複するか否かの判定を行い、前記電流制御器は前記ノイズ区間判定器が出力する前記重複有りの判定信号に基づき、電流制御ゲインを低下させることを特徴とする電力変換器の制御装置。
前記制御装置には加えて、前記検出電流信号および前記ノイズ区間判定器からの判定信号を入力し、前記検出電流信号をフィルタリングして前記電流制御器に出力するフィルタが設けられており、該フィルタは遮断周波数の異なる複数のサブフィルタを内蔵し、前記重複有りの判定信号が入力された場合には前記複数のサブフィルタの内の遮断周波数の低いサブフィルタを選択し、前記検出電流信号をフィルタリングすることを特徴とする請求項１に記載の電力変換装置の制御装置。