JP2010267068A - 電源回路 - Google Patents

Abstract

【課題】電源回路において、位相補償を行うとともに、リップル除去率の改善をすることである。
【解決手段】電源回路は、パワートランジスタと、差動増幅器と、Ｉ／Ｖ変換回路と、反転増幅器とを備え、差動増幅器は、第１抵抗素子と第１カレントミラートランジスタと第１制御トランジスタとが直列に接続される第１電流パスと、第２抵抗素子と第２カレントミラートランジスタと第２制御トランジスタとが直列に接続される第２電流パスとを有し、反転増幅器に並列に接続される位相補償用容量素子と、第１抵抗素子と第１カレントミラートランジスタの間の接続点と、接地との間、あるいは、第２抵抗素子と第２カレントミラートランジスタの間の接続点と、接地との間に接続されるリップル除去率改善用容量素子とを備える。
【選択図】図１

Description

本発明は、電源回路に係り、特に、反転増幅器を有する電源回路に関する。

現在、種々の電気機器に電源回路が用いられている。電源回路において、反転増幅器等の帰還型増幅回路を用いて帰還を行っていると、位相がずれることで発振が生じ、正しい出力波形が得られなくなることがある。これを防止するために、電源回路において、位相のずれを一定の限度範囲内に抑える位相補償を行う必要がある。

例えば、特許文献１には、あらかじめ設定された基準電圧を基に所定の定電圧を生成して出力端子から出力するボルテージレギュレータとして、出力端子から出力された電圧の検出を行い、その検出した出力電圧に応じた電圧を生成して出力する検出回路部と、検出回路部から出力された電圧と基準電圧との電圧比較を行い、比較結果を示す電圧を出力する差動増幅器部を備える構成が開示されている。そして、検出回路部から出力された電圧の位相を進ませて帰還電圧として差動増幅器部に出力し、位相補償を行う位相補償回路部と、差動増幅器部から出力された電圧に応じた電流を出力するドライバトランジスタを有し、出力端子を介して所定の定電圧を出力する出力回路部と、出力回路部から出力された電流に応じて、位相補償回路部が位相補償を行う周波数の制御を行う位相補償制御回路部を備える構成が開示されている。

特開２００７−１８８５３３号公報

ところで、反転増幅器等の帰還型増幅回路を用いてフィードバック電圧の帰還を行う電源回路において、位相補償用コンデンサを用いて位相補償を行うことができる。しかし、その電源回路が、基準電圧とフィードバック電圧とを比較する差動増幅器を有している場合には、この位相補償用コンデンサの容量値を調整すると入力電源電圧の変動分に対する差動増幅器の差動バランスのずれが顕著となり、特定の周波数の領域において、リップル除去率が悪化してしまう可能性がある。

本発明の目的は、位相補償を行うとともに、リップル除去率の改善を可能とする電源回路を提供することである。

本発明に係る電源回路は、入力電源と出力端子との間に配置されるパワートランジスタと、出力端子の電圧である出力電圧を分圧したフィードバック電圧と、基準電圧との差を電流偏差で出力する差動増幅器と、電流偏差を電圧偏差として変換するＩ／Ｖ変換回路と、電圧偏差を増幅し、パワートランジスタのオン抵抗を制御する信号としてパワートランジスタの制御端子に供給する増幅器と、を備える電源回路であって、差動増幅器は、入力電源に接続され第１抵抗素子を介して予め定めたカレントミラー電流が流れる第１カレントミラートランジスタと、基準電圧が入力される第１制御トランジスタとが直列に接続される第１電流パスと、入力電源に接続され第２抵抗素子を介して予め定めたカレントミラー電流が流れる第２カレントミラートランジスタと、フィードバック電圧が入力される第２制御トランジスタとが直列に接続される第２電流パスと、第１電流パスに流れる電流と第２電流パスに流れる電流の和が予め定めた定電流となるようにする定電流源部と、を含み、増幅器に並列に接続される第１の容量素子と、第１抵抗素子と第１カレントミラートランジスタの間の接続点と、接地との間、あるいは、第２抵抗素子と第２カレントミラートランジスタの間の接続点と、接地との間に接続される第２の容量素子と、を備えることを特徴とする。

上記構成により、差動増幅器の片側の端子にだけリップル除去率改善用容量素子を設けているため、リップル除去率改善用容量素子の容量値を調整することで入力電源電圧の変動分に対する差動バランスのずれを調整することができる。これにより、位相補償用容量素子を挿入したことによって顕著となった差動増幅器の差動バランスのずれがなくなるように補正することができる。したがって、位相補償を行うとともに、リップル除去率を改善することができる。

本発明に係る実施の形態において、電源回路を示す図である。 本発明に係る実施の形態において、各周波数に対応するリップル除去率の特性曲線を示す図である。 本発明に係る実施の形態において、電源回路の変形例を示す図である。

以下に、本発明に係る実施の形態について添付図面を参照しながら詳細に説明する。なお、以下ではパワートランジスタはＭＯＳトランジスタを用いて説明するが、バイポーラトランジスタを用いてもよい。

以下では、全ての図面において同様の要素には同一の符号を付し、重複する説明を省略する。また、本文中の説明においては、必要に応じそれ以前に述べた符号を用いるものとする。

図１は、電源回路１０を示す図である。電源回路１０は、基準電源１１と、差動増幅器２０と、Ｉ／Ｖ変換回路３０と、反転増幅器４０と、パワートランジスタ６０と、第１抵抗素子７０と、第２抵抗素子８０と、位相補償用容量素子５０と、リップル除去率改善用容量素子１２と、出力端子９０とを含んで構成される。電源回路１０の出力端子９０には、外付けのコンデンサ１００が接続されている。

差動増幅器２０は、出力端子９０の電圧である出力電圧を分圧したフィードバック電圧と、基準電源１１によって出力される基準電圧との差を電流偏差で出力する機能を有する。差動増幅器２０は、抵抗素子２０２，２０８，２１４と、定電流源部２０６，２２０と、トランジスタ２０４，２１０，２１２，２１６，２１８とを含んで構成される。

抵抗素子２０２は、一方端が入力電源２と接続され、他方端がトランジスタ２０４のエミッタ端子と接続される回路素子である。トランジスタ２０４は、エミッタ端子が抵抗素子２０２の他方端と接続され、ベース端子がトランジスタ２１０，２１６のベース端子とそれぞれ接続されるとともにトランジスタ２０４のコレクタ端子とも接続され、コレクタ端子が定電流源部２０６の一方端とトランジスタ２０４のベース端子に接続されるｐｎｐバイポーラトランジスタである。定電流源部２０６は、一方端がトランジスタ２０４のコレクタ端子とトランジスタ２０４のベース端子に接続され、他方端がグランド１に接続されて接地され、予め定められた電流値の電流を流す定電流源である。

抵抗素子２０８は、一方端が入力電源２と接続され、他方端がトランジスタ２１０のエミッタ端子に接続される回路素子である。トランジスタ２１０は、エミッタ端子が抵抗素子２０８の他方端に接続され、ベース端子がトランジスタ２０４，２１６のベース端子とそれぞれ接続されるとともにトランジスタ２０４のコレクタ端子にも接続され、コレクタ端子がトランジスタ２１２のコレクタ端子とＩ／Ｖ変換回路３０の第１側接続端子と接続されるｐｎｐバイポーラトランジスタである。トランジスタ２１２は、コレクタ端子がトランジスタ２１０のコレクタ端子とＩ／Ｖ変換回路３０の第１側接続端子と接続され、ベース端子が基準電源１１と接続され、エミッタ端子が定電流源部２２０の一方端とトランジスタ２１８のエミッタ端子と接続されているｎｐｎバイポーラトランジスタである。定電流源部２２０は、一方端がトランジスタ２１２，２１８のエミッタ端子と接続され、他方端がグランド１に接続されて接地される。また、定電流源部２２０は、トランジスタ２１２に流れる電流とトランジスタ２１８に流れる電流の和となる電流が予め定めた定電流となるように電流を流す定電流源である。

抵抗素子２１４は、一方端が入力電源２と接続され、他方端がトランジスタ２１６のエミッタ端子とリップル除去率改善用容量素子１２の正極端子と接続される回路素子である。トランジスタ２１６は、エミッタ端子が抵抗素子２１４の他方端とリップル除去率改善用容量素子１２の正極端子と接続され、ベース端子がトランジスタ２０４，２１０のベース端子とトランジスタ２０４のコレクタ端子と接続され、コレクタ端子がトランジスタ２１８のコレクタ端子とＩ／Ｖ変換回路３０の第２側接続端子と接続されているｐｎｐバイポーラトランジスタである。トランジスタ２１８は、コレクタ端子がトランジスタ２１６のコレクタ端子とＩ／Ｖ変換回路３０の第２側接続端子と接続され、ベース端子が第１抵抗素子７０と第２抵抗素子８０との接続点と接続され、エミッタ端子がトランジスタ２１２のエミッタ端子と定電流源部２２０の一方端と接続されるｎｐｎバイポーラトランジスタである。

基準電源１１は、一方端がトランジスタ２１２のベース端子に接続され、他方端がグランド１に接続されて接地されている。基準電源１１は、差動増幅器２０で比較を行うための基準電圧値をトランジスタ２１２のベース端子に入力している。

Ｉ／Ｖ変換回路３０は、基準電源１１から入力される基準電圧よりも後述するフィードバック電圧が高いときの電流偏差をマイナス側の電圧偏差として変換し、基準電圧よりもフィードバック電圧が低いときの電流偏差をプラス側の電流偏差として変換する機能を有する。Ｉ／Ｖ変換回路３０は、第１側接続端子がトランジスタ２１０のコレクタ端子とトランジスタ２１２のコレクタ端子との接続点に接続され、第２側接続端子がトランジスタ２１６のコレクタ端子とトランジスタ２１８のコレクタ端子との接続点に接続され、出力端子は、反転増幅器４０の入力端子と位相補償用容量素子５０の正極側端子と接続される。

反転増幅器４０は、入力端子に入力される電圧を増幅し、その極性を反転して出力する回路である。反転増幅器４０は、入力端子がＩ／Ｖ変換回路３０の出力端子と位相補償用容量素子５０の正極側端子と接続され、出力端子が位相補償用容量素子５０の負極側端子とパワートランジスタ６０のゲート端子（制御端子）とに接続される。

位相補償用容量素子５０は、電源回路１０においてフィードバック電圧を帰還させるときにずれてしまう位相を補正するための容量素子である。位相補償用容量素子５０は、反転増幅器４０に並列に接続される。具体的には、位相補償用容量素子５０は、正極側端子が反転増幅器４０の入力端子とＩ／Ｖ変換回路３０の出力端子とに接続され、負極側端子が反転増幅器４０の出力端子とパワートランジスタ６０のゲート端子とに接続されている。

パワートランジスタ６０は、反転増幅器４０により出力された電圧に基づいて安定した出力電圧を出力端子９０に対して出力するｐチャネルＭＯＳトランジスタである。パワートランジスタ６０は、ソース端子が入力電源２と接続され、ゲート端子（制御端子）が位相補償用容量素子５０の負極側端子と反転増幅器４０の出力端子とに接続され、ドレイン端子が第１抵抗素子７０の一方端と出力端子９０に接続される。

第１抵抗素子７０と第２抵抗素子８０は、直列に接続され、出力端子９０の電圧である出力電圧を分圧してフィードバック電圧とする機能を有する。第１抵抗素子７０は、一方端がパワートランジスタ６０のドレイン端子と出力端子９０に接続され、他方端が第２抵抗素子８０の一方端とトランジスタ２１８のベース端子に接続される。第２抵抗素子８０は、一方端が第１抵抗素子７０の他方端とトランジスタ２１８のベース端子に接続され、他方端がグランド１に接続されて接地される。これにより、第１抵抗素子７０と第２抵抗素子８０によって分圧されたフィードバック電圧がトランジスタ２１８のベース端子に入力される。なお、図１においては、第１抵抗素子７０及び第２抵抗素子８０は、電源回路１０を構成する素子の一部として設けられているが、電源回路１０の外付部品として設けられてもよい。

リップル除去率改善用容量素子１２は、電源回路１０のリップル除去率を改善するための容量素子である。リップル除去率改善用容量素子１２は、一方端が抵抗素子２１４とトランジスタ２１６との接続点と接続され、他方端がグランド１に接続されて接地される。

続いて、上記構成の電源回路１０の動作について、図１を参照して説明する。電源回路１０は、安定した出力電圧を出力端子９０に出力するための回路である。具体的には、出力端子９０の電圧である出力電圧を第１抵抗素子７０と第２抵抗素子８０とによって分圧されたフィードバック電圧をトランジスタ２１８のベース端子に入力する。一方、基準電源１１によって出力された基準電圧をトランジスタ２１２のベース端子に入力する。

ここで、差動増幅器２０において、トランジスタ２０４とトランジスタ２１０とは上述したようにベース端子同士が接続され、トランジスタ２０４のベース端子とコレクタ端子とが接続されており、第１のカレントミラー回路を構成している。したがって、トランジスタ２０４に流れる電流値と同じ電流値の電流（換言すれば、カレントミラー電流）が第１のカレントミラー回路を構成するトランジスタ２１０に流れる。なお、直列に接続される抵抗素子２０８とトランジスタ２１０とトランジスタ２１２とで上記の電流が流れる第１電流パスを構成している。

また、差動増幅器２０において、トランジスタ２０４とトランジスタ２１６とは上述したようにベース端子同士が接続され、トランジスタ２０４のベース端子とコレクタ端子とが接続されており、第２のカレントミラー回路を構成している。したがって、トランジスタ２０４に流れる電流値と同じ電流値の電流（換言すれば、カレントミラー電流）が第２のカレントミラー回路を構成するトランジスタ２１６に流れる。したがって、第１のカレントミラー回路を構成するトランジスタ２１０に流れる電流と、第２カレントミラー回路を構成するトランジスタ２１６に流れる電流とは同じ電流値の電流が流れる。なお、直列に接続される抵抗素子２１４とトランジスタ２１６とトランジスタ２１８とで上記の電流が流れる第２電流パスを構成している。

そして、例えば、基準電圧よりもフィードバック電圧が大きい場合（換言すれば、出力電圧が所望の電圧よりも大きい場合）には、トランジスタ２１２に流れる電流値より、トランジスタ２１８に流れる電流値の方が大きくなるため、その電流値の差分、換言すれば電流偏差としての電流がトランジスタ２１０のコレクタ端子からＩ／Ｖ変換回路３０の第１側接続端子に流れ、第２側接続端子からトランジスタ２１６のコレクタ端子に供給される。このとき、Ｉ／Ｖ変換回路３０の出力は、その電流偏差に対応する電圧偏差がマイナス側の極性で出力される。次に、そのマイナス側の電圧偏差が反転増幅器４０によって増幅され、その極性が反転したプラス側の電圧として出力され、この電圧がゲート端子に入力されるパワートランジスタ６０に流れる電流は小さくなる。これにより、出力端子９０の電圧が小さくなることで安定した所望の出力電圧となる。

続いて、例えば、基準電圧よりもフィードバック電圧が小さい場合（換言すれば、出力電圧が所望の電圧よりも小さい場合）には、トランジスタ２１８に流れる電流値より、トランジスタ２１２に流れる電流値の方が大きくなるため、その電流値の差分、換言すれば電流偏差としての電流がトランジスタ２１６のコレクタ端子からＩ／Ｖ変換回路３０の第２側接続端子に流れ、第１側接続端子からトランジスタ２１０のコレクタ端子に供給される。このとき、Ｉ／Ｖ変換回路３０の出力は、その電流偏差に対応する電圧偏差がプラス側の極性で出力される。次に、そのプラス側の電圧偏差が反転増幅器４０によって増幅され、その極性が反転したマイナス側の電圧として出力され、この電圧がゲート端子に入力されるパワートランジスタ６０に流れる電流は大きくなる。これにより、出力端子９０の電圧が大きくなることで安定した所望の出力電圧となる。

ところで、上述したように電源回路１０では、位相補償用容量素子５０を反転増幅器４０に並列に設けることで位相のずれを補償している。ここで、入力電源２側からＩ／Ｖ変換回路３０の出力側を見たときのＡＣ利得について述べる。抵抗素子２０８とトランジスタ２１０とＩ／Ｖ変換回路３０の第１側接続端子のパスを通ったＡＣ利得をＡ１とし、抵抗素子２１４とトランジスタ２１６とＩ／Ｖ変換回路３０の第２側接続端子のパスを通ったＡＣ利得をＡ２とする。そして、抵抗素子２０８，２１４の抵抗値のバラツキ等の原因でＡ１＜Ａ２の関係になっている場合には、位相補償用容量素子５０を設けたことで、例えば周波数領域が１００ＫＨｚ周辺などの高周波数領域では、ＡＣ利得のバラツキが顕著となる。しかし、電源回路１０によれば、ＡＣ利得が大きいＡ２のパスにおいて、つまり、抵抗素子２１４の他方端とトランジスタ２１６のエミッタ端子との接続点と、グランド１との間にリップル除去率改善用容量素子１２を配置しているため、２つのＡＣ利得のうちのＡ２が減衰される。これにより、Ａ１とＡ２との差を小さくすることができるため（換言すれば差動バランスのずれを解消するため）、リップル除去率を改善することができる。なお、リップル除去率改善用容量素子１２の容量値を調整することでＡ１とＡ２との差をほぼ０とすることも可能である。

図２は、電源回路１０において、各周波数に対応するリップル除去率の特性曲線を示す図である。リップル除去率改善用容量素子１２の容量値を０ｐＦ，２．４ｐＦ，４．８ｐＦ，７．２ｐＦ，９．６ｐＦ，１２ｐＦと異なる値へと変化させると、図２に示されるように、リップル除去率改善用容量素子１２の容量値を４．８ｐＦと設定した場合に最もよいリップル除去率の特性を得ることができる。ここで、出力端子９０の電圧である出力電圧に対するリップル除去率改善用容量素子１２の正極側端子の電圧（換言すれば、抵抗素子２１４とトランジスタ２１６との接続点における電圧）がほとんど変化することがないため、リップル除去率改善用容量素子１２を設けても位相特性にはほとんど影響することがない。したがって、電源回路１０では、位相補償を行うとともに、リップル除去率の改善を行うことができる。なお、上記の容量値は、単なる例示に過ぎず、もちろん、その他の容量値で最適なリップル除去率を得ることも可能である。

続いて、電源回路１０の変形例について図３を用いて説明する。図３は、電源回路１０の変形例である電源回路１５を示す図である。電源回路１５と電源回路１０との相違は、リップル除去率改善用容量素子１３のみであるため、その点について詳細に説明する。

リップル除去率改善用容量素子１３は、正極側端子が抵抗素子２０８の他方端とトランジスタ２１０のエミッタ端子との接続点に接続され、負極側端子がグランド１に接続されて接地される。したがって、電源回路１５において、抵抗素子２０８，２１４の抵抗値のバラツキ等の原因でＡ１＞Ａ２の関係になっている場合には、ＡＣ利得が大きいＡ１のパスにおいて、つまり、抵抗素子２０８の他方端とトランジスタ２１０のエミッタ端子との接続点と、グランド１との間にリップル除去率改善用容量素子１３を配置しているため、２つのＡＣ利得のうちのＡ１が減衰される。これにより、Ａ１とＡ２との差を小さくすることができるため（換言すれば差動バランスのずれを解消するため）、リップル除去率を改善することができる。なお、リップル除去率改善用容量素子１３の容量値を調整することでＡ１とＡ２との差をほぼ０とすることも可能である。したがって電源回路１５においても、位相補償を行うとともに、リップル除去率の改善を行うことができる。

１ グランド、２ 入力電源、１０ 電源回路、１１ 基準電源、１２，１３ リップル除去率改善用容量素子、１５ 電源回路、２０ 差動増幅器、３０ Ｉ／Ｖ変換回路、４０ 反転増幅器、５０ 位相補償用容量素子、６０ パワートランジスタ、７０ 第１抵抗素子、８０ 第２抵抗素子、９０ 出力端子、１００ コンデンサ、２０２，２０８，２１４ 抵抗素子、２０４，２１０，２１２，２１６，２１８ トランジスタ、２０６，２２０ 定電流源部。

Claims (2)

1. 入力電源と出力端子との間に配置されるパワートランジスタと、
   出力端子の電圧である出力電圧を分圧したフィードバック電圧と、基準電圧との差を電流偏差で出力する差動増幅器と、
   電流偏差を電圧偏差として変換するＩ／Ｖ変換回路と、
   電圧偏差を増幅し、パワートランジスタのオン抵抗を制御する信号としてパワートランジスタの制御端子に供給する増幅器と、
   を備える電源回路であって、
   差動増幅器は、
   入力電源に接続され第１抵抗素子を介して予め定めたカレントミラー電流が流れる第１カレントミラートランジスタと、基準電圧が入力される第１制御トランジスタとが直列に接続される第１電流パスと、
   入力電源に接続され第２抵抗素子を介して予め定めたカレントミラー電流が流れる第２カレントミラートランジスタと、フィードバック電圧が入力される第２制御トランジスタとが直列に接続される第２電流パスと、
   第１電流パスに流れる電流と第２電流パスに流れる電流の和が予め定めた定電流となるようにする定電流源部と、
   を含み、
   増幅器に並列に接続される第１の容量素子と、
   第１抵抗素子と第１カレントミラートランジスタの間の接続点と、接地との間、あるいは、第２抵抗素子と第２カレントミラートランジスタの間の接続点と、接地との間に接続される第２の容量素子と、
   を備えることを特徴とする電源回路。
2. 請求項１に記載の電源回路において、
   増幅器は、電圧偏差を反転して増幅し、
   Ｉ／Ｖ変換回路は、基準電圧よりもフィードバック電圧が高いときの電流偏差をマイナス側の電圧偏差として変換し、基準電圧よりもフィードバック電圧が低いときの電流偏差をプラス側の電圧偏差として変換すること、
   を特徴とする電源回路。

Images