JP2016086360A - 可変利得増幅器 - Google Patents

Abstract

【課題】小型化及び低コスト化を図ることができる微細解像度の利得制御の実施が可能な可変利得増幅器を得ることを目的とする。
【解決手段】可変電流源２５から出力された可変電流によって、定電流源２３から出力された定電流に比例する電圧に対する出力電圧の利得が調整されるトランスコンダクタンス２６と、制御電流生成器２１から出力された制御電流に比例する電圧と、トランスコンダクタンス２６の出力電圧との差分を増幅し、増幅後の差分を示す電流制御信号Ｖ_ｃｎｔを可変電流源１１，２５に出力することで、可変電流源１１，２５から出力される可変電流を制御する差動差分増幅器２８とを有する制御回路２を備える。
【選択図】図１

Description

この発明は、例えば、外部から入力される利得制御信号が指示する利得に制御可能な可変利得増幅器に関するものである。

以下の特許文献１に開示されている可変利得増幅器では、入力端子と出力端子の間に、利得がバイナリウェイトされている複数のトランスコンダクタンスが並列に接続されており、その出力端子には１つの負荷に接続されている。
また、この可変利得増幅器では、複数のトランスコンダクタンスのうち、イネーブル状態にするトランスコンダクタンスを、外部から入力される制御ワードにしたがって選択することで、可変利得増幅器の利得を切り換えている。

特開２０１０−２１３２２２号公報（図４）

従来の可変利得増幅器は以上のように構成されているので、多数のトランスコンダクタンスを実装すれば、微細解像度の利得制御を実施することができるが、多数のトランスコンダクタンスを実装するには、大きな実装スペースを確保する必要があるため、大型化を招くとともに、コストが増大してしまうという課題があった。

この発明は上記のような課題を解決するためになされたもので、小型化及び低コスト化を図ることができる微細解像度の利得制御の実施が可能な可変利得増幅器を得ることを目的とする。

この発明に係る可変利得増幅器は、入力電圧を増幅する増幅器本体と、増幅器本体の利得を制御する制御回路とを備え、増幅器本体が、可変電流を出力する第１の可変電流源と、第１の可変電流源から出力された可変電流によって、入力電圧に対する出力電圧の利得が調整される第１のトランスコンダクタンスとを備え、制御回路が、利得を指示する利得制御信号に対応する電流値の制御電流を出力する制御電流生成器と、定電流を出力する定電流源と、可変電流を出力する第２の可変電流源と、第２の可変電流源から出力された可変電流によって、その定電流源から出力された定電流に比例する電圧に対する出力電圧の利得が調整される第２のトランスコンダクタンスと、その制御電流生成器から出力された制御電流に比例する電圧と、第２のトランスコンダクタンスの出力電圧との差分を増幅し、増幅後の差分を示す電流制御信号を第１及び第２の可変電流源に出力することで、第１及び第２の可変電流源から出力される可変電流を制御する差分増幅器とを備えるようにしたものである。

この発明によれば、利得を指示する利得制御信号に対応する電流値の制御電流を出力する制御電流生成器と、定電流を出力する定電流源と、可変電流を出力する第２の可変電流源と、第２の可変電流源から出力された可変電流によって、その定電流源から出力された定電流に比例する電圧に対する出力電圧の利得が調整される第２のトランスコンダクタンスと、その制御電流生成器から出力された制御電流に比例する電圧と、第２のトランスコンダクタンスの出力電圧との差分を増幅し、増幅後の差分を示す電流制御信号を第１及び第２の可変電流源に出力することで、第１及び第２の可変電流源から出力される可変電流を制御する差分増幅器とからなる制御回路を備えるように構成したので、小型化及び低コスト化を図ることができる微細解像度の利得制御の実施が可能な可変利得増幅器が得られる効果がある。

この発明の実施の形態１による可変利得増幅器を示す構成図である。 この発明の実施の形態１による可変利得増幅器の制御電流生成器２１を示す構成図である。 外部から入力される制御ワードＷ_ｃｎｔと制御電流生成器２１から出力される制御電流の電流値Ｉ_Ｒ等との関係を示す説明図である。 この発明の実施の形態１による可変利得増幅器の差動差分増幅器２８を示す構成図である。 この発明の実施の形態１による可変利得増幅器のトランスコンダクタンス１２，２６を示す構成図である。 この発明の実施の形態１による可変利得増幅器のトランスコンダクタンス１２，２６を示す構成図である。 制御電流生成器２１から出力される電流値Ｉ_Ｒの制御電流に対応する増幅器本体１の利得Ｇａｉｎと、理想の利得Ｇａｉｎからの誤差とを示す説明図である。 この発明の実施の形態２による可変利得増幅器を示す構成図である。 この発明の実施の形態２による可変利得増幅器のトランスコンダクタンス６０を示す構成図である。 この発明の実施の形態２による可変利得増幅器のトランスコンダクタンス７０を示す構成図である。

以下、この発明をより詳細に説明するために、この発明を実施するための形態について、添付の図面にしたがって説明する。
実施の形態１．
図１はこの発明の実施の形態１による可変利得増幅器を示す構成図である。
図１において、増幅器本体１は入力電圧Ｖｉｎを増幅して、増幅後の電圧Ｖｏｕｔを出力する。
制御回路２は増幅器本体１の利得Ｇａｉｎを制御する回路である。

増幅器本体１の可変電流源１１は可変電流をトランスコンダクタンス１２のバイアス端子に出力する第１の可変電流源である。
増幅器本体１のトランスコンダクタンス１２は可変電流源１１から出力された可変電流によって、入力電圧Ｖｉｎに対する出力電圧Ｖｏｕｔの利得Ｋｇ_ｍ１が調整される第１のトランスコンダクタンスである。
抵抗１３はトランスコンダクタンス１２の出力端子と接続されている抵抗値Ｒ_１の抵抗である。
抵抗１３がトランスコンダクタンス１２の出力端子と接続されることで、増幅器本体１の利得ＧａｉｎがＫｇ_ｍ１Ｒ_１になる。

制御回路２の制御電流生成器２１は外部から利得を指示する制御ワードＷ_ｃｎｔ（利得制御信号）が与えられると、その制御ワードＷ_ｃｎｔに対応する電流値Ｉ_Ｒの制御電流を出力する。
抵抗２２は一端が制御電流生成器２１と接続され、他端が固定バイアスに接続されている抵抗値Ｒ_Ｒの抵抗である。
制御電流生成器２１から出力された電流値Ｉ_Ｒの制御電流が抵抗２２に流れることで、抵抗２２の両端にはＲ_ＲＩ_Ｒの電圧が生じる。

制御回路２の定電流源２３は電流値Ｉ_Ｃの定電流を出力する電流源である。
抵抗２４は一端が定電流源２３と接続され、他端が固定バイアスに接続されている抵抗値Ｒ_Ｃの抵抗である。
定電流源２３から出力された電流値Ｉ_Ｃの定電流が抵抗２４に流れることで、抵抗２４の両端にはＲ_ＣＩ_Ｃの電圧（定電流源２３から出力された電流値Ｉ_Ｃの定電流に比例する電圧）が生じる。
制御回路２の可変電流源２５は可変電流をトランスコンダクタンス２６のバイアス端子に出力する第２の可変電流源である。
制御回路２のトランスコンダクタンス２６は可変電流源２５から出力された可変電流によって、抵抗２４の両端に生じている電圧Ｒ_ＣＩ_Ｃに対する出力電圧の利得ｇ_ｍ１が調整される第２のトランスコンダクタンスである。

抵抗２７は一端がトランスコンダクタンス２６の出力端子と接続され、他端が固定バイアスに接続されている抵抗値Ｒ_２の抵抗である。
抵抗２７がトランスコンダクタンス２６の出力端子と接続されることで、差動差分増幅器２８の第１の差動入力端子２８ａにはＲ_ＣＩ_Ｃｇ_ｍ１Ｒ_２の電圧が印加される。
このとき、差動差分増幅器２８の第２の差動入力端子２８ｂには、抵抗２２の両端に生じているＲ_ＲＩ_Ｒの電圧が印加される。
制御回路２の差動差分増幅器２８は第１の差動入力端子２８ａに印加されている電圧Ｒ_ＣＩ_Ｃｇ_ｍ１Ｒ_２と、第２の差動入力端子２８ｂに印加されている電圧Ｒ_ＲＩ_Ｒとの差分を増幅し、増幅後の差分を示す電流制御信号Ｖ_ｃｎｔを可変電流源１１，２５に出力することで、可変電流源１１，２５から出力される可変電流を制御する。

図２はこの発明の実施の形態１による可変利得増幅器の制御電流生成器２１を示す構成図である。
制御電流生成器２１は、図２に示すように、電流源群３１とスイッチ群３２からなる電流ＤＡコンバータ等で構成することが可能である。
電流源群３１はバイナリウェイトされた複数の電流源（図２の例では、２^１，２^０，２^−１，２^−２，２^−３，２^−４，２^−５又は２^−６の値の電流を出力する８個の電流源）から構成されている。
スイッチ群３２は複数のスイッチ（図２の例では、８個のスイッチ）から構成されており、外部から入力された制御ワードＷ_ｃｎｔにしたがって、各スイッチの開閉状態が決定される。

図３は外部から入力される制御ワードＷ_ｃｎｔと制御電流生成器２１から出力される制御電流の電流値Ｉ_Ｒ等との関係を示す説明図である。
図３の例では、外部から入力される制御ワードＷ_ｃｎｔは、０，１，２，・・・，３１のいずれかの値であり、例えば、制御ワードＷ_ｃｎｔ＝０であれば、スイッチ群３２を構成している８個のスイッチのうち、２^０の値の電流を出力する電流源と接続されているスイッチが閉状態になって、それ以外の電流源と接続されているスイッチが開状態になることを表している。
また、例えば、制御ワードＷ_ｃｎｔ＝１であれば、スイッチ群３２を構成している８個のスイッチのうち、２^０，２^−５の値の電流を出力する２個の電流源と接続されているスイッチが閉状態になって、それ以外の電流源と接続されているスイッチが開状態になることを表している。
図３では、接続されているスイッチが閉状態になって電流を出力している電流源が“１”で表され、接続されているスイッチが開状態になって電流を出力していない電流源は空欄で表されている。
制御電流生成器２１から出力される制御電流の電流値Ｉ_Ｒは、電流源群３１を構成している各々の電流源から出力される電流の合計値である。この制御電流の電流値Ｉ_Ｒのステップは、図３に示すように、ｄＢスケールで概ね一定（約０．２５ｄＢ）になっている。

図４はこの発明の実施の形態１による可変利得増幅器の差動差分増幅器２８を示す構成図である。
図４において、増幅器４１は第１の差動入力端子２８ａと接続されている差動入力端子を有し、第１の差動入力端子２８ａに印加されている電圧Ｒ_ＣＩ_Ｃｇ_ｍ１Ｒ_２の電位差を示す差動信号を増幅器４３に出力する。
増幅器４２は第２の差動入力端子２８ｂと接続されている差動入力端子を有し、第２の差動入力端子２８ｂに印加されている電圧Ｒ_ＲＩ_Ｒの電位差を示す差動信号を増幅器４３に出力する。
増幅器４３は増幅器４１から出力された差動信号と増幅器４２から出力された差動信号との差分を増幅し、増幅後の差分を示す電流制御信号Ｖ_ｃｎｔを可変電流源１１，２５に出力することで、可変電流源１１，２５から出力される可変電流を制御する。

図５はこの発明の実施の形態１による可変利得増幅器のトランスコンダクタンス１２，２６を示す構成図である。
トランスコンダクタンス１２，２６は、２つのＭＯＳトランジスタ（電界効果トランジスタ）５１ａ，５１ｂの差動対５１で構成されている。
図５では、トランスコンダクタンス１２，２６が、２つのＭＯＳトランジスタ５１ａ，５１ｂの差動対５１で構成されている例を示しているが、これに限るものではなく、例えば、図６に示すように、トランスコンダクタンス１２，２６が、２つのバイポーラトランジスタ５２ａ，５２ｂの差動対５２で構成されているものであってもよい。

次に動作について説明する。
制御回路２の制御電流生成器２１は、外部から制御ワードＷ_ｃｎｔが与えられると、その制御ワードＷ_ｃｎｔに対応する電流値Ｉ_Ｒの制御電流を出力する。
外部から与えられた制御ワードＷ_ｃｎｔが、例えば、制御ワードＷ_ｃｎｔ＝５であれば、図３に示すように、スイッチ群３２を構成している８個のスイッチのうち、２^０，２^−３，２^−５の値の電流を出力する３個の電流源と接続されているスイッチが閉状態になって、それ以外の５個の電流源と接続されているスイッチが開状態になる。その結果、２^０，２^−３，２^−５の値の電流を出力する３個の電流源から出力される電流の合計が、電流値Ｉ_Ｒの制御電流として制御電流生成器２１から出力される。
これにより、制御電流生成器２１から出力された電流値Ｉ_Ｒの制御電流が抵抗２２に流れることで、抵抗２２の両端にはＲ_ＲＩ_Ｒの電圧が生じ、その電圧Ｒ_ＲＩ_Ｒが差動差分増幅器２８の第２の差動入力端子２８ｂに印加される。

制御回路２の定電流源２３は、電流値Ｉ_Ｃの定電流を出力する。
これにより、定電流源２３から出力された電流値Ｉ_Ｃの定電流が抵抗２４に流れることで、抵抗２４の両端にはＲ_ＣＩ_Ｃの電圧が生じ、その電圧Ｒ_ＣＩ_Ｃがトランスコンダクタンス２６の入力端子に印加される。
制御回路２の可変電流源２５は、後述する差動差分増幅器２８により制御される可変電流をトランスコンダクタンス２６のバイアス端子に出力する。
制御回路２のトランスコンダクタンス２６は、入力端子に電圧Ｒ_ＣＩ_Ｃが印加されると、可変電流源２５から出力された可変電流によって、入力電圧である電圧Ｒ_ＣＩ_Ｃに対する出力電圧の利得ｇ_ｍ１が調整され、Ｒ_ＣＩ_Ｃｇ_ｍ１Ｒ_２の電圧を差動差分増幅器２８の第１の差動入力端子２８ａに出力する。

差動差分増幅器２８の増幅器４１は、第１の差動入力端子２８ａに電圧Ｒ_ＣＩ_Ｃｇ_ｍ１Ｒ_２が印加されると、その電圧Ｒ_ＣＩ_Ｃｇ_ｍ１Ｒ_２の電位差を示す信号を増幅器４３に出力する。
また、差動差分増幅器２８の増幅器４２は、第２の差動入力端子２８ｂに電圧Ｒ_ＲＩ_Ｒが印加されると、その電圧Ｒ_ＲＩ_Ｒの電位差を示す信号を増幅器４３に出力する。
差動差分増幅器２８の増幅器４３は、増幅器４１から出力された電位差を示す信号と増幅器４２から出力された電位差を示す信号との差分を増幅し、増幅後の差分を示す電流制御信号Ｖ_ｃｎｔを可変電流源１１，２５に出力することで、可変電流源１１，２５から出力される可変電流を制御する。

例えば、第１の差動入力端子２８ａに印加された電圧Ｒ_ＣＩ_Ｃｇ_ｍ１Ｒ_２の電位差が、第２の差動入力端子２８ｂに印加された電圧Ｒ_ＲＩ_Ｒの電位差より大きければ、差動差分増幅器２８の増幅器４３から例えば負の電流制御信号Ｖ_ｃｎｔが可変電流源１１，２５に出力される。
これにより、可変電流源２５から出力される可変電流が減少して、トランスコンダクタンス２６の出力電圧Ｒ_ＣＩ_Ｃｇ_ｍ１Ｒ_２が減少するため、第１の差動入力端子２８ａに印加される電圧Ｒ_ＣＩ_Ｃｇ_ｍ１Ｒ_２の電位差が、第２の差動入力端子２８ｂに印加された電圧Ｒ_ＲＩ_Ｒの電位差に近づくようになる。
一方、第１の差動入力端子２８ａに印加された電圧Ｒ_ＣＩ_Ｃｇ_ｍ１Ｒ_２の電位差が、第２の差動入力端子２８ｂに印加された電圧Ｒ_ＲＩ_Ｒの電位差より小さければ、差動差分増幅器２８の増幅器４３から例えば正の電流制御信号Ｖ_ｃｎｔが可変電流源１１，２５に出力される。
これにより、可変電流源２５から出力される可変電流が増加して、トランスコンダクタンス２６の出力電圧Ｒ_ＣＩ_Ｃｇ_ｍ１Ｒ_２が増加するため、第１の差動入力端子２８ａに印加される電圧Ｒ_ＣＩ_Ｃｇ_ｍ１Ｒ_２の電位差が、第２の差動入力端子２８ｂに印加された電圧Ｒ_ＲＩ_Ｒの電位差に近づくようになる。

つまり、可変電流源２５→トランスコンダクタンス２６→差動差分増幅器２８→可変電流源２５というフィードバックループが形成されるため、差動差分増幅器２８の利得が十分に大きい条件下では、下記の式（１）に示すように、第１の差動入力端子２８ａに印加される電圧Ｒ_ＣＩ_Ｃｇ_ｍ１Ｒ_２の電位差と、第２の差動入力端子２８ｂに印加された電圧Ｒ_ＲＩ_Ｒの電位差とが一致するようになる。なお、差動差分増幅器２８の利得が十分に大きくない場合には、一致精度が若干劣化する。
Ｒ_ＲＩ_Ｒ＝Ｒ_ＣＩ_Ｃｇ_ｍ１Ｒ_２ （１）
したがって、トランスコンダクタンス２６における入力電圧（電圧Ｒ_ＣＩ_Ｃ）に対する出力電圧の利得ｇ_ｍ１が、外部から与えられる制御ワードＷ_ｃｎｔによって調整される。

増幅器本体１の可変電流源１１は、可変電流をトランスコンダクタンス１２のバイアス端子に出力するが、制御回路２の可変電流源２５と同様に、差動差分増幅器２８から出力された電流制御信号Ｖ_ｃｎｔによって、トランスコンダクタンス１２のバイアス端子に出力する可変電流が制御される。
例えば、第１の差動入力端子２８ａに印加された電圧Ｒ_ＣＩ_Ｃｇ_ｍ１Ｒ_２の電位差が、第２の差動入力端子２８ｂに印加された電圧Ｒ_ＲＩ_Ｒの電位差より大きければ、差動差分増幅器２８の増幅器４３から負の電流制御信号Ｖ_ｃｎｔが可変電流源１１に出力されて、可変電流源１１から出力される可変電流が減少するため、増幅器本体１のトランスコンダクタンス１２における入力電圧Ｖｉｎに対する出力電圧Ｖｏｕｔの利得Ｋｇ_ｍ１が減少する。
一方、第１の差動入力端子２８ａに印加された電圧Ｒ_ＣＩ_Ｃｇ_ｍ１Ｒ_２の電位差が、第２の差動入力端子２８ｂに印加された電圧Ｒ_ＲＩ_Ｒの電位差より小さければ、差動差分増幅器２８の増幅器４３から正の電流制御信号Ｖ_ｃｎｔが可変電流源１１に出力されて、可変電流源１１から出力される可変電流が増加するため、増幅器本体１のトランスコンダクタンス１２における入力電圧Ｖｉｎに対する出力電圧Ｖｏｕｔの利得Ｋｇ_ｍ１が増加する。

増幅器本体１におけるトランスコンダクタンス１２の利得Ｋｇ_ｍ１は、制御回路２におけるトランスコンダクタンス２６の利得ｇ_ｍ１のＫ（１以上の値）倍であるため、増幅器本体１のトランスコンダクタンス１２のサイズは、制御回路２のトランスコンダクタンス２６のサイズより大きなものである。
増幅器本体１のトランスコンダクタンス１２のサイズが大きい理由は、通常、増幅器本体１には負荷（例えば、容量性の負荷）が接続されて、トランスコンダクタンス１２が当該負荷に電流を供給する必要があるため、サイズが大きいものとなっている。また、トランスコンダクタンス１２の入力電圧Ｖｉｎは、通常、高周波帯の電圧であるため、サイズが大きいものとなっている。
これに対して、制御回路２のトランスコンダクタンス２６は、増幅器本体１に接続されるような負荷は接続されず、また、取り扱う信号が高周波帯の信号ではなく、直流の信号であるため、サイズが小さいものとなっている。
このため、サイズが大きなトランスコンダクタンス１２を実装する必要がある増幅器本体１の実装サイズと比べて、制御回路２の実装サイズは小さく、増幅器本体１の数分の１の面積で作成することができる。

増幅器本体１のトランスコンダクタンス１２は、入力端子に入力電圧Ｖｉｎが印加されると、可変電流源１１から出力された可変電流によって、入力電圧Ｖｉｎに対する出力電圧Ｖｏｕｔの利得Ｋｇ_ｍ１が調整され、Ｋｇ_ｍ１Ｒ_１の電圧Ｖｏｕｔを出力する。
これにより、増幅器本体１の利得Ｇａｉｎは、下記の式（２）のようになり、制御電流生成器２１から出力される電流値Ｉ_Ｒの制御電流に比例する。

したがって、増幅器本体１の利得Ｇａｉｎのステップについても、ｄＢスケールで概ね一定になる。
図７は制御電流生成器２１から出力される電流値Ｉ_Ｒの制御電流に対応する増幅器本体１の利得Ｇａｉｎと、理想の利得Ｇａｉｎからの誤差とを示す説明図である。

以上で明らかなように、この実施の形態１によれば、制御ワードＷ_ｃｎｔに対応する電流値Ｉ_Ｒの制御電流を出力する制御電流生成器２１と、電流値Ｉ_Ｃの定電流を出力する定電流源２３と、可変電流をトランスコンダクタンス２６のバイアス端子に出力する可変電流源２５と、可変電流源２５から出力された可変電流によって、定電流源２３から出力された定電流に比例する電圧に対する出力電圧の利得が調整されるトランスコンダクタンス２６と、制御電流生成器２１から出力された制御電流に比例する電圧と、トランスコンダクタンス２６の出力電圧との差分を増幅し、増幅後の差分を示す電流制御信号Ｖ_ｃｎｔを可変電流源１１，２５に出力することで、可変電流源１１，２５から出力される可変電流を制御する差動差分増幅器２８とからなる制御回路２を備えるように構成したので、小型化及び低コスト化を図ることができる微細解像度の利得制御の実施が可能な可変利得増幅器が得られる効果がある。

即ち、特許文献１に開示されている可変利得増幅器では、サイズが大きなトランスコンダクタンスを複数個実装する必要があるが、この実施の形態１の可変利得増幅器では、サイズが大きなトランスコンダクタンス１２については、増幅器本体１において１個実装すればよいため、特許文献１に開示されている可変利得増幅器よりも小型化及び低コスト化を図ることができる。
ただし、この実施の形態１の可変利得増幅器では、複数個のサイズが大きなトランスコンダクタンスを実装する代わりに、制御回路２を実装する必要があるが、制御回路２が実装しているトランスコンダクタンス２６は、サイズが小さなトランスコンダクタンスであるため、制御回路２の実装サイズは小さく、増幅器本体１の数分の１の面積で作成することができる。したがって、制御回路２を実装する必要があっても、特許文献１に開示されている可変利得増幅器よりも小型化及び低コスト化を図ることができる。

なお、この実施の形態１では、増幅器本体１におけるトランスコンダクタンス１２及び可変電流源１１と、制御回路２におけるトランスコンダクタンス２６及び可変電流源２５とが同一の集積回路上に実装されるようにしてもよい。

実施の形態２．
図８はこの発明の実施の形態２による可変利得増幅器を示す構成図であり、図において、図１と同一符号は同一または相当部分を示すので説明を省略する。
増幅器本体１のトランスコンダクタンス６０は、図１のトランスコンダクタンス１２に相当する第１のトランスコンダクタンスであるが、トランスコンダクタンス６０は、図１のトランスコンダクタンス１２と異なり、可変電流源１１を内蔵している。
制御回路２のトランスコンダクタンス７０は、図１のトランスコンダクタンス２６に相当する第２のトランスコンダクタンスであるが、トランスコンダクタンス７０は、図１のトランスコンダクタンス２６と異なり、可変電流源２５を内蔵している。

図９はこの発明の実施の形態２による可変利得増幅器のトランスコンダクタンス６０を示す構成図である。
図９において、抵抗６１は一端が可変電流源１１と接続され、他端が固定バイアスに接続されている第１の抵抗であり、可変電流源１１から出力された可変電流が流れることで、抵抗６１の両端に生じる電圧が差動対６３，６４に印加される。
第１の差動対である差動対６２はソース端子が接地されている２つのトランジスタ６２ａ，６２ｂからなり、トランジスタ６２ａのゲート端子に入力電圧Ｖｉｎの＋側が印加され、トランジスタ６２ｂのゲート端子に入力電圧Ｖｉｎの−側が印加される。

第２の差動対である差動対６３はソース端子が互いに接続されている２つのトランジスタ６３ａ，６３ｂからなり、２つのトランジスタ６３ａ，６３ｂのソース端子が差動対６２を構成しているトランジスタ６２ａ（一方のトランジスタ）のドレイン端子と接続されている。トランジスタ６３ａのゲート端子には抵抗６１の両端に生じている電圧の＋側が印加され、トランジスタ６３ｂのゲート端子には抵抗６１の両端に生じている電圧の−側が印加される。
第３の差動対である差動対６４はソース端子が互いに接続されている２つのトランジスタ６４ａ，６４ｂからなり、２つのトランジスタ６４ａ，６４ｂのソース端子が差動対６２を構成しているトランジスタ６２ｂ（他方のトランジスタ）のドレイン端子と接続されている。トランジスタ６４ａのゲート端子には抵抗６１の両端に生じている電圧の＋側が印加され、トランジスタ６４ｂのゲート端子には抵抗６１の両端に生じている電圧の−側が印加される。
なお、差動対６３を構成しているトランジスタ６３ａ（一方のトランジスタ）と差動対６４を構成しているトランジスタ６４ａ（一方のトランジスタ）との間にトランスコンダクタンス６０の出力電圧Ｖｏｕｔが現れる。

図１０はこの発明の実施の形態２による可変利得増幅器のトランスコンダクタンス７０を示す構成図である。
図１０において、抵抗７１は一端が可変電流源２５と接続され、他端が固定バイアスに接続されている第２の抵抗であり、可変電流源２５から出力された可変電流が流れることで、抵抗７１の両端に生じる電圧が差動対７３，７４に印加される。
第４の差動対である差動対７２はソース端子が接地されている２つのトランジスタ７２ａ，７２ｂからなり、トランジスタ７２ａのゲート端子に、抵抗２４の両端に生じている電圧Ｒ_ＣＩ_Ｃの＋側が印加され、トランジスタ７２ｂのゲート端子に、抵抗２４の両端に生じている電圧Ｒ_ＣＩ_Ｃの−側が印加される。

第５の差動対である差動対７３はソース端子が互いに接続されている２つのトランジスタ７３ａ，７３ｂからなり、２つのトランジスタ７３ａ，７３ｂのソース端子が差動対７２を構成しているトランジスタ７２ａ（一方のトランジスタ）のドレイン端子と接続されている。トランジスタ７３ａのゲート端子には抵抗７１の両端に生じている電圧の＋側が印加され、トランジスタ７３ｂのゲート端子には抵抗７１の両端に生じている電圧の−側が印加される。
第６の差動対である差動対７４はソース端子が互いに接続されている２つのトランジスタ７４ａ，７４ｂからなり、２つのトランジスタ７４ａ，７４ｂのソース端子が差動対７２を構成しているトランジスタ７２ｂ（他方のトランジスタ）のドレイン端子と接続されている。トランジスタ７４ａのゲート端子には抵抗７１の両端に生じている電圧の＋側が印加され、トランジスタ７４ｂのゲート端子には抵抗７１の両端に生じている電圧の−側が印加される。
なお、差動対７３を構成しているトランジスタ７３ａ（一方のトランジスタ）と差動対７４を構成しているトランジスタ７４ａ（一方のトランジスタ）との間にトランスコンダクタンス７０の出力電圧Ｒ_ＣＩ_Ｃｇ_ｍ１Ｒ_２が現れる。

次に動作について説明する。
トランスコンダクタンス６０，７０以外は、上記実施の形態１と同様であるため、ここでは、主にトランスコンダクタンス６０，７０の動作を説明する。

制御回路２のトランスコンダクタンス７０に内蔵されている可変電流源２５は、可変電流を出力するが、その可変電流は、上記実施の形態１と同様に、差動差分増幅器２８から出力される電流制御信号Ｖ_ｃｎｔによって制御される。
即ち、差動差分増幅器２８の第１の差動入力端子２８ａに印加された電圧Ｒ_ＣＩ_Ｃｇ_ｍ１Ｒ_２の電位差が、第２の差動入力端子２８ｂに印加された電圧Ｒ_ＲＩ_Ｒの電位差より大きい状況下では、差動差分増幅器２８の増幅器４３から例えば負の電流制御信号Ｖ_ｃｎｔが出力されるので、可変電流源２５から出力される可変電流は減少するように制御される。
一方、差動差分増幅器２８の第１の差動入力端子２８ａに印加された電圧Ｒ_ＣＩ_Ｃｇ_ｍ１Ｒ_２の電位差が、第２の差動入力端子２８ｂに印加された電圧Ｒ_ＲＩ_Ｒの電位差より小さい状況下では、差動差分増幅器２８の増幅器４３から例えば正の電流制御信号Ｖ_ｃｎｔが出力されるので、可変電流源２５から出力される可変電流は増加するように制御される。
差動差分増幅器２８により制御された可変電流が可変電流源２５から出力されることで抵抗７１の両端に電圧が生じる。

このとき、差動対７２を構成しているトランジスタ７２ａのゲート端子には、制御電流生成器２１から出力された制御電流によって、抵抗２４の両端に生じている電圧Ｒ_ＣＩ_Ｃの＋側が印加され、トランジスタ７２ｂのゲート端子には、抵抗２４の両端に生じている電圧Ｒ_ＣＩ_Ｃの−側が印加される。
また、差動対７３を構成しているトランジスタ７３ａのゲート端子には、抵抗７１の両端に生じている電圧の＋側が印加され、トランジスタ７３ｂのゲート端子には、抵抗７１の両端に生じている電圧の−側が印加される。
同様に、差動対７４を構成しているトランジスタ７４ａのゲート端子には、抵抗７１の両端に生じている電圧の＋側が印加され、トランジスタ７４ｂのゲート端子には、抵抗７１の両端に生じている電圧の−側が印加される。

したがって、差動対７３，７４に印加される電圧が大きくなれば（可変電流源２５から出力された可変電流が増加して、抵抗７１の両端に生じている電圧が大きくなれば）、差動対７３，７４の利得が大きくなるため、トランスコンダクタンス７０の入力電圧である電圧Ｒ_ＣＩ_Ｃに対する出力電圧の利得ｇ_ｍ１が大きくなる。よって、差動対７３を構成しているトランジスタ７３ａと差動対７４を構成しているトランジスタ７４ａとの間に現れるトランスコンダクタンス７０の出力電圧Ｒ_ＣＩ_Ｃｇ_ｍ１Ｒ_２が大きくなる。
一方、差動対７３，７４に印加される電圧が小さくなれば（可変電流源２５から出力された可変電流が減少して、抵抗７１の両端に生じている電圧が小さくなれば）、差動対７３，７４の利得が小さくなるため、トランスコンダクタンス７０の入力電圧である電圧Ｒ_ＣＩ_Ｃに対する出力電圧の利得ｇ_ｍ１が小さくなる。よって、差動対７３を構成しているトランジスタ７３ａと差動対７４を構成しているトランジスタ７４ａとの間に現れるトランスコンダクタンス７０の出力電圧Ｒ_ＣＩ_Ｃｇ_ｍ１Ｒ_２が小さくなる。

増幅器本体１のトランスコンダクタンス６０に内蔵されている可変電流源１１は、可変電流を出力するが、その可変電流は、上記実施の形態１と同様に、差動差分増幅器２８から出力される電流制御信号Ｖ_ｃｎｔによって制御される。
即ち、差動差分増幅器２８の第１の差動入力端子２８ａに印加された電圧Ｒ_ＣＩ_Ｃｇ_ｍ１Ｒ_２の電位差が、第２の差動入力端子２８ｂに印加された電圧Ｒ_ＲＩ_Ｒの電位差より大きい状況下では、差動差分増幅器２８の増幅器４３から例えば負の電流制御信号Ｖ_ｃｎｔが出力されるので、可変電流源１１から出力される可変電流は減少するように制御される。
一方、差動差分増幅器２８の第１の差動入力端子２８ａに印加された電圧Ｒ_ＣＩ_Ｃｇ_ｍ１Ｒ_２の電位差が、第２の差動入力端子２８ｂに印加された電圧Ｒ_ＲＩ_Ｒの電位差より小さい状況下では、差動差分増幅器２８の増幅器４３から例えば正の電流制御信号Ｖ_ｃｎｔが出力されるので、可変電流源１１から出力される可変電流は増加するように制御される。
差動差分増幅器２８により制御された可変電流が可変電流源１１から出力されることで抵抗６１の両端に電圧が生じる。

このとき、差動対６２を構成しているトランジスタ６２ａのゲート端子には、入力電圧Ｖｉｎの＋側が印加され、トランジスタ６２ｂのゲート端子には、入力電圧Ｖｉｎの−側が印加される。
また、差動対６３を構成しているトランジスタ６３ａのゲート端子には、抵抗６１の両端に生じている電圧の＋側が印加され、トランジスタ６３ｂのゲート端子には、抵抗６１の両端に生じている電圧の−側が印加される。
同様に、差動対６４を構成しているトランジスタ６４ａのゲート端子には、抵抗６１の両端に生じている電圧の＋側が印加され、トランジスタ６４ｂのゲート端子には、抵抗６１の両端に生じている電圧の−側が印加される。

したがって、差動対６３，６４に印加される電圧が大きくなれば（可変電流源１１から出力された可変電流が増加して、抵抗６１の両端に生じている電圧が大きくなれば）、差動対６３，６４の利得が大きくなるため、トランスコンダクタンス６０の入力電圧Ｖｉｎに対する出力電圧の利得Ｋｇ_ｍ１が大きくなる。よって、差動対６３を構成しているトランジスタ６３ａと差動対６４を構成しているトランジスタ６４ａとの間に現れるトランスコンダクタンス６０の出力電圧Ｖｏｕｔが大きくなる。
一方、差動対６３，６４に印加される電圧が小さくなれば（可変電流源１１から出力された可変電流が減少して、抵抗６１の両端に生じている電圧が小さくなれば）、差動対６３，６４の利得が小さくなるため、トランスコンダクタンス６０の入力電圧Ｖｉｎに対する出力電圧の利得Ｋｇ_ｍ１が小さくなる。よって、差動対６３を構成しているトランジスタ６３ａと差動対６４を構成しているトランジスタ６４ａとの間に現れるトランスコンダクタンス６０の出力電圧Ｖｏｕｔが小さくなる。

以上で明らかなように、トランスコンダクタンス６０が可変電流源１１、抵抗６１及び差動対６２，６３，６４から構成され、トランスコンダクタンス７０が可変電流源２５、抵抗７１及び差動対７２，７３，７４から構成される場合でも、上記実施の形態１と同様に、小型化及び低コスト化を図ることができる微細解像度の利得制御の実施が可能な可変利得増幅器が得られる効果がある。

なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。

１ 増幅器本体、２ 制御回路、１１ 可変電流源（第１の可変電流源）、１２ トランスコンダクタンス（第１のトランスコンダクタンス）、１３ 抵抗、２１ 制御電流生成器、２２ 抵抗、２３ 定電流源、２４ 抵抗、２５ 可変電流源（第２の可変電流源）、２６ トランスコンダクタンス（第２のトランスコンダクタンス）、２７ 抵抗、２８ 差動差分増幅器、２８ａ 第１の差動入力端子、２８ｂ 第２の差動入力端子、３１ 電流源群、３２ スイッチ群、４１，４２，４３ 増幅器、５１ 差動対、５１ａ，５１ｂ ＭＯＳトランジスタ（電界効果トランジスタ）、５２ 差動対、５２ａ，５２ｂ バイポーラトランジスタ、６０ トランスコンダクタンス（第１のトランスコンダクタンス）、６１ 抵抗（第１の抵抗）、６２ 差動対（第１の差動対）、６２ａ，６２ｂ トランジスタ、６３ 差動対（第２の差動対）、６３ａ，６３ｂ トランジスタ、６４ 差動対（第３の差動対）、６４ａ，６４ｂ トランジスタ、７０ トランスコンダクタンス（第２のトランスコンダクタンス）、７１ 抵抗（第２の抵抗）、７２ 差動対（第４の差動対）、７２ａ，７２ｂ トランジスタ、７３ 差動対（第５の差動対）、７３ａ，７３ｂ トランジスタ、７４ 差動対（第３の差動対）、７４ａ，７４ｂ トランジスタ。

Claims (7)

1. 入力電圧を増幅する増幅器本体と、前記増幅器本体の利得を制御する制御回路とを備え、
   前記増幅器本体は、
   可変電流を出力する第１の可変電流源と、
   前記第１の可変電流源から出力された可変電流によって、入力電圧に対する出力電圧の利得が調整される第１のトランスコンダクタンスとを備え、
   前記制御回路は、
   利得を指示する利得制御信号に対応する電流値の制御電流を出力する制御電流生成器と、
   定電流を出力する定電流源と、
   可変電流を出力する第２の可変電流源と、
   前記第２の可変電流源から出力された可変電流によって、前記定電流源から出力された定電流に比例する電圧に対する出力電圧の利得が調整される第２のトランスコンダクタンスと、
   前記制御電流生成器から出力された制御電流に比例する電圧と、前記第２のトランスコンダクタンスの出力電圧との差分を増幅し、増幅後の差分を示す電流制御信号を前記第１及び第２の可変電流源に出力することで、前記第１及び第２の可変電流源から出力される可変電流を制御する差分増幅器とを備えたことを特徴とする可変利得増幅器。
2. 前記増幅器本体における前記第１のトランスコンダクタンス及び前記第１の可変電流源と、前記制御回路における前記第２のトランスコンダクタンス及び前記第２の可変電流源とが同一の集積回路上に実装されることを特徴とする請求項１記載の可変利得増幅器。
3. 前記第１及び第２のトランスコンダクタンスは、２つの電界効果トランジスタの差動対で構成されていることを特徴とする請求項１または請求項２記載の可変利得増幅器。
4. 前記第１及び第２のトランスコンダクタンスは、２つのバイポーラトランジスタの差動対で構成されていることを特徴とする請求項１または請求項２記載の可変利得増幅器。
5. 入力電圧を増幅する増幅器本体と、前記増幅器本体の利得を制御する制御回路とを備え、
   前記増幅器本体は、
   可変電流を出力する第１の可変電流源を内蔵しており、前記第１の可変電流源から出力された可変電流によって、入力電圧に対する出力電圧の利得が調整される第１のトランスコンダクタンスを備え、
   前記制御回路は、
   利得を指示する利得制御信号に対応する電流値の制御電流を出力する制御電流生成器と、
   定電流を出力する定電流源と、
   可変電流を出力する第２の可変電流源を内蔵しており、前記第２の可変電流源から出力された可変電流によって、前記定電流源から出力された定電流に比例する電圧に対する出力電圧の利得が調整される第２のトランスコンダクタンスと、
   前記制御電流生成器から出力された制御電流に比例する電圧と、前記第２のトランスコンダクタンスの出力電圧との差分を増幅し、増幅後の差分を示す電流制御信号を前記第１及び第２の可変電流源に出力することで、前記第１及び第２の可変電流源から出力される可変電流を制御する差分増幅器とを備えたことを特徴とする可変利得増幅器。
6. 前記第１のトランスコンダクタンスは、
   内蔵している前記第１の可変電流源から出力された可変電流が流れる第１の抵抗と、
   ソース端子が接地され、ゲート端子に前記入力電圧が印加される２つのトランジスタからなる第１の差動対と、
   ソース端子が前記第１の差動対を構成している一方のトランジスタのドレイン端子と接続され、ゲート端子に前記第１の抵抗の両端に生じている電圧が印加される２つのトランジスタからなる第２の差動対と、
   ソース端子が前記第１の差動対を構成している他方のトランジスタのドレイン端子と接続され、ゲート端子に前記第１の抵抗の両端に生じている電圧が印加される２つのトランジスタからなる第３の差動対とを備え、
   前記第２の差動対を構成している一方のトランジスタのドレイン端子と前記第３の差動対を構成している一方のトランジスタのドレイン端子との間に前記第１のトランスコンダクタンスの出力電圧が現れることを特徴とする請求項５記載の可変利得増幅器。
7. 前記第２のトランスコンダクタンスは、
   内蔵している前記第２の可変電流源から出力された可変電流が流れる第２の抵抗と、
   ソース端子が接地され、ゲート端子に前記定電流源から出力された定電流に比例する電圧が印加される２つのトランジスタからなる第４の差動対と、
   ソース端子が前記第４の差動対を構成している一方のトランジスタのドレイン端子と接続され、ゲート端子に前記第２の抵抗の両端に生じている電圧が印加される２つのトランジスタからなる第５の差動対と、
   ソース端子が前記第４の差動対を構成している他方のトランジスタのドレイン端子と接続され、ゲート端子に前記第２の抵抗の両端に生じている電圧が印加される２つのトランジスタからなる第６の差動対とを備え、
   前記第５の差動対を構成している一方のトランジスタのドレイン端子と前記第６の差動対を構成している一方のトランジスタのドレイン端子との間に前記第２のトランスコンダクタンスの出力電圧が現れることを特徴とする請求項５または請求項６記載の可変利得増幅器。

Images