JP2010263375A

JP2010263375A - ドライバ回路

Info

Publication number: JP2010263375A
Application number: JP2009112158A
Authority: JP
Inventors: Konosuke Taki; 幸之助瀧
Original assignee: Freescale Semiconductor Inc
Current assignee: NXP USA Inc
Priority date: 2009-05-01
Filing date: 2009-05-01
Publication date: 2010-11-18
Anticipated expiration: 2029-05-01
Also published as: US8115469B2; JP5382702B2; US20100277155A1

Abstract

【課題】出力トランジスタの立ち上がりを円滑にし、電圧の低下を抑制するためのドライバ回路を提供する。
【解決手段】モータドライバ１１のトランジスタ１１１には、プリドライバ２０のバッファ２２に接続される。モータドライバ１１の外部端子ＴＭ１には、レギュレータ２６に接続され、トランジスタ２３１，２３２に電圧を供給する。トランジスタ２３１，２３２のゲート端子は、それぞれトランジスタ２３２，２３１のドレイン端子に接続される。トランジスタ２３１は、入力信号が供給されるトランジスタ２３７に接続され、トランジスタ２３３は、入力信号の反転信号が供給されるトランジスタ２３８に接続される。そして、外部端子ＴＭ１には、トランジスタ２１のゲート端子に接続される。このトランジスタ２１のソース端子は、トランジスタ２３４を介してバッファ２２に接続され、ドレイン端子はレギュレータ２６に接続される。
【選択図】図１

Description

本発明は、モータ等を駆動するためのドライバ回路に関するものである。

モータなどを駆動するドライブ回路として、フルブリッジ接続やハーフブリッジ接続などの駆動回路が知られている（例えば、特許文献１参照）。この特許文献１においては、消費電力を低く抑えるためのドライバ回路が検討されている。この文献に記載されたプリドライバ回路は、ハイサイドのＭＯＳトランジスタとローサイドのＭＯＳトランジスタとの接続ノードを出力端子とする駆動回路において、ハイサイドのＭＯＳトランジスタのトップゲートに接続される。そして、プリドライバ回路は、入力端子と、トップゲートに接続された定電流源とを備える。入力端子に入力された信号に基づいて定電流源を駆動し、ハイサイドのＭＯＳトランジスタがオンされたときの寄生容量に蓄積された電荷による電圧を、接続ノードの電圧に加算してトップゲートに印加する。

特開２００５−３５４５８６号公報（第１頁、図１）

また、出力電圧をモニタしながらハイサイドを駆動するプリドライバを用いる場合もある。特に、モータドライバのハイサイドのトランジスタのゲート・ソースの耐圧が低い場合には、ソース端子電圧をモニタしながら、ゲート端子に制御電圧を印加する必要がある。このようなドライバ回路ＤＣ１を、図３、４を用いて説明する。

（構成）
モータＭ１に対して、電力を供給するドライバ回路ＤＣ１は、モータドライバ１１及びプリドライバ１０から構成される。

このモータドライバ１１は、ハイサイドのトランジスタ１１１、ローサイドのトランジスタ１１２を備えている。トランジスタ１１１のドレイン端子には、電圧Ｖ１が供給される。トランジスタ１１１のソース端子は、トランジスタ１１２のドレイン端子に接続され、ソース端子は接地ラインに接続される。

そして、トランジスタ１１１のソース端子とトランジスタ１１２のドレイン端子との接続ノードに外部端子ＴＭ１が設けられており、この外部端子ＴＭ１から電圧Ｖ２がモータＭ１に供給される。

トランジスタ１１１のゲート端子には、プリドライバ１０からハイサイド制御電圧Ｖ５が供給される。
また、外部端子ＴＭ１における電圧Ｖ２は、プリドライバ１０にフィードバックされて、電圧モニタとして利用される。

プリドライバ１０は、バッファ１２，１３，１４、トランジスタ１３１〜１３８、抵抗１５、レギュレータ１６を備える。
このプリドライバ１０は、モータドライバ１１を制御するための入力信号Ｓ１を取得する。この入力信号Ｓ１の反転信号Ｓ２がバッファ１３に供給される。そして、トランジス
タ１１２のゲート端子に供給される。

レギュレータ１６は、抵抗１５を介して電圧Ｖ２を取得する。そして、トランジスタ１３１〜１３８を駆動するための電圧Ｖ４に昇圧する。
この電圧Ｖ４の供給ラインは、トランジスタ１３１，１３２のソース端子に接続される。

トランジスタ１３１のゲート端子は、トランジスタ１３２のドレイン端子に接続され、トランジスタ１３２のゲート端子は、トランジスタ１３１のドレイン端子に接続される。更に、トランジスタ１３１，１３２のドレイン端子は、それぞれトランジスタ１３３，１３４のソース端子に接続される。また、トランジスタ１３２のドレイン端子は、バッファ１２の入力端子に接続され、入力信号Ｓ１の変換電圧を供給する。

トランジスタ１３３，１３４のゲート端子は、抵抗１５を介して外部端子ＴＭ１に接続されて、電圧Ｖ２が供給される。更に、トランジスタ１３３，１３４のドレイン端子は、それぞれトランジスタ１３５，１３６のドレイン端子に接続される。トランジスタ１３５，１３６のゲート端子には電圧Ｖ３が供給される。

トランジスタ１３３，１３４のソース端子は、それぞれトランジスタ１３７，１３８のドレイン端子に接続される。
外部から供給された入力信号Ｓ１は、電圧Ｖ３によって駆動されるバッファ１４及びトランジスタ１３７のゲート端子に供給される。バッファ１４は、入力信号Ｓ１の反転信号をトランジスタ１３８に供給する。トランジスタ１３７，１３８のソース端子は接地ラインに接続される。

（動作）
次に、図４を用いて、ドライバ回路ＤＣ１の動作を説明する。ここでは、入力信号Ｓ１や負荷電流Ｉ２を擬似的に生成してシミュレーションを行なった。

図４（ａ）は、入力信号Ｓ１のタイムチャートを示している。ここで、時刻ｔ１１〜ｔ１３，ｔ１５〜ｔ１７は、Ｈｉｇｈレベルの信号が供給されている。
これに対して、図４（ｂ）に示す負荷電流Ｉ２が発生している場合を想定する。ここで、正の負荷電流Ｉ２は、ドライバ回路ＤＣ１からモータＭ１に電流が供給されている場合を示している。一方、負の負荷電流Ｉ２は、モータＭ１において逆起電力が生じ、負荷電流Ｉ２の逆流が生じていることを示している。

入力信号Ｓ１がＨｉｇｈレベルの場合、トランジスタ１３７がＯＮになり、トランジスタ１３８がＯＦＦになる。この場合、トランジスタ１３５のソース端子が接地レベルとなるため、トランジスタ１３５がＯＮになる。

トランジスタ１３３，１３４は、トランジスタ１３１，１３２のゲート端子を保護するためのクランプ回路である。このクランプ回路のソース端子（トランジスタ１３３，１３４のソース端子）は、〔電圧Ｖ２＋閾値電圧Ｖｔ〕より下がらないように動作する。これにより、トランジスタ１３１，１３２のゲート端子のゲート・ソース間電圧が、最大許容電圧（MaxVgs）を超えないように維持される。

また、トランジスタ１３５，１３６はトランジスタ１３７，１３８のドレイン電圧が電圧Ｖ３を超えないように保護するためのクランプ回路である。このクランプ回路のソース端子（トランジスタ１３５，１３６のソース端子）は、〔電圧Ｖ３−閾値電圧Ｖｔ〕より上がらないように動作する。これにより、トランジスタ１３７，１３８のドレイン・ソー
ス間電圧が最大許容電圧（MaxVds）を超えないように維持される。

ここで、電圧Ｖ２が低く、トランジスタ１３３のソース端子（トランジスタ１３２のゲート端子）の電圧が低くなるため、トランジスタ１３２がＯＮになる。
この場合、トランジスタ１３１のゲート端子には、トランジスタ１３２のドレイン端子を介して電圧Ｖ４が供給されるため、トランジスタ１３１はＯＦＦになる。そして、トランジスタ１３２のドレイン端子の電圧は、バッファ１２に供給される。

バッファ１２はハイサイド制御電圧Ｖ５を出力し、トランジスタ１１１のゲート端子に供給されて、トランジスタ１１１がＯＮになる。この結果、電圧Ｖ１がモータＭ１に供給されることになる。図４（ｃ）に示すように、比較的小さな時間遅延Ｄ１１の後でハイサイド制御電圧Ｖ５が立ち上がることになる。

一方、入力信号Ｓ１がＬｏｗレベルの場合、トランジスタ１３８がＯＮになり、トランジスタ１３７がＯＦＦになる。この場合、トランジスタ１３６のソース端子が接地レベルとなるため、トランジスタ１３６がＯＮになる。このときトランジスタ１３４のドレインが接地レベルとなり、ソース端子は〔電圧Ｖ２＋閾値電圧Ｖｔ〕にクランプされる。トランジスタ１３２のドレイン端子が〔電圧Ｖ２＋閾値電圧Ｖｔ〕となり、バッファ１２の入力端子はＬｏｗレベルになる。従って、トランジスタ１１１のゲート端子に供給されるハイサイド制御電圧Ｖ５もＬｏｗレベルになる。この場合には、トランジスタ１１１がＯＦＦになり、電圧Ｖ１はモータＭ１に供給されない。

この場合、トランジスタ１３１のゲート端子の電圧は低くなり、トランジスタ１３１はＯＮ、トランジスタ１３２はＯＦＦになる。

ところが、モータＭ１において逆起電力が生じて、モータＭ１から電流が逆流することがある。図４（ａ）において、時刻ｔ１５においては、負の負荷電流Ｉ２が生じている。
この場合には、外部端子ＴＭ１から電流が供給される。この逆流電流の大部分はトランジスタ１１１のボディダイオードを介して流れるが、一部はプリドライバ１０に還流される。

この電流は、バッファ１２、レギュレータ１６に供給される。この場合、バッファ１２は、Ｈｉｇｈ出力を行なうことができない。従って、バッファ１２に入力信号Ｓ１に対応するハイサイド制御電圧Ｖ５を供給することができない。

そして、逆起電力が消滅し、電流の逆流が無くなった場合に電圧Ｖ２が低くなる。ここで、トランジスタ１３３，１３４がＯＮになり、入力信号Ｓ１に対応する電圧を供給する。このため、図４（ｂ）に示すように、逆起電力は消失し、正の負荷電流Ｉ２になってから、図４（ｃ）に示すように、ハイサイド制御電圧Ｖ５が立ち上がるため、比較的大きな時間遅延Ｄ１２が生じる。

この場合、逆起電力がなくなった時には、トランジスタ１１１はＯＮになっていないため、モータドライバ１１は電力を供給することができない。このため、図４（ｄ）に示すようにグリッチＧ１が生じる。そして、トランジスタ１１１がＯＮになるとともに、電圧Ｖ２が回復する。

本発明は、上記の問題点を解決するためになされたものであり、出力トランジスタの立ち上がりを円滑にし、電圧の低下を抑制するためのドライバ回路を提供することにある。

上記問題点を解決するために、本発明は、ハイサイドトランジスタとローサイドトランジスタとの接続ノードに設けられたドライバ出力端子と、前記出力端子に接続され、出力電圧に対して昇圧したフローティング電圧を供給するフローティング電源部と、前記ハイサイドトランジスタのゲート端子に出力端子が接続され、前記フローティング電圧により動作するバッファと、前記フローティング電圧が供給され、入力信号の電圧を変換した変換電圧を前記バッファの入力端子に供給するレベルシフタと、前記ドライバ出力端子にゲート端子が接続され、前記フローティング電圧がドレイン端子に供給され、ソース端子が前記バッファの入力端子に接続された補助トランジスタと、前記補助トランジスタに、入力信号が低電位の場合に低電位ラインに接続される制御素子とを設けたことを要旨とする。これにより、逆流電流が生じた場合にも、補助トランジスタによりバッファの動作を補助することができる。

また、本発明は、前記レベルシフタは、前記フローティング電圧がソース端子に供給される第１トランジスタ及び第２トランジスタを備え、前記第１トランジスタのゲート端子は前記第２トランジスタのドレイン端子に接続され、前記第２トランジスタのゲート端子は前記第１トランジスタのドレイン端子に接続され、前記第１トランジスタ、第２トランジスタのドレイン端子には、それぞれ第３トランジスタ、第４トランジスタのドレイン端子に接続され、前記第３トランジスタ、第４トランジスタのソース端子は低電位ラインに接続され、前記第３トランジスタのゲート端子には入力信号が供給され、前記第４トランジスタのゲート端子には入力信号の反転信号が供給されるように接続したことを要旨とする。これにより、トラジスタを用いてレベルシフタを構成することができる。

また、本発明は、前記補助トランジスタのドレイン端子を、前記第４トランジスタのドレイン端子に接続したことを要旨とする。これにより、レベルシフタの動作に合わせて、補助トランジタの出力をバッファに供給することができる。

また、本発明は、前記第１トランジスタ、第２トランジスタのドレイン端子は、それぞれ第５トランジスタ、第６トランジスタを介して第３トランジスタ、第４トランジスタのドレイン端子に接続され、前記第５トランジスタ、第６トランジスタのゲート端子は、前記ドライバ出力端子に接続したことを要旨とする。これにより、第１トランジスタ、第２トランジスタのゲート端子には、第５トランジスタ、第６トランジスタによって決まる電圧しか印加されないので、第１トランジスタ、第２トランジスタを保護することができる。

また、本発明は、前記第１トランジスタ、第２トランジスタのドレイン端子は、それぞれ第７トランジスタ、第８トランジスタを介して第３トランジスタ、第４トランジスタのドレイン端子に接続され、前記第５トランジスタ、第６トランジスタのゲート端子は、電源電圧を供給することを要旨とする。これにより、第３トランジスタ、第４トランジスタのドレイン・ソース間には第７トランジスタ、第８トランジスタによって決まる電圧しか印加されないので、第３トランジスタ、第４トランジスタを保護することができる。

本発明によれば、出力トランジスタの立ち上がりを円滑にし、電圧の低下を抑制するためのドライバ回路を提供することができる。

本実施形態のドライバ回路の構成の説明図。本実施形態のドライバ回路の電気的特性のタイムチャートであって、（ａ）はドライバ回路への入力信号、（ｂ）はドライバ回路の負荷電流、（ｃ）はバッファから出力されるハイサイド制御電圧、（ｄ）はドライバ回路の出力電圧の説明図。従来のドライバ回路の構成の説明図。従来のドライバ回路の電気的特性のタイムチャートであって、（ａ）はドライバ回路への入力信号、（ｂ）はドライバ回路の負荷電流、（ｃ）はバッファから出力されるハイサイド制御電圧、（ｄ）はドライバ回路の出力電圧の説明図。

以下、本発明を具体化したドライバ回路の実施形態を図１、２に従って説明する。本願発明では、ハーフブリッジ構成において、モータに電力を供給するドライバ回路ＤＣ２を用いて説明する。

（回路構成）
本実施形態のドライバ回路ＤＣ２は、モータＭ１に対して、電力を供給するモータドライバ１１及びプリドライバ２０から構成される。

このモータドライバ１１は、トランジスタ１１１，１１２を備えている。本実施形態では、これらのトランジスタ１１１，１１２をｎ型ＭＯＳトランジスタにより構成する。トランジスタ１１１はハイサイドトランジスタとして機能し、トランジスタ１１２はローサイドトランジスタとして機能する。

トランジスタ１１１のドレイン端子には、電圧Ｖ１が供給される。トランジスタ１１１のソース端子は、トランジスタ１１２のドレイン端子に接続され、ソース端子は低電位ライン（本実施形態では接地ライン）に接続される。

そして、トランジスタ１１１のソース端子とトランジスタ１１２のドレイン端子との接続ノードに外部端子ＴＭ１（ドライバ出力端子）が設けられており、この外部端子ＴＭ１から電圧Ｖ２がモータＭ１に供給される。

トランジスタ１１１のゲート端子には、プリドライバ２０からハイサイド制御電圧Ｖ５が供給される。
また、出力端子における電圧Ｖ２は、プリドライバ２０にフィードバックされて、電圧モニタとして利用される。

トランジスタ１１２のゲート端子には、ローサイドの制御信号が、バッファ２３を介して供給される。

プリドライバ２０は、ハイサイドとローサイドとを制御する。
プリドライバ２０は、バッファ２２，２３，２４、トランジスタ２３１〜２３８、抵抗２５、レギュレータ２６を備える。トランジスタ２３１，２３２，２３３，２３４はｐ型ＭＯＳトランジスタを用いて構成し、トランジスタ２３５，２３６，２３７，２３８はｎ型ＭＯＳトランジスタを用いて構成する。このトランジスタ２３１〜２３８は、レベルシフタとして機能する。

このプリドライバ２０は、モータドライバ１１を制御するための入力信号Ｓ１を取得する。この入力信号Ｓ１の反転信号Ｓ２がバッファ２３に供給される。
フローティング電源部として機能するレギュレータ２６は、抵抗２５を介して電圧Ｖ２を取得する。そして、トランジスタ２３１〜２３８を駆動するための電圧Ｖ４に昇圧したフローティング電圧を供給する。

この電圧Ｖ４の供給ラインは、トランジスタ２３１（第１トランジスタ）、トランジスタ２３２（第２トランジスタ）のソース端子に接続される。
トランジスタ２３１のゲート端子は、トランジスタ２３２のドレイン端子に接続され、トランジスタ２３２のゲート端子は、トランジスタ２３１のドレイン端子に接続される。

更に、トランジスタ２３１、２３２のドレイン端子は、それぞれトランジスタ２３３（第５トランジスタ）、トランジスタ２３４（第６トランジスタ）のソース端子に接続される。また、トランジスタ２３２のドレイン端子は、バッファ２２の入力端子に接続され、入力信号Ｓ１の変換電圧を供給する。

トランジスタ２３３，２３４のゲート端子は、抵抗２５を介して外部端子ＴＭ１に接続されて、電圧Ｖ２が供給される。
更に、トランジスタ２３３，２３４のドレイン端子は、それぞれトランジスタ２３５（第７トランジスタ）、トランジスタ２３６（第８トランジスタ）のドレイン端子に接続される。

トランジスタ２３５，２３６のゲート端子には電圧Ｖ３（電源電圧）が供給される。
トランジスタ２３３，２３４のソース端子は、それぞれトランジスタ２３７（第３トランジスタ）、トランジスタ２３８（第４トランジスタ）のドレイン端子に接続される。

外部から供給された入力信号Ｓ１は、電圧Ｖ３によって駆動されるバッファ２４及びトランジスタ２３７のゲート端子に供給される。バッファ２４は、入力信号Ｓ１の反転信号をトランジスタ２３８に供給する。
トランジスタ２３７，２３８のソース端子は接地ラインに接続される。

更に、プリドライバ２０には、補助トランジスタとしてのトランジスタ２１が設けられている。このトランジスタ２１のゲート端子は、抵抗１５とレギュレータ２６との接続ノードに接続される。トランジスタ２１のドレイン端子には、レギュレータ２６から電圧Ｖ４が供給される。また、ソース端子は、トランジスタ２３４，２３６のドレイン端子に接続される。

（動作）
次に、図２を用いて、ドライバ回路ＤＣ２の動作を説明する。図２と同様に、入力信号Ｓ１や負荷電流Ｉ２を擬似的に生成してシミュレーションを行なった。
電圧Ｖ２が低い場合、トランジスタ２１がＯＦＦになるので、従来のドライバ回路と同じ動作になる。

モータＭ１に逆起電力が発生し、モータＭ１から電流が逆流することにより電圧Ｖ２が高くなった場合、トランジスタ２１がＯＮになる。ここで、入力信号Ｓ１がＬｏｗレベルの場合、トランジスタ２３８がＯＮしており、電圧Ｖ４は接地レベルになる。このとき、バッファ２３はＨｉｇｈレベルを出力しているので、トランジスタ１１２がＯＮとなり、外部端子ＴＭ１はＬｏｗレベルになる。

一方、入力信号Ｓ１がＨｉｇｈレベルの場合、トランジスタ２３８がＯＦＦしており、電圧Ｖ４がトランジスタ２３２を介してバッファ２２の入力端子に供給される。ただし、モータＭ１からの逆流電流によりレギュレータ２６のドライブ能力が低下しているため、トランジスタ２３２が即座にＯＮできない。ここで、トランジスタ２１がＯＮすることで、トランジスタ２３４のバックダイオードを介して、バッファ２２の入力端子に〔電圧Ｖ４−電圧Ｖｆ〕を供給する。なお、電圧Ｖｆは、トランジスタ２３４のバックダイオードの立ち上がり電圧である。従って、トランジスタ２１がＯＮすることにより、トランジスタ２３２のＯＮ動作を補助し、より早くバッファ２２の入力端子に電圧Ｖ４を供給することができる。これにより、バッファ２２の出力がＨｉｇｈレベルになる。

従って、図２（ｃ）に示すように、逆流電流が生じている場合にも、遅延時間Ｄ２２は、逆流電流が生じていない場合の遅延時間Ｄ２１と同等であり、比較的小さい。また、図２（ｄ）に示すように、逆流電流がなくなった時点で、既にトランジスタ１１１がＯＮしており、モータＭ１に円滑に電力を供給することができるため、グリッチも生じない。

上記実施形態のドライバ回路によれば、以下のような効果を得ることができる。
・上記実施形態では、逆起電力が生じて電流が逆流している場合であっても、モータドライバ１１のハイサイドのトランジスタ１１１をオンすることができる。

そして、逆流がなくなった場合にも、トランジスタ１１１から電力を供給することができるため、グリッチを抑制することができる。

なお、上記実施形態は以下のように変更してもよい。
○ 上記実施形態では、フローティング電源部としてレギュレータ２６を用いたが、出力電圧に対して昇圧したフローティング電圧を供給できる回路であれば、これに限定されるものではない。

○ 上記実施形態では、ドライバ回路ＤＣ２をモータＭ１に適用したが、これに限定されるものではなく、負荷電流の逆流が生じる可能性がある回路に提供することができる。
○ 上記実施形態では、トランジスタ２３１〜２３４においてｐ型ＭＯＳトランジスタ、トランジスタ２３５〜２３８においてｎ型ＭＯＳトランジスタを用いた。他の種類の制御素子を用いることも可能である。

１０…モータドライバ、１１１，１１２…トランジスタ、２０…プリドライバ、２３１〜２３８…トランジスタ、２２，２３，２４…バッファ、２５…抵抗、２６…レギュレータ。

Claims

ハイサイドトランジスタとローサイドトランジスタとの接続ノードに設けられたドライバ出力端子と、
前記出力端子に接続され、出力電圧に対して昇圧したフローティング電圧を供給するフローティング電源部と、
前記ハイサイドトランジスタのゲート端子に出力端子が接続され、前記フローティング電圧により動作するバッファと、
前記フローティング電圧が供給され、入力信号の電圧を変換した変換電圧を前記バッファの入力端子に供給するレベルシフタと、
前記ドライバ出力端子にゲート端子が接続され、前記フローティング電圧がドレイン端子に供給され、ソース端子が前記バッファの入力端子に接続された補助トランジスタと、
前記補助トランジスタに、入力信号が低電位の場合に低電位ラインに接続される制御素子と
を設けたことを特徴とするドライバ回路。
前記レベルシフタは、
前記フローティング電圧がソース端子に供給される第１トランジスタ及び第２トランジスタを備え、
前記第１トランジスタのゲート端子は前記第２トランジスタのドレイン端子に接続され、前記第２トランジスタのゲート端子は前記第１トランジスタのドレイン端子に接続され、
前記第１トランジスタ、第２トランジスタのドレイン端子には、それぞれ第３トランジスタ、第４トランジスタのドレイン端子に接続され、
前記第３トランジスタ、第４トランジスタのソース端子は低電位ラインに接続され、
前記第３トランジスタのゲート端子には入力信号が供給され、前記第４トランジスタのゲート端子には入力信号の反転信号が供給されるように接続したことを特徴とする請求項１に記載のドライバ回路。
前記補助トランジスタのドレイン端子を、前記第４トランジスタのドレイン端子に接続したことを特徴とする請求項２に記載のドライバ回路。
前記第１トランジスタ、第２トランジスタのドレイン端子は、それぞれ第５トランジスタ、第６トランジスタを介して第３トランジスタ、第４トランジスタのドレイン端子に接続され、
前記第５トランジスタ、第６トランジスタのゲート端子は、前記ドライバ出力端子に接続したことを特徴とする請求項２又は３に記載のドライバ回路。
前記第１トランジスタ、第２トランジスタのドレイン端子は、それぞれ第７トランジスタ、第８トランジスタを介して第３トランジスタ、第４トランジスタのドレイン端子に接続され、
前記第５トランジスタ、第６トランジスタのゲート端子は、電源電圧を供給することを特徴とする請求項４に記載のドライバ回路。