[go: up one dir, main page]

JP2010171265A - Forming method for diffraction grating and manufacturing method for distributed feedback semiconductor laser - Google Patents

Forming method for diffraction grating and manufacturing method for distributed feedback semiconductor laser Download PDF

Info

Publication number
JP2010171265A
JP2010171265A JP2009013308A JP2009013308A JP2010171265A JP 2010171265 A JP2010171265 A JP 2010171265A JP 2009013308 A JP2009013308 A JP 2009013308A JP 2009013308 A JP2009013308 A JP 2009013308A JP 2010171265 A JP2010171265 A JP 2010171265A
Authority
JP
Japan
Prior art keywords
layer
etching
diffraction grating
mask layer
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009013308A
Other languages
Japanese (ja)
Inventor
Daishi Kimura
大資 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2009013308A priority Critical patent/JP2010171265A/en
Publication of JP2010171265A publication Critical patent/JP2010171265A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

【課題】凹部の深さを高精度に制御することが可能な回折格子の形成方法、及び、レーザ特性のばらつきを抑制することが可能な分布帰還型半導体レーザの製造方法を提供する。
【解決手段】DFBレーザ1の製造方法は、上部SCH層11、第1マスク層13及び第2マスク層15を形成する工程と、回折格子11dの凹部11cに対応する孔部15hを第2マスク層15に形成する工程と、回折格子11dの凹部11cよりも浅くなるように上部SCH層11に形成された上部SCH層凹部11c1を含むエッチング凹部14を形成する工程と、エッチング凹部14の深さHSを測定し、上部SCH層11のエッチングレートを算出する算出工程と、このエッチングレートに基づいて上部SCH層11を所望の深さH11c2追加エッチングすることにより、上部SCH層11に回折格子11dを形成する追加エッチング工程とを含む。
【選択図】図4
A method of forming a diffraction grating capable of controlling the depth of a concave portion with high accuracy and a method of manufacturing a distributed feedback semiconductor laser capable of suppressing variations in laser characteristics are provided.
A method of manufacturing a DFB laser 1 includes a step of forming an upper SCH layer 11, a first mask layer 13 and a second mask layer 15, and a hole 15h corresponding to a recess 11c of a diffraction grating 11d in a second mask. Forming the layer 15, forming the etching recess 14 including the upper SCH layer recess 11 c 1 formed in the upper SCH layer 11 so as to be shallower than the recess 11 c of the diffraction grating 11 d, and the depth of the etching recess 14. A calculation step of measuring HS and calculating an etching rate of the upper SCH layer 11, and additionally etching the upper SCH layer 11 to a desired depth H 11 c 2 based on the etching rate, thereby forming a diffraction grating 11 d in the upper SCH layer 11. And an additional etching step to be formed.
[Selection] Figure 4

Description

本発明は、回折格子の形成方法及び分布帰還型半導体レーザの製造方法に関する。   The present invention relates to a method for forming a diffraction grating and a method for manufacturing a distributed feedback semiconductor laser.

下記特許文献1には、回折格子の形成方法が開示されている。この方法では、まず、InP基板(半導体基板)上にSiO層(絶縁層)を形成し、SiO層上にレジスト層を形成する。そして、レジスト層に回折格子の形状に対応した所定のマスクパターンを形成し、このレジスト層をマスクとして用いてSiO層をエッチングすることにより、マスクパターンをSiO層に転写する。その後、レジスト層を除去する。 The following Patent Document 1 discloses a method for forming a diffraction grating. In this method, first, an SiO 2 layer (insulating layer) is formed on an InP substrate (semiconductor substrate), and a resist layer is formed on the SiO 2 layer. Then, a predetermined mask pattern corresponding to the shape of the diffraction grating in the resist layer is formed, by etching the SiO 2 layer by using the resist layer as a mask to transfer the mask pattern to the SiO 2 layer. Thereafter, the resist layer is removed.

続いて、SiO層をマスクとして用いてInP基板をドライエッチングすることにより、InP基板に回折格子を形成する。この際、InP基板と共にマスクであるSiO層もエッチングされる。そのため、InP基板に目的とする回折格子の凹部が形成された時点でマスクであるSiO層が除去されるように、形成当初のSiO層の厚さを決めている。 Subsequently, the InP substrate is dry-etched using the SiO 2 layer as a mask to form a diffraction grating on the InP substrate. At this time, the SiO 2 layer as a mask is also etched together with the InP substrate. Therefore, the thickness of the initial SiO 2 layer is determined so that the SiO 2 layer that is the mask is removed when the concave portion of the target diffraction grating is formed on the InP substrate.

特開2003−75619号公報JP 2003-75619 A

上述のような従来の回折格子の形成方法においては、回折格子の凹部の深さを制御するために、InP基板のエッチングレートを把握する必要がある。そのため、回折格子を形成するためにInP基板をエッチングする工程に先立って、別のInP基板をエッチングしてInP基板のエッチングレートを事前に算出する工程が必要となる。   In the conventional method for forming a diffraction grating as described above, it is necessary to grasp the etching rate of the InP substrate in order to control the depth of the concave portion of the diffraction grating. Therefore, prior to the step of etching the InP substrate to form the diffraction grating, a step of etching another InP substrate and calculating the etching rate of the InP substrate in advance is required.

しかしながら、エッチングレートは、エッチングを行う環境によって変動する場合がある。エッチングを行う環境は、例えば、エッチング装置のチャンバー内に付着した付着物の種類や量によって異なる。そのため、回折格子を形成するInP基板の実際のエッチングレートと、それに先立って算出した別のInP基板のエッチングレートとの間に、誤差が生じる場合があった。このような誤差が生じると、回折格子の凹部の深さに誤差が生じてしまう。   However, the etching rate may vary depending on the etching environment. The environment in which etching is performed differs depending on, for example, the type and amount of deposits attached in the chamber of the etching apparatus. For this reason, an error may occur between the actual etching rate of the InP substrate forming the diffraction grating and the etching rate of another InP substrate calculated prior to that. When such an error occurs, an error occurs in the depth of the concave portion of the diffraction grating.

このようなエッチング環境の違いに起因する誤差の発生を防止するために、回折格子を形成するInP基板のエッチングを途中で中断し、そのInP基板に形成された凹部の深さを測定することによってエッチングレートを算出し、このエッチングレートに基づいて追加のエッチングを行って回折格子を形成する方法、即ち、回折格子を形成するInP基板自体を用いてそのInP基板のエッチングレートを算出して、そのエッチングレートに基づいて回折格子を形成する方法も考えられる。   In order to prevent such an error due to the difference in etching environment, etching of the InP substrate forming the diffraction grating is interrupted halfway, and the depth of the recess formed in the InP substrate is measured. A method of calculating an etching rate, and performing additional etching based on this etching rate to form a diffraction grating, that is, calculating an etching rate of the InP substrate using the InP substrate itself that forms the diffraction grating, A method of forming a diffraction grating based on the etching rate is also conceivable.

しかし、上述のような従来の回折格子の形成方法においては、回折格子を形成するInP基板をエッチングする際、マスクとして用いているSiO層も同時にエッチングされる。そのため、回折格子を形成するInP基板の凹部の深さを算出するためには、SiO層のエッチング量も把握する必要がある。そして、このSiO層のエッチング量は、SiO層のエッチングレートを基に算出される。しかしながら、このエッチングレートは、事前に用意した別のSiO層をエッチングすることによって算出されるので、上述のようなエッチング環境の違いに起因するエッチングレートの誤差が生じてしまう。そのため、回折格子を形成するInP基板の正確なエッチングレートを算出することは困難であった。 However, in the conventional method for forming a diffraction grating as described above, when the InP substrate on which the diffraction grating is formed is etched, the SiO 2 layer used as a mask is also etched at the same time. Therefore, in order to calculate the depth of the recess of the InP substrate that forms the diffraction grating, it is necessary to grasp the etching amount of the SiO 2 layer. The etching amount of the SiO 2 layer is calculated based on an etching rate of the SiO 2 layer. However, since this etching rate is calculated by etching another SiO 2 layer prepared in advance, an error in the etching rate due to the difference in the etching environment as described above occurs. Therefore, it is difficult to calculate an accurate etching rate of the InP substrate that forms the diffraction grating.

また、従来の回折格子の形成方法において、回折格子を形成するInP基板のエッチングを途中で中断し、その後SiO層を除去してからInP基板の凹部の深さを測定すれば正確なエッチングレートが算出できるが、マスクであるSiO層が除去されているので、その後に追加のエッチングを行って回折格子を形成することができなかった。 Further, in the conventional method for forming a diffraction grating, if the etching of the InP substrate on which the diffraction grating is to be formed is interrupted and then the SiO 2 layer is removed, then the depth of the recess of the InP substrate is measured. However, since the SiO 2 layer as a mask has been removed, additional etching was not performed thereafter to form the diffraction grating.

このように従来の回折格子の形成方法では、回折格子の凹部の深さを高精度に制御することが困難であるという問題があった。そのため、例えば従来の回折格子の形成方法によって分布帰還型半導体レーザ内の回折格子を形成すると、回折格子の回折効率がばらついてしまうため、光出力や閾値電流等のレーザ特性がばらついてしまうという問題があった。   As described above, the conventional method for forming a diffraction grating has a problem that it is difficult to control the depth of the concave portion of the diffraction grating with high accuracy. Therefore, for example, when a diffraction grating in a distributed feedback semiconductor laser is formed by a conventional diffraction grating formation method, the diffraction efficiency of the diffraction grating varies, and therefore laser characteristics such as light output and threshold current vary. was there.

本発明はこのような課題に鑑みてなされたものであり、凹部の深さを高精度に制御することが可能な回折格子の形成方法、及び、レーザ特性のばらつきを抑制することが可能な分布帰還型半導体レーザの製造方法を提供することを目的とする。   The present invention has been made in view of such problems, a method for forming a diffraction grating capable of controlling the depth of a recess with high accuracy, and a distribution capable of suppressing variations in laser characteristics. An object of the present invention is to provide a method for manufacturing a feedback semiconductor laser.

上述の課題を解決するため、本発明に係る分布帰還型半導体レーザの製造方法は、複数の凹部を有する回折格子を備える分布帰還型半導体レーザの製造方法であって、活性層上に、回折格子が形成されるべき半導体層を形成する工程と、半導体層上に、第1マスク層、及び、第2マスク層をこの順に形成する工程と、第2マスク層を選択的にエッチングすることにより、回折格子の複数の凹部に対応する複数の孔部を第2マスク層に形成する第2マスク層加工工程と、第2マスク層加工工程の後に、第2マスク層をマスクとして第1マスク層及び半導体層をエッチングすることにより、回折格子の複数の凹部に対応するように第1マスク層に形成された複数の孔部と、回折格子の複数の凹部に対応するように、かつ、回折格子の複数の凹部よりも浅くなるように半導体層に形成された複数の半導体層凹部と、からなる複数のエッチング凹部を形成する半導体層エッチング工程と、半導体層エッチング工程の後に、第2マスク層を選択的に除去することにより、第1マスク層の表面を露出させる第2マスク層除去工程と、第2マスク層除去工程の後に、複数のエッチング凹部のうち少なくとも一つの深さを測定することによって、半導体層エッチング工程における半導体層のエッチングレートを算出する算出工程と、算出工程の後に、第1マスク層をマスクとして半導体層を追加エッチングすることにより、半導体層に所望の深さの複数の凹部を有する回折格子を形成する追加エッチング工程と、追加エッチング工程の後に、半導体層上にクラッド層を形成する工程とを含み、追加エッチング工程では、算出工程において算出された半導体層のエッチングレートに基づいて、半導体層を追加エッチングすることを特徴とする。   In order to solve the above-described problem, a distributed feedback semiconductor laser manufacturing method according to the present invention is a distributed feedback semiconductor laser manufacturing method including a diffraction grating having a plurality of recesses, and the diffraction grating is formed on an active layer. A step of forming a semiconductor layer to be formed, a step of forming a first mask layer and a second mask layer on the semiconductor layer in this order, and selectively etching the second mask layer, A second mask layer processing step of forming a plurality of holes corresponding to the plurality of concave portions of the diffraction grating in the second mask layer; and after the second mask layer processing step, the first mask layer and the second mask layer as a mask By etching the semiconductor layer, a plurality of holes formed in the first mask layer so as to correspond to a plurality of recesses of the diffraction grating, a plurality of recesses of the diffraction grating, and a Multiple recesses A semiconductor layer etching step for forming a plurality of recesses formed in the semiconductor layer so as to be shallower, and a second mask layer is selectively removed after the semiconductor layer etching step. Thus, after the second mask layer removing step for exposing the surface of the first mask layer and the second mask layer removing step, the depth of at least one of the plurality of etching recesses is measured, thereby the semiconductor layer etching step. A calculation step of calculating an etching rate of the semiconductor layer in the step, and after the calculation step, the semiconductor layer is additionally etched using the first mask layer as a mask, thereby forming a diffraction grating having a plurality of recesses of a desired depth in the semiconductor layer An additional etching step to be formed, and a step of forming a cladding layer on the semiconductor layer after the additional etching step. The quenching step, based on the etching rate of the semiconductor layer which is calculated in the calculation step, characterized in that additional etching the semiconductor layer.

本発明の分布帰還型半導体レーザの製造方法によれば、算出工程において、回折格子を形成する半導体層自体を用いて半導体層のエッチングレートを算出しているので、半導体層とは別に用意した半導体層と同材料からなる層を用いてエッチングレートを算出した場合と比較して、エッチング環境の違いに起因するエッチングレートの算出誤差を低減させることができる。さらに、本発明の分布帰還型半導体レーザの製造方法では、第2マスク層を除去した後に、複数のエッチング凹部のうち少なくとも一つの深さを測定している。そのため、半導体層エッチング工程前後における第2マスク層の厚さの変化の影響を受けることがないため、複数のエッチング凹部のうち少なくとも一つの深さを高精度に測定することができる。そして、第1マスク層の厚さは、形成当初の厚さと同一であるので、エッチング凹部の深さを基に、半導体層凹部の深さ、即ち、半導体層エッチング工程において半導体層をエッチングした深さを高精度に算出することができる。これにより、算出工程において半導体層のエッチングレートを高精度に算出することができるので、追加エッチング工程において、高精度に算出されたエッチングレートに基づいて半導体層を追加エッチングして回折格子を形成することができる。その結果、回折格子の凹部の深さを高精度に制御することが可能となるので、レーザ特性のばらつきを抑制することが可能となる。   According to the method of manufacturing a distributed feedback semiconductor laser of the present invention, the etching rate of the semiconductor layer is calculated using the semiconductor layer itself that forms the diffraction grating in the calculation step. Therefore, the semiconductor prepared separately from the semiconductor layer Compared to the case where the etching rate is calculated using a layer made of the same material as that of the layer, the etching rate calculation error due to the difference in the etching environment can be reduced. Furthermore, in the method for manufacturing a distributed feedback semiconductor laser according to the present invention, after removing the second mask layer, the depth of at least one of the plurality of etching recesses is measured. Therefore, since it is not influenced by the change in the thickness of the second mask layer before and after the semiconductor layer etching step, at least one depth of the plurality of etching recesses can be measured with high accuracy. Since the thickness of the first mask layer is the same as the initial thickness, the depth of the recess in the semiconductor layer, that is, the depth at which the semiconductor layer is etched in the semiconductor layer etching step, based on the depth of the etch recess. Can be calculated with high accuracy. As a result, the etching rate of the semiconductor layer can be calculated with high accuracy in the calculation step, so that in the additional etching step, the semiconductor layer is additionally etched based on the etching rate calculated with high accuracy to form a diffraction grating. be able to. As a result, the depth of the concave portion of the diffraction grating can be controlled with high accuracy, so that variations in laser characteristics can be suppressed.

また、本発明の分布帰還型半導体レーザの製造方法では、第2マスク層は、絶縁体材料からなることが好ましい。これにより、第2マスク層加工工程において、第2マスク層を選択的にエッチングすることが容易となる。また、第2マスク層除去工程において、第2マスク層を選択的に除去することが容易となる。   In the method for manufacturing a distributed feedback semiconductor laser according to the present invention, the second mask layer is preferably made of an insulator material. This facilitates selective etching of the second mask layer in the second mask layer processing step. Further, it becomes easy to selectively remove the second mask layer in the second mask layer removing step.

さらに、本発明の分布帰還型半導体レーザの製造方法では、追加エッチング工程においてマスクとして用いられる第1マスク層は、半導体材料からなり、第1マスク層の一部は、クラッド層の一部を構成することが好ましい。これにより、追加エッチング工程後に残存する第1マスク層を除去する工程が不要となる。   Furthermore, in the distributed feedback semiconductor laser manufacturing method of the present invention, the first mask layer used as a mask in the additional etching step is made of a semiconductor material, and a part of the first mask layer constitutes a part of the cladding layer. It is preferable to do. Thereby, the process of removing the 1st mask layer which remains after an additional etching process becomes unnecessary.

また、上述の課題を解決するため、本発明に係る回折格子の形成方法は、複数の凹部を有する回折格子の形成方法であって、回折格子が形成されるべき第1層を形成する工程と、第1層上に、第1マスク層、及び、第2マスク層をこの順に形成する工程と、第2マスク層を選択的にエッチングすることにより、回折格子の複数の凹部に対応する複数の孔部を第2マスク層に形成する第2マスク層加工工程と、第2マスク層加工工程の後に、第2マスク層をマスクとして第1マスク層及び第1層をエッチングすることにより、回折格子の複数の凹部に対応するように第1マスク層に形成された複数の孔部と、回折格子の複数の凹部に対応するように、かつ、回折格子の複数の凹部よりも浅くなるように第1層に形成された複数の第1層凹部と、からなる複数のエッチング凹部を形成する第1層エッチング工程と、第1層エッチング工程の後に、第2マスク層を選択的に除去することにより、第1マスク層の表面を露出させる第2マスク層除去工程と、第2マスク層除去工程の後に、複数のエッチング凹部のうち少なくとも一つの深さを測定することによって、第1層エッチング工程における第1層のエッチングレートを算出する算出工程と、算出工程の後に、第1マスク層をマスクとして第1層を追加エッチングすることにより、第1層に所望の深さの複数の凹部を有する回折格子を形成する追加エッチング工程とを含み、追加エッチング工程では、算出工程において算出された第1層のエッチングレートに基づいて、第1層を追加エッチングすることを特徴とする。   In order to solve the above-mentioned problem, a method for forming a diffraction grating according to the present invention is a method for forming a diffraction grating having a plurality of recesses, and a step of forming a first layer in which the diffraction grating is to be formed; Forming a first mask layer and a second mask layer in this order on the first layer; and selectively etching the second mask layer to thereby form a plurality of recesses corresponding to the plurality of concave portions of the diffraction grating. The second mask layer processing step for forming the hole in the second mask layer, and the first mask layer and the first layer are etched using the second mask layer as a mask after the second mask layer processing step. A plurality of holes formed in the first mask layer so as to correspond to the plurality of recesses, and a plurality of holes corresponding to the plurality of recesses of the diffraction grating and shallower than the plurality of recesses of the diffraction grating. A plurality of first layer recesses formed in one layer; A first layer etching step for forming a plurality of etching recesses, and a second mask layer exposing the surface of the first mask layer by selectively removing the second mask layer after the first layer etching step. A calculating step for calculating an etching rate of the first layer in the first layer etching step by measuring a depth of at least one of the plurality of etching recesses after the removing step and the second mask layer removing step; And an additional etching step of forming a diffraction grating having a plurality of recesses of a desired depth in the first layer by additionally etching the first layer using the first mask layer as a mask after the step. Then, the first layer is additionally etched based on the etching rate of the first layer calculated in the calculation step.

本発明の回折格子の形成方法によれば、算出工程において、回折格子を形成する第1層自体を用いて第1層のエッチングレートを算出しているので、第1層とは別に用意した第1層と同材料からなる層を用いてエッチングレートを算出した場合と比較して、エッチング環境の違いに起因するエッチングレートの算出誤差を低減させることができる。さらに、本発明の回折格子の形成方法では、第2マスク層を除去した後に、複数のエッチング凹部のうち少なくとも一つの深さを測定している。そのため、第1層エッチング工程前後における第2マスク層の厚さの変化の影響を受けることがないため、複数のエッチング凹部のうち少なくとも一つの深さを高精度に測定することができる。そして、第1マスク層の厚さは、形成当初の厚さと同一であるので、エッチング凹部の深さを基に、第1層凹部の深さ、即ち、第1層エッチング工程において第1層をエッチングした深さを高精度に算出することができる。これにより、算出工程において第1層のエッチングレートを高精度に算出することができるので、追加エッチング工程において、高精度に算出されたエッチングレートに基づいて半導体層を追加エッチングして回折格子を形成することができる。その結果、回折格子の凹部の深さを高精度に制御することが可能となる。   According to the method for forming a diffraction grating of the present invention, since the etching rate of the first layer is calculated using the first layer itself forming the diffraction grating in the calculation step, the first prepared separately from the first layer. Compared to the case where the etching rate is calculated using a layer made of the same material as that of one layer, the etching rate calculation error due to the difference in the etching environment can be reduced. Furthermore, in the method for forming a diffraction grating according to the present invention, after removing the second mask layer, the depth of at least one of the plurality of etching recesses is measured. Therefore, since it is not affected by the change in the thickness of the second mask layer before and after the first layer etching step, at least one depth of the plurality of etching recesses can be measured with high accuracy. Since the thickness of the first mask layer is the same as the initial thickness, the depth of the first layer recess, that is, the first layer in the first layer etching step is determined based on the depth of the etching recess. The etched depth can be calculated with high accuracy. As a result, the etching rate of the first layer can be calculated with high accuracy in the calculation step, so that in the additional etching step, the semiconductor layer is additionally etched based on the etching rate calculated with high accuracy to form a diffraction grating. can do. As a result, the depth of the concave portion of the diffraction grating can be controlled with high accuracy.

本発明によれば、凹部の深さを高精度に制御することが可能な回折格子の形成方法、及び、レーザ特性のばらつきを抑制することが可能な分布帰還型半導体レーザの製造方法が提供される。   According to the present invention, there are provided a method of forming a diffraction grating capable of controlling the depth of the concave portion with high accuracy, and a method of manufacturing a distributed feedback semiconductor laser capable of suppressing variations in laser characteristics. The

実施形態に係る分布帰還型半導体レーザの製造方法によって製造される分布帰還型半導体レーザの断面図である。It is sectional drawing of the distributed feedback semiconductor laser manufactured by the manufacturing method of the distributed feedback semiconductor laser which concerns on embodiment. 回折格子の形成方法及びDFBレーザレーザの製造方法の工程を模式的に示す断面図である。It is sectional drawing which shows typically the process of the formation method of a diffraction grating, and the manufacturing method of a DFB laser laser. 回折格子の形成方法及びDFBレーザレーザの製造方法の工程を模式的に示す断面図である。It is sectional drawing which shows typically the process of the formation method of a diffraction grating, and the manufacturing method of a DFB laser laser. 回折格子の形成方法及びDFBレーザレーザの製造方法の工程を模式的に示す断面図である。It is sectional drawing which shows typically the process of the formation method of a diffraction grating, and the manufacturing method of a DFB laser laser. 回折格子の形成方法及びDFBレーザレーザの製造方法の工程を模式的に示す断面図である。It is sectional drawing which shows typically the process of the formation method of a diffraction grating, and the manufacturing method of a DFB laser laser. 回折格子の形成方法及びDFBレーザレーザの製造方法の工程を模式的に示す断面図である。It is sectional drawing which shows typically the process of the formation method of a diffraction grating, and the manufacturing method of a DFB laser laser.

以下、実施の形態に係る回折格子の形成方法及び分布帰還型半導体レーザの製造方法について、添付図面を参照しながら詳細に説明する。なお、各図面において、可能な場合には同一要素には同一符号を用いる。また、図面中の構成要素内及び構成要素間の寸法比は、図面の見易さのため、それぞれ任意となっている。   Hereinafter, a method for forming a diffraction grating and a method for manufacturing a distributed feedback semiconductor laser according to embodiments will be described in detail with reference to the accompanying drawings. In the drawings, the same reference numerals are used for the same elements when possible. In addition, the dimensional ratios in the components in the drawings and between the components are arbitrary for easy viewing of the drawings.

図1は、本実施形態に係る分布帰還型半導体レーザの製造方法によって製造される分布帰還型半導体レーザであって、本実施形態に係る回折格子の形成方法によって形成される回折格子を有する分布帰還型半導体レーザの断面図である。   FIG. 1 shows a distributed feedback semiconductor laser manufactured by the distributed feedback semiconductor laser manufacturing method according to the present embodiment, which has a diffraction grating formed by the diffraction grating forming method according to the present embodiment. It is sectional drawing of a type semiconductor laser.

図1に示すように、分布帰還型半導体レーザ1(Distribution Feed Backレーザ1、以下「DFBレーザ1」という。)は、第1導電型(例えばn型)の半導体基板3を備える。半導体基板3の主面上には、第1導電型の下部クラッド層5、第1導電型の下部SCH(Separate Confinement Heterostructure)層7、活性層9、第1層(又は半導体層)としての第2導電型の上部SCH層11、第2導電型の上部クラッド層23、コンタクト層25、及び、上部電極27がこの順に設けられている。半導体基板3の裏面には、下部電極29が設けられている。なお、図1及び以下で参照する各図には、直交座標系30が示されており、半導体基板3の厚さ方向と平行にZ軸を設定している。   As shown in FIG. 1, a distributed feedback semiconductor laser 1 (Distribution Feed Back Laser 1, hereinafter referred to as “DFB laser 1”) includes a semiconductor substrate 3 of a first conductivity type (for example, n-type). On the main surface of the semiconductor substrate 3, a first conductivity type lower clad layer 5, a first conductivity type lower SCH (Separate Confinement Heterostructure) layer 7, an active layer 9, and a first layer (or semiconductor layer) as a first layer (or semiconductor layer). A two-conductivity-type upper SCH layer 11, a second-conductivity-type upper clad layer 23, a contact layer 25, and an upper electrode 27 are provided in this order. A lower electrode 29 is provided on the back surface of the semiconductor substrate 3. Note that FIG. 1 and each drawing referred to below show an orthogonal coordinate system 30, and the Z axis is set parallel to the thickness direction of the semiconductor substrate 3.

半導体基板3は、例えば、InP基板等のIII−V族化合物半導体基板であり、例えば、Siがドープされている。下部クラッド層5は、例えば、InP等のIII−V族化合物半導体からなり、例えば、Siがドープされている。下部SCH層7は、例えば、GaInAsP等のIII−V族化合物半導体からなり、例えば、Siがドープされている。   The semiconductor substrate 3 is a III-V group compound semiconductor substrate such as an InP substrate, for example, and is doped with Si, for example. The lower cladding layer 5 is made of a III-V group compound semiconductor such as InP, and is doped with, for example, Si. The lower SCH layer 7 is made of a III-V group compound semiconductor such as GaInAsP, and is doped with Si, for example.

活性層9は、例えば、MQW(多重量子井戸)構造やSQW(単一量子井戸)構造を有する。活性層9は、例えば、GaInAsP等のIII−V族化合物半導体からなる。上部SCH層11は、例えば、GaInAsP等のIII−V族化合物半導体からなり、例えば、Znがドープされている。上部SCH層11には、回折格子11dが形成されている。回折格子11dは、複数の凹部11cを有しており、複数の凹部11cは、活性層9に対して平行な一方向(Y軸方向)に沿って周期的に配置されている。上部クラッド層23は、例えば、InP等のIII−V族化合物半導体からなり、例えば、Znがドープされている。   The active layer 9 has, for example, an MQW (multiple quantum well) structure or an SQW (single quantum well) structure. The active layer 9 is made of a III-V group compound semiconductor such as GaInAsP, for example. The upper SCH layer 11 is made of a III-V group compound semiconductor such as GaInAsP, for example, and doped with Zn, for example. In the upper SCH layer 11, a diffraction grating 11d is formed. The diffraction grating 11 d has a plurality of recesses 11 c, and the plurality of recesses 11 c are periodically arranged along one direction (Y-axis direction) parallel to the active layer 9. The upper cladding layer 23 is made of, for example, a III-V group compound semiconductor such as InP, and is doped with, for example, Zn.

半導体基板3及び/又は下部クラッド層5は、活性層9にキャリア(第1導電型がn型の場合、電子)を供給する。上部クラッド層23は、活性層9にキャリア(第2導電型がp型の場合、ホール)を供給する。活性層9内で電子とホールが再結合して、光が生じる。回折格子11dは、活性層9内で生じた光のうち、複数の凹部11cの配列の周期λ11に対応したブラッグ波長の光を選択的に回折させて帰還させる。その結果、DFBレーザ1は、単一波長特性の高いレーザとなる。   The semiconductor substrate 3 and / or the lower cladding layer 5 supplies carriers (electrons when the first conductivity type is n-type) to the active layer 9. The upper cladding layer 23 supplies carriers (in the case where the second conductivity type is p-type) to the active layer 9. In the active layer 9, electrons and holes are recombined to generate light. The diffraction grating 11d selectively diffracts and returns the light having the Bragg wavelength corresponding to the period λ11 of the array of the plurality of recesses 11c among the light generated in the active layer 9. As a result, the DFB laser 1 is a laser having high single wavelength characteristics.

半導体基板3、下部クラッド層5、及び、下部SCH層7は、活性層9の材料よりも屈折率の低い材料で形成されており、活性層9で生じた光を活性層9近傍に閉じ込める働きをする。同様に、上部SCH層11及び上部クラッド層23は、活性層9の材料よりも屈折率の低い材料で形成されており、活性層9で生じた光を活性層9近傍に閉じ込める働きをする。   The semiconductor substrate 3, the lower cladding layer 5, and the lower SCH layer 7 are made of a material having a lower refractive index than the material of the active layer 9, and function to confine light generated in the active layer 9 in the vicinity of the active layer 9. do. Similarly, the upper SCH layer 11 and the upper cladding layer 23 are made of a material having a lower refractive index than the material of the active layer 9 and function to confine light generated in the active layer 9 in the vicinity of the active layer 9.

次に、図2〜図6を参照しながら、本実施形態の回折格子の形成方法及びDFBレーザレーザの製造方法について説明する。図2〜図6は、それぞれ回折格子の形成方法及びDFBレーザレーザの製造方法の工程を模式的に示す断面図である。
(上部SCH層(第1層、半導体層)形成工程)
Next, a method for forming a diffraction grating and a method for manufacturing a DFB laser laser according to the present embodiment will be described with reference to FIGS. 2 to 6 are cross-sectional views schematically showing steps of a diffraction grating forming method and a DFB laser laser manufacturing method, respectively.
(Upper SCH layer (first layer, semiconductor layer) formation step)

まず、図2(A)に示すように、InP基板等の半導体基板3上に、例えば有機金属気相成長法(以下、「OMVPE法」という。)によって、InP等の下部クラッド層5、GaInAsP等の下部SCH層7、活性層9、及び、GaInAsP等の上部SCH層11(第1層、半導体層)をこの順に成長させる。後の工程において、上部SCH層11には、回折格子が形成される。   First, as shown in FIG. 2A, on a semiconductor substrate 3 such as an InP substrate, a lower cladding layer 5 made of InP or the like, GaInAsP, for example, by metal organic vapor phase epitaxy (hereinafter referred to as “OMVPE method”). The lower SCH layer 7, such as the active layer 9, and the upper SCH layer 11 (first layer, semiconductor layer) such as GaInAsP are grown in this order. In a later step, a diffraction grating is formed in the upper SCH layer 11.

(第1マスク層及び第2マスク層形成工程)
続いて、図2(B)に示すように、上部SCH層11上に、第1マスク層13、及び、第2マスク層15を成長させ、さらに、第2マスク層15上にレジスト層17を形成する。第1マスク層13は、本実施形態では後述の埋め込み層19(図5(B)参照)と同じ材料からなる。具体的には、第1マスク層13は、例えば、InP等のIII−V族化合物半導体からなり、例えば、Zn等がドープされて第2導電型となっている。第1マスク層13は、例えば、OMVPE法によって成長させることができる。第1マスク層13の厚さH13は、後述の追加エッチング工程後に残存する厚さとなっており、例えば、50nm〜80nmとすることができる。
(First mask layer and second mask layer forming step)
Subsequently, as shown in FIG. 2B, a first mask layer 13 and a second mask layer 15 are grown on the upper SCH layer 11, and a resist layer 17 is further formed on the second mask layer 15. Form. In the present embodiment, the first mask layer 13 is made of the same material as a buried layer 19 (see FIG. 5B) described later. Specifically, the first mask layer 13 is made of, for example, a III-V group compound semiconductor such as InP, and is doped with, for example, Zn or the like and has the second conductivity type. The first mask layer 13 can be grown by, for example, the OMVPE method. The thickness H13 of the first mask layer 13 is a thickness that remains after an additional etching step described later, and can be set to, for example, 50 nm to 80 nm.

第2マスク層15は、絶縁体材料からなり、本実施形態では、例えば、酸化シリコン(SiO)等のシリコン酸化物材料からなる。第2マスク層15は、例えば、化学気相成長法(以下、「CVD法」という。)によって成長させることができる。第2マスク層15の厚さは、例えば、30nm〜50nmとすることができる。 The second mask layer 15 is made of an insulator material, and in this embodiment, is made of a silicon oxide material such as silicon oxide (SiO 2 ). The second mask layer 15 can be grown by, for example, a chemical vapor deposition method (hereinafter referred to as “CVD method”). The thickness of the second mask layer 15 can be set to 30 nm to 50 nm, for example.

(第2マスク層加工工程)
続いて、図3(A)に示すように、電子ビーム露光法等によって、レジスト層17をパターニングする。具体的には、X軸方向に沿って延びると共にレジスト層17をその厚さ方向に貫通する複数の孔部17hをレジスト層17に形成する。この際、複数の孔部17hはY軸方向に沿って周期λ17でそれぞれ周期的に配置されるようにする。周期λ17は、後工程で形成される回折格子11dの周期λ11(図5(A)参照)と同一であり、例えば、DFBレーザ1の発光波長(又は、回折波長)が1550nmの場合は、240nmであり、DFBレーザ1の発光波長(又は、回折波長)が1300nmの場合は200nmとすることができる。また、複数の孔部17hは、後工程で形成される回折格子11dの複数の凹部11cにそれぞれ対応している(図5(A)参照)。そのため、本実施形態では孔部17hのY軸方向の幅L17hは、凹部11cのY軸方向の幅L11cと同一であり(図5(A)参照)、例えば、DFBレーザ1の発光波長(又は、回折波長)が1550nmの場合は、120nmであり、DFBレーザ1の発光波長(又は、回折波長)が1300nmの場合は100nmとすることができる。
(Second mask layer processing step)
Subsequently, as shown in FIG. 3A, the resist layer 17 is patterned by an electron beam exposure method or the like. Specifically, a plurality of holes 17 h that extend along the X-axis direction and penetrate the resist layer 17 in the thickness direction are formed in the resist layer 17. At this time, the plurality of hole portions 17h are periodically arranged with a period λ17 along the Y-axis direction. The period λ17 is the same as the period λ11 (see FIG. 5A) of the diffraction grating 11d formed in a later step. For example, when the emission wavelength (or diffraction wavelength) of the DFB laser 1 is 1550 nm, the period λ17 is 240 nm. When the emission wavelength (or diffraction wavelength) of the DFB laser 1 is 1300 nm, it can be set to 200 nm. In addition, the plurality of hole portions 17h correspond to the plurality of concave portions 11c of the diffraction grating 11d formed in a later step (see FIG. 5A). Therefore, in the present embodiment, the width L17h of the hole 17h in the Y-axis direction is the same as the width L11c of the recess 11c in the Y-axis direction (see FIG. 5A), for example, the emission wavelength of the DFB laser 1 (or , The diffraction wavelength) is 120 nm, and when the emission wavelength (or diffraction wavelength) of the DFB laser 1 is 1300 nm, it can be 100 nm.

次に、図3(B)に示すように、パターニングされたレジスト層17をマスクとして、第2マスク層15を選択的にエッチングし、レジスト層17を除去する。第2マスク層15の選択的なエッチングは、例えば、CFガスをエッチングガスとして用いた反応性イオンエッチング法(以下、「RIE法」という。)によって行うことができる。これにより、レジスト層17のパターンが第2マスク層15に転写される。その結果、X軸方向に沿ってそれぞれ延びる複数の孔部15hが第2マスク層15に形成される。複数の孔部15hは、それぞれ第2マスク層15をその厚さ方向に貫通すると共に、Y軸方向に沿って周期λ15でそれぞれ周期的に配置される。複数の孔部15hは、後工程で形成される回折格子11dの複数の凹部11cにそれぞれ対応しているので、周期λ15は周期λ11と同一となる(図5(A)参照)。そして、本実施形態では、複数の孔部15hのY軸方向の幅L15hは、それぞれ複数の凹部11cのY軸方向の幅L11cと同一となる(図5(A)参照)。 Next, as shown in FIG. 3B, the second mask layer 15 is selectively etched using the patterned resist layer 17 as a mask, and the resist layer 17 is removed. The selective etching of the second mask layer 15 can be performed, for example, by a reactive ion etching method (hereinafter referred to as “RIE method”) using CF 4 gas as an etching gas. Thereby, the pattern of the resist layer 17 is transferred to the second mask layer 15. As a result, a plurality of holes 15 h extending along the X-axis direction are formed in the second mask layer 15. The plurality of hole portions 15h penetrate the second mask layer 15 in the thickness direction, and are periodically arranged with a period λ15 along the Y-axis direction. Since the plurality of hole portions 15h correspond to the plurality of concave portions 11c of the diffraction grating 11d formed in a later process, the period λ15 is the same as the period λ11 (see FIG. 5A). In the present embodiment, the width L15h in the Y-axis direction of the plurality of holes 15h is the same as the width L11c in the Y-axis direction of the plurality of recesses 11c (see FIG. 5A).

また、本実施形態では、第2マスク層15は酸化物材料からなるので、本工程において第2マスク層15を選択的にエッチングすることが容易となっている。   In the present embodiment, since the second mask layer 15 is made of an oxide material, it is easy to selectively etch the second mask layer 15 in this step.

(上部SCH層(第1層、半導体層)エッチング工程)
続いて、図4(A)に示すように、第2マスク層15をマスクとして、第1マスク層13及び上部SCH層11をエッチングすることにより、第1マスク層13に対して複数の孔部13hを形成すると共に、上部SCH層11に対して複数の上部SCH層凹部(半導体層凹部、第1層凹部)11c1を形成する。このエッチングは、例えば、CHガスとHガスの混合ガスをエッチングガスとして用いたRIE法によって行うことができる。本実施形態においては、複数の孔部13h及び複数の凹部11cのYZ平面における断面は、矩形状である。複数の孔部13hは、Y軸方向に沿って周期λ13でそれぞれ周期的に配置され、複数の上部SCH層凹部11c1は、Y軸方向に沿って周期λ11pでそれぞれ周期的に配置される。また、本工程においては、第2マスク層15もエッチングされるので、本工程後において第2マスク層15が第1マスク層13上に残存するように、第2マスク層15の形成当初の厚さを決定する(図2(B)参照)。
(Upper SCH layer (first layer, semiconductor layer) etching step)
Subsequently, as shown in FIG. 4A, by etching the first mask layer 13 and the upper SCH layer 11 using the second mask layer 15 as a mask, a plurality of holes are formed in the first mask layer 13. 13 h is formed, and a plurality of upper SCH layer recesses (semiconductor layer recesses, first layer recesses) 11 c 1 are formed in the upper SCH layer 11. This etching can be performed by, for example, an RIE method using a mixed gas of CH 4 gas and H 2 gas as an etching gas. In the present embodiment, the cross section in the YZ plane of the plurality of holes 13h and the plurality of recesses 11c is rectangular. The plurality of holes 13h are periodically arranged at a period λ13 along the Y-axis direction, and the plurality of upper SCH layer recesses 11c1 are respectively periodically arranged at a period λ11p along the Y-axis direction. In addition, since the second mask layer 15 is also etched in this step, the initial thickness of the second mask layer 15 is formed so that the second mask layer 15 remains on the first mask layer 13 after this step. Is determined (see FIG. 2B).

複数の孔部13hは、それぞれ第1マスク層13をその厚さ方向に貫通している。また、複数の孔部13hは、後工程で形成が完了する回折格子11dの複数の凹部11cにそれぞれ対応しており、周期λ13は周期λ11と同一となる(図5(A)参照)。また、本実施形態では、複数の孔部13hのY軸方向の幅L13hは、それぞれ複数の凹部11cのY軸方向の幅L11cと同一となる(図5(A)参照)。   Each of the plurality of holes 13h penetrates the first mask layer 13 in the thickness direction. The plurality of holes 13h correspond to the plurality of concave portions 11c of the diffraction grating 11d, which is formed in a later step, and the period λ13 is the same as the period λ11 (see FIG. 5A). In the present embodiment, the width L13h in the Y-axis direction of the plurality of holes 13h is the same as the width L11c in the Y-axis direction of the plurality of recesses 11c (see FIG. 5A).

複数の上部SCH層凹部11c1の各々は、複数の孔部13hの各々と連続している。複数の上部SCH層凹部11c1は、後工程で形成が完了する回折格子11dの複数の凹部11cにそれぞれ対応しており、上部SCH層凹部11c1の周期λ11pは、凹部11cの周期λ11と同一となる(図5(A)参照)。また、本実施形態では、複数の上部SCH層凹部11c1のY軸方向の幅L11cpは、それぞれ複数の凹部11cのY軸方向の幅L11cと同一となる(図5(A)参照)。さらに、上部SCH層凹部11c1の深さH11c1は、回折格子11dの複数の凹部11cの深さH11cよりも浅くなっており(図5(A)参照)、上部SCH層凹部11c1は、上部SCH層11をその厚さ方向に貫通していない。深さH11c1は、例えば、10〜30nmとすることができる。そして、複数の孔部13と複数の上部SCH層凹部11c1とで、複数のエッチング凹部14となる。   Each of the plurality of upper SCH layer recesses 11c1 is continuous with each of the plurality of holes 13h. The plurality of upper SCH layer recesses 11c1 respectively correspond to the plurality of recesses 11c of the diffraction grating 11d to be formed in a later step, and the period λ11p of the upper SCH layer recess 11c1 is the same as the period λ11 of the recess 11c. (See FIG. 5A). In this embodiment, the width L11cp in the Y-axis direction of the plurality of upper SCH layer recesses 11c1 is the same as the width L11c in the Y-axis direction of each of the plurality of recesses 11c (see FIG. 5A). Further, the depth H11c1 of the upper SCH layer recess 11c1 is shallower than the depth H11c of the plurality of recesses 11c of the diffraction grating 11d (see FIG. 5A), and the upper SCH layer recess 11c1 is the upper SCH layer. 11 is not penetrated in the thickness direction. The depth H11c1 can be set to, for example, 10 to 30 nm. The plurality of holes 13 and the plurality of upper SCH layer recesses 11c1 form a plurality of etching recesses 14.

(第2マスク層除去工程)
続いて、図4(B)に示すように、例えばウェットエッチングによって、第2マスク層15を選択的に除去する。このウェットエッチングの際に用いるエッチング液としては、例えば、バッファードフッ酸を挙げることができる。これにより、第1マスク層13の表面13sを露出させる。本実施形態では、第2マスク層15は酸化物材料からなるので、本工程において第2マスク層15を選択的に除去することが容易となっている。
(Second mask layer removal step)
Subsequently, as shown in FIG. 4B, the second mask layer 15 is selectively removed by wet etching, for example. Examples of the etchant used in this wet etching include buffered hydrofluoric acid. Thereby, the surface 13s of the first mask layer 13 is exposed. In the present embodiment, since the second mask layer 15 is made of an oxide material, it is easy to selectively remove the second mask layer 15 in this step.

(算出工程)
続いて、図4(B)に示すように、複数のエッチング凹部14のうち少なくとも一つの深さHS、即ち、第1マスク層13の表面13sから、複数の上部SCH層凹部11c1のうち少なくとも一つの底部11bまでの深さHSを測定する。深さHSの測定は、例えば図4(B)に示すように、原子間力顕微鏡20等の走査型プローブ顕微鏡によって行うことができる。また、深さHSの測定は、複数のエッチング凹部14の深さHSをそれぞれ測定して、それらの距離の平均値を計算することによって行ってもよい。
(Calculation process)
Subsequently, as shown in FIG. 4B, at least one depth HS of the plurality of etching recesses 14, that is, at least one of the plurality of upper SCH layer recesses 11 c 1 from the surface 13 s of the first mask layer 13. The depth HS to one bottom 11b is measured. The depth HS can be measured with a scanning probe microscope such as the atomic force microscope 20 as shown in FIG. 4B, for example. The depth HS may be measured by measuring the depth HS of each of the plurality of etching recesses 14 and calculating the average value of the distances.

そして、深さHSの値から、第1マスク層13の厚さを引くことにより、複数の上部SCH層凹部11c1の深さH11c1の値を算出する。この際、第1マスク層13の厚さは形成当初の厚さであって正確に把握することができるので、正確に深さH11c1の値を算出することができる。そして、深さH11c1の値と、上述の上部SCH層エッチング工程において複数の上部SCH層凹部11c1を形成する際のエッチング時間から、上部SCH層エッチング工程における上部SCH層11のエッチングレートを算出する。   Then, the value of the depth H11c1 of the plurality of upper SCH layer recesses 11c1 is calculated by subtracting the thickness of the first mask layer 13 from the value of the depth HS. At this time, since the thickness of the first mask layer 13 is the initial thickness and can be accurately grasped, the value of the depth H11c1 can be accurately calculated. Then, the etching rate of the upper SCH layer 11 in the upper SCH layer etching step is calculated from the value of the depth H11c1 and the etching time for forming the plurality of upper SCH layer recesses 11c1 in the upper SCH layer etching step.

(追加エッチング工程)
続いて、図5(A)に示すように、第1マスク層13をマスクとして、上部SCH層11をさらにエッチングすることにより、上部SCH層11を深さH11c2だけ追加エッチングする。このエッチングは、上部SCH層エッチング工程におけるエッチングと同様の方法、例えば、CHガスとHガスの混合ガスをエッチングガスとして用いたRIE法によって行うことができる。これにより、所望の深さH11cの複数の凹部11cを有する回折格子11dを形成する。
(Additional etching process)
Subsequently, as shown in FIG. 5A, the upper SCH layer 11 is further etched by the depth H11c2 by further etching the upper SCH layer 11 using the first mask layer 13 as a mask. This etching can be performed by the same method as the etching in the upper SCH layer etching process, for example, the RIE method using a mixed gas of CH 4 gas and H 2 gas as an etching gas. Thereby, a diffraction grating 11d having a plurality of recesses 11c having a desired depth H11c is formed.

そして、本工程においては、上部SCH層11を深さH11c2だけ追加エッチングする際、上述の算出工程において算出した上部SCH層11のエッチングレートに基づいて、上部SCH層11を追加エッチングする。具体的には、本工程で所望の深さH11cの複数の凹部11cを有する回折格子11dを形成するには、上部SCH層11を深さH11c2だけ追加エッチングする必要がある。そのため、深さH11c2の値を、算出工程において算出した上部SCH層11のエッチングレートの値で除することによって、上部SCH層11を深さH11c2だけ追加エッチングするのに必要な時間を算出してから、上部SCH層11をエッチングする。   In this step, when the upper SCH layer 11 is additionally etched by the depth H11c2, the upper SCH layer 11 is additionally etched based on the etching rate of the upper SCH layer 11 calculated in the above calculation step. Specifically, in order to form a diffraction grating 11d having a plurality of recesses 11c having a desired depth H11c in this step, it is necessary to additionally etch the upper SCH layer 11 by a depth H11c2. Therefore, by dividing the value of the depth H11c2 by the value of the etching rate of the upper SCH layer 11 calculated in the calculation step, the time required for additional etching of the upper SCH layer 11 by the depth H11c2 is calculated. Then, the upper SCH layer 11 is etched.

また、本工程においては、上部SCH層11の追加エッチングの際、第1マスク層13も同時にエッチングされる。そのため、本工程後に第1マスク層13が上部SCH層11上に残存するように、第1マスク層13の形成初期の厚さ(図2(B)参照)が決定される。   In this step, the first mask layer 13 is also etched simultaneously with the additional etching of the upper SCH layer 11. Therefore, the initial thickness of the first mask layer 13 (see FIG. 2B) is determined so that the first mask layer 13 remains on the upper SCH layer 11 after this step.

(上部クラッド層形成工程)
続いて、例えば、OMVPE法によって、複数の凹部11c内を埋めるように、及び、残存する上部SCH層11を覆うように埋め込み層19を成長させる。埋め込み層19は、本実施形態では、第1マスク層13と同様の材料からなる。具体的には、埋め込み層19は、例えば、InP等のIII−V族化合物半導体からなり、例えば、Zn等がドープされて第2導電型となっている。そして、第1マスク層13と埋め込み層19とで、上部クラッド層23となる。即ち、本実施形態では、上述の追加エッチング工程においてマスクとして用いられた第1マスク層13、即ち、追加エッチング工程後に上部SCH層11上に残存するする第1マスク層13は、クラッド層23の一部を構成している。
(Upper clad layer forming process)
Subsequently, for example, the buried layer 19 is grown by the OMVPE method so as to fill the plurality of recesses 11 c and to cover the remaining upper SCH layer 11. The buried layer 19 is made of the same material as that of the first mask layer 13 in this embodiment. Specifically, the buried layer 19 is made of a III-V group compound semiconductor such as InP, for example, and is doped with Zn or the like to be of the second conductivity type. Then, the first mask layer 13 and the buried layer 19 form an upper clad layer 23. That is, in the present embodiment, the first mask layer 13 used as a mask in the above-described additional etching step, that is, the first mask layer 13 remaining on the upper SCH layer 11 after the additional etching step is the Part of it.

(コンタクト層及び電極形成工程)
次に、図6に示すように、上部クラッド層23上に、コンタクト層25と上部電極27をこの順に形成する。また、半導体基板3の裏面に下部電極29を形成する。これにより、基板生産物1aが完成する。
(Contact layer and electrode formation process)
Next, as shown in FIG. 6, the contact layer 25 and the upper electrode 27 are formed in this order on the upper cladding layer 23. Further, the lower electrode 29 is formed on the back surface of the semiconductor substrate 3. Thereby, the substrate product 1a is completed.

その後、基板生産物1aをXZ面に平行な2つの面でそれぞれへき開することにより、半導体レーザバーを作成する。そして、それらの2つのへき開面にそれぞれ反射率制御膜を形成し、一方を光出射面、他方を光反射面とする。さらに、この半導体レーザバーをYZ面に平行な2つの面で切断して個々のチップに分離することにより、図1に示すようなDFBレーザ1が完成する。   Thereafter, the substrate product 1a is cleaved on two planes parallel to the XZ plane to form a semiconductor laser bar. Then, a reflectance control film is formed on each of the two cleaved surfaces, one being a light emitting surface and the other being a light reflecting surface. Further, the semiconductor laser bar is cut along two planes parallel to the YZ plane and separated into individual chips, thereby completing the DFB laser 1 as shown in FIG.

上述のような本実施形態の回折格子の形成方法によれば、図4(B)に示すように、算出工程において、回折格子11dを形成する上部SCH層11自体を用いて上部SCH層11のエッチングレートを算出しているので、上部SCH層11とは別に用意した上部SCH層11と同材料からなる層を用いてエッチングレートを算出した場合と比較して、エッチング環境の違いに起因するエッチングレートの算出誤差を低減させることができる。   According to the diffraction grating forming method of the present embodiment as described above, as shown in FIG. 4B, in the calculation step, the upper SCH layer 11 is formed using the upper SCH layer 11 itself that forms the diffraction grating 11d. Since the etching rate is calculated, compared to the case where the etching rate is calculated using a layer made of the same material as the upper SCH layer 11 prepared separately from the upper SCH layer 11, etching caused by the difference in etching environment The rate calculation error can be reduced.

さらに、本実施形態の回折格子の形成方法では、図4(B)に示すように、複数のエッチング凹部14のうち少なくとも一つの深さHSの測定は、第2マスク層15を除去した後に行っている。そのため、上部SCH層エッチング工程前後における第2マスク層15の厚さの変化(図3(B)及び図4(A)参照)の影響を受けることがないため、複数のエッチング凹部14のうち少なくとも一つの深さHSを高精度に測定することができる。そして、第1マスク層13の厚さは形成当初の厚さと同一であるので、エッチング凹部14の深さHSを基に、上部SCH層凹部11c1の深さH11c1、即ち、上部SCH層エッチング工程において上部SCH層11をエッチングした深さを高精度に算出することができる。   Furthermore, in the method for forming a diffraction grating of this embodiment, as shown in FIG. 4B, the measurement of the depth HS of at least one of the plurality of etching recesses 14 is performed after the second mask layer 15 is removed. ing. Therefore, since it is not affected by the change in the thickness of the second mask layer 15 before and after the upper SCH layer etching step (see FIG. 3B and FIG. 4A), at least of the plurality of etching recesses 14. One depth HS can be measured with high accuracy. Since the thickness of the first mask layer 13 is the same as the initial thickness, the depth H11c1 of the upper SCH layer recess 11c1, that is, the upper SCH layer etching step, based on the depth HS of the etching recess 14 The depth of etching the upper SCH layer 11 can be calculated with high accuracy.

これにより、算出工程において、上部SCH層11のエッチングレートを高精度に算出することができるので、追加エッチング工程において、高精度に算出されたエッチングレートに基づいて上部SCH層11を正確に深さH11c2だけ追加エッチングして回折格子11dを形成することができる(図5(A)参照)。その結果、回折格子11dの凹部11cの深さH11cを高精度に制御することが可能となる。また、上述のような本実施形態の分布帰還型半導体レーザの製造方法によれば、回折格子11dの凹部11cの深さH11cを高精度に制御することが可能となる。その結果、回折格子11dの回折効率のばらつきが抑制されるため、光出力や閾値電流等のレーザ特性のばらつきを抑制することが可能となる。   Thereby, since the etching rate of the upper SCH layer 11 can be calculated with high accuracy in the calculation step, the depth of the upper SCH layer 11 is accurately determined based on the etching rate calculated with high accuracy in the additional etching step. The diffraction grating 11d can be formed by additionally etching only H11c2 (see FIG. 5A). As a result, the depth H11c of the concave portion 11c of the diffraction grating 11d can be controlled with high accuracy. In addition, according to the distributed feedback semiconductor laser manufacturing method of the present embodiment as described above, the depth H11c of the concave portion 11c of the diffraction grating 11d can be controlled with high accuracy. As a result, variations in diffraction efficiency of the diffraction grating 11d are suppressed, and variations in laser characteristics such as light output and threshold current can be suppressed.

また、本実施形態の分布帰還型半導体レーザの製造方法では、図5(B)に示すように、追加エッチング工程後に上部SCH層11上に残存する第1マスク層13は、上部クラッド層23の一部を構成している。これにより、追加エッチング工程後に残存する第1マスク層13を除去する工程が不要となっている。   In the method of manufacturing the distributed feedback semiconductor laser according to the present embodiment, the first mask layer 13 remaining on the upper SCH layer 11 after the additional etching step is formed on the upper cladding layer 23 as shown in FIG. Part of it. Thereby, the process of removing the 1st mask layer 13 which remains after an additional etching process is unnecessary.

本発明は上述の実施形態に限定されず、様々な変形態様が可能である。   The present invention is not limited to the above-described embodiment, and various modifications can be made.

例えば、上述の実施形態では、第2マスク層15は酸化シリコン(SiO)からなるが、第2マスク層15は、例えば、窒化シリコン(SiN)や窒化酸化シリコン(SiON)等の窒化物材料からなってもよい。 For example, in the above-described embodiment, the second mask layer 15 is made of silicon oxide (SiO 2 ), but the second mask layer 15 is made of a nitride material such as silicon nitride (SiN) or silicon nitride oxide (SiON), for example. It may consist of.

また、上述の実施形態では、第1マスク層13は、埋め込み層19と同じ材料からなるが、上部クラッド層23の一部を構成することができる材料であれば、埋め込み層19と異なる材料からなっていてもよい。   In the above-described embodiment, the first mask layer 13 is made of the same material as that of the buried layer 19. However, the first mask layer 13 is made of a material different from that of the buried layer 19 as long as the material can constitute a part of the upper cladding layer 23. It may be.

また、追加エッチング工程の後であって上部クラッド層形成工程の前に、上部SCH層11上に残存する第1マスク層13を選択的に除去してもよい(図5(A)(B)参照)。この場合、埋め込み層19のみで上部クラッド層23となる。そして、この場合、第1マスク層13は上部クラッド層23の一部を構成しないので、第1マスク層13を構成する材料の選択の幅が広がる。さらに、この場合、第1マスク層13を選択的に除去した後に、回折格子11dの複数の凹部11cの深さH11cを測定することが好ましい。この測定は、例えば、原子間力顕微鏡等の走査型プローブ顕微鏡によって行うことができる。これにより、回折格子11dの複数の凹部11cの深さH11cが、設計値通りの値となっているか否かを確認することができる。   Further, the first mask layer 13 remaining on the upper SCH layer 11 may be selectively removed after the additional etching step and before the upper clad layer forming step (FIGS. 5A and 5B). reference). In this case, only the buried layer 19 becomes the upper clad layer 23. In this case, since the first mask layer 13 does not constitute a part of the upper cladding layer 23, the selection range of the material constituting the first mask layer 13 is widened. Further, in this case, it is preferable to measure the depth H11c of the plurality of concave portions 11c of the diffraction grating 11d after selectively removing the first mask layer 13. This measurement can be performed by, for example, a scanning probe microscope such as an atomic force microscope. Thereby, it can be confirmed whether the depth H11c of the some recessed part 11c of the diffraction grating 11d is a value as a design value.

また、上述の実施形態においては、上部SCH層エッチング工程後における孔部13h、上部SCH層凹部11c1(図4(A)参照)、及び、追加エッチング工程後の凹部11c(図5(A)参照)は、それぞれ断面が矩形状であるが、このような形状に限られない。例えば、逆台形状や逆三角形状等のように半導体基板3に近づくにつれて幅が狭くなるような断面であってもよい。この場合であっても、周期λ17、周期λ15、周期λ13、及び、周期λ11pは、それぞれ周期λ11と同一となる(図3〜図5参照)。また、この場合、算出工程において深さHSを測定する際は、第1マスク層13の表面13sから、上部SCH層凹部11c1の最深部までの距離を測定すればよい。   In the above-described embodiment, the hole 13h after the upper SCH layer etching step, the upper SCH layer recess 11c1 (see FIG. 4A), and the recess 11c after the additional etching step (see FIG. 5A). ) Each has a rectangular cross section, but is not limited to such a shape. For example, it may be a cross section whose width becomes narrower as it approaches the semiconductor substrate 3, such as an inverted trapezoidal shape or an inverted triangular shape. Even in this case, the period λ17, the period λ15, the period λ13, and the period λ11p are the same as the period λ11 (see FIGS. 3 to 5). In this case, when measuring the depth HS in the calculation step, the distance from the surface 13s of the first mask layer 13 to the deepest part of the upper SCH layer recess 11c1 may be measured.

1・・・分布帰還型半導体レーザ(DFBレーザ)、3・・・半導体基板、11・・・上部SCH層(第1層、半導体層)、11c・・・回折格子の凹部、11c1・・・上部SCH層凹部(半導体層凹部、第1層凹部)、11d・・・回折格子、11b・・・上部SCH層の凹部の底部、13・・・第1マスク層、13h・・・第1マスク層の孔部、13s・・・第1マスク層の表面、14・・・エッチング凹部、15・・・第2マスク層、15h・・・第2マスク層の孔部。
DESCRIPTION OF SYMBOLS 1 ... Distributed feedback type semiconductor laser (DFB laser), 3 ... Semiconductor substrate, 11 ... Upper SCH layer (1st layer, semiconductor layer), 11c ... Recessed part of diffraction grating, 11c1 ... Upper SCH layer recess (semiconductor layer recess, first layer recess), 11d ... diffraction grating, 11b ... bottom of recess in upper SCH layer, 13 ... first mask layer, 13h ... first mask Layer hole, 13 s... Surface of first mask layer, 14. Etching recess, 15... Second mask layer, 15 h.

Claims (4)

複数の凹部を有する回折格子を備える分布帰還型半導体レーザの製造方法であって、
活性層上に、前記回折格子が形成されるべき半導体層を形成する工程と、
前記半導体層上に、第1マスク層、及び、第2マスク層をこの順に形成する工程と、
前記第2マスク層を選択的にエッチングすることにより、前記回折格子の複数の前記凹部に対応する複数の孔部を前記第2マスク層に形成する第2マスク層加工工程と、
前記第2マスク層加工工程の後に、前記第2マスク層をマスクとして前記第1マスク層及び前記半導体層をエッチングすることにより、前記回折格子の複数の前記凹部に対応するように前記第1マスク層に形成された複数の孔部と、前記回折格子の複数の前記凹部に対応するように、かつ、前記回折格子の複数の前記凹部よりも浅くなるように前記半導体層に形成された複数の半導体層凹部と、からなる複数のエッチング凹部を形成する半導体層エッチング工程と、
前記半導体層エッチング工程の後に、前記第2マスク層を選択的に除去することにより、前記第1マスク層の表面を露出させる第2マスク層除去工程と、
前記第2マスク層除去工程の後に、複数の前記エッチング凹部のうち少なくとも一つの深さを測定することによって、前記半導体層エッチング工程における前記半導体層のエッチングレートを算出する算出工程と、
前記算出工程の後に、前記第1マスク層をマスクとして前記半導体層を追加エッチングすることにより、前記半導体層に所望の深さの複数の前記凹部を有する前記回折格子を形成する追加エッチング工程と、
前記追加エッチング工程の後に、前記半導体層上にクラッド層を形成する工程と、
を含み、
前記追加エッチング工程では、前記算出工程において算出された前記半導体層の前記エッチングレートに基づいて、前記半導体層を追加エッチングすることを特徴とする分布帰還型半導体レーザの製造方法。
A method of manufacturing a distributed feedback semiconductor laser comprising a diffraction grating having a plurality of recesses,
Forming a semiconductor layer on which the diffraction grating is to be formed on the active layer;
Forming a first mask layer and a second mask layer in this order on the semiconductor layer;
A second mask layer processing step of forming, in the second mask layer, a plurality of holes corresponding to the plurality of recesses of the diffraction grating by selectively etching the second mask layer;
After the second mask layer processing step, the first mask layer and the semiconductor layer are etched using the second mask layer as a mask so as to correspond to the plurality of concave portions of the diffraction grating. A plurality of holes formed in the layer, and a plurality of holes formed in the semiconductor layer so as to correspond to the plurality of recesses of the diffraction grating and to be shallower than the plurality of recesses of the diffraction grating. A semiconductor layer etching step for forming a plurality of etching recesses comprising a semiconductor layer recess,
A second mask layer removing step of exposing the surface of the first mask layer by selectively removing the second mask layer after the semiconductor layer etching step;
A calculation step of calculating an etching rate of the semiconductor layer in the semiconductor layer etching step by measuring a depth of at least one of the plurality of etching recesses after the second mask layer removing step;
After the calculating step, an additional etching step of forming the diffraction grating having the plurality of concave portions of a desired depth in the semiconductor layer by additionally etching the semiconductor layer using the first mask layer as a mask;
Forming a cladding layer on the semiconductor layer after the additional etching step;
Including
In the additional etching step, the semiconductor layer is additionally etched based on the etching rate of the semiconductor layer calculated in the calculating step.
前記第2マスク層は、絶縁体材料からなることを特徴とする請求項1に記載の分布帰還型半導体レーザの製造方法。   2. The distributed feedback semiconductor laser manufacturing method according to claim 1, wherein the second mask layer is made of an insulator material. 前記追加エッチング工程においてマスクとして用いられる前記第1マスク層は、半導体材料からなり、前記第1マスク層の一部は、前記クラッド層の一部を構成することを特徴とする請求項2に記載の分布帰還型半導体レーザの製造方法。   The first mask layer used as a mask in the additional etching step is made of a semiconductor material, and a part of the first mask layer constitutes a part of the clad layer. Manufacturing method of distributed feedback semiconductor laser. 複数の凹部を有する回折格子の形成方法であって、
前記回折格子が形成されるべき第1層を形成する工程と、
前記第1層上に、第1マスク層、及び、第2マスク層をこの順に形成する工程と、
前記第2マスク層を選択的にエッチングすることにより、前記回折格子の複数の前記凹部に対応する複数の孔部を前記第2マスク層に形成する第2マスク層加工工程と、
前記第2マスク層加工工程の後に、前記第2マスク層をマスクとして前記第1マスク層及び前記第1層をエッチングすることにより、前記回折格子の複数の前記凹部に対応するように前記第1マスク層に形成された複数の孔部と、前記回折格子の複数の前記凹部に対応するように、かつ、前記回折格子の複数の前記凹部よりも浅くなるように前記第1層に形成された複数の第1層凹部と、からなる複数のエッチング凹部を形成する第1層エッチング工程と、
前記第1層エッチング工程の後に、前記第2マスク層を選択的に除去することにより、前記第1マスク層の表面を露出させる第2マスク層除去工程と、
前記第2マスク層除去工程の後に、複数の前記エッチング凹部のうち少なくとも一つの深さを測定することによって、前記第1層エッチング工程における前記第1層のエッチングレートを算出する算出工程と、
前記算出工程の後に、前記第1マスク層をマスクとして前記第1層を追加エッチングすることにより、前記第1層に所望の深さの複数の前記凹部を有する前記回折格子を形成する追加エッチング工程と、
を含み、
前記追加エッチング工程では、前記算出工程において算出された前記第1層の前記エッチングレートに基づいて、前記第1層を追加エッチングすることを特徴とする回折格子の形成方法。
A method of forming a diffraction grating having a plurality of recesses,
Forming a first layer in which the diffraction grating is to be formed;
Forming a first mask layer and a second mask layer in this order on the first layer;
A second mask layer processing step of forming, in the second mask layer, a plurality of holes corresponding to the plurality of recesses of the diffraction grating by selectively etching the second mask layer;
After the second mask layer processing step, the first mask layer and the first layer are etched using the second mask layer as a mask, so as to correspond to the plurality of concave portions of the diffraction grating. A plurality of holes formed in the mask layer and the first layer so as to correspond to the plurality of concave portions of the diffraction grating and to be shallower than the plurality of concave portions of the diffraction grating. A first layer etching step for forming a plurality of etching recesses comprising a plurality of first layer recesses;
A second mask layer removing step of exposing the surface of the first mask layer by selectively removing the second mask layer after the first layer etching step;
A calculation step of calculating an etching rate of the first layer in the first layer etching step by measuring a depth of at least one of the plurality of etching recesses after the second mask layer removing step;
After the calculating step, an additional etching step of forming the diffraction grating having the plurality of concave portions having a desired depth in the first layer by additionally etching the first layer using the first mask layer as a mask. When,
Including
In the additional etching step, the first layer is additionally etched based on the etching rate of the first layer calculated in the calculating step.
JP2009013308A 2009-01-23 2009-01-23 Forming method for diffraction grating and manufacturing method for distributed feedback semiconductor laser Pending JP2010171265A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009013308A JP2010171265A (en) 2009-01-23 2009-01-23 Forming method for diffraction grating and manufacturing method for distributed feedback semiconductor laser

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009013308A JP2010171265A (en) 2009-01-23 2009-01-23 Forming method for diffraction grating and manufacturing method for distributed feedback semiconductor laser

Publications (1)

Publication Number Publication Date
JP2010171265A true JP2010171265A (en) 2010-08-05

Family

ID=42703093

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009013308A Pending JP2010171265A (en) 2009-01-23 2009-01-23 Forming method for diffraction grating and manufacturing method for distributed feedback semiconductor laser

Country Status (1)

Country Link
JP (1) JP2010171265A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103363944A (en) * 2012-04-01 2013-10-23 深南电路有限公司 Method for testing eroding rate and uniformity of drilling smear removal
WO2021000222A1 (en) * 2019-07-01 2021-01-07 Schott Glass Technologies (Suzhou) Co. Ltd. Diffractive optical element and method for manufacturing the same
CN116845696A (en) * 2023-06-12 2023-10-03 武汉光迅科技股份有限公司 A new structure laser chip and its manufacturing method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103363944A (en) * 2012-04-01 2013-10-23 深南电路有限公司 Method for testing eroding rate and uniformity of drilling smear removal
WO2021000222A1 (en) * 2019-07-01 2021-01-07 Schott Glass Technologies (Suzhou) Co. Ltd. Diffractive optical element and method for manufacturing the same
US11846786B2 (en) 2019-07-01 2023-12-19 Schott Glass Technologies (Suzhou) Co. Ltd. Diffractive optical element and method for manufacturing the same
CN116845696A (en) * 2023-06-12 2023-10-03 武汉光迅科技股份有限公司 A new structure laser chip and its manufacturing method

Similar Documents

Publication Publication Date Title
US8934512B2 (en) Edge-emitting etched-facet lasers
EP2188875B1 (en) Multiple cavity etched-facet dfb lasers
CN113708219B (en) A semiconductor quantum well laser and its preparation method
US9577142B2 (en) Process for forming semiconductor laser diode implemented with sampled grating
US20050189315A1 (en) Method for manufacturing gratings in semiconductor materials
JP2010171265A (en) Forming method for diffraction grating and manufacturing method for distributed feedback semiconductor laser
JP2010272752A (en) Method of manufacturing semiconductor optical element
CN111129945B (en) Method for integrally manufacturing isolator-saving edge-emitting laser chip
US20100022043A1 (en) Semiconductor laser device and method of manufacturing the same
US8409889B2 (en) Method for producing semiconductor optical device
JP4193866B2 (en) Manufacturing method of semiconductor light emitting device
JP5273459B2 (en) Manufacturing method of semiconductor laser
JP2009194231A (en) Manufacturing method of optical semiconductor device
JP5211728B2 (en) Method for fabricating a semiconductor optical device
US11870212B2 (en) Semiconductor laser device and method for manufacturing the same
JP2012015366A (en) Method of forming diffraction grating and method of manufacturing semiconductor laser
US7282455B2 (en) Method of producing a diffraction grating
CN111370995A (en) Surface grating semiconductor laser and manufacturing method thereof
JP2008098387A (en) Manufacturing method of diffraction grating
JP2009043790A (en) Semiconductor laser array
US20230006420A1 (en) Growth defect reduction at grating transition
JP2012141374A (en) Method for forming diffraction grating and method for manufacturing semiconductor laser
JP2012204640A (en) Method for forming alignment mark and method for manufacturing optical semiconductor element
JPH0730195A (en) Semiconductor device and manufacturing method thereof
JP2012124334A (en) Manufacturing method of semiconductor laser