JP2010166038A - 半導体装置の作製方法 - Google Patents

Abstract

【課題】薄膜トランジスタによって形成される半導体装置の製造工程において、フォトマスク数を削減し、製造コストを低減することができ、且つ生産性及び信頼性を向上することのできる技術を提供することを目的の一とする。
【解決手段】チャネル保護層を形成する膜を透光性を有する酸化物半導体層上に形成し、チャネル保護層を形成する膜上にポジ型のフォトレジストを形成し、裏面露光法を用いて酸化物半導体層中のチャネル形成領域上に選択的にチャネル保護層を形成することを要旨とするものである。
【選択図】図１

Description

本発明は、酸化物半導体を用いる半導体装置、半導体装置の作製方法に関する。

なお、半導体装置とは、半導体特性を利用することで機能しうる装置を指すものとする。

金属酸化物は多様に存在しさまざまな用途に用いられている。酸化インジウムはよく知られた材料であり、液晶ディスプレイなどで必要とされる透明電極材料として用いられている。

金属酸化物の中には半導体特性を示すものがある。半導体特性を示す金属酸化物は化合物半導体の一種である。化合物半導体とは、２種以上の原子が結合してできる半導体である。一般的に、金属酸化物は絶縁体となる。しかし、金属酸化物を構成する元素の組み合わせによっては、半導体となることが知られている。

例えば、金属酸化物の中で、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛などは半導体特性を示すことが知られている。このような金属酸化物で構成される透明半導体層を、チャネル形成領域とする薄膜トランジスタが開示されている（特許文献１乃至４、非特許文献１）。

半導体特性を示す金属酸化物は、上述の一元系のみでなく多元系酸化物も知られている。例えば、ホモロガス相を有するＩｎＧａＯ_３（ＺｎＯ）_ｍ（ｍ：自然数）は公知の材料である（非特許文献２乃至４）。

そして、上記のようなホモロガス薄膜を薄膜トランジスタのチャネル層として用いることが可能であることが実証されている（特許文献５、非特許文献５及び６）

その他にも、金属酸化物半導体を用いた薄膜トランジスタとして、酸化亜鉛、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を用いて薄膜トランジスタを作製し、画像表示装置のスイッチング素子などに用いる技術が特許文献６及び特許文献７で開示されている。

特開昭６０−１９８８６１号公報 特表平１１−５０５３７７号公報 特開平８−２６４７９４号公報 特開２０００−１５０９００号公報 特開２００４−１０３９５７号公報 特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報

Ｍ． Ｗ． Ｐｒｉｎｓ， Ｋ． Ｏ． Ｇｒｏｓｓｅ−Ｈｏｌｚ， Ｇ． Ｍｕｌｌｅｒ， Ｊ． Ｆ． Ｍ． Ｃｉｌｌｅｓｓｅｎ， Ｊ． Ｂ． Ｇｉｅｓｂｅｒｓ， Ｒ． Ｐ． Ｗｅｅｎｉｎｇ， ａｎｄ Ｒ． Ｍ． Ｗｏｌｆ、"Ａ ｆｅｒｒｏｅｌｅｃｔｒｉｃ ｔｒａｎｓｐａｒｅｎｔ ｔｈｉｎ−ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ"、 Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ．、１７ Ｊｕｎｅ １９９６、 Ｖｏｌ．６８、 ｐ．３６５０−３６５２ Ｍ． Ｎａｋａｍｕｒａ， Ｎ． Ｋｉｍｉｚｕｋａ， ａｎｄ Ｔ． Ｍｏｈｒｉ、"Ｔｈｅ Ｐｈａｓｅ Ｒｅｌａｔｉｏｎｓ ｉｎ ｔｈｅ Ｉｎ２Ｏ３−Ｇａ２ＺｎＯ４−ＺｎＯ Ｓｙｓｔｅｍ ａｔ １３５０℃"、Ｊ． Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｈｅｍ．、１９９１、Ｖｏｌ．９３， ｐ．２９８−３１５ Ｎ． Ｋｉｍｉｚｕｋａ， Ｍ． Ｉｓｏｂｅ， ａｎｄ Ｍ． Ｎａｋａｍｕｒａ、"Ｓｙｎｔｈｅｓｅｓ ａｎｄ Ｓｉｎｇｌｅ−Ｃｒｙｓｔａｌ Ｄａｔａ ｏｆ Ｈｏｍｏｌｏｇｏｕｓ Ｃｏｍｐｏｕｎｄｓ， Ｉｎ２Ｏ３（ＺｎＯ）ｍ（ｍ＝３，４， ａｎｄ ５）， ＩｎＧａＯ３（ＺｎＯ）３， ａｎｄ Ｇａ２Ｏ３（ＺｎＯ）ｍ（ｍ＝７，８，９， ａｎｄ １６） ｉｎ ｔｈｅ Ｉｎ２Ｏ３−ＺｎＧａ２Ｏ４−ＺｎＯ Ｓｙｓｔｅｍ"、 Ｊ． Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｈｅｍ．、１９９５、Ｖｏｌ．１１６， ｐ．１７０−１７８ 中村真佐樹、君塚昇、毛利尚彦、磯部光正、"ホモロガス相、ＩｎＦｅＯ３（ＺｎＯ）ｍ（ｍ：自然数）とその同型化合物の合成および結晶構造"、固体物理、１９９３年、Ｖｏｌ．２８、Ｎｏ．５、ｐ．３１７−３２７ Ｋ． Ｎｏｍｕｒａ， Ｈ． Ｏｈｔａ， Ｋ． Ｕｅｄａ， Ｔ． Ｋａｍｉｙａ， Ｍ． Ｈｉｒａｎｏ， ａｎｄ Ｈ． Ｈｏｓｏｎｏ， 、"Ｔｈｉｎ−ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ ｆａｂｒｉｃａｔｅｄ ｉｎ ｓｉｎｇｌｅ−ｃｒｙｓｔａｌｌｉｎｅ ｔｒａｎｓｐａｒｅｎｔ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ"、ＳＣＩＥＮＣＥ、２００３、Ｖｏｌ．３００、ｐ．１２６９−１２７２ Ｋ． Ｎｏｍｕｒａ， Ｈ． Ｏｈｔａ， Ａ． Ｔａｋａｇｉ， Ｔ． Ｋａｍｉｙａ， Ｍ． Ｈｉｒａｎｏ， ａｎｄ Ｈ． Ｈｏｓｏｎｏ、"Ｒｏｏｍ−ｔｅｍｐｅｒａｔｕｒｅ ｆａｂｒｉｃａｔｉｏｎ ｏｆ ｔｒａｎｓｐａｒｅｎｔ ｆｌｅｘｉｂｌｅ ｔｈｉｎ−ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒｓ ｕｓｉｎｇ ａｍｏｒｐｈｏｕｓ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ"、ＮＡＴＵＲＥ、２００４、Ｖｏｌ．４３２ ｐ．４８８−４９２

金属酸化物半導体（以下、酸化物半導体という）をチャネル形成領域に設ける薄膜トランジスタは、アモルファスシリコンを用いた薄膜トランジスタよりも高い電界効果移動度が得られている。酸化物半導体膜はスパッタ法などによって３００℃以下の温度で膜形成が可能であり、多結晶シリコンを用いた薄膜トランジスタよりも製造工程が簡単である。

このような酸化物半導体を用いてガラス基板上、プラスチック基板上等に薄膜トランジスタを形成し、液晶ディスプレイ、エレクトロルミネセンスディスプレイ又は電子ペーパー等への応用が期待されている。

酸化物半導体を用いて形成された薄膜トランジスタは、高性能な半導体装置を形成することができるものの、アモルファスシリコンを用いた薄膜トランジスタに比べて製造コストの点でまだ改良の余地が残り得る。

そこで、薄膜トランジスタによって形成される半導体装置の製造工程において、フォトマスク数を削減して製造コストを低減し、且つ生産性及び信頼性を向上することのできる技術を提供することを目的の一とする。

本発明の一態様は、チャネル保護層を形成する膜を、透光性を有する酸化物半導体層上に形成し、チャネル保護層を形成する膜上にポジ型のフォトレジストを形成し、裏面露光法を用いて、酸化物半導体層中のチャネル形成領域上に選択的にチャネル保護層を形成することを要旨とするものである。また具体的には、透光性を有する基板上に遮光性を有するゲート電極層を形成し、ゲート電極層上に透光性を有するゲート絶縁膜を形成し、ゲート絶縁膜上に透光性を有する酸化物半導体層を形成し、酸化物半導体層上に透光性を有する絶縁層を形成し、絶縁層上にポジ型の感光性薄膜を形成し、感光性薄膜に対し、基板側の光源より光を照射して感光性薄膜の露光を行い、感光性薄膜の露光領域を現像により除去し、感光性薄膜の露光されない領域をマスクとして、絶縁層をエッチングしてチャネル保護層を形成し、酸化物半導体層上に配線層を形成する半導体装置の作製方法である。

また別の本発明の一態様としては、透光性を有する基板上に遮光性を有するゲート電極層を形成し、ゲート電極層上に透光性を有するゲート絶縁膜を形成し、ゲート絶縁膜上に透光性を有する酸化物半導体層、及び酸化物半導体層上に透光性を有する絶縁層を連続成膜にて形成し、絶縁層上にポジ型の感光性薄膜を形成し、感光性薄膜に対し、基板側の光源より光を照射して感光性薄膜の露光を行い、感光性薄膜の露光領域を現像により除去し、感光性薄膜の露光されない領域をマスクとして、絶縁層をエッチングしてチャネル保護層を形成し、酸化物半導体層より島状の酸化物半導体層を形成し島状の酸化物半導体層上に配線層を形成する半導体装置の作製方法である。

本発明の一態様において、酸化物半導体層は、ＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍ＞０）で表記される薄膜であり、Ｍは、ガリウム、鉄、ニッケル、マンガン、及びコバルトのいずれか一または複数である半導体装置の作製方法であってもよい。

本発明の一態様において、酸化物半導体層は、スパッタ法で形成される半導体装置の作製方法であってもよい。

本発明の一態様において、酸化物半導体層の形成前に、アルゴンガスによるゲート絶縁膜表面の逆スパッタを行う半導体装置の作製方法であってもよい。

本発明の一態様において、酸化物半導体層は、２００℃乃至６００℃の加熱処理を行う半導体装置の作製方法であってもよい。

本発明の一態様において、加熱処理は、大気雰囲気下または窒素雰囲気下で行われる半導体装置の作製方法であってもよい。

本発明の一態様において、チャネル保護層は、酸素を含む絶縁膜である半導体装置の作製方法であってもよい。

本発明の一態様において、酸化物半導体層はエッチングにより、島状の酸化物半導体層として形成されている半導体装置の作製方法であってもよい。

本発明により、フォトマスク数を削減し、製造コストを低減することができる。また、フォトリソグラフィー工程で用いられるフォトレジスト量を削減し、工程数削減による生産性の向上が見込める。また、酸化物半導体を用いることによる薄膜トランジスタの信頼性の向上を図ることができる。

実施の形態１について説明する図。 実施の形態１について説明する図。 実施の形態１について説明する図。 実施の形態３について説明する図。 実施の形態３について説明する図。 実施の形態３について説明する図。 実施の形態３について説明する図。 実施の形態３について説明する図。 実施の形態３について説明する図。 実施の形態３について説明する図。 実施の形態３について説明する図。 実施の形態４について説明する図。 実施の形態４について説明する図。 実施の形態４について説明する図。 実施の形態５について説明する図。 実施の形態６について説明する図。 実施の形態６について説明する図。 実施の形態６について説明する図。 実施の形態７について説明する図。 実施の形態７について説明する図。 実施の形態２について説明する図。

本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。

（実施の形態１）
本実施の形態では、酸化物半導体で形成される薄膜トランジスタとその作製方法について断面図を用いて説明する。

まず透光性を有する基板１００上に遮光性を有する材料にて第１の導電層を形成し、第１のフォトマスクを用いてパターニングを行い、ゲート電極層１０１を形成する。ゲート電極層１０１上に、透光性を有するゲート絶縁膜１０２を形成する。ゲート絶縁膜１０２上に酸化物半導体層を形成し、第２のフォトマスクを用いてパターニングを行い、ゲート絶縁膜１０２下のゲート電極層１０１を覆うよう島状の酸化物半導体層１０３を形成する（図１（Ａ）参照）。なお、島状の酸化物半導体層１０３は、第２のフォトマスクにより形成されるレジストマスク１８１により島状に形成される。

なお、パターニングとは、膜を形状加工することをいい、フォトレジストの形成、露光、現像、エッチング工程、レジスト剥離工程、洗浄、及び検査などの一連の処理を伴う、フォトリソグラフィー工程によって膜のマスクパターン（遮光パターンともいう）を形成することをいう。すなわち、基板上に形成した層の不要な部分を除去し、所望の形状に加工することをいう。

なおフォトレジストの塗布は、形状加工する膜の全面に塗布するのではなく、予め形状加工するマスクパターンよりも大きい形状のパターンをスクリーン印刷法、またはインクジェット法により形成してもよい。フォトレジストを予め形状加工するマスクパターンよりも大きい形状のパターンとし、その後フォトレジストにフォトリソグラフィー工程等で所望の形状加工を施すことで、現像により剥離するフォトレジストの量を削減することができる。そのため、半導体装置を作製するコストの低コスト化を図ることができる。

なお本明細書にて用いる第１、第２、第３、乃至第Ｎ（Ｎは自然数）という用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。

基板１００は、後の工程で行われるレジストの露光に用いられる光に対して、８０％以上、好ましくは９０％以上の透過率を有する透光性基板を用いる。一例としては、ガラス基板や石英基板、セラミック基板、ポリエチレンテレフタレート（ＰＥＴ）等の樹脂基板を用いる。

なお、基板１００上に、絶縁層を形成してもよい。絶縁層は、ＣＶＤ法、プラズマＣＶＤ法、スパッタリング法、スピンコート法等の方法により、珪素を含む酸化物材料、窒化物材料を用いて、単層又は積層して形成される。この絶縁層は、形成しなくても良いが、基板１００からの汚染物質などを遮断する効果がある。

また、ゲート電極層１０１は、後の工程で行われるレジストの露光に用いられる光に対して、遮光性を有する材料を用いる。具体的には、後の工程で行われるレジストの露光に用いられる光に対して、１０％未満の透過率を有する材料で構成されるものとし、膜厚が適宜調整される。ゲート電極層１０１は、チタン、モリブデン、クロム、タンタル、タングステン、アルミニウムなどの金属材料またはその合金材料を用いて形成する。ゲート電極層１０１は、スパッタリング法や真空蒸着法で基板１００上に導電膜を形成し、当該導電膜上にフォトリソグラフィー工程またはインクジェット法によりマスクを形成し、当該マスクを用いて導電膜をエッチングすることで、形成することができる。また、銀、金、銅などの導電性ナノペーストを用いてインクジェット法により吐出し焼成して、ゲート電極層１０１を形成することもできる。また、ゲート電極層１０１は単層構造としても積層構造としてもよく、例えば基板１００側からモリブデン膜とアルミニウム膜との積層、モリブデン膜とアルミニウムとネオジムとの合金膜との積層、チタン膜とアルミニウム膜との積層、チタン膜、アルミニウム膜及びチタン膜との積層などを用いることができる。

ゲート電極層１０１をエッチングにより加工する場合、マスクを形成し、ドライエッチングまたはウェットエッチングにより加工すればよい。ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用い、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節することにより、電極層をテーパー形状にエッチングすることができる。なお、エッチング用ガスとしては、Ｃｌ_２、ＢＣｌ_３、ＳｉＣｌ_４もしくはＣＣｌ_４などを代表とする塩素系ガス、ＣＦ_４、ＳＦ_６もしくはＮＦ_３などを代表とするフッ素系ガス又はＯ_２を適宜用いることができる。

ゲート絶縁膜１０２は、後の工程で行われるフォトレジストの露光に用いられる光に対して、透光性を有する絶縁膜を用いる。ゲート絶縁膜１０２は、一例として、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、または窒化酸化珪素膜で形成することができる。なお、ゲート絶縁膜は単層とせず、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、または窒化酸化珪素膜のいずれか２層で形成することができるし、また、３層のゲート絶縁膜を形成してもよい。他にも、ゲート絶縁膜１０２としては、一例として、酸化アルミニウム、酸化マグネシウム、窒化アルミニウム、酸化イットリウム、酸化ハフニウム等の金属化合物で形成することができる。

ここでは、酸化窒化珪素膜とは、その組成として、窒素よりも酸素の含有量が多いものであって、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、濃度範囲として酸素が５５〜７０原子％、窒素が０．５〜１５原子％、Ｓｉが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化珪素膜とは、その組成として、酸素よりも窒素の含有量が多いものであって、濃度範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、Ｓｉが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。但し、酸化窒化珪素または窒化酸化珪素を構成する原子の合計を１００原子％としたとき、窒素、酸素、珪素及び水素の含有比率が上記の範囲内に含まれるものとする。

なお、酸化物半導体層１０３は、ＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍ＞０）で表記される薄膜を形成する。そして、その薄膜を半導体層として用いた薄膜トランジスタを作製する。なお、Ｍは、ガリウム（Ｇａ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、マンガン（Ｍｎ）及びコバルト（Ｃｏ）から選ばれた一の金属元素又は複数の金属元素を示す。例えばＭとして、Ｇａの場合があることの他、ＧａとＮｉ又はＧａとＦｅなど、Ｇａ以外の上記金属元素が含まれる場合がある。また、上記酸化物半導体において、Ｍとして含まれる金属元素の他に、不純物元素としてＦｅ、Ｎｉその他の遷移金属元素、又は該遷移金属の酸化物が含まれているものがある。本明細書においてはこの薄膜をＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜とも呼ぶ。

Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の結晶構造は、スパッタ法で成膜した後、２００℃〜５００℃、代表的には３００〜４００℃で１０分〜１００分熱処理を行っても、アモルファス構造がＸＲＤ（Ｘ線回折）の分析では観察することができる。また、ＴＦＴの電気特性もゲート電圧±２０Ｖにおいて、オンオフ比が１０^９以上、移動度が１０ｃｍ^２／Ｖ・ｓ以上のものを作製することができる。このような電気特性を有する酸化物半導体膜を用いて作製した薄膜トランジスタは、アモルファスシリコンを用いて作製した薄膜トランジスタに比べ高い移動度を有し、当該薄膜トランジスタで構成される回路を高速駆動させることができる。

なお、酸化物半導体層１０３は、スパッタ法でゲート絶縁膜１０２上に酸化物半導体層を形成した後、当該酸化物半導体層上にフォトリソグラフィー工程またはインクジェット法によりレジストマスクを形成し、当該レジストマスクを用いて酸化物半導体層をエッチングすることで、形成することができる。スパッタ法に用いる酸化物半導体層を形成するためのターゲットは、Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：１としたターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５）を用いる。酸化物半導体層１０３は、後の工程で行われるフォトレジストの露光に用いられる光に対して透光性が良好であり、アモルファスシリコンに比べフォトレジストの感光を効果的に行うことができる。

なおスパッタ法にはスパッタ用電源に高周波電源を用いるＲＦスパッタ法と、ＤＣスパッタ法があり、さらにパルス的にバイアスを与えるパルスＤＣスパッタ法もある。ＲＦスパッタ法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタ法は主に金属膜を成膜する場合に用いられる。ここで酸化物半導体層１０３の形成には、ＤＣスパッタ法を用いる。

また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種類の材料を同時に放電させて成膜することもできる。

また、チャンバー内部に磁石機構を備えたマグネトロンスパッタ法を用いるスパッタ装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタ法を用いるスパッタ装置がある。

スパッタチャンバーとしては、上述した様々なスパッタ法を適宜用いる。

また、成膜方法として、成膜中にターゲット物質とスパッタガス成分とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタ法や、成膜中に基板にも電圧をかけるバイアススパッタ法もある。

なお、酸化物半導体をスパッタ法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁膜１０２の表面に付着しているゴミを除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、アルゴン雰囲気に酸素、水素、Ｎ_２Ｏなどを加えた雰囲気で行ってもよい。また、アルゴン雰囲気にＣｌ_２、ＣＦ_４などを加えた雰囲気で行ってもよい。逆スパッタすることで、水蒸気などの大気成分や大気中に浮遊する不純物元素やゴミによる汚染がない積層界面を形成できるので、薄膜トランジスタ特性のばらつきを低減できる。薄膜トランジスタのしきい電圧値は、酸化物半導体の界面、即ち、酸化物半導体層とゲート絶縁膜の界面に大きく影響する。そのため、ゲート絶縁膜１０２と酸化物半導体層１０３の界面を清浄な状態で形成することによって、薄膜トランジスタの電気特性を向上させることができる。

次いで大気雰囲気下または窒素雰囲気下で２００℃〜６００℃の加熱処理を行う。加熱処理の温度は好ましくは３００℃〜４００℃の範囲であり、ここでは３５０℃で一時間処理する。なお、この加熱処理を行うタイミングは限定されず、酸化物半導体膜の成膜後であればいつ行ってもよい。例えば、酸化物半導体層１０３上にとチャネル保護層１１０となる絶縁膜を成膜し終えた後でも良いし、チャネル保護層１１０をパターニングして形成した後でも良いし、配線層１１１となる導電膜を成膜した後でも良いし、薄膜トランジスタの封止膜を形成した後でも良いし、平坦化膜の形成後に行う熱硬化処理を半導体層の加熱処理に兼ねてもよい。

次に、チャネル保護層となる絶縁層１０４を、酸化物半導体層１０３上及びゲート絶縁膜１０２上に成膜する。そして、絶縁層１０４上に、ポジ型のフォトレジスト１０５（感光性薄膜）を形成する（図１（Ｂ）参照）。

チャネル保護層として機能する絶縁層１０４は、無機材料（酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素など）を用いることができる。また、感光性または非感光性の有機材料（有機樹脂材料）（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト、ベンゾシクロブテンなど）、もしくは複数種からなる膜、またはこれらの膜の積層などを用いることができる。また、シロキサンを用いてもよい。なお、絶縁層１０４は、後の工程で行われるレジストの露光に用いられる光に対して、透光性を有する絶縁膜を用いる。

絶縁層１０４は、プラズマＣＶＤ法や熱ＣＶＤ法などの気相成長法やスパッタリング法にて成膜できる。また、湿式法であるスピンコート法などの塗布法を用いることができる。また、液滴吐出法や、印刷法（スクリーン印刷やオフセット印刷などパターンが形成される方法）などで形成してもよい。

なお、ここでは金属珪素ターゲットと酸化物半導体膜用のターゲットを備えたマルチチャンバー型のスパッタリング装置を使って、前工程で形成した酸化物半導体膜を大気にさらすことなく、チャネル保護層として酸化珪素膜を成膜する。

ポジ型のフォトレジスト１０５は、光、電子、又はイオンエネルギー線が照射されていない部分が現像後にレジストパターンとして残る。一例としては、ノボラック樹脂と感光剤であるナフトキノンジアジド化合物を用いてもよい。いずれの材料を用いるとしても、その表面張力と粘度は、溶媒の濃度を調整すること、及び／または界面活性剤等を加えたりして適宜調整する。

次に、絶縁層１０４上に形成したフォトレジスト１０５に対し、基板１００側の光源１０６より、光１０７を照射する（図１（Ｃ）参照）。そして、基板１００側より、光源１０６から、基板１００を通過させて光１０７をフォトレジスト１０５へ照射する、いわゆる裏面露光を行う。光１０７は、基板１００、ゲート絶縁膜１０２、酸化物半導体層１０３、及び絶縁層１０４は透過するが、遮光性を有するゲート電極層１０１は通過せず遮断される。よって、フォトレジスト１０５において、ゲート電極層１０１と重畳する領域は露光されない領域１０８となり、露光領域１０９のみが現像によって溶融することとなる（図１（Ｄ）参照）。

本実施の形態で説明する構成では、フォトレジスト１０５での露光されない領域１０８及び露光領域１０９の形成について裏面露光法を用いるため、露光時間、現像時間によって、露光されない領域１０８及び露光領域１０９の幅を決定でき、アライメントよりも高精度にその幅を制御することができる。またフォトマスクが１枚不要になるため、低コスト化、スループットの向上を図ることができる。

光源１０６より照射する光１０７は、特に限定されず、赤外光、可視光、または紫外光のいずれか一またはそれらの組み合わせを用いる。例えば、紫外線ランプ、ブラックライト、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、または高圧水銀ランプから射出された光を用いてもよい。その場合、ランプ光源は、必要な時間点灯させて照射してもよいし、複数回照射してもよい。

また、光１０７としてレーザ光を用いてもよく、レーザ発振器としては、紫外光、可視光、又は赤外光を発振することが可能なレーザ発振器を用いることができる。レーザ発振器としては、ＫｒＦ、ＡｒＦ、ＸｅＣｌ、Ｘｅ等のエキシマレーザ発振器、Ｈｅ、Ｈｅ−Ｃｄ、Ａｒ、Ｈｅ−Ｎｅ、ＨＦ等の気体レーザ発振器、ＹＡＧ、ＧｄＶＯ_４、ＹＶＯ_４、ＹＬＦ、ＹＡｌＯ_３などの結晶にＣｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、Ｔｉ又はＴｍをドープした結晶を使った固体レーザ発振器、ＧａＮ、ＧａＡｓ、ＧａＡｌＡｓ、ＩｎＧａＡｓＰ等の半導体レーザ発振器を用いることができる。なお、固体レーザ発振器においては、基本波の第１高調波〜第５高調波を適用するのが好ましい。

ランプ光源による光及びレーザ発振器から射出されるレーザ光の形状や光の進路を調整するため、シャッター、ミラー又はハーフミラー等の反射体、シリンドリカルレンズや凸レンズなどによって構成される光学系が設置されていてもよい。また、ランプ光源又はレーザ発振器は単数設けても複数設けても良く、光源を含む光学系と照射する基板との配置は、照射する処理物に対応して（処理物の材質、膜厚など）適宜選択すればよい。なおレーザ光により光１０７を得る場合には、レーザビームをスキャンするもしくは基板をスキャンすることで、大面積基板を処理することができる。

なお、図１（Ｃ）においては、複数の光源から射出される光が、基板１００表面とほぼ垂直となるように照射されるように設定している。

なお、照射方法は、基板を移動して選択的に光を照射してもよいし、光をＸＹ軸方向に走査して光を照射することができる。この場合、光学系にポリゴンミラーやガルバノミラーを用いることが好ましい。

また、光１０７は、ランプ光源による光とレーザ光とを組み合わせて用いることもでき、比較的広範囲な露光処理を行う領域は、ランプによる照射処理を行い、高精密な露光処理を行う領域のみレーザ光で照射処理を行うこともできる。このように光の照射処理を行うと、スループットも向上することができる。

図１（Ｄ）の後、現像されたフォトレジスト１０５での露光されない領域１０８をマスクとして、絶縁層１０４にエッチング処理を施すことにより、自己整合的にチャネル保護層１１０を形成することができる（図１（Ｅ）参照）。よって、フォトマスクのアライメントずれによる形状不良などが生じず、制御性よくチャネル保護層１１０を形成することができる。従って、歩留まりよく信頼性の高い半導体装置を作製することができる。また酸化物半導体層１０３が透光性を有する層であるため、フォトレジストの感光を効率良く行うことができ、フォトリソグラフィー工程で使用するフォトレジスト量の削減、及び感光にかかる時間の短縮を図ることができる。従って、半導体装置の生産性向上を図ることができる。また本実施の形態の構成では、チャネル保護層１１０が、酸化物半導体層１０３におけるチャネル形成領域となる部分を保護するエッチングストッパーとして機能するものである。そのため、配線層となる導電層のパターニング工程でのエッチング処理による酸化物半導体層１０３の表面へのダメージ（エッチング時のプラズマやエッチング剤による膜減りや、酸化など）を軽減することができる。従って、電気特性の高い半導体装置を作製することができる。

なお、チャネル保護層１１０は、酸化珪素等の酸素を含む絶縁膜で形成することにより、酸化物半導体層１０３のチャネル形成領域から脱離する酸素のブロッキング効果等を有せしめることができ、酸化物半導体層の成膜後に行われる加熱処理などによって酸化物半導体層の酸素濃度を最適な範囲内に保持することができる。またチャネル保護層１１０とゲート絶縁膜１０２を同じ材料で形成した場合には、チャネル保護層１１０の加工の際、ゲート絶縁膜１０２表面がエッチャントにより削られる構造となる。

次に、ゲート絶縁膜１０２、酸化物半導体層１０３、及びチャネル保護層１１０上に導電膜を形成し、当該導電膜上に第３のフォトマスクによるフォトリソグラフィー工程またはインクジェット法によりレジストマスクを形成し、当該レジストマスクを用いて導電膜をエッチングする。そして、チャネル保護層１１０上に形成された導電膜はエッチングによって分離され、ソース電極又はドレイン電極となる配線層１１１を形成する（図１（Ｆ）参照）。導電層で形成された配線層１１１は、ゲート電極層１０１と同じ材料を使うことができる。導電膜の具体例として、単体のチタン膜、もしくはチタン膜とアルミニウム膜の積層膜、もしくはチタン膜とアルミニウム膜とチタン膜とを順に積み重ねた三層構造としても良い。

Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を、本実施の形態に記載した酸化物半導体層１０３に用いた薄膜トランジスタは、裏面露光の際に、透光性が良好なため、フォトレジストの感光を効率よく行うことができ、フォトレジスト量の削減及び感光にかかる時間を短縮し、生産性の向上を図ることができる。また、酸化物半導体層を用いてトランジスタを作製することにより、電気特性が高いトランジスタの信頼性を向上させることができる。

図２に図１（Ｆ）で示した薄膜トランジスタの断面に対応する上面図の一例について、図２に示す。図２に示す上面図中のＡ１とＡ２の間の一点鎖線における断面図が図１（Ｆ）に対応する。図２に示す上面図では、図１（Ｆ）に示す断面図と同様に、ゲート電極層１０１となる層２０１、ゲート絶縁膜（図示せず）、酸化物半導体層２０３、チャネル保護層２１０、及び配線層１１１となる層２１１が順次積層され、各層の形状について示している。なおゲート電極層１０１となる層２０１は、チャネル保護層２１０に重畳して設けられている。なお図２で示す薄膜トランジスタの上面図において、ゲート電極層１０１となる層２０１、酸化物半導体層２０３、チャネル保護層２１０、及び配線層１１１となる層２１１の形状は、図２の構成に限定されず、ソース領域及びドレイン領域が対向するチャネル領域の上面形状が平行型である例について示した。上面図の形状については、他にもチャネル形成領域の上面形状がＣ字（Ｕ字）状の薄膜トランジスタとしてもよい。

なお、図１（Ｆ）に示す薄膜トランジスタの断面図において、酸化物半導体層１０３と配線層１１１との間には、酸化物半導体層１０３とは異なる組成比のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を用い、酸化物半導体層１０３よりもキャリア濃度の高いバッファ層を意図的に設けることによってオーミック性のコンタクトを形成する構成としても良い。断面図の一例について、図３（Ａ）、（Ｂ）に例を示す。

図３（Ａ）に示す断面図では、一例として、チャネル保護層１１０をパターニング後に、バッファ層３０１ａ及び配線層となる導電層を形成し、パターニングを行う構成について示している。また図３（Ｂ）では、一例として、チャネル保護層１１０をパターニング後に、バッファ層となる層を形成し、パターニングを行うことで、バッファ層３０１ｂを行う構成について示している。本実施の形態の構成では、チャネル保護層１１０が、酸化物半導体層１０３におけるチャネル形成領域となる部分を保護するエッチングストッパーとして機能するものである。そのため、配線層となる導電層、及びバッファ層となる層のパターニング工程でのエッチング処理による酸化物半導体層の表面へのダメージ（エッチング時のプラズマやエッチング剤による膜減りや、酸化など）を軽減することができる。

なお、バッファ層３０１ａ、バッファ層３０１ｂは、ｎ型の導電型を有するＩｎ、Ｇａ、及びＺｎを含む酸化物半導体で形成してもよいし、酸化物半導体層にｎ型を付与する不純物元素を含ませてもよい。不純物元素として、例えば、マグネシウム、アルミニウム、チタン、スカンジウム、イットリウム、ジルコニウム、ハフニウム、硼素、タリウム、ゲルマニウム、錫、鉛などを用いることができる。

なお、バッファ層３０１ａ、バッファ層３０１ｂは、ｎ^＋層として機能し、ドレイン領域またはソース領域とも呼ぶことができる。

以上説明したように、本実施の形態の構成を適用することにより、電気特性の良好な薄膜トランジスタの作製において、製造コストを低減し、生産性を向上させ、且つ信頼性を向上させることができる。よって、電気特性が高く信頼性のよい薄膜トランジスタを有する半導体装置を提供することができる。

なお、上述した工程順序は一例であって特に限定されない。例えば、フォトマスク数が１枚増えるが、第２の導電膜をエッチングするフォトマスクと、ｎ^＋層及び酸化物半導体膜の一部をエッチングするフォトマスクを別々に用いてエッチングを行ってもよい。

なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。

（実施の形態２）
本実施の形態では、上記実施の形態１とは異なる酸化物半導体で形成される薄膜トランジスタの作製方法について断面図を用いて説明する。

まず透光性を有する基板２１００上に遮光性を有する材料にて第１の導電層を形成し、第１のフォトマスクを用いてパターニングを行い、ゲート電極２１０１を形成する。ゲート電極２１０１上に、透光性を有するゲート絶縁膜２１０２を形成する。ゲート絶縁膜２１０２上に酸化物半導体層２１０３を形成し、次いで酸化物半導体層上に、保護層となる絶縁層２１０４を連続して形成する（連続成膜ともいう）。保護層となる絶縁層２１０４上には、ポジ型のフォトレジスト２１０５を形成する（図２１（Ａ）参照）。

なお、基板２１００、ゲート電極２１０１、ゲート絶縁膜２１０２、酸化物半導体層２１０３、保護層となる絶縁層２１０４、ポジ型のフォトレジスト２１０５に関する説明は、実施の形態１で述べた基板１００、ゲート電極層１０１、ゲート絶縁膜１０２、酸化物半導体層１０３、保護層となる絶縁層１０４、ポジ型のフォトレジスト１０５についての説明と同様である。

なお本実施の形態で説明する半導体装置の作製方法では、酸化物半導体層２１０３と保護層となる絶縁層２１０４を連続成膜する点で異なる。酸化物半導体層２１０３と保護層となる絶縁層２１０４とを連続成膜することで、酸化物半導体層２１０３上に、水蒸気などの大気成分や大気中に浮遊する不純物元素やゴミによる汚染がない積層界面を形成できるので、半導体装置の特性のバラツキを低減できる。

なお、本実施の形態で述べる連続成膜とは、酸化物半導体層２１０３の成膜工程から保護層となる絶縁層２１０４の処理工程までの一連のプロセス中、被処理基板の置かれている雰囲気が大気等の汚染雰囲気に触れることなく、常に真空中または不活性ガス雰囲気（窒素雰囲気または希ガス雰囲気）で制御されていることをいう。連続成膜を行うことにより、清浄化された被処理基板の水分等の再付着を回避して成膜を行うことができる。また、逆スパッタのようなプラズマ処理も連続成膜に含むものとする。なお、保護層となる絶縁層２１０４の形成は、酸化物半導体層２１０３を形成したチャンバーと同一チャンバーを用いてもよいし、大気に曝すことなく成膜できるのであれば、異なるチャンバーで成膜してもよい。

次に、フォトレジスト２１０５に対し、基板２１００側の光源２１０６より、光２１０７を照射する（図２１（Ｂ）参照）。そして、基板２１００側より、フォトレジスト２１０５に対し裏面露光を行う。そして、フォトレジスト２１０５において、ゲート電極２１０１と重畳する領域は露光されない領域２１０８となり、露光領域２１０９のみが現像によって溶融することとなる（図２１（Ｃ）参照）。

本実施の形態で説明する構成では、上記実施の形態１と同様に、フォトレジスト２１０５での露光されない領域２１０８及び露光領域２１０９の形成について裏面露光法を用いるため、露光時間、現像時間によって、露光されない領域２１０８及び露光領域２１０９の幅を決定でき、アライメントよりも高精度にその幅を制御することができる。またフォトマスクが１枚不要になるため、低コスト化、スループットの向上を図ることができる。

なお、光源２１０６、光２１０７、露光されない領域２１０８、露光領域２１０９に関する説明は、実施の形態１で述べた光源１０６、光１０７、露光されない領域１０８、露光領域１０９に関する説明と同様である。

図２１（Ｃ）の後、現像されたフォトレジスト２１０５での露光されない領域２１０８をマスクとして、保護層となる絶縁層２１０４にエッチング処理を施すことにより、自己整合的にチャネル保護層２１１０を形成することができる（図２１（Ｄ）参照）。よって、フォトマスクのアライメントずれによる形状不良などが生じず、制御性よくチャネル保護層２１１０を形成することができる。従って、歩留まりよく信頼性の高い半導体装置を作製することができる。また酸化物半導体層２１０３が透光性を有する層であるため、フォトレジストの感光を効率良く行うことができ、フォトリソグラフィー工程で使用するフォトレジスト量の削減、及び感光にかかる時間の短縮を図ることができる。従って、半導体装置の生産性向上を図ることができる。また本実施の形態の構成では、チャネル保護層２１１０が、酸化物半導体層２１０３におけるチャネル形成領域となる部分を保護するエッチングストッパーとして機能するものである。そのため、配線層となる導電層のパターニング工程でのエッチング処理による酸化物半導体層２１０３の表面へのダメージを軽減することができる。従って、電気特性の高い半導体装置を作製することができる。

なお、チャネル保護層２１１０に関する説明は、実施の形態１で述べたチャネル保護層１１０に関する説明と同様である。

次に、酸化物半導体層２１０３、及びチャネル保護層２１１０上に第２のフォトマスクによるフォトリソグラフィー工程またはインクジェット法によりレジストマスクを形成し、酸化物半導体層２１０３のパターニングを行う。そして、酸化物半導体層２１０３の不要な部分を除去して島状の酸化物半導体層２１１１を形成する（図２１（Ｅ）参照）。なお、島状の酸化物半導体層２１１１は、第２のフォトマスクにより形成されるレジストマスク２１８１により島状に形成される。実施の形態１での酸化物半導体層の加工との違いは、チャネル保護層２１１０を有する点にあり、島状の酸化物半導体層２１１１とチャネル保護層２１１０とが接する領域がパターニング工程でのエッチング処理によりうけるダメージを軽減することができる。

次に、ゲート絶縁膜２１０２、酸化物半導体層２１１１、及びチャネル保護層２１１０上に導電膜を形成し、当該導電膜上に第３のフォトマスクによるフォトリソグラフィー工程またはインクジェット法によりレジストマスクを形成し、導電膜のパターニングを行う。そして、チャネル保護層２１１０上に形成された導電膜はエッチングによって分離され、ソース電極又はドレイン電極となる配線層２１１２を形成する（図２１（Ｆ）参照）。導電層で形成された配線層２１１２は、ゲート電極２１０１と同じ材料を使うことができる。導電膜の具体例として、単体のチタン膜、もしくはチタン膜とアルミニウム膜の積層膜、もしくはチタン膜とアルミニウム膜とチタン膜とを順に積み重ねた三層構造としても良い。

Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を、本実施の形態に記載した酸化物半導体層２１０３に用いた薄膜トランジスタは、裏面露光の際に、透光性が良好なため、フォトレジストの感光を効率よく行うことができ、フォトレジスト量の削減及び感光にかかる時間を短縮し、生産性の向上を図ることができる。また、酸化物半導体層を用いてトランジスタを作製することにより、電気特性が高く、トランジスタの信頼性を向上させることができる。

以上説明したように、本実施の形態の構成を適用することにより、電気特性の良好な薄膜トランジスタの作製において、製造コストを低減し、生産性を向上させ、且つ信頼性を向上させることができる。よって、電気特性が高く信頼性のよい薄膜トランジスタを有する半導体装置を提供することができる。

なお、上述した工程及び工程順序は一例であって、実施の形態１と同様に、特に限定されない。例えば、酸化物半導体層２１１１と配線層２１１２との間に、ｎ^＋層を設けてもよいし、また当該ｎ^＋層の一部をエッチングする工程を行ってもよい。

なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。

（実施の形態３）
本実施の形態では、実施の形態１で説明した半導体装置をアクティブマトリクス型の表示装置の各画素に適用した際の作製工程について、図４乃至図１１を用いて説明する。

なお、一画素とは、明るさを制御できる要素一つ分を示すものとする。よって、一例としては、一画素とは、一つの色要素を示すものとし、その色要素一つで明るさを表現する。従って、そのときは、ＲＧＢの色要素からなるカラー表示装置の場合には、画像の最小単位は、Ｒの画素とＧの画素とＢの画素との三画素から構成されるものとする。

なお、表示装置とは、発光素子または液晶素子等の表示素子を有する装置のことを言う。なお、表示装置は、複数の画素を駆動させる周辺駆動回路を含んでいても良い。なお、複数の画素を駆動させる周辺駆動回路は、複数の画素と同一基板上に形成される。なお、表示装置は、フレキシブルプリント基板（ＦＰＣ）を含んでもよい。なお、表示装置は、フレキシブルプリント基板（ＦＰＣ）などを介して接続され、ＩＣチップ、抵抗素子、容量素子、インダクタ、トランジスタなどが取り付けられたプリント配線基板（ＰＷＢ）を含んでいても良い。なお、表示装置は、偏光板または位相差板などの光学シートを含んでいても良い。なお、表示装置は、照明装置、筐体、音声入出力装置、光センサなどを含んでいても良い。

図４（Ａ）において、透光性を有する基板４００には、一例として、コーニング社の７０５９ガラスや１７３７ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。

次いで、導電層を基板４００全面に形成した後、第１のフォトマスクによるパターニングを行い、不要な部分を除去して配線及び電極（ゲート電極層４０１を含むゲート配線、容量配線４０８、及び第１の端子４２１）を形成する。このとき少なくともゲート電極層４０１の端部にテーパー形状が形成されるようにエッチングする。この段階での断面図を図４（Ａ）に示した。なお、この段階での上面図が図６に相当する。

ゲート電極層４０１を含むゲート配線と容量配線４０８、端子部の第１の端子４２１は、遮光性を有する材料で形成する。一例としては、アルミニウム（Ａｌ）や銅（Ｃｕ）などの低抵抗導電性材料で形成することが望ましいが、Ａｌ単体では耐熱性が劣り、また腐蝕しやすい等の問題点があるので耐熱性導電性材料と組み合わせて形成する。耐熱性導電性材料としては、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜、または上述した元素を成分とする窒化物で形成する。

次いで、ゲート電極層４０１を含むゲート配線、容量配線４０８、及び第１の端子４２１を覆って、ゲート絶縁膜４０２を全面に成膜する。ゲート絶縁膜４０２は、透光性を有する絶縁膜を用いる。ゲート絶縁膜４０２はスパッタ法などを用い、膜厚を５０〜２５０ｎｍとする。

例えば、ゲート絶縁膜４０２としてスパッタ法により酸化珪素膜を用い、１００ｎｍの厚さで形成する。勿論、ゲート絶縁膜４０２はこのような酸化珪素膜に限定されるものでなく、酸化窒化珪素膜、窒化珪素膜、酸化アルミニウム膜、酸化タンタル膜などの他の絶縁膜を用い、これらの材料から成る単層または積層構造として形成しても良い。

なお、酸化物半導体膜を成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁膜の表面に付着しているゴミを除去することが好ましい。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、アルゴン雰囲気に酸素、水素、Ｎ_２Ｏなどを加えた雰囲気で行ってもよい。また、アルゴン雰囲気にＣｌ_２、ＣＦ_４などを加えた雰囲気で行ってもよい。

次に、ゲート絶縁膜４０２上に、酸化物半導体層（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜）を形成する。プラズマ処理後、大気に曝すことなく酸化物半導体層を形成することは、ゲート絶縁膜と酸化物半導体層の界面にゴミや水分を付着させない点で有用である。ここでは、直径８インチのＩｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲット（Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：１）を用いて、基板とターゲットの間との距離を１７０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、アルゴン又は酸素雰囲気下で成膜する。なお、パルス直流（ＤＣ）電源を用いると、ごみが軽減でき、膜厚分布も均一となるために好ましい。酸化物半導体層の厚さは、５ｎｍ〜２００ｎｍとする。本実施の形態では酸化物半導体層の厚さは、１００ｎｍとする。なお、酸化物半導体層は、後の工程で行われるフォトレジストの露光に用いられる光に対して透光性が良好であり、アモルファスシリコンに比べフォトレジストの感光を効果的に行うことができる。

次に、第２のフォトマスクによるパターニングを行い、不要な部分を除去して島状の酸化物半導体層４０９を形成する。ここではＩＴＯ０７Ｎ（関東化学社製）を用いたウェットエッチングにより、酸化物半導体層のパターニングを行う。なお、ここでのエッチングは、ウェットエッチングに限定されずドライエッチングを用いてもよい。

次に、酸化物半導体層４０９上及びゲート絶縁膜４０２上に保護層となる絶縁層を形成する。そして実施の形態１で説明したように、絶縁層上にポジ型のフォトレジストを形成し、裏面露光を用いてパターニングを行い、不要な部分を除去してゲート電極層と同じパターンとなるチャネル保護層４１１を形成する。

ここでは、チャネル保護層４１１を形成する絶縁膜として、酸化珪素膜を用いる。なお、チャネル保護層４１１として、酸化珪素膜の他に、酸化アルミニウム膜（Ａｌ_２Ｏ_３膜）、酸化マグネシウム膜（ＭｇＯｘ膜）、窒化アルミニウム膜（ＡｌＮｘ膜）、酸化イットリウム膜（ＹＯｘ膜）などを用いることができる。

また、チャネル保護層４１１にハロゲン元素、例えばフッ素、塩素などを膜中に少量添加し、ナトリウム等の可動イオンの固定化をさせてもよい。その方法としては、チャンバー内にハロゲン元素を含むガスを導入してスパッタリングによる成膜を行う。ただし、ハロゲン元素を含むガスを導入する場合にはチャンバーの排気手段に除害設備を設ける必要がある。チャネル保護層４１１に含ませるハロゲン元素の濃度は、ＳＩＭＳ（二次イオン質量分析計）を用いた分析により得られる濃度ピークが１×１０^１５ｃｍ^−３以上１×１０^２０ｃｍ^−３以下の範囲内とすることが好ましい。

なおチャネル保護層４１１として酸化珪素膜を得る場合、ターゲットとして人工石英を用い、希ガス、代表的にはアルゴンを用いるスパッタ方法や、ターゲットとして単結晶シリコンを用い、酸素ガスと化学反応させて酸化珪素膜を得るリアクティブスパッタ法を用いることができる。一例としては、酸化珪素膜中に酸素を過剰に含ませるため、ターゲットとして人工石英を用い、酸素のみの雰囲気下、または酸素が９０％以上、且つ、Ａｒが１０％以下の雰囲気下でスパッタリングを行い、酸素過剰の酸化珪素膜を形成する。

この段階での断面図を図４（Ｂ）に示した。なお、この段階での上面図が図７に相当する。なおチャネル保護層４１１は、ゲート電極層４０１を含むゲート配線、容量配線４０８、及び第１の端子４２１と重畳して設けられており、図７中では特に図示していない。

次いで、第３のフォトマスクによるパターニングを行い、エッチングにより不要な部分を除去してゲート電極層と同じ材料の配線や電極層に達するコンタクトホールを形成する。このコンタクトホールは後に形成する導電膜と直接接続するために設ける。例えば、駆動回路部において、ゲート電極層とソース電極層或いはドレイン電極層と直接接する薄膜トランジスタや、端子部のゲート配線と電気的に接続する端子を形成する場合にコンタクトホールを形成する。

次に、酸化物半導体層４０９上に金属材料からなる導電膜４３２をスパッタ法や真空蒸着法で形成する。この段階での断面図を図４（Ｃ）に示した。

導電膜４３２の材料としては、ゲート電極層４０１と同じ材料を使うことができる。ここでは、導電膜４３２としてチタン膜の単層構造とする。また、導電膜４３２は、２層構造としてもよく、アルミニウム膜上にチタン膜を積層してもよい。また、導電膜４３２としてＴｉ膜と、そのＴｉ膜上に重ねてＮｄを含むアルミニウム（Ａｌ−Ｎｄ）膜を積層し、さらにその上にＴｉ膜を成膜する３層構造としてもよい。導電膜４３２は、珪素を含むアルミニウム膜の単層構造としてもよい。

なお、酸化物半導体層４０９に対し、２００℃〜６００℃の熱処理を行う場合には、この熱処理に耐える耐熱性を導電膜４３２に持たせることが好ましい。例えば、Ａｌ単体では耐熱性が劣り、また腐蝕しやすい等の問題点があるので耐熱性導電性材料と組み合わせて形成する。Ａｌと組み合わせる耐熱性導電性材料としては、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜、または上述した元素を成分とする窒化物で形成する。

次に、第４のフォトマスクによるパターニングを行い、エッチングにより不要な部分を除去してソース電極層４０５ａ、ドレイン電極層４０５ｂ、及び接続電極４２０を形成する。この際のエッチング方法としてウェットエッチングまたはドライエッチングを用いる。例えば導電膜４３２としてアルミニウム膜、又はアルミニウム合金膜を用いる場合は、燐酸と酢酸と硝酸を混ぜた溶液を用いたウェットエッチングを行うことができる。ここでは、アンモニア過水（過酸化水素：アンモニア：水＝５：２：２）を用いたウェットエッチングにより、Ｔｉ膜の導電膜４３２をエッチングしてソース電極層４０５ａ、ドレイン電極層４０５ｂを形成する。このエッチング工程において、酸化物半導体層４０９上のチャネル保護層４１１がエッチングストッパーとして機能するため、第４のフォトマスクによるパターニング工程でのエッチング処理による酸化物半導体層４０９の表面へのダメージ（エッチング時のプラズマやエッチング剤による膜減りや、酸化など）を軽減することができる。図５（Ａ）においては、ウェットエッチングを用いるために、エッチングが等方的に行われ、ソース電極層４０５ａ、ドレイン電極層４０５ｂ、及び接続電極４２０の端部はレジストマスク４３１より後退している。以上の工程で酸化物半導体層４０９をチャネル形成領域とする薄膜トランジスタ４７０が作製できる。この段階での断面図を図５（Ａ）に示した。なお、この段階での上面図が図８に相当する。

次いで、２００℃〜６００℃、代表的には３００℃〜５００℃の熱処理を行うことが好ましい。ここでは炉に入れ、窒素雰囲気下で３５０℃、１時間の熱処理を行う。この熱処理によりＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜である酸化物半導体層４０９の原子レベルの再配列が行われる。この熱処理によりキャリアの移動を阻害する歪が解放されるため、ここでの熱処理（光アニールも含む）は重要である。なお、熱処理を行うタイミングは、酸化物半導体層４０９の成膜後であれば特に限定されず、例えば画素電極形成後に行ってもよい。

また、この第４のフォトマスクによるパターニングにおいて、ソース電極層４０５ａ、ドレイン電極層４０５ｂと同じ材料である第２の端子４２２を端子部に残す。なお、第２の端子４２２はソース配線（ソース電極層４０５ａ、ドレイン電極層４０５ｂを含むソース配線）と電気的に接続されている。

また、端子部において、接続電極４２０は、ゲート絶縁膜に形成されたコンタクトホールを介して端子部の第１の端子４２１と直接接続される。なお、ここでは図示しないが、上述した工程と同じ工程を経て駆動回路の薄膜トランジスタのソース配線あるいはドレイン配線とゲート電極が直接接続される。

次いで、レジストマスク４３１を除去し、薄膜トランジスタ４７０を覆う保護絶縁層４０７を形成する。保護絶縁層４０７はスパッタ法などを用いて得られる窒化シリコン膜、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化タンタル膜などを用いることができる。

次に、第５のフォトマスクによるパターニングを行い、レジストマスクを形成し、保護絶縁層４０７のエッチングによりドレイン電極層４０５ｂに達するコンタクトホール４２５を形成する。また、ここでのエッチングにより第２の端子４２２に達するコンタクトホール４２７、接続電極４２０に達するコンタクトホール４２６も形成する。この段階での断面図を図５（Ｂ）に示す。

次いで、レジストマスクを除去した後、透明導電膜を成膜する。透明導電膜の材料としては、酸化インジウム（Ｉｎ_２Ｏ_３）や酸化インジウム酸化スズ合金（Ｉｎ_２Ｏ_３―ＳｎＯ_２、ＩＴＯと略記する）などをスパッタ法や真空蒸着法などを用いて形成する。このような材料のエッチング処理は塩酸系の溶液により行う。しかし、特にＩＴＯのエッチングは残渣が発生しやすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合金（Ｉｎ_２Ｏ_３―ＺｎＯ）を用いても良い。

次に、第６のフォトマスクによるパターニングを行い、エッチングにより不要な部分を除去して画素電極層４１０を形成する。

また、この第６のフォトマスクによるパターニングにおいて、容量部におけるゲート絶縁膜４０２、チャネル保護層４１１と同層に形成された絶縁層４７５及び保護絶縁層４０７を誘電体として、容量配線４０８と画素電極層４１０とで保持容量が形成される。

また、この第６のフォトマスクによるパターニングにおいて、第１の端子及び第２の端子をレジストマスクで覆い端子部に形成された透明導電膜４２８、４２９を残す。透明導電膜４２８、４２９はＦＰＣとの接続に用いられる電極または配線となる。第１の端子４２１と直接接続された接続電極４２０上に形成された透明導電膜４２８は、ゲート配線の入力端子として機能する接続用の端子電極となる。第２の端子４２２上に形成された透明導電膜４２９は、ソース配線の入力端子として機能する接続用の端子電極である。

次いで、レジストマスクを除去し、この段階での断面図を図５（Ｃ）に示す。なお、この段階での上面図が図９に相当する。

また、図１０（Ａ１）、図１０（Ａ２）は、この段階でのゲート配線端子部の上面図及び断面図をそれぞれ図示している。図１０（Ａ１）は図１０（Ａ２）中のＣ１−Ｃ２線に沿った断面図に相当する。図１０（Ａ１）において、保護絶縁膜４５４上に形成される透明導電膜４５５は、入力端子として機能する接続用の端子電極である。また、図１０（Ａ１）において、端子部では、ゲート配線と同じ材料で形成される第１の端子４５１と、ソース配線と同じ材料で形成される接続電極４５３とがゲート絶縁膜４５２及び絶縁膜４９１を介して重なり、コンタクトホールを介して直接接して導通させている。また、接続電極４５３と透明導電膜４５５が保護絶縁膜４５４に設けられたコンタクトホールを介して直接接して導通させている。なお、絶縁膜４９１は、チャネル保護層の形成の際、ゲート電極層側より裏面露光したことに伴い、第１の端子４５１に重畳して形成されたものである。

また、図１０（Ｂ１）、及び図１０（Ｂ２）は、ソース配線端子部の上面図及び断面図をそれぞれ図示している。また、図１０（Ｂ１）は図１０（Ｂ２）中のＤ１−Ｄ２線に沿った断面図に相当する。図１０（Ｂ１）において、保護絶縁膜４５４上に形成される透明導電膜４５５は、入力端子として機能する接続用の端子電極である。また、図１０（Ｂ１）において、端子部では、ゲート配線と同じ材料で形成される電極４５６が、ソース配線と電気的に接続される第２の端子４５０の下方にゲート絶縁膜４５２及び絶縁膜４９２を介して重なる。電極４５６は第２の端子４５０とは電気的に接続しておらず、電極４５６を第２の端子４５０と異なる電位、例えばフローティング、ＧＮＤ、０Ｖなどに設定すれば、ノイズ対策のための容量または静電気対策のための容量を形成することができる。また、第２の端子４５０は、保護絶縁膜４５４を介して透明導電膜４５５と電気的に接続している。なお、絶縁膜４９２は、チャネル保護層の形成の際、ゲート電極層側より裏面露光したことに伴い、電極４５６に重畳して形成されたものである。

ゲート配線、ソース配線、及び容量配線は画素密度に応じて複数本設けられるものである。また、端子部においては、ゲート配線と同電位の第１の端子、ソース配線と同電位の第２の端子、容量配線と同電位の第３の端子などが複数並べられて配置される。それぞれの端子の数は、それぞれ任意な数で設ければ良いものとし、実施者が適宣決定すれば良い。

こうして６回のフォトマスクによるパターニングにより、ボトムゲート型のｎチャネル型薄膜トランジスタである薄膜トランジスタ４７０を有する画素薄膜トランジスタ部、保持容量を完成させることができる。そして、これらを個々の画素に対応してマトリクス状に配置して画素部を構成することによりアクティブマトリクス型の表示装置を作製するための一方の基板とすることができる。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。

アクティブマトリクス型の液晶表示装置を作製する場合には、アクティブマトリクス基板と、対向電極が設けられた対向基板との間に液晶層を設け、アクティブマトリクス基板と対向基板とを固定する。なお、対向基板に設けられた対向電極と電気的に接続する共通電極をアクティブマトリクス基板上に設け、共通電極と電気的に接続する第４の端子を端子部に設ける。この第４の端子は、共通電極を固定電位、例えばＧＮＤ、０Ｖなどに設定するための端子である。

また、図９の画素構成に限定されず、図９とは異なる上面図の例を図１１に示す。図１１では容量配線を設けず、画素電極を隣り合う画素のゲート配線と保護絶縁膜及びゲート絶縁膜を介して重ねて保持容量を形成する例であり、この場合、容量配線及び容量配線と接続する第３の端子は省略することができる。なお、図１１に示す上面図に関する説明は、図９に示す上面図及び図４、図５で説明した断面図の形状と同様であるため、省略する。

アクティブマトリクス型の液晶表示装置においては、マトリクス状に配置された画素電極を駆動することによって、画面上に表示パターンが形成される。詳しくは選択された画素電極と該画素電極に対応する対向電極との間に電圧が印加されることによって、画素電極と対向電極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パターンとして観察者に認識される。

液晶表示装置の動画表示において、液晶分子自体の応答が遅いため、残像が生じる、または動画のぼけが生じるという問題がある。液晶表示装置の動画特性を改善するため、全面黒表示を１フレームおきに行う、所謂、黒挿入と呼ばれる駆動技術がある。

また、通常の垂直同期周波数を１．５倍、好ましくは２倍以上にすることで動画特性を改善する、所謂、倍速駆動と呼ばれる駆動技術もある。

また、液晶表示装置の動画特性を改善するため、バックライトとして複数のＬＥＤ（発光ダイオード）光源または複数のＥＬ光源などを用いて面光源を構成し、面光源を構成している各光源を独立して１フレーム期間内で間欠点灯駆動する駆動技術もある。面光源として、３種類以上のＬＥＤを用いてもよいし、白色発光のＬＥＤを用いてもよい。独立して複数のＬＥＤを制御できるため、液晶層の光学変調の切り替えタイミングに合わせてＬＥＤの発光タイミングを同期させることもできる。この駆動技術は、ＬＥＤを部分的に消灯することができるため、特に一画面を占める黒い表示領域の割合が多い映像表示の場合には、消費電力の低減効果が図れる。

これらの駆動技術を組み合わせることによって、液晶表示装置の動画特性などの表示特性を従来よりも改善することができる。

本実施の形態で得られるｎチャネル型のトランジスタは、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜をチャネル形成領域に用いており、良好な動特性を有するため、これらの駆動技術を組み合わせることができる。

また、発光表示装置を作製する場合、有機発光素子の一方の電極（カソードとも呼ぶ）は、低電源電位、例えばＧＮＤ、０Ｖなどに設定するため、端子部に、カソードを低電源電位、例えばＧＮＤ、０Ｖなどに設定するための第４の端子が設けられる。また、発光表示装置を作製する場合には、ソース配線、及びゲート配線に加えて電源供給線を設ける。従って、端子部には、電源供給線と電気的に接続する第５の端子を設ける。

ゲート線駆動回路またはソース線駆動回路で酸化物半導体を用いた薄膜トランジスタで形成することにより、製造コストを低減する。そして駆動回路に用いる薄膜トランジスタのゲート電極とソース配線、或いはドレイン配線を直接接続させることでコンタクトホールの数を少なくし、駆動回路の占有面積を縮小化できる表示装置を提供することができる。

本実施の形態で得られる表示装置の画素を構成するｎチャネル型のトランジスタは、実施の形態１で示した半導体装置の作製方法を用いることができる。すなわち、チャネル保護膜のパターニングに際し、ゲート電極をマスクとして裏面露光を行うことにより、自己整合的にチャネル保護層を形成することができる。よって、フォトマスクのアライメントずれによる形状不良などが生じず、制御性よくチャネル保護層を形成することができる。従って、歩留まりよく信頼性の高い半導体装置を作製することができる。また酸化物半導体層が透光性を有する層であるため、フォトレジストの感光を効率良く行うことができ、フォトリソグラフィー工程で使用するフォトレジスト量の削減、及び感光にかかる時間の短縮を図ることができる。従って、半導体装置の生産性向上を図ることができる。またチャネル保護層が、酸化物半導体層におけるチャネル形成領域となる部分を保護するエッチングストッパーとして機能するものである。そのため、配線層となる導電層のパターニング工程でのエッチング処理による酸化物半導体層の表面へのダメージ（エッチング時のプラズマやエッチング剤による膜減りや、酸化など）を軽減することができる。従って、電気特性の高い半導体装置を作製することができる。

なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。

（実施の形態４）
本実施の形態では、実施の形態１で説明した半導体装置をアクティブマトリクス型の発光表示装置に適用した例を示す。表示装置の有する表示素子としては、ここではエレクトロルミネッセンスを利用する発光素子を用いて示す。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。

有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。

無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。

図１２（Ａ）（Ｂ）は、半導体装置の例としてアクティブマトリクス型の発光表示装置を示す。図１２（Ａ）は発光表示装置の平面図であり、図１２（Ｂ）は図１２（Ａ）における線Ｙ−Ｚの断面図である。なお、図１３に、図１２に示す発光表示装置の等価回路を示す。

半導体装置に用いられる薄膜トランジスタ１２０１、１２０２としては、実施の形態１または２で示す薄膜トランジスタと同様に作製でき、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜でなる酸化物半導体層を含む信頼性の高い薄膜トランジスタである。

図１２（Ａ）及び図１３に示す本実施の形態の発光表示装置は、マルチゲート構造の薄膜トランジスタ１２０１、薄膜トランジスタ１２０２、発光素子１２０３、容量素子１２０４、ソース配線層１２０５、ゲート配線層１２０６、電源線１２０７を含む。薄膜トランジスタ１２０１、１２０２はｎチャネル型薄膜トランジスタである。

また、図１２（Ｂ）において、本実施の形態の発光表示装置は、薄膜トランジスタ１２０２、絶縁層１２１１、絶縁層１２１２、絶縁層１２１３、隔壁１２２１、及び発光素子１２２７に用いる第１の電極層１２２０、電界発光層１２２２、第２の電極層１２２３を有している。

絶縁層１２１３は、アクリル、ポリイミド、ポリアミドなどの有機樹脂、またはシロキサンを用いて形成することが好ましい。

本実施の形態では画素の薄膜トランジスタ１２０２がｎ型であるので、画素電極層である第１の電極層１２２０として、陰極を用いるのが望ましい。具体的には、陰極としては、仕事関数が小さい材料、例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉ等を用いることができる。

隔壁１２２１は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。特に感光性の材料を用い、第１の電極層１２２０上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。

電界発光層１２２２は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。

電界発光層１２２２を覆うように、陽極を用いた第２の電極層１２２３を形成する。第２の電極層１２２３は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いて形成することができる。上記透光性導電膜の他に、窒化チタン膜またはチタン膜を用いても良い。第１の電極層１２２０と電界発光層１２２２と第２の電極層１２２３とが重なり合うことで、発光素子１２２７が形成されている。この後、発光素子１２２７に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層１２２３及び隔壁１２２１上に保護膜を形成してもよい。保護膜としては、窒化珪素膜、窒化酸化珪素膜、ＤＬＣ膜等を形成することができる。

さらに、実際には、図１２（Ｂ）まで完成したら、さらに外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。

次に、発光素子の構成について、図１４を用いて説明する。ここでは、駆動用ＴＦＴがｎ型の場合を例に挙げて、画素の断面構造について説明する。図１４（Ａ）、図１４（Ｂ）、図１４（Ｃ）の半導体装置に用いられる駆動用ＴＦＴ１４０１、１４１１、１４２１は、実施の形態１で示す薄膜トランジスタと同様に作製でき、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜でなる酸化物半導体層を含む信頼性の高い薄膜トランジスタである。

発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そして、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、いずれかの射出構造の発光素子を選択して適用することができる。

上面射出構造の発光素子について図１４（Ａ）を用いて説明する。

図１４（Ａ）に、駆動用ＴＦＴ１４０１がｎ型で、発光素子１４０２から発せられる光が陽極１４０５側に抜ける場合の、画素の断面図を示す。図１４（Ａ）では、発光素子１４０２の陰極１４０３と駆動用ＴＦＴ１４０１が電気的に接続されており、陰極１４０３上に発光層１４０４、陽極１４０５が順に積層されている。陰極１４０３は仕事関数が小さく、なおかつ光を反射する導電膜であれば様々の材料を用いることができる。例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉ等が望ましい。そして発光層１４０４は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。複数の層で構成されている場合、陰極１４０３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はない。陽極１４０５は光を透過する透光性を有する導電性材料を用いて形成し、例えば酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性導電膜を用いても良い。

陰極１４０３及び陽極１４０５で発光層１４０４を挟んでいる領域が発光素子１４０２に相当する。図１４（Ａ）に示した画素の場合、発光素子１４０２から発せられる光は、矢印で示すように陽極１４０５側に射出する。

次に、下面射出構造の発光素子について図１４（Ｂ）を用いて説明する。駆動用ＴＦＴ１４１１がｎ型で、発光素子１４１２から発せられる光が陰極１４１３側に射出する場合の、画素の断面図を示す。図１４（Ｂ）では、駆動用ＴＦＴ１４１１と電気的に接続された透光性を有する導電膜１４１７上に、発光素子１４１２の陰極１４１３が成膜されており、陰極１４１３上に発光層１４１４、陽極１４１５が順に積層されている。なお、陽極１４１５が透光性を有する場合、陽極上を覆うように、光を反射または遮蔽するための遮蔽膜１４１６が成膜されていてもよい。陰極１４１３は、図１４（Ａ）の場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍの膜厚を有するアルミニウム膜を、陰極１４１３として用いることができる。そして発光層１４１４は、図１４（Ａ）と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極１４１５は光を透過する必要はないが、図１４（Ａ）と同様に、透光性を有する導電性材料を用いて形成することができる。そして遮蔽膜１４１６は、例えば光を反射する金属等を用いることができるが、金属膜に限定されない。例えば黒の顔料添加した樹脂等を用いることもできる。

陰極１４１３及び陽極１４１５で、発光層１４１４を挟んでいる領域が発光素子１４１２に相当する。図１４（Ｂ）に示した画素の場合、発光素子１４１２から発せられる光は、矢印で示すように陰極１４１３側に射出する。

次に、両面射出構造の発光素子について、図１４（Ｃ）を用いて説明する。図１４（Ｃ）では、駆動用ＴＦＴ１４２１と電気的に接続された透光性を有する導電膜１４２７上に、発光素子１４２２の陰極１４２３が成膜されており、陰極１４２３上に発光層１４２４、陽極１４２５が順に積層されている。陰極１４２３は、図１４（Ａ）の場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は、光を透過する程度とする。例えば２０ｎｍの膜厚を有するＡｌを、陰極１４２３として用いることができる。そして発光層１４２４は、図１４（Ａ）と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極１４２５は、図１４（Ａ）と同様に、光を透過する透光性を有する導電性材料を用いて形成することができる。

陰極１４２３と、発光層１４２４と、陽極１４２５とが重なっている部分が発光素子１４２２に相当する。図１４（Ｃ）に示した画素の場合、発光素子１４２２から発せられる光は、矢印で示すように陽極１４２５側と陰極１４２３側の両方に射出する。

なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機ＥＬ素子を設けることも可能である。

なお本実施の形態では、発光素子の駆動を制御する薄膜トランジスタ（駆動用ＴＦＴ）と発光素子が電気的に接続されている例を示したが、駆動用ＴＦＴと発光素子との間に電流制御用ＴＦＴが接続されている構成であってもよい。

なお本実施の形態で得られる表示装置の画素を構成するｎチャネル型のトランジスタは、実施の形態１で示した半導体装置の作製方法を用いることができる。すなわち、チャネル保護膜のパターニングに際し、ゲート電極をマスクとして裏面露光を行うことにより、自己整合的にチャネル保護層を形成することができる。よって、フォトマスクのアライメントずれによる形状不良などが生じず、制御性よくチャネル保護層を形成することができる。従って、歩留まりよく信頼性の高い半導体装置を作製することができる。また酸化物半導体層が透光性を有する層であるため、フォトレジストの感光を効率良く行うことができ、フォトリソグラフィー工程で使用するフォトレジスト量の削減、及び感光にかかる時間の短縮を図ることができる。従って、半導体装置の生産性向上を図ることができる。またチャネル保護層が、酸化物半導体層におけるチャネル形成領域となる部分を保護するエッチングストッパーとして機能するものである。そのため、配線層となる導電層のパターニング工程でのエッチング処理による酸化物半導体層の表面へのダメージ（エッチング時のプラズマやエッチング剤による膜減りや、酸化など）を軽減することができる。従って、電気特性の高い半導体装置を作製することができる。

なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。

（実施の形態５）
本実施の形態では、実施の形態１または２で説明した半導体装置を電子ペーパー（デジタルペーパー、またはペーパーライクディスプレイともいわれる）と呼ばれる表示装置（以下、電子ペーパー）として使用する例を示す。

図１５は、半導体装置の例としてアクティブマトリクス型の電子ペーパーを示す。半導体装置に用いられる薄膜トランジスタ１５８１としては、実施の形態１で示す薄膜トランジスタと同様に作製でき、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜でなる酸化物半導体層を含む信頼性の高い薄膜トランジスタである。

図１５の電子ペーパーは、ツイストボール表示方式を用いた例である。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。

薄膜トランジスタ１５８１は逆スタガ型の薄膜トランジスタであり、ソース電極層又はドレイン電極層によって第１の電極層１５８７と、絶縁層１５８５に形成する開口で接しており電気的に接続している。第１の電極層１５８７と第２の電極層１５８８との間には黒色領域１５９０ａ及び白色領域１５９０ｂを有し、周りに液体で満たされているキャビティ１５９４を含む球形粒子１５８９が設けられており、球形粒子１５８９の周囲は樹脂等の充填材１５９５で充填されている（図１５参照。）。

図１５では、透光性の導電性高分子を含む電極層を第１の電極層に用いている。第１の電極層１５８７上に無機絶縁膜が設けられており、無機絶縁膜は第１の電極層１５８７よりイオン性不純物が拡散するのを防止するバリア膜として機能する。

また、ツイストボールの代わりに、電気泳動素子を用いることもできる。電気泳動素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要であり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能であるため、電波発信源から表示部を有する筐体を遠ざけた場合であっても、表示された像を保存しておくことが可能となる。

なお本実施の形態で得られる電子ペーパーを構成するｎチャネル型のトランジスタは、実施の形態１または２で示した半導体装置の作製方法を用いることができる。すなわち、チャネル保護膜のパターニングに際し、ゲート電極をマスクとして裏面露光を行うことにより、自己整合的にチャネル保護層を形成することができる。よって、フォトマスクのアライメントずれによる形状不良などが生じず、制御性よくチャネル保護層を形成することができる。従って、歩留まりよく信頼性の高い半導体装置を作製することができる。また酸化物半導体層が透光性を有する層であるため、フォトレジストの感光を効率良く行うことができ、フォトリソグラフィー工程で使用するフォトレジスト量の削減、及び感光にかかる時間の短縮を図ることができる。従って、半導体装置の生産性向上を図ることができる。またチャネル保護層が、酸化物半導体層におけるチャネル形成領域となる部分を保護するエッチングストッパーとして機能するものである。そのため、配線層となる導電層のパターニング工程でのエッチング処理による酸化物半導体層の表面へのダメージ（エッチング時のプラズマやエッチング剤による膜減りや、酸化など）を軽減することができる。従って、電気特性の高い半導体装置を作製することができる。

なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。

（実施の形態６）
次に、実施の形態１で説明した半導体装置を適用した表示パネルの構成について、以下に示す。本実施の形態では、表示素子として液晶素子を有する液晶表示装置の一形態である液晶表示パネル（液晶パネルともいう）、表示素子として発光素子を有する半導体装置の一形態である発光表示パネル（発光パネルともいう）について説明する。

次に、発光表示パネルの外観及び断面について、図１６を用いて説明する。図１６（Ａ）は、第１の基板上に形成されたＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜でなる酸化物半導体層を含む信頼性の高い薄膜トランジスタ及び発光素子を、第２の基板との間にシール材によって封止した、パネルの上面図であり、図１６（Ｂ）は、図１６（Ａ）のＨ−Ｉにおける断面図に相当する。

第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よって画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６とによって、充填材４５０７と共に密封されている。

また第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、薄膜トランジスタを複数有しており、図１６（Ｂ）では、画素部４５０２に含まれる薄膜トランジスタ４５１０と、信号線駆動回路４５０３ａに含まれる薄膜トランジスタ４５０９とを例示している。

薄膜トランジスタ４５０９、４５１０は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜でなる酸化物半導体層を含む薄膜トランジスタに相当し、実施の形態１または２で示す薄膜トランジスタの作製方法を適用することができる。本実施の形態において、薄膜トランジスタ４５０９、４５１０はｎチャネル型薄膜トランジスタである。

また４５１１は発光素子に相当し、発光素子４５１１が有する画素電極である第１の電極層４５１７は、薄膜トランジスタ４５１０のソース電極層またはドレイン電極層と電気的に接続されている。なお発光素子４５１１の構成は、本実施の形態に示した構成に限定されない。発光素子４５１１から取り出す光の方向などに合わせて、発光素子４５１１の構成は適宜変えることができる。

また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５１８ｂから供給されている。

本実施の形態では、接続端子４５１５が、第２の電極層４５１２と同じ導電膜から形成され、配線４５１６は、発光素子４５１１が有する第１の電極層４５１７と同じ導電膜から形成されている。

接続端子４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介して電気的に接続されている。

発光素子４５１１からの光の取り出し方向に位置する第２の基板は透光性でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いる。

また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。本実施の形態は充填材として窒素を用いた。

また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。

信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動回路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回路のみ、或いは一部のみを別途形成して実装しても良く、本実施の形態は図１６の構成に限定されない。

次に、液晶表示パネルの外観及び断面について、図１７を用いて説明する。図１７（Ａ１）及び図１７（Ａ２）は、第１の基板４００１上に形成されたＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜でなる酸化物半導体層を含む信頼性の高い薄膜トランジスタ４０１０、４０１１、及び液晶素子４０１３を、第２の基板４００６との間にシール材４００５によって封止した、パネルの上面図であり、図１７（Ｂ）は、図１７（Ａ１）（Ａ２）のＭ−Ｎにおける断面図に相当する。

第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６とによって、液晶層４００８と共に封止されている。また第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。

なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ方法、ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。図１７（Ａ１）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図１７（Ａ２）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。

また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、薄膜トランジスタを複数有しており、図１７（Ｂ）では、画素部４００２に含まれる薄膜トランジスタ４０１０と、走査線駆動回路４００４に含まれる薄膜トランジスタ４０１１とを例示している。

薄膜トランジスタ４０１０、４０１１は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜でなる酸化物半導体層を含む薄膜トランジスタに相当し、実施の形態１または２で示す薄膜トランジスタの作製方法を適用することができる。本実施の形態において、薄膜トランジスタ４０１０、４０１１はｎチャネル型薄膜トランジスタである。

また、液晶素子４０１３が有する画素電極層４０３０は、薄膜トランジスタ４０１０と電気的に接続されている。そして液晶素子４０１３の対向電極層４０３１は第２の基板４００６上に形成されている。画素電極層４０３０と対向電極層４０３１と液晶層４００８とが重なっている部分が、液晶素子４０１３に相当する。なお、画素電極層４０３０、対向電極層４０３１はそれぞれ配向膜として機能する絶縁層４０３２、４０３３が設けられ、絶縁層４０３２、４０３３を介して液晶層４００８を挟持している。

なお、第２の基板４００６としては、ガラス、金属（代表的にはステンレス）、セラミックス、プラスチックを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。

また４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、画素電極層４０３０と対向電極層４０３１との間の距離（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていても良い。

また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。

本実施の形態では、接続端子４０１５が、液晶素子４０１３が有する画素電極層４０３０と同じ導電膜から形成され、配線４０１６は、薄膜トランジスタ４０１０、４０１１のゲート電極層と同じ導電膜で形成されている。

接続端子４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電気的に接続されている。

また図１７においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装している例を示しているが、本実施の形態はこの構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。

図１８は、本発明を適用して作製されるＴＦＴ基板２６００を用いて半導体装置として液晶表示モジュールを構成する一例を示している。

図１８は液晶表示モジュールの一例であり、ＴＦＴ基板２６００と対向基板２６０１がシール材２６０２により固着され、その間にＴＦＴ等を含む画素部２６０３、液晶層を含む表示素子２６０４、着色層２６０５、偏光板２６０６が設けられ表示領域を形成している。着色層２６０５はカラー表示を行う場合に必要であり、ＲＧＢ方式の場合は、赤、緑、青の各色に対応した着色層が各画素に対応して設けられている。ＴＦＴ基板２６００と対向基板２６０１の外側には偏光板２６０６、偏光板２６０７、拡散板２６１３が配設されている。光源は冷陰極管２６１０と反射板２６１１により構成され、回路基板２６１２は、フレキシブル配線基板２６０９によりＴＦＴ基板２６００の配線回路部２６０８と接続され、コントロール回路や電源回路などの外部回路が組みこまれている。また偏光板と、液晶層との間に位相差板を有した状態で積層してもよい。

液晶表示モジュールには、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。

以上説明した上記表示パネルは、実施の形態１または２で示した半導体装置の作製方法を用いることができる。すなわち、チャネル保護膜のパターニングに際し、ゲート電極をマスクとして裏面露光を行うことにより、自己整合的にチャネル保護層を形成することができる。よって、フォトマスクのアライメントずれによる形状不良などが生じず、制御性よくチャネル保護層を形成することができる。従って、歩留まりよく信頼性の高い半導体装置を作製することができる。また酸化物半導体層が透光性を有する層であるため、フォトレジストの感光を効率良く行うことができ、フォトリソグラフィー工程で使用するフォトレジスト量の削減、及び感光にかかる時間の短縮を図ることができる。従って、半導体装置の生産性向上を図ることができる。またチャネル保護層が、酸化物半導体層におけるチャネル形成領域となる部分を保護するエッチングストッパーとして機能するものである。そのため、配線層となる導電層のパターニング工程でのエッチング処理による酸化物半導体層の表面へのダメージ（エッチング時のプラズマやエッチング剤による膜減りや、酸化など）を軽減することができる。従って、電気特性の高い半導体装置を作製することができる。

なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。

（実施の形態７）
本実施の形態においては、上記実施の形態で説明した表示装置を具備する電子機器の例について説明する。

図１９（Ａ）は携帯型遊技機であり、筐体９６３０、表示部９６３１、スピーカ９６３３、操作キー９６３５、接続端子９６３６、記録媒体読込部９６７２、等を有することができる。図１９（Ａ）に示す携帯型遊技機は、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、他の携帯型遊技機と無線通信を行って情報を共有する機能、等を有することができる。なお、図１９（Ａ）に示す携帯型遊技機が有する機能はこれに限定されず、様々な機能を有することができる。

図１９（Ｂ）はデジタルカメラであり、筐体９６３０、表示部９６３１、スピーカ９６３３、操作キー９６３５、接続端子９６３６、シャッターボタン９６７６、受像部９６７７、等を有することができる。図１９（Ｂ）に示すテレビ受像機能付きデジタルカメラは、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動または手動で補正する機能、アンテナから様々な情報を取得する機能、撮影した画像、又はアンテナから取得した情報を保存する機能、撮影した画像、又はアンテナから取得した情報を表示部に表示する機能、等を有することができる。なお、図１９（Ｂ）に示すテレビ受像機能付きデジタルカメラが有する機能はこれに限定されず、様々な機能を有することができる。

図１９（Ｃ）はテレビ受像器であり、筐体９６３０、表示部９６３１、スピーカ９６３３、操作キー９６３５、接続端子９６３６、等を有することができる。図１９（Ｃ）に示すテレビ受像機は、テレビ用電波を処理して画像信号に変換する機能、画像信号を処理して表示に適した信号に変換する機能、画像信号のフレーム周波数を変換する機能、等を有することができる。なお、図１９（Ｃ）に示すテレビ受像機が有する機能はこれに限定されず、様々な機能を有することができる。

図２０（Ａ）はコンピュータであり、筐体９６３０、表示部９６３１、スピーカ９６３３、操作キー９６３５、接続端子９６３６、ポインティングデバイス９６８１、外部接続ポート９６８０等を有することができる。図２０（Ａ）に示すコンピュータは、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信又は有線通信などの通信機能、通信機能を用いて様々なコンピュータネットワークに接続する機能、通信機能を用いて様々なデータの送信又は受信を行う機能、等を有することができる。なお、図２０（Ａ）に示すコンピュータが有する機能はこれに限定されず、様々な機能を有することができる。

次に、図２０（Ｂ）は携帯電話であり、筐体９６３０、表示部９６３１、スピーカ９６３３、操作キー９６３５、マイクロフォン９６３８等を有することができる。図２０（Ｂ）に示した携帯電話は、様々な情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報を操作又は編集する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有することができる。なお、図２０（Ｂ）に示した携帯電話が有する機能はこれに限定されず、様々な機能を有することができる。

本実施の形態において述べた電子機器は、情報を表示するための表示部の薄膜トランジスタを、上記実施の形態で説明した半導体装置の作製方法で形成することができるものである。すなわち、チャネル保護膜のパターニングに際し、ゲート電極をマスクとして裏面露光を行うことにより、自己整合的にチャネル保護層を形成することができる。よって、フォトマスクのアライメントずれによる形状不良などが生じず、制御性よくチャネル保護層を形成することができる。従って、歩留まりよく信頼性の高い半導体装置を作製することができる。また酸化物半導体層が透光性を有する層であるため、フォトレジストの感光を効率良く行うことができ、フォトリソグラフィー工程で使用するフォトレジスト量の削減、及び感光にかかる時間の短縮を図ることができる。従って、半導体装置の生産性向上を図ることができる。またチャネル保護層が、酸化物半導体層におけるチャネル形成領域となる部分を保護するエッチングストッパーとして機能するものである。そのため、配線層となる導電層のパターニング工程でのエッチング処理による酸化物半導体層の表面へのダメージ（エッチング時のプラズマやエッチング剤による膜減りや、酸化など）を軽減することができる。従って、電気特性の高い半導体装置を作製することができる。

なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。

１００ 基板
１０１ ゲート電極層
１０２ ゲート絶縁膜
１０３ 酸化物半導体層
１０４ 絶縁層
１０５ フォトレジスト
１０６ 光源
１０７ 光
１０８ 露光されない領域
１０９ 露光領域
１１０ チャネル保護層
１１１ 配線層
２０１ 層
２０３ 酸化物半導体層
２１０ チャネル保護層
２１１ 層
３０１ａ バッファ層
３０１ｂ バッファ層
４００ 基板
４０１ ゲート電極層
４０２ ゲート絶縁膜
４０５ａ ソース電極層
４０５ｂ ドレイン電極層
４０７ 保護絶縁層
４０８ 容量配線
４０９ 酸化物半導体層
４１０ 画素電極層
４１１ チャネル保護層
４２０ 接続電極
４２１ 端子
４２２ 端子
４２５ コンタクトホール
４２６ コンタクトホール
４２７ コンタクトホール
４２８ 透明導電膜
４２９ 透明導電膜
４３１ レジストマスク
４３２ 導電膜
４５０ 端子
４５１ 端子
４５２ ゲート絶縁膜
４５３ 接続電極
４５４ 保護絶縁膜
４５５ 透明導電膜
４５６ 電極
４７０ 薄膜トランジスタ
４７５ 絶縁層
４９１ 絶縁膜
４９２ 絶縁膜
１２０１ 薄膜トランジスタ
１２０２ 薄膜トランジスタ
１２０３ 発光素子
１２０４ 容量素子
１２０５ ソース配線層
１２０６ ゲート配線層
１２０７ 電源線
１２１１ 絶縁層
１２１２ 絶縁層
１２１３ 絶縁層
１２２０ 電極層
１２２１ 隔壁
１２２２ 電界発光層
１２２３ 電極層
１２２７ 発光素子
１４０１ 駆動用ＴＦＴ
１４０２ 発光素子
１４０３ 陰極
１４０４ 発光層
１４０５ 陽極
１４１１ 駆動用ＴＦＴ
１４１２ 発光素子
１４１３ 陰極
１４１４ 発光層
１４１５ 陽極
１４１６ 遮蔽膜
１４１７ 導電膜
１４２１ 駆動用ＴＦＴ
１４２２ 発光素子
１４２３ 陰極
１４２４ 発光層
１４２５ 陽極
１４２７ 導電膜
１５８１ 薄膜トランジスタ
１５８５ 絶縁層
１５８７ 電極層
１５８８ 電極層
１５８９ 球形粒子
１５９０ａ 黒色領域
１５９０ｂ 白色領域
１５９４ キャビティ
１５９５ 充填材
２１００ 基板
２１０１ ゲート電極
２１０２ ゲート絶縁膜
２１０３ 酸化物半導体層
２１０４ 絶縁層
２１０５ フォトレジスト
２１０６ 光源
２１０７ 光
２１０８ 露光されない領域
２１０９ 露光領域
２１１０ チャネル保護層
２１１１ 酸化物半導体層
２１１２ 配線層
２６００ ＴＦＴ基板
２６０１ 対向基板
２６０２ シール材
２６０３ 画素部
２６０４ 表示素子
２６０５ 着色層
２６０６ 偏光板
２６０７ 偏光板
２６０８ 配線回路部
２６０９ フレキシブル配線基板
２６１０ 冷陰極管
２６１１ 反射板
２６１２ 回路基板
２６１３ 拡散板
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１０ 薄膜トランジスタ
４０１１ 薄膜トランジスタ
４０１３ 液晶素子
４０１５ 接続端子
４０１６ 配線
４０１８ ＦＰＣ
４０１９ 異方性導電膜
４０３０ 画素電極層
４０３１ 対向電極層
４０３２ 絶縁層
４５０１ 基板
４５０２ 画素部
４５０３ａ 信号線駆動回路
４５０４ａ 走査線駆動回路
４５０５ シール材
４５０６ 基板
４５０７ 充填材
４５０９ 薄膜トランジスタ
４５１０ 薄膜トランジスタ
４５１１ 発光素子
４５１２ 電極層
４５１５ 接続端子
４５１６ 配線
４５１７ 電極層
４５１８ａ ＦＰＣ
４５１９ 異方性導電膜
９６３０ 筐体
９６３１ 表示部
９６３３ スピーカ
９６３５ 操作キー
９６３６ 接続端子
９６３８ マイクロフォン
９６７２ 記録媒体読込部
９６７６ シャッターボタン
９６７７ 受像部
９６８０ 外部接続ポート
９６８１ ポインティングデバイス

Claims (12)

1. 透光性を有する基板上に遮光性を有するゲート電極層を形成し、
   前記ゲート電極層上に透光性を有するゲート絶縁膜を形成し、
   前記ゲート絶縁膜上に透光性を有する島状の酸化物半導体層を形成し、
   前記島状の酸化物半導体層上に透光性を有する絶縁層を形成し、
   前記絶縁層上にポジ型の感光性薄膜を形成し、
   前記感光性薄膜に対し、前記基板側の光源より光を照射して前記感光性薄膜の露光を行い、
   前記感光性薄膜の露光領域を現像により除去し、前記感光性薄膜の非露光領域をマスクとして、前記絶縁層をエッチングしてチャネル保護層を形成し、
   前記島状の酸化物半導体層上に配線層を形成することを特徴とする半導体装置の作製方法。
2. 請求項１において、前記島状の酸化物半導体層は酸化物半導体層をエッチングすることにより形成されることを特徴とする半導体装置の作製方法。
3. 透光性を有する基板上に遮光性を有するゲート電極層を形成し、
   前記ゲート電極層上に透光性を有するゲート絶縁膜を形成し、
   前記ゲート絶縁膜上に透光性を有する酸化物半導体層、及び前記酸化物半導体層上に透光性を有する絶縁層を連続成膜にて形成し、
   前記絶縁層上にポジ型の感光性薄膜を形成し、
   前記感光性薄膜に対し、前記基板側の光源より光を照射して前記感光性薄膜の露光を行い、
   前記感光性薄膜の露光領域を現像により除去し、前記感光性薄膜の非露光領域をマスクとして、前記絶縁層をエッチングしてチャネル保護層を形成し、
   前記酸化物半導体層より島状の酸化物半導体層を形成し
   前記島状の酸化物半導体層上に配線層を形成することを特徴とする半導体装置の作製方法。
4. 請求項２または３において、前記酸化物半導体層は、ＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍ＞０）で表記される薄膜であり、Ｍは、ガリウム、鉄、ニッケル、マンガン、及びコバルトのいずれか一または複数であることを特徴とする半導体装置の作製方法。
5. 請求項２乃至４のいずれか一において、前記酸化物半導体層は、スパッタ法で形成されることを特徴とする半導体装置の作製方法。
6. 請求項２乃至５のいずれか一において、前記酸化物半導体層の形成前に、アルゴンガスによる前記ゲート絶縁膜表面の逆スパッタを行うことを特徴とする半導体装置の作製方法。
7. 請求項２乃至６のいずれか一において、前記酸化物半導体層は、２００℃乃至６００℃の加熱処理を行うことを特徴とする半導体装置の作製方法。
8. 請求項７において、前記加熱処理は、大気雰囲気下または窒素雰囲気下で行われることを特徴とする半導体装置の作製方法。
9. 請求項１乃至８のいずれか一において、前記チャネル保護層は、酸素を含む絶縁膜であることを特徴とする半導体装置の作製方法。
10. 請求項３において、前記島状の酸化物半導体層は前記酸化物半導体層をエッチングすることにより形成されていることを特徴とする半導体装置の作製方法。
11. 請求項１乃至１０のいずれか一に記載の半導体装置の作製方法を用いて作製された半導体装置。
12. 請求項１１に記載の半導体装置を具備する電子機器。

Images