[go: up one dir, main page]

JP2005285890A - 亜鉛酸化物の加工方法 - Google Patents

亜鉛酸化物の加工方法 Download PDF

Info

Publication number
JP2005285890A
JP2005285890A JP2004094319A JP2004094319A JP2005285890A JP 2005285890 A JP2005285890 A JP 2005285890A JP 2004094319 A JP2004094319 A JP 2004094319A JP 2004094319 A JP2004094319 A JP 2004094319A JP 2005285890 A JP2005285890 A JP 2005285890A
Authority
JP
Japan
Prior art keywords
layer
zinc oxide
resist
thin film
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004094319A
Other languages
English (en)
Other versions
JP4461873B2 (ja
Inventor
Motohiko Yoshida
基彦 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2004094319A priority Critical patent/JP4461873B2/ja
Publication of JP2005285890A publication Critical patent/JP2005285890A/ja
Application granted granted Critical
Publication of JP4461873B2 publication Critical patent/JP4461873B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Weting (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】 真性亜鉛酸化物からなる半導体薄膜を用いた薄膜トランジスタの製造に際し、半導体薄膜の加工精度を良くする。
【解決手段】 チャネル保護膜5を含む真性亜鉛酸化物からなる半導体薄膜形成用層11の上面にn型亜鉛酸化物からなるコンタクト層形成用層13およびアルミニウムからなるソース・ドレイン電極形成用層14を成膜し、その上面全体にレジスト層15を形成する。次に、露光後に、レジスト用現像液を用いて、レジストパターン15bを形成し、続いて、現像工程を続行し、すなわち、レジスト用現像液を用いて、ソース・ドレイン電極形成用層14、コンタクト層形成用層13および半導体薄膜形成用層11を同一装置内で連続してエッチングする。この場合、形成されるコンタクト層および半導体薄膜にサイドエッチングが生じにくいようにすることができる。
【選択図】 図3

Description

この発明は亜鉛酸化物の加工方法に関する。
例えば、薄膜トランジスタには、絶縁基板の上面にゲート電極が設けられ、ゲート電極を含む絶縁基板の上面にゲート絶縁膜が設けられ、ゲート電極上におけるゲート絶縁膜の上面に真性アモルファスシリコンからなる半導体薄膜が設けられ、半導体薄膜の上面中央部にチャネル保護膜が設けられ、チャネル保護膜の上面両側およびその両側における半導体薄膜の上面にn型アモルファスシリコンからなるコンタクト層が設けられ、各コンタクト層の上面にソース・ドレイン電極が設けられたものがある(例えば、特許文献1参照)。
特開平5−67786号公報(図2)
ところで、最近では、アモルファスシリコンの代わりに、それよりも高い移動度が得られることから、亜鉛酸化物(ZnO)を用いることが考えられている。このような亜鉛酸化物を用いた薄膜トランジスタの製造方法としては、例えば、ゲート絶縁膜上に真性亜鉛酸化物からなる半導体薄膜形成用層を成膜し、半導体薄膜形成用層の上面に窒化シリコンからなるチャネル保護膜をパターン形成し、チャネル保護膜を含む半導体薄膜形成用層の上面にn型亜鉛酸化物からなるコンタクト層形成用層を成膜し、次いで、コンタクト層形成用層および半導体薄膜形成用層を希酢酸を用いて連続してパターニングして、デバイスエリアにコンタクト層および半導体薄膜を形成し、次いで、その上にクロムからなるソース・ドレイン電極形成用層を成膜し、次いで、ソース・ドレイン電極形成用層をクロム用エッチング液を用いてパターニングして、ソース・ドレイン電極を形成することが考えられる。
しかしながら、上記製造方法では、クロム用エッチング液がデバイスエリアに形成された亜鉛酸化物からなる半導体薄膜およびコンタクト層に対して過剰に高いエッチレートを示すため、デバイスエリアに形成された亜鉛酸化物からなる半導体薄膜およびコンタクト層に比較的大きなサイドエッチングが生じ、加工精度が悪くなってしまうということが分かった。
そこで、この発明は、加工精度を良くすることができる亜鉛酸化物の加工方法を提供することを目的とする。
この発明は、上記目的を達成するため、基板上に成膜された亜鉛酸化物層をレジスト用現像液を用いてあるいは特殊な条件で希酢酸を用いてエッチングすることを特徴とするものである。
この発明によれば、基板上に成膜された亜鉛酸化物層をレジスト用現像液を用いてあるいは特殊な条件で希酢酸を用いてエッチングすることにより、亜鉛酸化物層の過剰なエッチングが抑制され、且つ、デバイスエリアに形成される亜鉛酸化物層にサイドエッチングが生じにくいようにすることができ、ひいては、加工精度を良くすることができる。
(第1実施形態)
図1はこの発明の第1実施形態としての亜鉛酸化物の加工方法により形成された亜鉛酸化物層を備えた薄膜トランジスタの断面図を示す。この薄膜トランジスタでは、ガラス等からなる絶縁基板1の上面にクロムやアルミニウム等からなるゲート電極2が設けられている。ゲート電極2を含む絶縁基板1の上面には窒化シリコンからなるゲート絶縁膜3が設けられている。ゲート電極2上におけるゲート絶縁膜3の上面には真性亜鉛酸化物からなる半導体薄膜4が設けられている。
半導体薄膜4の上面ほぼ中央部には窒化シリコンからなるチャネル保護膜5が設けられている。チャネル保護膜5の上面両側およびその両側における半導体薄膜4の上面にはn型亜鉛酸化物からなるコンタクト層6が設けられている。各コンタクト層6の上面にはアルミニウムやアルミニウム合金(例えば、Al−Nd−Ti合金)等のアルミニウム系金属からなるソース・ドレイン電極7が設けられている。ここで、半導体薄膜4、コンタクト層6およびソース・ドレイン電極7の周側面4a、6a、7aはある角度で傾斜する傾斜面となっている。
次に、この薄膜トランジスタの製造方法の一例について説明する。まず、図2に示すように、ガラス等からなる絶縁基板1の上面に、スパッタ法により成膜されたアルミニウムやクロム等からなる金属層をパターニングすることにより、ゲート電極2を形成する。次に、ゲート電極2を含む絶縁基板1の上面にプラズマCVD法により窒化シリコンからなるゲート絶縁膜3、真性亜鉛酸化物からなる半導体薄膜形成用層11および窒化シリコンからなるチャネル保護膜形成用層12を連続して成膜する。次に、チャネル保護膜形成用層12をパターニングすることにより、チャネル保護膜5を形成する。
次に、図3に示すように、チャネル保護膜5を含む半導体薄膜形成用層11の上面にプラズマCVD法によりn型亜鉛酸化物からなるコンタクト層形成用層13を成膜する。次に、コンタクト層形成用層13の上面にスパッタ法によりアルミニウム系金属からなるソース・ドレイン電極形成用層14を成膜する。次に、ソース・ドレイン電極形成用層14の上面全体にスクリーン印刷法やスピンコーティング法等によりポジ型のレジスト層15を形成する。
ここで、半導体薄膜形成用層11の膜厚は1000Å程度とし、コンタクト層形成用層13の膜厚は500Å程度とし、ソース・ドレイン電極形成用層14の膜厚は3300Å程度とし、レジスト層15の膜厚は1.5μm程度とした。この場合、レジスト層15を形成するフォトレジストは、2−エトキシエチルアセテートを主成分とし、クレゾールノボラック樹脂、ナフトキノンジアド化合物を含むポジティブレジスト(例えば、長瀬ポジティブレジスト35102)である。
次に、設計上のソース・ドレイン形成領域に対応する領域に遮光部を有する露光マスク(図示せず)を用いてレジスト層15を露光し、図3の一点鎖線で示すように、該レジスト層15におけるソース・ドレイン形成領域外を露光領域15aとする。次に、図3の状態のものを現像装置あるいはエッチング装置内に収納して、レジスト用現像液として、水95〜99wt%、テトラメチルアンモニウムハイドロオキサイド2.38wt%のもの(例えば、長瀬ポジティブディベロッパーNPD−1)を用い、現像を行なうと、レジスト層15のうち、露光領域15aが除去され、設計上のソース・ドレイン形成領域に対応する領域に未露光領域からなるレジストパターン15bが形成される。
次に、上記現像工程を続行すると、すなわち、同一の装置内において、レジストパターン15bをマスクとして上記レジスト用現像液を用いて、ソース・ドレイン電極形成用層14、コンタクト層形成用層13および半導体薄膜形成用層11を同一装置内で連続してエッチングすると、図4に示すようになる。すなわち、上記レジスト用現像液を用いると、アルミニウム系金属層および亜鉛酸化物層をエッチングすることができる。ただし、この場合、レジストパターン15bも多少エッチングされるため、レジストパターン15bの周側面15cが内側に向かって後退し、且つ、この周側面15cがある角度で傾斜する傾斜面となる。
そして、レジストパターン15bの周側面15cの内側に向かう後退に伴い、ソース・ドレイン電極7の周側面7aも内側に向かって後退し、且つ、この周側面7aもある角度で傾斜する傾斜面となる。また、コンタクト層6の周側面6aも内側に向かって後退し、且つ、この周側面6aもある角度で傾斜する傾斜面となる。さらに、半導体薄膜4の周側面4aも内側に向かって後退し、且つ、この周側面4aもある角度で傾斜する傾斜面となる。この後、レジストパターン15bを剥離すると、図1に示す薄膜トランジスタが得られる。
このようにして得られた薄膜トランジスタでは、上記レジスト用現像液によってエッチング可能な金属からなるソース・ドレイン電極形成用層14、コンタクト層形成用層13および半導体薄膜形成用層11を上記レジスト用現像液を用いて同一装置内で連続してエッチングしているため、レジストパターン15bの周側面15cの内側に向かう後退に伴い、ソース・ドレイン電極7、コンタクト層6および半導体薄膜4の周側面7a、6a、4aが内側に向かって後退し、且つ、これらの周側面7a、6a、4aがある角度で傾斜する傾斜面となり、これにより、コンタクト層6および半導体薄膜4の過剰なエッチングが抑制され、且つ、コンタクト層6および半導体薄膜4にサイドエッチングが生じにくいようにすることができ、ひいては、加工精度を良くすることができる。
因みに、上記レジスト用現像液をエッチング液としてエッチングした場合、レジスト:Al:酸化亜鉛のエッチング速度の比は25:4〜5:1〜0.7であった。これに対し、アルミニウム用エッチング液でエッチングする場合、レジストは殆どエッチングされず、Al:酸化亜鉛のエッチング速度の比はほぼ1.2:1である。したがって、上記レジスト用現像液をエッチング液としてAl系金属をエッチングする場合、Al系金属下の酸化亜鉛膜のサイドエッチング量は、アルミニウム用エッチング液でエッチングする場合に比して、1/4〜1/5程度に低減することができる。上記において、レジスト用現像液に対するエッチング速度が、金属層の方が酸化亜鉛より大きい場合には、酸化亜鉛の金属層界面側のエッジ部が、金属層の内方に入り込まないので、金属層が破損して異物となるような不具合を無くすことができ、そのような金属材料とすることが望ましい。
ただし、この場合、上記レジスト用現像液を用いて、当初から、ソース・ドレイン電極形成用層14、コンタクト層形成用層13および半導体薄膜形成用層11を同一装置内で連続してエッチングしているため、レジストパターン15bの周側面15cの内側に向かう後退量が比較的大きく、実際に形成される半導体薄膜4およびコンタクト層6のサイドエッチング量が増大する。例えば、Al系金属からなる3300μmの膜厚のソース・ドレイン電極7を上記レジスト用現像液を用いてエッチングする時間を12分30秒とすると、レジスト層15は、そのエッジ部がほぼ1.5μm後退する。レジスト層15の後退に伴い、ソース・ドレイン電極7、半導体薄膜4およびコンタクト層6のエッジ部が後退する量、すなわち、サイドエッチング量が増大する。そこで、次に、実際に形成される半導体薄膜4およびコンタクト層6のサイドエチング量を低減することができるこの発明の第2実施形態について説明する。
(第2実施形態)
図5はこの発明の第2実施形態としての亜鉛酸化物の加工方法により形成された亜鉛酸化物層を備えた薄膜トランジスタの断面図を示す。この薄膜トランジスタにおいて、図1に示す場合と異なる点は、ソース・ドレイン電極7、コンタクト層6および半導体薄膜4の周側面7a、6a、4aの内側に向かう後退量が図1に示す場合よりもある程度減少し、且つ、これらの周側面7a、6a、4aの傾斜角度が図1に示す場合よりもある程度大きくなっている点である。
次に、この薄膜トランジスタの製造方法の一例について説明する。この場合、図3に示すように、レジストパターン15bを形成した後に、図6に示すように、レジストパターン15bをマスクとしてアルミニウム用エッチング液を用いてソース・ドレイン電極形成用層14をハーフエッチングして、レジストパターン15b下以外の領域におけるソース・ドレイン電極形成用層14aの膜厚を薄くする。この場合、アルミニウム用エッチング液としては、硝酸9.6wt%、酢酸6.0wt%、燐酸67.0wt%、水17.4wt%のものを用いた。このアルミニウム用エッチング液では、レジストパターン15bはほとんどエッチングされず、設計上のサイズに維持される。
例えば、アルミニウム用エッチング液を用いて、膜厚3300ÅのAl系金属よりなるソース・ドレイン電極形成用層14をエッチングする場合、約50秒で膜厚全体をエッチングするが、膜厚全体をエッチングする少し手前、例えば、エッチング時間を30〜45秒にして、膜厚の40〜10%程度残存した状態でエッチング処理を終了する。、この状態では、レジストパターン15b下のソース・ドレイン電極形成用層14の周側面14bは急な傾斜面となる。
次に、レジストパターン15bをマスクとして上記レジスト用現像液を用いて、レジストパターン15b下以外の領域におけるソース・ドレイン電極形成用層14a、コンタクト層形成用層13および半導体薄膜形成用層11を同一装置内で連続してエッチングすると、図7に示すようになる。この場合も、レジストパターン15bが多少エッチングされるが、レジストパターン15b下以外の領域におけるソース・ドレイン電極形成用層14aの膜厚を予め薄くしているため、それに対応する分だけ、エッチング時間が短縮され、レジストパターン15bの周側面15cの内側に向かう後退量が図4に示す場合よりもある程度減少し、且つ、この周側面15cの傾斜角度が図4に示す場合よりもある程度大きくなる。
すなわち、ソース・ドレイン電極形成用層14が元の膜厚の40〜10%程度残存した状態であれば、上記レジスト用現像液を用いたエッチング時間は、膜厚全体に亘って上記レジスト用現像液を用いてエッチングする場合に比して、ほぼ40〜10%に低減することになるので、その分、ソース・ドレイン電極7、コンタクト層6および半導体薄膜4のサイドエッチング量を低減することができる。この後、レジストパターン15bを剥離すると、図5に示す薄膜トランジスタが得られる。
このようにして得られた薄膜トランジスタでは、ソース・ドレイン電極7、コンタクト層6および半導体薄膜4の周側面7a、6a、4aの内側に向かう後退量が図1に示す場合よりもある程度減少し、且つ、これらの周側面7a、6a、4aの傾斜角度が図1に示す場合よりもある程度大きくなるため、実際に形成される半導体薄膜4およびコンタクト層6のサイズを設計上のサイズに近付けることができる。ところで、実際に形成される半導体薄膜4およびコンタクト層6のサイズを設計上のサイズにより一層近付けることも可能であり、そこで、次に、実際に形成される半導体薄膜4およびコンタクト層6のサイズを設計上のサイズにより一層近付けるができるこの発明の第3実施形態について説明する。
(第3実施形態)
図8はこの発明の第3実施形態としての亜鉛酸化物の加工方法により形成された亜鉛酸化物層を備えた薄膜トランジスタの断面図を示す。この薄膜トランジスタにおいて、図5に示す場合と異なる点は、ソース・ドレイン電極7の周側面7aの内側に向かう後退量が図5に示す場合よりもさらに減少し、また、半導体薄膜4およびコンタクト層6の周側面4a、6aの内側に向かう後退量が図5に示す場合よりもさらに減少している点である。
次に、この薄膜トランジスタの製造方法の一例について説明する。この場合、図6に示すように、レジストパターン15b下以外の領域におけるソース・ドレイン電極形成用層14aの膜厚を薄くした後に、レジストパターン15bをマスクとして上記レジスト用現像液を用いて、レジストパターン15b下以外の領域におけるソース・ドレイン電極形成用層14aをエッチングして除去し、そのまま、上記レジスト用現像液を用いたエッチング処理を継続し、図9に示すように、コンタクト層形成用層13をハーフエッチングして、ソース・ドレイン電極7下以外の領域におけるコンタクト層形成用層13の膜厚が薄くなった状態で終了する。
ただし、この場合も、レジストパターン15bが多少エッチングされるが、この場合のエッチング時間は、レジストパターン15b下以外の領域におけるソース・ドレイン電極形成用層14aをエッチングして除去し、続いて、コンタクト層形成用層13をハーフエッチングするだけの短い時間であるため、レジストパターン15bの周側面15cの内側に向かう後退量がより一層減少し、且つ、この周側面15cの傾斜角度が図7に示す場合よりもある程度大きくなる。
そして、レジストパターン15bの周側面15cの内側に向かう後退量のより一層の減少に伴い、ソース・ドレイン電極7の周側面7aの内側に向かう後退量もより一層減少し、且つ、この周側面7aの傾斜角度が図7に示す場合よりもある程度大きくなる。また、ソース・ドレイン電極7下のコンタクト層形成用層13の周側面13bの内側に向かう後退量もより一層減少し、且つ、この周側面13bの傾斜角度が図7に示す場合よりもある程度大きくなる。
次に、レジストパターン15bをマスクとして希酢酸(酢酸1〜0.5wt%水溶液)を用いて、ソース・ドレイン電極形成用層7下以外の領域におけるコンタクト層形成用層13aおよび半導体薄膜形成用層11を同一装置内で連続してエッチングすると、図10に示すようになる。この場合、上記希酢酸では、レジストパターン15bおよびソース・ドレイン電極7はほとんどエッチングされない。したがって、図9に示す状態において、ソース・ドレイン電極7下以外の領域におけるコンタクト層形成用層13および半導体薄膜形成用層11がエッチングされて除去され、図10に示すように、ソース・ドレイン電極7下にコンタクト層6および半導体薄膜4が形成され、且つ、それらの周側面6a、4aが急な傾斜面となる。この後、レジストパターン15bを剥離すると、図8に示す薄膜トランジスタが得られる。
このようにして得られた薄膜トランジスタでは、ソース・ドレイン電極7の周側面15cの内側に向かう後退量がより一層減少し、且つ、この周側面15cの傾斜角度が図5に示す場合よりもある程度大きくなり、ソース・ドレイン電極7下に形成されたコンタクト層6および半導体薄膜4の周側面6a、4aが急な傾斜面となるため、実際に形成される半導体薄膜4およびコンタクト層6のサイズを設計上のサイズにより一層近付けることができる。また、亜鉛酸化物に対する上記希酢酸のエッチレートは1000Å/分程度であるので、上記希酢酸によるエッチング時間を上記レジスト用現像液によるエッチング時間よりも短縮することができる。
(第4実施形態)
上記第3実施形態では、半導体薄膜4およびコンタクト層6のサイズを設計上のサイズにより一層近付けることができる場合について説明したが、次に、半導体薄膜4およびコンタクト層6のサイズを設計上のサイズにさらに近づけることができるこの発明の第4実施形態について説明する。
図11はこの発明の第4実施形態としての亜鉛酸化物の加工方法により形成された亜鉛酸化物層を備えた薄膜トランジスタの断面図を示す。この薄膜トランジスタにおいて、図8に示す場合と大きく異なる点は、アルミニウムからなる第1のソース・ドレイン電極7の上面にクロムからなる第2のソース・ドレイン電極8を設けた点である。この場合、第1のソース・ドレイン電極7の周側面7aはある程度傾斜する傾斜面となっているが、第2のソース・ドレイン電極8の周側面8aは急な傾斜面となっている。
次に、この薄膜トランジスタの製造方法の一例について説明する。この場合、図3に示すように、アルミニウムからなる第1のソース・ドレイン電極形成用層14を成膜した後に、図12に示すように、第1のソース・ドレイン電極形成用層14の上面にスパッタ法によりクロムからなる第2のソース・ドレイン電極形成用層16を成膜し、次いで、第2のソース・ドレイン電極形成用層16の上面の設計上のソース・ドレイン形成領域に対応する領域にレジストパターン15bを形成する。この場合、半導体薄膜形成用層11の膜厚は1000Å程度とし、コンタクト層形成用層13の膜厚は500Å程度とし、第1のソース・ドレイン電極形成用層14の膜厚は3300Å程度とし、第2のソース・ドレイン電極形成用層16の膜厚は1000Å程度とし、レジスト層15の膜厚は1.5μm程度とした。
次に、レジストパターン15bをマスクとしてクロム用エッチング液を用いて、第2のソース・ドレイン電極形成用層16をエッチングすると、図13に示すように、レジストパターン15b下に第2のソース・ドレイン電極8が形成される。この場合、クロム用エッチング液としては、硝酸9.6wt%、酢酸6.0wt%、燐酸67.0wt%、水17.4wt%のものを用いた。このクロム用エッチング液では、レジストパターン15bはほとんどエッチングされず、設計上のサイズに維持される。したがって、この状態では、レジストパターン15b下の第2のソース・ドレイン電極8の周側面8aは急な傾斜面となる。
次に、レジストパターン15bをマスクとして上記レジスト用現像液を用いて、第1のソース・ドレイン電極形成用層14、コンタクト層形成用層13および半導体薄膜形成用層11を同一装置内で連続してエッチングすると、図14に示すようになる。この場合も、レジストパターン15bは多少エッチングされるため、レジストパターン15bの周側面15cが内側に向かって図4に示す場合と同様に後退し、且つ、この周側面15cがある角度で傾斜する傾斜面となる。ただし、この場合、上記レジスト用現像液では、クロムからなる第2のソース・ドレイン電極8はほとんどエッチングされない。したがって、この場合、第2のソース・ドレイン電極8はエッチングマスクとして機能する。
そして、レジストパターン15bの周側面15cが内側に向かって図4に示す場合と同様に比較的大きく後退しても、第2のソース・ドレイン電極8がエッチングマスクとして機能することにより、第1のソース・ドレイン電極7の周側面7aの内側に向かう後退量、すなわち、サイドエッチング量が図4に示す場合よりも減少する。このため、第1のソース・ドレイン電極7下に形成されたコンタクト層6および半導体薄膜4の周側面6a、4aのサイドエッチング量が低減し、コンタクト層6および半導体薄膜4のサイズを設計上のサイズにさらに近づけることができる。この後、レジストパターン15bを剥離すると、図11に示す薄膜トランジスタが得られる。
このようにして得られた薄膜トランジスタでは、クロムからなる第2のソース・ドレイン電極8が上記レジスト用現像液ではほとんどエッチングされず、エッチングマスクとして機能するため、第2のソース・ドレイン電極8下に形成される第1のソース・ドレイン電極7の周側面7aが内側に向かってやや後退しても、第1のソース・ドレイン電極7下に形成されるコンタクト層6および半導体薄膜4の周側面6a、4aが急な傾斜面となり、コンタクト層6および半導体薄膜4のサイズを設計上のサイズにさせに近づけることができる。
(その他の実施形態)
図13に示す工程後に、図6に示すように、上記アルミニウム用エッチング液を用いて第1のソース・ドレイン電極形成用層14をハーフエッチングし、次いで、上記レジスト用現像液を用いて残存する薄膜の第1のソース・ドレイン電極形成用層14a、コンタクト層形成用層13および半導体薄膜形成用層11を同一装置内で連続してエッチングするようにしてもよい。
また、図13に示す工程後に、図6に示すように、上記アルミニウム用エッチング液を用いて第1のソース・ドレイン電極形成用層14をハーフエッチングし、次いで、上記レジスト用現像液を用いて、残存する薄膜の第1のソース・ドレイン電極形成用層14aをエッチングして除去し、続いて、図9に示すように、コンタクト層形成用層13をハーフエッチングし、次いで、上記希酢酸を用いて、残存する薄膜のコンタクト層形成用層13aおよび半導体薄膜形成用層11を同一装置内で連続してエッチングするようにしてもよい。
なお、上記実施形態においては、酸化亜鉛層が半導体層である薄膜トランジスタを形成する場合で説明したが、酸化亜鉛が半導体層である場合に限らず、配線、抵抗層を形成する場合等、基板上に酸化亜鉛物を成膜して、エッチングによりパターニングする場合に幅広く適用可能である。
この発明の第1実施形態としての亜鉛酸化物の加工方法により形成された亜鉛酸化物層を備えた薄膜トランジスタの断面図。 図1に示す薄膜トランジスタの製造に際し、当初の工程の断面図。 図2に続く工程の断面図。 図3に続く工程の断面図。 この発明の第2実施形態としての亜鉛酸化物の加工方法により形成された亜鉛酸化物層を備えた薄膜トランジスタの断面図。 図5に示す薄膜トランジスタの製造に際し、所定の工程の断面図。 図6に続く工程の断面図。 この発明の第3実施形態としての亜鉛酸化物の加工方法により形成された亜鉛酸化物層を備えた薄膜トランジスタの断面図。 図8に示す薄膜トランジスタの製造に際し、所定の工程の断面図。 図9に続く工程の断面図。 この発明の第1実施形態としての亜鉛酸化物の加工方法により形成された亜鉛酸化物層を備えた薄膜トランジスタの断面図。 図11に示す薄膜トランジスタの製造に際し、所定の工程の断面図。 図12に続く工程の断面図。 図13に続く工程の断面図。
符号の説明
1 絶縁基板
2 ゲート電極
3 ゲート絶縁膜
4 半導体薄膜
5 チャネル保護膜
6 コンタクト層
7 ソース・ドレイン電極
11 半導体薄膜形成用層
13 コンタクト層形成用層
14 ソース・ドレイン電極形成用層
15 レジスト層
15b レジストパターン

Claims (8)

  1. 基板上に亜鉛酸化物層を成膜する工程と、前記亜鉛酸化物層上にレジスト層を形成する工程と、前記レジスト層をレジスト用現像液を用いてエッチングしてレジストパターンを形成する工程と、前記レジストパターンをマスクとして前記レジスト用現像液を用いて前記亜鉛酸化物層をエッチングする工程とを有することを特徴とする亜鉛酸化物の加工方法。
  2. 請求項1に記載の発明において、前記亜鉛酸化物層上に前記レジスト用現像液によるエッチングが可能な金属層を成膜する工程と、前記レジスト用現像液により前記金属層および前記亜鉛酸化物層を同一装置内で連続してエッチングする工程とを有することを特徴とする亜鉛酸化物の加工方法。
  3. 請求項2に記載の発明において、前記レジスト用現像液によるエッチング速度は、前記金属層の方が前記亜鉛酸化物層よりも大きいことを特徴とする亜鉛酸化物の加工方法。
  4. 基板上に亜鉛酸化物層を成膜する工程と、前記亜鉛酸化物層上にレジスト用現像液によるエッチングが可能な金属層を成膜する工程と、前記金属層上にレジスト層を形成する工程と、前記レジスト層をレジスト用現像液を用いてエッチングしてレジストパターンを形成する工程と、前記レジストパターンをマスクとして金属用エッチング液を用いて前記金属層をハーフエッチングして、前記レジストパターン下以外の領域に前記金属層を薄く残存させる工程と、前記レジストパターンをマスクとして前記レジスト用現像液を用いて前記薄く残存する金属層および前記亜鉛酸化物層を同一装置内で連続してエッチングする工程とを有することを特徴とする亜鉛酸化物の加工方法。
  5. 基板上に亜鉛酸化物層を成膜する工程と、前記亜鉛酸化物層上にレジスト用現像液によるエッチングが可能な金属層を成膜する工程と、前記金属層上にレジスト層を形成する工程と、前記レジスト層をレジスト用現像液を用いてエッチングしてレジストパターンを形成する工程と、前記レジストパターンをマスクとして金属用エッチング液を用いて前記金属層をハーフエッチングして、前記レジストパターン下以外の領域に前記金属層を薄く残存させる工程と、前記レジストパターンをマスクとして前記レジスト用現像液を用いて前記薄く残存する金属層をエッチングして除去する工程と、前記レジストパターンをマスクとして希酢酸を用いて前記亜鉛酸化物層をエッチングする工程とを有することを特徴とする亜鉛酸化物の加工方法。
  6. 請求項2〜5のいずれかに記載の発明において、前記金属層をアルミニウム系金属によって形成することを特徴とする亜鉛酸化物の加工方法。
  7. 請求項2〜5のいずれかに記載の発明において、前記金属層の上面に前記レジスト用現像液でエッチングされない別の金属層を成膜する工程と、前記別の金属層の上面に形成された前記レジストパターンをマスクとして別の金属用エッチング液を用いて前記別の金属層をエッチングする工程とを有することを特徴とする亜鉛酸化物の加工方法。
  8. 請求項7に記載の発明において、前記別の金属層をクロムによって形成することを特徴とする亜鉛酸化物の加工方法。
JP2004094319A 2004-03-29 2004-03-29 亜鉛酸化物の加工方法および薄膜トランジスタの製造方法 Expired - Fee Related JP4461873B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004094319A JP4461873B2 (ja) 2004-03-29 2004-03-29 亜鉛酸化物の加工方法および薄膜トランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004094319A JP4461873B2 (ja) 2004-03-29 2004-03-29 亜鉛酸化物の加工方法および薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JP2005285890A true JP2005285890A (ja) 2005-10-13
JP4461873B2 JP4461873B2 (ja) 2010-05-12

Family

ID=35183979

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004094319A Expired - Fee Related JP4461873B2 (ja) 2004-03-29 2004-03-29 亜鉛酸化物の加工方法および薄膜トランジスタの製造方法

Country Status (1)

Country Link
JP (1) JP4461873B2 (ja)

Cited By (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007115779A (ja) * 2005-10-18 2007-05-10 Mitsubishi Electric Corp 膜のパターン形成方法、及び、薄膜トランジスタの製造方法、並びに、薄膜トランジスタ基板の製造方法、及び薄膜トランジスタ基板
JP2008072011A (ja) * 2006-09-15 2008-03-27 Toppan Printing Co Ltd 薄膜トランジスタの製造方法
JP2008219008A (ja) * 2007-02-28 2008-09-18 Samsung Electronics Co Ltd 薄膜トランジスタ及びその製造方法
WO2010024279A1 (ja) * 2008-08-29 2010-03-04 株式会社アルバック 電界効果型トランジスタの製造方法及び製造装置
JP2010062549A (ja) * 2008-08-08 2010-03-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2010123935A (ja) * 2008-10-24 2010-06-03 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2010123932A (ja) * 2008-10-24 2010-06-03 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2010123936A (ja) * 2008-10-24 2010-06-03 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2010166038A (ja) * 2008-12-19 2010-07-29 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2010272715A (ja) * 2009-05-22 2010-12-02 Fujifilm Corp 電界効果型トランジスタの製造方法、電界効果型トランジスタ、及び表示装置の製造方法
JP2010283326A (ja) * 2009-06-03 2010-12-16 Lg Display Co Ltd アレイ基板及びこれの製造方法
JP2011035274A (ja) * 2009-08-04 2011-02-17 Toyota Central R&D Labs Inc 電磁気素子の製造方法
KR20110072808A (ko) * 2009-12-23 2011-06-29 삼성전자주식회사 박막트랜지스터, 그 제조방법 및 박막트랜지스터를 이용한 표시기판
WO2011086905A1 (ja) * 2010-01-13 2011-07-21 シャープ株式会社 アクティブマトリクス基板及びその製造方法
JP2011166135A (ja) * 2010-02-11 2011-08-25 Samsung Electronics Co Ltd 薄膜トランジスタパネルおよびそれの製造方法
JP2012151382A (ja) * 2011-01-21 2012-08-09 Mitsubishi Electric Corp 薄膜トランジスタ、アクティブマトリクス基板、およびそれらの製造方法
JP2012212933A (ja) * 2008-07-31 2012-11-01 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013506294A (ja) * 2009-09-24 2013-02-21 アプライド マテリアルズ インコーポレイテッド ソース・ドレイン金属エッチングのためのウェットプロセスを用いた金属酸化物又は金属酸窒化物tftの製造方法
JP2013254963A (ja) * 2009-02-20 2013-12-19 Semiconductor Energy Lab Co Ltd 半導体装置
JP2014075601A (ja) * 2005-12-20 2014-04-24 Palo Alto Research Center Inc 半導体デバイスの製造方法
JP2014195084A (ja) * 2008-11-07 2014-10-09 Semiconductor Energy Lab Co Ltd 半導体装置
JP2014222764A (ja) * 2008-07-31 2014-11-27 株式会社半導体エネルギー研究所 半導体装置
JP2015019093A (ja) * 2005-11-15 2015-01-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2015146460A (ja) * 2010-02-19 2015-08-13 株式会社半導体エネルギー研究所 トランジスタ
CN105514127A (zh) * 2016-02-25 2016-04-20 昆山龙腾光电有限公司 氧化物薄膜晶体管阵列基板及制作方法与液晶显示面板
JP2017005271A (ja) * 2009-06-30 2017-01-05 株式会社半導体エネルギー研究所 半導体装置
JP2017022411A (ja) * 2008-07-31 2017-01-26 株式会社半導体エネルギー研究所 半導体装置
JP2017168706A (ja) * 2016-03-17 2017-09-21 三菱電機株式会社 表示装置及びその製造方法
JP2018041974A (ja) * 2008-07-31 2018-03-15 株式会社半導体エネルギー研究所 半導体装置
JP2018142736A (ja) * 2008-09-12 2018-09-13 株式会社半導体エネルギー研究所 半導体装置
JP2018182350A (ja) * 2009-12-25 2018-11-15 株式会社半導体エネルギー研究所 半導体装置
JP2018537861A (ja) * 2015-12-16 2018-12-20 鴻富錦精密工業(深▲セン▼)有限公司 薄膜トランジスタの基板及びその製造方法
JP2019087552A (ja) * 2017-11-01 2019-06-06 シャープ株式会社 薄膜トランジスタの製造方法、及び、薄膜トランジスタ
JP2019114799A (ja) * 2008-11-07 2019-07-11 株式会社半導体エネルギー研究所 半導体装置
JP2019125807A (ja) * 2008-09-01 2019-07-25 株式会社半導体エネルギー研究所 液晶表示装置
JP2020036036A (ja) * 2009-02-13 2020-03-05 株式会社半導体エネルギー研究所 トランジスタ
JP2020115563A (ja) * 2010-09-13 2020-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2021073746A (ja) * 2008-11-20 2021-05-13 株式会社半導体エネルギー研究所 トランジスタ
JP2024059882A (ja) * 2009-02-27 2024-05-01 株式会社半導体エネルギー研究所 半導体装置

Cited By (112)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007115779A (ja) * 2005-10-18 2007-05-10 Mitsubishi Electric Corp 膜のパターン形成方法、及び、薄膜トランジスタの製造方法、並びに、薄膜トランジスタ基板の製造方法、及び薄膜トランジスタ基板
JP2015019093A (ja) * 2005-11-15 2015-01-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2014075601A (ja) * 2005-12-20 2014-04-24 Palo Alto Research Center Inc 半導体デバイスの製造方法
JP2008072011A (ja) * 2006-09-15 2008-03-27 Toppan Printing Co Ltd 薄膜トランジスタの製造方法
JP2008219008A (ja) * 2007-02-28 2008-09-18 Samsung Electronics Co Ltd 薄膜トランジスタ及びその製造方法
JP2012212933A (ja) * 2008-07-31 2012-11-01 Semiconductor Energy Lab Co Ltd 半導体装置
JP2018041974A (ja) * 2008-07-31 2018-03-15 株式会社半導体エネルギー研究所 半導体装置
US9496406B2 (en) 2008-07-31 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP7122421B2 (ja) 2008-07-31 2022-08-19 株式会社半導体エネルギー研究所 半導体装置
JP2022106865A (ja) * 2008-07-31 2022-07-20 株式会社半導体エネルギー研究所 半導体装置
US11296121B2 (en) 2008-07-31 2022-04-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2017022411A (ja) * 2008-07-31 2017-01-26 株式会社半導体エネルギー研究所 半導体装置
JP2021100132A (ja) * 2008-07-31 2021-07-01 株式会社半導体エネルギー研究所 半導体装置
US10937897B2 (en) 2008-07-31 2021-03-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US10930792B2 (en) 2008-07-31 2021-02-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2014222764A (ja) * 2008-07-31 2014-11-27 株式会社半導体エネルギー研究所 半導体装置
JP2020096191A (ja) * 2008-07-31 2020-06-18 株式会社半導体エネルギー研究所 半導体装置
US12068329B2 (en) 2008-07-31 2024-08-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US10559695B2 (en) 2008-07-31 2020-02-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2019033274A (ja) * 2008-07-31 2019-02-28 株式会社半導体エネルギー研究所 半導体装置
US12074210B2 (en) 2008-07-31 2024-08-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US10326025B2 (en) 2008-07-31 2019-06-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8624237B2 (en) 2008-07-31 2014-01-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2010062549A (ja) * 2008-08-08 2010-03-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US9166058B2 (en) 2008-08-08 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9236456B2 (en) 2008-08-08 2016-01-12 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9437748B2 (en) 2008-08-08 2016-09-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8729547B2 (en) 2008-08-08 2014-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US10205030B2 (en) 2008-08-08 2019-02-12 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9793416B2 (en) 2008-08-08 2017-10-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8946703B2 (en) 2008-08-08 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2019050386A (ja) * 2008-08-08 2019-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN102165570A (zh) * 2008-08-29 2011-08-24 株式会社爱发科 场效应晶体管的制造方法和制造装置
JPWO2010024279A1 (ja) * 2008-08-29 2012-01-26 株式会社アルバック 電界効果型トランジスタの製造方法及び製造装置
WO2010024279A1 (ja) * 2008-08-29 2010-03-04 株式会社アルバック 電界効果型トランジスタの製造方法及び製造装置
TWI514478B (zh) * 2008-08-29 2015-12-21 愛發科股份有限公司 場效型電晶體之製造方法及製造裝置
KR101273143B1 (ko) 2008-08-29 2013-06-17 가부시키가이샤 아루박 전계 효과형 트랜지스터의 제조 방법 및 제조 장치
US11201249B2 (en) 2008-09-01 2021-12-14 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device comprising an oxide semiconductor
US11824124B2 (en) 2008-09-01 2023-11-21 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device including transistor comprising oxide semiconductor
JP2019125807A (ja) * 2008-09-01 2019-07-25 株式会社半導体エネルギー研究所 液晶表示装置
JP2018142736A (ja) * 2008-09-12 2018-09-13 株式会社半導体エネルギー研究所 半導体装置
JP2017112384A (ja) * 2008-10-24 2017-06-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8980685B2 (en) 2008-10-24 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor using multi-tone mask
JP2018139320A (ja) * 2008-10-24 2018-09-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9123751B2 (en) 2008-10-24 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2010123935A (ja) * 2008-10-24 2010-06-03 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2010123932A (ja) * 2008-10-24 2010-06-03 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2010123936A (ja) * 2008-10-24 2010-06-03 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US8741702B2 (en) 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2018139321A (ja) * 2008-10-24 2018-09-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP7095026B2 (ja) 2008-10-24 2022-07-04 株式会社半導体エネルギー研究所 半導体装置
JP2017085162A (ja) * 2008-10-24 2017-05-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2012195621A (ja) * 2008-10-24 2012-10-11 Semiconductor Energy Lab Co Ltd 半導体装置及び電子機器
JP2020174190A (ja) * 2008-10-24 2020-10-22 株式会社半導体エネルギー研究所 半導体装置
US10665684B2 (en) 2008-11-07 2020-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US11239332B2 (en) 2008-11-07 2022-02-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2019114799A (ja) * 2008-11-07 2019-07-11 株式会社半導体エネルギー研究所 半導体装置
JP2014195084A (ja) * 2008-11-07 2014-10-09 Semiconductor Energy Lab Co Ltd 半導体装置
US12324189B2 (en) 2008-11-07 2025-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2021073746A (ja) * 2008-11-20 2021-05-13 株式会社半導体エネルギー研究所 トランジスタ
JP7143461B2 (ja) 2008-11-20 2022-09-28 株式会社半導体エネルギー研究所 半導体装置
JP2010166038A (ja) * 2008-12-19 2010-07-29 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US8883554B2 (en) 2008-12-19 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device using an oxide semiconductor
JP2022008364A (ja) * 2009-02-13 2022-01-13 株式会社半導体エネルギー研究所 表示装置、電子機器
JP2021141331A (ja) * 2009-02-13 2021-09-16 株式会社半導体エネルギー研究所 表示装置
JP2020036036A (ja) * 2009-02-13 2020-03-05 株式会社半導体エネルギー研究所 トランジスタ
JP2013254963A (ja) * 2009-02-20 2013-12-19 Semiconductor Energy Lab Co Ltd 半導体装置
KR101681918B1 (ko) 2009-02-20 2016-12-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9209283B2 (en) 2009-02-20 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
KR101577615B1 (ko) 2009-02-20 2015-12-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터
KR20150027182A (ko) * 2009-02-20 2015-03-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US12136629B2 (en) 2009-02-20 2024-11-05 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
US10586811B2 (en) 2009-02-20 2020-03-10 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
US11011549B2 (en) 2009-02-20 2021-05-18 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
US8987822B2 (en) 2009-02-20 2015-03-24 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
US11824062B2 (en) 2009-02-20 2023-11-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
US10096623B2 (en) 2009-02-20 2018-10-09 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
US9859306B2 (en) 2009-02-20 2018-01-02 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
US9443981B2 (en) 2009-02-20 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
JP2024059882A (ja) * 2009-02-27 2024-05-01 株式会社半導体エネルギー研究所 半導体装置
JP2010272715A (ja) * 2009-05-22 2010-12-02 Fujifilm Corp 電界効果型トランジスタの製造方法、電界効果型トランジスタ、及び表示装置の製造方法
JP2010283326A (ja) * 2009-06-03 2010-12-16 Lg Display Co Ltd アレイ基板及びこれの製造方法
US11417754B2 (en) 2009-06-30 2022-08-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US10418467B2 (en) 2009-06-30 2019-09-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20180233589A1 (en) 2009-06-30 2018-08-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US10790383B2 (en) 2009-06-30 2020-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US12302645B2 (en) 2009-06-30 2025-05-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2017005271A (ja) * 2009-06-30 2017-01-05 株式会社半導体エネルギー研究所 半導体装置
US9985118B2 (en) 2009-06-30 2018-05-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2011035274A (ja) * 2009-08-04 2011-02-17 Toyota Central R&D Labs Inc 電磁気素子の製造方法
JP2013506294A (ja) * 2009-09-24 2013-02-21 アプライド マテリアルズ インコーポレイテッド ソース・ドレイン金属エッチングのためのウェットプロセスを用いた金属酸化物又は金属酸窒化物tftの製造方法
KR101711870B1 (ko) * 2009-12-23 2017-03-06 삼성디스플레이 주식회사 박막트랜지스터, 그 제조방법 및 박막트랜지스터를 이용한 표시기판
JP2011135086A (ja) * 2009-12-23 2011-07-07 Samsung Electronics Co Ltd 薄膜トランジスタ、その製造方法、およびそれを利用した表示基板
US9570621B2 (en) 2009-12-23 2017-02-14 Samsung Display Co., Ltd. Display substrate, method of manufacturing the same
KR20110072808A (ko) * 2009-12-23 2011-06-29 삼성전자주식회사 박막트랜지스터, 그 제조방법 및 박막트랜지스터를 이용한 표시기판
US11676975B2 (en) 2009-12-25 2023-06-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US12426373B2 (en) 2009-12-25 2025-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US12426374B2 (en) 2009-12-25 2025-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2018182350A (ja) * 2009-12-25 2018-11-15 株式会社半導体エネルギー研究所 半導体装置
WO2011086905A1 (ja) * 2010-01-13 2011-07-21 シャープ株式会社 アクティブマトリクス基板及びその製造方法
US8723179B2 (en) 2010-02-11 2014-05-13 Samsung Display Co., Ltd. Thin film transistor panel having an etch stopper on semiconductor
US9443877B2 (en) 2010-02-11 2016-09-13 Samsung Display Co., Ltd. Thin film transistor panel having an etch stopper on semiconductor
US9111805B2 (en) 2010-02-11 2015-08-18 Samsung Display Co., Ltd. Thin film transistor panel having an etch stopper on semiconductor
JP2011166135A (ja) * 2010-02-11 2011-08-25 Samsung Electronics Co Ltd 薄膜トランジスタパネルおよびそれの製造方法
US9520412B2 (en) 2010-02-11 2016-12-13 Samsung Display Co., Ltd. Thin film transistor panel having an etch stopper on semiconductor
JP2015146460A (ja) * 2010-02-19 2015-08-13 株式会社半導体エネルギー研究所 トランジスタ
JP2020115563A (ja) * 2010-09-13 2020-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2012151382A (ja) * 2011-01-21 2012-08-09 Mitsubishi Electric Corp 薄膜トランジスタ、アクティブマトリクス基板、およびそれらの製造方法
JP2018537861A (ja) * 2015-12-16 2018-12-20 鴻富錦精密工業(深▲セン▼)有限公司 薄膜トランジスタの基板及びその製造方法
CN105514127A (zh) * 2016-02-25 2016-04-20 昆山龙腾光电有限公司 氧化物薄膜晶体管阵列基板及制作方法与液晶显示面板
JP2017168706A (ja) * 2016-03-17 2017-09-21 三菱電機株式会社 表示装置及びその製造方法
JP2019087552A (ja) * 2017-11-01 2019-06-06 シャープ株式会社 薄膜トランジスタの製造方法、及び、薄膜トランジスタ

Also Published As

Publication number Publication date
JP4461873B2 (ja) 2010-05-12

Similar Documents

Publication Publication Date Title
JP4461873B2 (ja) 亜鉛酸化物の加工方法および薄膜トランジスタの製造方法
JP4653735B2 (ja) デュアルメタルゲート構造を形成するためのプロセス
CN109509707B (zh) 显示面板、阵列基板、薄膜晶体管及其制造方法
JP2004172150A (ja) 積層構造配線の製造方法
CN102903674A (zh) 显示面板及其制作方法
JP2001264813A (ja) 液晶表示装置および液晶表示装置の製造方法
CN108198824A (zh) 一种阵列基板的制备方法及阵列基板
CN108155150B (zh) 半导体结构及其形成方法
JP2011029562A (ja) 半導体ウェハ端面の処理方法および半導体装置の製造方法
US6670277B2 (en) Method of manufacturing semiconductor device
US7585774B2 (en) Method for fabricating metal line of semiconductor device
US20070155180A1 (en) Thin film etching method
CN106941081A (zh) 制作薄膜晶体管的方法
US5523187A (en) Method for the fabrication of liquid crystal display device
JP2005079316A (ja) エッチング方法及び半導体装置の製造方法
KR20080069892A (ko) 박막트랜지스터 어레이 제조방법
JP3344051B2 (ja) 薄膜トランジスタの製造方法
CN107146791A (zh) 一种阵列基板的制作方法、阵列基板和显示装置
JPH08274078A (ja) エッチング方法
JP2007035904A (ja) アクティブ基板の製造方法
US8912099B2 (en) Method of manufacturing semiconductor device
KR20070066614A (ko) 반사방지막을 이용한 반도체 소자의 제조방법
JPH04302435A (ja) 薄膜トランジスタの製造方法
KR20110076661A (ko) 반도체 소자의 미세패턴 형성방법
US20050106826A1 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060209

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060314

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061107

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061226

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080519

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090825

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100126

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100208

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130226

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130226

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140226

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees