JP2010011380A - Variable gain amplifier and receiving apparatus - Google Patents
Variable gain amplifier and receiving apparatus Download PDFInfo
- Publication number
- JP2010011380A JP2010011380A JP2008171341A JP2008171341A JP2010011380A JP 2010011380 A JP2010011380 A JP 2010011380A JP 2008171341 A JP2008171341 A JP 2008171341A JP 2008171341 A JP2008171341 A JP 2008171341A JP 2010011380 A JP2010011380 A JP 2010011380A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- circuit
- output
- variable gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
【課題】出力信号の直流成分の変動を抑え、かつ、入力信号レベルが最も高くなるときの歪み特性を改善して良好な歪み特性を実現する可変利得増幅器を提供する。
【解決手段】本発明に係る可変利得増幅器60は、バイアス電流となる可変電流源30,31の出力電流を、利得に応じて制御することにより出力端子の直流成分の変動を抑える。具体的には、利得が高いとき(すなわち、可変利得増幅器60への入力信号振幅が低いとき)にはバイアス電流を減少させて出力直流電圧の低下を抑え、利得が低いとき(すなわち、入力信号振幅が高いとき)にはバイアス電流を増加させて出力直流電圧の上昇を抑える。これにより、出力直流電圧の変動を抑えることができる。また、利得が低いときにバイアス電流を増加させることで、歪み特性を改善することができる。
【選択図】図3There is provided a variable gain amplifier that suppresses a fluctuation of a direct current component of an output signal and improves a distortion characteristic when an input signal level becomes the highest to realize a good distortion characteristic.
A variable gain amplifier 60 according to the present invention suppresses fluctuations in a DC component of an output terminal by controlling output currents of variable current sources 30 and 31 serving as bias currents according to a gain. Specifically, when the gain is high (that is, when the amplitude of the input signal to the variable gain amplifier 60 is low), the bias current is reduced to suppress a decrease in the output DC voltage, and when the gain is low (that is, the input signal). When the amplitude is high), increase the output DC voltage by increasing the bias current. Thereby, the fluctuation | variation of an output DC voltage can be suppressed. Further, the distortion characteristic can be improved by increasing the bias current when the gain is low.
[Selection] Figure 3
Description
本発明は可変利得増幅器に関するものであり、特に半導体集積回路上に集積され自動利得制御に使用される可変利得増幅器に関する。 The present invention relates to a variable gain amplifier, and more particularly to a variable gain amplifier integrated on a semiconductor integrated circuit and used for automatic gain control.
図7は、一般的な半導体集積回路化された受信装置100の主要構成を示している。受信装置100は、例えば、テレビジョン放送信号(以下、「受信信号」と称する)を受信し、当該受信信号に対し後段の回路にて復調処理などを行うために周波数変換および増幅などの処理を行うチューナICであり、携帯電話機やテレビジョン受信機などに搭載される。また、受信装置100は、衛星放送受信用チューナICとしても用いることができる。
FIG. 7 shows a main configuration of a general semiconductor integrated
受信装置100は、図7に示すように、受信信号の入力端子1と、高周波可変利得増幅器2と、周波数変換器3と、低周波可変利得増幅器4と、ローパスフィルタ5と、出力増幅器6と、ローカル信号発生器7と、出力信号レベル検出回路9と、高周波可変利得増幅器2の利得制御信号発生回路10と、低周波可変利得増幅器4の利得制御信号発生回路11とを備えている。
As shown in FIG. 7, the
入力端子1から入力された受信信号は、高周波可変利得増幅器2によって増幅又は減衰され、周波数変換器3に入力される。周波数変換器3は、ローカル信号発生回路7より供給されたローカル信号に基づき入力された信号を所望の周波数に周波数変換し、低周波可変利得増幅器4に出力する。低周波可変利得増幅器4は、入力された信号を一定の信号レベルになるような利得で増幅または減衰してローパスフィルタ5に出力し、ローパスフィルタ5の出力が出力増幅器6により増幅されて出力端子8より出力される。
The received signal input from the input terminal 1 is amplified or attenuated by the high frequency variable gain amplifier 2 and input to the frequency converter 3. The frequency converter 3 frequency-converts the input signal based on the local signal supplied from the local
出力端子8に接続された出力信号レベル検出回路9は、利得制御信号発生回路10,11に出力信号レベルの検出結果を出力する。利得制御信号発生回路10,11は、出力信号レベル検出回路9より提供された検出結果に基づき可変利得増幅器2,4の利得をそれぞれフィードバック制御することにより、出力端子8に出力される出力信号のレベルを一定にしている。
The output signal
ここで、低周波可変利得増幅器4について考える。図8は、低周波可変利得増幅器4の一般的な構成を示している。 Here, the low frequency variable gain amplifier 4 is considered. FIG. 8 shows a general configuration of the low-frequency variable gain amplifier 4.
低周波可変利得増幅器4は、図8に示すように、信号入力端子12,13と、利得制御信号入力端子14,15と、電源端子16と、トランジスタ17〜22と、低周波可変利得増幅器4の入力ダイナミックレンジに関係する抵抗23と、負荷抵抗24,25と、低周波可変利得増幅器4のバイアス電流を決める電流源26,27と、信号出力端子28,29とを備えている。
As shown in FIG. 8, the low frequency variable gain amplifier 4 includes
トランジスタ17〜22は、NPN型バイポーラトランジスタである。トランジスタ17,18のベースには信号入力端子12,13を介して入力信号(受信装置100に備えられている場合は、周波数変換器3の出力信号)が入力され、トランジスタ19〜22には利得制御信号入力端子14,15を介して利得制御信号(受信装置100に備えられている場合は、利得制御信号発生回路10,11の出力信号)が入力されて、利得制御に使用される。低周波可変利得増幅器4の入力ダイナミックレンジは概ね抵抗23と電流源26,27のバイアス電流との積で決定され、最大利得は概ね抵抗23と抵抗24,25との比で決定される。
The
入力信号は、信号入力端子12,13より入力され、トランジスタ17,18によってトランジスタ17,18のコレクタ電流に変換される。トランジスタ17のコレクタ電流はトランジスタ19,20のエミッタ電流であり、トランジスタ18のコレクタ電流はトランジスタ21,22のエミッタ電流である。利得制御信号入力端子14,15より入力される利得制御信号により、トランジスタ17のコレクタ電流のうちトランジスタ19,20のエミッタ電流として流れる電流の比率が決まる。また、トランジスタ18のコレクタ電流、トランジスタ21,22のエミッタ電流についても同様である。
Input signals are input from the
このようなトランジスタ19〜22の動作によって、低周波可変利得増幅器4の利得は抵抗23および負荷抵抗24,25から決定される最大利得からの減少量が決定される。また、トランジスタ17のコレクタ電流には信号成分と直流成分との両方が含まれているため、負荷抵抗24に流れる電流にも同様に信号成分と直流成分とが含まれる。
By the operation of the
ここで、利得制御信号入力端子15から入力された利得制御信号レベルが利得制御信号入力端子14から入力された利得制御信号レベルより大きい場合、トランジスタ19にはトランジスタ20よりも多くの電流が流れるため、負荷抵抗24に流れる電流量は増加する。このことから、信号成分に対する利得が可変であるとともに、出力直流電圧も利得にあわせて変化することがわかる。
Here, when the gain control signal level input from the gain control
信号を通過させて直流成分を除去するためには通常、直列にコンデンサを挿入する方法が採られるが、半導体集積回路上に大きな容量値のコンデンサを設置することは困難であるため、半導体集積回路では低周波数の信号の直流成分を除去することは困難である。このため、受信装置100では、ローパスフィルタ5および出力増幅器6については低周波可変利得増幅器4の出力直流電圧成分の変化に対しても所望の特性が得られるように設計することが必要となり、ローパスフィルタ5および出力増幅器6の設計に対する制約条件となる。この課題への対策として、たとえば特許文献1や特許文献2に記載の方法が提案されている。
In order to remove a DC component by passing a signal, a method of inserting a capacitor in series is usually employed. However, it is difficult to install a capacitor having a large capacitance value on a semiconductor integrated circuit. Therefore, it is difficult to remove the DC component of the low frequency signal. Therefore, in the
具体的には、特許文献1に開示されている可変利得増幅回路では、トランジスタQ7,Q8および定電圧源V2を設け、当該トランジスタQ7,Q8および定電圧源V2により、可変利得増幅回路の利得を変動させても、負荷抵抗R1,R2に流れる電流の直流成分を一定値とすることで、出力電圧の直流成分を一定値としている(段落〔0040〕〜段落〔0061〕および図1参照)。 Specifically, in the variable gain amplifier circuit disclosed in Patent Document 1, transistors Q7 and Q8 and a constant voltage source V2 are provided, and the gain of the variable gain amplifier circuit is increased by the transistors Q7 and Q8 and the constant voltage source V2. Even if it fluctuates, the DC component of the output voltage is made constant by setting the DC component of the current flowing through the load resistors R1, R2 to a constant value (see paragraphs [0040] to [0061] and FIG. 1).
また、特許文献2に開示されている可変利得増幅器では、その回路構成により、端子4,5間に印加される制御電圧VAによらず出力端子6,7のバイアス電位を一定としている(段落〔0014〕〜段落〔0028〕および図1参照)。
In the variable gain amplifier disclosed in Patent Document 2, the bias potentials of the
次に、低周波可変利得増幅器4の歪み特性について考える。 Next, the distortion characteristics of the low frequency variable gain amplifier 4 will be considered.
受信装置100において広い信号レベル範囲の入力信号を受信する必要がある場合、受信装置100は例えば図9に示すようなレベルダイヤグラムを実現している必要がある。また、高周波可変利得増幅器2と低周波可変利得増幅器4とのゲイン変化の関係は、図10に示すように設計される。
When the receiving
ここで、受信装置100への入力信号レベルが最も低い、すなわち受信装置100全体の利得が最大となっている状態から信号レベルが上がっていく場合を考える。まず、受信装置100全体のNFを悪化させずに受信装置100全体の利得を下げるためには、前段の利得を下げないことが望ましいため、高周波可変利得増幅器2の利得は下げずに低周波可変利得増幅器4の利得を下げていく。さらに入力信号レベルが上がった場合、低周波可変利得増幅器2の利得を下げすぎると、高周波可変利得増幅器2の出力信号レベルや周波数変換器3の入出力信号レベル、低周波可変利得増幅器4の入力信号レベルが高くなり歪み特性に問題が発生する。そこで、要求される歪み特性を満たす範囲で低周波可変利得増幅器4の利得減少を止め、高周波可変利得増幅器2の利得を減少することにより全体の利得を下げる。このような動作をすることにより、受信装置100全体としてノイズ特性、歪み特性ともに問題のない受信装置が構成される。
Here, a case is considered in which the signal level increases from the state where the input signal level to the receiving
次に、比較的低い入力信号レベルでの受信装置100の歪み特性を考える。比較的入力信号レベルが低い場合、高周波可変利得増幅器2の歪み特性は問題にならないように設計できる。この理由を以下に簡単に説明する。一般的に、ある回路において、入力信号が大きいほど入力部で発生する歪み成分は増加し、また出力信号が大きいほど出力部で発生する歪み成分は増加する。図9より、比較的低い入力信号レベルでの高周波可変利得増幅器(RFVGA)2の動作を考えると、入力信号、出力信号ともに、より入力信号レベルが高い場合の信号レベルに比べて低くなっているため、比較的入力信号レベルが低い場合には高周波可変利得増幅器2の歪み特性は問題にならないように設計することが可能である。また、図9に示す通り、受信装置100の入力信号レベルが変化してもローパスフィルタ(KPF)5、出力増幅器(AMP)6の入出力信号レベルは変化しないため、ローパスフィルタ5および出力増幅器6については常に一定の歪み特性が要求されることになる。周波数変換器(MIXER)3については、図9に示す周波数変換器3への最大の入力信号レベル、最大の出力信号レベルにおいて歪み特性を満足しなければならない。
Next, consider the distortion characteristics of the
次に、低周波可変利得増幅器(BBVGA)4について考えると、入力信号レベルが変化した場合、低周波可変利得増幅器4の出力信号レベルは常に一定であるが、低周波可変利得増幅器4の入力信号レベルは変化することが図9よりわかる。したがって、低周波可変利得増幅器4については、低周波可変利得増幅器4への入力信号レベルが最も高くなるとき、すなわち受信装置100としては比較的低い入力信号レベル以上の信号入力時に、入力側の歪み特性が要求される値を満たすように設計しなければならない。また、受信装置100全体の歪み特性は受信装置100を構成する各回路ブロックのうち、最も歪み性能の悪い回路ブロックの影響が支配的となることを考えると、低周波可変利得増幅器4の歪み特性は比較的低い入力信号レベルにおいて必要な性能を満たしている必要がある。
上述のように、半導体集積回路では低周波信号の直流成分を除去することは困難であり、そのために出力信号の直流成分が変化する回路の後段の回路の設計が制約を受けることになるという問題を生じる。この問題を解決可能な可変利得増幅器が上述した特許文献1,2に提案されているが、これらの可変利得増幅器は以下に示すような問題を生じる。 As described above, it is difficult to remove a DC component of a low-frequency signal in a semiconductor integrated circuit, and therefore, the design of a circuit subsequent to the circuit in which the DC component of the output signal changes is restricted. Produce. Variable gain amplifiers that can solve this problem have been proposed in Patent Documents 1 and 2 described above, but these variable gain amplifiers have the following problems.
まず、特許文献1に開示されている可変利得増幅回路の回路構成では、一般的な可変利得増幅回路に比べて縦積みのトランジスタの段数が多く、電源電圧が低い場合に回路を構成する全てのトランジスタを適切なバイアス条件で動作させることが困難である。また可変利得増幅回路の歪み性能が良好ではなく低い利得が必要なとき、すなわち可変利得増幅回路への入力信号が大きく良好な歪み特性が要求されるときに適切な設計ができず、かつ、歪み特性が要求されないときに不要な電流を流し、消費電流の無駄を発生する。 First, in the circuit configuration of the variable gain amplifier circuit disclosed in Patent Document 1, all the transistors that constitute the circuit when the number of vertically stacked transistors is large and the power supply voltage is low as compared with a general variable gain amplifier circuit. It is difficult to operate the transistor under an appropriate bias condition. Also, when the gain performance of the variable gain amplifier circuit is not good and a low gain is required, that is, when the input signal to the variable gain amplifier circuit is large and good distortion characteristics are required, an appropriate design cannot be made, and distortion When the characteristics are not required, an unnecessary current is passed, resulting in a waste of current consumption.
次に、特許文献2に開示されている可変利得増幅器の回路構成でも、一般的な可変利得増幅器(低周波可変利得増幅器4)の構成に比べて縦積みの回路段数が多く、電源電圧が比較的低い場合に増幅器に十分な動作電圧範囲を確保することができず、かつ、入力ダイナミックレンジが固定であるため、歪み特性に対して適切な設計をしながら消費電流を抑えることができない。 Next, the circuit configuration of the variable gain amplifier disclosed in Patent Document 2 also has a large number of vertically stacked circuit stages compared to the configuration of a general variable gain amplifier (low frequency variable gain amplifier 4), and the power supply voltage is compared. When the power supply voltage is low, a sufficient operating voltage range cannot be secured in the amplifier, and the input dynamic range is fixed. Therefore, the current consumption cannot be suppressed while designing the distortion characteristics appropriately.
本発明は、上記の問題点を鑑みてなされたものであり、出力信号の直流成分の変動を抑え、かつ、入力信号レベルが最も高くなるときの歪み特性を改善して良好な歪み特性を実現する可変利得増幅器、およびそれを備えた受信装置を提供することにある。 The present invention has been made in view of the above problems, and suppresses fluctuations in the direct current component of the output signal and improves the distortion characteristics when the input signal level is the highest to achieve good distortion characteristics. It is an object of the present invention to provide a variable gain amplifier and a receiving apparatus including the same.
本発明に係る可変利得増幅器は、上記課題を解決するために、入力信号がベースに入力される第1および第2のトランジスタで構成される第1の差動対と、上記第1のトランジスタのコレクタにエミッタが接続される第3および第4のトランジスタで構成される第2の差動対と、上記第2のトランジスタのコレクタにエミッタが接続される第5および第6のトランジスタで構成される第3の差動対と、上記第1および第2のトランジスタのエミッタ間に接続される第1の抵抗と、上記第1のトランジスタのエミッタと上記第1の抵抗との接続点と接地との間に接続される第1の電流源と、上記第2のトランジスタのエミッタと上記第1の抵抗との接続点と接地との間に接続される第2の電流源と、上記第3のトランジスタのコレクタと電源端子との間に接続される第2の抵抗と、上記第6のトランジスタのコレクタと上記電源端子との間に接続される第3の抵抗とを備え、上記第4および第5のトランジスタのコレクタは上記電源端子に接続されており、上記第3および第6のトランジスタのベースは互いに接続されており、上記第4および第5のトランジスタのベースは互いに接続されており、互いに接続された上記第3および第6のトランジスタのベースと互いに接続された上記第4および第5のトランジスタのベースとにはそれぞれ利得制御信号が入力され、上記第3および第6のトランジスタのコレクタが出力信号を取り出す出力端子として使用される可変利得増幅器において、上記第1および第2の電流源の出力電流を制御する電流制御手段を備え、上記電流制御手段は、上記利得制御信号に基づき、可変利得増幅器の利得が増加する場合には上記第1および第2の電流源の出力電流を減少させ、可変利得増幅器の利得が減少する場合には上記第1および第2の電流源の出力電流を増加させることを特徴としている。 In order to solve the above-described problem, a variable gain amplifier according to the present invention includes a first differential pair including first and second transistors to which an input signal is input to a base, and the first transistor A second differential pair composed of third and fourth transistors whose emitters are connected to the collector, and fifth and sixth transistors whose emitters are connected to the collector of the second transistor A third differential pair; a first resistor connected between the emitters of the first and second transistors; a connection point between the emitter of the first transistor and the first resistor; and a ground. A first current source connected in between; a second current source connected between a connection point between the emitter of the second transistor and the first resistor and the ground; and the third transistor Collector and power supply end And a third resistor connected between the collector of the sixth transistor and the power supply terminal, and the collectors of the fourth and fifth transistors are The bases of the third and sixth transistors are connected to each other, the bases of the fourth and fifth transistors are connected to each other, and the thirds connected to each other are connected to the power supply terminal. A gain control signal is input to the bases of the fourth and fifth transistors connected to the bases of the sixth transistor and the sixth transistor, respectively, and output terminals from which collectors of the third and sixth transistors extract output signals In the variable gain amplifier used as the above, it comprises current control means for controlling the output currents of the first and second current sources, and the current control means comprises: Based on the gain control signal, when the gain of the variable gain amplifier increases, the output currents of the first and second current sources are decreased, and when the gain of the variable gain amplifier decreases, the first and second current sources are decreased. The output current of the second current source is increased.
上記の構成によれば、本発明に係る可変利得増幅器は、利得に応じて第1および第2の電流源の出力電流、すなわちバイアス電流を制御することにより出力端子の直流成分の変動を抑える。具体的には、利得が高いとき(すなわち、可変利得増幅器への入力信号振幅が低いとき)にはバイアス電流を減少させて出力直流電圧の低下を抑え、利得が低いとき(すなわち、入力信号振幅が高いとき)にはバイアス電流を増加させて出力直流電圧の上昇を抑える。これにより、出力直流電圧の変動を抑えることができる。また、利得が低いときにバイアス電流を増加させることで、歪み特性を改善することができる。 According to the above configuration, the variable gain amplifier according to the present invention suppresses fluctuations in the DC component of the output terminal by controlling the output currents of the first and second current sources, that is, the bias current, according to the gain. Specifically, when the gain is high (that is, when the input signal amplitude to the variable gain amplifier is low), the bias current is reduced to suppress a decrease in the output DC voltage, and when the gain is low (that is, the input signal amplitude). Increase the bias current to suppress the output DC voltage from rising. Thereby, the fluctuation | variation of an output DC voltage can be suppressed. Further, the distortion characteristic can be improved by increasing the bias current when the gain is low.
以上により、本発明に係る可変利得増幅器は、出力信号の直流成分の変動を抑え、かつ、入力信号レベルが最も高くなるときの歪み特性を改善して良好な歪み特性を実現する可変利得増幅器を提供することができるという効果を奏する。 As described above, the variable gain amplifier according to the present invention is a variable gain amplifier that suppresses the fluctuation of the DC component of the output signal and improves the distortion characteristic when the input signal level becomes the highest, thereby realizing a good distortion characteristic. There is an effect that it can be provided.
本発明に係る可変利得増幅器は、上記第1のトランジスタのエミッタと上記第1の抵抗との接続点に、上記第1の電流源としての第7のトランジスタのコレクタが接続され、上記第2のトランジスタのエミッタと上記第1の抵抗との接続点に、上記第2の電流源としての第8のトランジスタのコレクタが接続され、上記第7および第8のトランジスタはベースが互いに接続されて第1のカレントミラー回路を構成し、上記電流制御手段は、上記第1のカレントミラー回路に入力する、出力の基準となる基準電流を変化させることが好ましい。 In the variable gain amplifier according to the present invention, a collector of the seventh transistor as the first current source is connected to a connection point between the emitter of the first transistor and the first resistor, and the second transistor The collector of the eighth transistor as the second current source is connected to the connection point between the emitter of the transistor and the first resistor, and the bases of the seventh and eighth transistors are connected to each other. It is preferable that the current control circuit changes a reference current that is input to the first current mirror circuit and serves as an output reference.
上記第1および第2の電流源は、上記電流制御手段の制御による変化も含めて常に同じ値の電流を流す必要がある。このため、上記の構成のように上記第1および第2の電流源をカレントミラー回路(第1のカレントミラー回路)で構成すれば、上記第1および第2の電流源を適切に、かつ、簡単に実現することができる。そして、上記電流制御手段が上記第1のカレントミラー回路に入力する基準電流を変化させることによりかかる制御を行うことで、上記可変利得増幅器を適切に、かつ、簡単に実現することができる。 The first and second current sources must always flow the same current, including changes due to the control of the current control means. For this reason, if the first and second current sources are configured with a current mirror circuit (first current mirror circuit) as in the above configuration, the first and second current sources are appropriately and It can be realized easily. The variable gain amplifier can be realized appropriately and easily by performing such control by changing the reference current input to the first current mirror circuit by the current control means.
本発明に係る可変利得増幅器は、上記電流制御手段は、上記利得制御信号を所望の電圧に変換する電圧変換回路と、上記電圧変換回路にて生成された電圧がベースに印加される第9のおよび第10のトランジスタで構成される第4の差動対と、上記第9および第10のトランジスタのエミッタにそれぞれ接続される電流源とを少なくとも備えているトランスコンダクタンスアンプ回路とによって構成され、上記第9のトランジスタのベースには、上記電圧変換回路にて生成された、互いに接続された上記第3および第6のトランジスタのベースに入力された利得制御信号に対応した電圧が入力され、上記第10のトランジスタのベースには、上記電圧変換回路にて生成された、互いに接続された上記第4および第5のトランジスタのベースに入力された利得制御信号に対応した電圧が入力され、上記トランスコンダクタンスアンプ回路の出力電流である上記第10のトランジスタのコレクタ電流から上記第1のカレントミラー回路の基準電流を生成することが好ましい。 In the variable gain amplifier according to the present invention, the current control means includes a voltage conversion circuit that converts the gain control signal into a desired voltage, and a voltage generated by the voltage conversion circuit is applied to a base. And a transconductance amplifier circuit comprising at least a fourth differential pair composed of the tenth transistor and a current source connected to the emitters of the ninth and tenth transistors, respectively. A voltage corresponding to the gain control signal generated by the voltage conversion circuit and input to the bases of the third and sixth transistors connected to each other is input to the base of the ninth transistor. The bases of the ten transistors are connected to the bases of the fourth and fifth transistors connected to each other generated by the voltage conversion circuit. Voltage corresponding to the force to gain control signal is inputted, it is preferable to generate a reference current of the first current mirror circuit from the collector current of the tenth transistor is an output current of the transconductance amplifier circuit.
上記の構成によれば、利得制御信号を用いて上記第1のカレントミラー回路の基準電流を生成するため、利得に応じた制御を行う上記可変利得増幅器を適切に、かつ、簡単に実現することができる。 According to the above configuration, since the reference current of the first current mirror circuit is generated using the gain control signal, the variable gain amplifier that performs control according to the gain can be realized appropriately and simply. Can do.
本発明に係る可変利得増幅器は、上記電流制御手段は、一定の電流を出力する第3の電流源をさらに備えて構成され、当該第3の電流源の出力電流と上記トランスコンダクタンスアンプ回路の出力電流との和の電流から上記第1のカレントミラー回路の基準電流を生成することが好ましい。 In the variable gain amplifier according to the present invention, the current control means further includes a third current source that outputs a constant current, and an output current of the third current source and an output of the transconductance amplifier circuit. It is preferable to generate the reference current of the first current mirror circuit from the current summed with the current.
上記の構成によれば、第3の電流源をさらに備え、当該第3の電流源の出力電流と上記トランスコンダクタンスアンプ回路の出力電流との和の電流から上記第1のカレントミラー回路の基準電流を生成することにより、上記可変利得増幅器の電流を適切な動作をする許容値よりも小さくしてしまうことを防ぐことができる。 According to the above configuration, a third current source is further provided, and a reference current of the first current mirror circuit is calculated from a sum of an output current of the third current source and an output current of the transconductance amplifier circuit. By generating the above, it is possible to prevent the current of the variable gain amplifier from becoming smaller than an allowable value for appropriate operation.
本発明に係る可変利得増幅器は、上記電流制御手段は、上記第3の電流源の出力電流と上記トランスコンダクタンスアンプ回路の出力電流との和の電流を一定の倍率で増幅する第2のカレントミラー回路をさらに備えて構成され、当該第2のカレントミラー回路の出力電流が上記第1カレントミラー回路の基準電流となることが好ましい。 In the variable gain amplifier according to the present invention, the current control means a second current mirror that amplifies the sum of the output current of the third current source and the output current of the transconductance amplifier circuit at a constant magnification. It is preferable that the circuit further includes a circuit, and the output current of the second current mirror circuit is the reference current of the first current mirror circuit.
上記の構成によれば、第2のカレントミラー回路をさらに備え、当該第2のカレントミラー回路を用いて上記第3の電流源の出力電流と上記トランスコンダクタンスアンプ回路の出力電流との和の電流を一定の倍率で増幅して上記第1カレントミラー回路の基準電流とすることで、上記トランスコンダクタンスアンプ回路などの上記電流制御手段を構成する回路において流れる電流を低減することができるため、上記可変利得増幅器を適切に、簡単に、かつ、低消費電流で実現することができる。 According to said structure, it is further provided with the 2nd current mirror circuit, The electric current of the sum of the output current of the said 3rd current source, and the output current of the said transconductance amplifier circuit using the said 2nd current mirror circuit Is amplified at a constant magnification and used as the reference current of the first current mirror circuit, so that the current flowing in the circuit constituting the current control means such as the transconductance amplifier circuit can be reduced. The gain amplifier can be realized appropriately, simply, and with low current consumption.
本発明に係る可変利得増幅器は、上記トランスコンダクタンスアンプ回路における電流源と上記第3の電流源とは、共通の基準電流が入力される第3のカレントミラー回路により構成されることが好ましい。 In the variable gain amplifier according to the present invention, the current source and the third current source in the transconductance amplifier circuit are preferably constituted by a third current mirror circuit to which a common reference current is input.
上記の構成によれば、上記トランスコンダクタンスアンプ回路における電流源と上記第3の電流源とを、共通の基準電流が入力される第3のカレントミラー回路により構成することで、上記可変利得増幅器を適切に、かつ、簡単に実現することができる。 According to the above configuration, the variable gain amplifier is configured by configuring the current source and the third current source in the transconductance amplifier circuit by the third current mirror circuit to which a common reference current is input. It can be realized appropriately and easily.
本発明に係る可変利得増幅器は、上記電圧変換回路はエミッタフォロワ回路で構成されることが好ましい。 In the variable gain amplifier according to the present invention, it is preferable that the voltage conversion circuit is an emitter follower circuit.
上記可変利得増幅器は、その回路構成上、それぞれのトランジスタを適切なバイアスで動作させるためには、上記第3のトランジスタ〜上記第6のトランジスタに比べて、上記第9および第10のトランジスタには低い直流電圧を印加することが望ましいため、上記の構成のように、上記電圧変換回路をエミッタフォロワ回路で構成すれば、上記可変利得増幅器を適切に、かつ、簡単に実現することができる。 In the variable gain amplifier, in order to operate each transistor with an appropriate bias in terms of its circuit configuration, the ninth and tenth transistors are different from the third transistor to the sixth transistor. Since it is desirable to apply a low DC voltage, the variable gain amplifier can be realized appropriately and simply by configuring the voltage conversion circuit with an emitter follower circuit as in the above configuration.
本発明に係る受信装置は、上記課題を解決するために、上記可変利得増幅器を用いていることを特徴としている。 The receiver according to the present invention is characterized by using the variable gain amplifier in order to solve the above-described problems.
上記の構成のように、本発明に係る受信装置は、上記可変利得増幅器を用いているために、直流電圧の許容範囲を必要以上に広くせずに上記可変利得増幅器の後段の回路(例えば、フィルタおよび出力増幅器)を設計できるとともに、歪み特性が良好で、消費電流が少ない受信装置を実現できる。 Since the receiving apparatus according to the present invention uses the variable gain amplifier as described above, a circuit (for example, a circuit subsequent to the variable gain amplifier) without increasing the allowable range of the DC voltage more than necessary. Filter and output amplifier) can be designed, and a receiver having good distortion characteristics and low current consumption can be realized.
本発明に係る可変利得増幅器は、バイアス電流となる第1および第2の電流源の出力電流を、利得に応じて制御することにより出力端子の直流成分の変動を抑える。具体的には、利得が高いとき(すなわち、可変利得増幅器への入力信号振幅が低いとき)にはバイアス電流を減少させて出力直流電圧の低下を抑え、利得が低いとき(すなわち、入力信号振幅が高いとき)にはバイアス電流を増加させて出力直流電圧の上昇を抑える。これにより、出力直流電圧の変動を抑えることができる。また、利得が低いときにバイアス電流を増加させることで、歪み特性を改善することができる。以上により、上記可変利得増幅器は、出力信号の直流成分の変動を抑え、かつ、入力信号レベルが最も高くなるときの歪み特性を改善して良好な歪み特性を実現する可変利得増幅器を提供することができる。 The variable gain amplifier according to the present invention suppresses fluctuations in the DC component of the output terminal by controlling the output currents of the first and second current sources serving as bias currents according to the gain. Specifically, when the gain is high (that is, when the input signal amplitude to the variable gain amplifier is low), the bias current is reduced to suppress a decrease in the output DC voltage, and when the gain is low (that is, the input signal amplitude). Increase the bias current to suppress the output DC voltage from rising. Thereby, the fluctuation | variation of an output DC voltage can be suppressed. Further, the distortion characteristic can be improved by increasing the bias current when the gain is low. As described above, the variable gain amplifier provides a variable gain amplifier that suppresses the fluctuation of the direct current component of the output signal and improves the distortion characteristics when the input signal level becomes the highest, thereby realizing good distortion characteristics. Can do.
そして、以上のような可変利得増幅器を備えた本発明に係る受信装置は、上記可変利得増幅器を用いているために、直流電圧の許容範囲を必要以上に広くせずに上記可変利得増幅器の後段の回路(例えば、フィルタおよび出力増幅器)を設計できるとともに、歪み特性が良好で、消費電流が少ない受信装置を実現できる。 Since the receiving apparatus according to the present invention including the variable gain amplifier as described above uses the variable gain amplifier, the subsequent stage of the variable gain amplifier without increasing the allowable range of the DC voltage more than necessary. Circuit (for example, a filter and an output amplifier) can be designed, and a receiver having good distortion characteristics and low current consumption can be realized.
〔実施の形態1〕
本発明の一実施形態について図1〜図3を用いて説明すると以下の通りである。
[Embodiment 1]
An embodiment of the present invention will be described below with reference to FIGS.
図1は本実施形態に係る可変利得増幅器60の一部の回路構成を示しており、図2および図3は可変利得増幅器60のより具体的な回路構成を示している。なお、説明の便宜上、図8に示した低周波可変利得増幅器4の部材と同一の機能を有する部材には同一の部材番号を付し、その説明を省略する。
FIG. 1 shows a partial circuit configuration of a
可変利得増幅器60は、図1に示すように、低周波可変利得増幅器4における電流源26,27に代えて、出力電流値を変更することができる可変電流源30(第1の電流源),31(第2の電流源)を備え、利得に応じて可変電流源30,31の出力電流(すなわちバイアス電流)を制御することにより、信号出力端子28,29から出力される出力信号の直流成分の利得制御信号入力端子14,15へ入力される利得制御信号による影響を抑えて、その変動を抑える、すなわち安定化させることができる。
As shown in FIG. 1, the
具体的には、利得が高いとき(すなわち、可変利得増幅器60への入力信号振幅が低いとき)には、可変電流源30,31の出力電流を減少させて入力ダイナミックレンジを必要以上に大きくせずに出力直流電圧の低下を抑え、利得が低いとき(すなわち、入力信号振幅が高いとき)には、可変電流源30,31の出力電流を増加させて入力ダイナミックレンジを大きくして出力直流電圧の上昇を抑える。これにより、出力直流電圧の変動を抑えることができる。
Specifically, when the gain is high (that is, when the input signal amplitude to the
また、利得を小さく設定するときは、上述のように可変利得増幅器60への入力信号レベルが大きいときを意味していることから、このときに可変電流源30,31の出力電流を増加させることで回路の歪み特性を改善することができる。
Further, when the gain is set to be small, it means that the input signal level to the
なお、可変利得増幅器60の回路構成では、利得は抵抗23と負荷抵抗24,25との比でほぼ決定されるため、可変電流源30,31の出力電流を変化させることによる利得の変化はほとんどなく、利得は利得制御信号入力端子14,15に入力される利得制御信号に基づいて制御される。また、可変利得増幅器60の入力ダイナミックレンジは、概ね抵抗23と可変電流源30,31のバイアス電流との積で決定される。
In the circuit configuration of the
可変利得増幅器60は、適切に動作するためには可変電流源30,31が上述したような利得に応じた制御による変化も含めて常に同じ値の電流を流す必要がある。このため、可変電流源30,31は、図2に示すように、カレントミラー回路(具体的には、電流入力回路32および電流出力回路33,34によるカレントミラー回路および当該カレントミラー回路に基準電流を供給する可変電流源35)で構成することが好ましく、そのようにカレントミラー回路で構成することにより、可変電流源30,31を適切に、かつ、簡単に実現することができる。そして、上記利得に応じた制御は、上記カレントミラー回路に入力する、出力の基準となる基準電流を変化させることにより行う。これにより、可変利得増幅器60は適切に、かつ、簡単に実現することができる。以下、図3を用いて可変利得増幅器60の具体的な回路構成について説明する。
In order for the
可変利得増幅器60は、図3に示すように、低周波可変利得増幅器4の構成に対し、電流入力回路32,37と、電流出力回路33,34,36と、電圧変換回路43と、トランスコンダクタンスアンプ回路56とを備えている。電流入力回路32および電流出力回路33,34は、可変電流源30,31を構成している。特許請求の範囲に記載した、本発明に係る可変利得増幅器における電流制御手段は、電流出力回路36、電流入力回路37、電圧変換回路43、およびトランスコンダクタンスアンプ回路56によって構成される。
As shown in FIG. 3, the
電流入力回路32は、NPN型バイポーラトランジスタ32aおよび抵抗32bを備えている。同様に、電流出力回路33,34も、1つのNPN型バイポーラトランジスタと1つの抵抗とを備えている。電流出力回路36は、PNP型バイポーラトランジスタ36aおよび抵抗36bを備えている。同様に、電流入力回路37も、1つのPNP型バイポーラトランジスタ(以下、適宜「トランジスタ」と称する)と1つの抵抗とを備えている。
The
電流入力回路32および電流出力回路33,34はそれらでカレントミラー回路(第1のカレントミラー回路)を構成している。電圧変換回路43、トランスコンダクタンスアンプ回路56、電流出力回路37、および電流入力回路36を介して電流入力回路32に電流が供給され、電流出力回路33,34は電流入力回路32に流れる電流とほぼ同じ値の電流を発生する。なお、上述のように可変利得増幅器60を適切に動作させるためには可変電流源30,31がそれぞれ同じ値の電流を流す必要があるため、電流出力回路33,34には同じ値の電流が流れるように設計する必要があるが、電流入力回路32と電流出力回路33,34との電流値は1:1である必要はない。
The
電流入力回路36および電流出力回路37はそれらでカレントミラー回路(第2のカレントミラー回路)55を構成している。カレントミラー回路55のミラー比(電流比)は、入力対出力を1:1としてもよいが、1:n(n>1)としてもよい。この構成により、すなわちカレントミラー回路55が入力された電流を一定の倍率で増幅する構成とすることにより、カレントミラー回路55に電流を供給するトランスコンダクタンスアンプ回路56などに流れる電流を低減して、消費電流を削減することができる。
The
電圧変換回路43は、利得制御信号入力端子14,15に接続され、利得制御信号入力端子14,15に入力される利得制御信号を所望の電圧に変換して、トランスコンダクタンスアンプ回路56の入力信号を生成する。電圧変換回路43は、具体的には、エミッタフォロワ回路によって構成される(詳細は後述する)。可変利得増幅器60は、その回路構成上、それぞれのトランジスタを適切なバイアスで動作させるためには、トランジスタ19〜22に比べて、トランスコンダクタンスアンプ回路56を構成するトランジスタ38,39には低い直流電圧を印加することが望ましいため、電圧変換回路43をエミッタフォロワ回路で構成すれば、可変利得増幅器60を適切に、かつ、簡単に実現することができる。
The
トランスコンダクタンスアンプ回路56は、NPN型バイポーラトランジスタ(以下、適宜「トランジスタ」と称する)38(第9のトランジスタ),39(第10のトランジスタ)と、抵抗40と、電流源41,42とを備え、電流出力回路37に供給する電流を生成する。
The
トランジスタ(第1のトランジスタ)17のベースは、信号入力端子12に接続されており、トランジスタ17とともに差動対(第1の差動対)を構成するトランジスタ(第2のトランジスタ)18のベースは、信号入力端子13に接続されている。トランジスタ17,18のエミッタ間には、抵抗(第1の抵抗)23が接続されている。トランジスタ17のエミッタと抵抗23との接続点には、電流出力回路33を構成するトランジスタ(第7のトランジスタ)33aのコレクタが接続されており、トランジスタ33aのエミッタは、電流出力回路33を構成する抵抗33bを介して接地されている。トランジスタ18のエミッタと抵抗23との接続点には、電流出力回路34を構成するトランジスタ(第8のトランジスタ)34aのコレクタが接続されており、トランジスタ34aのエミッタは、電流出力回路34を構成する抵抗34bを介して接地されている。トランジスタ33a,34aのベースおよび電流出力回路32を構成するトランジスタ32aのベースは、互いに接続されており、トランジスタ32aのエミッタは、電流出力回路32を構成する抵抗32bを介して接地されている。
The base of the transistor (first transistor) 17 is connected to the
差動対(第2の差動対)を構成するトランジスタ19(第3のトランジスタ),20(第4のトランジスタ)のエミッタは互いに接続されており、この互いに接続されたエミッタは、トランジスタ17のコレクタと接続されている。差動対(第3の差動対)を構成するトランジスタ21(第5のトランジスタ),22(第6のトランジスタ)のエミッタは互いに接続されており、この互いに接続されたエミッタは、トランジスタ18のコレクタと接続されている。トランジスタ20のベースとトランジスタ21のベースとは、互いに接続されており、この互いに接続されたベースは、利得制御信号入力端子14に接続されている。トランジスタ19のベースとトランジスタ22のベースとは、互いに接続されており、この互いに接続されたベースは、利得制御信号入力端子15に接続されている。
The emitters of the transistors 19 (third transistor) and 20 (fourth transistor) constituting the differential pair (second differential pair) are connected to each other. Connected with collector. The emitters of the transistors 21 (fifth transistor) and 22 (sixth transistor) constituting the differential pair (third differential pair) are connected to each other. Connected with collector. The base of the
トランジスタ19のコレクタは、負荷抵抗(第2の抵抗)24を介して電源端子16に接続されており、トランジスタ20のコレクタは、電源端子16に接続されている。トランジスタ21のコレクタは、電源端子16に接続されており、トランジスタ22のコレクタは、負荷抵抗(第3の抵抗)25を介して電源端子16に接続されている。トランジスタ19のコレクタと負荷抵抗24との接続点が、信号出力端子28に接続されており、トランジスタ22と負荷抵抗25との接続点が、信号出力端子29に接続されている。
The collector of the
差動対(第4の差動対)を構成するトランジスタ38,39のエミッタ間には、抵抗40が接続されている。トランジスタ38のエミッタと抵抗40との接続点と接地との間には、電流源41が接続されており、トランジスタ39のエミッタと抵抗40との接続点と接地との間には、電流源42が接続されている。トランジスタ38のコレクタは、電源端子16に接続されており、トランジスタ39のコレクタは、電流出力回路37を構成するトランジスタ37aおよび抵抗37bを介して電源端子16に接続されている。
A
電流出力回路37とカレントミラー回路55を構成する電流入力回路36のトランジスタ36aのエミッタは、抵抗36bを介して電源端子16に接続されているとともに、トランジスタ36aのコレクタは、トランジスタ32aのコレクタに接続されている。トランジスタ38のベースには、電圧変換回路43にて生成された、利得制御信号入力端子15に入力された利得制御信号に対応した電圧が入力され、トランジスタ39のベースには、電圧変換回路43にて生成された、利得制御信号入力端子14に入力された利得制御信号に対応した電圧が入力される。
The emitter of the
可変利得増幅器60は、以上のような構成を有することにより、すなわち可変利得増幅器60の利得を増加させる場合にそのレベルが小さくなり、可変利得増幅器60の利得を減少させる場合にそのレベルが大きくなる利得制御信号入力端子14に入力される利得制御信号を用いて、可変電流源30,31として機能する、カレントミラー回路を構成している電流入力回路32および電流出力回路33,34に供給する電流を生成する。この構成により、可変利得増幅器60は、上述したような利得に応じた制御を実現でき、また、可変利得増幅器60を適切に、かつ、簡単に実現することができる。なお、可変利得増幅器60の基本的な増幅動作については、低周波可変利得増幅器4の増幅動作と同様であるため、ここではその説明を省略している。
The
〔実施の形態2〕
本発明の他の実施形態について図4〜図6を用いて説明すると以下の通りである。
[Embodiment 2]
Another embodiment of the present invention is described below with reference to FIGS.
図4は本実施形態に係る可変利得増幅器60aの回路構成を示しており、図5および図6は可変利得増幅器60aのより具体的な回路構成を示している。なお、説明の便宜上、図1〜図3に示した可変利得増幅器60の部材と同一の機能を有する部材には同一の部材番号を付し、その説明を省略する。
FIG. 4 shows a circuit configuration of the
可変利得増幅器60aは、可変利得増幅器60の構成に対し、トランスコンダクタンスアンプ回路56の出力端子、すなわちトランジスタ37aのコレクタとトランジスタ39aのコレクタとの接続点と接地との間に、一定の電流を出力する電流源44を備えている。電流源44を付加することにより、可変利得増幅器60aの電流を適切な動作をする許容値よりも小さくしてしまうことを防ぐことができる。
The
電流源44は、図5に示すように、電流出力回路47によって構成できる。同じく、電流源41,42も、電流出力回路45,46によって構成できる。電流出力回路45〜47は、電流入力回路48とともにカレントミラー回路(第3のカレントミラー回路)を構成する。電流入力回路48は、上記カレントミラー回路に出力の基準となる基準電流を入力する。電流源49は、電流入力回路48に電流を供給する。
The current source 44 can be constituted by a
また、電圧変換回路43は、図6に示すように、それぞれエミッタフォロワ回路を構成するNPN型バイポーラトランジスタ50,51と、トランジスタ50,51のエミッタ電流をそれぞれ供給する電流出力回路52,53とによって構成できる。電流出力回路52,53は、電流出力回路45〜47および電流入力回路48とともに上記カレントミラー回路を構成している。以上のような構成とすることにより、可変利得増幅器60aは、適切に、かつ、簡単に実現することができる。また、電流出力回路45〜47および電流入力回路48によって構成される上記カレントミラー回路の電流比は、可変利得増幅器60aの利得および歪み特性等を所望の値とするように設計する。
Further, as shown in FIG. 6, the
電流出力回路45は、NPN型バイポーラトランジスタ45aおよび抵抗45bを備えている。同様に、電流出力回路46,47,52,53および電流入力回路48も、1つのNPN型バイポーラトランジスタと1つの抵抗とを備えている。
The
電流入力回路48のトランジスタ48aのコレクタは電流源49を介して電源端子16に接続されており、トランジスタ48aのエミッタは抵抗48bを介して接地されている。電流出力回路53のトランジスタ53aのエミッタは、抵抗53bを介して接地されており、トランジスタ53aのコレクタは、トランジスタ51のエミッタに接続されている。トランジスタ51のベースは、利得制御信号入力端子14に接続されており、トランジスタ51のコレクタは、電源端子16に接続されている。トランジスタ53aのコレクタとトランジスタ51のエミッタとの接続点は、トランジスタ39のベースに接続されている。
The collector of the
電流出力回路52のトランジスタ52aのエミッタは、抵抗52bを介して接地されており、トランジスタ52aのコレクタは、トランジスタ50のエミッタに接続されている。トランジスタ50のベースは、利得制御信号入力端子15に接続されており、トランジスタ50のコレクタは、電源端子16に接続されている。トランジスタ52aのコレクタとトランジスタ50のエミッタとの接続点は、トランジスタ38のベースに接続されている。
The emitter of the
電流出力回路45のトランジスタ45aのエミッタは、抵抗45bを介して接地されており、トランジスタ45aのコレクタは、トランジスタ38のエミッタと抵抗40との接続点に接続されている。電流出力回路46のトランジスタ46aのエミッタは、抵抗46bを介して接地されており、トランジスタ46aのコレクタは、トランジスタ39のエミッタと抵抗40との接続点に接続されている。電流出力回路47のトランジスタ47aのエミッタは、抵抗47bを介して接地されており、トランジスタ47aのコレクタは、トランジスタ37aのコレクタとトランジスタ39aのコレクタとの接続点に接続されている。トランジスタ45a〜48a,52a,53aのベースは、互いに接続されている。
The emitter of the
以上のような構成を有する可変利得増幅器60aは、可変電流源30,31として機能する、カレントミラー回路を構成している電流入力回路32および電流出力回路33,34に供給する電流を、トランスコンダクタンスアンプ回路56の出力電流と電流源44の出力電流との和の電流をカレントミラー回路56を介して生成すること以外は、可変利得増幅器60と同様であって、上述したような利得に応じた制御を実現できるとともに、可変利得増幅器を適切に、かつ、簡単に実現することができる。
The
以上のように、本実施形態に係る可変利得増幅器は、利得に応じてバイアス電流である可変電流源30,31の出力電流を制御する(増減させる)ことで、出力信号の直流成分の利得に依存する変動を抑え、また消費電流の無駄を抑えながら必要な歪み特性が得られる可変利得増幅器を実現することができる。そして、この可変利得増幅器(特に、図6に示した可変利得増幅器60aが最も好ましい)を、図8に示した受信装置100の低周波可変利得増幅器4として用いることにより、ローパスフィルタ5および出力増幅器6の入力直流電圧に対する制約を軽減し、かつ実際の使用時の消費電流を抑えながら必要な歪み特性が得られる受信装置を実現できる。なお、上記可変利得増幅器において、バイアス電流に依存する微小な利得の変化は、出力信号レベルを一定にするフィードバックループによって吸収されるため、この微小な利得の変化は受信装置の動作、特性に影響しない。
As described above, the variable gain amplifier according to the present embodiment controls (increases or decreases) the output currents of the variable
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。 The present invention is not limited to the above-described embodiments, and various modifications are possible within the scope shown in the claims, and embodiments obtained by appropriately combining technical means disclosed in different embodiments. Is also included in the technical scope of the present invention.
本発明に係る可変利得増幅器は、出力信号の直流成分の利得に依存する変動を抑え、また消費電流の無駄を抑えながら必要な歪み特性が得られるものであるから、例えば携帯電話機に搭載されて、テレビジョン放送信号を受信し、当該受信信号に対し後段の回路にて復調処理などを行うために周波数変換および増幅などの処理を行う受信装置における可変利得増幅器として好適に利用できる。また、上記可変利得増幅器を備えた本発明に係る受信装置は、上記受信装置として好適に利用できる。 The variable gain amplifier according to the present invention suppresses fluctuations depending on the gain of the DC component of the output signal and obtains necessary distortion characteristics while suppressing waste of current consumption. It can be suitably used as a variable gain amplifier in a receiving apparatus that receives a television broadcast signal and performs processing such as frequency conversion and amplification in order to perform demodulation processing and the like on the received signal in a subsequent circuit. The receiving device according to the present invention provided with the variable gain amplifier can be suitably used as the receiving device.
16 電源端子
17 トランジスタ(第1のトランジスタ)
18 トランジスタ(第2のトランジスタ)
19 トランジスタ(第3のトランジスタ)
20 トランジスタ(第4のトランジスタ)
21 トランジスタ(第5のトランジスタ)
22 トランジスタ(第6のトランジスタ)
23 抵抗(第1の抵抗)
24 抵抗(第2の抵抗)
25 抵抗(第3の抵抗)
28、29 出力端子
30 可変電流源(第1の電流源)
31 可変電流源(第2の電流源)
33a トランジスタ(第7のトランジスタ)
34a トランジスタ(第8のトランジスタ)
38 トランジスタ(第9のトランジスタ)
39 トランジスタ(第10のトランジスタ)
44 電流源(第3の電流源)
55 カレントミラー回路(第3のカレントミラー回路)
56 トランスコンダクタンスアンプ回路
60、60a 可変利得増幅器
100 受信装置
16
18 transistor (second transistor)
19 transistor (third transistor)
20 transistor (fourth transistor)
21 transistor (fifth transistor)
22 transistor (sixth transistor)
23 Resistance (first resistance)
24 resistance (second resistance)
25 Resistance (third resistance)
28, 29
31 Variable current source (second current source)
33a Transistor (seventh transistor)
34a Transistor (eighth transistor)
38 transistors (9th transistor)
39 transistor (tenth transistor)
44 Current source (third current source)
55 Current mirror circuit (third current mirror circuit)
56
Claims (8)
上記第1および第2の電流源の出力電流を制御する電流制御手段を備え、
上記電流制御手段は、上記利得制御信号に基づき、可変利得増幅器の利得が増加する場合には上記第1および第2の電流源の出力電流を減少させ、可変利得増幅器の利得が減少する場合には上記第1および第2の電流源の出力電流を増加させることを特徴とする可変利得増幅器。 A first differential pair composed of a first transistor and a second transistor for inputting an input signal to a base, and a third transistor and a fourth transistor whose emitter is connected to the collector of the first transistor. A second differential pair, a third differential pair composed of fifth and sixth transistors whose emitters are connected to the collector of the second transistor, and the first and second transistors A first resistor connected between the emitters; a first current source connected between a connection point between the emitter of the first transistor and the first resistor and the ground; and the second transistor. A second current source connected between a connection point between the emitter of the first transistor and the first resistor and the ground, and a second resistor connected between the collector of the third transistor and the power supply terminal; , The sixth transistor A third resistor connected between the collector and the power supply terminal, the collectors of the fourth and fifth transistors being connected to the power supply terminal, and the bases of the third and sixth transistors. Are connected to each other, the bases of the fourth and fifth transistors are connected to each other, and the bases of the third and sixth transistors connected to each other are connected to each other. In a variable gain amplifier in which a gain control signal is input to each of the bases of the transistors, and the collectors of the third and sixth transistors are used as output terminals for extracting output signals.
Current control means for controlling output currents of the first and second current sources;
The current control means reduces the output current of the first and second current sources when the gain of the variable gain amplifier increases and decreases the gain of the variable gain amplifier based on the gain control signal. Increases the output currents of the first and second current sources.
上記電流制御手段は、上記第1のカレントミラー回路に入力する、出力の基準となる基準電流を変化させることを特徴とする請求項1に記載の可変利得増幅器。 A collector of the seventh transistor as the first current source is connected to a connection point between the emitter of the first transistor and the first resistor, and the emitter of the second transistor and the first resistor are connected. Is connected to the collector of the eighth transistor as the second current source, and the bases of the seventh and eighth transistors are connected to each other to form a first current mirror circuit,
2. The variable gain amplifier according to claim 1, wherein the current control means changes a reference current that is input to the first current mirror circuit and serves as an output reference.
上記利得制御信号を所望の電圧に変換する電圧変換回路と、
上記電圧変換回路にて生成された電圧がベースに印加される第9のおよび第10のトランジスタで構成される第4の差動対と、上記第9および第10のトランジスタのエミッタにそれぞれ接続される電流源とを少なくとも備えているトランスコンダクタンスアンプ回路とによって構成され、
上記第9のトランジスタのベースには、上記電圧変換回路にて生成された、互いに接続された上記第3および第6のトランジスタのベースに入力された利得制御信号に対応した電圧が入力され、上記第10のトランジスタのベースには、上記電圧変換回路にて生成された、互いに接続された上記第4および第5のトランジスタのベースに入力された利得制御信号に対応した電圧が入力され、
上記トランスコンダクタンスアンプ回路の出力電流である上記第10のトランジスタのコレクタ電流から上記第1のカレントミラー回路の基準電流を生成することを特徴とする請求項2に記載の可変利得増幅器。 The current control means includes
A voltage conversion circuit for converting the gain control signal into a desired voltage;
The voltage generated by the voltage conversion circuit is connected to the fourth differential pair composed of the ninth and tenth transistors to be applied to the base, and to the emitters of the ninth and tenth transistors, respectively. A transconductance amplifier circuit including at least a current source
A voltage corresponding to the gain control signal generated by the voltage conversion circuit and input to the bases of the third and sixth transistors connected to each other is input to the base of the ninth transistor, A voltage corresponding to the gain control signal generated by the voltage conversion circuit and input to the bases of the fourth and fifth transistors connected to each other is input to the base of the tenth transistor,
3. The variable gain amplifier according to claim 2, wherein a reference current of the first current mirror circuit is generated from a collector current of the tenth transistor which is an output current of the transconductance amplifier circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008171341A JP2010011380A (en) | 2008-06-30 | 2008-06-30 | Variable gain amplifier and receiving apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008171341A JP2010011380A (en) | 2008-06-30 | 2008-06-30 | Variable gain amplifier and receiving apparatus |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010011380A true JP2010011380A (en) | 2010-01-14 |
Family
ID=41591263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008171341A Pending JP2010011380A (en) | 2008-06-30 | 2008-06-30 | Variable gain amplifier and receiving apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2010011380A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111030623A (en) * | 2019-12-25 | 2020-04-17 | 武汉邮电科学研究院有限公司 | Adjustable gain amplifier for calibrating direct current offset |
| CN115865018A (en) * | 2022-11-18 | 2023-03-28 | 武汉光谷信息光电子创新中心有限公司 | A variable gain amplifier |
| JPWO2024095302A1 (en) * | 2022-10-31 | 2024-05-10 |
-
2008
- 2008-06-30 JP JP2008171341A patent/JP2010011380A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111030623A (en) * | 2019-12-25 | 2020-04-17 | 武汉邮电科学研究院有限公司 | Adjustable gain amplifier for calibrating direct current offset |
| JPWO2024095302A1 (en) * | 2022-10-31 | 2024-05-10 | ||
| WO2024095302A1 (en) * | 2022-10-31 | 2024-05-10 | 三菱電機株式会社 | Variable gain amplifier and phase shifter |
| CN115865018A (en) * | 2022-11-18 | 2023-03-28 | 武汉光谷信息光电子创新中心有限公司 | A variable gain amplifier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102386859B (en) | Wide band amplifier with frequency compensation | |
| US8217720B2 (en) | Variable-gain low noise amplifier | |
| CN101471636B (en) | Variable Gain High Dynamic Range Amplifier | |
| CN1582527B (en) | Power amplifier module with distortion compensation | |
| US20080157873A1 (en) | Fully differential amplification device | |
| US20100093303A1 (en) | Circuit current generation apparatus and method thereof, and signal processing apparatus | |
| US6710659B2 (en) | Variable-gain amplifier with stepwise controller | |
| JP2010011380A (en) | Variable gain amplifier and receiving apparatus | |
| JP4664835B2 (en) | Regulator structure with variable amplifier | |
| JP2007282157A (en) | Variable gain amplifier | |
| JP2005311689A (en) | High pressure resistant scode amplifier | |
| JP2017143388A (en) | Power amplifier circuit | |
| US8723603B2 (en) | Amplifier with voltage and current feedback error correction | |
| US8085954B2 (en) | Microphone amplification arrangement and integrated circuit therefor | |
| JP2002016462A (en) | Receiving circuit and receiving gain control method | |
| JP4102861B2 (en) | Signal processing stage and radio frequency tuner | |
| JP4444174B2 (en) | Frequency converter and radio | |
| KR100886841B1 (en) | How to Dynamic Bias Variable Gain Amplifiers, Transmitters, and Transmitters | |
| JP4350689B2 (en) | Tuner circuit and digital broadcast receiver | |
| US6741133B2 (en) | High output amplifier for stable operation | |
| US7138867B2 (en) | Balanced variable gain amplifier capable of achieving performance by low source voltage | |
| US11368129B2 (en) | Amplifier circuit | |
| JP5007937B2 (en) | Attenuator | |
| CN101416386A (en) | High-linearity variable gain amplifier | |
| JP2004040157A (en) | DC offset removal circuit and receiver |