[go: up one dir, main page]

JP2005311689A - High pressure resistant scode amplifier - Google Patents

High pressure resistant scode amplifier Download PDF

Info

Publication number
JP2005311689A
JP2005311689A JP2004125688A JP2004125688A JP2005311689A JP 2005311689 A JP2005311689 A JP 2005311689A JP 2004125688 A JP2004125688 A JP 2004125688A JP 2004125688 A JP2004125688 A JP 2004125688A JP 2005311689 A JP2005311689 A JP 2005311689A
Authority
JP
Japan
Prior art keywords
transistor
output
circuit
amplifier circuit
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004125688A
Other languages
Japanese (ja)
Inventor
Shinji Kamiya
真司 神谷
Kimitaka Fukumi
公孝 福見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2004125688A priority Critical patent/JP2005311689A/en
Publication of JP2005311689A publication Critical patent/JP2005311689A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Amplifiers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a high frequency output circuit capable of securing high output power essential for a high frequency device by adopting transistors having different breakdown voltage. <P>SOLUTION: A cascode amplifier 1 includes a breakdown voltage MOS transistor 11 on the input side being provided corresponding to the small voltage amplitude of an output terminal (drain D), and a high breakdown voltage MOS transistor 12 on the output side. By means of the high breakdown voltage MOS transistor 12, load impedance can be set high so as to generate large output voltage amplitude, and the gain of the whole amplifier circuit can be increased. Further, by increasing the output voltage amplitude, current amplitude for obtaining desired output power can be suppressed low. Also, the efficiency of the amplifier circuit can be increased by hardly affected by a loss resulting from a parasitic resistance component included in a load 13. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

この発明は、高周波増幅作用を奏し、特に高周波電力増幅回路部において使用されることがあるカスコード型増幅回路に関する。   The present invention relates to a cascode amplifier circuit that exhibits a high-frequency amplification action, and may be used particularly in a high-frequency power amplifier circuit unit.

昨今、携帯電話やPDAのようなモバイル機器においてワイヤレス通信が盛んになっているが、機器の更なる小型化、バッテリーによるより一層の長時間動作が大きな課題となっている。こうした中で、ワイヤレス通信の要となる回路の一つとして、高周波増幅回路についても高利得化、高効率化が非常に重要になってきている。   In recent years, wireless communication has become popular in mobile devices such as mobile phones and PDAs. However, further downsizing of devices and longer operation with batteries are major issues. Under such circumstances, high gain and high efficiency are becoming very important for a high-frequency amplifier circuit as one of the essential circuits for wireless communication.

従来、2個のトランジスタ101,102を用いて構成される増幅回路として、図5に示すように両トランジスタ101,102を直列接続したカスコード型増幅回路100が用いられている。下側のトランジスタ101のゲートが電圧駆動され、上側のトランジスタ102のゲートがGNDに交流的に短絡されている。高周波回路においては、ドレイン/ゲート(コレクタ/ベース)間にミラー容量と称される浮遊容量が存在する。高周波回路の出力信号がこうしたミラー容量を介して帰還することによって出力が低下する問題や入力信号や出力信号及びその途中の信号伝播部において信号が干渉する問題があるので、高周波回路の設計には、通常のIC回路における設計と比較しても一層の注意が必要とされている。図5に示すようなカスコード型増幅回路100では、トランジスタ101のドレインの負荷としてトランジスタ102のソースが接続されているので、トランジスタ101のドレイン電圧の変化が小さく、トランジスタ101におけるミラー容量による高周波域における利得の減衰を抑えることができる。また、トランジスタ102のドレイン電圧が変化してもトランジスタ101のドレイン電圧の変化が小さく、従って両トランジスタ101,102のドレイン電流の変化は小さいので、負荷側から見たトランジスタ102の出力インピーダンスは極めて高くなる。こうした特性を利用して、一般に高周波におけるゲインを確保する場合や、出力インピーダンスを高く設計する場合に、カスコード型増幅回路が用いられる。   Conventionally, as an amplifier circuit constituted by using two transistors 101 and 102, a cascode amplifier circuit 100 in which both transistors 101 and 102 are connected in series is used as shown in FIG. The gate of the lower transistor 101 is voltage-driven, and the gate of the upper transistor 102 is AC-shorted to GND. In a high frequency circuit, a stray capacitance called a mirror capacitance exists between a drain / gate (collector / base). There is a problem that the output decreases due to the feedback of the output signal of the high frequency circuit through such a mirror capacitor, and there is a problem that the signal interferes with the input signal, the output signal, and the signal propagation part in the middle. Further attention is required even when compared with a design in a normal IC circuit. In the cascode amplifier circuit 100 as shown in FIG. 5, since the source of the transistor 102 is connected as the drain load of the transistor 101, the change in the drain voltage of the transistor 101 is small, and in the high frequency region due to the mirror capacitance in the transistor 101. Gain attenuation can be suppressed. Further, even if the drain voltage of the transistor 102 changes, the change in the drain voltage of the transistor 101 is small, and therefore the change in the drain current of both transistors 101 and 102 is small. Therefore, the output impedance of the transistor 102 as viewed from the load side is extremely high. Become. In general, a cascode amplifier circuit is used when a gain at a high frequency is secured by utilizing such characteristics, or when an output impedance is designed to be high.

図5に示すようなカスコード型増幅回路100は一般に良い高周波特性を備えているので、高周波増幅回路としてインダクタを用いた誘導性負荷回路を接続することが多い。誘導性負荷回路を接続する場合、通常の周波数やICでは問題とならないような高周波特有の問題として、ミラー容量による利得の減衰や、瞬間的なピーク電圧の発生という問題が生じる。ピーク電圧については、トランジスタ102の出力端(ドレイン又はコレクタ)の電圧は入力信号の振幅に応じて瞬時的には電源電圧の2倍以上高いところまで達し、トランジスタ102の耐圧電圧を超える可能性がある。これらの問題を避けるため、従来の回路設計では、デバイスの構成を変更したりプロセスや回路構成について対策を施すことなく、出力信号の水準が問題を生じない動作状態となるような対策を施すことが行われている。即ち、図5に示すようなカスコード型増幅回路100であれば、信号入力用の第1段目のトランジスタ101に対して第2段目のトランジスタ102の動作条件を変更したり、出力に接続されている負荷自体の制限、例えば、トランジスタ102の出力端から負荷側を見たインピーダンスを低くすることにより、出力電流振幅を大きくして出力電圧振幅を抑えるという設計上の対策が採用されている(非特許文献1)。
トリケップス企画部編集、「携帯無線端末のCMOS化のためのアナログ回路設計技術」、株式会社トリケップス、1999年12月26日、p.182「5.2 カスコード型増幅回路」、p.208−209「3.2 PAのMOS化」
Since the cascode amplifier circuit 100 as shown in FIG. 5 generally has good high frequency characteristics, an inductive load circuit using an inductor is often connected as the high frequency amplifier circuit. When an inductive load circuit is connected, problems such as attenuation of gain due to mirror capacitance and generation of instantaneous peak voltage occur as problems specific to high frequencies that do not cause problems with normal frequencies and ICs. With respect to the peak voltage, the voltage at the output terminal (drain or collector) of the transistor 102 may instantaneously reach a level that is at least twice as high as the power supply voltage according to the amplitude of the input signal, and may exceed the breakdown voltage of the transistor 102. is there. In order to avoid these problems, in conventional circuit design, measures should be taken so that the level of the output signal does not cause a problem without changing the device configuration or taking measures against the process or circuit configuration. Has been done. That is, in the case of the cascode amplifier circuit 100 as shown in FIG. 5, the operating condition of the second-stage transistor 102 is changed with respect to the first-stage transistor 101 for signal input or connected to the output. For example, a design measure is adopted in which the output current amplitude is increased to reduce the output voltage amplitude by limiting the load itself, for example, by lowering the impedance when the load side is viewed from the output end of the transistor 102 (see FIG. Non-patent document 1).
Edited by Triqueps Planning Department, “Analog circuit design technology for CMOS conversion of portable wireless terminals”, Trikes, Inc., December 26, 1999, p. 182 “5.2 Cascode Amplification Circuit”, p. 208-209 "3.2 MOS conversion of PA"

しかしながら、このような動作条件や接続負荷の変更という設計上の対策では、増幅回路の利得が低下するばかりかトランジスタに大きな電流を流す必要があり、その結果、消費電流が増え、大きな電流が負荷インダクタに流れることにより、インダクタの寄生抵抗成分で電力損失が大きく、高周波デバイスでは必須とされる高出力電力(パワー)を確保することが困難である。この出力不足は、インダクタを集積回路チップ上の内蔵するMMIC(Monolithic Microwave Integrated Circuit)の場合では特に大きな問題となってくる。またトランジスタ101、トランジスタ102のいずれも高耐圧のものを用いることも従来から行われてきたが、一般にトランジスタの耐圧電圧を上げるとドレイン電流に比例してトランスコンダクタンスgmが低下し、増幅回路の利得が低下するため、この場合は増幅器としての性能をある程度犠牲にしなければならなかった。   However, such design measures such as changing the operating conditions and connection load not only reduce the gain of the amplifier circuit, but also require a large current to flow through the transistor. By flowing through the inductor, power loss is large due to the parasitic resistance component of the inductor, and it is difficult to ensure high output power (power) that is essential for high-frequency devices. This shortage of output becomes a serious problem particularly in the case of an MMIC (Monolithic Microwave Integrated Circuit) in which an inductor is built on an integrated circuit chip. In addition, it has been conventionally performed to use a transistor with a high withstand voltage for both the transistor 101 and the transistor 102. However, generally, when the withstand voltage of the transistor is increased, the transconductance gm decreases in proportion to the drain current, and the gain of the amplifier circuit is increased. In this case, the performance as an amplifier has to be sacrificed to some extent.

そこで、二つのトランジスタ直列接続したカスコード増幅回路から成る高周波出力回路において、各トランジスタの型式として耐圧の異なるものを採用することで、上記の動作条件や接続負荷の変更を踏み越えた対策を図る点で解決すべき課題がある。   Therefore, in a high-frequency output circuit consisting of a cascode amplifier circuit connected in series with two transistors, by adopting a transistor with a different withstand voltage as the type of each transistor, a measure to overcome the change in the above operating conditions and connection load is intended. There are issues to be solved.

この発明の目的は、各トランジスタの型式として耐圧の異なるものを採用することで、高周波デバイスでは必須とされる高出力電力を確保することを可能にする高周波出力回路を提供することである。   An object of the present invention is to provide a high-frequency output circuit that makes it possible to ensure high output power that is essential for a high-frequency device by adopting transistors having different breakdown voltages as the types of transistors.

上記の課題を解決するため、この発明による高周波出力回路は、二つのトランジスタを直列接続したカスコード増幅回路から成る高周波出力回路において、出力側の負荷に接続される前記トランジスタを入力側の前記トランジスタに比べて高耐圧型としたことを特徴としている。   In order to solve the above problems, a high-frequency output circuit according to the present invention is a high-frequency output circuit comprising a cascode amplifier circuit in which two transistors are connected in series, wherein the transistor connected to the load on the output side is replaced with the transistor on the input side. It is characterized by a high breakdown voltage type.

この高周波出力回路によれば、出力側の負荷に接続されるトランジスタを入力側のトランジスタに比べて高耐圧型としているので、入力側の信号変動に応じて出力側のトランジスタに高い電圧が印加されてもこれに耐えることができる。これにより出力側に接続される負荷を調節して出力電圧振幅を大きくすることができ、その分、出力電流振幅を小さくすることができる。したがって、従来と同程度のパワーを得るのに流すべき電流、即ち負荷インダクタに流れる電流を従来のものと比較して抑えることができ、インダクタの寄生抵抗成分による電力損失が小さくなり、高周波デバイスでは必須とされる高出力電力を確保することができると同時に電力損失が少ない分、利得も高くできる。   According to this high frequency output circuit, the transistor connected to the load on the output side has a higher withstand voltage than the transistor on the input side, so that a high voltage is applied to the transistor on the output side according to the signal fluctuation on the input side. But it can withstand this. As a result, the output voltage amplitude can be increased by adjusting the load connected to the output side, and the output current amplitude can be decreased accordingly. Therefore, the current that should be passed to obtain the same level of power as in the past, that is, the current that flows in the load inductor can be suppressed compared to the conventional one, and the power loss due to the parasitic resistance component of the inductor is reduced. The required high output power can be ensured, and at the same time, the gain can be increased because the power loss is small.

上記高周波出力回路において、入力側の前記トランジスタを通常耐圧MOSトランジスタとし、出力側の前記トランジスタを高耐圧MOSトランジスタとすることができる。即ち、この高周波出力回路は、入力側と出力側のトランジスタの組合せとして、同じ種類であるMOSトランジスタを採用し且つ入力側を通常耐圧型とし出力側を高耐圧とした組合せである。   In the high-frequency output circuit, the input-side transistor can be a normal voltage MOS transistor, and the output-side transistor can be a high voltage MOS transistor. That is, this high-frequency output circuit is a combination in which MOS transistors of the same type are employed as a combination of the input side and output side transistors, the input side is a normal withstand voltage type, and the output side is a high withstand voltage.

この高周波出力回路において、入力側の前記トランジスタを通常耐圧バイポーラトランジスタとし、出力側の前記トランジスタを高耐圧バイポーラトランジスタとすることができる。即ち、この高周波出力回路は、入力側と出力側とのトランジスタの組合せとして、同じ種類であるバイポーラトランジスタを採用し且つ入力側を通常耐圧型とし出力側を高耐圧とした組合せである。   In this high-frequency output circuit, the input-side transistor can be a normal breakdown voltage bipolar transistor, and the output-side transistor can be a high breakdown voltage bipolar transistor. That is, this high-frequency output circuit is a combination in which bipolar transistors of the same type are employed as a combination of transistors on the input side and the output side, the input side is a normal withstand voltage type, and the output side is a high withstand voltage.

この高周波出力回路において、入力側の前記トランジスタを通常耐圧MOSトランジスタとし、出力側の前記トランジスタを高耐圧バイポーラトランジスタとすることができる。即ち、この高周波出力回路は、入力側と出力側とのトランジスタの組合せとして、入力側と出力側にそれぞれMOSトランジスタとバイポーラトランジスタとの異なる種類を採用し且つ入力側を通常耐圧型とし出力側を高耐圧とした組合せである。   In this high-frequency output circuit, the transistor on the input side can be a normal voltage MOS transistor, and the transistor on the output side can be a high voltage bipolar transistor. That is, this high frequency output circuit employs different types of MOS transistors and bipolar transistors on the input side and output side, respectively, as a combination of transistors on the input side and output side, and the input side is a normal withstand voltage type and the output side is It is a combination with high pressure resistance.

この高周波出力回路において、入力側の前記トランジスタを通常耐圧バイポーラトランジスタとし、出力側の前記トランジスタを高耐圧MOSトランジスタとすることができる。即ち、この高周波出力回路は、入力側と出力側とのトランジスタの組合せにおいて、入力側と出力側にそれぞれバイポーラトランジスタとMOSトランジスタとの異なる種類を採用し且つ入力側を通常耐圧型とし出力側を高耐圧とした組合せである。   In this high-frequency output circuit, the transistor on the input side can be a normal voltage bipolar transistor, and the transistor on the output side can be a high voltage MOS transistor. That is, this high frequency output circuit employs different types of bipolar transistors and MOS transistors on the input side and the output side in the combination of the input side and output side transistors, respectively, and the input side is a normal withstand voltage type and the output side is It is a combination with high pressure resistance.

この発明は、上記のように構成されているので、カスコード型増幅回路のような高周波出力回路において、出力側のトランジスタは印加され得る高電圧に耐えることができるので、負荷インダクタに流れる電流を従来のものと比較して抑えることができ、インダクタの寄生抵抗成分による電力損失が小さくなり、高出力電力(パワー)を確保すると共に、回路の高利得化、高効率化を得ることができる。その結果、作動条件を変更したり負荷を制限する等の制約が少なくなり、高周波デバイスとしての設計の自由度が向上し、その結果、出力電力も大きくすることができるなど、デバイスとしての特性も向上させることができる。更に、モバイル機器のワイヤレス通信においては、高周波増幅回路の高利得化、高効率化を図って、機器の小型化、バッテリーによる長時間動作等の時代のニーズに応えることができる。特に送信出力電力が10mWを超える通信機器では、機器全体の消費電流に対して送信用高周波電力増幅回路での消費電流割合が大きく、この回路での高効率化はバッテリーの長時間動作のために非常に有効である。   Since the present invention is configured as described above, in a high-frequency output circuit such as a cascode amplifier circuit, an output-side transistor can withstand a high voltage that can be applied. The power loss due to the parasitic resistance component of the inductor can be reduced, and high output power (power) can be ensured, and higher gain and higher efficiency of the circuit can be obtained. As a result, restrictions such as changing the operating conditions and limiting the load are reduced, the degree of freedom in design as a high-frequency device is improved, and as a result, the output power can be increased and the device characteristics are also improved. Can be improved. Furthermore, in wireless communication of mobile devices, it is possible to meet the needs of the times such as downsizing of devices and long-time operation by batteries by increasing the gain and efficiency of high-frequency amplifier circuits. Especially in communication equipment with a transmission output power exceeding 10 mW, the ratio of current consumption in the high-frequency power amplifier circuit for transmission is large with respect to the current consumption of the entire equipment. It is very effective.

以下、添付した図面に基づいて、この発明による高周波出力回路の実施例を説明する。図1はこの発明による高周波出力回路の一実施例を示す回路図である。高周波出力回路は、カスコード型増幅回路として構成されている。   Hereinafter, embodiments of a high-frequency output circuit according to the present invention will be described with reference to the accompanying drawings. FIG. 1 is a circuit diagram showing an embodiment of a high frequency output circuit according to the present invention. The high frequency output circuit is configured as a cascode amplifier circuit.

図1に示す高周波出力回路としてのカスコード型増幅回路1は、二つのトランジスタを同種類のMOSトランジスタ11,12で実現した場合の例である。カスコード型増幅回路1において、入力側のMOSトランジスタは通常耐圧MOSトランジスタ11であり、そのゲートGに入力電圧Vinが印加され、ソースSが接地されている。また、MOSトランジスタ11のドレインDには、出力側の高耐圧MOSトランジスタ12のソースSが接続されている。高耐圧MOSトランジスタ12のゲートGには固定電位が印加されており、高耐圧MOSトランジスタ12のドレインDには負荷13が接続されている。   A cascode amplifier circuit 1 as a high-frequency output circuit shown in FIG. 1 is an example in which two transistors are realized by MOS transistors 11 and 12 of the same type. In the cascode amplifier circuit 1, the MOS transistor on the input side is the normal withstand voltage MOS transistor 11, the input voltage Vin is applied to the gate G, and the source S is grounded. Further, the source S of the high voltage MOS transistor 12 on the output side is connected to the drain D of the MOS transistor 11. A fixed potential is applied to the gate G of the high voltage MOS transistor 12, and a load 13 is connected to the drain D of the high voltage MOS transistor 12.

カスコード型増幅回路1における利得は、ほぼトランジスタのトランスコンダクタンスgmと負荷インピーダンスで決まるが、入力側のトランジスタ11の出力端(ドレインD)の電圧振幅は小さいため、トランジスタ11の耐圧電圧は小さいものを使用することができる。したがって、トランジスタ11としては、高い値のトランスコンダクタンスgmを持つ通常耐圧MOSトランジスタ用いることができる。一方、出力側のトランジスタ12としては、そのトランスコンダクタンスgmが増幅回路全体の増幅率に殆ど寄与しないため、トランジスタ12のみを高耐圧MOSトランジスタにすることで、大きな出力電圧振幅を発生できるように負荷インピーダンスを高く設定でき、よって増幅回路全体の利得を高くすることができる。そればかりか、出力電圧振幅を大きくすることで、所望の出力電力を得るための電流振幅を小さく抑えることができ、同時に所望の線形性を得るためのドレインD電流を小さく抑えることができる。これは電源の消費電流を抑える効果のみならず、負荷13に流れる電流を抑えることにより、負荷13に含まれる寄生抵抗成分による損失の影響を受けにくくし、増幅回路の効率を上げることができる。   The gain in the cascode amplifier circuit 1 is substantially determined by the transconductance gm of the transistor and the load impedance. However, since the voltage amplitude of the output terminal (drain D) of the transistor 11 on the input side is small, the withstand voltage of the transistor 11 is small. Can be used. Therefore, as the transistor 11, a normal voltage MOS transistor having a high transconductance gm can be used. On the other hand, as the output side transistor 12, the transconductance gm hardly contributes to the amplification factor of the entire amplifier circuit, so that only the transistor 12 is a high voltage MOS transistor so that a large output voltage amplitude can be generated. The impedance can be set high, so that the gain of the entire amplifier circuit can be increased. In addition, by increasing the output voltage amplitude, the current amplitude for obtaining the desired output power can be kept small, and at the same time, the drain D current for obtaining the desired linearity can be kept small. This suppresses not only the effect of suppressing the current consumption of the power supply, but also suppresses the current flowing through the load 13, thereby making it less susceptible to the loss due to the parasitic resistance component included in the load 13 and increasing the efficiency of the amplifier circuit.

図2は、この発明による高周波出力回路の別の実施例を示す回路図である。図2に示す高周波出力回路としてのカスコード型増幅回路2は、入力側のトランジスタを通常耐圧バイポーラトランジスタ21とし、出力側のトランジスタを高耐圧バイポーラトランジスタ22として構成されている。通常耐圧バイポーラトランジスタ21においては、図1に示すカスコード型増幅回路1の場合と同様、そのベースBに入力電圧Vinが印加され、エミッタEが接地され、コレクタCに高耐圧バイポーラトランジスタ22のエミッタEが接続されている。高耐圧バイポーラトランジスタ22においては、ベースBが固定電位に設定されており、コレクタCが出力とされていると共に負荷23が接続されている。カスコード型増幅回路2の作用は、図1に示すカスコード型増幅回路1の作用と同等である。   FIG. 2 is a circuit diagram showing another embodiment of the high-frequency output circuit according to the present invention. The cascode amplifier circuit 2 as a high-frequency output circuit shown in FIG. 2 is configured such that an input-side transistor is a normal breakdown voltage bipolar transistor 21 and an output-side transistor is a high breakdown voltage bipolar transistor 22. In the normal breakdown voltage bipolar transistor 21, as in the case of the cascode amplifier circuit 1 shown in FIG. 1, the input voltage Vin is applied to the base B, the emitter E is grounded, and the emitter E of the high breakdown voltage bipolar transistor 22 is connected to the collector C. Is connected. In the high breakdown voltage bipolar transistor 22, the base B is set to a fixed potential, the collector C is used as an output, and a load 23 is connected. The operation of the cascode amplifier circuit 2 is equivalent to that of the cascode amplifier circuit 1 shown in FIG.

図3は、この発明による高周波出力回路の更に別の実施例を示す回路図である。図3に示す高周波出力回路としてのカスコード型増幅回路3は、入力側と出力側とで種類の異なるトランジスタが用いられており、入力側のトランジスタを通常耐圧MOSトランジスタ31とし、出力側のトランジスタを高耐圧バイポーラトランジスタ32としている。入力側の通常耐圧MOSトランジスタ31は、図1に示すカスコード型増幅回路1の場合と同様、ゲートGに入力電圧Vinが印加され、ソースSが接地されている。通常耐圧MOSトランジスタ31のドレインDが、出力側の高耐圧バイポーラトランジスタ32のエミッタEに接続されている。高耐圧バイポーラトランジスタ32は、図2に示すカスコード型増幅回路2の場合と同様、ベースBが固定電位に設定されており、コレクタCが出力とされていると共に負荷33が接続されている。カスコード型増幅回路3の作用は、図1に示すカスコード型増幅回路1の作用と同等である。   FIG. 3 is a circuit diagram showing still another embodiment of the high-frequency output circuit according to the present invention. The cascode amplifier circuit 3 as the high frequency output circuit shown in FIG. 3 uses different types of transistors on the input side and the output side. The input side transistor is a normal withstand voltage MOS transistor 31 and the output side transistor is the same. A high voltage bipolar transistor 32 is provided. In the normal voltage MOS transistor 31 on the input side, the input voltage Vin is applied to the gate G and the source S is grounded, as in the case of the cascode amplifier circuit 1 shown in FIG. The drain D of the normal breakdown voltage MOS transistor 31 is connected to the emitter E of the high breakdown voltage bipolar transistor 32 on the output side. As in the case of the cascode amplifier circuit 2 shown in FIG. 2, the high voltage bipolar transistor 32 has a base B set at a fixed potential, a collector C as an output, and a load 33 connected thereto. The operation of the cascode amplifier circuit 3 is equivalent to that of the cascode amplifier circuit 1 shown in FIG.

図4は、この発明による高周波出力回路の他の実施例を示す回路図である。図4に示す高周波出力回路としてのカスコード型増幅回路4は、入力側と出力側とで種類の異なるトランジスタが用いられており、入力側のトランジスタを通常耐圧バイポーラトランジスタ41とし、出力側のトランジスタを高耐圧MOSトランジスタ42としている。入力側の通常耐圧バイポーラトランジスタ41は、図2に示すカスコード型増幅回路1の場合と同様、ベースBに入力電圧Vinが印加され、エミッタEが接地されている。通常耐圧バイポーラトランジスタ41のコレクタCが、出力側の高耐圧MOSトランジスタ42のソースSに接続されている。高耐圧MOSトランジスタ42は、図1に示すカスコード型増幅回路1の場合と同様、ゲートGが固定電位に設定されており、ドレインDが出力とされていると共に負荷43が接続されている。カスコード型増幅回路4の作用は、図1に示すカスコード型増幅回路1の作用と同等である。   FIG. 4 is a circuit diagram showing another embodiment of the high-frequency output circuit according to the present invention. The cascode amplifier circuit 4 as the high frequency output circuit shown in FIG. 4 uses different types of transistors on the input side and the output side. The input side transistor is a normal withstand voltage bipolar transistor 41, and the output side transistor is the same. The high voltage MOS transistor 42 is used. In the normal withstand voltage bipolar transistor 41 on the input side, the input voltage Vin is applied to the base B and the emitter E is grounded, as in the case of the cascode amplifier circuit 1 shown in FIG. The collector C of the normal breakdown voltage bipolar transistor 41 is connected to the source S of the high breakdown voltage MOS transistor 42 on the output side. In the high voltage MOS transistor 42, as in the case of the cascode amplifier circuit 1 shown in FIG. 1, the gate G is set to a fixed potential, the drain D is output, and the load 43 is connected. The operation of the cascode amplifier circuit 4 is the same as that of the cascode amplifier circuit 1 shown in FIG.

この発明による高周波出力回路に用いられるトランジスタとして、MOSトランジスタ及びバイポーラトランジスタを挙げて説明したが、本発明による構造は、標準的なCMOS、バイポーラ、BiSCMOSの各トランジスタに有効な技術である。   Although the MOS transistor and the bipolar transistor have been described as the transistors used in the high-frequency output circuit according to the present invention, the structure according to the present invention is an effective technique for standard CMOS, bipolar, and BiSCMOS transistors.

本発明による高周波出力回路の一実施例示す回路図。The circuit diagram which shows one Example of the high frequency output circuit by this invention. 本発明による高周波出力回路の別の実施例示す回路図。The circuit diagram which shows another Example of the high frequency output circuit by this invention. 本発明による高周波出力回路の更に別の実施例示す回路図。The circuit diagram which shows another Example of the high frequency output circuit by this invention. 本発明による高周波出力回路の他の実施例示す回路図。The circuit diagram which shows the other Example of the high frequency output circuit by this invention. 従来のカスコード型増幅回路の一例を示す回路図。The circuit diagram which shows an example of the conventional cascode type | mold amplifier circuit.

符号の説明Explanation of symbols

1,2,3,4 カスコード型増幅回路
11 通常耐圧MOSトランジスタ
12 高耐圧MOSトランジスタ
21 通常耐圧バイポーラトランジスタ
22 高耐圧バイポーラトランジスタ
31 通常耐圧MOSトランジスタ
32 高耐圧バイポーラトランジスタ
41 通常耐圧バイポーラトランジスタ
42 高耐圧MOSトランジスタ
13,23,33,43 負荷
G ゲート
B ベース
S ソース
E エミッタ
D ドレイン
C コレクタ
Vin 入力電圧
1, 2, 3, 4 Cascode amplifier circuit 11 Normal breakdown voltage MOS transistor 12 High breakdown voltage MOS transistor 21 Normal breakdown voltage bipolar transistor 22 High breakdown voltage bipolar transistor 31 Normal breakdown voltage MOS transistor 32 High breakdown voltage bipolar transistor 41 Normal breakdown voltage bipolar transistor 42 High breakdown voltage MOS Transistor 13, 23, 33, 43 Load G Gate B Base S Source E Emitter D Drain C Collector Vin Input voltage

Claims (5)

二つのトランジスタを直列接続したカスコード増幅回路から成る高周波出力回路において、出力側の負荷に接続される前記トランジスタを入力側の前記トランジスタに比べて高耐圧型としたことを特徴とする高周波出力回路。   A high-frequency output circuit comprising a cascode amplifier circuit in which two transistors are connected in series, wherein the transistor connected to an output-side load is of a higher withstand voltage than the input-side transistor. 入力側の前記トランジスタを通常耐圧MOSトランジスタとし、出力側の前記トランジスタを高耐圧MOSトランジスタとしたことを特徴とする請求項1に記載の高周波出力回路。   2. The high-frequency output circuit according to claim 1, wherein the transistor on the input side is a normal voltage MOS transistor, and the transistor on the output side is a high voltage MOS transistor. 入力側の前記トランジスタを通常耐圧バイポーラトランジスタとし、出力側の前記トランジスタを高耐圧バイポーラトランジスタとしたことを特徴とする請求項1に記載の高周波出力回路。   2. The high frequency output circuit according to claim 1, wherein the transistor on the input side is a normal withstand voltage bipolar transistor, and the transistor on the output side is a high withstand voltage bipolar transistor. 入力側の前記トランジスタを通常耐圧MOSトランジスタとし、出力側の前記トランジスタを高耐圧バイポーラトランジスタとしたことを特徴とする請求項1に記載の高周波出力回路。   2. The high frequency output circuit according to claim 1, wherein the transistor on the input side is a normal voltage MOS transistor and the transistor on the output side is a high voltage bipolar transistor. 入力側の前記トランジスタを通常耐圧バイポーラトランジスタとし、出力側の前記トランジスタを高耐圧MOSトランジスタとしたことを特徴とする請求項1に記載の高周波出力回路。   2. The high frequency output circuit according to claim 1, wherein the transistor on the input side is a normal withstand voltage bipolar transistor, and the transistor on the output side is a high withstand voltage MOS transistor.
JP2004125688A 2004-04-21 2004-04-21 High pressure resistant scode amplifier Pending JP2005311689A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004125688A JP2005311689A (en) 2004-04-21 2004-04-21 High pressure resistant scode amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004125688A JP2005311689A (en) 2004-04-21 2004-04-21 High pressure resistant scode amplifier

Publications (1)

Publication Number Publication Date
JP2005311689A true JP2005311689A (en) 2005-11-04

Family

ID=35439950

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004125688A Pending JP2005311689A (en) 2004-04-21 2004-04-21 High pressure resistant scode amplifier

Country Status (1)

Country Link
JP (1) JP2005311689A (en)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007259409A (en) * 2006-02-27 2007-10-04 Mitsubishi Electric Corp Variable gain amplifier
JP2008103889A (en) * 2006-10-18 2008-05-01 Niigata Seimitsu Kk Low noise amplifier
JP2009246529A (en) * 2008-03-28 2009-10-22 Fujitsu Ltd Conversion circuit for converting differential signal into single-phase signal
JP2010067031A (en) * 2008-09-11 2010-03-25 Mitsumi Electric Co Ltd Reference voltage generation circuit and power supply clamp circuit
JP2010098517A (en) * 2008-10-16 2010-04-30 Sanyo Electric Co Ltd Semiconductor integrated circuit
JP2013526169A (en) * 2010-04-19 2013-06-20 アルカテル−ルーセント Power amplifier with low noise figure and voltage variable gain
KR20130084991A (en) 2012-01-18 2013-07-26 세이코 인스트루 가부시키가이샤 Voltage regulator
WO2013153894A1 (en) * 2012-04-09 2013-10-17 三菱電機株式会社 Cascode amplifier and amplifier circuit
KR20150087111A (en) 2014-01-21 2015-07-29 세이코 인스트루 가부시키가이샤 Amplifier circuit
JP2019102903A (en) * 2017-11-30 2019-06-24 日立オートモティブシステムズ株式会社 Sensor output circuit
JPWO2018154647A1 (en) * 2017-02-22 2019-11-07 三菱電機株式会社 High frequency amplifier
US12401334B2 (en) 2020-12-23 2025-08-26 Denso Corporation Semiconductor integrated circuit

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007259409A (en) * 2006-02-27 2007-10-04 Mitsubishi Electric Corp Variable gain amplifier
JP2008103889A (en) * 2006-10-18 2008-05-01 Niigata Seimitsu Kk Low noise amplifier
JP2009246529A (en) * 2008-03-28 2009-10-22 Fujitsu Ltd Conversion circuit for converting differential signal into single-phase signal
JP2010067031A (en) * 2008-09-11 2010-03-25 Mitsumi Electric Co Ltd Reference voltage generation circuit and power supply clamp circuit
JP2010098517A (en) * 2008-10-16 2010-04-30 Sanyo Electric Co Ltd Semiconductor integrated circuit
US8928414B2 (en) 2010-04-19 2015-01-06 Alcatel Lucent Power amplifier with low noise figure and voltage variable gain
JP2013526169A (en) * 2010-04-19 2013-06-20 アルカテル−ルーセント Power amplifier with low noise figure and voltage variable gain
KR20130084991A (en) 2012-01-18 2013-07-26 세이코 인스트루 가부시키가이샤 Voltage regulator
JP2013149031A (en) * 2012-01-18 2013-08-01 Seiko Instruments Inc Voltage regulator
US8766610B2 (en) 2012-01-18 2014-07-01 Seiko Instruments Inc. Multi-stage voltage regulator
WO2013153894A1 (en) * 2012-04-09 2013-10-17 三菱電機株式会社 Cascode amplifier and amplifier circuit
KR20150087111A (en) 2014-01-21 2015-07-29 세이코 인스트루 가부시키가이샤 Amplifier circuit
JP2015159530A (en) * 2014-01-21 2015-09-03 セイコーインスツル株式会社 amplifier circuit
US9543905B2 (en) 2014-01-21 2017-01-10 Sii Semiconductor Corporation Amplifier circuit
KR102304514B1 (en) * 2014-01-21 2021-09-23 에이블릭 가부시키가이샤 Amplifier circuit
JPWO2018154647A1 (en) * 2017-02-22 2019-11-07 三菱電機株式会社 High frequency amplifier
JP2019102903A (en) * 2017-11-30 2019-06-24 日立オートモティブシステムズ株式会社 Sensor output circuit
US12401334B2 (en) 2020-12-23 2025-08-26 Denso Corporation Semiconductor integrated circuit

Similar Documents

Publication Publication Date Title
JP5879547B2 (en) Low noise amplifier with through mode
Chowdhury et al. A fully-integrated efficient CMOS inverse class-D power amplifier for digital polar transmitters
JP4991785B2 (en) Semiconductor integrated circuit device
CN101764580A (en) Systems and methods for an adaptive bias circuit for a differential power amplifier
US7667541B2 (en) Amplifier circuit and wireless communication device
US8279004B2 (en) System for driver amplifier
JP2005311689A (en) High pressure resistant scode amplifier
Leung et al. Digital-if WCDMA handset transmitter IC in 0.25-/spl mu/m SiGe BiCMOS
JP2009165100A (en) High-frequency amplifier, high-frequency module and mobile wireless apparatus using the same
JP2008277882A5 (en)
JP5239451B2 (en) Differential single phase converter circuit
TWI473419B (en) Frequency doubler
CN101425780B (en) Low Noise Broadband Amplifier Circuit
Vathulya et al. Class 1 bluetooth power amplifier with 24 dBm output power and 48% PAE at 2.4 GHz in 0.25 µm CMOS
CN102354241A (en) Voltage/current conversion circuit
Lollio et al. A class-G headphone amplifier in 65 nm CMOS technology
Santos et al. 2.4 GHz CMOS digitally programmable power amplifier for power back-off operation
US20170111011A1 (en) Balanced up-conversion mixer
JP2009207030A (en) Power amplification circuit and wireless communication circuit
Murad et al. High efficiency CMOS Class E power amplifier using 0.13 µm technology
Oh et al. Dual-mode supply modulator IC with an adaptive quiescent current controller for its linear amplifier in LTE mobile power amplifier
CN100550606C (en) Circuit arrangement with different input/output common mode voltages
US7508264B1 (en) DC-couples RF multi-stage amplifier
JP2005057629A (en) Mixer circuit
WO2003079538A1 (en) Frequency converter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060912

A131 Notification of reasons for refusal

Effective date: 20090120

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090526