[go: up one dir, main page]

JP2010004069A - 非常に短いゲート形状を有するトランジスタとメモリセルの製造方法 - Google Patents

非常に短いゲート形状を有するトランジスタとメモリセルの製造方法 Download PDF

Info

Publication number
JP2010004069A
JP2010004069A JP2009219701A JP2009219701A JP2010004069A JP 2010004069 A JP2010004069 A JP 2010004069A JP 2009219701 A JP2009219701 A JP 2009219701A JP 2009219701 A JP2009219701 A JP 2009219701A JP 2010004069 A JP2010004069 A JP 2010004069A
Authority
JP
Japan
Prior art keywords
ion implantation
source
ddd
region
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009219701A
Other languages
English (en)
Inventor
Peter Rabkin
ラブキン ピーター
Hsingya Arthur Wang
アーサー ワン シィンヤ
Kai-Cheng Chou
シュー カイ−チョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2010004069A publication Critical patent/JP2010004069A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10P10/00—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/49—Simultaneous manufacture of periphery and memory cells comprising different types of peripheral transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H10D30/6891—Floating-gate IGFETs characterised by the shapes, relative sizes or dispositions of the floating gate electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/013—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0147—Manufacturing their gate sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】強力なプログラム／消去効率及び読み出し速度を示し低い動作電圧を許容する非常に小さいゲート形状及び全体サイズを有した高性能のトランジスタ及びメモリセルを製造して、チャネル長さを劇的にスケーリングできる半導体素子及びその製造方法を提供する。
【解決手段】本発明は、半導体トランジスタを形成する方法において、半導体基板領域上に該半導体基板領域から絶縁されるゲート電極を形成する工程と、前記ゲート電極の側壁(side-walls)に沿ってオフセットスペーサを形成する工程と、前記ゲート電極と各々のソース及びドレイン領域との間のオーバーラップの広さが前記オフセットスペーサの厚さに依存するように、前記オフセットスペーサを形成した後に、前記基板領域内にソース領域及びドレイン領域を形成する工程とを含む。
【選択図】 図１Ｆ

Description

本発明は、半導体素子製造分野に関し、特に、非常に短いゲート形状を有するトランジスタとメモリセル及びその製造方法に関する。
技術体系におけるスケーリング(scaling)は、半導体産業の急速な発展の主な駆動力となっている。スケーリング努力の一部として、より小さくより高い性能のトランジスタを製造するための技術は持続的に発展している。例えば、トランジスタの現在の性能を増加させ全体トランジスタのサイズをより小さくするために、トランジスタのチャネル長さを縮小することが好ましい。しかし、チャネル長さを縮小(scaling down)する時には、接合ブレークダウン(junction breakdown)及びトランジスタパンチスルー(punch through)のような障害がまず克服されるべきである。接合ブレークダウンは、逆バイアスされた接合を横切る電界が電子なだれ効果イオン化生成を開始するほど十分に高くなる時に発生し、その結果急激な電流の増加を招く。MOS技術におけるこの接合ブレークダウン電圧は、チャネルドーピング濃度を減少させるか、及び/またはLDD(lightly doped drain)とDDD(double doped drain)接合を利用することによって改善することができる。
トランジスタパンチスルーは、ドレイン空乏領域がソース領域の空乏領域に全部拡張されて、ソース及びドレイン領域が電気的にショートされる時のドレイン電圧と定義される。これにより、トランジスタは好ましくない高い量の電流を引き起こし、その結果非常に高い漏れ電流またはトランジスタの破壊を招き得る。より短いチャネル長さを作るほど、ドレイン-ソースパンチスルーが発生する時のドレイン電圧が低くなる。これは集積回路の動作電圧を非常に制限し得る。パンチスルー効果を改善するために、チャネルドーピング濃度を増加させることができるが、これはその後により低い接合ブレークダウン電圧を引き起こし得る。
スケーリング可能なゲート形状またはゲートライン幅に対する大きさに影響を与える要因の一つは、工程が許容できるソース/ドレイン(S/D)領域とのゲートオーバーラップの広さである。明らかに、オーバーラップが小さいほど、より小さいゲート形状を作ることができる。小さいオーバーラップを作ることは、S/Dイオン注入活性化及びアニーリングの間にソース及びドレイン領域の固有の側面拡散により難しい作業となる。
MOSトランジスタスケーリングのこのような限界は、不揮発性メモリセルのスケーリングにおいてより著しい。これは浮遊ゲートトンネルオキサイド(floating gate tunnel oxide)及びインターポリ絶縁層(interpoly dielectric layer)(例えば、ONO(oxide-nitride-oxide)マルチ層)がこれらの絶縁物質の品質の考慮及びセル電荷保存性の制約により容易にスケーリングできないことのような不揮発性メモリセルのこのような特徴のためである。
一例として、スタックゲートフラッシュメモリセルに対する簡略な従来の工程順序は、基板上にトンネルオキサイドを形成する工程と、前記トンネルオキサイド上に浮遊ゲート(ポリ１)を形成する工程と、インターポリONO誘電複合層を形成する工程と、及び前記ONO誘電体上に制御ゲート(ポリ２及びタングステンシリサイド)を形成する工程とを含む。現代の技術における制御ゲートは、時折周辺(CMOS)トランジスタのゲートと同時に生成され、マスクとしてポリ２を利用し、ポリ１のセル自己整列エッチング(SAE:self-aligned etch)が後に続く。ポリシリコンスタックの形成後に、再酸化熱サイクル(re-oxidation thermal cycle)が行なわれる。後続の工程で、周辺HV(high voltage)NMOS及びPMOSトランジスタに対してDDDイオン注入工程が行なわれ、酸化及びアニーリングサイクルが後に続く。
次に、セルS/Dイオン注入(対称形S/Dセルの場合に)が行なわれ、周辺トランジスタゲートセル及びポリシリコンスタックの側壁に沿ってオキサイドスペーサを形成する工程が後に続く。ソース及びドレイン領域の特性及び物理的特徴は、それを介してS/Dイオン注入が行なわれるスクリーンオキサイド(すなわち、ソース及びドレイン領域が形成された基板表面領域を覆うように、以前に蒸着されたオキサイド)の厚さ、イオン注入ドーズ量(dose)及びエネルギー、及び熱活性化によって決定される。S/Dイオン注入ドーズ量は、低いソース及びドレイン領域レジスタンスを保障できるほど十分に高いべきであり、イオン注入エネルギーは、スクリーンオキサイド厚さ及び接合垂直深さの要件に応じて最適化されるべきである。S/D活性化/アニーリングの熱予算による上記のパラメーターは、ポリスタックとS/D領域との間のオーバーラップの広さ及びこれによる最小有効チャネル長さを決定する。
前述したように、トンネルオキサイド及びONO誘電層厚さのスケーリングは、実質的に制限される。トンネルオキサイド及びONO誘電層のスケーリングなしにゲート長さを縮小することは、セルの適合した機能を保障するほど十分に深いS/D接合(例えば、０.０７-０.１μmの接合深さ、０.１５-０.２０μmのゲート長さ)構造を必要とする。充分な接合深さは、ソース/ドレインレジスタンスを低くし、ゲートとの好ましいオーバーラップを達成するために必要とである。ゲートオーバーラップは、適合したプログラミング、読み出し効率、及び信頼性の考慮を満足しがらも、特に、非常に短いゲート形状に対して充分な有効チャネル長さを提供できるほど十分に小さいべきである。このように、水平接合深さとこれによるポリシリコンスタックとS/D領域との間のオーバーラップは、S/Dイオン注入及び熱活性化要件により予め決定されて制限される。
０.２μmである、なお０.１５μmであリ得るゲート長さに対して、有効チャネル長さ(ゲート長さからゲートとS/D領域との間のオーバーラップを引いたものと同じ)は、チャネルドーピングが最適化されれば、セルの適合した機能(すなわち、パンチスルーなしに十分に高い接合ブレークダウン電圧BVdssを有した)に満足できない。しかし、約０.１２μm及びその未満であるゲート長さに対しては、有効チャネル長さがあまりに短くなるか、実際的になくなり得ることになる。
０.１μm以下のメモリセルゲート長さを有した高度に進歩したフラッシュ技術もチャネル熱電子注入による充分なプログラミング速度を保障するために、３-５Vのドレイン電圧を必要とする。しかし、このような小さいゲート形状及び電圧要件に対して、前述した不利な短チャネル効果は、ソース/ドレインイオン注入条件及びチャネルドーピングを最適化することのみでは適切に解決できない。
そこで、本発明は、上記従来の技術の問題点に鑑みてなされたものであって、強力なプログラム/消去効率及び読み出し速度を示し低い動作電圧を許容する非常に小さいゲート形状及び全体サイズを有した高性能のトランジスタ及びメモリセルを製造して、チャネル長さを劇的にスケーリングできるメモリセル及びトランジスタの製造のための半導体素子製造方法、及びその結果により生成された構造にオフセットスペーサを備える半導体素子を提供することを目的とする。
前記目的を達成するために、本発明に係る半導体トランジスタを形成する方法は、半導体基板領域上に該半導体基板領域から絶縁されるゲート電極を形成する工程と、前記ゲート電極の側壁(side-walls)に沿ってオフセットスペーサを形成する工程と、前記ゲート電極と各々のソース及びドレイン領域との間のオーバーラップの広さが前記オフセットスペーサの厚さに依存するように、前記オフセットスペーサを形成した後に、前記基板領域内にソース領域及びドレイン領域を形成する工程とを含む。
また、前記目的を達成するために、本発明に係る半導体トランジスタを形成する方法は、前記ゲート電極形成ステップは、第１及び第２トランジスタの各々に対してゲート電極を形成する工程を含んで、前記オフセットスペーサ形成工程は、前記第１及び第２トランジスタのゲート電極の側壁に沿ってオフセットスペーサを形成する工程を含んで、前記ソース及びドレイン領域形成工程は、前記第１トランジスタに対してDDDソース及びDDDドレイン領域を形成するために、DDDイオン注入を行なう工程をさらに含む。
また、前記目的を達成するために、本発明に係る半導体トランジスタを形成する方法は、前記第２トランジスタに対してLDDソース及びLDD領域を形成するために、LDDイオン注入を行なう工程と、前記DDD及びLDDイオン注入後に、前記第１及び第２トランジスタのオフセットスペーサに隣接してメインスペーサを形成する工程と、前記メインスペーサを形成した後に、前記各々のDDDドレイン及びDDDソース領域、そして各々のLDDドレイン及びLDDソース領域内に前記DDD及びLDD領域のような導電形を有し、相対的に高いドーピング領域を形成するために、ソース/ドレイン(S/D)イオン注入を行なう工程とをさらに含む。
また、前記目的を達成するために、本発明に係る半導体トランジスタを形成する方法は、前記第１トランジスタのゲート電極と前記各々のDDDソース及びDDDドレイン領域との間のオーバーラップの広さ、及び前記第２トランジスタのゲート電極と前記各々のLDDソース及びLDDドレイン領域間のオーバーラップの広さは、前記オフセットスペーサの厚さが厚くなるほど小さくなり、前記各々のDDDソース及びDDDドレイン領域の水平方向外側エッジと前記各々のDDDソース及びDDDドレイン領域内の高ドーピング領域の水平方向外側エッジ間の距離は、前記メインスペーサの厚さが厚くなるほど大きくなり、前記各々のLDDソース及びLDDドレイン領域の水平方向外側エッジと前記各々のLDDソース及びLDDドレイン領域内の高ドーピング領域の水平方向外側エッジ間の距離は、前記メインスペーサの厚さが厚くなるほど大きくなる。
また、前記目的を達成するために、本発明に係る半導体トランジスタを形成する方法は、不揮発性メモリセルを形成する方法において、半導体基板領域上に該半導体基板領域から絶縁される第１ポリシリコン層を形成する工程と、前記第１ポリシリコン層上に前記第１ポリシリコン層から絶縁される第２ポリシリコン層を形成する工程と、前記第１及び第２ポリシリコン層の少なくとも一つの側壁に沿ってオフセットスペーサを形成する工程と、前記第１ポリシリコン層とソース及びドレイン領域の中一つの間のオーバーラップの広さが前記オフセットスペーサの厚さによって決定されるように、前記オフセットスペーサを形成した後に、前記基板領域にソース及びドレイン領域の中少なくとも一つを形成する工程とを含む。
また、前記目的を達成するために、本発明に係る半導体トランジスタを形成する方法は、前記第１及び第２ポリシリコン層は、ポリシリコンスタックを形成し、オフセットスペーサは、前記ポリシリコンスタックの側壁に沿って形成され、ソース及びドレイン領域は、前記オフセットスペーサを形成した後に形成されて、前記ポリシリコンスタックと前記ソース及びドレイン領域間の大きさは、前記オフセットスペーサの厚さが厚くなるほど小さくなる。
また、前記目的を達成するために、本発明に係る半導体トランジスタを形成する方法は、不揮発性メモリセル及びトランジスタを形成する方法において、半導体基板領域上に該半導体基板領域から絶縁される第１ポリシリコン層、及び前記第１ポリシリコン層上に前記第１ポリシリコン層から絶縁される第２ポリシリコン層を積層してメモリセルのポリシリコンスタックを形成する工程と、半導体領域上に前記半導体領域から絶縁される第１及び第２トランジスタの各々に対してゲート電極を形成する工程と、前記第１及び第２トランジスタのゲート電極及び前記ポリシリコンスタックに沿ってオフセットスペーサを形成する工程と、前記ポリシリコンスタックと前記セルソース及びドレイン領域間のオーバーラップの広さ、及び前記第１及び第２トランジスタのゲート電極とそれに対応するソース及びドレイン領域間のオーバーラップの広さが前記オフセットスペーサの厚さにより決定されるように、前記オフセットスペーサを形成した後に、前記各メモリセル及び第１及び第２トランジスタに対してソース及びドレイン領域を形成する工程とを含む。
また、前記目的を達成するために、本発明に係る半導体トランジスタを形成する方法は、前記第１トランジスタに対してDDDソース及びDDDドレイン領域を形成するために、DDDイオン注入を行なう工程と、前記第２トランジスタに対してLDDソース及びLDDドレイン領域を形成するために、LDDイオン注入を行なう工程とをさらに含む。
また、前記目的を達成するために、本発明に係る半導体トランジスタを形成する方法は、前記セルソース及びドレイン領域を形成するために、セルソース/ドレイン(S/D)イオン注入を行なう工程と、前記セルS/Dイオン注入、前記LDDイオン注入及び前記DDDイオン注入後に、前記DDD及びLDD領域内に高ドーピング領域を形成するために、トランジスタS/Dイオン注入を形成する工程とをさらに含む。
また、前記目的を達成するために、本発明に係る半導体トランジスタを形成する方法は、前記セルS/Dイオン注入、前記LDDイオン注入及び前記DDDイオン注入の後に、前記トランジスタS/Dイオン注入前に、少なくとも第１及び第２トランジスタの前記オフセットスペーサに隣接してメインスペーサを形成する工程をさらに含んで、ここで、前記DDD及びLDD領域内の前記高ドーピング領域は、前記DDD及びLDD領域と同じ導電形からなり、前記DDD及びLDD領域より大きいドーピング濃度を有する。
また、前記目的を達成するために、本発明に係る半導体トランジスタ構造は、前記半導体基板領域から絶縁され、その上に形成された第１ゲート電極と、前記第１ゲート電極の側壁に沿って形成されたオフセットスペーサと、前記第１ゲート電極と前記各々のソース及びドレイン領域間のオーバーラップの広さが、前記オフセットスペーサの厚さに依存するように、前記基板領域に形成されたソース領域及びドレイン領域を含む第１トランジスタを含む。
また、前記目的を達成するために、本発明に係る半導体トランジスタ構造は、半導体基板領域から絶縁され、その上に形成された第２ゲート電極と、前記第２ゲート電極の側壁に沿って形成されたオフセットスペーサと、ソース及びドレイン領域と、前記第１及び第２トランジスタのオフセットスペーサに隣接したメインスペーサとを含む第２トランジスタを含んで、ここで、前記第１トランジスタの各々のソース及びドレイン領域は、DDD領域内に高ドーピング領域を含んで、前記第２トランジスタの各々のソース及びドレイン領域は、LDD領域内に高ドーピング領域を含んで、前記高ドーピング領域は、前記DDD及びLDD領域と同じ導電形からなり、前記DDD及びLDD領域より大きいドーピング濃度を有する。
また、前記目的を達成するために、本発明に係る半導体トランジスタ構造は、前記第１ゲート電極と前記各々のDDDソース及びDDDドレイン領域間のオーバーラップの広さ、及び前記第２ゲート電極と前記各々のLDDソース及びLDDドレイン領域間のオーバーラップの広さは、前記オフセットスペーサの厚さが厚くなるほど小さくなる。
また、前記目的を達成するために、本発明に係る半導体トランジスタ構造は、前記各々のDDDソース及びDDDドレイン領域の水平方向外側エッジと前記DDDソース及びDDDドレイン領域内の高ドーピング領域の水平方向外側との間の距離は、前記メインスペーサの厚さが厚くなるほど大きくなり、前記各々のLDDソース及びLDDドレイン領域の水平方向外側エッジと前記LDDソース及びLDDドレイン領域内の高ドーピング領域の水平方向外側との間の距離は、前記メインスペーサの厚さが厚くなるほど大きくなる。
また、前記目的を達成するために、本発明に係る半導体トランジスタ構造は、不揮発性メモリセルにおいて、半導体基板領域から絶縁され、その上に形成された第１ポリシリコン層と、前記第１ポリシリコンから絶縁され、その上に形成された第２ポリシリコン層と、前記第１及び第２ポリシリコン層の少なくとも一つの側壁に沿って形成されたオフセットスペーサと、前記基板領域内に形成され、少なくともその中いずれか一つと前記第１ポリシリコン層間のオーバーラップの広さが前記オフセットスペーサの厚さに依存するソース及びドレイン領域を含む。
また、前記目的を達成するために、本発明に係る半導体トランジスタ構造は、前記第１及び第２ポリシリコン層は、ポリシリコンスタックを形成し、前記メモリセルは、前記ポリシリコンスタックの側壁に沿って形成されたオフセットスペーサをさらに含んで、前記ポリシリコンスタックと前記各々のソース及びドレイン領域間のオーバーラップの広さは、前記オフセットスペーサの厚さが厚くなるほど小さくなる。
本発明の一実施例に係る各プロセシング工程におけるMOSトランジスタの断面図である。 本発明の一実施例に係る各プロセシング工程におけるMOSトランジスタの断面図である。 本発明の一実施例に係る各プロセシング工程におけるMOSトランジスタの断面図である。 本発明の一実施例に係る各プロセシング工程におけるMOSトランジスタの断面図である。 本発明の一実施例に係る各プロセシング工程におけるMOSトランジスタの断面図である。 本発明の一実施例に係る各プロセシング工程におけるMOSトランジスタの断面図である。 本発明の一実施例に係る各プロセシング工程におけるMOSトランジスタの断面図である。 本発明の一実施に係る各プロセシング工程におけるチャネル消去不揮発性メモリセルの断面図である。 本発明の一実施に係る各プロセシング工程におけるチャネル消去不揮発性メモリセルの断面図である。 本発明の一実施に係る各プロセシング工程におけるチャネル消去不揮発性メモリセルの断面図である。 本発明の一実施に係る各プロセシング工程におけるチャネル消去不揮発性メモリセルの断面図である。 本発明の一実施例に係る各プロセシング工程におけるメモリセル、低電圧周辺LDDトランジスタ及び高電圧周辺DDDトランジスタの断面図である。 本発明の一実施例に係る各プロセシング工程におけるメモリセル、低電圧周辺LDDトランジスタ及び高電圧周辺DDDトランジスタの断面図である。 本発明の一実施例に係る各プロセシング工程におけるメモリセル、低電圧周辺LDDトランジスタ及び高電圧周辺DDDトランジスタの断面図である。 本発明の一実施例に係る各プロセシング工程におけるメモリセル、低電圧周辺LDDトランジスタ及び高電圧周辺DDDトランジスタの断面図である。 本発明の他の実施例に係る各プロセシング工程におけるソース側消去不揮発性メモリセルの断面図である。 本発明の他の実施例に係る各プロセシング工程におけるソース側消去不揮発性メモリセルの断面図である。 本発明のまた別の実施例に係る各工程におけるソース側消去不揮発性メモリセルの断面図である。 本発明のまた別の実施例に係る各工程におけるソース側消去不揮発性メモリセルの断面図である。 本発明の他の実施例に係るプロセシング工程における不揮発性メモリの断面図である。 本発明の他の実施例に係るプロセシング工程におけるスプリットゲート不揮発性メモリセルの断面図である。
以下、実施例を示し、本発明の特徴とするところをさらに明確にする。
本発明によれば、改善されたパンチスルー及び接合ブレークダウン特性を有し、例として０.１２μmである非常に短いゲート長さを有したMOSトランジスタ及び不揮発性メモリセル、及びその製造方法が提供される。オフセットスペーサという新しい構成要素が、この製造工程及びその結果として生成される構造に導入される。オフセットスペーサは、工程及び装置の最適化及び有効チャネル長さを制御するための付加的な手段として提供される。オフセットスペーサは、ゲートとS/D領域との間のオーバーラップの広さを減少させるために、MOSトランジスタに用いられることができ、これにより非常に小さい形態のゲートに対しても有効チャネル長さが十分に増加する。また、オフセットスペーサは、同じチャネル長さに対してより深いS/D接合を形成できるようにし、これによりゲートオーバーラップを正確に制御しながらソース/ドレインレジスタンスを減少させることができる。オフセットスペーサは、浮遊ゲートまたはセレクトゲートとS/D領域との間のオーバーラップの広さを減少させより深い接合を形成するために、メモリセルにおいて同様に用いることができる。
したがって、非常に短いチャネル長さ装置に関連したパンチスルーを除去しつつ、高いプログラム/消去効率及び読み出し速度を示し、低い動作電圧の使用を可能にする、非常に小さい大きさのゲート形状を有したMOSトランジスタ及び不揮発性メモリセルが提供される。本発明の他の特徴及び長所は次の詳細な説明により明らかになる。
図１Ａないし図１Ｆは、本発明の一実施例に係る各プロセシング工程のMOSトランジスタの断面図を示す。図１Ａは、通常のプロセシング工程によって基板領域１００から絶縁され、その上に形成されたポリシリコンゲート１３０を示す。次に、オフセットオキサイドスペーサ層１１０が、図１Ｂに示すように、通常のCVD(chemical vapor deposition)技術を利用してその構造上に蒸着される。そうしてから、図１Ｃに示すように、ゲート１３０の側壁に沿ってオフセットオキサイドスペーサ１１０a、１１０bを形成するために、通常のREI(reactive ion etching)を利用してオキサイド層１１０がエッチングされる。
図１Ｄでは、接合領域１２０a、１４０aを形成するために、イオン注入工程が行われる。一実施例で、イオン注入１５０は、通常のソース/ドレイン(S/D)イオン注入である。通常の工程で、S/Dイオン注入１５０は、オキサイドスペーサを形成する前に行われる。しかし、オフセットスペーサ１１０a、１１０bを形成した後に、S/Dイオン注入１５０を行なうことによって、ソース/ドレイン-ゲートのオーバーラップが縮小され、これによって、同じゲート形状に対して有効チャネル長さが増加することになる。オフセットスペーサの厚さは、装置要件及び好ましい水平のドレイン/ソースとゲート間オーバーラップによって最適化できる。イオン注入１５０にN形不純物を使用することによって、NMOSトランジスタが形成され、イオン注入１５０にP形不純物を使用することによって、PMOSトランジスタが形成される。N形イオン注入の間にPMOS領域を、そしてP形イオン注入の間にNMOS領域を保護するために、通常のマスキング工程が行われる。
他の実施例で、イオン注入１５０は、高電圧トランジスタのためのDDD(double doped drain)ソース及びドレイン接合を形成するために、DDDイオン注入であり得る。本実施例では、図１Ｅに示すように、メインスペーサオキサイド層が蒸着及びエッチングされてメインスペーサ１１５a、１１５bを形成する。そうしてから、S/Dイオン注入１６０が行なわれて、図１Ｆに示すように、領域１２０b、１４０bを形成する。この実施例で、N-不純物がイオン注入１５０に用いられ、N+不純物がイオン注入１６０に用いられ、高電圧NMOSトランジスタを形成する。適合したマスキング工程を具現して、P-不純物をイオン注入１５０に使用し、P+不純物をイオン注入１６０に使用することによって、高電圧PMOSトランジスタが形成される。
また別の実施例では、図１Ｇに示すように、LDDソース１２０c及びLDDドレイン１４０c領域を形成するために、イオン注入１５０(図１Ｄ)は、LDD(lightly doped drain)イオン注入であり得る。
他の実施例では、オフセットスペーサが形成された後、HV(high voltage)トランジスタに対してDDD接合が形成され、LV(low voltage)トランジスタに対してLDD接合を形成する工程が後に続く。そうしてから、メインオキサイドスペーサが形成されS/Dイオン注入が後に続く。メインオキサイドスペーサを形成する工程は選択的であり、装置要件に応じてLV及び/またはHV MOSトランジスタに適用されないことがあり得る。しかし、オフセットスペーサとメインスペーサは、実際的に結合することができる。オフセットスペーサは、ソース/ドレインパンチスルーを改善するために、同じゲート長さに対してより長い有効チャネル長さを得ることに用いられることができ、メインスペーサは、各々のLDD及びDDD領域の外部エッジとS/Dイオン注入により形成されたそれらの各内部領域の外部エッジ間により広い間隔を提供することによって、接合ブレークダウンを改善することに用いられることができる。例えば、図１Ｆにおいて、オフセットスペーサ１１０a、１１０bが薄く形成されれば、メインオキサイドスペーサは、各接合領域１２０b、１４０bの外部エッジが対応する接合領域１２０a、１４０aのエッジからより遠く離れるようにして、接合ブレークダウンを改善することができる。
前記説明の観点から、この技術分野の通常の知識を有する者によりその他の工程順序の変更が可能である。例えば、第１番目の変形例において、オフセットスペーサがDDDイオン注入前に形成され、メインスペーサはDDDイオン注入と後続のLDDイオン注入間に形成され、S/Dイオン注入は、LDDイオン注入後に形成される。図１Ｆ及び図１Ｇを参照すれば、生成されたDDD及びLDDトランジスタ構造において、ゲート１３０と各々のDDDソース１２０a及びDDDドレイン１４０a領域間のオーバーラップの広さは、オフセットスペーサ１１０a、１１０bの厚さによって変わり、ゲート１３０と各々のLDDソース１２０c及びLDDドレイン１４０c領域間のオーバーラップの広さは、オフセット１１０とメイン１１５スペーサの厚さの和、またはLDDトランジスタに対してメインスペーサが形成されない場合には、単にオフセットスペーサの厚さによって変わる。また、各々のDDDソース１２０a及びDDDドレイン１４０a領域の外部エッジとそれに対応する内部領域１２０b、１４０bの水平方向外側エッジ間の距離は、メインスペーサの厚さが厚くなるほど大きくなる。
第２番目の例示的な変形例において、オフセットスペーサは、DDD及びLDDイオン注入工程前に形成され、メインスペーサは、DDD及びLDDイオン注入工程後、後続のS/Dイオン注入工程前に形成される。図１Ｆ及び図１Ｇを参照すれば、生成されたDDD及びLDDトランジスタ構造において、ゲート１３０と各々のDDDソース１２０a及びDDDドレイン１４０a領域間のオーバーラップの広さ、及びゲート１３０と各々のLDDソース１２０c及びLDDドレイン１４０c領域間のオーバーラップの広さは、オフセットスペーサ１１０a、１１０bの厚さが厚くなるほど小さくなる。また、各々のDDDソース１２０a及びDDDドレイン１４０a領域の外部エッジとそれに対応する内部領域１２０b、１４０bの水平方向外側エッジ間の距離は、メインスペーサ１１５a、１１５bの厚さが厚くなるほど大きくなり、各々のLDDソース１２０c及びLDDドレイン１４０cの外部領域とそれに対応する領域１２０b、１４０bの水平方向外側エッジ間の距離は、メインスペーサの厚さが厚くなるほど大きくなる。
第３番目の例示的な変形例において、オフセットスペーサは、DDDイオン注入及び後続のLDDイオン注入前に形成され、メインスペーサは、LDDイオン注入と後続のS/Dイオン注入の間に形成される。図１Ｆ及び図１Ｇを参照すれば、生成されたDDD及びLDDトランジスタ構造において、ゲート１３０と各々のLDDソース１２０c及びLDDドレイン１４０c領域間のオーバーラップの広さは、オフセットスペーサ１１０a、１１０bの厚さが厚くなるほど小さくなり、各々のDDDソース１２０a及びDDDドレイン１４０a領域の外部エッジとそれに対応する内部領域１２０b、１４０bの水平方向外側エッジ間の距離は、オフセット１１０とメイン１１５スペーサの厚さの和、またはDDDトランジスタに対してメインスペーサが形成されない場合には、単にオフセットスペーサの厚さが厚くなるほど大きくなる。また、各々のLDDソース１２０c及びLDDドレイン１４０cの外部領域とそれに対応する領域１２０b、１４０bの水平方向外側エッジ間の距離は、メインスペーサの厚さが厚くなるほど大きくなる。
この技術分野において周知のように、上記の各実施例で通常のアニーリング及び酸化サイクルが行われる。各々のソース１２０及びドレイン１４０領域は、その大きさがオフセットスペーサ１１０a、１１０bの厚さによって変わるゲート１３０とのオーバーラップを有する。より薄いオフセットオキサイド層１１０(図１Ｂ)が蒸着されれば、より大きいオーバーラップが得られ、より厚いオフセットオキサイド層は、より小さいオーバーラップを生成する。多くの本工程技術に対して、オフセットオキサイド層の厚さの範囲は、装置チャネル長さ及びそれの全体的な最適条件に応じて１００-５００Åになり得る。オフセットスペーサ厚さは、技術体系におけるスケーリングが次世代工程に移動することによって、２０-５０Åに縮小できる。
不揮発性メモリセルに対する工程段階を説明するために、対称形ソース及びドレイン領域を有する進歩したチャネル消去方法を利用するフラッシュ技術が用いられる。ソース側の消去(ネガティブゲート消去を含む)方法に対照的に、チャネル消去方法は、比較的深いDDDソース接合を必要とせず、これによりセルのより良いスケーリングが可能となる。また、ソースとドレイン領域は、対称的であり得るし、但し、一つのS/Dイオン注入により形成することができる。しかし、本発明は、チャネル消去を利用するメモリセル構造に制限されないし、ソース側消去を利用するセル構造を含む他の不揮発性メモリセルにおいても有用に適用されることができる。
図２Ａないし図２Ｄは、本発明の一実施例に係る各プロセシング工程における不揮発性メモリセルの断面図を示している。図２Ａは、通常の技術によって形成されたポリシリコンスタックを示す。トンネルオキサイド層２９０がシリコン基板２００上に置かれ、浮遊ゲート２３５がトンネルオキサイド２９０上に置かれ、複合ONO誘電層２４５が浮遊ゲート２３５上に置かれ、制御ゲート２６５がONO誘電層２４５上に置かれる。
図２Ｂに示すように、ポリシリコンスタック側壁に沿ってオフセットオキサイドスペーサ２１０a、２１０bを形成するために、オフセットオキサイド蒸着及びエッチングが行われる。一実施例では、構造上にオフセットオキサイド層を蒸着するために、通常のCVD技術が用いられ、その後オフセットオキサイド層をエッチングするために、通常のREI技術が用いられる。オフセットオキサイド層の厚さは、ゲート長さ及び要求されたチャネル長さと工程スペックに応じて選択される。オフセットスペーサの厚さは、例えば、２０-５００Å範囲であり得る。図２Ａないし図２Ｄに示した例に対して、ゲート長さは、０.１μmであって、オフセットスペーサ厚さは、約２５０Åである。最新工程は、８-１０%フィルム厚さの変化によって２０-３０Å程度に薄いスペーサ厚さを提供することができる。
図２Ｃに示すように、通常の技術によってソース２２０及びドレイン２４０領域を形成するために、S/Dイオン注入２６０が次に行われる。N形セルを形成するために、N+不純物が用いられることができ、P形セルを形成するために、P+不純物が用いられることができる。次に、図２Ｄに示すように、メインオキサイドスペーサ層が蒸着及びエッチングされて、オフセットスペーサ２１０a、２１０bの上にメインオキサイドスペーサ２１５a、２１５bを形成する。そうしてから、イオン注入されたS/D領域２２０、２４０に熱活性化サイクルが行われる。メインオキサイドスペーサ２１５a、２１５bは、必ずしも必要なものではなく、LV LDD及びHV DDD周辺トランジスタにおいてメインオキサイドスペーサの形成の間にアレイ領域を保護するために、必要とし得るマスキング層を除去するためにセルに含まれる。これはCMOS工程とフラッシュセル工程の統合が説明される以下で詳細に述べる。
オフセットスペーサ２１０a、２１０bの存在は、浮遊ゲートとソース/ドレイン接合間のオーバーラップをほぼオフセットスペーサ大きさほど減少させる。約２５０Åのオキサイドスペーサ厚さ及び０.１μmであるゲート長さを有した図２の例では、約０.０６μmの有効チャネル長さが得られる。シミュレーション結果、４.４-４.５VのBVdssを有し、適合した最適条件のチャネルドーピングプロファイル(例えば、４.５x１０13ないし５.５x１０13/cm2範囲のホウ素Vtイオン注入、２０-２５keVで３x１０15ないし４x１０15範囲のS/Dイオン注入、８０-９０Å範囲のトンネルオキサイド、及び１１０-１４０Å範囲のONO厚さ)を有するセルは、パンチスルーを示さない。このレベルのBVdssは、３.５-４.０Vであるドレインプログラミング電圧を許容し、これは高いプログラミング効率を保障する。
また、オフセットスペーサは、ソース/ドレインとゲート間オーバーラップ、及びこれによりチャネル長さを調節するために、S/Dイオン注入及び熱活性化条件が個別的に最適化できる。これは、要求された接合垂直深さ及び好ましいソース/ドレインレジスタンスを得ることに付加的な柔軟性を提供する。
他の実施例において、オフセットオキサイド層を蒸着した後に、スペーサオフセットオキサイドエッチング工程が遅延されるか、または完全に除外されて、蒸着されたオフセットオキサイド層を介して後続のS/Dイオン注入が行われる。この実施例で、適切な接合特性を得るために、S/Dイオン注入エネルギー及びドーズ量は、以前のプロセシング工程で現れたオフセットスペーサとスクリーン(残余)オキサイドとの厚さの和に応じて適切に調節する必要がある。
また、オフセットスペーサは、他のタイプの不揮発性メモリセルを製造することに有用に用いることができる。例えば、ソースとドレイン接合が非対称であるソース側消去、またはネガティブゲート消去の場合に、オフセットスペーサは、ソース側で共通的に現れる接合ブレークダウン及びバンドからバンドまでのトンネリング問題を改善するために用いられることができる。バンドからバンドまでのトンネリングは、セル耐久性及び電荷保全性に悪影響を与え得る。このようなセルにおいて、ソース領域は、通常DDD接合であり、ドレイン領域は、通常の特性を有する。ソース領域がDDD接合である故に、その接合は、比較的大きいサイド拡散を有する深さになり得る。ソース接合の大きいサイド拡散は、ソースと浮遊ゲートとの間の比較的大きいオーバーラップを招く。したがって、ゲート長さは、このようなオーバーラップのために、十分に大きく形成されなければならず、これはより大きいセルサイズを招く。
図４Ａ及び図４Ｂに示したソース側消去セル方法の一実施例において、スタックゲートの形成後に、このスタックゲートの側壁に沿ってオフセットスペーサ４１０a、４１０bが形成される。次に、マスキング層４７０を利用して、ソースDDD領域４２０aを形成するために、ソースDDDイオン注入４５０が行われる。そうしてから、通常のS/Dイオン注入４６０が行なわれ、ソース拡散領域４２０b及びドレイン拡散領域４４０を形成するために、熱活性化が後に続く。この方式において、各々のソース領域４２０及びドレイン領域４４０と浮遊ゲートとのオーバーラップは、各オフセットスペーサ４１０a、４１０bの厚さほど減少され、これにより、セルゲート長さ及び全体的なセルサイズが減少できる。
図４のソース側消去セル方法の他の実施例(図示せず)では、DDDイオン注入４５０(図４Ａ)後に、オフセットスペーサ４１０a、４１０b上にメインスペーサが形成され、図４Ｂに示すように、S/Dイオン注入４６０が後に続く。この実施例は、ソース接合ブレークダウンを改善するために、DDD領域４２０aの外部エッジと内部領域４２０bの外部エッジとの間の距離を調節することに用いることができるという付加的な長所を有する。S/Dイオン注入４６０は、二つのイオン注入工程に分離されて、ドレイン領域４４０を形成するのに特別に最適化された第１S/Dイオン注入、及び内部領域４２０bを形成するのに特別に最適化された第２S/Dイオン注入が行われる。これは付加的なマスキング及びプロセシング工程を必要とするが、ソース接合が消去のみでなく他の動作に対しても完全に独立的に最適化されるようにする。
図５Ａ及び図５Ｂに示したソース側消去セル方法の他の実施例において、オフセットスペーサ５１０a、５１０bは、ソースDDDイオン注入５５０後、S/Dイオン注入５６０前に形成される。この順序は、二つのソース領域５２０a、５２０bの外部エッジ間により広い間隔を生成する。そして、より広い間隔は、より低いドーピング変化度と、これによりセル消去動作の間に改善されたソース接合ブレークダウン及びより少ないバンドからバンドまでのトンネリングを引き起こす。この実施例において、ソースDDD領域５２０aは、オフセットスペーサがない場合に形成されるために、ソースとポリシリコンスタック間のオーバーラップは、図４の実施例よりより大きくなり、これにより、より長いチャネル長さを必要とすることになる。S/Dイオン注入は、ドレイン領域５４０に対する第１S/Dイオン注入と内部領域５２０bに対する第２S/Dイオン注入とに分離できる。これは二つのソース領域５２０a、５２０bを形成する時により多くの柔軟性を提供して、ソース及びドレイン領域を個別的に最適化できるようにする。
図６に示したまた別の実施例では、必要に応じて、マスキング層６７０を利用することによって、単に一つのオフセットスペーサ６１０(ドレイン側またはソース側の中一つ)のスタックゲートが形成されることができる。
オフセットスペーサは、また、図７に示すように、セルゲート長さを減らすために、スプリットゲートセル構造において有用に用いることができる。スプリットゲートセル構造の二つの側壁に沿って高さの差が存在しても、同じオフセットスペーサ蒸着及びエッチング工程は、類似の厚さを有するオフセットスペーサ７１０a、７１０bの形成を引き起こす。このように、ソース７２０と制御ゲート７３０との間のオーバーラップの広さは、ドレイン７４０と浮遊ゲート７８０との間のオーバーラップ大きさと類似する。代案的に、必要に応じて、マスクを利用して、図５に示すように、単に一つのオフセットスペーサ(ドレイン側またはソース側の中一つ)のみ形成することができる。
次に、図３Ａないし図３Ｄは、オフセットスペーサが不揮発性メモリセル技術とCMOS工程を統合する工程でどのように有用に用いられるかを説明することに用いられる。図３Ａないし図３Ｄの各々は、アレイセル(左側構造)、周辺DDD HVトランジスタ(真中の構造)、及び周辺LDD LVトランジスタ(右側構造)の断面図を示す。各図における３個の断面図は、アレイセルと周辺トランジスタが与えられた工程段階でどのように影響を受けているかを示すためのものである。
図３Ａは、全て通常のプロセシング技術によって形成された、アレイセルにおけるポリシリコンスタック、及び周辺HV DDD及びLV LDDトランジスタにおけるポリシリコンゲートを示している。オフセットスペーサ３１０は、アレイセルのポリシリコンスタックの側壁、及び周辺DDD及びLDDトランジスタのポリシリコンゲートの側壁に沿って形成される。オフセットスペーサ形成後に、HV DDD周辺トランジスタに対してDDD接合３２０a、３４０aを形成するために、DDDイオン注入３５０が行われる。
次に、図３Ｂに示すように、DDD領域３２０a、３４０aに対して好ましい熱サイクルを行なった後に、LV LDD周辺トランジスタに対してLDD領域３２５a、３２７aを形成するために、LDDイオン注入３５５を行なう。そうしてから、図３Ｃに示すように、セルソース３２８及びドレイン３２９領域を形成するために、アレイセルに対してソース/ドレイン(S/D)イオン注入３１７が行われる。
次に、図３Ｄに示すように、アレイセル及び周辺DDD及びLDDトランジスタの各々に対してオフセットスペーサ３１０上にメインオキサイドスペーサ３１５が形成される。セルにおけるメインスペーサは、必ずしも必要なものではなく、必要に応じてマスキング工程を利用して除去できる。そうしてから、各々のDDD領域３２０a、３４０a内で高ドーピング領域３２０b、３４０bを形成し、各々のLDD領域３２５a、３２７a内に高ドーピング領域３２５b、３２７bを形成するために、周辺DDD及びLDDトランジスタに対してS/Dイオン注入３６０が行われる。そして、全てのドーピングを活性化するために、通常のBPSG(Boron Phosphorous Silicon Glass)熱サイクルが行われる。
図３Ａないし図３Ｄにおいて示された各工程で、イオン注入されない領域を保護するために、マスキング層を用いることができる。例えば、図３Ｂにおいて、マスキング層(図示せず)は、メモリセル領域及び周辺DDDトランジスタ領域をLDDイオン注入３５５から保護するために用いることができる。
図３Ａないし図３Ｄに示した工程段階は、イオン注入工程で用いられる不純物によってメモリセル及び周辺DDD及びLDDトランジスタの中一つのタイプを形成する。DDD、LDD及びS/Dイオン注入においてN形(及び/またはP形)不純物を使用することによって、NMOS(及び/またはPMOS)LDD及びDDDトランジスタ及びN形(及び/またはP形)メモリセルが形成される。一例として、図３Ｂにおいて、マスキング層がセル領域、NMOS DDDトランジスタ領域、PMOS DDDトランジスタ領域及びPMOS LDDトランジスタ領域を保護しつつ、NMOS LDDトランジスタ領域にN-不純物をイオン注入することによって、NMOS LDDトランジスタが形成される。同様に、マスキング層がメモリセル領域、NMOS DDDトランジスタ領域、PMOS DDDトランジスタ領域及びNMOS LDDトランジスタ領域を保護しつつ、PMOS LDDトランジスタ領域にP-不純物をイオン注入することによって、PMOS LDDトランジスタが形成されることができる。
図３Ａないし図３Ｄに示した工程段階の別の実施例では、アレイセル及び周辺低電圧及び高電圧トランジスタに対してS/Dイオン注入を同時に行なう。これはマスキング工程の数を一回減らし、メインスペーサ形成による工程をなくすことができるが、アレイ及び周辺領域に対して個別的なS/Dイオン注入最適化の柔軟性を失う短所を有する。また、メインスペーサの消去は、LDD及びDDD接合がそれに対応するS/D接合に対してより近接するように形成する。これはより低い接合ブレークダウン電圧を引き起こし得る。
図３Ａないし図３Ｄに示した工程段階は、変形でき、工程/装置の目標に応じてその順序が変更できる。本発明の一つの観点では、オフセットスペーサ形成工程がメインスペーサ形成工程に先行し、DDD及びLDDイオン注入工程がS/Dイオン注入工程に先行し、後述するように、少なくとも７個の相異なる工程段階の変形が可能である。
第１変形例では、オフセットスペーサがDDDイオン注入前に形成され、DDDイオン注入と後続のLDDイオン注入との間に、セル、周辺DDD及びLDDトランジスタ(またはDDD及びLDDトランジスタのみに対して)に対してメインスペーサが形成され、セル、DDD及びLDDトランジスタに対するS/Dイオン注入がLDDイオン注入後に行われる(同時にまたは個別的に)。
第２変形例では、オフセットスペーサがDDD及びLDDイオン注入前に形成され、DDD及びLDDイオン注入工程以後、セル及び周辺トランジスタに対するS/Dイオン注入前に、セル、DDD及びLDDトランジスタ(またはLDD及びDDDトランジスタのみに対して)に対してメインスペーサが形成される。S/Dイオン注入は、セルと周辺トランジスタに対して同時にまたは個別的に行なうことができる。
第３変形例は、図３Ａ-３Ｄに示した工程段階に従う。
第４変形例では、オフセットスペーサがDDDイオン注入と後続のLDDイオン注入との間に形成され、セル及び周辺トランジスタに対するLDDイオン注入と後続のS/Dイオン注入との間に、セル、DDD及びLDDトランジスタ(またはLDDトランジスタのみに対して)に対してメインスペーサが形成される。前の変形例と同様に、S/Dイオン注入は、セルと周辺トランジスタに対して同時にまたは個別的に行なうことができる。
第５変形例では、オフセットスペーサは、DDDイオン注入と後続のLDD及びセルS/Dイオン注入との間に形成され、LDD及びセルS/Dイオン注入後、周辺S/Dイオン注入前にセル、DDD及びLDDトランジスタに対して(またはLDDトランジスタのみに対して)メインスペーサが形成される。
第６変形例では、オフセットスペーサは、DDD及びLDDイオン注入工程以後、セルS/Dイオン注入前に行ない、セルS/Dイオン注入以後周辺S/Dイオン注入前に、セル、DDD及びLDDトランジスタに対して(または全部共に除去された)メインスペーサが形成される。
第７変形例において、オフセットスペーサは、DDD及びLDDイオン注入工程以後セル及び周辺トランジスタに対するS/Dイオン注入前に形成され、セル及び周辺DDD及びLDDトランジスタに対するS/Dイオン注入がオフセットスペーサ形成後に同時に行われる。
ここで説明した観点で、該技術分野の通常の知識を有する者により前述したこと以外の工程段階の変形も可能である。例えば、上記の工程変形例において、セル、LDD及びDDDトランジスタに対するオフセットスペーサが同時に形成されることができる。トランジスタに対する細部要件がこれを保障すれば、オフセットスペーサは、各アレイセル、LDDトランジスタ及びDDDトランジスタに対して個別的に形成することができる。しかし、各付加的なオフセットスペーサは、例えば、スペーサオキサイド蒸着、セル領域、DDDまたはLDDトランジスタ領域のみを露出させるためのマスキング工程、及びスペーサエッチングのような、プロセシング及えび潜在的なマスキング工程を必要として、これにより工程コストが増加することになる。
前述した統合工程のCMOS部分は、DDD及びLDDトランジスタを含むが、LDD及びDDDタイプトランジスタの中一つまたは全部を省略するか、または他のタイプのMOSトランジスタを含むために、この工程を変形することは、ここで説明した観点で該技術分野の通常の知識を有するものには容易に理解されるべきである。
同様に、前述した統合工程のセル部分は、対称形スタックゲートセルに対応するが、他のタイプのメモリセルを具現するために、この工程を変形することも、ここで述べた説明の観点で該技術分野の通常の知識を有する者には明らかである。例えば、DDDソース領域を有した非対称形ソース側消去セルの場合に、図３Ａに対応する工程が変形されて、セルのDDDソース領域を形成するために、DDDイオン注入３５０がセルに提供されることができる。代案的に、セル及び周辺DDDトランジスタの個別的な最適化を可能にするために、周辺DDDイオン注入とは別途に、セルDDDイオン注入が付加的なマスキング及びプロセシング工程を利用して工程段階に追加することができる。前述したこと以外の工程変形及び変化は、ソース側消去セルまたは他のタイプのセルの具現が可能となるように同様に修正できる。
前述した工程及び装置構造の実施例及びその変形において、オフセットスペーサは、オキサイドスペーサとして述べたが、本発明はこれに限られるものではない。オフセットスペーサは、オキシナイトライド(すなわち、任意の量の窒素が含まれた酸化物)、またはオキサイド-ナイトライド混合物、またはオキサイド-ナイトライド-オキサイド混合物に代えることができる。一実施例において、通常の技術によって、２０-１００Å範囲の厚さを有するHTO(high temperature oxide)層をまず形成し、HTO層上に１００-５００Å範囲の厚さを有したナイトライド層を形成することによって、オフセットオキサイド-ナイトライドスペーサが形成される。次の工程で、オキサイド-ナイトライドオフセットスペーサを形成するために、オキサイド及びナイトライド層が全部エッチングされるか、またはメモリセル及び/または周辺トランジスタの側壁に沿ってオキサイド層上にナイトライドスペーサを形成するために、ナイトライド層のみがエッチングされて、後続のS/Dイオン注入がオキサイド層を介して行なわれるようにする。後者の場合に、適切な接合特性を得るために、S/Dイオン注入エネルギー及びドーズ量は、以前のプロセシング工程で現れたオフセットオキサイド層及びスクリーン(残余)オキサイド層の厚さの和に応じて適切に調節する必要がある。
メモリセルに対して、オフセットオキサイド-ナイトライドスペーサの長所は、オキサイド層はより良い電荷保存性を保障することができ、ナイトライド層は、本来のスペーサ及びSAC(self-aligned contact)エッチングのような後続のエッチング工程でポリシリコンゲートスタックプロテクターとして作用するということである。
前述した各実施例において、種々のタイプの不純物を各イオン注入工程で用いることができる。一例として、NMOSトランジスタ及びN形メモリセルを形成する時に、LDD及びDDDイオン注入間に用いられるN-不純物は、リン(phosphorous)であリ得るし、S/Dイオン注入の間に用いられるN+不純物は、砒素(arsenic)であり得るし、PMOSトランジスタ及びP形メモリセルを形成する時に、LDD及びDDDイオン注入の間に用いられるP-不純物は、ホウ素(boron)であり得るし、S/Dイオン注入の間に用いられるP+不純物は、より大きい原子量のホウ素原子BF2であり得る。
この形態において、LDD及びDDD領域の高ドーピング内部領域は、ゲート電極または浮遊ゲートとオーバーラップされないことと見えるが、本発明はこれに制限されない。オフセットとメインプロセッサの厚さ及びイオン注入工程後の熱サイクルに応じて、内部領域がゲート電極または浮遊ゲートにオーバーラップされるか、オーバーラップされない。
オーバーラップ(例えば、ゲートとS/D間の)の大きさとオフセットスペーサ厚さ間の前述した互いに逆の大小関係は、工程パラメーター及び目標に応じて線形的であり得るし、そうでないこともあり得る。同様に、各々のLDD及びDDD領域の水平方向外側エッジとそれに対応する内部領域の水平方向外側エッジ間の距離は、オフセットまたはメインスペーサの厚さに応じて線形的に変わるか、またはそうでないこともあり得る。
上述したようになされる本発明によれば、チャネル長さの劇的なスケーリングのための手段が提供されて、強力なプログラム/消去効率性及び読み出し速度を示し、低い動作電圧を可能にする、非常に小さいゲート形状及び全体サイズを有した高性能のMOSトランジスタ及びメモリセル構造が製造できる。
上記の詳細な説明は、制限的というよりは例示的である。例えば、提示した厚さ、ドーピング濃度及びエネルギーのような上記の工程パラメーターは、単に例示であるだけである。したがって、本発明の範囲は、本実施例に限られるものではない。本発明の趣旨から逸脱しない範囲内で多様に変更実施することが可能である。

Claims (8)

  1. 半導体トランジスタを製造する方法であって、
    第１及び第２トランジスタの各々について半導体基板領域上に該半導体基板領域から絶縁されたゲート電極を形成する工程と、
    前記第１トランジスタについて前記半導体基板領域内にDDDソース領域及びDDDドレイン領域を形成するためにDDDイオン注入を行う工程と、
    前記第１及び第２トランジスタの各々の前記ゲート電極の側壁(side-walls)に沿ってオフセットスペーサを形成する工程と、
    前記第２トランジスタについて前記半導体基板領域内にLDDソース領域及びLDDドレイン領域を形成するためにLDDイオン注入を行う工程と、
    前記DDD及びLDDソース領域並びにDDD及びLDDドレイン領域内に前記DDD及びLDD領域と同じ導電型でそれらより高いドーピング濃度を有する第１ソース及びドレインを形成するために第１ソース/ドレイン(S/D)イオン注入を行う工程と、
    前記第１及び第２トランジスタの各前記オフセットスペーサに隣接して各メインスペーサを形成する工程と
    を含んでなる製造方法。
  2. 請求項１に記載の製造方法において、
    前記第１ソース/ドレイン(S/D)イオン注入を行う工程がメモリのセル領域で行われる
    ことを特徴とする製造方法。
  3. 請求項２に記載の製造方法であって、さらに、
    前記第１ソース/ドレイン(S/D)イオン注入の後に、前記第１及び第２トランジスタの各前記オフセットスペーサに隣接して各メインスペーサを形成する工程と、
    第２ソース及びドレインを形成するために周辺領域に第２ソース/ドレイン(S/D)イオン注入を行う工程とを含んでなる
    ことを特徴とする製造方法。
  4. 請求項１に記載の製造方法において、
    前記第１及び第２トランジスタの前記ゲート電極と前記DDDソース領域及びDDDドレイン領域各々との間のオーバーラップの広さは、前記オフセットスペーサの厚さが厚くなるほど小さくなり、
    前記DDDソース領域及びDDDドレイン領域各々の水平方向外側エッジと前記高いドーピング濃度の前記ソース及びドレイン各々の水平方向外側エッジとの間の距離は、前記メインスペーサの厚さが厚くなるほど大きくなり、
    前記LDDソース領域及びLDDドレイン領域各々の水平方向外側エッジと前記高いドーピング濃度の前記ソース及びドレイン各々の水平方向外側エッジとの間の距離は、前記メインスペーサの厚さが厚くなるほど大きくなる
    ことを特徴とする製造方法。
  5. 請求項１に記載の製造方法において、
    前記DDDイオン注入及びLDDイオン注入の各々にＮ- 型不純物を使用し、前記第１ソース/ドレイン(S/D)イオン注入にＮ+ 型不純物を使用する
    ことを特徴とする製造方法。
  6. 請求項１に記載の製造方法において、
    前記DDDイオン注入及びLDDイオン注入の各々にＰ- 型不純物を使用し、前記第１ソース/ドレイン(S/D)イオン注入にＰ+ 型不純物を使用する
    ことを特徴とする製造方法。
  7. 請求項３に記載の製造方法において、
    前記DDDイオン注入及びLDDイオン注入の各々にＮ- 型不純物を使用し、前記第２ソース/ドレイン(S/D)イオン注入にＮ+ 型不純物を使用する
    ことを特徴とする製造方法。
  8. 請求項３に記載の製造方法において、
    前記DDDイオン注入及びLDDイオン注入の各々にＰ- 型不純物を使用し、前記第２ソース/ドレイン(S/D)イオン注入にＰ+ 型不純物を使用する
    ことを特徴とする製造方法。
JP2009219701A 2001-03-01 2009-09-24 非常に短いゲート形状を有するトランジスタとメモリセルの製造方法 Pending JP2010004069A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/797,863 US20020123180A1 (en) 2001-03-01 2001-03-01 Transistor and memory cell with ultra-short gate feature and method of fabricating the same

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002054033A Division JP2002313971A (ja) 2001-03-01 2002-02-28 非常に短いゲート形状を有するトランジスタとメモリセル、及びその製造方法

Publications (1)

Publication Number Publication Date
JP2010004069A true JP2010004069A (ja) 2010-01-07

Family

ID=25171979

Family Applications (5)

Application Number Title Priority Date Filing Date
JP2002054033A Pending JP2002313971A (ja) 2001-03-01 2002-02-28 非常に短いゲート形状を有するトランジスタとメモリセル、及びその製造方法
JP2009219701A Pending JP2010004069A (ja) 2001-03-01 2009-09-24 非常に短いゲート形状を有するトランジスタとメモリセルの製造方法
JP2009219704A Pending JP2009302575A (ja) 2001-03-01 2009-09-24 非常に短いゲート形状を有するトランジスタとメモリセルの製造方法
JP2009219703A Expired - Fee Related JP5130269B2 (ja) 2001-03-01 2009-09-24 非常に短いゲート形状を有するトランジスタとメモリセルの製造方法
JP2009219702A Pending JP2010004070A (ja) 2001-03-01 2009-09-24 非常に短いゲート形状を有するトランジスタとメモリセルの製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2002054033A Pending JP2002313971A (ja) 2001-03-01 2002-02-28 非常に短いゲート形状を有するトランジスタとメモリセル、及びその製造方法

Family Applications After (3)

Application Number Title Priority Date Filing Date
JP2009219704A Pending JP2009302575A (ja) 2001-03-01 2009-09-24 非常に短いゲート形状を有するトランジスタとメモリセルの製造方法
JP2009219703A Expired - Fee Related JP5130269B2 (ja) 2001-03-01 2009-09-24 非常に短いゲート形状を有するトランジスタとメモリセルの製造方法
JP2009219702A Pending JP2010004070A (ja) 2001-03-01 2009-09-24 非常に短いゲート形状を有するトランジスタとメモリセルの製造方法

Country Status (4)

Country Link
US (6) US20020123180A1 (ja)
JP (5) JP2002313971A (ja)
KR (1) KR100851664B1 (ja)
CN (1) CN1275302C (ja)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020123180A1 (en) * 2001-03-01 2002-09-05 Peter Rabkin Transistor and memory cell with ultra-short gate feature and method of fabricating the same
US6830976B2 (en) 2001-03-02 2004-12-14 Amberwave Systems Corproation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6995430B2 (en) 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
AU2003247513A1 (en) 2002-06-10 2003-12-22 Amberwave Systems Corporation Growing source and drain elements by selecive epitaxy
US6982474B2 (en) 2002-06-25 2006-01-03 Amberwave Systems Corporation Reacted conductive gate electrodes
US6713350B2 (en) * 2002-08-07 2004-03-30 Micron Technology, Inc. Method to remove an oxide seam along gate stack edge, when nitride space formation begins with an oxide liner surrounding gate stack
WO2004081982A2 (en) 2003-03-07 2004-09-23 Amberwave Systems Corporation Shallow trench isolation process
US7045414B2 (en) * 2003-11-26 2006-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating high voltage transistor
DE102004059636A1 (de) * 2003-12-12 2005-07-14 Infineon Technologies Ag Verfahren zur Herstellung einer Drain/Source-Strecke
US7170130B2 (en) * 2004-08-11 2007-01-30 Spansion Llc Memory cell with reduced DIBL and Vss resistance
JP4583878B2 (ja) * 2004-10-29 2010-11-17 富士通セミコンダクター株式会社 半導体装置の製造方法
US7326609B2 (en) * 2005-05-06 2008-02-05 Chartered Semiconductor Manufacturing, Ltd. Semiconductor device and fabrication method
US7939440B2 (en) * 2005-06-15 2011-05-10 Spansion Llc Junction leakage suppression in memory devices
KR20070013032A (ko) * 2005-07-25 2007-01-30 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조방법
US7371649B2 (en) * 2005-09-13 2008-05-13 United Microelectronics Corp. Method of forming carbon-containing silicon nitride layer
JP2007103885A (ja) * 2005-10-07 2007-04-19 Sharp Corp 半導体不揮発性記憶素子およびその製造方法
US20070085129A1 (en) * 2005-10-14 2007-04-19 Macronix International Co., Ltd. Nitride read only memory device with buried diffusion spacers and method for making the same
US7994580B2 (en) 2005-10-19 2011-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. High voltage transistor with improved driving current
US7247909B2 (en) * 2005-11-10 2007-07-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming an integrated circuit with high voltage and low voltage devices
EP1816675A1 (en) * 2006-02-03 2007-08-08 STMicroelectronics S.r.l. Manufacturing process of spacers for high-voltage transistors in an EEPROM device
US7453127B2 (en) * 2006-02-13 2008-11-18 Taiwan Semiconductor Manufacturing Co., Ltd. Double-diffused-drain MOS device with floating non-insulator spacers
JP5086558B2 (ja) * 2006-04-04 2012-11-28 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
DE102007020260B4 (de) * 2007-04-30 2010-04-08 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Verbessern der Transistoreigenschaften von Feldeffekttransistoren durch eine späte tiefe Implantation in Verbindung mit einem diffusionsfreien Ausheizprozess
US20090081814A1 (en) * 2007-09-26 2009-03-26 Chartered Semiconductor Manufacturing Ltd. Integrated manufacturing system with transistor drive current control
KR20090065754A (ko) * 2007-12-18 2009-06-23 주식회사 동부하이텍 반도체 소자 및 그 제조방법
DE102008030856B4 (de) * 2008-06-30 2015-12-03 Advanced Micro Devices, Inc. Verfahren zur Schwellwerteinstellung für MOS-Bauelemente
US20100140680A1 (en) * 2008-12-09 2010-06-10 Mosys, Inc. Double Polysilicon Process for Non-Volatile Memory
US8302784B2 (en) * 2009-07-23 2012-11-06 Trion Industries, Inc. Product display tray with pull through feature
CN102104002B (zh) * 2009-12-16 2013-04-24 中国科学院微电子研究所 一种制备极短栅长体硅围栅MOSFETs的方法
US8884352B2 (en) * 2012-10-08 2014-11-11 Infineon Technologies Ag Method for manufacturing a memory cell, a method for manufacturing a memory cell arrangement, and a memory cell
CN103531542B (zh) * 2013-10-18 2016-04-20 上海华力微电子有限公司 减小负偏压温度不稳定性的cmos器件制作方法
CN104952734B (zh) * 2015-07-16 2020-01-24 矽力杰半导体技术(杭州)有限公司 半导体结构及其制造方法
US11018259B2 (en) * 2015-12-17 2021-05-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device comprising gate structure and doped gate spacer
US9741850B1 (en) * 2016-08-12 2017-08-22 United Microelectronics Corp. Semiconductor device and method for forming the same
CN106298795A (zh) * 2016-10-10 2017-01-04 上海华虹宏力半导体制造有限公司 改善存储器装置中记忆体单元和高压器件漏电的方法
CN110190058A (zh) * 2019-05-27 2019-08-30 武汉新芯集成电路制造有限公司 半导体器件及其制造方法
CN110148564A (zh) * 2019-06-05 2019-08-20 长江存储科技有限责任公司 一种ddd uhv mos器件结构及其制造方法
GB2591472B (en) * 2020-01-28 2022-02-09 X Fab France Sas Method of forming asymmetric differential spacers for optimized MOSFET performance and optimized mosfet and SONOS co-integration

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0366171A (ja) * 1989-08-04 1991-03-20 Hitachi Ltd 半導体集積回路装置の製造方法
JPH03159173A (ja) * 1989-11-16 1991-07-09 Seiko Instr Inc 半導体集積回路装置の製造方法
JPH0493063A (ja) * 1990-08-09 1992-03-25 Nec Corp 半導体装置の製造方法
JPH08204021A (ja) * 1995-01-20 1996-08-09 Sony Corp 半導体装置およびその製造方法
JPH10270578A (ja) * 1997-03-27 1998-10-09 Seiko Instr Inc 半導体装置及びその製造方法
JPH1167927A (ja) * 1997-06-09 1999-03-09 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2000243926A (ja) * 1999-02-24 2000-09-08 Toshiba Corp 不揮発性半導体記憶装置とその製造方法
JP2000299390A (ja) * 1999-04-16 2000-10-24 Nec Corp 半導体装置及びその製造方法
JP2001015609A (ja) * 1999-06-30 2001-01-19 Toshiba Corp 半導体装置、液晶表示装置及び半導体装置の製造方法
JP2002118177A (ja) * 2000-10-11 2002-04-19 Toshiba Corp 半導体装置及びその製造方法

Family Cites Families (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6249664A (ja) 1985-08-29 1987-03-04 Hitachi Ltd 半導体装置の製造方法
US4939558A (en) * 1985-09-27 1990-07-03 Texas Instruments Incorporated EEPROM memory cell and driving circuitry
US4958321A (en) * 1988-09-22 1990-09-18 Advanced Micro Devices, Inc. One transistor flash EPROM cell
DE69028159T2 (de) 1989-06-27 1997-03-27 Nat Semiconductor Corp Silicid-Übereinstimmendes CMOS-Verfahren mit einer differenzierten Oxid-Implantierungsmaske
JPH03150850A (ja) 1989-11-07 1991-06-27 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5324680A (en) * 1991-05-22 1994-06-28 Samsung Electronics, Co. Ltd. Semiconductor memory device and the fabrication method thereof
KR100274555B1 (ko) * 1991-06-26 2000-12-15 윌리엄 비. 켐플러 절연 게이트 전계 효과 트랜지스터 구조물 및 이의 제조 방법
US5317179A (en) * 1991-09-23 1994-05-31 Integrated Silicon Solution, Inc. Non-volatile semiconductor memory cell
JP3124101B2 (ja) * 1992-01-30 2001-01-15 ローム株式会社 不揮発性半導体記憶装置およびその製造方法
KR0126455B1 (ko) 1992-05-18 1997-12-24 가나이 쯔또무 수지재료의 접착강도 측정방법
KR960009994B1 (ko) * 1992-10-07 1996-07-25 삼성전자 주식회사 반도체 메모리 장치 및 그 제조방법
JP2979864B2 (ja) * 1992-10-26 1999-11-15 日本電気株式会社 半導体集積回路装置の製造方法
WO1994027325A1 (en) * 1993-05-07 1994-11-24 Vlsi Technology, Inc. Integrated circuit structure and method
JP3159850B2 (ja) * 1993-11-08 2001-04-23 シャープ株式会社 不揮発性半導体記憶装置及びその製造方法
US5472887A (en) 1993-11-09 1995-12-05 Texas Instruments Incorporated Method of fabricating semiconductor device having high-and low-voltage MOS transistors
JP2924622B2 (ja) * 1993-12-28 1999-07-26 日本電気株式会社 半導体装置の製造方法
KR100256322B1 (ko) * 1994-03-03 2000-05-15 제니 필더 파울러-노드하임 프로그래밍 및 이레이즈를 이용한 저전압 단일트랜지스터 플래쉬 이이피롬셀
JP3055424B2 (ja) * 1994-04-28 2000-06-26 株式会社デンソー Ｍｉｓ型半導体装置の製造方法
JP2981717B2 (ja) * 1994-09-02 1999-11-22 セイコーインスツルメンツ株式会社 半導体集積回路装置
US5485423A (en) * 1994-10-11 1996-01-16 Advanced Micro Devices, Inc. Method for eliminating of cycling-induced electron trapping in the tunneling oxide of 5 volt only flash EEPROMS
US5780891A (en) * 1994-12-05 1998-07-14 Micron Technology, Inc. Nonvolatile floating gate memory with improved interploy dielectric
JP3417114B2 (ja) * 1995-01-27 2003-06-16 株式会社デンソー 半導体装置の製造方法
US5759901A (en) * 1995-04-06 1998-06-02 Vlsi Technology, Inc. Fabrication method for sub-half micron CMOS transistor
KR0172275B1 (ko) * 1995-06-02 1999-02-01 김주용 플래쉬 이이피롬 셀의 접합부 형성방법
US5776811A (en) * 1995-06-07 1998-07-07 Advanced Micro Devices, Inc. Simplified process for fabricating flash eeprom cells
JPH0922991A (ja) * 1995-07-07 1997-01-21 Seiko Epson Corp 半導体装置とその製造方法
KR970013402A (ko) * 1995-08-28 1997-03-29 김광호 플래쉬 메모리장치 및 그 제조방법
KR100195209B1 (ko) 1996-05-15 1999-06-15 윤종용 반도체 메모리장치 및 그 제조방법
KR100224701B1 (ko) * 1996-07-16 1999-10-15 윤종용 불휘발성 메모리장치 및 그 제조방법
US5918125A (en) * 1996-09-19 1999-06-29 Macronix International Co., Ltd. Process for manufacturing a dual floating gate oxide flash memory cell
US5783458A (en) * 1996-10-01 1998-07-21 Advanced Micro Devices, Inc. Asymmetrical p-channel transistor having nitrided oxide patterned to allow select formation of a grown sidewall spacer
US5793090A (en) * 1997-01-10 1998-08-11 Advanced Micro Devices, Inc. Integrated circuit having multiple LDD and/or source/drain implant steps to enhance circuit performance
US5793089A (en) * 1997-01-10 1998-08-11 Advanced Micro Devices, Inc. Graded MOS transistor junction formed by aligning a sequence of implants to a selectively removable polysilicon sidewall space and oxide thermally grown thereon
TW400641B (en) * 1997-03-13 2000-08-01 United Microelectronics Corp The manufacture method of flash memory unit
US5828605A (en) * 1997-10-14 1998-10-27 Taiwan Semiconductor Manufacturing Company Ltd. Snapback reduces the electron and hole trapping in the tunneling oxide of flash EEPROM
US6124608A (en) * 1997-12-18 2000-09-26 Advanced Micro Devices, Inc. Non-volatile trench semiconductor device having a shallow drain region
TW363230B (en) * 1997-12-26 1999-07-01 Taiwan Semiconductor Mfg Co Ltd Manufacturing method for the flash memory cell with split-gate
JP3319721B2 (ja) * 1998-02-03 2002-09-03 松下電器産業株式会社 半導体装置の製造方法
TW387151B (en) * 1998-02-07 2000-04-11 United Microelectronics Corp Field effect transistor structure of integrated circuit and the manufacturing method thereof
US6187619B1 (en) * 1998-02-17 2001-02-13 Shye-Lin Wu Method to fabricate short-channel MOSFETs with an improvement in ESD resistance
US6380039B2 (en) * 1998-05-06 2002-04-30 Interuniversitair Microelektronica Centrum (Imec Vzw) Method for forming a FET having L-shaped insulating spacers
JPH11330274A (ja) * 1998-05-12 1999-11-30 Fujitsu Ltd 半導体装置の製造方法
US6346725B1 (en) * 1998-05-22 2002-02-12 Winbond Electronics Corporation Contact-less array of fully self-aligned, triple polysilicon, source-side injection, nonvolatile memory cells with metal-overlaid wordlines
US6159795A (en) * 1998-07-02 2000-12-12 Advanced Micro Devices, Inc. Low voltage junction and high voltage junction optimization for flash memory
KR100268422B1 (ko) 1998-07-31 2000-10-16 윤종용 반도체 장치의 콘택 패드 및 그의 형성 방법
JP3239853B2 (ja) * 1998-08-25 2001-12-17 日本電気株式会社 半導体装置の製造方法
JP3690921B2 (ja) * 1998-08-25 2005-08-31 ローム株式会社 半導体装置
KR100278661B1 (ko) * 1998-11-13 2001-02-01 윤종용 비휘발성 메모리소자 및 그 제조방법
US6133096A (en) * 1998-12-10 2000-10-17 Su; Hung-Der Process for simultaneously fabricating a stack gate flash memory cell and salicided periphereral devices
TW410387B (en) * 1999-05-18 2000-11-01 United Microelectronics Corp Fabrication of a semiconductor device
JP3516616B2 (ja) * 1999-08-03 2004-04-05 シャープ株式会社 半導体装置の製造方法及び半導体装置
US6124159A (en) * 1999-09-02 2000-09-26 United Microelectronics Corp. Method for integrating high-voltage device and low-voltage device
US6329273B1 (en) * 1999-10-29 2001-12-11 Advanced Micro Devices, Inc. Solid-source doping for source/drain to eliminate implant damage
US6297098B1 (en) * 1999-11-01 2001-10-02 Taiwan Semiconductor Manufacturing Company Tilt-angle ion implant to improve junction breakdown in flash memory application
US6518072B1 (en) * 1999-11-05 2003-02-11 Advanced Micro Devices, Inc. Deposited screen oxide for reducing gate edge lifting
US6238978B1 (en) * 1999-11-05 2001-05-29 Advanced Micro Devices, Inc Use of etch to blunt gate corners
US6518618B1 (en) * 1999-12-03 2003-02-11 Intel Corporation Integrated memory cell and method of fabrication
US6512273B1 (en) * 2000-01-28 2003-01-28 Advanced Micro Devices, Inc. Method and structure for improving hot carrier immunity for devices with very shallow junctions
US6294430B1 (en) * 2000-01-31 2001-09-25 Advanced Micro Devices, Inc. Nitridization of the pre-ddi screen oxide
US6660585B1 (en) * 2000-03-21 2003-12-09 Aplus Flash Technology, Inc. Stacked gate flash memory cell with reduced disturb conditions
US6350665B1 (en) * 2000-04-28 2002-02-26 Cypress Semiconductor Corporation Semiconductor structure and method of making contacts and source and/or drain junctions in a semiconductor device
US6284603B1 (en) * 2000-07-12 2001-09-04 Chartered Semiconductor Manufacturing Inc. Flash memory cell structure with improved channel punch-through characteristics
US6455362B1 (en) * 2000-08-22 2002-09-24 Micron Technology, Inc. Double LDD devices for improved dram refresh
US7154141B2 (en) * 2001-02-02 2006-12-26 Hyundai Electronics America Source side programming
US20020123180A1 (en) * 2001-03-01 2002-09-05 Peter Rabkin Transistor and memory cell with ultra-short gate feature and method of fabricating the same

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0366171A (ja) * 1989-08-04 1991-03-20 Hitachi Ltd 半導体集積回路装置の製造方法
JPH03159173A (ja) * 1989-11-16 1991-07-09 Seiko Instr Inc 半導体集積回路装置の製造方法
JPH0493063A (ja) * 1990-08-09 1992-03-25 Nec Corp 半導体装置の製造方法
JPH08204021A (ja) * 1995-01-20 1996-08-09 Sony Corp 半導体装置およびその製造方法
JPH10270578A (ja) * 1997-03-27 1998-10-09 Seiko Instr Inc 半導体装置及びその製造方法
JPH1167927A (ja) * 1997-06-09 1999-03-09 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2000243926A (ja) * 1999-02-24 2000-09-08 Toshiba Corp 不揮発性半導体記憶装置とその製造方法
JP2000299390A (ja) * 1999-04-16 2000-10-24 Nec Corp 半導体装置及びその製造方法
JP2001015609A (ja) * 1999-06-30 2001-01-19 Toshiba Corp 半導体装置、液晶表示装置及び半導体装置の製造方法
JP2002118177A (ja) * 2000-10-11 2002-04-19 Toshiba Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20020123180A1 (en) 2002-09-05
JP2002313971A (ja) 2002-10-25
US6746906B2 (en) 2004-06-08
US20020123182A1 (en) 2002-09-05
JP5130269B2 (ja) 2013-01-30
US20070148873A1 (en) 2007-06-28
US8288219B2 (en) 2012-10-16
CN1275302C (zh) 2006-09-13
CN1405866A (zh) 2003-03-26
JP2009302575A (ja) 2009-12-24
KR100851664B1 (ko) 2008-08-13
JP2010004070A (ja) 2010-01-07
KR20020070859A (ko) 2002-09-11
US6849489B2 (en) 2005-02-01
US20040219755A1 (en) 2004-11-04
US20050142717A1 (en) 2005-06-30
US8946003B2 (en) 2015-02-03
US7202134B2 (en) 2007-04-10
US20080166844A1 (en) 2008-07-10
JP2009302574A (ja) 2009-12-24

Similar Documents

Publication Publication Date Title
JP5130269B2 (ja) 非常に短いゲート形状を有するトランジスタとメモリセルの製造方法
CN100447988C (zh) 半导体器件及其制造方法
EP2760048B1 (en) Manufacturing method of semiconductor device
KR101097416B1 (ko) 단채널 효과 감소를 위한 리세스 채널 플래시 아키텍처
US7602008B2 (en) Split gate non-volatile memory devices and methods of forming the same
US11723197B2 (en) Semiconductor structure of split gate flash memory cell
JP2006019373A (ja) 不揮発性半導体記憶装置の製造方法および不揮発性半導体記憶装置
JP6652445B2 (ja) 半導体装置の製造方法
JP4374480B2 (ja) 半導体メモリ素子及びその製造方法
US6465837B1 (en) Scaled stack-gate non-volatile semiconductor memory device
US7320913B2 (en) Methods of forming split-gate non-volatile memory devices
JP4217409B2 (ja) 不揮発性メモリ素子及びその製造方法
CN100521158C (zh) 具有单多晶结构的闪存器件及其制造方法
US5882970A (en) Method for fabricating flash memory cell having a decreased overlapped region between its source and gate
US6025229A (en) Method of fabricating split-gate source side injection flash memory array
JP2005136426A (ja) Ｓｏｎｏｓ素子及びその製造方法
KR100525911B1 (ko) 반도체 소자의 고전압 트랜지스터 제조 방법
US11978772B2 (en) Method of manufacturing semiconductor device
KR19990057083A (ko) 플래쉬 메모리 및 그의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120619

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121023

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130416